TWI828679B - 用於直視型顯示器之子像素發光二極體及其製造方法 - Google Patents

用於直視型顯示器之子像素發光二極體及其製造方法 Download PDF

Info

Publication number
TWI828679B
TWI828679B TW108113867A TW108113867A TWI828679B TW I828679 B TWI828679 B TW I828679B TW 108113867 A TW108113867 A TW 108113867A TW 108113867 A TW108113867 A TW 108113867A TW I828679 B TWI828679 B TW I828679B
Authority
TW
Taiwan
Prior art keywords
layer
doped
nickel
semiconductor material
metal
Prior art date
Application number
TW108113867A
Other languages
English (en)
Other versions
TW201944627A (zh
Inventor
法瑞巴 丹尼斯
馬克思 巴特雷斯
麥可 Ｊ 賽區
振 陳
Original Assignee
美商納諾西斯有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商納諾西斯有限公司 filed Critical 美商納諾西斯有限公司
Publication of TW201944627A publication Critical patent/TW201944627A/zh
Application granted granted Critical
Publication of TWI828679B publication Critical patent/TWI828679B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本發明揭示一種發光二極體(LED)，其包含：一n摻雜半導體材料層，其位於一基板上；一主動區域，其包含經組態以發射光之一光學活性化合物半導體層堆疊，該主動區域位於該n摻雜半導體材料層上；一p摻雜半導體材料層，其位於該主動區域上且含有一摻鎳表面區域；一導電層，其接觸該p摻雜半導體材料之該摻鎳表面區域；及一裝置側接合墊層，其電連接至該導電層。

Description

用於直視型顯示器之子像素發光二極體及其製造方法
本發明係關於發光裝置，且特定言之，本發明係關於用於直視型顯示裝置之子像素發光二極體及其製造方法。
發光裝置(諸如發光二極體(LED))用於電子顯示器中，諸如位於膝上型電腦或電視中之液晶顯示器中之背光。發光裝置包含發光二極體及經組態以發射光之各種其他類型之電子裝置。
根據一實施例，一種發光二極體(LED)包括：一n摻雜半導體材料層；一主動區域，其包含經組態以發射光之一光學活性化合物半導體層堆疊，該主動區域位於該n摻雜半導體材料層上；一p摻雜半導體材料層，其位於該主動區域上；一陽極接點，其接觸該p摻雜半導體材料層；一反射器，其上覆於該陽極接點上且電連接至該陽極接點，其中該反射器具有小於該陽極接點之一面積；及一裝置側接合墊層，其位於該反射器上。
根據另一實施例，一種發光二極體(LED)包含：一n摻雜半導體材料層，其位於一基板上；一主動區域，其包含經組態以發射光之一光學活性化合物半導體層堆疊，該主動區域位於該n摻雜半導體材料層上；一p摻雜半導體材料層，其位於該主動區域上且含有一摻鎳表面區域；一導電層，其接觸該p摻雜半導體材料之該摻鎳表面區域；及一裝置側接合墊層，其電連接至該導電層。
根據另一實施例，一種形成一發光二極體(LED)之方法包含：使一n摻雜半導體材料層形成於一基板上；使一主動區域形成於該n摻雜半導體材料層上，該主動區域包含經組態以發射光之一光學活性化合物半導體層堆疊；使一p摻雜半導體材料層形成於該主動區域上；將一鎳層直接沈積於該p摻雜半導體材料層上；回蝕該鎳層；及在回蝕該鎳層之後使一導電層形成於該p摻雜半導體材料上。
一顯示裝置(諸如一直視型顯示裝置)可由接合至一背板之一有序像素陣列形成。各像素可包含依一各自峰值波長發射光之一組子像素。例如，一像素可包含一紅色子像素、一綠色子像素及一藍色子像素。各子像素可包含發射一特定波長之光之一或多個發光二極體。各像素由一背板電路驅動，使得一色域內之色彩之任何組合可展示於各像素之顯示器上。可藉由其中將LED子像素焊接至或依其他方式電附接至位於背板上之一接合墊之一程序來形成顯示面板。接合墊由背板電路及其他驅動電子器件電驅動。
圖1A、圖1B、圖2A、圖2B、圖3A、圖3B、圖4A及圖4B繪示本發明之發光二極體10之各種組態。可大體上藉由提供一支撐基板22及一單晶緩衝半導體層24來形成本發明之發光裝置之各種組態。支撐基板22可包含一單晶材料，諸如使用基面或r平面生長表面之Al2 O3 (藍寶石)、鑽石、Si、Ge、GaN、AlN、呈纖鋅礦(α)及閃鋅礦(β)兩種形式之SiC、InN、GaP、GaAsP、GaAs、InP、ZnO、ZnS及ZnSe。例如，支撐基板22可包含具有一適合表面定向之藍寶石(即，單晶氧化鋁)。支撐基板22可包括具有一圖案化(例如粗糙)生長表面之一圖案化藍寶石基板(PSS)。凸塊、凹坑及/或傾斜切口可或可不提供於支撐基板22之頂面上以促進緩衝層之單晶化合物半導體材料之磊晶生長、促進單晶緩衝半導體層24在一後續分離程序中與支撐基板22分離。若凸塊及/或凹坑提供於支撐基板22之頂面上，則各凸塊或各凹坑之橫向尺寸可在自1.5微米至6微米之一範圍內，但亦可採用更小及更大橫向尺寸。相鄰凸塊或凹坑對之間的中心距離可在自3微米至15微米之一範圍內，但亦可採用更小及更大距離。可採用各種幾何組態來配置凸塊或凹坑。凸塊之高度及/或凹坑之深度可在約1微米至約3微米內，但亦可採用更小及更大高度及/或深度。
單晶緩衝半導體層24包含一單晶化合物半導體材料，諸如一III-V族化合物半導體材料，例如一III族氮化物化合物半導體材料。用於形成單晶緩衝半導體層24之沈積程序可採用有機金屬氣相磊晶(MOVPE)、分子束磊晶(MBE)、氫化物氣相磊晶(HVPE)、液相磊晶(LPE)、有機金屬分子束磊晶(MOMBE)及原子層沈積(ALD)之任何者。單晶緩衝半導體層24可具有一恆定或漸變組成，使得與支撐基板22之介面處之單晶緩衝半導體層24之組成提供與支撐基板22之頂面之二維晶格結構之一實質上晶格匹配。可在沈積程序期間逐漸改變單晶緩衝半導體層24之組成。若支撐基板22包含圖案化藍寶石，則單晶緩衝半導體層24之底面可為一圖案化(即，粗糙)表面。
可用於單晶緩衝半導體層24之一底部部分之材料可為(例如) Ga1-w-x Inw A1x N，其中w及x在0至小於1之範圍內且可為0 (即，GaN)及經選擇以匹配支撐基板22之頂面之晶格常數。用於緩衝層之底部部分之材料中亦可視情況包含As及/或P，在該情況中，單晶緩衝半導體層24之底部部分可包含匹配支撐基板22之頂面之晶格常數之Ga1-w-x Inw Alx N1-x-z Asy Pz ，其中y及z介於0至小於1之間。可用於單晶緩衝半導體層24之一頂部部分之材料包含(但不限於) III-V族化合物材料，其包含III族氮化物材料(諸如氮化鎵(GaN)、氮化鋁(AlN)、氮化銦(InN)、氮化鎵鋁及氮化鎵銦)及其他III-V族材料(諸如磷化鎵(GaP)、砷化鎵(GaAs)、銻化鎵(GaSb)、磷化銦(InP)、砷化銦(InAs)及銻化銦(InSb))。單晶緩衝半導體層24之組成可逐漸改變於單晶緩衝半導體層24之底部部分與單晶緩衝半導體層24之頂部部分之間，使得由沿生長方向(垂直方向)之一逐漸晶格參數改變引起之錯位不傳播至單晶緩衝半導體層24之頂面。在一實施例中，厚度小於1微米之單晶緩衝半導體層24之一薄底部部分可不摻雜或摻雜一低濃度之矽。
具有低缺陷密度之一高品質單晶表面可提供於單晶緩衝半導體層24之頂面處。可視情況藉由(例如)化學機械平坦化來平坦化單晶緩衝半導體層24之頂面以提供一平坦頂面。可在平坦化程序之後執行一適合表面清潔程序以自單晶緩衝半導體層24之頂面移除污染物。單晶緩衝半導體層24之平均厚度可在自2微米至10微米之一範圍內，但亦可採用更小及更大厚度。
隨後，一n摻雜化合物半導體基板層26直接形成於單晶緩衝半導體層24之頂面上。n摻雜化合物半導體基板層26可作為具有一均勻厚度之一連續材料層形成於單晶緩衝半導體層24之整個頂面上。n摻雜化合物半導體基板層26包含一n摻雜化合物半導體材料。n摻雜化合物半導體基板層26可為與單晶緩衝半導體層24之頂部部分之單晶化合物半導體材料匹配之晶格。n摻雜化合物半導體基板層26可或可不包含相同於單晶緩衝半導體層24之頂部部分之化合物半導體材料。在一實施例中，n摻雜化合物半導體基板層26可包含一n摻雜直接帶隙化合物半導體材料。在一實施例中，n摻雜化合物半導體基板層26可包含n摻雜氮化鎵(GaN)、氮化銦鎵(InGaN)或其他III-V族半導體材料(諸如磷化鎵或其三元或四元化合物)。用於形成n摻雜化合物半導體基板層26之沈積程序可採用有機金屬氣相磊晶(MOVPE)、分子束磊晶(MBE)、氫化物氣相磊晶(HVPE)、液相磊晶(LPE)、有機金屬分子束磊晶(MOMBE)及原子層沈積(ALD)之任何者。n摻雜化合物半導體基板層26之厚度可在自300 nm至2微米之一範圍內，但亦可採用更小及更大厚度。支撐基板22、單晶緩衝半導體層24及n摻雜化合物半導體基板層26共同組成一基板20。
在一些實施例(諸如圖1A、圖1B、圖2A、圖2B、圖3A及圖3B中所繪示之實施例)中，一圖案化生長遮罩層42可形成於基板20之頂面上(例如n摻雜化合物半導體基板層26之頂部上)。可藉由(例如)沈積一介電材料層且圖案化介電材料層以在其內形成開口來形成圖案化生長遮罩層42。例如，氮化矽層、氧化矽層或介電金屬氧化層(諸如氧化鋁層)可形成於基板20之頂面上。在一實施例中，介電材料層可包含氮化矽層。介電材料層之厚度可在自3 nm至100 nm之一範圍內，但亦可採用更小及更大厚度。
一光阻層(圖中未展示)可施加於介電材料層之頂面上且可經微影圖案化以藉由微影曝光及顯影來形成穿過其之開口。在一實施例中，光阻層中之開口可形成為二維週期性陣列。可選擇各開口之大小及形狀以最佳化隨後將藉由一選擇性沈積程序(諸如一選擇性磊晶程序)來形成之半導體結構之形狀及大小。可透過介電材料層來轉印光阻層中之開口之圖案以形成圖案化生長遮罩層42。隨後，可藉由(例如)灰化來移除光阻層。替代地，可使用電子束微影或奈米壓印微影及接著蝕刻來圖案化生長遮罩層。圖案化生長遮罩層42包含可或可不配置為二維週期性陣列之開口。各開口之形狀可為圓形、橢圓形或多邊形(諸如六邊形)。n摻雜化合物半導體基板層26之頂面之一部分實體曝露於穿過圖案化生長遮罩層42之各開口下方。
隨後，將圖案化單晶緩衝半導體層24、n摻雜化合物半導體基板層26及形成於其上之額外結構以界定一子像素陣列(其係發光二極體10之一陣列)。因此，單晶緩衝半導體層24及n摻雜化合物半導體基板層26之各隨後圖案化面積將對應於一各自發光二極體10之面積。例如，發光二極體10之陣列可形成為一矩形陣列或一六邊形陣列，且各發光二極體10可形成為具有自1微米至60微米之一範圍內(諸如自2微米至30微米)之一最大橫向尺寸(諸如一矩形形狀之對角線或一六邊形形狀之一外切圓之直徑)。例如，穿過圖案化生長遮罩層42之各開口之最大橫向尺寸可在自50 nm至50微米之一範圍內(諸如自200 nm至10微米)，但亦可採用更小及更大尺寸。
在一替代實施例中，在使額外結構形成於n摻雜化合物半導體基板層26上(例如後續半導體材料之磊晶生長)之前藉由一微影程序及一各向異性蝕刻之一組合來圖案化單晶緩衝半導體層24及n摻雜化合物半導體基板層26。例如，一光阻層可施加於n摻雜化合物半導體基板層26上且經微影圖案化以覆蓋發光二極體10之各離散面積。例如，可形成穿過n摻雜化合物半導體基板層26及單晶緩衝半導體層24之沿正交水平方向延伸之兩組線溝槽以形成n摻雜化合物半導體基板層26及單晶緩衝半導體層24之圖案化部分之一矩形陣列。隨後，可移除光阻層。
在諸如圖1A及圖1B之組態之組態中，一發光二極體10之各面積包含圖案化生長遮罩層42中之一各自單一開口。在諸如圖2A、圖2B、圖3A及圖3B之組態之組態中，一發光二極體10之各面積包含圖案化生長遮罩層42中之一各自開口陣列。
在一些其他實施例(諸如圖4A及圖4B中所繪示之實施例)中，未採用圖案化生長遮罩層42。在此情況中，連續平坦半導體層形成於n摻雜化合物半導體基板層26上。
可藉由一選擇性化合物半導體沈積程序(其可為一選擇性磊晶程序)來透過生長遮罩層42及在生長遮罩層42上生長n摻雜化合物半導體區域32。可基於穿過生長遮罩層42之開口之形狀及尺寸及藉由選擇性化合物半導體沈積程序之程序條件來判定n摻雜化合物半導體區域32之形狀及大小。可形成具有位於一各自結晶平面內之各種結晶刻面之n摻雜化合物半導體區域32。如本文所使用，一「p平面」意謂一「角錐平面」(其可為III族氮化物系統中之平面之任何者)，一「c平面」表示一{0001}平面，且一「m平面」表示平面之任何者。不同結晶平面之間的生長速率一般不同。若無另外指定，則本文中之一「生長速率」意謂沿垂直於一生長表面之方向之一層生長速率。在一實施例中，n摻雜化合物半導體基板層26之頂面可位於一c平面內。各n摻雜化合物半導體區域32之高度可在自50 nm至10微米之一範圍內(諸如自200 nm至2微米)，但亦可採用更小及更大高度。在一些實施例中，可視情況採用一高溫退火(其誘發沈積半導體材料之遷移)、一部分回蝕程序及/或化學機械平坦化程序來提供平坦頂面及/或刻面表面。
在一些實施例(諸如圖1A及圖1B中所繪示之實施例)中，n摻雜化合物半導體區域32可形成為微米盤。如本文所使用，一盤係指具有彼此平行之一頂面及一底面之一結構元件且頂面之面積大於不平行於頂面之表面(諸如刻面表面或側壁表面)之總面積。一「微米盤」係指其頂面之最大橫向尺寸係至少1微米且小於1 mm之一盤。當從上方看時，一微米盤可具有一圓形、卵形或多邊形(例如矩形、六邊形等等)。
在一些實施例(諸如圖2A及圖2B中所繪示之實施例)中，n摻雜化合物半導體區域32可形成為奈米盤。一「奈米盤」係指其頂面之最大橫向尺寸係至少1 nm且小於1微米之一盤。可形成一發光二極體10之各面積之微米盤或奈米盤之一叢集。
在一些實施例(諸如圖3A及圖3B中所繪示之實施例)中，n摻雜化合物半導體區域32可形成為奈米線核心、微米線核心、奈米角錐、微米角錐、奈米截頭錐、微米截頭錐、其等之組合或其他奈米級結構或微米級結構。一「奈米線」係指沿一縱向方向(諸如一垂直方向)延伸且具有大於一最大橫向尺寸(其係至少1 nm且小於1微米)之一最大垂直尺寸且包含沿垂直於縱向方向之方向之一實質上均勻橫截面形狀之一區域的一結構。一「微米線」係指沿一縱向方向(諸如一垂直方向)延伸且具有大於一最大橫向尺寸(其係至少1微米且小於1 mm)之一最大垂直尺寸且包含沿垂直於縱向方向之方向之一實質上均勻橫截面形狀之一區域的一結構。一「奈米角錐」係指具有一多邊形或否則大體上呈曲線形狀之一基底使得基底之最大橫向尺寸係至少1 nm且小於1微米之一錐形結構。一「微米角錐」係指具有一多邊形或否則大體上呈曲線形狀之一基底使得基底之最大橫向尺寸係至少1微米且小於1 mm之一錐形結構。一「奈米截頭錐」係指具有一多邊形或否則大體上呈曲線形狀之一基底使得基底之最大橫向尺寸係至少1 nm且小於1微米之一截頭錐(即，無圍繞一頂點之一區域之一錐形結構)。一「微米截頭錐」係指具有一多邊形或否則大體上呈曲線形狀之一基底使得基底之最大橫向尺寸係至少1微米且小於1 mm之一截頭錐。若n摻雜化合物半導體基板層26之頂面位於一c平面內，則奈米線及微米線可包含m平面、p平面且視情況包含一各自c平面。奈米角錐、微米角錐、奈米截頭錐及微米截頭錐可包含p平面。奈米截頭錐及微米截頭錐可包含c平面。
例如，Kryliouk等人之美國專利第9,444,007號、Lowgren等人之美國專利第9,419,183號、Romano等人之美國專利第9,281,442號及Konsek等人之美國專利第8,669,574號中描述可用於形成n摻雜化合物半導體區域32之選擇性磊晶程序，該等專利之各者讓與Glo AB且其全部內容以引用的方式併入本文中。
在一些實施例(諸如圖4A及圖4B中所繪示之實施例)中，可在n摻雜化合物半導體基板層26之一圖案化部分陣列之所有實體曝露表面上不採用一圖案化生長遮罩42之情況下執行n摻雜化合物半導體區域32之磊晶。在此實施例中，n摻雜化合物半導體區域32包括一連續平坦半導體層。
隨後，一主動區域34 (其包含經組態以發射光之一光學活性化合物半導體層堆疊)形成於各n摻雜化合物半導體區域32上。各主動區域34包含在施加一適合電偏壓之後發射光之至少一半導體材料。例如，各主動區域34可包含在跨其施加一電偏壓之後發射光之一單量子井或多量子井(MQW)結構。例如，(若干)量子井可包括位於氮化鎵或氮化鋁鎵障壁層之間的(若干)氮化銦鎵井。替代地，主動區域34可包含用於發光二極體應用之任何其他適合半導體層(例如(諸如)磷化鎵或其三元或四元化合物)或層堆疊，只要其可生長於n摻雜化合物半導體區域32之表面上。一主動區域34內之所有層之集合在本文中指稱一主動層。
在一實施例中，複數個主動區域34之各者包含經組態以發射光之一各自光學活性化合物半導體層堆疊。在一非限制性繪示實例中，主動區域34可包含一層堆疊，其自下至上包含具有30 nm至70 nm之一厚度(諸如約50 nm至約60 nm)之一摻矽GaN層、具有2 nm至10 nm (諸如約5 nm至約7 nm)之一厚度之一GaN層、具有1 nm至5 nm (諸如約3 nm至約4 nm)之一厚度之一InGaN層及具有10 nm至30 nm (諸如約15 nm至約20 nm)之一GaN障壁層。一AlGaN蓋層可視情況形成於InGaN層上用於紅色LED。各主動區域34內之層序列、各層組成及各層厚度可經最佳化以提高發射強度及提供目標峰值發射波長。主動區域34可根據其內半導體材料之組成及施加於半導體材料之應變來發射諸如藍光、綠光或紅光之任何色彩光。
一選擇性磊晶程序可用於生長主動區域34。選擇性磊晶程序之程序參數可經選擇使得主動區域34生長為處處具有一相同厚度之保形結構。在另一實施例中，主動區域34可生長為其中水平部分處處具有相同厚度(諸如一第一厚度t1)且刻面部分具有小於水平部分之厚度之一厚度(諸如一第二厚度t2)之一偽保形結構。在一實施例中，複數個主動區域34之各者可包含具有第一厚度t1之一頂部平坦部分及上覆於n摻雜化合物半導體區域32之一各自者之斜平坦側壁且具有第二厚度t2之側壁部分。在一實施例中，第一厚度t1與第二厚度t2之比率可在自2至50之一範圍內，但亦可採用更小及更大比率。例如，Kryliouk等人之美國專利第9,444,007號、Lowgren等人之美國專利第9,419,183號、Romano等人之美國專利第9,281,442號及Konsek等人之美國專利第8,669,574號中描述用於使主動區域34之一層堆疊生長於奈米線上之方法。一主動區域34接觸、包圍及上覆於一下伏n摻雜化合物半導體區域32。在圖1A、圖1B、圖4A及圖4B所展示之一實施例中，每發光二極體10可形成一單一主動區域34。在圖2A至圖3B所展示之另一實施例中，每發光二極體10可形成主動區域34之一叢集。
一p摻雜半導體材料層36形成於主動區域34之平坦頂面及刻面外表面上。p摻雜半導體材料層36包含具有與第一導電類型相反之一第二導電類型之一摻雜之一摻雜半導體材料。例如，若第一導電類型係n型，則第二導電類型係p型。若第一導電類型係p型，則第二導電類型係n型。
p摻雜半導體材料層36可包含一化合物半導體材料。p摻雜半導體材料層36之化合物半導體材料可為任何適合半導體材料，諸如p型III族氮化物化合物半導體材料，例如氮化鎵及/或氮化鋁鎵。在一實施例中，n摻雜化合物半導體區域32可包含n摻雜GaN或InGaN且p摻雜半導體材料層36可包含p摻雜AlGaN及/或GaN。替代地，區域32及/或層36可包含諸如磷化鎵或其三元或四元化合物之其他半導體材料。
可藉由將摻雜半導體材料選擇性沈積於主動區域34之外表面上來形成p摻雜半導體材料層36。例如，可採用一選擇性磊晶程序。在選擇性沈積程序(其可為一選擇性磊晶程序)期間，離散半導體材料部分自各主動區域之外表面生長，直至離散半導體材料部分合併以使p摻雜半導體材料層36作為一連續半導體材料層形成於各發光二極體10之面積內。若生長遮罩層42之頂面之部分未由n摻雜化合物半導體區域32或主動區域34覆蓋，則p摻雜半導體材料層36之底面可接觸生長遮罩層42之頂面之此等部分。
一陽極接點50可形成於p摻雜半導體材料層36之頂面上。圖5A至圖5D繪示可併入至圖1A、圖1B、圖2A、圖2B、圖3A、圖3B、圖4A及圖4B中所繪示之發光二極體10之任何者中之p摻雜半導體材料層36之各種組態。
圖5A繪示陽極接點50之一第一組態。在第一組態中，陽極接點50可包含氧化鎳層51及一透明導電氧化層53。可藉由保形或非保形沈積鎳且隨後氧化所沈積之鎳部分來形成氧化鎳層51。可藉由(例如)物理氣相沈積(PVD)、真空蒸鍍或化學氣相沈積來沈積一鎳層。鎳層之厚度可在自0.3 nm至100 nm之一範圍內(諸如自1 nm至10 nm)，但亦可採用更小及更大厚度。可藉由一熱氧化程序或一電漿氧化程序來執行鎳層之氧化。替代地，若鎳層足夠薄，則可自隨後將沈積之透明導電氧化層53提供氧原子。氧化鎳層51之厚度可在自0.4 nm至130 nm之一範圍內(諸如自1.3 nm至13 nm)，但亦可採用更小及更大厚度。氧化鎳層51增強p摻雜半導體材料層36與透明導電氧化層53之間的黏合。在一實施例中，陽極接點50可包括具有小於3 nm之一厚度(其可(例如)在自0.4 nm至3 nm之一範圍內)之氧化鎳表面層。
透明導電氧化層53可沈積於p摻雜半導體材料層36上。透明導電氧化層53可沈積為跨p摻雜半導體材料層36之整個面積延伸之一連續材料層。透明導電氧化層53之厚度可在自50 nm至600 nm之一範圍內(諸如自10 nm至300 nm)，但亦可採用更小及更大厚度。透明導電氧化層53包含一透明導電氧化物材料，諸如選自摻雜氧化鋅、氧化銦錫、氧化鎘錫(Cd2 SnO4 )、錫酸鋅(Zn2 SnO4 )及摻雜二氧化鈦(TiO2 )之一材料。例示性摻雜氧化鋅材料包含摻硼氧化鋅、摻氟氧化鋅、摻鎵氧化鋅及摻鋁氧化鋅。在一實施例中，陽極接點50可透光。
圖5B繪示陽極接點50之一第二組態。在第二組態中，陽極接點50可包含一黏合金屬層52及一銀層54。黏合金屬層52及銀層54之組合提供隨後將形成之反射器層70與p摻雜半導體材料層36之良好黏合及與p摻雜半導體材料層36之良好電接觸。黏合金屬層52直接接觸p摻雜半導體材料層36。黏合金屬層52之材料可為促進黏合之一元素金屬。例如，黏合金屬層52可為基本上由鉑組成之一鉑層或基本上由鎳組成之一鎳層。可藉由(例如)物理氣相沈積來沈積黏合金屬層52。黏合金屬層52之厚度(如一水平表面上所量測)可在自2 nm至200 nm之一範圍內(諸如自5 nm至100 nm)，但亦可採用更小及更大厚度。銀層54可基本上由銀組成，且可藉由(例如)物理氣相沈積來形成。銀層54之厚度(如一水平表面上所量測)可在自2 nm至200 nm之一範圍內(諸如自5 nm至100 nm)，但亦可採用更小及更大厚度。
圖5C繪示陽極接點50之一第三組態。在第三組態中，陽極接點50可由直接接觸p摻雜半導體材料層36之一銀層54組成。銀層54可基本上由銀組成且可藉由(例如)物理氣相沈積來形成。銀層54之厚度(如一水平表面上所量測)可在自2 nm至200 nm之一範圍內(諸如自5 nm至100 nm)，但亦可採用更小及更大厚度。
圖5D繪示陽極接點50之一第四組態。在第四組態中，陽極接點50可為包含NiO:Au複合物(其包含NiO區域及Au區域)之一NiO:Au複合層55。可藉由形成氧化鎳層及沈積金且誘發金相互擴散至氧化鎳層中來形成NiO:Au複合層55。金原子分凝於氧化鎳基質之間以形成NiO:Au複合層55。
替代地，可首先沈積金，且可隨後形成氧化鎳。替代地，可將金及鎳沈積為至少兩個層之一堆疊，且可藉由將鎳熱氧化成氧化鎳來誘發氧化及相互擴散以形成NiO:Au複合層55。NiO:Au複合層55之厚度可在自2 nm至200 nm之一範圍內(諸如自5 nm至100 nm)，但亦可採用更小及更大厚度。
一選用介電材料層60可隨後形成於圖1B、圖2B、圖3B及圖4B之實施例中之例示性結構之實體曝露表面上。介電材料層60包含一介電(電絕緣)材料，諸如氧化矽、氮化矽、有機矽酸鹽玻璃、聚矽氧、一樹脂、一自平坦化介電材料或另一介電材料。在一實施例中，可藉由一保形沈積程序(諸如低壓化學氣相沈積(LPCVD))來形成介電材料層60。替代地，可藉由電漿增強化學氣相沈積(PECVD)或旋塗來形成介電材料層60。上覆於陽極接點50之水平表面上之介電材料層60之部分之厚度可在自50 nm至1,000 nm之一範圍內(諸如自100 nm至500 nm)，但亦可採用更小及更大厚度。
隨後，介電材料層60可經圖案化以在各陽極接點50上方提供一開口。例如，一光阻層可施加於例示性結構上，且可經微影圖案化以在陽極接點50之各周邊內形成開口。可執行採用圖案化光阻層作為一蝕刻遮罩層之一各向異性蝕刻程序或一各向同性蝕刻程序。例如，若介電材料層60包含氧化矽，則採用稀釋氫氟酸之一各向同性蝕刻程序可用於形成穿過介電材料層60之開口。穿過介電材料層60之各開口之面積可在一下伏陽極接點50之面積之10%至90%之一範圍內。圍繞開口之介電材料層60之側壁可傾斜或可垂直。隨後，可藉由(例如)灰化來移除光阻層。
圖6至圖8繪示用於隨後形成組態(諸如圖1A、圖2A、圖3A及圖4A之組態)之一反射金屬層70之處理序列，其中反射金屬層70形成為完全上覆於一下伏陽極接點50之頂面上之一平坦結構。在此等組態中，在各發光二極體10內，整個反射器70比n摻雜化合物半導體區域32之一最遠端表面更遠離n摻雜化合物半導體基板層26。在圖1A、圖2A、圖3A及圖4A之實施例中，上覆於陽極接點50上且電連接至陽極接點50之反射器70具有小於陽極接點50之一面積。
圖9繪示用於替代組態(諸如圖1B、圖2B、圖3B及圖4B之組態)之對應於圖7之處理步驟之一處理步驟，其中形成具有一橫向延伸部分及一側壁部分之反射金屬層70，橫向延伸部分比p摻雜半導體材料層36之一最遠端表面(其與一陽極接點50接觸)更遠離n摻雜化合物半導體基板層26，側壁部分鄰接橫向延伸部分之一周邊、自橫向延伸部分向下延伸及橫向包圍相同發光裝置10之n摻雜化合物半導體區域32、n摻雜化合物半導體基板層26及單晶緩衝半導體層24。應瞭解，圖6至圖9中所繪示之結構特徵可存在於其中隨後將形成一發光二極體10之各面積中。
參考圖6，一第一金屬層71可直接沈積於陽極接點50之實體曝露部分及選用介電材料層60 (若存在，如圖9中所展示)上。第一金屬層71係一反射器70之一組件。第一金屬層71包含諸如鎳或鉑之一助黏材料。在一實施例中，第一金屬層71包含鎳。可藉由一非保形沈積程序(諸如物理氣相沈積(PVD)或真空蒸鍍)或一保形沈積程序(諸如化學氣相沈積(CVD))來沈積第一金屬層71。第一金屬層71可具有自0.3 nm至10 nm之一範圍內(諸如自0.6 nm至4 nm)之一第一厚度，但亦可採用更小及更大厚度。
如圖7及圖9中所展示，圖案化剝離遮罩77可形成於第一金屬層71上。圖案化剝離遮罩77可為一圖案化光阻層。在一實施例中，可藉由施加及微影圖案化具有一開口陣列之一光阻層使得穿過光阻層之各開口完全位於一下伏陽極接點50之一周邊內來形成圖案化剝離遮罩77，如圖7中所繪示。
參考圖7及圖9，具有相同於第一金屬層71之組成之一第二金屬層72隨後可藉由(例如)物理氣相沈積(PVD)或真空蒸鍍來各向異性沈積於第一金屬層71上及圖案化剝離遮罩77上。第二金屬層72可直接形成於第一金屬層71之頂面上。一額外第二金屬層72'可形成於圖案化剝離遮罩77之頂面上。第二金屬層72及額外第二金屬層72'可圍繞發光二極體10之各面積形成於第一金屬層71之實體曝露表面上及圖案化剝離遮罩77上。第二金屬層72包含相同於第一金屬層71之金屬以最大化第一金屬層71與第二金屬層72之間的黏合強度。在一實施例中，第一金屬層71及第二金屬層72包含諸如鎳或鉑之一元素金屬。水平表面上之第二金屬層72之厚度可在自0.3 nm至40 nm之一範圍內(諸如自0.4 nm至6 nm)，但亦可採用更小及更大厚度。
在一發光二極體10之各面積周圍，第一金屬層71及第二金屬層72之一組合沈積於發光二極體10之一中心區域內，同時僅第一金屬層71沈積於位於中心區域之一周邊外之一周邊區域中。中心區域可完全位於由一陽極接點50之周邊界定之面積內。周邊區域可具有與中心區域之一周邊重合之一內周邊。具體而言，周邊區域之內周邊可與圖案化剝離遮罩77之側壁重合。
第一金屬層71及第二金屬層72之組合構成具有兩個不同厚度之一單一金屬層。具體而言，第一金屬層71及第二金屬層72之組合構成在一周邊區域(即，其中僅沈積第一金屬層71之區域)處具有一第一厚度及在一中心區域(即，其中沈積第一金屬層71及第二金屬層72兩者之區域)處具有大於第一厚度之一第二厚度之一雙厚度金屬黏合層(71、72)。在一實施例中，第一厚度在自0.3 nm至10 nm之一範圍內，且第二厚度在自0.6 nm至50 nm之一範圍內。在另一實施例中，第一厚度在自0.6 nm至4 nm之一範圍內，且第二厚度在自1 nm至10 nm之一範圍內。
可藉由一各向異性沈積方法(諸如濺鍍或真空蒸鍍)來沈積鋁。一鋁層74可直接形成於陽極接點50上之雙厚度金屬黏合層(71、72)上，且一額外鋁層74'可形成於圖案化剝離遮罩77之額外第二金屬層72'上。鋁層74可基本上由鋁組成。鋁層74在諸如雷射剝蝕程序及雷射焊接程序之後續雷射處理程序期間提供延展性以保護發光裝置10之主動區域34免受機械衝擊及/或結構損壞。具有一較高延展性之一金屬(諸如金或銀)亦可用於替代鋁。雙厚度金屬黏合層(71、72)上之鋁層74之水平部分可具有自500 nm至3,000 nm之一範圍內(諸如自800 nm至2,000 nm)之一厚度。
一金屬黏合材料可藉由諸如物理氣相沈積或真空蒸鍍之一各向異性沈積程序來沈積於鋁層74上。金屬黏合材料可包含諸如鎳或鉑之一元素金屬。一金屬黏合層76形成於上覆於陽極接點50上之鋁層74之頂面上，且一額外金屬黏合層76'形成於圖案化剝離遮罩77上之額外鋁層74'上。金屬黏合層76之水平部分可具有可在自1 nm至300 nm之一範圍內(諸如自10 nm至100 nm)之一均勻厚度，但亦可採用更小及更大厚度。雙厚度金屬黏合層(71、72)、鋁層74及金屬黏合層76之堆疊構成一反射器70，其可充當一反射器及發光裝置10之一陽極之一部分。額外金屬黏合層76'、額外鋁層74'及額外第二金屬層72'之堆疊構成一額外反射器70'。
參考圖8，可採用一剝離程序來移除圖案化剝離遮罩77及其上之材料層(諸如額外反射器70')。例如，例示性結構可浸沒於溶解圖案化剝離遮罩77之材料之一溶劑中。可執行一適合清潔程序以移除額外反射器70'之殘留材料。
一光阻層(圖中未展示)可施加於例示性結構上且經微影圖案化以覆蓋發光二極體10之各面積。光阻層之圖案化面積可配置為具有橫向包圍發光二極體10之各面積之通道(對應於光阻層之材料在顯影期間自其移除之面積)之二維陣列。執行一各向異性蝕刻程序以圖案化陽極接點50、p摻雜半導體材料層36、主動區域34、n摻雜化合物半導體區域32、生長遮罩層42 (若存在)、n摻雜化合物半導體基板層26及單晶緩衝半導體層24。各向異性蝕刻程序可停止於支撐基板22上。
在圖1A、圖2A、圖3A及圖4A所展示之實施例中，光阻層中之開口之面積延伸超過下伏圖案化反射器70之整個各自面積。因此，在上述蝕刻步驟期間不蝕刻在先前剝離步驟中圖案化之反射器70。此避免相對較難金屬蝕刻。在此等實施例中，反射器70具有小於陽極接點50之一面積。
替代地，在圖1B、圖2B、圖3B及圖4B所展示之實施例中，亦在上述蝕刻步驟期間蝕刻金屬反射器70。在此等實施例中，執行金屬蝕刻以形成部分延伸於LED 10之側壁上以增加由LED 10發射之光之反射之金屬反射器70。在蝕刻之後，可藉由(例如)灰化來移除光阻層。
包括反射器70、陽極接點50、p摻雜半導體材料層36、主動區域34、n摻雜化合物半導體區域32、生長遮罩層42 (若存在)、n摻雜化合物半導體基板層26及單晶緩衝半導體層24之一組相連圖案化部分之各蝕刻台面構成一各自發光二極體10之組件。一選用介電層(諸如氧化矽或氮化矽)可沈積於蝕刻台面之側壁上，同時曝露反射器70之頂面。若n摻雜化合物半導體基板層26及單晶緩衝半導體層24在形成n摻雜化合物半導體區域32之前圖案化為離散材料部分(如同圖4A及圖4B之替代組態之情況)，則可視情況省略上述圖案化步驟。在此情況中，具有相同於主動區域34及n摻雜化合物半導體區域32之材料組成之薄材料層可形成於n摻雜化合物半導體基板層26及單晶緩衝半導體層24之圖案化部分之側壁上，且p摻雜半導體材料層36可延伸至各發光二極體10之周邊處之此等薄材料層之側壁。
如圖8及圖9中所展示，一第二圖案化剝離遮罩177可形成於第一金屬層71上。第二圖案化剝離遮罩177可為一圖案化光阻層。在一實施例中，可藉由施加及微影圖案化具有一開口陣列之一光阻層來形成第二圖案化剝離遮罩177。隨後，可沈積用於形成一裝置側接合墊之材料層。例如，可各向異性沈積一第一金屬接合墊金屬以形成一第一金屬接合墊層82及一第一金屬材料層82'。第一金屬接合墊層82可直接沈積於上覆於陽極接點50及反射器70上之金屬黏合層76上，且第一金屬材料層82'可沈積於第二圖案化剝離遮罩177之一頂面上。第一金屬接合墊層82及第一金屬材料層82'可包含諸如鈦或鉭之一過渡金屬。在一實施例中，第一金屬接合墊層82及第一金屬材料層82'可基本上由鈦或鉭組成。第一金屬接合墊層82及第一金屬材料層82'之水平部分可具有自30 nm至300 nm之一範圍內(諸如自60 nm至200 nm)之一厚度，但亦可採用更小及更大厚度。第一金屬接合墊層82透過反射器70來電連接至陽極接點50。
可各向異性沈積一第二金屬接合墊金屬以形成一第二金屬接合墊層84及一第二金屬材料層84'。第二金屬接合墊層84可直接沈積於上覆於陽極接點50及反射器70上之第一金屬接合墊層82上，且第二金屬材料層84'可沈積於圖案化剝離遮罩177上之第一金屬材料層82'之一頂面上。第二金屬接合墊層84及第二金屬材料層84'可包含具有大於1,500攝氏度之一熔化溫度之一助黏金屬。在一實施例中，第二金屬接合墊層84及第二金屬材料層84'可基本上由鉑組成。第二金屬接合墊層84及第二金屬材料層84'之水平部分可具有自50 nm至500 nm之一範圍內(諸如自100 nm至250 nm)之一厚度，但亦可採用更小及更大厚度。
例示性結構放置於具有一高溫(其可在自100攝氏度至230攝氏度之一範圍內(即，低於錫熔點)，諸如自120攝氏度至200攝氏度)之一環境中。在高溫處，錫沈積於第二金屬接合墊層84之一最上表面之一外周邊內之各面積內及第二金屬材料層84'上。在此步驟中沈積純錫(僅含有不可避免之雜質)或含有小於1原子% (例如0.5原子%或更小)之銀及/或銅作為防枝晶元素之錫。錫係一高溫焊接材料，且在隨後將採用之一雷射焊接程序期間提供一受控回焊。錫之沈積期間之高溫誘發錫在將錫沈積至第二金屬接合墊層84上期間擴散至第二金屬接合墊層84中。
包括鉑及錫之一合金(例如介金屬)之一第三金屬接合墊層86及一第三金屬材料層86'形成於錫擴散至其中之各自第二金屬接合墊層84及第二金屬材料層84'之上區域中。第三金屬接合墊層86可含有60重量%至80重量%之間的錫及20重量%至40重量%之鉑。第二金屬接合墊層84之剩餘下部分包含具有小於0.5%之一原子濃度之錫，且被視為剩餘第二金屬接合墊層84。因此，第二金屬接合墊層84可包含具有原子濃度小於0.5%之錫之表面部分，且可包含基本上由鉑組成之一部分。第二金屬接合墊層84之整個容積包含具有至少99% (諸如至少99.5%)之一原子濃度之鉑。沈積錫之未反應部分形成一錫部分431。錫部分431可包含具有至少99% (諸如至少99.5%)之一原子濃度之錫且可視情況包含0.5原子%之銀及/或銅。
錫部分431之厚度可在自1微米至10微米之一範圍內，諸如自1.5微米至4微米。第一金屬接合墊層82、第二金屬接合墊層84及第三金屬接合墊層86共同構成一裝置側接合墊80。第三金屬接合墊層86之厚度可小於第二金屬接合墊層84之厚度。例如，第二金屬接合墊層84之厚度可在自50 nm至500 nm之一範圍內，諸如自100 nm至250 nm。第三金屬接合墊層86之厚度可在自40 nm至400 nm之一範圍內，諸如自80 nm至200 nm。錫部分431之各區域包含具有至少99%之一原子濃度之錫。與裝置側接合墊80間隔200 nm以上之錫部分431之區域可基本上由錫組成。裝置側接合墊80中之錫與鉑容積比可為至少30:1，諸如至少50:1，例如100:1至30:1。第三金屬材料層86'、第二金屬材料層84'及第一金屬材料層82'之堆疊構成一金屬材料層堆疊80'。
返回參考圖1A及圖3B，可採用一剝離程序來移除第二圖案化剝離遮罩177及其上之材料層(諸如金屬材料層堆疊80')。例如，例示性結構可浸沒於溶解第二圖案化剝離遮罩177之材料之一溶劑中。可執行一適合清潔程序以移除金屬材料層堆疊80'之殘留材料。
在一實施例中，第一金屬接合墊層82可基本上由鈦組成，且第二金屬接合墊層84可基本上由鉑組成。在一實施例中，第一金屬接合墊層82可具有自30 nm至300 nm之一範圍內之一厚度，第二金屬接合墊層84之薄化部分可具有自10 nm至200 nm之一範圍內之一厚度，第三金屬接合墊層86在其中錫部分431接觸第三金屬接合墊層86之面積內可具有自40 nm至400 nm之一範圍內之一厚度，且錫部分431可具有自1微米至10微米之一範圍內之一厚度。
可藉由將圖1A、圖1B、圖2A、圖2B、圖3A、圖3B、圖4A及/或圖4B之發光二極體10轉移至一背板來形成一直視型顯示裝置。圖10A及圖10B中繪示形成一背板側接合墊421之程序。
參考圖10A，繪示形成背板側接合墊421期間之一背板401。儘管本文僅繪示一單一背板側接合墊421，但應瞭解，背板側接合墊421之一陣列形成於背板401之一正面上以形成一直視型顯示裝置。背板401包含其內嵌入一背板驅動器電路440之一背板基板400。如本文所使用，一「背板基板」係指經組態以將多個裝置附加於其上之任何基板。背板驅動器電路440可包含一主動裝置(諸如場效電晶體)陣列及/或金屬互連結構。金屬互連結構可提供背板側接合墊421與主動裝置之間及/或背板側接合墊421與背板401之一輸入/輸出埠之間的電連接。
一般而言，用於形成裝置側接合墊80之相同處理步驟系列可用於使背板側接合墊421之一陣列形成於背板基板400之正面上。例如，一剝離遮罩277可藉由沈積及圖案化一光阻層來形成於背板基板400之頂面上。可圖案化光阻層以在其中隨後將形成一背板側接合墊421之區域中形成開口。可沈積用於形成背板側接合墊421之材料層。例如，可各向異性沈積一第一背板側接合墊金屬以形成一第一背板側接合墊層412及一第一金屬材料層412'。第一背板側接合墊層412可直接沈積於背板基板400之頂面之實體曝露部分上，且第一金屬材料層412'可沈積於圖案化剝離遮罩277之一頂面上。第一背板側接合墊層412及第一金屬材料層412'可包含諸如鈦或鉭之一過渡金屬。在一實施例中，第一背板側接合墊層412及第一金屬材料層412'可基本上由鈦或鉭組成。第一背板側接合墊層412及第一金屬材料層412'之水平部分可具有自30 nm至300 nm之一範圍內(諸如自60 nm至200 nm)之一厚度，但亦可採用更小及更大厚度。第一背板側接合墊層412電連接至陽極接點50。
可各向異性沈積一第二背板側接合墊金屬以形成一第二背板側接合墊層414及一第二金屬材料層414'。第二背板側接合墊層414可直接沈積於第一背板側接合墊層412上，且第二金屬材料層414'可沈積於圖案化剝離遮罩277上之第一金屬材料層412'之一頂面上。第二背板側接合墊層414及第二金屬材料層414'可包含具有大於1,500攝氏度之一熔化溫度之一助黏金屬。在一實施例中，第二背板側接合墊層414及第二金屬材料層414'可基本上由鉑組成。第二背板側接合墊層414及第二金屬材料層414'可具有自50 nm至500 nm之一範圍內(諸如自100 nm至250 nm)之一厚度，但亦可採用更小及更大厚度。
背板401隨後可放置於具有一高溫(其可在自100攝氏度至230攝氏度之一範圍內，諸如自120攝氏度至200攝氏度)之一環境中。可沈積純錫或含有小於1原子%之Ag及/或Cu之錫。在高溫處，錫沈積於第二背板側接合墊層414之一最上表面之一外周邊內之各面積內。錫係一高溫焊接材料，且在隨後將採用之一雷射焊接程序期間減少回焊。錫之沈積期間之高溫誘發錫在將錫沈積至第二背板側接合墊層414上期間擴散至第二背板側接合墊層414中。
包括鉑及錫之一合金(例如介金屬)之一第三背板側接合墊層416形成於錫擴散至其中之第二背板側接合墊層414之一上區域中。第三背板側接合墊層416可含有60重量%至80重量%之間的錫及20重量%至40重量%之鉑。第二背板側接合墊層414之剩餘下部分包含具有小於0.5%之一原子濃度之錫，且被視為剩餘第二背板側接合墊層414。因此，第二背板側接合墊層414可包含具有原子濃度小於0.5%之錫之表面部分，且可包含基本上由鉑組成之一部分。第二背板側接合墊層414之整個容積包含具有至少99% (諸如至少99.5%)之一原子濃度之鉑。沈積錫之未反應部分形成一背板側錫部分441及圖案化剝離遮罩277上之一犧牲錫部分。錫部分441可包含具有至少99% (諸如至少99.5%)之一原子濃度之錫且可視情況包含0.5原子%之銀及/或銅。
參考圖10B，可採用一剝離程序來移除圖案化剝離遮罩277及其上之材料層(諸如第二金屬材料層414'、第一金屬材料層412'及犧牲錫部分)。例如，背板401及圖案化剝離遮罩277可浸沒於溶解圖案化剝離遮罩277之材料之一溶劑中。可執行一適合清潔程序以自第二金屬材料層414'及第一金屬材料層412'移除殘留材料。
第一背板側接合墊層412、第二背板側接合墊層414及第三背板側接合墊層416共同構成一背板側接合墊421。背板側錫部分441之各區域包含具有至少99%之一原子濃度之錫。與背板側接合墊421間隔200 nm以上之背板側錫部分441之區域可基本上由錫組成。背板側接合墊421及背板側錫部分441之組合中之錫與鉑容積比可為至少30:1，諸如至少50:1，例如100:1至30:1。
在一實施例中，第一背板側接合墊層412可基本上由鈦組成，且第二背板側接合墊層414可基本上由鉑組成。在一實施例中，第一背板側接合墊層412可具有自30 nm至300 nm之一範圍內之一厚度，第二背板側接合墊層414之薄化部分可具有自10 nm至200 nm之一範圍內之一厚度，第三背板側接合墊層416在其中錫部分431接觸第三背板側接合墊層416之面積內可具有自40 nm至400 nm之一範圍內之一厚度，且背板側錫部分441可具有自1微米至10微米之一範圍內(諸如1.5微米至4微米)之一厚度。
包含一發光二極體10及接合至其之一錫部分431之一結構之多個例項(如圖1A、圖1B、圖2A、圖2B、圖3A、圖3B、圖4A及圖4B中所繪示)可轉移至及接合至包含背板401及背板側錫部分441之陣列之結構(如圖10B中所繪示)上。一發光二極體10及接合至其之一錫部分431之各例項可依一陣列組態接合至背板401。經接合結構之各例項可包括直視型顯示裝置之一子像素。背板側接合墊421之陣列可包含位於一背板基板400上之一鈦層(如體現為第一背板側接合墊層412)、一鉑層(如體現為第二背板側接合墊層414)及一鉑-錫合金層(如體現為第三背板側接合墊層416)之一各自堆疊。在雷射接合之後，一錫部分431及一背板側錫部分441之一垂直相鄰對可回焊成一連續錫部分，其可為透過包含一各自鉑-錫合金層(即，第三背板側接合墊層416)之一各自背板側接合墊421來接合至背板基板400之一結構之一例項之一部分。
圖11A至圖11J繪示可用於將圖1A、圖1B、圖2A、圖2B、圖3A、圖3B、圖4A及/或圖4B之結構中之發光二極體10附接至圖10B中所繪示之背板401之一例示性轉移程序。在一實施例中，圖1A、圖1B、圖2A、圖2B、圖3A、圖3B、圖4A及/或圖4B之結構中之各發光二極體10可為發射一給定色彩之光(其可為(例如)藍色、綠色或紅色)之一子像素。在一繪示性實例中，第一發光二極體10B可為藍色發光二極體，第二發光二極體10G可為綠色發光二極體，且第三發光二極體10R可為紅色發光二極體，但第一發光二極體、第二發光二極體及第三發光二極體(10B、10G、10R)之各者可為發射任何不同色彩之二極體。
參考圖11A， 繪示可用於形成根據本發明之一實施例之一例示性發光裝置總成(例如直視型顯示器)之一製程中結構。在此實施例中，背板基板400可具有一實質上平坦頂面。背板側接合墊(421、422、423)提供於背板基板400之頂面上。背板側接合墊(421、422、423)可包含用於接合不同類型之發光二極體10之不同類型之背板側接合墊(421、422、423)。例如，背板側接合墊(421、422、423)可包含用於接合一各自第一發光二極體10B之第一類型背板側接合墊421、用於接合一各自第二發光二極體10G之第二類型背板側接合墊422及用於接合一各自第三發光二極體10R之第三類型背板側接合墊423。一背板側錫部分(441、442、443)可採用圖10A及圖10B中所繪示之方法來提供於背板側接合墊(421、422、423)之各者上。背板側錫部分(441、442、443)可包含用於接合一各自第一發光二極體10B之第一類型背板側錫部分441、用於接合一各自第二發光二極體10G之第二類型背板側錫部分442及用於接合一各自第三發光二極體10R之第三類型背板側錫部分443。
各背板側錫部分(441、442、443)可具有相同於圖10B中所繪示之背板側接合墊421之結構。第一錫部分431可形成於發光二極體10上，如上文所描述。第一發光二極體10B之一選定子集可為用於轉移至背板基板400之第一裝置。第一發光二極體10B可位於第一支撐基板22B上，第一支撐基板22B係第一發光二極體10B提供於其上之支撐基板22。背板401及包含第一支撐基板22B及第一發光二極體10B之總成經定位使得各錫部分431面向背板側接合墊(421、422、423)之一各自者。在一實施例中，一錫部分431及一背板側錫部分(441、442、443)之對置對放置成彼此實體接觸。
參考圖11B，一加熱雷射467可用於回焊一錫部分431及一背板側錫部分441之選定對置對。加熱雷射467可具有一波長，其在一錫部分431及一背板側錫部分441之受輻射對之材料內誘發比支撐基板22之材料內或待轉移裝置(例如第一發光二極體10B)之材料內之能量吸收大之能量吸收。加熱雷射467可具有自0.8微米至20微米之一範圍內(諸如1微米至2微米)之一波長。
在一實施例中，背板401及背板側錫部分(441、442、443)之總成可上覆於第一支撐基板22B及第一發光二極體10B之總成上，且加熱雷射467透過背板401輻射於總成上。來自加熱雷射467之一雷射束傳播通過背板401而至一選定背板側接合墊421之背面上，且加熱及回焊下伏背板側錫部分441及下伏錫部分431以形成一焊接(即，接合)矽部分451。
背板驅動器電路440 (其包含嵌入背板基板400中之金屬互連結構)可經組態以在各背板側接合墊(421、422、423)上提供開口，使得可最小化背板基板400內之金屬互連結構之側面加熱。
替代地，第一支撐基板22B及第一發光二極體10B之總成可上覆於背板401上。在此情況中，雷射束可透射穿過第一支撐基板22B且輻射一受輻射第一發光二極體10B之反射器材料層70，反射器材料層70吸收雷射束且加熱用於選擇性加熱及回焊之一錫部分431及下伏背板側錫部分441之一下伏對以形成一焊接(即，接合)錫部分451。
一焊接錫部分451可由來自雷射輻射之任一方法之一錫部分431及一背板側錫部分441之各加熱及回焊對之回焊材料形成。接合至焊接錫部分451之一第三金屬接合墊層86及一第三背板側接合墊層416透過逐漸增加各接合第一發光二極體10B之鉑濃度來提供焊接錫部分451至一下伏背板側接合墊421及一上覆裝置側接合墊80之黏合。
誘發一錫部分431及一背板側錫部分441之一垂直堆疊之回焊之雷射輻射之持續時間可小於1秒，且可小於0.1秒及/或小於0.01秒及/或小於0.001秒。因此，輻射程序起一急驟退火之作用。此一短回焊時間一般不足以形成介金屬。此外，一錫部分431及一背板側錫部分441之堆疊由錫及視情況少量鉑、銀或銅(原子濃度小於0.5%)組成，且因而避免複合介金屬形成。因此，焊接錫部分451可在焊接材料中不形成複合介金屬化合物之情況下提供良好黏合，其防止在各焊接錫部分451之中心區域內形成構成金屬之組成梯度。各焊接錫部分451之中心區域(佔據99體積%以上)可由錫(即，具有不可避免之雜質之純錫)或含有0.5原子%或更小之銀及/或銅作為一防枝晶劑之錫組成。各焊接錫部分451可歸因於其純度而相對較薄(例如10微米或更小厚度，諸如3微米至7微米厚度)且歸因於其柔軟度而提供一良好平坦度。
參考圖11C，執行一雷射輻射程序以使各接合第一發光二極體10B與第一支撐基板22B分離。雷射477 (其在本文中指稱一「剝蝕雷射」)之波長可不同於(短於)加熱雷射467之波長，例如介於0.1微米至0.75微米之間，諸如0.25微米至0.5微米。單晶緩衝半導體層24吸收此一波長範圍內之輻射。因此，在雷射輻射之後剝蝕單晶緩衝半導體層24之材料，且下伏第一發光二極體10B之剩餘部分與第一支撐基板22B斷接。一n摻雜化合物半導體基板層26之一表面實體曝露於各受輻射第一發光二極體10B之剩餘部分內。在各受輻射第一發光二極體10B內，可完全移除單晶緩衝半導體層24，或單晶緩衝半導體層24之一剩餘部分可包含一下伏n摻雜化合物半導體基板層26之表面透過其來實體曝露之一開口。
參考圖11D，第一支撐基板22B及附接第一發光二極體10B之總成(即，未轉移至背板基板400之第一發光二極體10B之一子集)與背板401及第一發光二極體10B之轉移(接合)子集分離。
參考圖11E，提供一第二支撐基板22G。可形成具有第二發光二極體10G之一全陣列之第二支撐基板22G。可對另一背板(圖中未展示)執行圖11A至圖11D之處理步驟以移除第二發光二極體10G之一子集，使得經移除之第二發光二極體10G之圖案包含背板401上之轉移第一發光二極體10B之圖案之一鏡像。因此，當第二支撐基板22G及一組剩餘第二發光二極體10G之總成安置於背板401及轉移第一發光二極體10B之總成上時，各第二發光二極體10G可在無任何介入第一發光二極體10B之情況下面向背板側接合墊(422、423)之一各自者。第二支撐基板22G及一組剩餘第二發光二極體10G之總成定位於包含背板401及轉移第一發光二極體10B之製程中例示性發光裝置總成上，且經對準使得第二發光二極體10G上覆於背板側接合墊(422、423)之一各自者上。
參考圖11F，可採用圖11B之雷射輻射方法來將第二發光二極體10G之一選定子集接合至背板401。背板401及包含第二支撐基板22G及第二發光二極體10G之總成經定位使得各錫部分431面向背板側接合墊(422、423)之一各自者。在一實施例中，一錫部分431及一背板側錫部分(442、443)之對置對之間的垂直距離小於1微米，且較佳地小於0.1微米。一加熱雷射467 (其可相同於或不同於用於圖11B之處理步驟中之加熱雷射467)可用於回焊一錫部分431及一背板側錫部分442之選定對置對。
雷射束可透射穿過背板401且輻射一選定背板側接合墊422及一下伏背板側錫部分442。在回焊背板側錫部分442之後，一下伏錫部分431可經熱連接及回焊。根據雷射束之強度，背板側錫部分442及下伏錫部分431可由雷射束同時加熱。替代地，雷射束可透射穿過第二支撐基板22G且輻射一受輻射第二發光二極體10G之反射器材料層70，反射器材料層70吸收雷射束且加熱用於選擇性加熱及回焊之一錫部分431及一背板側錫部分442之一下伏對。一焊接錫部分452可由一錫部分431及一背板側錫部分442之各加熱及回焊對之回焊材料形成。接合至焊接錫部分452之一第三金屬接合墊層86及一第三背板側接合墊層416透過逐漸增加各接合第二發光二極體10G之鉑濃度來提供焊接錫部分452至一下伏背板側接合墊422及一上覆裝置側接合墊80之黏合。
參考圖11G，執行來自一剝蝕雷射477之一雷射輻射程序以使各接合第二發光二極體10G與第二支撐基板22G分離。一n摻雜化合物半導體基板層26之一表面實體曝露於各受輻射第二發光二極體10G之剩餘部分內。在各受輻射第二發光二極體10G內，可完全移除單晶緩衝半導體層24，或單晶緩衝半導體層24之一剩餘部分可包含一下伏n摻雜化合物半導體基板層26之表面透過其來實體曝露之一開口。
參考圖11H，第二支撐基板22G及附接第二發光二極體10G之總成(即，未轉移至背板基板400之第二發光二極體10G之一子集)與背板401及第二發光二極體10G之轉移(接合)子集分離。
參考圖11I，提供具有第三發光二極體10R之一第三支撐基板，使得空位存在於第三發光二極體10R之間。空位之圖案包含背板401上之轉移第一發光二極體10B及轉移第二發光二極體10G之圖案之一鏡像。因此，當第三支撐基板及其上之第三發光二極體10R之總成安置於背板401及轉移第一發光二極體10B及轉移第二發光二極體10G之總成上時，各第三發光二極體10R可在無任何介入第一發光二極體10B或任何介入第三發光二極體10R之情況下面向背板側接合墊423之一各自者。可重複圖11E至圖11H之處理步驟以將第三發光二極體10R之一選定子集轉移至背板401。接合至焊接錫部分453之一第三金屬接合墊層86及一第三背板側接合墊層416提供透過逐漸增加各接合第三發光二極體10R之鉑濃度來焊接錫部分453至一下伏背板側接合墊423及一上覆裝置側接合墊80之黏合。
參考圖11J，一介電基質445可形成於接合至背板401之轉移發光二極體(10B、10G、10R)之間的空間中。介電基質445可橫向包圍構成背板401上之像素陣列之發光二極體(10B、10G、10R)之各者。介電基質445可包含諸如旋塗玻璃(SOG)或聚合物之一自平坦化介電材料，或可藉由一凹槽蝕刻或化學機械平坦化來平坦化。經平坦化之介電基質445之頂面可位於包含轉移發光二極體(10B、10G、10R)之頂面之水平面內，或可自包含轉移發光二極體(10B、10G、10R)之頂面之水平面垂直下凹。在一實施例中，介電基質445可經圖案化以實體曝露背板基板400上之一導電墊結構。
一正面透明導電氧化層450可形成於介電基質445上且直接形成於位於各轉移發光二極體(10B、10G、10R)之頂部上之電節點上。例如，正面透明導電氧化層450可沈積於各轉移發光二極體(10B、10G、10R)之化合物半導體材料層26及位於背板基板400上之實體曝露導電墊結構(圖中未展示)上以藉此提供轉移發光二極體(10B、10G、10R)之一共同電接地。替代地，若單晶緩衝半導體層24具有一高電阻率且未在上述雷射剝蝕步驟期間被完全移除，則額外n型摻雜劑可引入至單晶緩衝半導體層24中以提供足夠高導電率，且n摻雜單晶緩衝半導體層24可用作為至正面透明導電氧化層450之一導電路徑。
一選用透明鈍化介電層452可形成於正面透明導電氧化層450上。透明鈍化介電層452可包含氮化矽或氧化矽。因此，轉移發光二極體(10B、10G、10R)可發射光穿過n摻雜化合物半導體基板層26、正面透明導電氧化層450及透明鈍化介電層452。發光二極體係垂直裝置，因為其在對置側上具有電接點，即，一電接點位於頂部且另一電接點位於底部。
參考圖12A至圖12C，提供一陽極接點50之另一組態。在此組態中，陽極接點50包含接觸p摻雜半導體材料層36之一摻鎳導電氧化層251。
參考圖12A，一鎳層151L可在形成p摻雜半導體材料層36之後沈積於p摻雜半導體材料層36之頂面上。鎳層151L可藉由一各向異性沈積程序(諸如物理氣相沈積(PVD)或真空蒸鍍)來沈積或可藉由一化學氣相沈積程序來沈積。鎳層151L之厚度可在自0.3 nm (約1個單分子層)至30 nm之一範圍內。
參考圖12B，具有3個單分子層或更少(諸如1個單分子層)之一有效厚度之一表面鎳層(其在本文中指稱一殘留鎳層151)可藉由回蝕鎳層151L來形成於p摻雜半導體材料層36上。可執行一回蝕程序以移除鎳層151L內之沈積鎳之一主要部分。回蝕程序可包含一各向同性蝕刻程序(諸如一濕式蝕刻程序)或可包含一各向異性蝕刻程序(諸如一反應性離子蝕刻程序)。例如，可採用一濕式蝕刻程序，其採用硝酸、氫氟酸、硫酸、醋酸及水之一或多者之一混合物。較佳地，為不過度蝕刻，可採用一計時緩慢蝕刻程序來提供p摻雜半導體材料層36之頂面上之殘留鎳材料。殘留鎳層151保留於p摻雜半導體材料層36之頂面上。殘留鎳層151包含小於4個鎳原子單分子層。例如，殘留鎳層151具有自1個鎳原子單分子層至3個鎳原子單分子層之一範圍內之一有效厚度。例如，p摻雜半導體材料層36之頂面上之殘留鎳原子之表面濃度可在自4×1013 /cm2 至2×1021 /cm2 之一範圍內，但亦可採用殘留鎳原子之更小及更大表面濃度。
參考圖12C，一透明導電氧化層53可沈積於殘留鎳層151上。透明導電氧化層53可沈積為跨p摻雜半導體材料層36之整個面積延伸之一連續材料層。透明導電氧化層53之厚度可在自50 nm至600 nm之一範圍內(諸如自10 nm至300 nm)，但亦可採用更小及更大厚度。透明導電氧化層53包含一透明導電氧化物材料，諸如選自摻雜氧化鋅、氧化銦錫及氧化鎘錫(Cd2 SnO4 )、錫酸鋅(Zn2 SnO4 )及摻雜二氧化鈦(TiO2 )之一材料。例示性摻雜氧化鋅材料包含摻硼氧化鋅、摻氟氧化鋅、摻鎵氧化鋅及摻鋁氧化鋅。在一實施例中，陽極接點50可透光。
殘留鎳層151中之鎳原子擴散至透明導電氧化層53中且與透明導電氧化層53中之氧原子組合。一摻鎳導電氧化層251可形成於透明導電氧化層53與p摻雜半導體材料層36之間的一介面處。摻鎳導電氧化層251係具有自0.3 nm至1 nm之一範圍內之一厚度之一表面層。藉由整合摻鎳導電氧化層251之整個厚度上之鎳之總體濃度所提供之表面鎳濃度可在自4×1013 /cm2 至2×1021 /cm2 之一範圍內，但亦可採用鎳原子之更小及更大表面濃度。透明導電氧化層53可實質上無鎳，即，可含有具有小於百萬分之0.1/或小於百萬分之1之一原子濃度之鎳。摻鎳導電氧化層251可提供p摻雜半導體材料層36與透明導電氧化層53之間的增強黏合。
參考圖13A至圖13C，提供一陽極接點50之另一組態。在此組態中，陽極接點50接觸p摻雜半導體材料層36 (之表面區域例如頂部部分)中之一摻鎳區域351。
參考圖13A，一鎳層151L可在形成p摻雜半導體材料層36之後沈積於p摻雜半導體材料層36之頂面上。鎳層151L可藉由一各向異性沈積程序(諸如物理氣相沈積(PVD)或真空蒸鍍)來沈積或可藉由一化學氣相沈積程序來沈積。鎳層151L之厚度可在自0.3 nm (約1個單分子層)至30 nm之一範圍內。
參考圖13B，回蝕鎳層151L。回蝕程序可包含一各向同性蝕刻程序(諸如一濕式蝕刻程序)或可包含一各向異性蝕刻程序(諸如一反應性離子蝕刻程序)。例如，可採用一濕式蝕刻程序，其採用硝酸、氫氟酸、硫酸、醋酸及水之一或多者之一混合物。
在一實施例中，在回蝕鎳層之步驟之後自p摻雜半導體材料層36之表面完全移除鎳層151L，且省略圖12B中所繪示之殘留鎳層151。然而，在回蝕鎳層之步驟之後，p摻雜半導體材料層36之一表面區域351摻雜鎳。可在沈積及/或回蝕鎳層151L之步驟期間藉由使鎳擴散至p摻雜半導體材料層36之上表面中來形成摻鎳表面區域351。在一替代實施例中，圖12B中所繪示之殘留鎳層151可保留於p摻雜半導體材料層36之摻鎳區域351之表面上。
在一實施例中，p摻雜半導體材料層36之摻鎳表面區域351具有自4×1013 /cm2 至2×1021 /cm2 之一範圍內之一鎳濃度及自0.3 nm至1 nm之一範圍內之一厚度。然而，亦可使用更小及更大鎳濃度及/或厚度。
參考圖13C，一導電層沈積於p摻雜半導體材料層36之摻鎳表面區域351上。導電層可包括上文相對於圖5B所描述之陽極接點50之鉑層52。p摻雜半導體材料層36可包括p摻雜氮化鎵或p摻雜氮化鋁鎵。如圖13C中所進一步展示，上文相對於圖5B所描述之銀層54可形成(例如直接形成)於鉑層52上以完成陽極接點50。接著，上述裝置側接合墊層之任何者可形成於銀層上且與銀層電接觸。可使用上述任何其他適合導電層來替代鉑層52及/或銀層54，或除鉑層52及/或銀層54之外，亦可使用上述任何其他適合導電層。替代地，導電層可為直接接觸p摻雜半導體材料層36之摻鎳表面區域351之一銀層54。
提供所揭示之實施例之以上描述以使熟習技術者能夠製造或使用本發明。熟習技術者將易於明白此等實施例之各種修改，且在不背離本發明之精神或範疇之情況下，本文所界定之一般原理可應用於其他實施例。因此，本發明不意欲受限於本文所展示之實施例，而是被給予與以下申請專利範圍及本文所揭示之原理及新穎特徵一致之最廣範疇。
10‧‧‧發光二極體(LED)/發光裝置 10B‧‧‧第一發光二極體 10G‧‧‧第二發光二極體 10R‧‧‧第三發光二極體 20‧‧‧基板 22‧‧‧支撐基板 22B‧‧‧第一支撐基板 22G‧‧‧第二支撐基板 24‧‧‧單晶緩衝半導體層 26‧‧‧n摻雜化合物半導體基板層 32‧‧‧n摻雜化合物半導體區域 34‧‧‧主動區域 36‧‧‧p摻雜半導體材料層 42‧‧‧圖案化生長遮罩層 50‧‧‧陽極接點 51‧‧‧氧化鎳層 52‧‧‧黏合金屬層/鉑層 53‧‧‧透明導電氧化層 54‧‧‧銀層 55‧‧‧NiO:Au複合層 60‧‧‧介電材料層 70‧‧‧反射金屬層/反射器/反射器層/反射器材料層 70'‧‧‧額外反射器 71‧‧‧第一金屬層 72‧‧‧第二金屬層 72'‧‧‧額外第二金屬層 74‧‧‧鋁層 74'‧‧‧額外鋁層 76‧‧‧金屬黏合層 76'‧‧‧額外金屬黏合層 77‧‧‧圖案化剝離遮罩 80‧‧‧裝置側接合墊 80'‧‧‧金屬材料層堆疊 82‧‧‧第一金屬接合墊層 82'‧‧‧第一金屬材料層 84‧‧‧第二金屬接合墊層 84'‧‧‧第二金屬材料層 86‧‧‧第三金屬接合墊層 86'‧‧‧第三金屬材料層 151‧‧‧殘留鎳層 151L‧‧‧鎳層 177‧‧‧第二圖案化剝離遮罩 251‧‧‧摻鎳導電氧化層 277‧‧‧圖案化剝離遮罩 351‧‧‧摻鎳表面區域 400‧‧‧背板基板 401‧‧‧背板 412‧‧‧第一背板側接合墊層 412'‧‧‧第一金屬材料層 414‧‧‧第二背板側接合墊層 414'‧‧‧第二金屬材料層 416‧‧‧第三背板側接合墊層 421‧‧‧背板側接合墊 422‧‧‧背板側接合墊 423‧‧‧背板側接合墊 431‧‧‧錫部分 440‧‧‧背板驅動器電路 441‧‧‧背板側錫部分 442‧‧‧背板側錫部分 443‧‧‧背板側錫部分 445‧‧‧介電基質 450‧‧‧正面透明導電氧化層 451‧‧‧焊接錫部分 452‧‧‧焊接錫部分/透明鈍化介電層 453‧‧‧焊接錫部分 467‧‧‧加熱雷射 477‧‧‧剝蝕雷射 t1‧‧‧第一厚度 t2‧‧‧第二厚度
圖1A係根據本發明之一實施例之一發光二極體之一第一組態之一垂直橫截面圖。
圖1B係根據本發明之一實施例之一發光二極體之一第二組態之一垂直橫截面圖。
圖2A係根據本發明之一實施例之一發光二極體之一第三組態之一垂直橫截面圖。
圖2B係根據本發明之一實施例之一發光二極體之一第四組態之一垂直橫截面圖。
圖3A係根據本發明之一實施例之一發光二極體之一第五組態之一垂直橫截面圖。
圖3B係根據本發明之一實施例之一發光二極體之一第六組態之一垂直橫截面圖。
圖4A係根據本發明之一實施例之一發光二極體之一第七組態之一垂直橫截面圖。
圖4B係根據本發明之一實施例之一發光二極體之一第八組態之一垂直橫截面圖。
圖5A繪示根據本發明之一實施例之一陽極接點之一第一組態。
圖5B繪示根據本發明之一實施例之一陽極接點之一第二組態。
圖5C繪示根據本發明之一實施例之一陽極接點之一第三組態。
圖5D繪示根據本發明之一實施例之一陽極接點之一第四組態。
圖6係根據本發明之一實施例之沈積一第一金屬層之後之一例示性製程中發光二極體之一垂直橫截面圖。
圖7係根據本發明之一實施例之形成一圖案化剝離遮罩及沈積一第二金屬層、一鋁層及一金屬黏合層之後之一例示性製程中發光二極體之一垂直橫截面圖。
圖8係根據本發明之一實施例之剝離圖案化剝離遮罩及在一高溫處沈積一第一金屬接合墊層、一鉑層及錫以形成一裝置側錫焊料之後之一例示性製程中發光二極體之一垂直橫截面圖。
圖9係根據本發明之一替代實施例之沈積一第二金屬層、一鋁層及一金屬黏合層之後之另一例示性製程中發光二極體之一垂直橫截面圖。
圖10A係根據本發明之一實施例之形成一背板側接合墊期間之一背板之一垂直橫截面圖。
圖10B係根據本發明之一實施例之沈積錫以形成一背板側錫焊料之後之背板之一垂直橫截面圖。
圖11A至圖11J係根據本發明之一實施例之將發光裝置轉移至一背板期間之一例示性結構之循序垂直橫截面圖。
圖12A至圖12C係根據本發明之一實施例之在形成一陽極接點期間上覆於一p摻雜半導體材料層上之一區域之循序垂直橫截面圖。
圖13A至圖13C係根據本發明之另一實施例之在形成一陽極接點期間上覆於一p摻雜半導體材料層上之一區域之循序垂直橫截面圖。
10‧‧‧發光二極體(LED)/發光裝置
20‧‧‧基板
22‧‧‧支撐基板
24‧‧‧單晶緩衝半導體層
26‧‧‧n摻雜化合物半導體基板層
32‧‧‧n摻雜化合物半導體區域
34‧‧‧主動區域
36‧‧‧p摻雜半導體材料層
42‧‧‧圖案化生長遮罩層
50‧‧‧陽極接點
70‧‧‧反射器層/反射金屬層/反射器/反射器材料層
80‧‧‧裝置側接合墊
431‧‧‧錫部分
t1‧‧‧第一厚度
t2‧‧‧第二厚度

Claims (8)

  1. 一種形成一發光二極體(LED)之方法，其包括：使一n摻雜半導體材料層形成於一基板上；使一主動區域形成於該n摻雜半導體材料層上，該主動區域包含經組態以發射光之一光學活性化合物半導體層堆疊；使一p摻雜半導體材料層形成於該主動區域上；將一鎳層直接沈積於該p摻雜半導體材料層上；回蝕該鎳層以形成具有1至3個鎳原子單分子層之有效厚度之殘留鎳層，或曝露出該p摻雜半導體材料層之摻鎳表面區域；及使一導電層形成於該殘留鎳層或曝露之摻鎳表面區域上。
  2. 如請求項1之方法，其中回蝕該鎳層之步驟曝露出該p摻雜半導體材料層之該摻鎳表面區域。
  3. 如請求項2之方法，其中在回蝕該鎳層之步驟之後，自該p摻雜半導體材料層表面完全移除該鎳層。
  4. 如請求項2之方法，其中：該導電層包括接觸該p摻雜半導體材料層之該摻鎳表面區域之一鉑層；及該p摻雜半導體材料層包括p摻雜氮化鎵或p摻雜氮化鋁鎵。
  5. 如請求項4之方法，其進一步包括：使一銀層形成於該鉑層上；及使一裝置側接合墊層形成於該銀層上。
  6. 如請求項2之方法，其中：該導電層包括接觸該p摻雜半導體材料層之該摻鎳表面區域之一銀層；及該p摻雜半導體材料層包括p摻雜氮化鎵或p摻雜氮化鋁鎵。
  7. 如請求項1之方法，其中：回蝕該鎳層之步驟形成該殘留鎳層；及形成導電層之步驟包含將一透明導電氧化物沈積於該p摻雜半導體材料層上，及在該p摻雜半導體材料層與該導電層之間形成摻鎳導電氧化物層。
  8. 如請求項7之方法，其進一步包括：使一反射器形成於該導電層上及使一裝置側接合墊層形成於該反射器上。
TW108113867A 2018-04-20 2019-04-19 用於直視型顯示器之子像素發光二極體及其製造方法 TWI828679B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862660696P 2018-04-20 2018-04-20
US62/660,696 2018-04-20

Publications (2)

Publication Number Publication Date
TW201944627A TW201944627A (zh) 2019-11-16
TWI828679B true TWI828679B (zh) 2024-01-11

Family

ID=68238240

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108113867A TWI828679B (zh) 2018-04-20 2019-04-19 用於直視型顯示器之子像素發光二極體及其製造方法

Country Status (3)

Country Link
US (1) US11069837B2 (zh)
TW (1) TWI828679B (zh)
WO (1) WO2019204748A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10770620B2 (en) 2018-06-14 2020-09-08 Glo Ab Epitaxial gallium nitride based light emitting diode and method of making thereof
KR102618212B1 (ko) 2018-12-03 2023-12-28 나노시스, 인크. 비활성화된 영역을 포함하는 발광 다이오드 및 이의 제조방법
JP2020166191A (ja) * 2019-03-29 2020-10-08 株式会社ジャパンディスプレイ 表示装置
US11444065B2 (en) 2019-05-30 2022-09-13 Nanosys, Inc. Light emitting diode device containing a positive photoresist insulating spacer and a conductive sidewall contact and method of making the same
US11605754B2 (en) 2019-12-11 2023-03-14 Nanosys, Inc. Partial laser liftoff process during die transfer and structures formed by the same
US11695100B2 (en) * 2020-01-21 2023-07-04 Nanosys, Inc. Light emitting diode containing a grating and methods of making the same
CN115989590A (zh) 2020-05-18 2023-04-18 纳诺西斯有限公司 用于直视型显示器的次像素发光二极管及其制造方法
US12040432B2 (en) * 2020-10-30 2024-07-16 Lumileds Llc Light emitting diode devices with patterned TCO layer including different thicknesses
CN114446805A (zh) * 2020-11-04 2022-05-06 中强光电股份有限公司 电子元件的接合方法
US20220302360A1 (en) * 2021-03-16 2022-09-22 Epistar Corporation Semiconductor device and semiconductor component including the same
CN116314490B (zh) * 2023-05-10 2023-08-22 季华实验室 Micro LED显示芯片、制备方法及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW419838B (en) * 1995-06-16 2001-01-21 Toyoda Gosei Kk Electrodes for p-type group III nitride compound semiconductors
CN1460300A (zh) * 2001-02-21 2003-12-03 索尼公司 半导体发光器件及其制造方法、以及电极层连接结构
US20080305568A1 (en) * 2007-06-11 2008-12-11 National Chiao Tung University Method for promoting light emission efficiency of LED using nanorods structure
TW200849647A (en) * 2007-06-08 2008-12-16 Formosa Epitaxy Inc Gallium-nitride series light-emitting diode and manufacturing method thereof
CN101887937A (zh) * 2009-05-13 2010-11-17 索尼公司 半导体发光元件及其制造方法、半导体元件及其制造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100601945B1 (ko) * 2004-03-10 2006-07-14 삼성전자주식회사 탑에미트형 질화물계 발광소자 및 그 제조방법
CN103022282B (zh) 2008-07-07 2016-02-03 格罗有限公司 纳米结构led
JP5502360B2 (ja) * 2009-04-10 2014-05-28 スタンレー電気株式会社 酸化亜鉛系半導体素子及びその製造方法
JP5498723B2 (ja) * 2009-04-10 2014-05-21 スタンレー電気株式会社 酸化亜鉛系半導体素子及びその製造方法
JP2011082269A (ja) * 2009-10-05 2011-04-21 Itsusho Chin 発光ダイオード基板及びその製造方法
US8647900B2 (en) * 2010-09-20 2014-02-11 Tsmc Solid State Lighting Ltd. Micro-structure phosphor coating
US9012939B2 (en) 2011-08-02 2015-04-21 Kabushiki Kaisha Toshiba N-type gallium-nitride layer having multiple conductive intervening layers
US8350251B1 (en) 2011-09-26 2013-01-08 Glo Ab Nanowire sized opto-electronic structure and method for manufacturing the same
WO2013109779A1 (en) * 2012-01-20 2013-07-25 Cree, Inc. Light emitting diode (led) arrays including direct die attach and related assemblies
JP2015532014A (ja) 2012-09-18 2015-11-05 グロ アーベーＧｌｏ Ａｂ ナノピラミッドサイズ光電構造及びそれを製造するための方法
US9389356B2 (en) * 2013-10-09 2016-07-12 Shenzhen China Star Optoelectronics Technology Co., Ltd LED backlight module and the corresponding liquid crystal display
JP6409063B2 (ja) 2013-12-17 2018-10-17 グロ アーベーＧｌｏ Ａｂ 歪み修正面活性領域を有するｉｉｉ族窒化物ナノワイヤｌｅｄ及びその製造方法
TW201526287A (zh) * 2013-12-30 2015-07-01 Lextar Electronics Corp 半導體裝置之製造方法
KR20150095382A (ko) * 2014-02-13 2015-08-21 주식회사 글로벌식스 전기소자 그리고 전기소자 및 전기소자용 상하 방향 도전 구조물의 제조 방법
WO2016100657A2 (en) 2014-12-19 2016-06-23 Glo Ab Method of making a light emitting diode array on a backplane
EP3387882B1 (en) 2015-12-07 2021-05-12 Glo Ab Laser lift-off on isolated iii-nitride light islands for inter-substrate led transfer
US10714464B2 (en) 2016-02-16 2020-07-14 Glo Ab Method of selectively transferring LED die to a backplane using height controlled bonding structures
WO2017175051A1 (en) 2016-04-04 2017-10-12 Glo Ab Through backplane laser irradiation for die transfer
US9893041B2 (en) 2016-04-15 2018-02-13 Glo Ab Method of forming an array of a multi-device unit cell
EP3529838B1 (en) 2016-10-24 2022-02-23 Nanosys, Inc. Indium gallium nitride red light emitting diode and method of making thereof
WO2018129428A1 (en) 2017-01-09 2018-07-12 Danesh Fariba Light emitting diodes with integrated reflector for a direct view display and method of making thereof
US10707374B2 (en) 2017-09-15 2020-07-07 Glo Ab Etendue enhancement for light emitting diode subpixels
WO2019071160A1 (en) 2017-10-06 2019-04-11 Glo Ab LIGHT-EMITTING DIODE CONTAINING OXIDIZED METAL CONTACTS

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW419838B (en) * 1995-06-16 2001-01-21 Toyoda Gosei Kk Electrodes for p-type group III nitride compound semiconductors
CN1460300A (zh) * 2001-02-21 2003-12-03 索尼公司 半导体发光器件及其制造方法、以及电极层连接结构
TW200849647A (en) * 2007-06-08 2008-12-16 Formosa Epitaxy Inc Gallium-nitride series light-emitting diode and manufacturing method thereof
US20080305568A1 (en) * 2007-06-11 2008-12-11 National Chiao Tung University Method for promoting light emission efficiency of LED using nanorods structure
CN101887937A (zh) * 2009-05-13 2010-11-17 索尼公司 半导体发光元件及其制造方法、半导体元件及其制造方法

Also Published As

Publication number Publication date
TW201944627A (zh) 2019-11-16
US20190326478A1 (en) 2019-10-24
WO2019204748A1 (en) 2019-10-24
US11069837B2 (en) 2021-07-20

Similar Documents

Publication Publication Date Title
TWI828679B (zh) 用於直視型顯示器之子像素發光二極體及其製造方法
TWI742222B (zh) 用於直接視野顯示之具有集成反射器的發光二極體及其製造方式
US11710805B2 (en) Light emitting diode containing oxidized metal contacts
US11908974B2 (en) Light emitting diodes containing deactivated regions and methods of making the same
US10998465B2 (en) Light emitting diodes with integrated reflector for a direct view display and method of making thereof
US11362238B2 (en) Light emitting diode containing oxidized metal contacts
US11973172B2 (en) Subpixel light emitting diodes for direct view display and methods of making the same
US11695100B2 (en) Light emitting diode containing a grating and methods of making the same
US20210343901A1 (en) Semiconductor device containing stress relaxation layer and method of making thereof
US20210257510A1 (en) Light emitting diode containing pinhole masking layer and method of making thereof