KR20210099112A - 발광 패키지 어셈블리, 발광 모듈 및 디스플레이 화면 - Google Patents

발광 패키지 어셈블리, 발광 모듈 및 디스플레이 화면 Download PDF

Info

Publication number
KR20210099112A
KR20210099112A KR1020217021439A KR20217021439A KR20210099112A KR 20210099112 A KR20210099112 A KR 20210099112A KR 1020217021439 A KR1020217021439 A KR 1020217021439A KR 20217021439 A KR20217021439 A KR 20217021439A KR 20210099112 A KR20210099112 A KR 20210099112A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
electrode
light
pad
Prior art date
Application number
KR1020217021439A
Other languages
English (en)
Inventor
옌츄 랴오
쥔펑 스
수닝 신
전-커 쉬
전-두안 린
장즈 위
아이화 차오
치-웨이 랴오
정 우
쟈-언 리
Original Assignee
취안저우 산안 세미컨덕터 테크놀러지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201921314132.6U external-priority patent/CN210040253U/zh
Priority claimed from CN201921553485.1U external-priority patent/CN210403725U/zh
Priority claimed from CN202010234735.6A external-priority patent/CN113471177B/zh
Application filed by 취안저우 산안 세미컨덕터 테크놀러지 컴퍼니 리미티드 filed Critical 취안저우 산안 세미컨덕터 테크놀러지 컴퍼니 리미티드
Publication of KR20210099112A publication Critical patent/KR20210099112A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

본 발명은 하나의 LED 패키지 어셈블리, 발광 모듈 및 디스플레이 화면을 공개했다. 일부 실시예에서, 상기 LED 패키지 어셈블리는, Nx×Ny 매트릭스로 배치된 N개의 발광 유닛을 포함하고, NX, NY은 정수이고, NX≥NY, N≥3이고, 각 상기 발광 유닛은 a개의 LED칩을 포함하고, 각 LED칩은, 동일한 측에 위치한 제1 전극 및 제2 전극; 상기 LED칩 사이의 틈새를 채우고 상기 LED칩의 측벽을 커버하는 패키지층; 상기 복수의 LED칩의 제2 표면에 형성되고, 상기 복수 개의 발광 유닛을 전기적으로 연결하여 N-in-1 발광 모듈을 형성하는 배선층; 상기 배선층 상에 형성되는 패드;를 포함하고, 패드의 개수 P=Nx+Ny×a이다. 상기 패키지 어셈블리는 패키지 어셈블리의 패드의 개수를 최대한 줄일 수 있으며, 한편으로 배선이 용이하고, 다른 한편으로 사용단의 실장에 유리하여, 단락 위험을 줄인다.

Description

발광 패키지 어셈블리, 발광 모듈 및 디스플레이 화면
본 출원은 2019 년 8월 13일에 출원된 중국 실용신안 출원 제201921314132.6호(발명의 명칭 “올인원 발광 모듈 및 디스플레이 화면”), 2019년 9월 18일에 출원된 중국 실용신안 출원 제201921553485.1호(발명의 명칭 “발광다이오드 패키지 어셈블리”) 및 2020년 3월 30일에 출원된 중국 실용신안 출원 제202010234735.6호(발명의 명칭 “N-in-1 패키지체 및 디스플레이 화면”)에 기초한 우선권을 주장하고, 상기 출원의 모든 내용은 본 출원에 원용된다.
본 발명은 디스플레이 화면 기술 분야에 관한 것으로, 특히 발광 패키지 어셈블리, 발광 모듈 및 디스플레이 화면에 관한 것이다.
대형 디스플레이 화면 시장에서, 소형 피치 LED(light emitting diode, 발광다이오드)디스플레이 화면은 시장 점유율이 증가하고 있다. 소형 피치 LED디스플레이 화면은 LED의 도트 피치가 P2.5 이하인 실내 LED디스플레이 화면을 가리킨다. LED디스플레이 화면 제조 기술의 향상으로, 종래의 LED디스플레이 화면의 해상도가 크게 향상되었다.
LED장치의 크기를 줄이면 디스플레이의 해상도가 높아져, 휴대폰, 차량 탑재 패널, TV, 컴퓨터, 화상 회의 등과 같은 LED디스플레이 화면의 응용 영역을 확장할 수 있다. 현재 주요 디스플레이 화면에 사용되는 패키지 크기는 2121 및 1010이고, 기술의 발전으로, 0808 또는 더 작은 패키지 크기가 시장에 출시되었다. 그러나 LED디스플레이 화면의 픽셀 피치가 작아질 수록 단위 면적의 패키징 부품의 개수가 증가하고, 종래의 LED 디스플레이 화면은 대부분 단일 패키지 형태를 사용하므로, 이로 인해 패키징 난이도가 기하 급수적으로 증가하였다. 하나의 소형 패키징 부품에는 RGB(적색, 녹색 및 파랑) 3색 칩이 있고, 각각의 소형 패키징 부품에는 4개의 핀이 있고, 대응되는 기판의 저부에는 4개의 패드가 필요하므로, 단위 면적의 패드 수가 너무 많아 패키징이 어려워진다.
본 발명의 목적은 패드의 개수를 줄이고 패키징 난이도를 줄일 수 있는 올인원 발광 모듈을 제공하는 것이다.
본 발명은 올인원 발광 모듈을 제공하고, 상기 발광 모듈은 N개의 발광 유닛; 상기 N개의 발광 유닛에 연결되는 a개의 제1 전극 패드 및 b개의 제2 전극 패드;를 포함하고, N은 1보다 큰 정수이고, 상기 제1 전극 패드와 상기 제2 전극 패드의 극성은 반대이고, 각 발광 유닛은 n개의 발광 칩을 포함하고, n은 3보다 크거나 같은 정수이고, 각 상기 발광 칩은 제1 전극 패드 및 제2 전극 패드에 연결되고, 상이한 발광 칩은 상이한 조합의 제1 전극 패드 및 제2 전극 패드에 연결되고, a×b=n×N을 만족하고, a 및 b는 1보다 크거나 같은 정수이다.
일 실시예에서, 상기 제1 전극 패드의 개수는 상기 발광 유닛의 개수와 동일하고, 상기 N개의 발광 유닛의 N개의 공통 단자는 N개의 제1 전극 패드에 일대일 대응으로 연결된다.
일 실시예에서, 각 상기 발광 유닛은 적색광 칩, 녹색광 칩 및 청색광 칩을 포함하고, 모든 발광 유닛의 적색광 칩은 첫 번째 상기 제2 전극 패드에 연결되고, 모든 발광 유닛의 녹색광 칩은 두 번째 상기 제2 전극 패드에 연결되고, 모든 발광 유닛의 청색광 칩은 세 번째 상기 제2 전극 패드에 연결된다.
일 실시예에서, 각 상기 발광 유닛은 백색광 칩을 더 포함하고, 모든 발광 유닛의 백색광 칩은 네 번째 상기 제2 전극 패드에 연결된다.
일 실시예에서, 상기 발광 유닛의 개수는 4개이고, 상기 제1 전극 패드의 개수는 4개이고, 4개의 상기 발광 유닛의 공통 단자는 4개의 상기 제1 전극 패드에 일대일 대응으로 연결된다.
일 실시예에서, 상기 발광 유닛의 개수는 2개이고, 상기 제1 전극 패드의 개수는 2개이고, 2개의 상기 발광 유닛의 공통 단자는 2개의 상기 제1 전극 패드에 일대일 대응으로 연결된다.
일 실시예에서, 상기 제1 전극 패드의 개수는 1개이고, 상기 N개의 발광 유닛의 N개의 공통 단자는 모두 동일한 하나의 상기 제1 전극 패드에 연결되고, 각 발광 칩은 제2 전극 패드에 단독으로 연결되고, 상기 제2 전극 패드의 개수는 n×N개이다.
일 실시예에서, 각 상기 발광 유닛은 적색광 칩, 녹색광 칩 및 청색광 칩 등 3가지 발광 칩을 포함하고 상기 제2 전극 패드의 개수는 3×N개이다.
일 실시예에서, 각 상기 발광 유닛은 적색광 칩, 녹색광 칩, 청색광 칩 및 백색광 칩 등 4가지 발광 칩을 포함하고, 상기 제2 전극 패드의 개수는 4×N개이다.
일 실시예에서, 상기 올인원 발광 모듈은 상기 발광 칩의 측면에 감겨져 상기 발광 칩의 전극을 노출시키는 차광 재료를 더 포함하고, 상기 차광 재료는 모든 발광 칩과 상기 발광 모듈의 발광층을 구성한다.
일 실시예에서, 상기 올인원 발광 모듈은 상기 발광층 아래에 순차적으로 설치된 제1 회로층, 관통홀 회로층 및 패드층을 더 포함하고, 상기 제1 회로층은, 상기 발광층에 부착된 제1 절연층; 상기 제1 절연층 내에 매립되고, 상기 발광 칩의 전극에 연결되는 금속 트레이스층;을 포함하고, 상기 관통홀 회로층은, 상기 제1 절연층에 부착되고, 관통홀이 개설된 제2 절연층; 상기 관통홀 내에 설치되고, 상기 금속 트레이스층에 연결되는 패드 리드층;을 포함하고, 패드층은 상기 제1 전극 패드 및 상기 제2 전극 패드가 설치되어 있고, 상기 제1 전극 패드 및 제2 전극 패드는 상기 패드 리드층을 통해 상기 금속 트레이스층에 연결된다.
일 실시예에서, 패드층은 패드 리드층과 상기 제1 전극 패드를 연결하거나, 상기 패드 리드층과 상기 제2 전극 패드를 연결하는 전극 트레이스를 더 포함한다.
일 실시예에서, 상기 패드층은 상기 제1 전극 패드, 상기 제2 전극 패드 및 전극 트레이스의 주변을 채우는 제3 절연층을 더 포함한다.
일 실시예에서, 상기 제1 절연층, 제2 절연층 또는 제3 절연층은 흑색 절연 재료이다.
또한, 본 출원은 상술한 올인원 발광 모듈 중 어느 하나를 복수 연결하여 형성된 디스플레이 화면을 더 제공한다.
본 출원은 올인원 발광 모듈을 더 제공하고, 상기 발광 모듈은 N개의 발광 유닛, a개의 제1 전극 패드 및 b개의 제2 전극 패드를 포함하고, 각 발광 유닛은 n개의 발광 칩을 포함하고, 각 상기 발광 칩은 제1 전극 패드 및 제2 전극 패드에 연결되고, 상이한 발광 칩은 상이한 조합의 제1 전극 패드 및 제2 전극 패드에 연결되고, a×b=n×N을 만족한다. 따라서, 최종 패드의 총 개수는 a+b개일 수 있고, 종래의 올인원 발광 모듈의 패드의 개수는 (n+1)×N개가 필요하며, 본 출원에 의해 제공되는 올인원 발광 모듈은 패드의 개수를 줄여, 패키징 난이도를 줄였다.
본 발명의 또 다른 목적은 Nx×Ny 매트릭스로 배치된 복수의 화소 영역(PX)을 포함하는 극소 피치의 발광다이오드(light emitting diode, LED) 패키지 어셈블리를 더 제공하는 것이다. 각 화소 영역(PX)은 화소라고 칭할 수 있다.
일부 실시예에서, 상기 LED 패키지 어셈블리는 Nx×Ny 매트릭스로 배치된 N개의 발광 유닛을 포함하고, Nx, Ny는 정수이고 Nx>Ny, N>3이고, 각 상기 발광 유닛은 a개의 LED칩을 포함하고, 각 LED칩은, 동일한 측에 위치한 제1 전극 및 제2 전극; 상기 LED칩 사이의 틈새를 채우고 상기 LED칩의 측벽을 커버하는 패키지층; 상기 복수의 LED칩의 제2 표면에 형성되고, 상기 복수 개의 발광 유닛을 전기적으로 연결하여 N-in-1 발광 모듈을 형성하는 배선층; 상기 배선층 상에 형성되는 패드;를 포함하고, 패드의 개수 P=Nx+Ny×a이다. 이러한 설계를 통해, 패키지 어셈블리의 패드의 개수를 최대한 줄일 수 있으며, 한편으로 배선이 용이하고, 다른 한편으로 사용단의 실장에 유리하여, 단락 위험을 줄인다.
바람직하게는, 상기 N개의 발광 유닛은 Nx행 Ny열에 따라 배치되고, 패드의 개수 P가 최소 값이 되도록 보장한다.
일부 실시예에서, 각 발광 유닛의 a개의 LED칩은 제1 방향 Nx로 일렬로 배열되고, 각 LED칩의 제1, 제2 전극은 제2 방향 Ny로 병렬로 배치된다.
일부 실시예에서, 상기 N은 22×k이고, 이때 Nx:Ny= 4:1이고, k는 자연수이다.
일부 실시예에서, 상기 N이 32×k+1인 경우, 이때 Nx:Ny=3:1이고, k는 0보다 크거나 같은 정수이다.
바람직하게는, 인접한 발광 유닛 사이의 간격(D1)은 바람직하게는 0.8mm 이하이고, N은 4 이상의 정수일 수 있고, 예를 들면 4, 6, 8, 9, 16, 32 또는 64 등이고, N의 값이 클수록, D1의 값이 작고, 예를 들면 N은 4~9인 경우, D1은 0.4~0.8일 수 있고, N은 8 이상인 경우, D는 0.1~0.4일 수 있다.
일부 실시예에서, 제1 배선층은 제1 방향에서 동일한 행에 위치한 동일한 유형의 LED칩의 제1 전극에 전기적으로 연결되고, 제2 방향 Ny에서 동일한 열에 위치한 LED칩의 제2 전극에 전기적으로 연결된다.
일부 실시예에서, 상기 배선층은 제1 배선층, 관통홀층 및 제2 배선층을 포함하고, 상기 제1 배선층은 상기 복수의 LED칩의 제2 표면에 형성되고, 상기 복수의 LED칩의 제1 전극 및 제2 전극을 연결하고, 상기 관통홀은 상기 제1 배선층 상에 형성되고, 상기 제1 배선층과 전기적으로 연결되고, 상기 제2 배선층은 상기 관통홀층 상에 형성되고, 상기 관통홀층과 전기적으로 연결된다. 바람직하게는, 상기 관통홀층의 두께는 20~80㎛이다.
바람직하게는, 상기 패키지 어셈블리의 전체 두께는 100~500㎛이다. 일부 실시예에서, 상기 패키지 어셈블리의 전체 두께는 120~200㎛이다. 일부 실시예에서, 상기 패키지 어셈블리의 전체 두께는 320~500㎛이다.
바람직하게는, 상기 배선층은 서로 전기적으로 절연된 다층 전도성 라인을 포함하고, 상기 전도성 라인의 층수는 4층 이하이다. 일부 실시예에서, 상기 다층 전도성 라인의 적어도 하나의 층의 두께는 50㎛ 이하이다. 일부 실시예에서, 상기 다층 전도성 라인의 적어도 하나의 층의 두께는 60㎛ 이상이다.
상기 실시예의 효과는 다음과 같다: 본 실시예는 기판이 없는 패키지 형태를 사용하고, 패키징층에 의해 복수 개의 발광 유닛의 LED칩을 고정하고, 상기 다층 발광 유닛의 후면에 상기 복수 개의 발광 유닛의 LED칩을 직렬 및 병렬하는 다층 배선층을 형성하고, 제1 배선층은 복수의 화소 영역의 LED칩을 직렬 및 병렬 연결하고, 관통홀층 및 제2 배선층을 통해, 재배선하여, 통합형의 얇은 형태의 소형피치 발광다이오드 패키지 어셈블리를 형성한 다음, 합리적인 배선층 설계를 통해, 한편으로 패키지 어셈블리의 외접 패드의 개수를 줄여, 사용단의 실장 난이도를 줄일 수 있고, 동시에 제품의 신뢰성을 향상시키며, 또한 배선층의 층수가 4개 그룹보다 많지 않고 높지 않게 하여, 제품이 가볍고 얇도록 보장할 수 있어 단말 제품의 경량화 및 슬림화에 유리하다.
본 발명의 또 다른 목적은 방열 성능이 우수하고, 단락이 쉽게 일어나지 않으며 사용단의 실장에 유리한 N-in-1 패키지체를 제공하는 것이다.
상술한 목적 및 기타 관련 목적을 달성하기 위해, 본 발명은 N-in-1 패키지체를 제공하고, 상기 패키지체는 N개의 발광 유닛 및 전극 패드를 포함하고, N은 1보다 크고 64보다 작거나 같은 정수이고, sqrt(N)은 1보다 큰 정수이고, 상기 패키지체의 길이 방향 및 폭 방향 중 어느 한 방향에서, 상기 발광 유닛의 개수는 sqrt(N)이고, 각 상기 발광 유닛은 하나의 적색광 칩, 하나의 청색광 칩 및 하나의 녹색광 칩을 포함하고, 임의의 2개의 인접한 동일한 파장의 상기 칩의 간격은 X로 정의되고, 상기 패키지체의 길이 크기 및 폭 크기는 모두 X*sqrt(N)이고, 상기 전극 패드는 상기 N개의 발광 유닛과 전기적으로 연결되고, 상기 전극 패드의 총 개수는 2*sqrt(3N)의 올림 정수 값 ±1의 범위이고, 상기 패키지체의 가장 외측의 길이 방향 및 폭 방향 중 어느 한 방향에서, 상기 전극 패드의 개수는 sqrt[2*sqrt(3N)]의 올림 정수 값에서 내림 정수 값까지의 범위이고, 또한 상기 패키지체의 가장 외측의 길이 방향 및 폭 방향 중 적어도 하나의 방향에서 상기 전극 패드의 개수는 sqrt[2*sqrt(3N)]의 올림 정수 값과 같고, 상기 전극 패드의 개수가 sqrt[2*sqrt(3N)]의 올림 정수 값과 같은 방향에서 상기 전극 패드의 크기는 2개의 인접한 상기 전극 패드의 간격과 같으며, 상기 전극 패드의 길이 크기 및 폭 크기를 모두 Y로 정의하면, 상기 패키지체의 길이 크기 및 폭 크기는 모두 2*sqrt[2*sqrt(3N)]*Y와 근사하고, 상기 패키지체는 X≥{0.2*sqrt[2*sqrt(3N)]}/sqrt(N)을 만족한다.
일 실시예에서, 상기 전극 패드의 길이 크기 및 폭 크기는 같고, 모두 0.1mm보다 크거나 같다.
일 실시예에서, 상기 패키지체의 길이 방향 및 폭 방향 중 어느 한 방향에서, 2개의 인접한 상기 전극 패드의 간격은 모두 0.1mm보다 크거나 같다.
일 실시예에서, 상기 패키지체의 가장 외측의 길이 방향 및 폭 방향에서의 상기 전극 패드의 개수가 모두 sqrt[2*sqrt(3N)]의 올림 정수 값과 같을 경우, 상기 패키지체의 가장 외측의 길이 방향에서의 2개의 인접한 상기 전극 패드의 간격은 상기 패키지체의 가장 외측의 폭 방향에서의 2개의 인접한 상기 전극 패드의 간격과 같다.
일 실시예에서, 상기 패키지체의 가장 외측의 길이 방향 및 폭 방향에서의 상기 전극 패드의 개수가 각각 sqrt[2*sqrt(3N)]의 올림 정수 값 및 내림 정수 값과 같을 경우, 상기 전극 패드의 개수가 sqrt[2*sqrt(3N)]의 내림 정수 값과 같은 방향에서의 2개의 인접한 상기 전극 패드의 간격은 상기 전극 패드의 개수가 sqrt[2*sqrt(3N)]의 올림 정수 값과 같은 방향에서의 2개의 인접한 상기 전극 패드의 간격보다 크다.
일 실시예에서, 상기 패키지체의 길이 크기 및 폭 크기는 같다.
일 실시예에서, 상기 패키지체의 길이 방향에서의 상기 발광 유닛의 개수와 상기 패키지체의 폭 방향에서의 상기 발광 유닛의 개수는 동일하다.
일 실시예에서, 상기 전극 패드는 제1 전극 패드 및 제2 전극 패드를 포함하고, 각 상기 발광 유닛 내의 각 상기 칩은 모두 하나의 상기 제1 전극 패드 및 하나의 상기 제2 전극 패드에 전기적으로 연결되고, 상이한 파장의 상기 칩은 상이한 조합의 상기 제1 전극 패드 및 상기 제2 전극 패드에 전기적으로 연결된다.
일 실시예에서, 상기 제1 전극 패드의 개수는 상기 발광 유닛의 개수와 동일하고, 상기 N개의 발광 유닛의 N개의 공통 단자는 N개의 상기 제1 전극 패드에 일대일 대응으로 전기적으로 연결된다.
본 발명은 복수 개의 상술한 바에 따른 어느 한 N-in-1 패키지체를 포함하는 디스플레이 화면을 더 제공한다.
본 발명의 일 실시예에서, 상기 디스플레이 화면의 대각선 크기, 길이 크기 및 폭 크기의 비율은 18.36:16:9이다.
상술한 바와 같이, 본 발명에 의해 제공되는 N-in-1 패키지체는, N개의 발광 유닛 및 이와 전기적으로 연결되는 전극 패드를 포함하고, 각 상기 발광 유닛은 하나의 적색광 칩, 하나의 청색광 칩 및 하나의 녹색광 칩을 포함하고, 임의의 2개의 인접한 동일한 파장의 상기 칩 간격(X)과 상기 발광 유닛의 개수(N)는 X≥{0.2*sqrt[2*sqrt(3N)]}/sqrt(N)을 만족한다. 상기 관계를 만족하는 것을 바탕으로, 본 발명의 N-in-1 패키지체는 임의의 2개의 인접한 동일한 파장의 상기 칩 간격(X)이 일정할 때, 가장 적합한 상기 발광 유닛의 개수(N)를 설정하여, 상기 패키지체의 상기 전극 패드의 길이 크기 및 폭 크기가 0.1mm보다 크거나 같도록 보장할 수 있고, 소형피치 LED패키지체의 고밀도 요구 사항을 충족할 수 있고, 또한 상기 패키지체가 충분한 방열 능력을 갖도록 할 수 있어, 제품의 신뢰성을 효과적으로 보장하고, 단락 위험을 효과적으로 방지하고, 사용단의 실장이 용이하다.
본 출원의 실시예의 기술방안을 보다 명확하게 설명하기 위해, 이하에서는 본 출원의 실시예에서 사용해야 할 도면들을 간단하게 소개한다.
도 1은 본 출원의 일 실시예에 따른 16-in-1 발광 모듈의 회로 원리를 나타낸 개략도이다.
도 2는 본 출원의 일 실시예에 따른 4-in-1 발광 모듈의 회로 원리를 나타낸 개략도이다.
도 3은 본 출원의 일 실시예에 따른 2-in-1 발광 모듈의 회로 원리를 나타낸 개략도이다.
도 4는 본 출원의 다른 실시예에 따른 4-in-1 발광 모듈의 회로 원리를 나타낸 개략도이다.
도 5은 본 출원의 일 실시예에 따른 올인원 발광 모듈의 개략적인 단면도이다.
도 6은 본 출원의 일 실시예에 따른 4-in-1 발광 모듈의 제1 회로층 트레이스의 개략도이다.
도 7은 도 6의 대응하는 실시예에서의 4-in-1 발광 모듈의 관통홀 회로층의 개략도이다.
도 8은 도 6의 대응하는 실시예에서의 4-in-1 발광 모듈의 패드층의 개략도이다.
도 9는 도 6 내지 도 8 중 제1 회로층, 관통홀 회로층 및 패드층의 중첩 개략도이다.
도 10은 본 출원의 다른 실시예에 따른 4-in-1 발광 모듈의 제1 회로층 트레이스의 개략도이다.
도 11은 도 10의 대응하는 실시예에서의 4-in-1 발광 모듈의 관통홀 회로층의 개략도이다.
도 12는 도 10의 대응하는 실시예에서의 4-in-1 발광 모듈의 패드층의 개략도이다.
도 13은 도 10 내지 도 12의 제1 회로층, 관통홀 회로층 및 패드층의 중첩 개략도이다.
도 14은 본 출원의 일 실시예에 따른 2-in-1 발광 모듈의 제1 회로층 트레이스의 개략도이다.
도 15는 도 14의 대응하는 실시예에서의 2-in-1 발광 모듈의 관통홀 회로층의 개략도이다.
도 16은 도 14의 대응하는 실시예에서의 2-in-1 발광 모듈의 패드층의 개략도이다.
도 17은 도 14 내지 도 16의 제1 회로층, 관통홀 회로층 및 패드층의 중첩 개략도이다.
도 18은 본 발명의 발광다이오드(LED) 패키지 어셈블리의 구조를 설명하는 하나의 사시도이다.
도 19는 본 발명의 하나의 실시예의 LED 패키지 어셈블리의 LED칩의 배치 방식을 설명하는 하나의 개략적인 평면도이다.
도 20은 상기 실시예의 LED 패키지 어셈블리의 LED칩은 일반적인 LED칩인 것을 설명하는 하나의 개략적인 측면 단면도이다.
도 21은 본 발명의 하나의 실시예의 LED 패키지 어셈블리의 구조를 설명하는 하나의 개략적인 측면 단면도이다.
도 22는 상기 실시예의 LED 패키지 어셈블리의 제1 배선층을 설명하는 하나의 개략적인 평면도이다.
도 23은 본 발명의 발광다이오드 패키지 어셈블리의 관통홀층을 설명하는 하나의 개략적인 평면도이다.
도 24는 상기 실시예의 LED 패키지 어셈블리의 제2 배선층을 설명하는 하나의 개략적인 평면도이다.
도 25는 상기 실시예의 LED 패키지 어셈블리의 회로 연결을 설명하는 하나의 회로 연결도이다.
도 26은 본 발명의 하나의 실시예의 LED 패키지 어셈블리의 LED칩의 배치 방식을 설명하는 하나의 개략적인 평면도이다.
도 27은 상기 실시예의 LED 패키지 어셈블리의 회로 연결을 설명하는 하나의 회로 연결도이다.
도 28 및 도 29는 본 발명의 일 실시예의 N-in-1 패키지체의 개략적인 구조도이다.
이하, 본 출원의 실시예의 도면을 결합하여 본 출원의 실시예의 기술방안을 설명한다.
유사한 도면 부호 및 문자는 하기 도면에서 유사한 항목을 나타내므로, 하나의 항목이 하나의 도면에서 정의되면, 이후 도면에서 추가로 정의 및 설명할 필요가 없다. 동시에, 본 출원의 설명에서, “제1”, “제2” 등 용어는 설명을 구별하기 위해서만 사용되며, 상대적인 중요성을 나타내거나 암시하는 것으로 이해해서는 한된다.
본 출원은 올인원 발광 모듈을 제공한다. 올인원 발광 모듈은 단일 패키지 모듈에 복수 개의 발광 유닛이 통합되어 있는 것을 의미한다. 하나의 발광 유닛은 하나의 소형 패키지체에 해당할 수 있고, RGB(적색, 녹색 및 청색) 3가지 칩을 포함한다. 하나의 LED디스플레이 화면은 복수의 발광 모듈을 연결하여 형성되므로, 단일 패키징의 저효율 문제를 효과적으로 해결할 수 있다. 올인원 발광 모듈은 2-in-1, 4-in-1, 6-in-1……N-in-1발광 모듈일 수 있다. N-in-1은 단일 패키지 모듈에 N개의 발광 유닛이 통합되어 있는 것을 의미한다.
본 출원에 의해 제공되는 올인원 발광 모듈은, N개의 발광 유닛(N은 1보다 큰 정수임), a개의 제1 전극 패드 및 b개의 제2 전극 패드를 포함한다. a개의 제1 전극 패드 및 b개의 제2 전극 패드는 N개의 발광 유닛에 연결된다. 제1 전극 패드와 제2 전극 패드의 극성은 반대이다. 제1 전극은 애노드일 수 있고, 제2 전극은 캐소드일 수 있다. 제1 전극은 캐소드일 수 있고, 제2 전극은 애노드일 수 있다.
각 발광 유닛은 n개의 발광 칩을 포함하고, n은 3보다 크거나 같은 정수이고, 각 발광 칩은 제1 전극 패드 및 제2 전극 패드에 연결되고, 상이한 발광 칩은 상이한 조합의 제1 전극 패드 및 제2 전극 패드에 연결되고, a×b=n×N을 만족하고, a 및 b는 1보다 크거나 같은 정수이다. a개의 제1 전극 패드 및 b개의 제2 전극 패드가 존재하므로, 전극 패드의 개수(P)는 a+b개일 수 있다. 패드의 개수를 최대한 줄이기 위해, 전체 패드의 개수는 a+b의 최소 값을 취할 수 있다.
여기서, 상이한 발광 칩은 상이한 조합의 제1 전극 패드 및 제2 전극 패드에 연결된다는 것은, 동일한 제1 전극 패드 및 제2 전극 패드에 연결되는 임의의 2개의 발광 칩이 존재하지 않으므로, 발광 칩의 개별 제어가 가능함을 의미한다.
하나의 발광 칩은 하나의 애노드 패드 및 하나의 캐소드 패드에 연결되어야 정상적으로 빛을 방출할 수 있다. 따라서 a개의 애노드 패드 및 b개의 캐소드 패드가 존재할 경우, a×b개의 칩이 연결될 수 있다고 판단할 수 있다. 상술한 원리를 바탕으로, N-in-1발광 모듈에 있어서, 각 발광 유닛은 n개의 발광 칩이 존재하고, 총 n×N개의 발광 칩이 존재할 경우, a개의 애노드 패드 및 b개의 캐소드 패드(또는 a개의 캐소드 패드 및 b개의 애노드 패드)가 존재하고, a×b=n×N을 만족해야만, 모든 발광 칩의 연결이 완료될 수 있음을 알 수 있다. 따라서, N-in-1 발광 모듈의 패드의 개수(P)는 a+b일 수 있다.
4-in-1 발광 모듈을 예로 들면, 4개의 발광 유닛(즉 N=4)을 포함하고, 각 발광 유닛은 RGB 3가지 발광 칩(즉 n=3)을 포함한다고 가정한다. 4-in-1 발광 모듈은 16개의 전극 패드가 필요하였다. 본 출원에 의해 제공되는 4-in-1 발광 모듈은, a개의 제1 전극 패드 및 b개의 제2 전극 패드가 존재하고, a×b=n×N=12이므로, a 및 b는 1 및 12, 3 및 4, 2 및 6일 수 있다. 전체 패드의 개수는 13(즉 1+12), 7(즉 3+4) 또는 8(즉 2+6)일 수 있다.
하나의 발광 유닛은 RGB 3가지 발광 칩을 포함한다고 가정하여, 2-in-1 발광 모듈을 예로 들어 설명하면, 발광 칩의 개수는 총 3×2=6개이므로, 제1 전극 패드의 개수(a)와 제2 전극 패드의 개수(b)의 곱(a×b)은 6이면 된다. 이때, a 및 b는 1 및 6, 2 및 3일 수 있다. 즉 패드의 총 개수는 7개 또는 5개일 수 있다. 패드의 개수를 최대한 줄이기 위해, 2-in-1 발광 모듈의 패드의 개수는 5개일 수 있다. 2-in-1 발광 모듈은 8개의 전극 패드가 연결되어야 하고, 본 출원에 의해 제공되는 2-in-1 발광 모듈은 패드의 개수를 7개, 5개까지 줄일 수 있다.
하나의 발광 유닛은 RGB 3가지 발광 칩을 포함한다고 가정하여, 16-in-1 발광 모듈을 예로 들어 설명하면, 도 1에 도시된 바와 같이, 총 16개의 발광 유닛(11)을 포함하고, 발광 칩의 개수는 3×16=48개이므로, 제1 전극 패드의 개수(a) 및 제2 전극 패드의 개수(b)의 곱(a×b)은 48이면 된다. 이때, a 및 b의 조합은 1 및 48, 2 및 24, 3 및 16, 4 및 12, 6 및 8일 수 있다. 즉 패드의 총 개수는 49, 26, 19, 16 또는 14개일 수 있다.
패드의 개수를 최대한 줄이기 위해, 도 1에 도시된 바와 같이, 16-in-1 발광 모듈의 패드의 개수는 14개일 수 있고, V1-V8는 8개의 제1 전극 패드일 수 있고, u1-u6은 6개의 제2 전극 패드일 수 있다. 16-in-1 발광 모듈은 원래 4×16=64개의 전극 패드가 연결되어야 하지만, 본 출원에 의해 제공되는 16-in-1 발광 모듈은 패드의 개수를 최소 14개로 줄일 수 있다.
실시예에서, 제1 전극 패드의 개수와 발광 유닛의 개수는 동일하고, N개의 발광 유닛의 N개의 공통 단자는 N개의 제1 전극 패드에 일대일 대응으로 연결된다.
하나의 발광 유닛은 하나의 공통 단자가 구비되고, 상기 공통 단자는 공통 애노드 또는 공통 캐소드일 수 있다. 하나의 발광 유닛의 공통 애노드 또는 공통 캐소드는 하나의 제1 전극 패드에 연결될 수 있고, N-in-1의 발광 모듈의 경우, N개의 발광 유닛이 존재하므로, N개의 발광 유닛의 공통 단자는 N개의 제1 전극 패드에 일대일 대응으로 연결된다. 예를 들면, 4-in-1 발광 모듈은 4개의 발광 유닛이 존재하므로, 4개의 제1 전극 패드가 존재하고, 하나의 발광 유닛의 공통 애노드는 하나의 제1 전극 패드에 연결되고, 이때 제1 전극은 애노드일 수 있다. 반대로, 각 발광 유닛의 공통 캐소드가 제1 전극 패드에 일대일 대응으로 연결될 경우, 이때 제1 전극은 캐소드일 수 있다.
제1 전극 패드의 개수(a)와 발광 유닛의 개수(N)가 동일한 경우(즉 a=N), a×b=n×N에 따르면, 이때 제2 전극 패드의 개수(b)는 각 발광 유닛에 포함된 발광 칩의 개수(n)와 동일하다. 이에 따라 패드의 개수를 줄일 수 있다.
일 실시예에서, 각 발광 유닛은 적색광 칩, 녹색광 칩 및 청색광 칩 등 3가지 발광 칩을 포함할 수 있다. 이때 제2 전극 패드의 개수는 3개일 수 있다. 모든 발광 유닛의 적색광 칩은 첫 번째 제2 전극 패드에 연결되고, 모든 발광 유닛의 녹색광 칩은 두 번째 제2 전극 패드에 연결되고, 모든 발광 유닛의 청색광 칩은 세 번째 제2 전극 패드에 연결된다. 이를 통해 제1 전극 패드 및 제2 전극 패드의 총 개수를 줄인다.
상기 실시예를 바탕으로, 각 발광 유닛은 백색광 칩을 더 포함하고, 모든 발광 유닛의 백색광 칩은 네 번째 제2 전극 패드에 연결된다. 다시 말하면, 각 발광 유닛은 적색광 칩, 녹색광 칩, 청색광 칩 및 백색광 칩 등 4개의 발광 칩을 포함한다. 이때 제2 전극 패드의 개수는 4개일 수 있고, 동일한 색상의 발광 칩은 동일한 제2 전극 패드에 연결된다. 이에 따라, 각 발광 유닛에 백색광 칩을 추가하더라도, 올인원 발광 모듈은 하나의 전극 패드만 추가하면 되므로, 패드의 개수를 줄인다.
일 실시예에서, 본 출원에 의해 제공되는 올인원 발광 모듈은 4-in-1 발광 모듈일 수 있다. 발광 유닛의 개수는 4개이고, 제1 전극 패드의 개수는 4개이고, 4개의 발광 유닛의 공통 단자는 4개의 제1 전극 패드에 일대일 대응으로 연결된다. 제1 전극 패드는 애노드 패드 또는 캐소드 패드일 수 있고, 하나의 발광 유닛의 공통 애노드 또는 공통 캐소드는 하나의 제1 전극 패드에 연결된다. 이때, 모든 발광 유닛의 적색광 칩은 첫 번째 제2 전극 패드에 연결될 수 있고, 모든 발광 유닛의 녹색광 칩은 두 번째 제2 전극 패드에 연결되고, 모든 발광 유닛의 청색광 칩은 세 번째 제2 전극 패드에 연결된다. 백색광 칩이 더 있을 경우, 모든 발광 유닛의 백색광 칩은 네 번째 제2 전극 패드에 연결된다. 이에 따라, 4-in-1 발광 모듈은 3가지 발광 칩이 존재할 경우, 패드의 개수를 7개로 줄일 수 있어, 4-in-1 발광 모듈의 패드의 개수를 줄여, 패키징 난이도를 줄인다.
도 2는 4-in-1 발광 모듈의 회로 연결 원리도이다. 도 2에 도시된 바와 같이, 4-in-1 발광 모듈은 4개의 발광 유닛(11)을 포함하고, 전체 패드의 개수는 7개일 수 있고, 21a, 21b, 21c, 21d는 제1 전극 패드일 수 있고, 23a, 24b, 22c는 제2 전극 패드일 수 있고, 제1 전극 패드는 애노드에 연결되고, 제2 전극 패드는 캐소드에 연결되어, 패드의 개수를 최대한 줄여, 패키징 난이도를 줄인다.
일 실시예에서, 본 출원에 의해 제공되는 올인원 발광 모듈은 2-in-1 발광 모듈일 수 있고, 발광 유닛의 개수는 2개이고, 제1 전극 패드의 개수는 2개이고, 2개의 발광 유닛의 공통 단자는 2개의 제1 전극 패드에 일대일 대응으로 연결된다. 제1 전극 패드는 애노드 패드 또는 캐소드 패드일 수 있고, 하나의 발광 유닛의 공통 애노드 또는 공통 캐소드는 하나의 제1 전극 패드에 연결된다. 이때, 모든 발광 유닛의 적색광 칩은 첫 번째 제2 전극 패드에 연결될 수 있고, 모든 발광 유닛의 녹색광 칩은 두 번째 제2 전극 패드에 연결되고, 모든 발광 유닛의 청색광 칩은 세 번째 제2 전극 패드에 연결된다. 백색광 칩이 더 있을 경우, 모든 발광 유닛의 백색광 칩은 네 번째 제2 전극 패드에 연결된다. 이에 따라, 2-in-1은 3가지 발광 칩이 존재할 경우, 발광 모듈의 패드의 개수는 5개로 줄일 수 있어, 2-in-1 발광 모듈의 패드의 개수를 줄여, 패키징 난이도를 줄인다.
도 3은 2-in-1 발광 모듈의 회로 연결 원리도이다. 도 3에 도시된 바와 같이, 2-in-1 발광 모듈은 2개의 발광 유닛(11)을 포함하고, 패드의 개수는 5개일 수 있고, 21a, 21b는 제1 전극 패드일 수 있고, 22a, 22b, 23a는 제2 전극 패드일 수 있고, 제1 전극 패드는 애노드에 연결되고, 제2 전극 패드는 캐소드에 연결된다.
다른 실시예에서, 발광 유닛의 개수 또는 발광 칩의 개수에 관계없이, 제1 전극 패드의 개수는 항상 하나일 수 있고, N개의 발광 유닛의 N개의 공통 단자는 모두 동일한 제1 전극 패드에 연결되고, 각 발광 칩은 제2 전극 패드에 단독으로 연결되고, 제2 전극 패드의 개수는 n×N개이다. N은 하나의 발광 유닛에 포함된 발광 칩의 개수를 의미하고, N개의 발광 유닛은 총 n×N개의 발광 칩이 존재하고, 하나의 발광 칩은 하나의 제2 전극 패드에 연결되므로, n×N개의 제2 전극 패드가 필요하여, 전체 패드의 개수는 n×N+1개이다. 종래 기술에서 하나의 발광 유닛은 n+1개의 패드가 필요하여, N개의 발광 유닛은 N(n+1)개의 패드가 필요하므로, 본 출원에 의해 제공되는 기술방안은 패드의 개수를 줄일 수 있다.
일 실시예에서, 각 발광 유닛은 적색광 칩, 녹색광 칩 및 청색광 칩 등 3가지 발광 칩을 포함하고, 즉 n=3이고, 이때 제2 전극 패드의 개수는 3×N개이다.
일 실시예에서, 각 발광 유닛은 적색광 칩, 녹색광 칩, 청색광 칩 및 백색광 칩 등 4가지 발광 칩을 포함하고, 즉 n=4이고, 제2 전극 패드의 개수는 4×N개이다.
도 4는 다른 4-in-1 발광 모듈의 회로 연결 원리도이다. 도 4에 도시된 바와 같이, 4-in-1 발광 모듈은 4개의 발광 유닛(11)을 포함하고, 각 발광 유닛은 RGB 3가지 발광 칩을 포함하고, 전체 패드의 개수는 13개일 수 있고, 24a는 제1 전극 패드일 수 있고, 23d, 22d, 21d, 23c, 22c, 21c, 23b, 22b, 21b, 23a, 22a, 21a는 제2 전극 패드일 수 있고, 제1 전극 패드는 애노드에 연결되고, 제2 전극 패드는 캐소드에 연결된다.
도 5는 올인원 발광 모듈의 단면 개략도이다. 도 5에 도시된 바와 같이, 상기 올인원 발광 모듈은 차광 재료(511)를 포함한다. 상기 차광 재료(511)는 발광 칩(512)의 측면에 감겨져 발광 칩(512)의 전극을 노출시키고, 차광 재료(511)와 모든 발광 칩(512)은 발광 모듈의 발광층(51)을 구성한다. 상기 차광 재료(511)는 흑색 접착제일 수 있고, 차광 재료(511)는 발광 칩(512)의 측면에 감겨져, 발광 칩(512)의 측면 광을 흡수하여, 디스플레이 인터페이스의 콘트라스트비를 향상시킬 수 있다.
도 5에 도시된 바와 같이, 상기 올인원 발광 모듈은 발광층(51) 아래에 순차적으로 설치된 제1 회로층(52), 관통홀 회로층(53) 및 패드층(54)을 더 포함한다. 발광층(51)의 상부층은 투명 접착제(50)로 커버되어, 광을 더 잘 투과시킬 수 있고, 발광 칩(512)을 보호할 수 있다. 발광 칩(512)은 플립 칩일 수 있다.
제1 회로층(52)은 제1 절연층(521) 및 금속 트레이스층(522)을 포함한다. 제1 절연층(521)은 발광층(51)의 하부면에 부착되고, 금속 트레이스층(522)은 제1 절연층(521) 내에 매립되어, 발광 칩(512)의 전극에 연결된다.
관통홀 회로층(53)은 제2 절연층(531) 및 패드 리드층(532)을 포함한다. 제2 절연층(531)은 제1 절연층(521)의 하부면에 부착되고, 제2 절연층(531)은 관통홀이 개설되어 있고, 패드 리드층(532)은 관통홀 내에 설치되고, 금속 트레이스층(522)에 연결되고,
패드층(54)은 제1 전극 패드 및 제2 전극 패드(패드(541)라고 통칭함)가 설치되어 있고, 제1 전극 패드 및 제2 전극 패드는 패드 리드층(532)을 통해 금속 트레이스층(522)에 연결된다.
금속 트레이스층(522)에서, 동일한 패드(541)에 연결되어야 하는 전극들은 회로 트레이스를 통해 연결될 수 있다. 이후 관통홀 내의 패드 리드층(532)을 통해 대응하는 패드(541)에 연결된다. 제1 절연층(521) 및 제2 절연층(531)은 회로 간의 단락을 방지할 수 있다.
일 실시예에서, 패드층(54)은 전극 트레이스(미도시)를 더 포함할 수 있다. 전극 트레이스는 패드 리드층(532)과 제1 전극 패드를 연결하거나, 패드 리드층(532)과 제2 전극 패드를 연결한다. 동일한 패드(541)에 연결되어야 하는 전극들은, 금속 트레이스층(522)에서 연결되는 것 외에도, 패드층(54)에서 전극 트레이스를 통해 연결될 수 있고, 이후 동일한 패드(541)에 연결된다. 동일한 패드(541)에 연결되어야 하는 발광 칩의 전극의 경우, 먼저 패드 리드층(532)을 통해 패드층(54)에 연결된 다음, 패드층(54)의 전극 트레이스를 통해 대응하는 패드(541)와 전기적 연결을 형성한다. 상기 패드(541)는 제1 전극 패드 또는 제2 전극 패드를 의미할 수 있다.
일 실시예에서, 도 5에 도시된 바와 같이, 패드층(54)은 제1 전극 패드, 제2 전극 패드 및 전극 트레이스의 주변에 채워지는 제3 절연층(542)을 더 포함할 수 있다. 전극 패드 및 전극 트레이스의 주변에 절연 재료를 채우면 단락을 방지하는 역할을 할 수 있다.
상기 제1 절연층(521), 제2 절연층(531) 또는 제3 절연층(542)은 흑색 절연 재료일 수 있어, 백라이트를 흡수하고, 누광을 방지하여, 디스플레이 인터페이스의 콘트라스트비를 향상시킬 수 있다. 패드층(54)의 하부층에는 잉크층(55)이 더 커버될 수 있고, 잉크층(55)은 패드(541) 이외의 영역을 커버함으로써, 패드층(54)의 전극 트레이스를 커버하여, 단락을 방지할 수 있다.
도 6은 본 출원의 일 실시예에 의해 제공되는 4-in-1 발광 모듈의 제1 회로층(52) 트레이스의 개략도이다. 도 6에 도시된 바와 같이, 4-in-1 발광 모듈은 총 4개의 발광 유닛을 가지며, 각 발광 유닛은 RGB 3가지 발광 칩(512)을 총 12개 포함한다. 제1 회로층(52)은 총 4개의 공통 단자(11a, 11b, 11c, 11d), 4개의 청색광 칩의 금속 트레이스(13a), 4개의 녹색광 칩의 금속 트레이스(14a, 14b, 14c), 4개의 적색광 칩의 금속 트레이스(12a, 12b, 12c)를 갖는다. 도 7은 도 6의 대응하는 실시예의 4-in-1 발광 모듈의 관통홀 회로층(53)의 개략도이다. 검은 색의 점은 관통홀 내의 패드 리드를 의미하고, 주변은 절연 재료이다.
도 8은 도 6의 대응하는 실시예의 4-in-1 발광 모듈의 패드층(54)의 개략도이다. 도 8에 도시된 바와 같이, 상기 4-in-1 발광 모듈은 7개의 패드(21a, 21b, 21c, 21d, 23a, 24b, 22c)를 포함하고, 4개의 녹색광 칩의 전극들은 해당 층에서 전극 트레이스(34ab)를 통해 연결되고, 동일한 패드(24b)에 연결되어, 4개의 적색광 칩의 전극들은 해당 층에서 전극 트레이스(32ac 및 32bc)를 통해 연결되어, 동일한 패드(22c)에 연결되고, 4개의 청색광 칩의 전극들은 제1 회로층(52)에서 연결되고, 동일한 패드(23a)에 의해 출력된다. 제1 회로층(52)의 4개의 공통 단자(11a, 11b, 11c, 11d)는 4개의 패드(21a, 21b, 21c, 21d)에 일대일 대응으로 연결된다.
도 9는 도 6 내지 도 8의 제1 회로층(52), 관통홀 회로층(53) 및 패드층(54)의 중첩 개략도이다. 도 9에 도시된 바와 같이, 제1 회로층(52)의 공통 단자(11a, 11b, 11c, 11d)는 관통홀 회로층(53)의 패드 리드를 통해 패드층의 4개의 패드(21a, 21b, 21c, 21d)와 연결될 수 있고, 4개의 청색광 칩의 금속 트레이스(13a)는 관통홀 회로층(53)의 패드 리드를 통해 패드층(54)의 패드(23a)와 연결될 수 있다. 4개의 녹색광 칩의 금속 트레이스(14a, 14b, 14c)는 관통홀 회로층(53)의 패드 리드를 통해 패드층(54)의 전극 트레이스(34ab)에 연결되어, 4개의 녹색광 칩들을 연결하여 하나의 패드(24b)를 통해 출력한다. 4개의 적색광 칩의 금속 트레이스(12a, 12b, 12c)들은 관통홀 회로층(53)의 패드 리드를 통해 패드층(54)의 전극 트레이스(32ac, 32bc)와 연결되어, 동일한 패드(22c)에 연결된다. 상기 4-in-1 발광 모듈의 회로는 도 2를 참조할 수 있다.
도 10은 본 출원의 다른 실시예에 의해 제공되는 4-in-1 발광 모듈의 제1 회로층(52) 트레이스의 개략도이다. 도 6과의 차이점은 제1 회로층(52)은 하나의 공통 단자(14a), 12개의 발광 칩의 단독 금속 트레이스(11a, 12a, 13a; 11b, 12b, 13b; 11c, 12c, 13c; 11d, 12d, 13d)를 포함하는 점이다. 상기 공통 단자는 공통 애노드 또는 공통 캐소드일 수 있다. 하나의 공통 단자는 모든 발광 유닛의 공통된 극에 연결된다. 도 11은 도 10의 대응하는 실시예의 4-in-1 발광 모듈의 관통홀 회로층(53)이고, 검은 색의 점은 관통홀 내의 패드 리드를 의미하고, 주변은 절연 재료이다. 도 12는 도 10의 대응하는 실시예의 4-in-1 발광 모듈의 패드층(54)의 개략도이고, 상기 패드층은 총 13개의 패드(24a, 21a, 22a, 23a; 21b, 22b, 23b; 21c, 22c, 23c; 21d, 22d, 23d)가 존재한다.
도 13은 도 10 내지 도 12의 제1 회로층(52), 관통홀 회로층(53) 및 패드층(54)의 중첩 개략도이다. 제1 회로층(52)의 공통 단자(14a)는 관통홀 회로층(53)의 패드 리드를 통해 패드(24a)와 연결된다. 제1 회로층(52)의 12개의 발광 칩의 단독 금속 트레이스(11a, 12a, 13a; 11b, 12b, 13b; 11c, 12c, 13c; 11d, 12d, 13d)는 관통홀 회로층(53)의 패드 리드를 통해 일대일 대응하여 패드(21a, 22a, 23a; 21b, 22b, 23b; 21c, 22c, 23c; 21d, 22d, 23d)와 연결된다. 상기 4-in-1 발광 모듈의 회로는 도 4를 참조할 수 있다.
도 14는 본 출원의 다른 실시예에 의해 제공되는 2-in-1 발광 모듈의 제1 회로층(52) 트레이스의 개략도이다. 도 14에 도시된 바와 같이, 2-in-1 발광 모듈은 총 2개의 발광 유닛을 가지며, 각 발광 유닛은 RGB 3가지 발광 칩(512)을 총 6개 포함한다. 제1 회로층(52)은 2개의 공통 단자(11a, 11b), 2개의 청색광 칩의 금속 트레이스(13a), 2개의 녹색광 칩의 금속 트레이스(12b), 2개의 적색광 칩의 금속 트레이스(12a)를 포함한다. 도 15는 도 14의 대응하는 실시예의 2-in-1 발광 모듈의 관통홀 회로층(53)의 개략도이다. 검은 색의 점은 관통홀 내의 패드 리드를 의미하고, 주변은 절연 재료이다. 도 16은 도 15의 대응하는 실시예의 2-in-1 발광 모듈의 패드층(54)의 개략도이고, 상기 패드층(54)은 총 5개의 패드(21a, 23a, 21b, 22b, 22a)가 존재한다.
도 17은 도 14 내지 도 16의 제1 회로층(52), 관통홀 회로층(53) 및 패드층(54)의 중첩 개략도이다. 도 17에 도시된 바와 같이, 제1 회로층(52)의 공통 단자(11a, 11b)는 관통홀 회로층(53)의 패드 리드를 통해 패드층(54)의 2개의 패드(21a, 21b)와 연결될 수 있고, 2개의 청색광 칩의 금속 트레이스(13a)는 관통홀 회로층(53)의 패드 리드를 통해 패드층(54)의 패드(23a)와 연결될 수 있다. 2개의 녹색광 칩의 금속 트레이스(12b)는 관통홀 회로층(53)의 패드 리드를 통해 패드층(54)의 패드(22b)와 연결된다. 2개의 적색광 칩의 금속 트레이스(12a)는 관통홀 회로층(53)의 패드 리드를 통해 패드층(54)의 패드(22a)와 연결된다. 상기 2-in-1 발광 모듈의 회로는 도 3을 참조할 수 있다.
또한, 본 출원은 디스플레이 화면을 더 제공하고, 상기 디스플레이 화면은 상기 실시예에 의해 제공되는 복수의 올인원 발광 모듈을 연결하여 형성된다. 상기 디스플레이 화면은 패드의 개수가 비교적 적어, 패키징 난이도를 줄인다.
하기 실시예는 N-in-1 LED 패키지 어셈블리를 공개했고, 상기 N-in-1 LED 패키지 어셈블리는, Nx×Ny 매트릭스로 배치된 N개의 발광 유닛을 포함하고, N≥3이고, Nx, Ny는 정수이고 또한 Nx≥Ny이고, 패키징층이 각 발광 유닛 사이의 간격을 채우고, 배선층은 패키징층 아래에 위치하고, 각 발광 유닛과 연결되어, 다지점의 화소 영역(PX) 내의 LED칩을 직렬 및 병렬하여, 하나의 n-in-1 화소 영역을 구성한다. RGB 디스플레이를 예로 들면, 각 상기 발광 유닛은 3개의 LED칩(100)을 포함할 수 있고, 각 LED칩은 일반적으로 수평형 LED칩 또는 플립칩형 LED칩과 같이 동일한 측에 위치한 제1 전극 및 제2 전극을 포함할 수 있고, 도 20에 도시된 바와 같다. 수평 화소점의 수는 Nx이고, 수직 화소점의 수는 Ny이고, 즉 Ny열, Ny행으로 배열된다. 바람직하게는, N은 5 이하의 자연수의 정수배이고, Nx는 3보다 크거나 같고, 또한 1≤Nx/Ny≤5이고, Nx와 Ny의 비는 해당 범위에서 유지되고, 배선층 설계를 통해 패드 개수가 가장 적은 패키지 어셈블리를 용이하게 실현할 수 있고, 비교적 우수한 종횡비를 유지하여 후속 사용단의 실장이 용이하다.
하나의 실시예에서, N=22×k이고, 예를 들면 4-in-1, 16-in-1 또는 64-in-1이고, 이때 Nx와 Ny의 비는 바람직하게는 4:1이고, 이와 같이 LED칩을 배치한 다음, 배선층을 결합하면, 가장 적은 패드의 개수를 실현할 수 있다. 도 18 내지 도 19는 4-in-1 LED 패키지 어셈블리를 공개했고, 4×1의 매트릭스로 배치된 4개의 발광 유닛을 포함하고, 각 발광 유닛은 복수의 상이한 파장의 LED칩을 포함하고, 바람직하게는, 예를 들면 적어도 3개의 LED칩은 각각 적색광(R), 녹색광(G), 청색광(B)을 방출하고, 백색광을 방출하는 LED칩(파장 변환층을 포함함)을 더 포함할 수 있고, 즉 RGBW조합을 형성하고, 이를 통해 디스플레이 화면의 밝기를 향상시킬 수 있으며, 실외 디스플레이에 매우 유리하다.
각 발광 유닛은 하나의 화소 영역(PX)에 해당하고, 화소라고도 칭할 수 있다. 도 21를 참조하면, 도 19의 A-A선에 따른 단면 개략도이고, 각 화소 영역(PX)은 서로 이격되어 있고 출광면(S21)을 가진 복수의 LED칩(100)이 구비되고, 상기 패키지 어셈블리는 복수의 LED칩 사이의 간격을 채워 고정시키는 패키징층(200) 및 상기 패키징층(200) 상에 커버되는 다층 배선층(310~330)을 더 포함한다. 상기 다층 배선층은 제1 배선층(310), 관통홀층(320) 및 제2 배선층(330)을 포함하고, 각 층의 배선층 사이는 절연층(500)을 통해 전기적으로 절연된다. 제1 배선층(310)은 상기 복수의 LED칩의 하부면 상에 형성되어, 병렬 및/또는 직렬 연결된 복수의 LED칩을 연결하고, 상기 관통홀층(320)은 상기 제1 배선층 상에 형성되고, 상기 제1 배선층(310)과 전기적인 연결을 형성하고, 제2 배선층(330)은 상기 관통홀층 상에 형성되고, 상기 관통홀층(320)과 전기적인 연결을 형성한다.
도 20을 참조하면, 상술한 LED칩(100L1~100L3) 중 하나이고, 각 상기 LED칩(100L1~100L3)은 동일한 측에 위치한 한 쌍의 전극(110), 서로 반대인 제1 표면(S21)과 제2 표면(S22), 및 상기 제1 표면(S21)과 상기 제2 표면(S22) 사이에 연결되는 측표면(S24)이 구비된다. 상기 제1 표면(S21)은 출광면(S21)이고, 상기 제2 표면(S22) 상에는 상기 한 쌍의 전극(110)이 설치되어 있다. 추가적으로, 상기 LED칩은 기판(101), 제1 유형 반도체층(121), 발광층(122) 및 제2 유형 반도체층(123)을 포함한다. 상기 제1 유형 반도체층(121) 및 상기 제2 유형 반도체층(123)은 각각 p형 반도체층 및 n형 반도체층일 수 있다. 상기 LED칩의 전극 그룹(110)은 상기 제1 유형 반도체층(121)과 전기적으로 연결되는 제1 전극(111), 및 상기 제2 유형 반도체층(123)과 전기적으로 연결되는 제2 전극(112)을 포함한다. 다른 일부 실시예에서, 각 LED칩의 전극 그룹(110)은 전도성 재료로 구성된 2개의 두께 증가층을 더 포함한다. 이들 두께 증가층은 상기 제1 전극(111)와 제1 배선층 사이 및 상기 제2 전극(112)과 상기 제1 배선층(310) 사이에 각각 설치되고, 전기 도금, 화학 도금 또는 인쇄 등 방식으로 형성될 수 있고, 재료는 Cu, CuxW 또는 기타 전도성 금속 재료일 수 있다. 전극의 두께를 증가시키는 것을 통해, 상기 LED칩의 측면(S24)과 상기 패키징층(200)이 접촉하는 면적을 증가시킬 수 있어, 상기 LED칩과 상기 패키징층(200) 사이의 접착력을 증가시킨다. 바람직하게는, 각 LED칩의 전극 그룹의 두께는 5~500㎛이고, 예를 들면 30㎛~100㎛, 30㎛~50㎛, 또는 80㎛~120㎛일 수 있고, 구체적인 필요에 따라 선택한다. 상기 LED칩(1100)은 일반적인 크기의 LED칩(일반적으로 칩의 일변의 크기가 200㎛를 초과하는 것을 의미함)일 수 있고, Mini LED칩(일반적으로 칩의 크기가 100~200㎛임을 의미함)일 수도 있거나, Micro LED칩(일반적으로 칩 크기가 100㎛를 초과하지 않는 것을 의미함)일 수도 있으며, 본 실시예는 Mini LED칩 또는 micro LED칩인 것이 바람직하다.
다시 도 21을 참조하면, 상기 복수의 제1, 제2, 제3 LED칩(100L1~L3)의 주변에는 제1 패키징층(200)이 채워지고, 바람직하게는, 상기 패키징층(200)의 광 투과율은 30%보다 작고, 더 바람직하게는, 상기 패키징층(200)의 광 투과율은 5%~20%이고, 선택적으로, 상기 패키징층(200)은 광이 투과되지 않고 불투명하며, 구체적으로 흡광 성분(미도시)을 포함하고, 흡광 성분은 적어도 LED칩 측벽의 주변이나 인접한 LED칩 사이에 설치되거나, 또는 추가적으로 적어도 LED반도체 발광 적층의 주변이나 인접한 반도체 발광 적층의 주변에 설치된다. 흡광 성분은 구체적으로 패키징층에 사용되는 에폭시 수지 또는 실리카겔 내에 분산된 흡광 입자, 예를 들어 흑색 입자, 탄소 분말이거나, 상기 흡광 성분은 흑색 수지일 수 있다. 상기 패키징층(200)의 흡광 성분은 적어도 LED측벽의 주변에 설치되어 LED칩의 측면 출광을 방지할 수 있고, 이에 따라 LED칩의 출광이 주로 출광면에 집중되거나 모두 출광면에 집중되도록 하여, 상이한 LED칩 사이의 빛의 측면 방향에서의 광 교차 또는 광 혼합 현상을 줄인다. 하나의 구체적인 실시예에서, 상기 패키징층(200)은 흑색 착색제가 추가된 에폭시 수지 또는 실리카겔일 수 있고, 이를 통해 전체 LED 패키지 어셈블리는 LED칩(100)의 출광면(S21)을 제외하고, 나머지 영역은 모두 흑색으로 되어, 디스플레이 패널의 콘트라스트비를 개선하고, 동시에 각 LED칩(100) 사이는 상기 흑색 패키징 재료를 통해 격리되어 각 LED칩 간의 광학적 간섭을 줄일 수 있다. 일부 실시예에서, 상기 패키징층(200)의 경도는 바람직하게는 D60 이상이고, 더 바람직하게는 D85 이상이다.
추가적으로, 패키징층(200)에 다른 패키징층(400)으로서 투명 또는 반투명 재료층을 형성하여, 상기 복수의 제1, 제2, 제3 LED칩의 제1 표면(S21)을 커버하고, 이를 통해 LED칩이 노출되는 것을 방지할 수 있다. 상기 패키징층(400)은 하나의 광산란 렌즈로서, 광산란 효과를 일으킬 수 있고, 최종 LED 패키지 어셈블리를 디스플레이 패널에 적용할 경우 눈부심을 효과적으로 감소시킬 수 있고, 추가적으로 상기 패키징층(400)은 산란 입자와 같은 광 산란 재료를 포함할 수 있다. 상기 패키징층(400)의 두께는 바람직하게는 5~20㎛이고, 예를 들면 10㎛이고, 이를 통해 한편으로 LED칩의 출광 표면을 보호할 수 있고, 또한 흡광 재료를 사용한 패키징층(200)과 결합하여, 각 LED칩 간의 광학 간섭을 줄일 수 있다. 바람직하게는 광 투과율은 40% 이상이다. 일부 실시예에서, 상기 LED 패키지 어셈블리는 실내 디스플레이에 적용되고, 이때 상기 패키징층(400)은 바람직하게는 반투명층이고, 광 투과율은 바람직하게는 40%~80%이고, 더 바람직하게는 70~80%이고, LED칩의 밝기를 줄여, 광 방출로 인한 눈부심 효과를 감소시킬 수 있다. 일부 실시예에서, 상기 패키지 어셈블리는 실외 디스플레이에 적용되며, 이때 상기 패키징층(400)은 바람직하게는 투명층이고, 광 투과율은 바람직하게는 80% 이상이고, 더 바람직하게는 80%이다.
본 실시예에서, 상기 복수의 제1, 제2, 제3 LED칩(100L1~L3)은 먼저 LED칩(100)의 출광면(S21)을 칩 고정면으로 하여, 접착 테이프와 같은 지지체에 임시로 접착할 수 있고, 이때 전극면(S24)이 위를 향하고, 이후 칩 사이에 유동성 절연 재료를 채워 경화시켜 패키징층(200)으로 사용한다. 본 실시예에서, 바람직하게는 테이프의 접착재 두께를 5~20㎛로 조절하여, 한편으로 패키징층이 채워질 때 LED칩의 변위가 발생하지 않도록 보장할 수 있고, 또한 제1, 제2, 제3 LED칩(100L1~L3)의 제1 표면(S21)이 거의 동일한 수평면에 위치하도록 보장하므로, 높이 차이가 거의 10㎛ 이하로 유지되어, 상기 패키지 어셈블리가 화소 영역을 크게 증가시킬 때, 출광면을 통일하는데 유리하고, 측벽 사이의 광 간섭 영향을 감소시킨다.
다시 도 19를 참조하면, 상기 패키지 어셈블리 내의 각 화소 영역 내 PX의 제1, 제2 및 제3 칩 LED(-100L1~100-L3)는 “ㅡ”자형으로 배열되고, 구체적으로 각 발광 유닛의 각 LED칩은 제1 방향(Y)에 따라 일렬로 배열되고, 각 LED칩의 제1, 제2 전극은 제2 방향(X)으로 병렬로 배열되고, 제1, 제2 방향은 거의 수직이고, 이를 통해 사용단의 배선 설치가 용이하여, 칩 사이의 간격을 줄인다. 각 화소 영역을 하나의 화소로 간주하면, 각 화소의 점 간격(D1)은 바람직하게는 1mm이고, 더 바람직하게는, 0.8mm 이하이고, 예를 들면 0.3~0.5, 또는 0.5~0.8일 수 있다. 동일한 화소 영역(PX) 내의 칩 사이의 간격(D2)은 바람직하게는 100㎛ 이하이고, 예를 들면 50~100㎛, 또는 50㎛ 이하일 수 있고, 일부 디스플레이 패널의 응용에서, 동일한 화소 영역의 LED칩 사이의 간격은 바람직하게는 50㎛ 이하이고, 예를 들면 40~50㎛, 또는 30~40㎛, 또는 20~30㎛, 또는 10~20㎛이다. 간격이 좁을 수록 상기 LED 패키지 어셈블리의 크기를 줄이는데 유리하므로, 디스플레이 패널의 해상도가 향상된다. 다른 일부 실시예에서, N은 16, 64 또는 기타일 수 있고, 이때 각 화소점 사이의 거리(D1)는 0.3mm 이하(예를 들면 0.2mm 또는 0.1mm)에 도달할 수 있다.
다시 도 21을 참조하면, 다층 배선층은 상기 복수의 LED칩의 제2 표면에 형성되고, 구체적으로 제1 배선층(310), 관통홀층(320) 및 제2 배선층(330)을 포함하고, 제1 배선층(310)은 LED칩의 전극(110)과 연결되고, 관통홀층(320)은 상기 제1 배선층(310) 상에 형성되고, 제2 배선층(330)은 관통홀층(320) 상에 형성되고, 관통홀층(320)을 통해 제1 배선층(310)에 전기적으로 연결된다. 상기 다층 배선층은 바람직하게는 Ag, Cu, Ni, Al와 같은 융점이 400℃보다 높은 금속 재료를 선택하고, 각 층의 재료는 동일할 수도 있고 상이할 수도 있으며, 전기 도금, 화학 도금 또는 인쇄 등 공정으로 형성될 수 있다. 각 층의 두께는 바람직하게는 100㎛ 이하이다. 구체적으로, 제1 배선층(310)은 패키징층(200)의 표면에 형성되고, 상기 복수의 LED칩의 전극(110)과 전기적인 연결을 형성한다. 제1 배선층(310)의 회로 사이의 틈새 내에는 절연층(510)이 채워지고, 제1 배선층(310)의 LED칩으로부터 멀리 떨어진 표면을 노출시킨다. 상기 절연층(510)의 재료는 패키징층(200)의 재료와 동일할 수도 있고, 상이할 수도 있다. 동일한 재료로 구성될 경우, 상기 절연층(510)과 패키징층(200)은 하나의 층체로 합쳐져, 구별하기 어렵다. 예를 들면 하나의 실시예에서, 상기 LED 패키지 어셈블리는 디스플레이 장치에 응용되고, 절연층(510)과 패키징층(200)은 모두 착색제가 첨가된 에폭시 수지 또는 실리카겔이다. 구체적으로, 절연층(510)과 패키징층(200)은 모두 착색제가 첨가된 에폭시 수지 또는 실리카겔이다. 일부 실시예에서, 상기 절연층(510)의 경도는 제1 배선층(310)의 경도 보다 낮지 않고, 예를 들면 D60 이상이고, 더 바람직하게는, D85 이상이고, 이를 통해 연삭 방식으로 제1 배선층(310)의 표면(S310)을 노출시키는 것이 용이하다.
도 22 내지 도 24를 참조하면, 하나의 구체적인 실시예의 제1 배선층, 관통홀층 및 제2 배선층의 패턴을 도시하였고, 제1 배선층(310)은 공통 라인(314a~d)을 포함하고, 각각 동일한 열에 위치한 제1, 제2 및 제3 LED칩의 제2 전극을 병렬로 연결하고, 추가적으로, 제1 라인(311a~313a)을 더 포함하고, 311a는 제1 LED칩(100-L1)의 제1 전극과 연결되고, 312a는 제2 LED칩(100-L2)의 제1 전극과 연결되고, 313a은 제3 LED칩(100-L3)의 제1 전극과 연결된다. 관통홀층(320)은 제1 배선층(310)의 표면(S310)에 위치하고, 절연층(520)에 일련의 관통홀(321a~323a, 324a~324d)을 형성하고, 관통홀의 개수 및 위치는 제1 배선층의 각 배선에 대응하고, 도 23의 경사 실선으로 채워진 패턴이 관통홀이다. 절연층(520)의 재료는 절연층(510)을 참조할 수 있다. 상기 관통홀층의 두께는 일반적으로 100㎛ 이하이고, 일부 실시예에서, 상기 패키지 어셈블리는 비교적 얇은 구조이고, 이때 상기 관통홀층은 20~50㎛(예를 들면 25~30㎛)인 것이 바람직하고, 이를 통해 관통홀층이 너무 두꺼워 응력이 너무 크고, 열 저항이 너무 큰 것을 방지하여, 패키지 구조체의 강도를 보장함과 동시에 패키지 구조의 전체 두께를 감소시켜, 최종적으로 응용 제품을 더 가볍고 얇게 한다. 다른 일부 실시예에서, 상기 관통홀층의 두께는 50~80㎛(예를 들면 60㎛)이므로, 패키지 어셈블리의 두께를 적절하게 증가하여, 기기의 측벽으로부터의 픽업을 용이하게 한다. 제2 배선층(330)은 관통홀층(320) 상에 위치하고, 관통홀층(320)의 각 관통홀을 통해 제1 배선층(310)과 전기적인 연결을 형성하고, 연결선(331~333) 및 연결부(331a~333a, 334a~334d)를 포함하고, 연결선(331)은 동일한 행에 위치한 제1 LED칩의 제1 전극을 연결시키고, 연결선(332)은 동일한 행에 위치한 제2 LED칩의 제1 전극을 연결시키고, 연결선(333)은 동일한 행에 위치한 제3 LED칩의 제1 전극을 연결시키고, 상기 일련의 연결부는 패키지 어셈블리의 전극 패드로서 전원을 연결시키는데 사용될 수 있다. 하나의 바람직한 실시예에서, 연결부의 대응 영역에 패드를 제작할 수 있고, 패드 외부의 영역에 잉크, 에폭시 수지 또는 기타 절연성 재료를 커버하여, 제2 배선층의 회로를 보호할 수 있다. 상기 제3 배선층(330)의 각 회로 사이의 틈새 내에는 절연층(530)이 채워지고, 제2 배선층(330)의 LED칩으로부터 멀리 떨어진 표면을 노출시키고, 절연층(530)의 재료는 절연층(510)을 참고하여 설계할 수 있다. 하나의 구체적인 실시예에서, 상기 제2 배선층(330)의 연결부는 관통홀층(320)의 각 관통홀을 완전히 커버하여, 제2 배선층과 관통홀의 접촉 면적을 증가시키고, 동시에 공정 흐름에서, 관통홀층 및 제2 배선층은 동일한 공정에서 전도성 재료를 형성할 수 있어, 전도성 재료의 형성 및 연삭 공정을 생략하여, 비용을 효과적으로 절감하고 제품의 안정성을 향상시킬 수 있다.
절연층(510~530)은 동일한 재료를 선택할 수도 있고, 상이한 재료를 사용할 수도 있으며, 구체적으로 재료는 에폭시 수지, 실리카겔, 폴리이미드, 벤조시클로부텐 또는 PBO일 수 있다. 동일한 재료로 구성될 경우, 상기 절연층(510-530)은 하나의 층체(500)로 합쳐져, 구별하기 어렵다. 일부 구체적인 실시예에서, 절연층(510~530)은 흑색 착색제가 도핑된 에폭시 수지 또는 실리카겔과 같은 광이 투과되지 않거나 투사율이 낮은 재료를 선택하면, LED칩에서 방출되는 광선이 배선층에서 재방출되어 간섭이 발생하는 것을 방지하거나 감소시킬 수 있다. 광이 투과되지 않거나 저투과 재료를 절연층으로 사용할 경우, 먼저 배선층의 금속 회로 패턴을 형성한 다음, 절연층을 채우고, 마지막으로 연삭 방법으로 배선층의 금속 회로의 표면을 노출시킨다. 다른 일부 실시예에서, 패키징층(200)에 광 투과율이 낮거나 광이 투과되지 않는 재료를 사용할 경우, 절연층(510~530)은 부분적으로 또는 완전히 광 투과성 재료일 수 있으므로, 투사율은 패키징층(200)의 광 투과율보다 높다. 상기 투광층은 탄소 분말 또는 염료와 같은 착색제 또는 흡광 재료를 첨가하지 않을 수 있고 바람직하게는 실리카겔 또는 에폭시 수지 재료층이고, 마이크론 입자(일반적으로 C분말 입자와 같은 입자의 직경이 1마이크론 이상인 입자를 의미함)가 포함되지 않아, 절연층이 배선을 감싸는 신뢰성을 보장할 수 있다. 다른 일부 실시예에서, 감광성 재료를 경화시켜 절연층을 형성하면, 공정을 간소화할 수 있고, 동시에 칩 주변 및 전극면의 비금속 부분에 패키징층(200)으로서 흡광 재료를 커버하여, 칩 측광의 간섭을 방지한다.
도 25는 상기 4-in-1 발광 유닛의 회로 연결을 개략적으로 나타냈다. 본 실시예에서, 먼저 LED칩 배열에 있어서, 각 PX 내의 LED칩을 “ㅡ”자 형태로 배열하고, 구체적으로 각 발광 유닛의 각 LED칩은 제1 방향(Y)에 따라 일렬로 배열하고, 각 LED칩의 제1, 제2 전극은 제2 방향을 따라 병렬로 배치하고, 제1, 제2 방향은 거의 수직이고, 배선층은 제1 방향(Y)에서 동일한 열의 제1, 제2 및 제3 LED칩의 제1 전극에 병렬로 위치하고, 제2 방향(X)에서 동일한 행의 2개 또는 복수 개의 발광 유닛의 제1, 제2 및 제3 LED칩의 제2 전극에 병렬로 위치하여, 상기 복수 개의 발광 유닛을 전기적으로 연결하여 올인원 발광 모듈을 형성한다. 2×2 매트릭스로 배치된 패키지 어셈블리와의 차이점은, 본 실시예에서, Nx/Ny은 4:1이고, 비교적 우수한 종횡비를 가지며, 사용단의 실장을 용이하게 하고, 가로 방향(X축 방향)에서 동일한 유형의 LED칩의 제1 전극을 병렬로 연결하여, 외접 패드의 개수를 최소화할 수 있다.
다른 일부 실시예에서, N은 16 또는 64일 수 있고, N이 16인 경우, Nx의 값은 8이고, Ny은 바람직하게는 2이고, 각 발광 유닛 내부의 칩의 배열 방식은 도 19에 도시된 바를 참조할 수 있다.
다시 도 21를 참조하면, 상기 예시적인 실시예에 따른 패키지 어셈블리는 상기 LED칩을 탑재하기 위한 패키지 기판(基板) 또는 브라켓이 구비되지 않고, 상기 Nx × Xy매트릭스로 배치된 발광 유닛은 주로 절연 재료층(200, 400 및 500) 및 배선층에 의해 고정 및 지지되고, 상기 패키지 어셈블리의 두께(T)는 주로 LED칩의 두께(TA) 및 배선층의 두께(TC)에 의해 결정된다. 일부 구체적인 실시예에서, mini형 LED칩을 사용하고, 칩 두께(TA)는 40~150㎛이고, 다층 배선층의 두께(TC)는 20~200㎛이고, 더 바람직하게는 상기 배선층의 두께(TC)는 50~150㎛이고, 상기 T, TA는 관계식: 1.4≤T/TA≤10을 만족하고, 이를 통해 너무 두꺼워 응력이 너무 크고, 열 저항이 너무 큰 것을 방지하여, 패키지 구조체 강도를 보장함과 동시에 패키지 구조의 전체 두께를 감소시킬 수 있다. 예를 들면 하나의 실시예에서, LED칩의 두께(TA)는 약 80㎛이고, 상기 패키지 어셈블리의 두께는 120㎛~500㎛(예를 들면 120~200㎛)일 수 있고, 이때 각 배선층의 서브층의 두께는 20~50㎛(예를 들면 30㎛)일 수 있다. 예를 들면 다른 하나의 실시예서, 상기 패키지 어셈블리의 크기가 비교적 작을 경우(예를 들면 0.4mm×0.4mm 또는 더 작은 크기), 패키지 어셈블리의 상부 표면으로부터 픽업하기 용이하지 않고, 이때 패키지 어셈블리의 두께(T)를 적절하게 증가하여, 패키지 어셈블리의 측벽이 픽업 장치가 접촉하여 픽업하기 위한 비교적 큰 면적을 갖도록 할 수 있고, 이때 바람직하게는, 패키지 어셈블리의 두께는 320~500㎛(예를 들면 340~360㎛)일 수 있고, LED칩 두께 및/또는 배선층의 두께를 증가시키는 것을 통해 패키지 어셈블리의 두께를 증가시킬 수 있고, 예를 들면 LED칩의 전극 두께를 증가시킬 수 있고, 각 배선층의 두께를 적절하게 증가시킬 수 있고, 이때 관통홀층의 두께는 바람직하게는 30~80㎛이고, 기타 배선층의 두께는 바람직하게는 50~100㎛이다. 일부 구체적인 실시예에서, micro형 LED칩을 사용하며, 칩 두께(TA)는 5~10㎛이고, 다층 배선층의 두께(TC)는 20~200㎛이고, 더 바람직하게는 상기 배선층의 두께(TC)는 50~150㎛이고, 상기 T, TA는 관계식: 10≤T/TA≤60을 만족하고, 예를 들면 패키지 어셈블리의 두께는 50~100㎛ 또는 100~200㎛일 수 있다.
도 26 내지 도 27은 본 발명의 LED 패키지 어셈블리의 다른 하나의 실시예이다. 도 26 및 도 27을 참조하면, 상기 패키지 어셈블리는 4×2 매트릭스로 배치된 8개의 화소 영역을 포함하고, 즉 Nx1~Nx4 4열, NY1~NY2 2행의 발광 유닛을 포함하고, 배선층의 라인(314a~314d)은 제1 방향에서 동일한 열에 위치한 모든 LED칩의 제2 전극을 연결하고, 예를 들면 314a는 제 Nx1열의 모든 LED칩의 제2 전극을 연결하고, 배선층의 라인(331a~333a, 331b~333b)은 동일한 행에 위치한 동일한 유형의 LED칩의 제1 전극을 연결하고, 예를 들면 331은 제 NY1에 위한 제1 LED칩을 연결한다. 본 실시예에서, 이러한 설계를 통해, 패키지 어셈블리의 패드의 개수(P)= Nx+Ny×3이고, 즉 10개이고, 가장 적은 패드의 개수에 도달할 수 있다.
상기 LED 패키지 어셈블리는 상기 패키징층을 이용하여 고정 및 패키징되어 매트릭스로 배치된 화소점을 형성하고, 다층 배선층을 설계하여 각 화소의 LED칩을 직렬로 연결한다. 따라서, 상기 LED 패키지 어셈블리는 와이어 본딩 및 정밀 배선된 회로기판이 필요하지 않아 신뢰성 및 콘트라스트비를 향상시킨다. 또한, 상기 LED칩의 전극 그룹은 상기 회로기판에 솔더 페이스트로 용접할 필요가 없어, 칩 용접 불량 문제를 방지하고, LED와 전자 조립체의 통합성을 향상시킬 수 있으므로 본 발명의 목적을 확실하게 달성할 수 있다.
도 28 및 도 29는 본 발명의 LED 패키지 어셈블리의 다른 하나의 실시예이다. 도 28을 참조하면, 본 실시예에는 N-in-1 패키지체를 제공하고, 상기 패키지체는 N개의 발광 유닛(1000), 전극 패드(2000)를 포함하고, N은 1보다 크고 64보다 작거나 같은 정수이고, sqrt(N)은 1보다 큰 정수이고, 상기 패키지체의 길이 방향 및 폭 방향 중 어느 한 방향에서, 발광 유닛(1000)의 개수는 sqrt(N)과 같고, 각 발광 유닛(1000)은 하나의 적색광 칩(1100), 하나의 청색광 칩(1200) 및 하나의 녹색광 칩(1300)을 포함하고, 임의의 2개의 인접한 동일한 파장의 상기 칩의 간격은 X로 정의되고, 상기 패키지체의 길이 크기 및 폭 크기는 모두 X*sqrt(N)와 같고, 상기 전극 패드(2000)는 N개의 발광 유닛(1000)과 전기적으로 연결되고, 전극 패드(2000)의 총 개수는 2*sqrt(3N)의 올림 정수 값 ±1 범위이고, 상기 패키지체의 가장 외측의 길이 방향 및 폭 방향 중 어느 한 방향에서, 전극 패드(2000)의 개수는 sqrt[2*sqrt(3N)]의 올림 정수 값에서 내림 정수 값까지의 범위이고, 또한 상기 패키지체의 가장 외측의 길이 방향 및 폭 방향 중 적어도 하나의 방향에서 전극 패드(2000)의 개수는 sqrt[2*sqrt(3N)]의 올림 정수 값과 같고, 전극 패드(2000)의 개수가 sqrt[2*sqrt(3N)]의 올림 정수 값과 같은 방향에서 전극 패드(2000)의 크기는 2개의 인접한 전극 패드(2000)의 간격과 같으며, 전극 패드(2000)의 길이 크기 및 폭 크기는 모두 Y로 정의되고, 상기 패키지체의 길이 크기 및 폭 크기는 모두 2*sqrt[2*sqrt(3N)]*Y와 근사하고, 상기 패키지체는 X≥{0.2*sqrt[2*sqrt(3N)]}/sqrt(N)을 만족한다.
설명드릴 것은, 하나의 발광 유닛(1000)은 바로 하나의 화소점이고, 각 발광 유닛(1000)의 3개의 상이한 파장의 칩은 모두 동일한 순서로 설치되고, 임의의 2개의 인접한 동일한 파장의 상기 칩의 간격이 바로 도트 피치이다.
설명드릴 것은, 도트 피치(X)로 표시된 상기 패키지체의 길이 크기 및 폭 크기가 모두 X*sqrt(N)와 같고, 전극 패드(2000)의 크기(Y)로 표시되는 상기 패키지체의 길이 크기 및 폭 크기가 모두 2*sqrt[2*sqrt(3N)]*Y와 근사하므로, X*sqrt(N) 2*sqrt[2*sqrt(3N)]*Y임을 알 수 있고, 상기 공식으로 [X*sqrt(N)]/{2*sqrt[2*sqrt(3N)]}
Figure pct00001
Y임을 추산할 수 있으므로, 패키지체의 방열 효과를 보장하고, 단락 위험을 방지함과 동시에 사용단의 실장에 유리하고자 할 경우, 전극 패드(2000)의 길이 크기 및 폭 크기는 모두 0.1mm보다 크거나 같아야 하고, 즉 Y≥0.1mm이어야 하고, 그러면 Y
Figure pct00002
[X*sqrt(N)]/{2*sqrt[2*sqrt(3N)]}≥0.1mm에 따라, 최종적으로 도트 피치(X)와 화소점의 개수(N) 사이의 관계는 X≥{0.2*sqrt[2*sqrt(3N)]}/sqrt(N)임을 얻을 수 있고, 실제 응용에서 도트 피치의 값은 알려진 것이므로, 본 출원의 패키지체는 X≥{0.2*sqrt[2*sqrt(3N)]}/sqrt(N)를 만족하는 것을 바탕으로 가장 적합한 화소점의 개수(N)를 설정하여, 상기 패키지체의 전극 패드(2000)의 길이 크기 및 폭 크기가 모두 0.1mm보다 크거나 같도록 보장할 수 있어, 소형피치 LED패키지체의 고밀도 요구 사항을 충족할 수 있을 뿐만 아니라, 상기 패키지체가 충분한 방열 능력을 갖게 할 수 있어, 제품의 신뢰성을 효과적으로 보장하고, 단락 위험을 효과적으로 방지하고, 사용단의 실장이 용이하다.
설명드릴 것은, 전극 패드(2000)의 총 개수 및 상기 패키지체의 가장 외측의 단일 방향(길이 방향 또는 폭 방향)의 개수의 설정은 하기 표를 참조할 수 있다.
[표 1] 전극 패드(2000)의 총 개수 설정 상황
Figure pct00003
[표 2] 상기 패키지체의 가장 외측의 단일 방향에서의 전극 패드(2000)의 개수 설정 상황
Figure pct00004
주의 사항: 표 2에서 X방향 및 Y방향은 각각 상기 패키지체의 가장 외측의 길이 방향 및 폭 방향 또는 폭 방향 및 길이 방향에 대응한다.
설명드릴 것은, 상기 패키지체의 가장 외측의 길이 방향 및 폭 방향 중 어느 한 방향에서, 전극 패드(2000)의 개수가 sqrt[2*sqrt(3N)]의 올림 정수 값에서 내림 정수 값까지의 범위이고, 또한 상기 패키지체의 가장 외측의 길이 방향 및 폭 방향 중 적어도 하나의 방향에서 상기 전극 패드의 개수가 sqrt[2*sqrt(3N)]의 올림 정수 값과 같을 경우, 상기 패키지체 내부의 길이 방향 및 폭 방향 중 어느 한 방향에서, 전극 패드(2000)의 개수는 올림 정수 값을 취한 후의 sqrt[2*sqrt(3N)]의 값보다 작거나 같으므로, 상기 패키지체 내부의 길이 방향 및 폭 방향 중 어느 한 방향에서, 2개의 인접한 전극 패드(2000)의 간격은 전극 패드(2000)의 크기보다 크거나 같으므로, 전극 패드(2000)의 길이 크기 및 폭 크기는 자연스럽게 0.1mm보다 크거나 같도록 보장할 수 있다.
예로서, 전극 패드(2000)의 길이 크기 및 폭 크기는 같고, 모두 0.1mm보다 크거나 같다.
예로서, 상기 패키지체의 길이 방향 및 폭 방향 중 어느 한 방향에서, 2개의 인접한 전극 패드(2000)의 간격은 모두 0.1mm보다 크거나 같다.
예로서, 상기 패키지체의 가장 외측의 길이 방향 및 폭 방향에서의 전극 패드(2000)의 개수가 모두 sqrt[2*sqrt(3N)]의 올림 정수 값과 같을 경우, 상기 패키지체의 가장 외측의 길이 방향에서의 2개의 인접한 전극 패드(2000)의 간격은 상기 패키지체의 가장 외측의 폭 방향에서의 2개의 인접한 전극 패드(2000)의 간격과 같다.
예로서, 상기 패키지체의 가장 외측의 길이 방향 및 폭 방향에서의 전극 패드(2000)의 개수가 각각 sqrt[2*sqrt(3N)]의 올림 정수 값 및 내림 정수 값과 같을 경우, 전극 패드(2000)의 개수가 sqrt[2*sqrt(3N)]의 내림 정수 값과 같은 방향에서의 2개의 인접한 전극 패드(2000)의 간격은 전극 패드(2000)의 개수가 sqrt[2*sqrt(3N)]의 올림 정수 값과 같은 방향에서의 2개의 인접한 전극 패드(2000)의 간격보다 크다.
예로서, 상기 패키지체의 길이 크기 및 폭 크기는 같다.
예로서, 상기 패키지체의 길이 방향에서의 발광 유닛(1000)의 개수는 상기 패키지체의 폭 방향에서의 발광 유닛(1000)의 개수와 동일하다.
예로서, 전극 패드(2000)는 제1 전극 패드(2100) 및 제2 전극 패드(2200)를 포함하고, 각 발광 유닛(1000) 내의 각 상기 칩은 모두 하나의 제1 전극 패드(2100) 및 하나의 제2 전극 패드(2200)에 전기적으로 연결되고, 상이한 파장의 상기 칩은 상이한 조합의 제1 전극 패드(2100) 및 제2 전극 패드(2200)에 전기적으로 연결된다.
설명드릴 것은, 제1 전극 패드(2100)와 제2 전극 패드(2200)의 극성은 반대이다.
예로서, 제1 전극 패드(2100)의 개수는 발광 유닛(1000)의 개수와 동일하고, N개의 발광 유닛(1000)의 N개의 공통 단자는 N개의 제1 전극 패드(2100)에 일대일 대응으로 연결된다.
본 실시예의 구현 방식은, 도 28에 도시된 바와 같이, 발광 유닛(1000)의 개수를 N=4로 설정했을 때의 패키지체 구조의 개략도이고, 상기 패키지체는 총 12개의 칩을 가지며, 7개의 전극 패드(2000)가 전기적으로 연결되고, 그 중 4개는 제1 전극 패드(2100)이고, 4개의 발광 유닛(1000)과 서로 대응된다.
본 실시예의 N-in-1 패키지체는 도트 피치가 일정할 때 가장 적합한 화소점의 개수를 가지며, 소형피치 LED 패키지체에 필요한 고밀도를 보장할 뿐만 아니라, 동시에 전극 패드의 길이 크기 및 폭 크기는 모두 0.1mm보다 크거나 같으므로, 소형피치 LED 방열 효과가 떨어지고, 쉽게 단락되고 사용단의 실장이 어려운 문제를 효과적으로 해결하였고, 소형피치 LED의 보급에 큰 의미가 있다.
본 실시예는 디스플레이 화면을 제공하고, 상기 디스플레이 화면은 복수의 실시예 1에 따른 N-in-1 패키지체를 포함한다.
예로서, 상기 디스플레이 화면의 대각선 크기, 길이 크기 및 폭 크기의 비는 18.36:16:9이다.
결론적으로, 본 발명은 N-in-1 패키지체를 제공하고, 상기 패키지체는 N개의 발광 유닛 및 이와 전기적으로 연결되는 전극 패드를 포함하고, 각 상기 발광 유닛은 하나의 적색광 칩, 하나의 청색광 칩 및 하나의 녹색광 칩을 포함하고, 임의의 2개의 인접한 동일한 파장의 상기 칩 간격(X)과 상기 발광 유닛의 개수(N)는 X≥{0.2*sqrt[2*sqrt(3N)]}/sqrt(N)을 만족한다. 상기 관계를 만족하는 것을 바탕으로, 본 발명의 N-in-1 패키지체는 임의의 2개의 인접한 동일한 파장의 상기 칩 간격(X)이 일정할 때, 가장 적합한 상기 발광 유닛의 개수(N)를 설정하여, 상기 패키지체의 상기 전극 패드의 길이 크기 및 폭 크기가 0.1mm보다 크거나 같도록 보장할 수 있어, 소형피치 LED패키지체의 고밀도 요구 사항을 충족할 수 있고, 또한 상기 패키지체가 충분한 방열 능력을 갖도록 할 수 있어, 제품의 신뢰성을 효과적으로 보장하고, 단락 위험을 효과적으로 방지하고, 사용단의 실장이 용이하다. 본 발명은 디스플레이 화면을 더 제공하고, 상기 디스플레이 화면은 본 발명의 복수의 N-in-1 패키지체를 포함한다. 따라서, 본 발명은 종래 기술의 다양한 단점을 극복하였고 높은 산업적 가치를 갖는다.
상술한 설명은 본 발명의 실시예일 뿐이며, 본 발명의 실시 범위를 제한하기 위한 것은 아니며, 본 발명의 특허청구범위 및 설명서 내용에 따른 간단한 동등한 변경 및 수정은 여전히 본 발명의 특허범위에 속한다.

Claims (31)

  1. 올인원 발광 모듈에 있어서,
    N개의 발광 유닛;
    상기 N개의 발광 유닛에 연결되는 a개의 제1 전극 패드 및 b개의 제2 전극 패드;
    를 포함하고,
    N은 1보다 큰 정수이고,
    상기 제1 전극 패드와 상기 제2 전극 패드의 극성은 반대이고,
    각 발광 유닛은 n개의 발광 칩을 포함하고, n은 3보다 크거나 같은 정수이고,
    각 상기 발광 칩은 제1 전극 패드 및 제2 전극 패드에 연결되고,
    상이한 발광 칩은 상이한 조합의 제1 전극 패드 및 제2 전극 패드에 연결되고,
    a×b=n×N을 만족하고, a 및 b는 1보다 크거나 같은 정수인,
    올인원 발광 모듈.
  2. 제1항에 있어서,
    상기 제1 전극 패드의 개수는 상기 발광 유닛의 개수와 동일하고,
    상기 N개의 발광 유닛의 N개의 공통 단자는 N개의 제1 전극 패드에 일대일 대응으로 연결되는, 올인원 발광 모듈.
  3. 제2항에 있어서,
    각 상기 발광 유닛은 적색광 칩, 녹색광 칩 및 청색광 칩을 포함하고,
    모든 발광 유닛의 적색광 칩은 첫 번째 상기 제2 전극 패드에 연결되고,
    모든 발광 유닛의 녹색광 칩은 두 번째 상기 제2 전극 패드에 연결되고,
    모든 발광 유닛의 청색광 칩은 세 번째 상기 제2 전극 패드에 연결되는, 올인원 발광 모듈.
  4. 제3항에 있어서,
    각 상기 발광 유닛은 백색광 칩을 더 포함하고,
    모든 발광 유닛의 백색광 칩은 네 번째 상기 제2 전극 패드에 연결되는, 올인원 발광 모듈.
  5. 제2항에 있어서,
    상기 발광 유닛의 개수는 4개이고,
    상기 제1 전극 패드의 개수는 4개이고,
    4개의 상기 발광 유닛의 공통 단자는 4개의 상기 제1 전극 패드에 일대일 대응으로 연결되는, 올인원 발광 모듈.
  6. 제2항에 있어서,
    상기 발광 유닛의 개수는 2개이고,
    상기 제1 전극 패드의 개수는 2개이고,
    2개의 상기 발광 유닛의 공통 단자는 2개의 상기 제1 전극 패드에 일대일 대응으로 연결되는, 올인원 발광 모듈.
  7. 제1항에 있어서,
    상기 제1 전극 패드의 개수는 1개이고,
    상기 N개의 발광 유닛의 N개의 공통 단자는 모두 동일한 하나의 상기 제1 전극 패드에 연결되고,
    각 발광 칩은 제2 전극 패드에 단독으로 연결되고,
    상기 제2 전극 패드의 개수는 n×N개인, 올인원 발광 모듈.
  8. 제7항에 있어서,
    각 상기 발광 유닛은 적색광 칩, 녹색광 칩 및 청색광 칩 등 3가지 발광 칩을 포함하고,
    상기 제2 전극 패드의 개수는 3×N개인, 올인원 발광 모듈.
  9. 제7항에 있어서,
    각 상기 발광 유닛은 적색광 칩, 녹색광 칩, 청색광 칩 및 백색광 칩 등 4가지 발광 칩을 포함하고,
    상기 제2 전극 패드의 개수는 4×N개인, 올인원 발광 모듈.
  10. 제1항에 있어서,
    상기 발광 칩의 측면에 감겨져 상기 발광 칩의 전극을 노출시키는 차광 재료;를 더 포함하고,
    상기 차광 재료는 모든 발광 칩과 상기 발광 모듈의 발광층을 구성하는, 올인원 발광 모듈.
  11. 제10항에 있어서,
    상기 발광층 아래에 순차적으로 설치된 제1 회로층, 관통홀 회로층 및 패드층;을 더 포함하고,
    상기 제1 회로층은,
    상기 발광층에 부착된 제1 절연층;
    상기 제1 절연층 내에 매립되고, 상기 발광 칩의 전극에 연결되는 금속 트레이스층;을 포함하고,
    상기 관통홀 회로층은,
    상기 제1 절연층에 부착되고, 관통홀이 개설된 제2 절연층;
    상기 관통홀 내에 설치되고, 상기 금속 트레이스층에 연결되는 패드 리드층;을 포함하고,
    패드층은 상기 제1 전극 패드 및 상기 제2 전극 패드가 설치되어 있고,
    상기 제1 전극 패드 및 제2 전극 패드는 상기 패드 리드층을 통해 상기 금속 트레이스층에 연결되는, 올인원 발광 모듈.
  12. 제11항에 있어서,
    상기 패드층은,
    패드 리드층과 상기 제1 전극 패드를 연결하거나, 상기 패드 리드층과 상기 제2 전극 패드를 연결하는 전극 트레이스;를 더 포함하는, 올인원 발광 모듈.
  13. 제12항에 있어서,
    상기 패드층은
    상기 제1 전극 패드, 상기 제2 전극 패드 및 전극 트레이스의 주변을 채우는 제3 절연층을 더 포함하는, 올인원 발광 모듈.
  14. 제13항에 있어서,
    상기 제1 절연층, 제2 절연층 또는 제3 절연층은 흑색 절연 재료인, 올인원 발광 모듈.
  15. 디스플레이 화면에 있어서,
    제1항 내지 제14항 중 어느 한 항에 따른 올인원 발광 모듈을 연결하여 형성되는, 디스플레이 화면.
  16. 발광다이오드 패키지 어셈블리에 있어서,
    Nx×Ny 매트릭스로 배치된 N개의 발광 유닛;
    LED칩 사이의 틈새를 채우고 상기 LED칩의 측벽을 커버하는 패키지층;
    복수의 LED칩의 제2 표면에 형성되고, 복수 개의 발광 유닛을 전기적으로 연결하여 N-in-1 발광 모듈을 형성하는 배선층; 및
    상기 배선층 상에 형성되는 패드;
    를 포함하고,
    Nx, Ny는 정수이고 Nx≥Ny, N≥3이고, 각 상기 발광 유닛은 a개의 LED칩을 포함하고, 각 LED칩은 동일한 측에 위치한 제1 전극 및 제2 전극을 포함하고,
    상기 패드의 개수 P=Nx+Ny×a인,
    발광다이오드 패키지 어셈블리.
  17. 제16항에 있어서,
    상기 N개의 발광 유닛은 Nx행 Ny열에 따라 배치되어, 패드의 개수 P를 최소화하는, 발광다이오드 패키지 어셈블리.
  18. 제16항에 있어서,
    Nx>Ny인, 발광다이오드 패키지 어셈블리.
  19. 제16항에 있어서,
    각 발광 유닛의 a개의 LED칩은 제1 방향 Nx로 일렬로 배열되고, 각 LED칩의 제1, 제2 전극은 제2 방향 Ny로 병렬로 배치되는, 발광다이오드 패키지 어셈블리.
  20. 제16항에 있어서,
    1≤Nx/Ny≤5인, 발광다이오드 패키지 어셈블리.
  21. 제16항에 있어서,
    상기 N이 22×k인 경우, 이때 Nx:Ny= 4:1이고, k는 자연수인, 발광다이오드 패키지 어셈블리.
  22. 제16항에 있어서,
    상기 N이 32×k+1인 경우, 이때 Nx:Ny=3:1이고, k는 0보다 크거나 같은 정수인, 발광다이오드 패키지 어셈블리.
  23. 제16항에 있어서,
    인접한 발광 유닛 사이의 간격은 0.8mm 이하인, 발광다이오드 패키지 어셈블리.
  24. 제16항에 있어서,
    상기 제1 배선층은 제1 방향에서 동일한 행에 위치한 동일한 유형의 LED칩의 제1 전극에 전기적으로 연결되고, 제2 방향 Ny에서 동일한 열에 위치한 LED칩의 제2 전극에 전기적으로 연결되는, 발광다이오드 패키지 어셈블리.
  25. 제16항에 있어서,
    상기 배선층은 제1 배선층, 관통홀층 및 제2 배선층을 포함하고, 상기 제1 배선층은 상기 복수의 LED칩의 제2 표면에 형성되고, 상기 복수의 LED칩의 제1 전극 및 제2 전극을 연결하고, 상기 관통홀은 상기 제1 배선층 상에 형성되고, 상기 제1 배선층과 전기적으로 연결되고, 상기 제2 배선층은 상기 관통홀층 상에 형성되고, 상기 관통홀층과 전기적으로 연결되는, 발광다이오드 패키지 어셈블리.
  26. 제25항에 있어서,
    상기 관통홀층의 두께는 20㎛~80㎛인, 발광다이오드 패키지 어셈블리.
  27. 제16항에 있어서,
    상기 패키지 어셈블리의 전체 두께는 100㎛~500㎛인, 발광다이오드 패키지 어셈블리.
  28. 제16항에 있어서,
    상기 패키지 어셈블리의 전체 두께는 120㎛~200㎛이거나 320㎛~500㎛인, 발광다이오드 패키지 어셈블리.
  29. 제16항에 있어서,
    상기 배선층은 서로 전기적으로 절연된 다층 전도성 라인을 포함하고, 상기 전도성 라인의 층수는 4층 이하인, 발광다이오드 패키지 어셈블리.
  30. 제29항에 있어서,
    상기 다층 전도성 라인의 적어도 하나의 층의 두께는 50㎛ 이하인, 발광다이오드 패키지 어셈블리.
  31. 제16항에 있어서,
    상기 다층 전도성 라인의 적어도 하나의 층의 두께는 60㎛ 이상인, 발광다이오드 패키지 어셈블리.
KR1020217021439A 2019-08-13 2020-06-28 발광 패키지 어셈블리, 발광 모듈 및 디스플레이 화면 KR20210099112A (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
CN201921314132.6 2019-08-13
CN201921314132.6U CN210040253U (zh) 2019-08-13 2019-08-13 多合一发光模组以及显示屏
CN201921553485.1U CN210403725U (zh) 2019-09-18 2019-09-18 发光二极管封装组件
CN201921553485.1 2019-09-18
CN202010234735.6A CN113471177B (zh) 2020-03-30 2020-03-30 一种n合一封装体及显示屏
CN202010234735.6 2020-03-30
PCT/CN2020/098499 WO2021027406A1 (zh) 2019-08-13 2020-06-28 发光封装组件、发光模组以及显示屏

Publications (1)

Publication Number Publication Date
KR20210099112A true KR20210099112A (ko) 2021-08-11

Family

ID=74570477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217021439A KR20210099112A (ko) 2019-08-13 2020-06-28 발광 패키지 어셈블리, 발광 모듈 및 디스플레이 화면

Country Status (5)

Country Link
US (1) US20220157793A1 (ko)
EP (1) EP4016651A4 (ko)
JP (1) JP7307798B2 (ko)
KR (1) KR20210099112A (ko)
WO (1) WO2021027406A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114679854B (zh) * 2022-05-27 2022-08-12 广东科翔电子科技股份有限公司 一种Mini-LED PCB超高密度盲孔填镀方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711489B2 (en) 2013-05-29 2017-07-18 Cree Huizhou Solid State Lighting Company Limited Multiple pixel surface mount device package
US9257585B2 (en) * 2013-08-21 2016-02-09 Siva Power, Inc. Methods of hermetically sealing photovoltaic modules using powder consisting essentially of glass
US10833054B2 (en) * 2014-02-08 2020-11-10 Cree Huizhou Solid State Lighting Company Limited Smart pixel surface mount device package
US11114423B2 (en) 2015-12-01 2021-09-07 Sharp Kabushiki Kaisha Image-forming element
JP6289718B1 (ja) * 2017-01-02 2018-03-07 ルーメンス カンパニー リミテッド Ｌｅｄディスプレイ装置
CN109216525B (zh) * 2017-07-04 2021-08-10 英属开曼群岛商錼创科技股份有限公司 发光模块及显示装置
US10256218B2 (en) * 2017-07-11 2019-04-09 Samsung Electronics Co., Ltd. Light emitting device package
CN209015627U (zh) * 2018-08-10 2019-06-21 佛山市国星光电股份有限公司 一种led显示单元组及显示面板
CN109755374A (zh) * 2019-03-20 2019-05-14 中芯长电半导体（江阴）有限公司 晶圆级扇出型led的封装结构及封装方法
CN210403725U (zh) * 2019-09-18 2020-04-24 厦门三安光电有限公司 发光二极管封装组件
CN210040253U (zh) * 2019-08-13 2020-02-07 厦门三安光电有限公司 多合一发光模组以及显示屏

Also Published As

Publication number Publication date
US20220157793A1 (en) 2022-05-19
JP7307798B2 (ja) 2023-07-12
WO2021027406A1 (zh) 2021-02-18
EP4016651A4 (en) 2023-08-30
EP4016651A1 (en) 2022-06-22
JP2022544722A (ja) 2022-10-21

Similar Documents

Publication Publication Date Title
KR102605973B1 (ko) 픽셀 모듈 및 이를 구비한 표시 장치
JP5940775B2 (ja) 液晶表示装置バックライト用ｌｅｄ光源装置および液晶表示装置
CN210403726U (zh) 发光二极管封装组件
CN210403724U (zh) 发光二极管封装组件
TW202029525A (zh) 發光二極體封裝元件及發光裝置
CN106997888B (zh) 发光二极管显示装置
US20220139890A1 (en) Light-emitting diode packaging module
JP2013140823A (ja) 発光装置
US10804249B2 (en) Light-emitting device with light-reflective and light-absorbing pieces layered on a surface
CN210040253U (zh) 多合一发光模组以及显示屏
CN210403768U (zh) 发光二极管封装组件
CN210607242U (zh) 发光二极管封装组件
CN210403725U (zh) 发光二极管封装组件
US20220199590A1 (en) Light-emitting diode packaging module
US20220199592A1 (en) Light-emitting diode packaging module
KR20180093767A (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20210099112A (ko) 발광 패키지 어셈블리, 발광 모듈 및 디스플레이 화면
CN112397487B (zh) 发光器件及制作方法和含该发光器件的显示屏和照明器材
CN215008219U (zh) 显示模组及显示屏
CN213635308U (zh) 一种显示面板及像素封装结构
CN211743151U (zh) 发光二极管封装组件
JP2019175892A (ja) 発光モジュール及びその製造方法
CN216749940U (zh) 显示器件
CN220585250U (zh) 一种微小间距叠层化集成化封装led
CN112968020B (zh) 基板组件、显示单元、显示模组及其制作方法及显示屏

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
E90F Notification of reason for final refusal