JP7307798B2 - 発光パッケージアセンブリ、発光モジュール及びディスプレイパネル - Google Patents

発光パッケージアセンブリ、発光モジュール及びディスプレイパネル Download PDF

Info

Publication number
JP7307798B2
JP7307798B2 JP2021532394A JP2021532394A JP7307798B2 JP 7307798 B2 JP7307798 B2 JP 7307798B2 JP 2021532394 A JP2021532394 A JP 2021532394A JP 2021532394 A JP2021532394 A JP 2021532394A JP 7307798 B2 JP7307798 B2 JP 7307798B2
Authority
JP
Japan
Prior art keywords
light
light emitting
layer
electrode
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021532394A
Other languages
English (en)
Other versions
JP2022544722A (ja
Inventor
燕秋 廖
軍朋 時
舒寧 辛
宸科 徐
振端 林
長治 余
愛華 曹
啓維 廖
政 呉
佳恩 李
Original Assignee
泉州三安半導体科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201921314132.6U external-priority patent/CN210040253U/zh
Priority claimed from CN201921553485.1U external-priority patent/CN210403725U/zh
Priority claimed from CN202010234735.6A external-priority patent/CN113471177B/zh
Application filed by 泉州三安半導体科技有限公司 filed Critical 泉州三安半導体科技有限公司
Publication of JP2022544722A publication Critical patent/JP2022544722A/ja
Application granted granted Critical
Publication of JP7307798B2 publication Critical patent/JP7307798B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本出願は、２０１９年８月１３日に出願された「複数発光ユニット一体式発光モジュール及びディスプレイパネル」と題された中国実用新案登録出願第２０１９２１３１４１３２．６号と、２０１９年９月１８日に出願された「発光ダイオードパッケージアセンブリ」と題された中国実用新案登録出願第２０１９２１５５３４８５．１号と、２０２０年３月３０日に出願された「Ｎ個発光ユニット一体式パッケージ体及びディスプレイパネル」と題された中国実用新案出願第２０２０１０２３４７３５．６号の優先権を主張するものであり、上記各出願の全ての内容が参照により本出願に組み込まれる。
本発明は、ディスプレイ技術の分野に関し、特に発光パッケージアセンブリ、発光モジュール、およびディスプレイパネルに関するものである。
大型ディスプレイ市場では、小ピッチのＬＥＤ（発光ダイオード）ディスプレイパネルのシェアが拡大している。小ピッチＬＥＤディスプレイパネルとは、ＬＥＤのドットピッチがＰ２．５以下の屋内用ＬＥＤディスプレイパネルを指す。ＬＥＤディスプレイパネルの製造技術の向上に伴い、従来のＬＥＤディスプレイパネルの解像度は大幅に向上している。
ＬＥＤデバイスを小型化することで表示解像度を高めることができるため、携帯電話、車載パネル、テレビ、パソコン、テレビ会議など、ＬＥＤディスプレイパネルの応用分野はますます広がっている。現在、主流のディスプレイパネルに使用されているパッケージサイズは２１２１と１０１０であるが、技術の発展に伴い、０８０８ひいては更に小さなパッケージサイズも出現している。しかし、ＬＥＤディスプレイパネルの画素ピッチの縮小に伴い、単位面積当たりの実装デバイス数もますます増加するが、従来のＬＥＤディスプレイパネルはほとんどがシングルパッケージを採用しているため、実装の難易度は指数関数的に増加している。小型実装デバイスにはＲＧＢ（赤、緑、青）の３色のチップが搭載されているが、それら小型実装デバイスには４つのピンがあり、それに対応して基板の底面にも４つのパッドが必要となるため、単位面積当たりのパッド数が多くなり、実装の難易度がより高まる。
そこで、本発明は、パッドの数量を減らすことで、実装の難易度を下げることができる多数発光ユニット一体式発光モジュールを提供することを目的の一つとする。
本発明は複数発光ユニット一体式発光モジュールを提供する。該複数発光ユニット一体式発光モジュールは、Ｎが１より大きい整数であるＮ個の発光ユニットと、前記Ｎ個の発光ユニットに接続されたａ個の第１の電極パッド及びｂ個の第２の電極パッドと、を備え、前記第１の電極パッドと前記第２の電極パッドは極性が反対であり、各発光ユニットはｎが３以上の整数であるｎ個の発光チップを有し、各前記発光チップは、１個の第１の電極パッドと１個の第２の電極パッドとに接続されていて、前記発光チップはそれぞれ異なるセットの第１の電極パッドと第２の電極パッドに接続されていて、ａ×ｂ＝ｎ×Ｎであり、ａとｂはそれぞれ１以上の整数である。
一実施例において、前記第１の電極パッドの数量と前記発光ユニットの数量とが同じであり、前記Ｎ個の発光ユニットのＮ個のコモンノードとＮ個の第１の電極パッドとが一対一で対応するように接続されている。
一実施例において、各前記発光ユニットは、赤色光チップと、緑色光チップと、青色光チップとを有し、全ての発光ユニットの赤色光チップが１個目の前記第２の電極パッドに接続されていて、全ての発光ユニットの緑色光チップが２個目の前記第２の電極パッドに接続されていて、全ての発光ユニットの青色光チップが３個目の前記第２の電極パッドに接続されている。
一実施例において、各前記発光ユニットは、白色光チップを更に有し、全ての発光ユニットの青色光チップが４個目の前記第２の電極パッドに接続されている。
一実施例において、前記発光ユニットの数量は４個であり、前記第１の電極パッドの数量は４個であり、４個の前記発光ユニットのコモンノードと４個の前記第１の電極パッドとが一対一で対応するように接続されている。
一実施例において、前記発光ユニットの数量は２個であり、前記第１の電極パッドの数量は２個であり、２個の前記発光ユニットのコモンノードと２個の前記第１の電極パッドとが一対一で対応するように接続されている。
一実施例において、前記第１の電極パッドの数量は１個であり、前記Ｎ個の発光ユニットのＮ個のコモンノードは全て該１個の前記第１の電極パッドに接続されていて、各発光チップは個別に１個の第２の電極パッドに接続されていて、前記第２の電極パッドの数量はｎ×Ｎ個である。
一実施例において、各前記発光ユニットが、赤色光チップと、緑色光チップと、青色光チップとの３種類の発光チップを有し、前記第２の電極パッドの数量は３×Ｎ個である。
一実施例において、各前記発光ユニットが、赤色光チップと、緑色光チップと、青色光チップと、白色光チップとの４種類の発光チップを有し、前記第２の電極パッドの数量は４×Ｎ個である。
一実施例において、遮光材を更に備え、前記遮光材は、前記発光チップの側面を覆うと共に前記発光チップの電極を露出させ、前記遮光材と前記発光チップとにより前記発光モジュールの発光層が構成されている。
一実施例において、前記発光層の下に順に設けられた第１の配線層、スルーホール配線層、パッド層を更に備え、前記第１の配線層は、前記発光層に貼り合わされている第１の絶縁層を有し、前記第１の絶縁層に嵌め込まれていて、前記発光チップの電極と接続している金属配線層を更に備え、前記スルーホール配線層は、前記第１の絶縁層に貼り合わされていると共に、スルーホールが開けられている第２の絶縁層を有し、前記スルーホール内に設けられていて前記金属配線層と接続しているパッドリード線層を更に備え、前記パッド層は、前記第１の電極パッドと前記第２の電極パッドとが設けられていて、前記第１の電極パッドと前記第２の電極パッドとは、前記パッドリード線層を介して前記金属配線層と接続している。
一実施例において、前記パッド層は電極配線を更に有し、前記電極配線は、前記パッドリード線層と前記第１の電極パッドとを、または、前記パッドリード線層と前記第２の電極パッドとを接続している。
一実施例において、前記パッド層は第３の絶縁層を更に有し、前記第３の絶縁層は、前記第１の電極パッド、前記第２の電極パッド、前記電極配線の周辺に充填されている。
一実施例において、第１の絶縁層と第２の絶縁層と第３の絶縁層は黒色絶縁材である。
本発明はまたディスプレイパネルを提供する。該ディスプレイパネルは、複数の上記いずれか一項に記載の複数発光ユニット一体式発光モジュールが組み合わされて成ったものである。
本発明はまた、発光ダイオードパッケージアセンブリを提供する。該発光ダイオードパッケージアセンブリは、Ｎ個の発光ユニットと、ａ個の第１の電極パッドと、ｂ個の第２の電極パッドとを備える。各発光ユニットはｎ個の発光チップを有し、各前記発光チップが１つの第１の電極パッドと１つの第２の電極パッドとに接続されている。異なる発光チップはそれぞれ異なるセットの第１の電極パッドと第２の電極パッドに接続されていて、ａ×ｂ＝ｎ×Ｎである。従って、電極パッドの総数はａ＋ｂ個であり得る。従来の複数発光ユニット一体式発光モジュールはパッドの数が（ｎ＋１）×Ｎ個必要であるのに対し、本願が提供する発光ダイオードパッケージアセンブリは、パッドの数が少なく、パッケージの難易度が低い。
本発明の他の１つの目的は、超小ピッチの発光ダイオード（light emitting diode, LED）パッケージアセンブリを提供することにある。該ＬＥＤパッケージアセンブリは、Ｎｘ×Ｎｙのマトリックス配置を有する複数の画素領域ＰＸを含み、各々の画素領域ＰＸが即ち１つの画素である。
いくつかの実施例において、前記ＬＥＤパッケージアセンブリは、Ｎｘ×Ｎｙのマトリックス配置を有するＮ個の波高ユニットを含み、その内、Ｎｘ及びＮｙは整数であり、Ｎｘ＞Ｎｙ、Ｎ≧３である。各前記発光ユニットは、それぞれ同じ側に配置された第１の電極及び第２の電極とを有するａ個のＬＥＤチップと、各ＬＥＤチップ同士の間の隙間に充填されていて前記ＬＥＤチップの側壁を覆っているパッケージ層と、各前記ＬＥＤチップの第２の面に形成され、各前記発光ユニットを電気的に接続してＮ個発光ユニット一体式発光モジュールを形成する配線層と、前記配線層に形成され、数量ＰがＰ＝Ｎｘ＋Ｎｙ×ａであるパッドとを備える。このような設計により、パッドの数を最低限に減らすことができ、配線に便利であるだけでなく、クライアント側での貼り付け作業に有利となり、ショートが発生するリスクを下げることができる。
好ましくは、前記Ｎ個の発光ユニットがＮｘ個の行及びＮｙ個の列に配置されていることであり、これにより前記パッドの数量Ｐが最少になることが保証される。
いくつかの実施例において、 各前記発光ユニットのａ個のＬＥＤチップは第１の方向Ｎｘに沿って一列に並べられていて、各前記ＬＥＤチップの第１と第２の電極は第２の方向Ｎｙに沿って並列に配置されている。
いくつかの実施例において、前記Ｎが２２×ｋであるとき、Ｎｘ：Ｎｙは４：１であり、ｋは自然数である。
いくつかの実施例において、前記Ｎが３２×ｋ＋１であるとき、Ｎｘ：Ｎｙは３：１であり、ｋは０以上の整数である。
好ましくは、隣り合う発光ユニット間の間隔Ｄ１が０．８ｍｍ以下であり、Ｎは４以上の整数とすることができ、例えば４、６、８、９、１６、３２、６４であり、Ｎの値が大きいほど、Ｄ１の値が小さくなり、例えばＮが４～９である場合には、Ｄ１は０．４～０．８となり得、Ｎが８以上である場合には、Ｄ１は０．１～０．４となり得る。
いくつかの実施例において、第１の配線層が第１の方向から同じ行にある同じタイプのＬＥＤチップの第１の電極と電気的に接続されていて、第２の方向Ｎｙから同じ列にあるＬＥＤチップの第２の電極と電気的に接続されている。
いくつかの実施例において、前記配線層は、第１の配線層と、スルーホール層と、第２の配線層とを有し、前記第１の配線層は複数の前記ＬＥＤチップの第２の表面上に形成されていて、第１の電極と第２の電極とに接続しており、前記スルーホール層は前記第１の配線層上に形成されていて、前記第１の配線層と電気的に接続しており、前記第２の配線層は前記スルーホール層上に形成されていて、前記スルーホール層と電気的に接続している。前記スルーホール層の厚さは２０μｍ～８０μｍであるとよい。
好ましくは、前記パッケージアセンブリの総厚さは１００μｍ～５００μｍである。いくつかの実施例において、前記パッケージアセンブリの総厚さが１２０μｍ～２００μｍである。いくつかの実施例において、前記パッケージアセンブリの総厚さが３２０μｍ～５００μｍである。
好ましくは、前記配線層は複数層の互いに電気的に隔離された導電線路を有し、前記導電線路の層数は４層以下である。いくつかの実施例において、前記複数層の導電線路の少なくとも１層の厚さが５０μｍ以下である。いくつかの実施例において、前記複数層の導電線路の少なくとも１層の厚さが６０μｍ以上である。
上記実施例の効果としては、本実施例では基板を用いないパッケージ方式を採用するので、パッケージ層により複数の発光ユニットのＬＥＤチップを固定し、且つ多層発光ユニットの背面に多層配線層を形成してこれら複数の発光ユニットのＬＥＤチップを直並列に接続し、この内第１の配線層は、複数の画素領域のＬＥＤチップを直並列に接続し、スルーホール層及び第２の配線層を介して、再配線し、集積式の薄型小ピッチ発光ダイオードパッケージアセンブリを形成する。また、合理的な配線層の設計により、パッケージアセンブリの外部接続パッドの数量を減らし、これによりクライアント側での貼り付け難易度を下げ、また製品の信頼性を高めることができる。更に、配線層の層数を４セット以下にすることで、製品の薄型化が保証でき、最終製品の薄型化に寄与する。
本発明の更にもう１つの目的は、放熱性に優れ、ショートが起きにくくクライアント側での貼り付けに有利なＮ個発光ユニット一体式パッケージ体を提供することにある。
上記目的及びその他の目的を達成するために、本発明は、Ｎ個の発光ユニットと、電極パッドとを備えたＮ個発光ユニット一体式パッケージ体を提供する。ここで、Ｎは１より大きく且つ６４以下の整数であり、ｓｑｒｔ（Ｎ）は１より大きい整数であり、パッケージ体の長手方向及び幅方向のいずれかの方向において発光ユニットの数はｓｑｒｔ（Ｎ）に等しい。各発光ユニットは、１つの赤色光チップ、１つの青色光チップ、及び１つの緑色光チップを含み、波長が同じであり且つ隣り合う任意の２つの上記チップ間の距離をＸと定義すると、上記パッケージ体の長さおよび幅は、Ｘ＊ｓｑｒｔ（Ｎ）に等しい。また、電極パッドは、Ｎ個の発光ユニットに電気的に接続されていて、電極パッドの総数は、２＊ｓｑｒｔ（３Ｎ）から小数点以下を切り上げて得た整数値の±１の範囲内にあり、この内、パッケージ体の最も外側における長手方向及び幅方向のいずれか一方の方向上の電極パッドの総数は、ｓｑｒｔ［２＊ｓｑｒｔ（３Ｎ）］から小数点以下を切り上げて得た整数値と小数点以下を切り捨てて得た整数値との間の範囲であり、且つ、パッケージ体の最も外側における長手方向及び幅方向の少なくとも一方の方向上の電極パッドの総数は、ｓｑｒｔ［２＊ｓｑｒｔ（３Ｎ）］から小数点以下を切り上げて得た整数値に等しく、電極パッドの総数がｓｑｒｔ［２＊ｓｑｒｔ（３Ｎ）］から小数点以下を切り上げて得た整数値に等しくなる方向において、電極パッドのサイズは、２つの隣り合う電極パッド間の距離と等しく、電極パッドの長さ及び幅をいずれもＹと定義すると、パッケージ体の長さ及び幅はいずれも２＊ｓｑｒｔ［２＊ｓｑｒｔ（３Ｎ）］＊Ｙに近似し、パッケージ体は、Ｘ≧｛０．２＊ｓｑｒｔ［２＊ｓｑｒｔ（３Ｎ）］｝／ｓｑｒｔ（Ｎ）を満たす。
一実施例において、前記電極パッドは長さと幅が同じであり、いずれも０．１ｍｍ以上となる。
一実施例において、前記パッケージ体の長手方向及び幅方向のいずれか１つの方向において、２つの隣り合う前記電極パッドの間隔はいずれも０．１ｍｍ以上となる。
一実施例において、前記パッケージ体の最も外側における長手方向上の電極パッドの数量及び幅方向上の電極パッドの数量が、それぞれｓｑｒｔ［２＊ｓｑｒｔ（３Ｎ）］から小数点以下を切り上げて得た整数値に等しくなる場合、前記パッケージ体の最も外側における長手方向で隣り合う２つの電極パッドの間の間隔は、前記パッケージ体の最も外側における幅方向で隣り合う２つの電極パッドの間の間隔と等しくなる。
一実施例において、前記パッケージ体の最も外側における長手方向上の電極パッドの数量及び幅方向上の電極パッドの数量が、それぞれｓｑｒｔ［２＊ｓｑｒｔ（３Ｎ）］から小数点以下を切り上げて得た整数値と小数点以下を切り捨てて得た整数値とに等しくなる場合、電極パッドの数量がｓｑｒｔ［２＊ｓｑｒｔ（３Ｎ）］から小数点以下を切り捨てて得た整数値と等しくなる方向において隣り合う２つの電極パッドの間の間隔は、電極パッドの数量がｓｑｒｔ［２＊ｓｑｒｔ（３Ｎ）］から小数点以下を切り上げて得た整数値と等しくなる方向において隣り合う２つの電極パッドの間の間隔よりも大きくなる。
一実施例において、前記パッケージ体の長さと幅は等しい。
一実施例において、前記パッケージ体の長手方向上の前記発光ユニットの数量は、前記パッケージ体の幅方向上の前記発光ユニットの数量と同じである。
一実施例において、前記電極パッドは、第１の電極パッドと第２の電極パッドを含み、各前記発光ユニットの各前記チップは、いずれも１つの前記第１の電極パッドと１つの前記第２の電極パッドに電気的に接続されており、異なる波長の前記チップは、異なるセットの前記第１の電極パッドと前記第２の電極パッドに電気的に接続されている。
一実施例において、前記第１の電極パッドの数量は、前記発光ユニットの数量と同じであり、前記Ｎ個の発光ユニットのＮ個のコモンノードは、Ｎ個の前記第１の電極パッドに一対一で対応するように電気的に接続されている。
本発明は更にディスプレイパネルを提供する。前記ディスプレイパネルは、対角線長、長さ、幅の比率が１８．３６：１６：９である。
上記のように、本発明が提供するＮ個発光ユニット一体式パッケージ体は、Ｎ個の発光ユニットとこれらと電気的に接続されている電極パッドとを備え、各前記発光ユニットは、赤色光チップと、緑色光チップと、青色光チップとを有し、その内、波長が同じであり且つ隣り合う任意の２つの前記チップ間の距離Ｘと、前記発光ユニットの数量Ｎとの関係は、Ｘ≧｛０．２＊ｓｑｒｔ［２＊ｓｑｒｔ（３Ｎ）］｝／ｓｑｒｔ（Ｎ）を満たす。上記関係を満たすという条件の上で、本発明に係るＮ個発光ユニット一体式パッケージ体は、隣り合う同一波長の任意の２個の前記チップ間の間隔Ｘが一定である場合に、前記発光ユニットの最適な数量Ｎを設定することで、前記パッケージの前記電極パッドの長さと幅が０．１ｍｍ以上となるようにして、小ピッチＬＥＤパッケージの高密度化の要求に応えることができ、また、前記パッケージ体に十分な放熱能力を持たせ、製品の信頼性を効果的に保証し、ショートのリスクを効果的に回避し、クアイアント側での貼り付け作業を容易にする。
本願発明の技術手段の実施例をより明確に説明するために、以下では、本願発明の実施例に使用する添付図面について簡単に説明する。
本願発明の一実施例の１６個発光ユニット一体式発光モジュールの回路原理を示す模式図である。 本願発明の一実施例の４個発光ユニット一体式発光モジュールの回路原理を示す模式図である。 本願発明の一実施例の２個発光ユニット一体式発光モジュールの回路原理を示す模式図である。 本願発明の別の実施例の４個発光ユニット一体式発光モジュールの回路原理を示す模式図である。 本願発明の一実施例の複数発光ユニット一体式発光モジュールの断面を示す模式図である。 本願発明の一実施例の４個発光ユニット一体式発光モジュールにおける第１の配線層の配線を示す模式図である。 図６に対応する４個発光ユニット一体式発光モジュールにおけるスルーホール配線層を示す模式図である。 図６に対応する４個発光ユニット一体式発光モジュールにおけるパッド層を示す模式図である。 図６～図８における第１の配線層、スルーホール配線層、パッド層を重ね合わせた状態を示す模式図である。 本願発明の別の実施例の４個発光ユニット一体式発光モジュールにおける第１の配線層の配線を示す模式図である。 図１０に対応する４個発光ユニット一体式発光モジュールにおけるスルーホール配線層を示す模式図である。 図１０に対応する４個発光ユニット一体式発光モジュールにおけるパッド層を示す模式図である。 図１０～図１２における第１の配線層、スルーホール配線層、パッド層を重ね合わせた状態を示す模式図である。 本願発明の一実施例の２個発光ユニット一体式発光モジュールにおける第１の配線層の配線を示す模式図である。 図１４に対応する４個発光ユニット一体式発光モジュールにおけるスルーホール配線層を示す模式図である。 図１４に対応する４個発光ユニット一体式発光モジュールにおけるパッド層を示す模式図である。 図１４～図１６における第１の配線層、スルーホール配線層、パッド層を重ね合わせた状態を示す模式図である。 本発明の発光ダイオード（ＬＥＤ）パッケージアセンブリの構造を示す斜視図である。 本発明のＬＥＤパッケージアセンブリの一実施例におけるＬＥＤチップの配置方式を示す上面模式図である。 本発明のＬＥＤパッケージアセンブリの該実施例におけるＬＥＤチップが一般のＬＥＤチップであることを説明する側面断面模式図である。 本発明のＬＥＤパッケージアセンブリの一実施例の構造を示す側面断面模式図である。 本発明のＬＥＤパッケージアセンブリの該実施例における第１の配線層を示す上面模式図である。 本発明のＬＥＤパッケージアセンブリの一実施例におけるスルーホール層を示す上面模式図である。 本発明のＬＥＤパッケージアセンブリの該実施例における第２の配線層を示す上面模式図である。 本発明のＬＥＤパッケージアセンブリの該実施例における回路接続を示す配線接続図である。 本発明のＬＥＤパッケージアセンブリの一実施例におけるＬＥＤチップの配置方式を示す上面模式図である。 本発明のＬＥＤパッケージアセンブリの該実施例における回路接続を示す配線接続図である。 本発明の複数発光ユニット一体式のパッケージ体の一実施例における構造を示す模式図である。 本発明の複数発光ユニット一体式のパッケージ体の一実施例における構造を示す模式図である。
以下、本願発明の技術手段の実施例を、本願の実施例における添付図面と併せて説明する。
同様の記号や文字は、以下の添付図面で同様の要素を示しており、１つの添付図面で要素が定義されると、その後の添付図面ではさらなる定義や説明を必要としないものとする。また、本願明細書では、「第１」、「第２」などの用語は区別して説明するためにのみ使用されており、相対的な重要性を示したり示唆したりするものとは理解されるべきではない。
本願発明は、複数発光ユニット一体式発光モジュールを提供するものである。ここで複数発光ユニット一体式発光モジュールとは、複数の発光ユニットを１つのパッケージモジュールに集積したものを指す。１つの発光ユニットが１つの小型パッケージ体に相当し、ＲＧＢ（赤、緑、青）の３つのチップを搭載している。複数の発光モジュールでＬＥＤディスプレイを構成することができ、よって、単独パッケージでは効率が悪いという問題を効果的に解決できる。複数発光ユニット一体式発光モジュールは、２個発光ユニット、４個発光ユニット、６個発光ユニット...Ｎ個発光ユニット一体式発光モジュールであり得る。Ｎ個発光ユニット一体式とは、１つのパッケージモジュールにＮ個の発光ユニットを集積したことを指す。
本願発明が提供する複数発光ユニット一体式発光モジュールは、Ｎ個の発光ユニット（Ｎは１以上の整数）と、ａ個の第１の電極パッドとｂ個の第２の電極パッドとを備える。ａ個の第１の電極パッドとｂ個の第２の電極パッドとは、Ｎ個の発光ユニットに接続されている。第１の電極パッドと第２の電極パッドは極性が反対のものである。第１の電極をアノード、第２の電極をカソードとすることができ、または、第１の電極をカソード、第２の電極をアノードとしてもよい。
各発光ユニットはｎ個の発光チップを含み、ｎは３以上の整数であり、各発光チップは第１の電極パッドと第２の電極パッドに接続され、異なる発光チップはそれぞれ異なるセットの第１の電極パッドと第２の電極パッドに接続されていて、ａ×ｂ＝ｎ×Ｎであり、ａとｂは１以上の整数である。ａ個の第１の電極パッドとｂ個の第２の電極パッドがあるので、電極パッドの数量Ｐはａ＋ｂ個であり得る。パッドの数を最小限にするために、パッドの総数をａ＋ｂの最小値とすることができる。
ここで、異なる発光チップがそれぞれ異なるセットの第１の電極パッドと第２の電極パッドに接続されているとは、同じ第１の電極パッドと第２の電極パッドに接続された２つの発光チップは存在しないということを意味し、発光チップの個別制御が可能であることを示す。
発光チップはアノードパッドとカソードパッドとに接続されて発光する。よって、ａ個のアノードパッドとｂ個のカソードパッドがあれば、ａ×ｂ個のチップを接続できると考えられる。以上の原理から、複数発光ユニット一体式発光モジュールにおいては、各発光ユニットにｎ個の発光チップがあり、合計でｎ×Ｎ個の発光チップがある場合、すべての発光チップの接続を完成させるためには、ａ×ｂ＝ｎ×Ｎを満たすように、ａ個のアノードパッドとｂ個のカソードパッド（またはａ個のカソードパッドとｂ個のアノードパッド）が必要であることがわかる。したがって、Ｎ個発光ユニット一体式発光モジュールにおいては、パッドの総数Ｐをａ＋ｂとすることができる。
４個の発光ユニット（即ちＮ＝４）を含む４個発光ユニット一体式発光モジュールを例にとると、各発光ユニットがＲＧＢの３つの発光チップを有すると仮定する（即ちｎ＝３）。４個発光ユニット一体式発光モジュールでは、本来であれば１６個の電極パッドが必要となるが、本発明に係る４個発光ユニット一体式発光モジュールでは、ａ個の第１の電極パッドとｂ個の第２の電極パッドを有し、ａ×ｂ＝ｎ×Ｎ＝１２であるため、ａとｂは、１と１２、３と４、２と６であり得、つまり、パッドの総数は１３（１＋１２）、７（３＋４）、８（２＋６）であり得る。
各発光ユニットがＲＧＢの３つの発光チップを有すると仮定すると、例えば２個発光ユニット一体式発光モジュールであれば、発光チップの数量は合計３×２＝６個となるので、第１の電極パッドの数量ａと第２の電極パッドの数量ｂはそれらの積（ａ×ｂ）が６であればよい。このとき、ａとｂは１と６、２と３であり得、つまりパッドの総数は７か５となる。パッドの数を最小限にするために、２個発光ユニット一体式発光モジュールにおいてパッドの数を５個とすることができる。２個発光ユニット一体式発光モジュールでは、本来であれば８個の電極パッドを接続しなければならないところを、本発明に係る２個発光ユニット一体式発光モジュールでは７個、５個とパッドの数を減らすことができる。
各発光ユニットがＲＧＢの３つの発光チップを有すると仮定すると、例えば１６個発光ユニット一体式発光モジュールであれば、図１に示すように、１６個の発光ユニットがあり、３×１６＝４８個の発光チップがあるので、第１の電極パッドの数ａと第２の電極パッドの数ｂはそれらの積（ａ×ｂ）が４８であればよい。このとき、ａとｂは１と４８、２と２４、３と１６、４と１２、６と８であり得、つまりパッドの総数は４９、２６、１９、１６、１４のいずれかであり得る。
パッドの数を最小限にするために、図１に示すように、１６個発光ユニット一体式発光モジュールにおいてはパッドの数を１４個とすることができる。Ｖ１～Ｖ８は８個の第１の電極パッドとすることができ、ｕ１～ｕ６は６個の第２の電極パッドとすることができる。１６個発光ユニット一体式発光モジュールでは、本来であれば４×１６＝６４個の電極パッドを接続しなければならないところを、本発明に係る１６個発光ユニット一体式発光モジュールではパッドの数を１４個にまで減らすことができる。
一実施例において、第１の電極パッドの数は、発光ユニットの数と同じであり、Ｎ個の発光ユニットのＮ個のコモンノードと、Ｎ個の第１の電極パッドとが一対一で対応するように接続される。
各発光ユニットは、コモンアノードまたはコモンカソードとすることができるコモンノードを有する。各発光ユニットのコモンアノードまたはコモンカソードは、第１の電極パッドに接続することができ、Ｎ個発光ユニット一体式発光モジュールでは、Ｎ個の発光ユニットがあるので、Ｎ個の発光ユニットのコモンノードがＮ個の第１の電極パッドに一対一で対応するように接続される。例えば、４個発光ユニット一体式発光モジュールには４個の発光ユニットがあるので、４個の第１の電極パッドがあり、各発光ユニットのコモンアノードが各第１の電極パッドと接続され、この場合、第１の電極パッドはアノードとなる。反対に、各発光ユニットのコモンカソードが各第１の電極パッドと一対一で対応するように接続される場合、第１の電極パッドはカソードとなる。
第１の電極パッドの数ａと発光ユニットの数Ｎとが同じ（すなわちａ＝Ｎ）である場合、第２の電極パッドの数ｂは、ａ×ｂ＝ｎ×Ｎにより、各発光ユニットに含まれる発光チップの数nと同じになる。そのため、パッドの数を減らすことができる。
一実施例において、各発光ユニットは、赤色光チップ、緑色光チップ、青色光チップの３種の発光チップを含んでいてもよい。この場合、第２の電極パッドの数は３つとなり得る。全ての発光ユニットの赤色光チップが１番目の第２の電極パッドに、全ての発光ユニットの緑色光チップが２番目の第２の電極パッドに、全ての発光ユニットの青色光チップが３番目の第２の電極パッドに接続される。その結果、第１の電極パッドと第２の電極パッドの総数を減らすことができる。
上記実施例の構成に加えて、各発光ユニットは、白色光チップを更に含み、全ての発光ユニットの白色光チップが、４番目の第２の電極パッドに接続される。つまり、各発光ユニットには、赤色光チップ、緑色光チップ、青色光チップ、白色光チップの４種類の発光チップが含まれる。この場合、第２の電極パッドの数は４つで、同じ色の発光チップを同じ第２の電極パッドに接続することができる。このようにすると、各発光ユニットに白色光チップを追加しても、複数発光ユニット一体式発光モジュールでは電極パッドを１つ追加するだけでよく、パッドの総数を減らすことができる。
一実施例において、本願において提供される複数発光ユニット一体式発光モジュールは、４個発光ユニット一体式発光モジュールであってもよい。ここで、発光ユニットの数は４つであり、第１の電極パッドの数は４つであり、４つの発光ユニットのコモンノードは４つの第１の電極パッドに一対一で対応するように接続される。第１の電極パッドはアノードパッドまたはカソードパッドとすることができ、発光ユニットのコモンアノードまたはコモンカソードが１つの第１の電極パッドと接続される。この場合、全ての発光ユニットの赤色光チップが１番目の第２の電極パッドに、全ての発光ユニットの緑色光チップが２番目の第２の電極パッドに、全ての発光ユニットの青色光チップが３番目の第２の電極パッドに接続することができる。白色光チップもある場合は、全ての発光ユニットの白色光チップが４番目の第２の電極パッドに接続される。このため、４個発光ユニット一体式発光モジュールに３種類の発光チップが存在する場合に、パッドの数を７個にまで減らすことができ、４個発光ユニット一体式発光モジュールのパッドの数を減らし、パッケージの難易度を下げることができる。
図２は、４個発光ユニット一体式発光モジュールの回路原理を示す模式図である。図２に示すように、４個発光ユニット一体式発光モジュールは、４つの発光ユニット１１を含み、パッドの総数は７個であり、２１ａ、２１ｂ、２１ｃ、２１ｄを第１の電極パッドとし、２３ａ、２４ｂ、２２ｃを第２の電極パッドとすることができ、第１の電極パッドがアノードに接続され、第２の電極パッドがカソードに接続されるようにすることで、パッドの数を最小限にし、パッケージングの難易度を下げることができる。
一実施例において、本願で提供される複数発光ユニット一体式発光モジュールは、２個発光ユニット一体式発光モジュールであり得、この場合、発光ユニットの数量は２つであり、第１の電極パッドの数量が２つであり、２つの発光ユニットのコモンノードが２つの第１の電極パッドに一対一で対応するように接続されている。第１の電極パッドは、アノードパッドまたはカソードパッドとすることができ、各発光ユニットのコモンアノードまたはコモンカソードが１つの第１の電極パッドに接続される。この場合、全ての発光ユニットの赤色光チップが１番目の第２の電極パッドに、全ての発光ユニットの緑色光チップが２番目の第２の電極パッドに、全ての発光ユニットの青色光チップが３番目の第２の電極パッドに接続することができる。白色光チップも含む場合は、全ての発光ユニットの白色光チップが４番目の第２の電極パッドに接続することができる。このようにして、２個発光ユニット一体式発光モジュールにおいて３種類の発光チップが存在する場合、発光モジュールのパッド数を５個にまで減らすことができ、２個発光ユニット一体式発光モジュールのパッド数を減らし、パッケージングの難易度を下げることができる。
図３は、２個発光ユニット一体式発光モジュールの回路原理を示す模式図である。図３に示すように、２個発光ユニット一体式発光モジュールは、２つの発光ユニット１１を含み、パッドの総数は５個であり、２１ａ、２１ｂを第１の電極パッドとし、２２ａ、２２ｂ、２３ａを第２の電極パッドとすることができ、第１の電極パッドがアノードに接続され、第２の電極パッドがカソードに接続される。
別の実施形態では、発光ユニットの数量や発光チップの数量にかかわらず、第１の電極パッドの数量は常に１つとすることができ、Ｎ個の発光ユニットのＮ個のコモンノードは同じ第１の電極パッドに接続され、各発光チップは個別に１つの第２の電極パッドに接続され、第２の電極パッドの数量はｎ×Ｎである。ｎは１つの発光ユニットに含まれる発光チップの数量を表す。Ｎ個の発光ユニットには、合計でｎ×Ｎ個の発光チップが尊像氏、１つの発光チップは１つの第２の電極パッドに接続されるので、ｎ×Ｎ個の第２の電極パッドが必要となり、よってパッドの総数はｎ×Ｎ＋１個となる。従来技術では、１つの発光ユニットごとにｎ＋１個のパッドが必要であり、Ｎ個の発光ユニットではＮ（ｎ＋１）個のパッドが必要であるが、本願発明によれば、パッドの数を減らすことができる。
一実施例において、各発光ユニットは、赤色光チップ、緑色光チップ、青色光チップの３種の発光チップを含み、すなわち、ｎ＝３であり、このとき、第２の電極のパッドの数は３×Ｎである。
一実施例において、各発光ユニットは、赤色光チップ、緑色光チップ、青色光チップ、白色光チップの４種の発光チップを含み、すなわちｎ＝４であり、このとき、第２の電極パッドの数は４×Ｎである。
図４は、別の実施例の４個発光ユニット一体式発光モジュールの回路原理を示す模式図である。図４に示すように、４個発光ユニット一体式発光モジュールは４つの発光ユニット１１を含み、各発光ユニットがＲＧＢの３種の発光チップを含み、パッドの総数は１３個とすることができ、２４ａは第１の電極パッドとすることができ、２３ｄ、２２ｄ、２１ｄ、２３ｃ、２２ｃ、２１ｃ、２３ｂ、２２ｂ、２１ｂ、２３ａ、２２ａ、２１ａは第２の電極パッドとすることができ、第１の電極パッドがアノードに接続され、第２の電極パッドがカソードに接続される。
図５は、複数発光ユニット一体式発光モジュールの断面を示す模式図である。図５に示すように、複数発光ユニット一体式発光モジュールは、遮光材５１１を含む。遮光材５１１は、発光チップ５１２の側面を覆うと共に発光チップ５１２の電極を露出させる。遮光材５１１と全ての発光チップ５１２は、発光モジュールの発光層５１を構成する。遮光材５１１としては、黒色の樹脂を用いることができる。遮光材５１１は、発光チップ５１２の側面を覆い、発光チップ５１２の側面からの光を吸収することができ、これによりディスプレイパネルのコントラストを向上させることができる。
図５に示すように、複数発光ユニット一体式発光モジュールは、発光層５１の下に順に設けられた第１の配線層５２、スルーホール配線層５３、パッド層５４を更に備える。発光層５１の上層は、光の透過をより良くすると共に発光チップ５１２を保護するために、透明樹脂５０で覆うことができる。発光チップ５１２は、フリップチップとすることができる。
第１の配線層５２は、第１の絶縁層５２１と金属配線層５２２とを含む。第１の絶縁層５２１は、発光層５１の下面に貼り付けられ、金属配線層５２２は、第１の絶縁層５２１に嵌め込まれ、発光チップ５１２の電極と接続している。
スルーホール配線層５３は、第２の絶縁層５３１とパッドリード線層５３２とからなり、第２の絶縁層５３１は、第１の絶縁層５２１の下面に貼り付けられ、第２の絶縁層５３１にはスルーホールが設けられ、パッドリード線層５３２は、スルーホール内に設けられ、金属配線層５２２と接続している。
パッド層５４は、第１の電極パッドと第２の電極パッド（パッド５４１と総称）を備え、第１の電極パッドと第２の電極パッドは、パッドリード線層５３２を介して金属配線層５２２と接続している。
金属配線層５２２では、同じパッド５４１に接続する必要がある電極を、回路配線によって一緒に接続することができる。その後、スルーホール内のパッドリード線層５３２を介して、対応するパッド５４１に接続される。第１の絶縁層５２１および第２の絶縁層５３１により、ライン間の短絡が防止される。
一実施例において、パッド層５４は、電極配線（図示せず）を更に含むことができる。電極配線は、前記電極配線は、パッドリード線層５３２と第１の電極パッドとを、または、パッドリード線層５３２と第２の電極パッドとを接続する。同じパッド５４１に接続する必要がある電極は、金属配線層５２２にて一緒に接続される他に、パッド層５４にても電極配線を介して一緒に接続され、その後に同じパッド５４１に接続することもできる。同じパッド５４１に接続する必要がある発光チップの電極に対して、まず、パッドリード線層５３２を介してパッド層５４と接続し、その後、パッド層５４の電極配線を介して対応するパッド５４１との間で導電接続を確立することができる。なお、パッド５４１は、第１の電極パッドか、第２の電極パッドのいずれでもあり得る。
一実施例において、図５に示すように、パッド層５４は、第１の電極パッド、第２の電極パッド、および電極配線の周辺に充填される第３の絶縁層５４２を更に含んでもよい。電極パッドの周囲や電極配線に絶縁材を充填することで、短絡が防止される。
上述した第１の絶縁層５２１、第２の絶縁層５３１または第３の絶縁層５４２としては、黒色の絶縁材料を用いることができ、それにより、背面からの光を吸収し、光漏れを防止し、ディスプレイパネルのコントラストを向上させることができる。また、パッド層５４の下層は、パッド層５４１以外の領域を覆うインク層５５で覆われていてもよく、これによりパッド層５４の電極配線を覆うことができ、短絡を防ぐことができる。
図６は、本願の一実施例で提供される４個発光ユニット一体式発光モジュールにおける第１の配線層５２の配線を示す模式図である。図６に示すように、４個発光ユニット一体式発光モジュールは、４つの発光ユニットを含み、各発光ユニットがＲＧＢの３種の発光チップ５１２を有し、合計１２個の発光チップ５１２を有する。第１の配線層５２は４つのコモンノード（１１ａ、１１ｂ、１１ｃ、１１ｄ）と、４つの青色光チップの金属配線（１３ａ）と、４つの緑色光チップの金属配線（１４ａ、１４ｂ、１４ｃ）と、４つの赤色光チップの金属配線（１２ａ、１２ｂ、１２ｃ）とを有する。図７は、図６に対応する４個発光ユニット一体式発光モジュールにおけるスルーホール配線層５３を示す模式図である。黒く丸い点は、スルーホール内のパッドリード線を表し、周囲は絶縁材料である。
図８は、図６に対応する４個発光ユニット一体式発光モジュールにおけるパッド層５４を示す模式図である。図８に示すように、４個発光ユニット一体式発光モジュールは７つのパッド（２１ａ、２１ｂ、２１ｃ、２１ｄ、２３ａ、２４ｂ、２２ｃ）を有し、４つの緑色光チップの電極は、該層において電極配線（３４ａｂ）によって一緒に接続され、同じパッド（２４ｂ）に接続され、４つの赤色光チップの電極は、該層において電極配線（３４ａｃ、３２ｂｃ）によって一緒に接続され、同じパッド（２２ｃ）に接続され、４つの青色光チップの電極は、第１の配線層５２において一緒に接続され、同じパッド（２３ａ）により出力される。第１の配線層５２の４つのコモンノード（１１ａ、１１ｂ、１１ｃ、１１ｄ）は、４つのパッド（２１ａ、２１ｂ、２１ｃ、２１ｄ）に一対一で対応するように接続される。
図９は、図６～図８における第１の配線層５２、スルーホール配線層５３、パッド層５４を重ね合わせた状態を示す模式図である。図９に示すように、第１の配線層５２のコモンノード（１１ａ、１１ｂ、１１ｃ、１１ｄ）は、スルーホール配線層５３のパッドリード線を介してパッド層の４つのパッド（２１ａ、２１ｂ、２１ｃ、２１ｄ）に接続することができ、４つの青色光チップの金属配線（１３ａ）は、スルーホール配線層５３のパッドリード線を介してパッド層５４のパッド（２３ａ）に接続される。４つの緑色光チップの金属配線（１４ａ、１４ｂ、１４ｃ）は、スルーホール配線層５３のパッドリード線を介してパッド層５４のパッド（３４ａｂ）に接続され、これにより４つの緑色光チップを一緒に接続して１つのパッド（２４ｂ）を介して出力することができる。４つの赤色光チップの金属配線（１２ａ、１２ｂ、１２ｃ）は、スルーホール配線層５３のパッドリード線を介してパッド層５４の電極配線（３２ａｃ、３２ｂｃ）に一緒に接続され、同じパッド（２２ｃ）に接続される。この４個発光ユニット一体式発光モジュールの回路原理については、図２を参照されたい。
図１０は、本願発明の別の実施例の４個発光ユニット一体式発光モジュールにおける第１の配線層５２の配線を示す模式図である。図６と異なり、第１の配線層５２は１つのコモンノード（１４ａ）を有し、１２個の発光チップの個別の金属配線（１１ａ、１２ａ、１３ａ；１１ｂ、１２ｂ、１３ｂ；１１ｃ、１２ｃ、１３ｃ；１１ｄ、１２ｄ、１３ｄ）がある。このコモンノードは、コモンアノードでも、コモンカソードでもよい。１つのコモンノードが、全ての発光ユニットのコモン電極を接続する。図１１は、図１０に対応する４個発光ユニット一体式発光モジュールにおけるスルーホール配線層５３であり、黒い丸はスルーホール内のパッドリード線を表し、その周囲は絶縁材料である。図１２は、図１０に対応する４個発光ユニット一体式発光モジュールにおけるパッド層５４を示す模式図であり、該パッド層には合計１３個のパッド（２４ａ、２１ａ、２２ａ、２３ａ；２１ｂ、２２ｂ、２３ｂ；２１ｃ、２２ｃ、２３ｃ；２１ｄ、２２ｄ、２３ｄ）がある。
図１３は、図１０～図１２における第１の配線層５２、スルーホール配線層５３、パッド層５４を重ね合わせた状態を示す模式図である。第１の配線層５２のコモンノード（１４ａ）は、スルーホール配線層５３のパッドリード線を介して、パッド（２４ａ）に接続されている。第１の配線層５２において１２個の発光チップの個々の金属配線（１１ａ、１２ａ、１３ａ；１１ｂ、１２ｂ、１３ｂ；１１ｃ、１２ｃ、１３ｃ；１１ｄ、１２ｄ、１３ｄ）は、スルーホール配線層５３のパッドリード線を介して、パッド（２１ａ、２２ａ、２３ａ；２１ｂ、２２ｂ、２３ｂ；２１ｃ、２２ｃ、２３ｃ）に一対一で対応するように接続されている。この４個発光ユニット一体式発光モジュールの回路原理は、図４を参照されたい。
図１４は、本願で提供される２個発光ユニット一体式発光モジュールにおける第１の配線層５２の配線を示す模式図である。図１４に示すように、２個発光ユニット一体式発光モジュールは、２つの発光ユニットを有し、各発光ユニットは、RGBの３種の発光チップ５１２と、合計６つの発光チップ５１２を備えている。第１の配線層５２は、２つのコモンノード（１１ａ、１１ｂ）と、２つの青色光チップの金属配線（１３ａ）と、２つの緑色光チップの金属配線（１２ｂ）と、２つの赤色光チップの金属配線（１２ａ）とを含む。図１５は、図１４の実施例に対応する４個発光ユニット一体式発光モジュールにおけるスルーホール配線層５３を示す模式図であり、黒い丸は、スルーホール内のパッドリード線を表し、その周囲は絶縁材料である。図１６は、図１５の実施例に対応する４個発光ユニット一体式発光モジュールにおけるパッド層５４を示す模式図であり、このパッド層５４には５つのパッド（２１ａ、２３ａ、２１ｂ、２２ｂ、２２ａ）がある。
図１７は、図１４～図１６における第１の配線層５２、スルーホール配線層５３、パッド層５４を重ね合わせた状態を示す模式図である。図１７に示すように、第１の配線層５２のコモンノード（１１ａ、１１ｂ）は、スルーホール配線層５３のパッドリード線を介してパッド層５４の２つのパッド（２１ａ、２１ｂ）に接続することができ、２つの青色光チップの金属配線（１３ａ）はスルーホール配線層５３のパッドリード線を介してパッド層５４のパッド（２３ａ）に接続されている。２つの緑色光チップの金属配線（１２ｂ）は、スルーホール配線層５３のパッドリードを介して、パッド層５４のパッド（２２ｂ）に接続されている。２つの赤色光チップの金属配線（１２ａ）は、スルーホール配線層５３のパッドリード線を介して、パッド層５４のパッド（２２ａ）に接続されている。この２個発光ユニット一体式発光モジュールの回路原理は、図３を参照されたい。
また、本願発明は、上記の実施例で提供された複数発光ユニット一体式発光モジュールを複数個組み合わせて構成されるディスプレイパネルも提供する。このディスプレイパネルはパッドの数が少ないため、パッケージの難易度を下げることができる。
以下の実施例で開示されるＮ個発光ユニット一体式の発光ダイオードパッケージアセンブリは、Ｎｘ×Ｎｙマトリックス配置のＮ個の発光ユニット（Ｎ≧３、Ｎｘ及びＮｙはそれぞれ整数、Ｎｘ≧Ｎｙ）と、各発光ユニット同士の間の隙間に充填されているパッケージ層と、パッケージ層の下に位置し、各発光ユニットに接続された配線層とを備えるものであり、これにより、複数の画素領域ＰＸ内のＬＥＤチップを直並列接続して、Ｎ個一体式の画素領域を形成する。ＲＧＢディスプレイを例に挙げると、各発光ユニットが、３つのＬＥＤチップ１００で構成され、ＬＥＤチップのそれぞれは、図２０に示すように、一般には同じ側に第１の電極と第２の電極を含む、ラテラル型のＬＥＤチップやフリップＬＥＤチップである。横方向の画素ドット数はＮｘ、縦方向の画素ドット数はＮｙであるので、Ｎｙ列、Ｎｙ行のマトリックスを呈する。好ましくは、Ｎは５以下の自然数の整数倍であり、Ｎｘ≧３、且つ、１≦Ｎｘ／Ｎｙ≦５であり、ＮｘとＮｙの比をこのような範囲内に維持することで、配線層の設計により最小限のパッド数でパッケージアセンブリを実現することが容易になり、且つより良いアスペクト比を維持することができ、後続のクライアント側でのフィルム貼付がしやすくなる。
一実施例において、Ｎ＝２２×ｋであり、例えば、４個発光ユニット一体式、１６個発光ユニット一体式または６４個発光ユニット一体式とすることができ、ＮｘとＮｙの比は、好ましくは４：１である。このようなＬＥＤチップの配置は、配線層と合わせて、パッド数の最小限化を実現することができる。図１８及び図１９は、４×１マトリックス配置の４個の発光ユニットを含む４個発光ユニット一体式ＬＥＤパッケージアセンブリを開示しており、各発光ユニットは、波長が異なる数個のＬＥＤチップを含み、好ましくは、例えば、赤色光（Ｒ）、緑色光（Ｇ）、青色光（Ｂ）を発する少なくとも３つのＬＥＤチップを含み、更に白色光を発するＬＥＤチップ（波長変換層を含む）を含むこともでき、即ちＲＧＢＷの組み合わせを構成することができる。このようにすれば、ディスプレイパネルの輝度を上げることができるので、屋外での表示に特に有効である。
発光ユニットは、それぞれが１つの画素領域ＰＸに相当し、即ち１つの画素である。図１９のＡ－Ａ線断面を示す模式図である図２１を参照すると、各画素領域ＰＸは、互いに間隔を空けて配置され、光出射面Ｓ２１を有する複数のＬＥＤチップ１００を有し、パッケージアセンブリは、複数のＬＥＤチップの間の隙間を充填してこれらを固定するパッケージ層２００と、パッケージ層２００を覆う多層の配線層３１０～３３０とを含む。これら多層の配線層３１０～３３０は、第１の配線層３１０と、スルーホール層３２０と、第２の配線層３３０とを含み、各配線層の間は、絶縁層５００によって互いに電気的に絶縁されている。第１の配線層３１０は、前記複数のＬＥＤチップの下面に形成され、これら複数のＬＥＤチップを並列及び／又は直列に接続し、スルーホール層３２０は、上記第１の配線層に形成され、この第１の配線層３１０に電気的に接続され、第２の配線層３３０は、上記スルーホール層に形成され、このスルーホール層３２０に電気的に接続される。
図２０には、上述したＬＥＤチップ１００Ｌ１～１００Ｌ３の1つが示されており、上述したＬＥＤチップ１００Ｌ１～１００Ｌ３のそれぞれは、同一側に設けられた一対の電極１１０と、相対する第１の面Ｓ２１及び第２の面Ｓ２２と、第１の面Ｓ２１及び第２の面Ｓ２２との間に接続されている側面Ｓ２４とを有している。このうち、第１の面Ｓ２１は出光面Ｓ２１であり、第２の面Ｓ２２には上記一対の電極１１０が設けられている。更に、ＬＥＤチップは、基板１０１と、第１のタイプの半導体層１２１と、発光層１２２と、第２のタイプの半導体層１２３とを備えている。第１のタイプの半導体層１２１と第２のタイプの半導体層１２３とは、それぞれｐ型半導体層とｎ型半導体層であり得る。上記ＬＥＤチップの電極セット１１０は、第１のタイプの半導体層１２１と電気的に接続されている第１の電極１１１と、第２のタイプの半導体層１２３と電気的に接続されている第２の電極１１２とが含まれる。他の実施例では、各ＬＥＤチップの電極セット１１０は、導電性材料から構成される２つの増厚層を更に含む。これら増厚層は、第１の電極１１１と第１の配線層との間、及び、第２の電極１１２と第１の配線層３１０との間にそれぞれ設けられており、電気メッキ、化学メッキ、プリントなどの方法によって形成することができる。増厚層の材料としては、Ｃｕ、ＣｕｘＷなどの導電性金属材料を用いることができる。電極の厚みを増すことで、ＬＥＤチップの側面Ｓ２４とパッケージ層２００との接触面積を大きくすることができ、ＬＥＤチップとパッケージ層２００との密着性を高めることができる。好ましくは、各ＬＥＤチップの電極セットの厚さは５μｍ～５００μｍであり、例えば、３０μｍ～１００μｍ、３０μｍ～５０μｍ、８０μｍ～１２０μｍとすることができ、具体的な需要に応じて選択することができる。上記ＬＥＤチップ１１００は、通常サイズのＬＥＤチップ（一般的には一辺が２００μｍ以上のチップサイズを指す）、Ｍｉｎｉ ＬＥＤチップ（一般的には１００μｍ～２００μｍのチップサイズを指す）、またはＭｉｃｒｏ ＬＥＤチップ（一般的には１００μｍまでのチップサイズを指す）のいずれかとすることができ、本実施形態ではＭｉｎｉ ＬＥＤチップまたはＭｉｃｒｏ ＬＥＤチップが好ましい。
再び図２１を参照すると、複数の第１、第２及び第３のＬＥＤチップ１００Ｌ１～Ｌ３は、その周囲が第１のパッケージ層２００で充填されており、このパッケージ層２００は、光透過率が３０％未満であることが好ましく、より好ましくは５％～２０％であり、また、パッケージ層２００は不透光かつ不透明であり得、具体的には、光吸収成分（図示せず)を含み、光吸収成分は、少なくともＬＥＤチップの側壁周辺や隣り合うＬＥＤチップの間に設けられ、あるいは更に少なくともＬＥＤ半導体発光積層体の周辺や隣り合う半導体発光積層体の周辺に設けられる。光吸収成分は、具体的には、パッケージ層に用いられるエポキシ樹脂やシリコーンの中に分散された光吸収粒子、例えば、黒色粒子やカーボンパウダーであってもよく、あるいは光吸収成分は黒色樹脂であり得る。パッケージ層２００の光吸収成分は、少なくともＬＥＤ側壁の周囲に設置されており、ＬＥＤチップの側面から光が出ないようにすることで、ＬＥＤチップからの光を主にまたは全体的に出光面に集中させ、異なるＬＥＤチップ間での横方向への光の出射や混光を低減することができる。具体的な実施形態において、パッケージ層２００は、黒色着色剤を混ぜたエポキシ樹脂またはシリコーンとすることができ、ＬＥＤチップ１００の発光面Ｓ２１を除いてＬＥＤパッケージアセンブリ全体が黒色となり、ディスプレイパネルのコントラストを向上させるのに利すると同時に、各ＬＥＤチップ１００が黒色パッケージ材料によって互いに隔離され、各ＬＥＤチップ間の光学的干渉を低減することができる。各ＬＥＤチップ間の光学的干渉を防ぐことができる。いくつかの実施形態では、このパッケージ層２００の硬度は、好ましくはＤ６０以上、より好ましくはＤ８５以上である。
更に、パッケージ層２００上に、透明または半透明の材料の層を形成して別のパッケージ層４００として、複数の第１、第２及び第３のＬＥＤチップの第１の面Ｓ２１を覆うようにすることができ、これによりＬＥＤチップが露出しないようにすることができる。パッケージ層４００は、光散乱レンズとして光散乱効果をもたらすことができ、これにより、最終的にＬＥＤパッケージアセンブリがディスプレイパネルに応用された際にグレア感を効果的に低減することができる。また、パッケージ層４００は、散乱ｇ粒子などの光散乱材料を含むことができる。パッケージ層４００の厚さは、５μｍ～２０μｍであることが好ましく、例えば１０μｍである。これにより、ＬＥＤチップの出光面を保護することができるだけでなく、パッケージ層２００に光吸収材料を用いることと合わせて、各ＬＥＤチップ間の光学的干渉を低減することができる。光透過率は４０％以上であることが好ましい。いくつかの実施形態では、ＬＥＤパッケージアセンブリは、屋内ディスプレイに応用され、その際、パッケージ層４００は半透明層であるとよく、好ましくは４０％～８０％、より好ましくは７０％～８０％の光透過率を有し、これによりＬＥＤチップの輝度を低下させることができ、したがって、光のグレアを低減することができる。いくつかの実施形態では、パッケージアセンブリは瞳外ディスプレイに応用され、この場合、パッケージ層４００は透明層であるとよく、透過率が８０％以上が好ましく、８０％がより好ましい。
本実施例では、複数の第１、第２、第３のＬＥＤチップ１００Ｌ１～Ｌ３を、ＬＥＤチップ１００の出光面Ｓ２１をチップ固定面として、テープなどの支持体に仮接着し、このとき電極面Ｓ２４は上向きであり、その後、チップ間に流動性のある絶縁材料を充填して硬化させ、パッケージ層２００とすることができる。本実施例では、テープの粘着材の厚さを５μｍ～２０μｍに制御することが好ましく、これによりパッケージ層を充填する際にＬＥＤチップがずれないようにできる上に、第１、第２、第３のＬＥＤチップ１００Ｌ１～Ｌ３の第１の面Ｓ２１が実質的に同じ水平面上に位置するようになり、その高さの差が基本的に１０μｍ以下に抑えられるため、このパッケージアセンブリは、画素面積を大幅に増加させる際に出光面を統一するのに利することができ、側面間での光のクロストークの影響を軽減することができる。
再び図１９を参照すると、パッケージアセンブリ内の各画素領域ＰＸにおける第１、第２、第３のＬＥＤチップ１００Ｌ１～１００Ｌ３は、「一」の字状に配置されており、具体的には、各発光ユニットの各ＬＥＤチップは第１の方向Ｙに沿って一列に配置されており、各ＬＥＤチップの第１及び第２の電極は第１の方向Ｙと略垂直である第２の方向Ｘに沿って並列に配置されており、これによりクライアント側で回路配置がしやすくなり、その結果、チップ間の間隔を狭めることができる。各画素領域を１つの画素として、各画素の間隔Ｄ１は、好ましくは１ｍｍ、より好ましくは０．８ｍｍ以下であり、例えば０．３～０．５ｍｍ、あるいは０．５～０．８ｍｍである。同じ画素領域ＰＸのチップ間の間隔Ｄ２は、好ましくは１００μｍ以下、例えば５０μｍ～１００μｍ、あるいは５０μｍ以下である。ディスプレイパネルの用途によっては、同一画素領域のＬＥＤチップの間隔が５０μｍ以下であることが好ましく、例えば４０～５０μｍ、３０～４０μｍ、２０～３０μｍ、１０μｍ～２０μｍとすることができる。この間隔が小さければ小さいほど、ＬＥＤパッケージアセンブリのサイズを小さくすることに有利であり、これによりディスプレイパネルの解像度を向上させることができる。他の実施例として、Ｎを１６や６４などとすることができ、この場合各画素ドット間の距離Ｄ１は０．３ｍｍ以下にまですることができ、例えば０．２ｍｍ、更には０．１ｍｍとすることができる。
再び図２１を参照すると、各ＬＥＤチップの第２の面に多層配線層が形成されている。多層配線層は、具体的には、第１の配線層３１０、スルーホール層３２０、第２の配線層３３０を含み、第１の配線層３１０はＬＥＤチップの電極１１０に接続され、スルーホール層３２０は第１の配線層３１０に形成され、第２の配線層３３０はスルーホール層３２０に形成されていると共にスルーホール層３２０を介して第１の配線層３１０に電気的に接続されている。この多層配線層は、Ａｇ、Ｃｕ、Ｎｉ、Ａｌなどの融点が４００℃以上の金属材料を用いることが好ましく、各層の材料は同じでも異なっていてもよく、電気めっき、化学めっき、印刷などの方法で形成することができる。各層の厚さは１００μｍ以下であることが好ましい。具体的には、第１の配線層３１０は、パッケージ層２００の表面に形成され、各ＬＥＤチップの電極１１０と電気的に接続されている。第１の配線層３１０のライン間の隙間には絶縁層５１０が充填され、第１の配線層３１０のＬＥＤチップから離れた表面は露出している。なお、絶縁層５１０の材料は、パッケージ層２００の材料と同じであってもよいし、異なっていてもよい。同じ材料を使用した場合、絶縁層５１０とパッケージ層２００は一体になり、区別しがたい。例えば、ＬＥＤパッケージアセンブリがディスプレイ装置に使用される実施例において、絶縁層５１０およびパッケージ層２００はいずれも、着色剤が添加されたエポキシ樹脂またはシリコーンである。実施例により、絶縁層５１０は、第１の配線層３１０の表面Ｓ３１０を露出させるための研削が容易になるように、第１の配線層３１０の硬度よりも低くない硬度、例えばＤ６０以上を有し、より好ましくはＤ８５以上である。
図２２～図２４には具体的な一実施例における第１の配線層、スルーホール層、第２の配線層のパターンが示されており、この内、第１の配線層３１０は、同一列にある第１、第２、第３のＬＥＤチップの第２の電極をそれぞれ並列に接続するコモン線３１４ａ～ｄを有すると共に、更に、第１の線３１１ａ～３１３ａを有し、３１１aは第１のＬＥＤチップ１００－Ｌ１の第１の電極に、３１２ａは第２のＬＥＤチップ１００－Ｌ２の第１の電極に、３１３ａは第３のＬＥＤチップ１００－Ｌ３の第１の電極にそれぞれ接続されている。スルーホール層３２０は、第１の配線層３１０の表面Ｓ３１０上に位置し、絶縁層５２０に一連のスルーホール３２１ａ～３２３ａ、３２４ａ～３２４ｄを形成するものであり、スルーホールの数や位置は第１の配線層の各配線に対応しており、図２３において実線の斜線で塗りつぶされたパターンが即ちスルーホールである。ここで、スルーホール層５２０の材料としては絶縁層５１０の材料を参考にできる。また、スルーホール層５２０の厚さは、通常、１００μｍ以下である。実施例によっては、パッケージアセンブリはより薄型構造を有し、この場合にはスルーホール層の厚さが２０μｍ～５０μｍであるとよく、例えば２５μｍ～３０μｍとすることができる。このようにすれば、スルーホール層が厚すぎて応力や熱抵抗が過大になることを避けることができ、パッケージ構造体の強度を確保しながらも、パッケージ構造体の総厚さを低く抑えることができ、ひいてはこれが応用される製品の厚さをより薄くすることができるようになる。他の実施例としては、スルーホール層の厚さは５０μｍ～８０μｍであってもよく、例えば６０μｍとすることができ、これによりパッケージアセンブリの厚みを適度に増やし、デバイスの側壁からのピックアップを容易にすることができる。第２の配線層３３０は、スルーホール層３２０上に位置し、スルーホール層３２０の各スルーホールを介して第１の配線層３１０と電気的に接続されており、接続線３３１～３３３と接続部３３１ａ～３３３ａ、３３４ａ～３３４ｄを含み、この内、接続線３３１は同一の列にある第１のＬＥＤチップの第１の電極を接続し、接続線３３２は同一の行にある第２のＬＥＤチップの第１の電極を接続し、接続線３３３は同一の行にある第３のＬＥＤチップの第１の電極を接続し、これら一連の接続部は、電源に接続するためのパッケージアセンブリの電極パッドとすることができる。１つの好ましい実施例において、接続部の対応する領域にパッドを作り、パッドの外側の領域をインク、またはエポキシ樹脂、またはその他の絶縁材料で覆うことで、第２の配線層のラインを保護することができる。第３の配線層３３０の各ライン間の隙間には絶縁層５３０が充填され、第３の配線層３３０のＬＥＤチップから離れた表面は露出しており、また絶縁層５３０の材料は、絶縁層５１０の材料を参考にして設計することができる。１つの具体的な実施例では、第２の配線層３３０の接続部がスルーホール層３２０の各スルーホールを完全に覆い、これにより第２の配線層とスルーホールとの接触面積を増加させると同時に、工程において、スルーホール層と第２の配線層とが同一工程で導電材料を形成することができるので、導電材料を形成し研磨する工程を減らすことができ、コストを効果的に削減し、製品の安定性を向上させることができる。
絶縁層５１０～５３０は、同じ材料であっても、異なる材料であってもよく、具体的には、エポキシ樹脂、シリコーン、ポリイミド、ベンゾシクロブテンまたはＰＢＯを材料とすることができる。同じ材料で構成されている場合、絶縁層５１０～５３０は、１つの層体５００として一体に構成され、区別しがたい。いくつかの具体的な実施例では、絶縁層５１０～５３０は、黒色の着色剤を混入したエポキシ樹脂またはシリコーンなどの不透明または低透過性の材料で作られ、ＬＥＤチップからの光が回路層から射出されてクロストークを起こすことを防止または低減することができる。絶縁層に不透明なまたは低透過性の材料を使用する場合は、まず回路層の金属線パターンを形成し、次に絶縁層を充填し、最後に研磨することで回路層の金属線の表面を露出させることができる。更に他の実施例では、パッケージ層２００が低透過性または不透明な材料で作られている場合、絶縁層５１０～５３０は部分的または全体的に透過性材料を用いることができ、これにより光透過率がパッケージ層２００の光透過率よりも高くなる。このような光透過層は、カーボンパウダーや染料などの着色剤や光吸収材を添加せず、好ましくはミクロン単位の粒子（通常はカーボンパウダー粒子などの直径１μｍ以上の粒子を指す）を含まないシリコーンやエポキシ樹脂材料の層とすることができ、絶縁層の回路層被覆の信頼性を確保することができる。他の実施例では、感光性タイプの材料を硬化させて絶縁層を形成することで工程を簡略化しつつ、チップの周囲や電極面の非金属部分を吸光性の材料で覆いパッケージ層２００とすることで、チップ側面からの光のクロストークを防止する。
図２５は、この４個発光ユニット一体式の回路接続を例示している。本実施例において、まず、ＬＥＤチップの配置において、各ＰＸ内のＬＥＤチップが「一」の字型に配置されている。具体的には、各発光ユニットの各ＬＥＤチップが第１の方向Ｙに沿って一列に配置され、各ＬＥＤチップの第１の電極と第２の電極が第１の方向Ｙと略垂直である第２の方向Ｘに沿って並ぶように配置されており、配線層は第１の方向Ｙにおいて同じ列にある第１、第２、第３のＬＥＤチップの第１の電極を並列に繋ぎ、第２の方向Ｘにおいて同じ列にある２個以上の発光ユニットの第１、第２、第３のＬＥＤチップの第２の電極を並列に繋ぎ、よって複数の発光ユニットが電気的に接続されて複数発光ユニット一体式の発光モジュールを構成する。２×２のマトリックス状に配置されたパッケージアセンブリと異なる点は、本実施例ではＮｘ／Ｎｙが４：１となっており、より良好な縦横比を有するため、クライアント側でのフィルム貼付がしやすくなると共に、横方向（Ｘ軸方向）から同種のＬＥＤチップの第１の電極を並列に接続して、外部接続パッドの数を最小限に抑えることができる。
他のいくつかの実施例では、Ｎは１６または６４などであり得る。Ｎが１６である場合、Ｎｘの値は８となり、Ｎｙは好ましくは２である。各発光ユニット内のチップの配置は、図１９に示す配置を参照することができる。
再び図２１を参照すると、上記実施例によるパッケージアセンブリは、ＬＥＤチップを搭載するためのパッケージ基板またはフレームを有しておらず、Ｎｘ×Ｎｙマトリックス配置の発光ユニットは、主に絶縁材料層（２００、４００、５００を含む）及び回路層によって固定・支持されており、パッケージアセンブリの厚さＴは、主にＬＥＤチップの厚さＴＡおよび回路層の厚さＴＣに依存する。具体的な実施例においては、ｍｉｎｉ型ＬＥＤチップを採用し、チップの厚さＴＡが４０μｍ～１５０μｍ、多層回路層の厚さＴＣが２０μｍ～２００μｍの範囲であり、より好ましくは、多層回路層の厚さＴＣが５０μｍ～１５０μｍの範囲にあり、上記Ｔ、ＴＡが、１．４≦Ｔ／ＴＡ≦１０の関係を満たすようにすることで、電気回路層が厚すぎて応力や熱抵抗が過大になることを避け、パッケージ構造体の強度を確保しながらも、パッケージ構造体の総厚さを低く抑えることができる。例えば一つの実施例では、ＬＥＤチップＴＡの厚さは約８０μｍであり、パッケージアセンブリの厚さは１２０μｍ～５００μｍ、例えば１２０μｍ～２００μｍとすることができ、この場合、配線層の各サブ層の厚さは２０μｍ～５０μｍとすることができ、例えば３０μｍである。また、例えば他の一つの実施例では、パッケージアセンブリが比較的小サイズ（例えば０．４ｍｍ×０．４ｍｍかそれ以下）である場合、パッケージアセンブリの上面でピックアップすることが難しいので、パッケージアセンブリの厚さＴを適度に増やして、パッケージアセンブリの側壁の面積を増やしてピックアップ装置が接触して把持できるようにすることができ、この場合、パッケージアセンブリの厚さは３２０μｍ～５００μｍ、例えば３４０μｍ～３６０μｍとすることが好ましい。ＬＥＤチップの厚さや配線層の厚さを増やすことでパッケージアセンブリの厚さを増やすことができ、例えばＬＥＤチップの電極の厚さを増やすと共に、各配線層の厚さを適度に増やすことができ、この場合、スルーホール層の厚さを３０μｍ～８０μｍとし、その他の配線層の厚さを５０μｍ～１００μｍとすることが好ましい。いくつかの具体的な実施例においては、ｍｉｃｒо型のＬＥＤチップを採用し、チップの厚さＴＡが５μｍ～１０μｍ、多層配線層の厚さＴＣが２０μｍ～２００μｍであり、また、より好ましくは多層配線層の厚さＴＣが５０μｍ～１５０μｍであり、前記Ｔ、ＴＡが、１０≦Ｔ／ＴＡ≦６０の関係を満たし、例えば、パッケージアセンブリの厚さは５０μｍ～１００μｍ、または１００μｍ～２００μｍとすることができる。
図２６～図２７は、本発明のＬＥＤパッケージアセンブリの別の実施例を示す。図２６及び図２７に示されているように、パッケージアセンブリは、４×２のマトリックス状に配置された８つの画素領域、すなわち、Ｎｘ１～Ｎｘ４の４つの列と、Ｎｙ１～Ｎｙ２の２行とに配置された発光ユニットを含む。配線層の線３１４ａ～３１４ｄは、第１の方向において同じ列にある全てのＬＥＤチップの第２の電極を接続し、例えば、３１４ａは、Ｎｘ１の列にある全てのＬＥＤチップの第２の電極を接続する。配線層の線３３１ａ～３３３ａ、３３１ｂ～３３３ｂは、同一の列にある同種のＬＥＤチップの第１の電極を接続し、例えば３３１はＮｙ１の行にある第１のＬＥＤチップを接続する。本実施例では、このようにパッケージアセンブリを設計することで、パッドの数Ｐを、Ｐ＝Ｎｘ＋Ｎｙ×３、すなわち１０個とすることができ、最小のパッド数を実現することができる。
上記のＬＥＤパッケージアセンブリは、パッケージ層を用いて画素ドットをマトリックス状に配置して保持・パッケージングし、多層配線層の設計により個々の画素のＬＥＤチップを直列接続するものである。その結果、上記のＬＥＤパッケージアセンブリでは、はんだ付けや精密に配線された回路基板が不要となり、信頼性及びコントラストが向上する。また、ＬＥＤチップの電極をソルダーペーストで回路基板にはんだ付けする必要がないため、チップのはんだ付け不良の問題が回避でき、ＬＥＤと電子部品との整合性を向上させることができ、よって本発明の目的を確実に達成することができる。
図２８及び図２９は、本発明のＬＥＤパッケージアセンブリの別の実施例が示されている。図２８に示されているように、本実施例は、Ｎ個の発光ユニット１０００と、電極パッド２０００とを備えたＮ個発光ユニット一体式パッケージ体を提供する。ここで、Ｎは１より大きく且つ６４以下の整数であり、ｓｑｒｔ（Ｎ）は１より大きい整数であり、パッケージ体の長手方向及び幅方向のいずれかの方向において発光ユニット１０００の数はｓｑｒｔ（Ｎ）に等しい。各発光ユニット１０００は、１つの赤色光チップ１１００、１つの青色光チップ１２００、及び１つの緑色光チップ１３００を含み、波長が同じであり且つ隣り合う任意の２つの上記チップ間の距離をＸと定義すると、上記パッケージ体の長さおよび幅は、Ｘ＊ｓｑｒｔ（Ｎ）に等しい。また、電極パッド２０００は、Ｎ個の発光ユニット１０００に電気的に接続されていて、電極パッド２０００の総数は、２＊ｓｑｒｔ（３Ｎ）から小数点以下を切り上げて得た整数値の±１の範囲内にあり、この内、パッケージ体の最も外側における長手方向及び幅方向のいずれか一方の方向上の電極パッド２０００の総数は、ｓｑｒｔ［２＊ｓｑｒｔ（３Ｎ）］から小数点以下を切り上げて得た整数値と小数点以下を切り捨てて得た整数値との間の範囲であり、且つ、パッケージ体の最も外側における長手方向及び幅方向の少なくとも一方の方向上の電極パッド２０００の総数は、ｓｑｒｔ［２＊ｓｑｒｔ（３Ｎ）］から小数点以下を切り上げて得た整数値に等しく、電極パッド２０００の総数がｓｑｒｔ［２＊ｓｑｒｔ（３Ｎ）］から小数点以下を切り上げて得た整数値に等しくなる方向において、電極パッド２０００のサイズは、２つの隣り合う電極パッド２０００間の距離と等しく、電極パッド２０００の長さ及び幅をいずれもＹと定義すると、パッケージ体の長さ及び幅はいずれも２＊ｓｑｒｔ［２＊ｓｑｒｔ（３Ｎ）］＊Ｙに近似し、パッケージ体は、Ｘ≧｛０．２＊ｓｑｒｔ［２＊ｓｑｒｔ（３Ｎ）］｝／ｓｑｒｔ（Ｎ）を満たす。
なお、１つの発光ユニット１０００が即ち１つの画素ドットであり、各発光ユニット１０００のそれぞれ波長が異なる３つのチップは全て同じ順番で設置されており、波長が同じで且つ隣り合う任意の２つの前記チップ間の距離が即ちドットピッチとなる。
またなお、ドットピッチＸで表されるパッケージ体の長さと幅は、いずれもＸ＊ｓｑｒｔ（Ｎ）に等しいので、電極パッド２０００のサイズＹで表されるパッケージ体の長さと幅は、ともに２＊ｓｑｒｔ［２＊ｓｑｒｔ（３Ｎ）］＊Ｙに近似し、よってＸ＊ｓｑｒｔ（Ｎ）≒２＊ｓｑｒｔ［２＊ｓｑｒｔ（３Ｎ）］＊Ｙとなることがわかる。そしてこの式から、［Ｘ＊ｓｑｒｔ（Ｎ）］／｛２＊ｓｑｒｔ［２＊ｓｑｒｔ（３Ｎ）］｝≒Ｙであることが推算できる。パッケージ体の放熱効果を確保し、ショートの危険性を回避すると同時にし、クライアント側での貼り付けを容易にするためには、電極パッド２０００の長さと幅はいずれも０．１ｍｍ以上にする必要があり、Ｙ≒［Ｘ＊ｓｑｒｔ（Ｎ）］／｛２＊ｓｑｒｔ［２＊ｓｑｒｔ（３Ｎ）］｝≧０．１ｍｍであることから、最終的にドットピッチＸと画素ドット数Ｎの関係は、Ｘ≧｛０．２＊ｓｑｒｔ［２＊ｓｑｒｔ（３Ｎ）］｝／ｓｑｒｔ（Ｎ）となり、実際の応用ではドットピッチの値は既にわかっているため、本出願に係るパッケージ体はＸ≧｛０．２＊ｓｑｒｔ［２＊ｓｑｒｔ（３Ｎ）］｝／ｓｑｒｔ（Ｎ）を満たすという条件の上で最適な画素ドット数Ｎを設定することができ、よってパッケージ体の電極パッド２０００の長さと幅がいずれも０．１ｍｍ以上となることが確保され、小ピッチＬＥＤパッケージ体の高密度要求を満たすだけでなく、パッケージ体に十分な放熱性を持たせることができ、製品の信頼性を効果的に保証することができ、ショートの危険性を効果的に回避し、またクライアント側での貼り付け作業を容易にできる。
なお、電極パッド２０００の総数量や、パッケージ体の最も外側における一方向（長手方向または幅方向）上の電極パッド２０００数量は、以下の表を参照にして設定することが可能である。
Figure 0007307798000001
Figure 0007307798000002
 注：表２においてＸ方向及びＹ方向は、それぞれパッケージ体の最も外側における長手方向及び幅方向、または幅方向及び長手方向に対応する。
一例として、パッケージ体の最も外側における長手方向上の電極パッド２０００の数量及び幅方向上の電極パッド２０００の数量が、それぞれｓｑｒｔ［２＊ｓｑｒｔ（３Ｎ）］から小数点以下を切り上げて得た整数値と小数点以下を切り捨てて得た整数値とに等しくなる場合、電極パッド２０００の数量がｓｑｒｔ［２＊ｓｑｒｔ（３Ｎ）］から小数点以下を切り捨てて得た整数値と等しくなる方向において隣り合う２つの電極パッド２０００の間の間隔は、電極パッド２０００の数量がｓｑｒｔ［２＊ｓｑｒｔ（３Ｎ）］から小数点以下を切り上げて得た整数値と等しくなる方向において隣り合う２つの電極パッド２０００の間の間隔よりも大きくなる。
一例として、パッケージ体の長さと幅は等しい。
一例として、パッケージ体の長手方向上の発光ユニット１０００の数量は、パッケージ体の幅方向上の発光ユニット１０００の数量と同じである。
一例として、電極パッド２０００は、第１の電極パッド２１００と第２の電極パッド２２００を含み、各発光ユニット１０００の各前記チップは、いずれも１つの第１の電極パッド２１００と１つの第２の電極パッド２２００に電気的に接続されており、異なる波長の前記チップは、異なるセットの第１の電極パッド２１００と第２の電極パッド２２００に電気的に接続されている。
なお、第１の電極パッド２１００と第２の電極パッド２２００とは極性が反対である。
一例として、第１の電極パッド２１００の数量は、発光ユニット１０００の数量と同じであり、Ｎ個の発光ユニット１０００のＮ個のコモンノードは、Ｎ個の第１の電極パッド２１００に一対一で対応するように電気的に接続されている。
本実施例の１つの実施方式として、発光ユニット１０００の数をＮ＝４とした場合のパッケージ体の構造を模式的に示した図２８に示すように、パッケージ体には合計１２個のチップがあり、それらに７個の電極パッド２０００が電気的に接続されており、そのうちの４個が４個の発光ユニット１０００に対応する第１の電極パッド２１００となっている。
本実施例のＮ個発光ユニット一体式パッケージ体は、ドットピッチが一定であるという条件のもとで最適な画素ドット数を有しており、これにより、小ピッチＬＥＤパッケージに要求される高密度を確保できるだけでなく、電極パッドの長さや幅がいずれも０．１ｍｍ以上であるため、小ピッチＬＥＤにおいて放熱性が悪く、ショートしやすく、クライアント側での貼り付けが難しいといった問題を効果的に解決することができる。これは、小ピッチＬＥＤの市場において非常に重要な意義を持つ。
本実施例は、ディスプレイパネルを提供し、前記ディスプレイパネルは、複数の上記実施例中のＮ個発光ユニット一体式パッケージ体を含む。
一例として、前記ディスプレイパネルは、対角線長、長さ、幅の比率が１８．３６：１６：９である。
以上まとめると、本発明はＮ個発光ユニット一体式パッケージ体を提供し、該パッケージ体は、Ｎ個の発光ユニットとそれに電気的に接続された電極パッドを備える。各前記発光ユニットは、１個の赤色光チップと、１個の青色光チップと、１個の緑色光チップを含み、隣り合う同一波長の任意の２個の前記チップ間の間隔Ｘと前記発光ユニットの数量Ｎとが、Ｘ≧｛０．２＊ｓｑｒｔ［２＊ｓｑｒｔ（３Ｎ）］｝／ｓｑｒｔ（Ｎ）を満たす。
本発明のＮ個発光ユニット一体式パッケージ体は、上記の関係を満たすことを前提に、同一波長の隣り合う２つの前記チップ間隔Ｘが一定である場合に、前記発光ユニットの最適な数量Ｎを設定することで、前記パッケージの前記電極パッドの長さと幅が０．１ｍｍ以上となるようにして、小ピッチＬＥＤパッケージの高密度化の要求に応えることができ、また、前記パッケージ体に十分な放熱能力を持たせ、製品の信頼性を効果的に保証し、ショートのリスクを効果的に回避し、クアイアント側での貼り付け作業を容易にする。また、本発明は、ディスプレイパネルを提供し、前記ディスプレイパネルは、本発明に係るＮ個発光ユニット一体式パッケージ体を複数個含む。したがって、本発明は、先行技術の欠点を効果的に克服し、高い産業利用価値を有する。
上記は、本発明の実施例に過ぎず、本発明を限定するものではない。本願の特許請求の範囲及び明細書の内容によって成され得るすべての均等な変更やアレンジは、依然として本発明の特許請求範囲にカバーされるものとする。

Claims (10)

  1. 発光モジュールであって、
    Ｎが１より大きい整数であるＮ個の発光ユニットと、
    前記Ｎ個の発光ユニットに接続されたａ個の第１の電極パッド及びｂ個の第２の電極パッドと、を備え、
    前記第１の電極パッドと前記第２の電極パッドは極性が反対であり、
    各発光ユニットはｎが３以上の整数であるｎ個の発光チップを有し、
    各前記発光チップは、１個の第１の電極パッドと１個の第２の電極パッドとに接続されていて、
    前記発光チップはそれぞれ異なるセットの第１の電極パッドと第２の電極パッドに接続されていて、
    ａ×ｂ＝ｎ×Ｎであり、ａとｂはそれぞれ１以上の整数であり、
    遮光材を更に備え、前記遮光材は、前記発光チップの側面を覆うと共に前記発光チップの電極を露出させ、
    前記遮光材と前記発光チップとにより前記発光モジュールの発光層が構成され、
    前記発光層の下に順に設けられた第１の配線層、スルーホール配線層、パッド層を更に備え、
    前記第１の配線層は、前記発光層に貼り合わされている第１の絶縁層を有し、
    前記第１の絶縁層に嵌め込まれていて、前記発光チップの電極と接続している金属配線層を更に備え、
    前記スルーホール配線層は、前記第１の絶縁層に貼り合わされていると共に、スルーホールが開けられている第２の絶縁層を有し、
    前記スルーホール内に設けられていて前記金属配線層と接続しているパッドリード線層を更に備え、
    前記パッド層は、前記第１の電極パッドと前記第２の電極パッドとが設けられていて、前記第１の電極パッドと前記第２の電極パッドとは、前記パッドリード線層を介して前記金属配線層と接続しており、
    前記パッド層は電極配線を更に有し、前記電極配線は、前記パッドリード線層と前記第１の電極パッドとを、または、前記パッドリード線層と前記第２の電極パッドとを接続しており、
    前記パッド層は第３の絶縁層を更に有し、前記第３の絶縁層は、前記第１の電極パッド、前記第２の電極パッド、前記電極配線の周辺に充填されており、
    前記第１の絶縁層と第２の絶縁層と第３の絶縁層は黒色絶縁材である、
    ことを特徴とする複数発光ユニット一体式発光モジュール。
  2. 前記第１の電極パッドの数量と前記発光ユニットの数量とが同じであり、
    前記Ｎ個の発光ユニットのＮ個のコモンノードとＮ個の第１の電極パッドとが一対一で対応するように接続されている、
    ことを特徴とする請求項１に記載の複数発光ユニット一体式発光モジュール。
  3. 各前記発光ユニットは、赤色光チップと、緑色光チップと、青色光チップとを有し、
    全ての発光ユニットの赤色光チップが１個目の前記第２の電極パッドに接続されていて、
    全ての発光ユニットの緑色光チップが２個目の前記第２の電極パッドに接続されていて、
    全ての発光ユニットの青色光チップが３個目の前記第２の電極パッドに接続されている、
    ことを特徴とする請求項２に記載の複数発光ユニット一体式発光モジュール。
  4. 各前記発光ユニットは、白色光チップを更に有し、
    全ての発光ユニットの白色光チップが４個目の前記第２の電極パッドに接続されている、
    ことを特徴とする請求項３に記載の複数発光ユニット一体式発光モジュール。
  5. 前記発光ユニットの数量は４個であり、
    前記第１の電極パッドの数量は４個であり、
    ４個の前記発光ユニットのコモンノードと４個の前記第１の電極パッドとが一対一で対応するように接続されている、
    ことを特徴とする請求項２に記載の複数発光ユニット一体式発光モジュール。
  6. 前記発光ユニットの数量は２個であり、
    前記第１の電極パッドの数量は２個であり、
    ２個の前記発光ユニットのコモンノードと２個の前記第１の電極パッドとが一対一で対応するように接続されている、
    ことを特徴とする請求項２に記載の複数発光ユニット一体式発光モジュール。
  7. 前記第１の電極パッドの数量は１個であり、
    前記Ｎ個の発光ユニットのＮ個のコモンノードは全て該１個の前記第１の電極パッドに接続されていて、
    各発光チップは個別に１個の第２の電極パッドに接続されていて、
    前記第２の電極パッドの数量はｎ×Ｎ個である、
    ことを特徴とする請求項１に記載の複数発光ユニット一体式発光モジュール。
  8. 各前記発光ユニットが、赤色光チップと、緑色光チップと、青色光チップとの３種類の発光チップを有し、
    前記第２の電極パッドの数量は３×Ｎ個である、
    ことを特徴とする請求項７に記載の複数発光ユニット一体式発光モジュール。
  9. 各前記発光ユニットが、赤色光チップと、緑色光チップと、青色光チップと、白色光チップとの４種類の発光チップを有し、
    前記第２の電極パッドの数量は４×Ｎ個である、
    ことを特徴とする請求項７に記載の複数発光ユニット一体式発光モジュール。
  10. 複数の請求項１～請求項９のいずれか一項に記載の複数発光ユニット一体式発光モジュールが組み合わされて成ったことを特徴とするディスプレイパネル。
JP2021532394A 2019-08-13 2020-06-28 発光パッケージアセンブリ、発光モジュール及びディスプレイパネル Active JP7307798B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
CN201921314132.6U CN210040253U (zh) 2019-08-13 2019-08-13 多合一发光模组以及显示屏
CN201921314132.6 2019-08-13
CN201921553485.1 2019-09-18
CN201921553485.1U CN210403725U (zh) 2019-09-18 2019-09-18 发光二极管封装组件
CN202010234735.6A CN113471177B (zh) 2020-03-30 2020-03-30 一种n合一封装体及显示屏
CN202010234735.6 2020-03-30
PCT/CN2020/098499 WO2021027406A1 (zh) 2019-08-13 2020-06-28 发光封装组件、发光模组以及显示屏

Publications (2)

Publication Number Publication Date
JP2022544722A JP2022544722A (ja) 2022-10-21
JP7307798B2 true JP7307798B2 (ja) 2023-07-12

Family

ID=74570477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021532394A Active JP7307798B2 (ja) 2019-08-13 2020-06-28 発光パッケージアセンブリ、発光モジュール及びディスプレイパネル

Country Status (4)

Country Link
US (1) US20220157793A1 (ja)
EP (1) EP4016651A4 (ja)
JP (1) JP7307798B2 (ja)
WO (1) WO2021027406A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114679854B (zh) * 2022-05-27 2022-08-12 广东科翔电子科技股份有限公司 一种Mini-LED PCB超高密度盲孔填镀方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017094461A1 (ja) 2015-12-01 2017-06-08 シャープ株式会社 画像形成素子
US20180005999A1 (en) 2013-05-29 2018-01-04 Cree Huizhou Solid State Lighting Company Limited Multiple pixel surface mount device package
JP2018109736A (ja) 2017-01-02 2018-07-12 ルーメンス カンパニー リミテッド Ｌｅｄディスプレイ装置
US20190019780A1 (en) 2017-07-11 2019-01-17 Samsung Electronics Co., Ltd. Light emitting device package

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015026575A1 (en) * 2013-08-21 2015-02-26 Siva Power, Inc. Hermetically sealed glass photovoltaic module
US10833054B2 (en) * 2014-02-08 2020-11-10 Cree Huizhou Solid State Lighting Company Limited Smart pixel surface mount device package
AU2015299442B2 (en) * 2014-08-08 2019-01-17 Techtronic Industries Company Limited Battery pouch, battery cell and method of making a pouch or battery cell
CN109216525B (zh) * 2017-07-04 2021-08-10 英属开曼群岛商錼创科技股份有限公司 发光模块及显示装置
US10575374B2 (en) * 2018-03-09 2020-02-25 Ledengin, Inc. Package for flip-chip LEDs with close spacing of LED chips
CN209015627U (zh) * 2018-08-10 2019-06-21 佛山市国星光电股份有限公司 一种led显示单元组及显示面板
CN109755374A (zh) * 2019-03-20 2019-05-14 中芯长电半导体（江阴）有限公司 晶圆级扇出型led的封装结构及封装方法
CN210040253U (zh) * 2019-08-13 2020-02-07 厦门三安光电有限公司 多合一发光模组以及显示屏
CN210403725U (zh) * 2019-09-18 2020-04-24 厦门三安光电有限公司 发光二极管封装组件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180005999A1 (en) 2013-05-29 2018-01-04 Cree Huizhou Solid State Lighting Company Limited Multiple pixel surface mount device package
WO2017094461A1 (ja) 2015-12-01 2017-06-08 シャープ株式会社 画像形成素子
JP2018109736A (ja) 2017-01-02 2018-07-12 ルーメンス カンパニー リミテッド Ｌｅｄディスプレイ装置
US20190019780A1 (en) 2017-07-11 2019-01-17 Samsung Electronics Co., Ltd. Light emitting device package

Also Published As

Publication number Publication date
WO2021027406A1 (zh) 2021-02-18
EP4016651A1 (en) 2022-06-22
US20220157793A1 (en) 2022-05-19
KR20210099112A (ko) 2021-08-11
JP2022544722A (ja) 2022-10-21
EP4016651A4 (en) 2023-08-30

Similar Documents

Publication Publication Date Title
CN109147584B (zh) 一种led显示单元组及显示面板
CN210403726U (zh) 发光二极管封装组件
CN210403768U (zh) 发光二极管封装组件
TW202029525A (zh) 發光二極體封裝元件及發光裝置
CN210040253U (zh) 多合一发光模组以及显示屏
CN112242476B (zh) 一种led显示单元组及显示面板
KR20170101056A (ko) 픽셀 모듈 및 이를 구비한 표시 장치
CN106997888B (zh) 发光二极管显示装置
KR20180082003A (ko) 반도체 발광 소자를 이용한 디스플레이 장치
US20220199590A1 (en) Light-emitting diode packaging module
KR102694716B1 (ko) 발광다이오드 패키지 어셈블리
CN210607242U (zh) 发光二极管封装组件
CN210403725U (zh) 发光二极管封装组件
US20210193629A1 (en) Full-Color Display Module and Display Device
JP7307798B2 (ja) 発光パッケージアセンブリ、発光モジュール及びディスプレイパネル
CN109084216B (zh) 基于类舞台结构的整体封装式行单元
CN114068505A (zh) 发光装置及其显示装置和背光装置
CN213635308U (zh) 一种显示面板及像素封装结构
CN211743151U (zh) 发光二极管封装组件
KR102708127B1 (ko) 발광 패키지 어셈블리, 발광 모듈 및 디스플레이 화면
TW201916341A (zh) 顯示模組
CN114447192A (zh) 显示模块制造方法、显示模块及显示屏
CN112447894A (zh) 一种发光芯片及发光单元
CN217485040U (zh) 一种led显示装置
CN216749940U (zh) 显示器件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221018

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230630

R150 Certificate of patent or registration of utility model

Ref document number: 7307798

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150