JP7474770B2 - 発光ダイオードパッケージアセンブリ - Google Patents

発光ダイオードパッケージアセンブリ Download PDF

Info

Publication number
JP7474770B2
JP7474770B2 JP2021540097A JP2021540097A JP7474770B2 JP 7474770 B2 JP7474770 B2 JP 7474770B2 JP 2021540097 A JP2021540097 A JP 2021540097A JP 2021540097 A JP2021540097 A JP 2021540097A JP 7474770 B2 JP7474770 B2 JP 7474770B2
Authority
JP
Japan
Prior art keywords
light
layer
package assembly
emitting diode
diode package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021540097A
Other languages
English (en)
Other versions
JP2022536434A (ja
Inventor
舒寧 辛
宸科 徐
愛華 曹
軍朋 時
永特 黄
燕秋 廖
振端 林
長治 余
啓維 廖
政 呉
佳恩 李
Original Assignee
泉州三安半導体科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201921553484.7U external-priority patent/CN210607242U/zh
Priority claimed from CN201921553483.2U external-priority patent/CN210403724U/zh
Application filed by 泉州三安半導体科技有限公司 filed Critical 泉州三安半導体科技有限公司
Publication of JP2022536434A publication Critical patent/JP2022536434A/ja
Application granted granted Critical
Publication of JP7474770B2 publication Critical patent/JP7474770B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape

Description

本出願は、２０１９年９月１８日に出願された「発光ダイオードパッケージアセンブリ」と題された中国実用新案登録出願第２０１９２１５５３４８３.２号と、２０１９年９月１８日に出願された「発光ダイオードパッケージアセンブリ」と題された中国実用新案出願第２０１９２１５５３４８４.７号の優先権を主張するものであり、上記各出願の全ての内容が参照により本出願に組み込まれる。
本発明はパッケージアセンブリに関し、特に、発光ダイオードパッケージアセンブリ、及び該発光ダイオードパッケージアセンブリを含む発光装置に関する。
発光ダイオード（ライトエミッティングダイオード、ＬＥＤ）は現下最も注目される光源技術の一つであり、照明装置や、各種の電子製品の光源として利用され、ＬＥＤデバイスを小型化して表示装置の解像度を上げることにより、テレヴィジョン、携帯電話、ＰＣ、携帯情報端末などに応用されている。現在、主流のモニターに用いられるパッケージサイズは２１２１及び１０１０であるが、０８０８もしくはそれよりも小さいパッケージサイズも登場している。
本発明は、ピッチが極短い発光ダイオードパッケージアセンブリの提供を目的とする。
一部の実施例では、該ＬＥＤパッケージアセンブリは、互いに間を開けて配置され、いずれも反対する第１の表面と第２の表面と、該第１の表面と第２の表面との間に接続されている側面と、前記第２の表面に形成された第１の電極と第２の電極とからなる電極セットとをそれぞれ有し、且つ、前記第１の表面を光射出面とする複数のＬＥＤチップと、前記ＬＥＤチップの間の隙間に充填されて前記ＬＥＤチップの側壁を覆うと共に、前記ＬＥＤチップの第１の電極と第２の電極を露出させる光吸収層であるパッケージ層と、前記ＬＥＤチップの第２の表面に形成されると共に、反対する第１の表面と第２の表面と、該第１の表面と第２の表面との間に接続されている側面と、を有し、且つ、前記第１の表面が前記ＬＥＤチップの電極セットに接続する配線層と、前記配線層をカバーするように前記パッケージ層の表面を覆い、且つ、１層または多層構造を有し、そのうち少なくとも１層が透明層である絶縁層と、を備える。
上記ＬＥＤパッケージアセンブリのパッケージ層は有色光吸収層を採用し、絶縁層として透明層を選択することにより、シリコーンもしくはエポキシ樹脂などの材料を直接に採用することができ、例えばカーボン粉末または染料などの着色剤を添加する必要はなく、着色剤の添加による不均一や界面の欠陥による信頼性の低下（例えば絶縁性能の低下）の可能性を回避し、絶縁層の配線層に対するカバーの信頼性を確保できる。
一部の実施形態では、すべての発光ユニットの各ＬＥＤチップは第１の方向に沿って一列に並べられ、すべてのＬＥＤチップの第１、第２の電極は第２の方向に沿って並列に配置されている。
一部の実施形態では、前記配線層は第１の方向において隣り合う２つもしくは複数の発光ユニットの第１、第２、第３のＬＥＤチップの第１の電極に並列接続し、そして第２の方向において隣り合う２つもしくは複数の発光ユニットの第１、第２、第３のＬＥＤチップの第２の電極に並列接続することにより、該複数の発光ユニットを電気的に接続して複数個一体式の発光モジュールに形成する。
一部の実施形態では、該パッケージアセンブリは前記ＬＥＤチップを乗せるパッケージ基板を有さず、前記ＬＥＤチップは前記パッケージ層により固定される。
更に、該Ｎ個一体式の発光モジュールを有するパッケージアセンブリにおいて、Ｎ＝ｍ×ｎであり、隣り合う発光ユニットの間の間隔Ｄ１は０.８ｍｍが好ましく、この中でＮは４以上の整数を取ることができ、例えば４、６、８、９、１６、３２または６４など、Ｎの数値が多ければ多いほどＤ１の数値が小さくなり、例えばＮが４～９である場合、Ｄ１は０.４～０.８であることができ、そしてＮが８以上である場合、Ｄは０.１～０.４であることができる。
一部の実施形態では、該パッケージアセンブリは更に外部接続に用いられるパッドを更に有し、前記パッドの数Ｐ＝ｎ+ｍ×ａであり、ここでａはすべての前記発光ユニットのＬＥＤチップの数であり、そしてｎ≧ｍである。このように設計することにより、パッケージアセンブリのパッドの数をできるだけ減らすことができる上、配線にも便利であり、そして応用側の貼り付けも便利となり、ショートが発生するリスクをも抑える。
一部の実施形態では、該ＬＥＤパッケージアセンブリは、互いに間を開けて配置され、いずれも反対する第１の表面と第２の表面と、該第１の表面と第２の表面との間に接続されている側面と、前記第２の表面に形成された第１の電極と第２の電極とからなる電極セットとをそれぞれ有し、且つ、前記第１の表面を光射出面とする複数のＬＥＤチップと、
前記ＬＥＤチップの間の隙間に充填されて前記ＬＥＤチップの側面を覆うと共に、前記ＬＥＤチップの第１の電極と第２の電極と前記第１の表面の少なくとも一部を露出させる第１の有色層である第１のパッケージ層と、
前記第１のパッケージ層に形成され、前記ＬＥＤチップの第１の表面を覆い、且つ、前記第１のパッケージ層の透過率より大である所定の透過率を有する光透過層である第２のパッケージ層と、前記ＬＥＤチップの第２の表面に形成されると共に、反対する第１の表面と第２の表面と、該第１の表面と第２の表面との間に接続されている側面と、を有し、且つ、前記第１の表面が前記ＬＥＤチップの電極セットに接続する配線層と、前記配線層をカバーするように前記パッケージ層の表面を覆う絶縁層と、を備える。
このＬＥＤパッケージアセンブリにおいて、まずは有色材料を第１のパッケージ層として採用し、該複数のＬＥＤチップの間の隙間に充填すると共にＬＥＤチップの側壁を覆うことにより、ＬＥＤチップの間の光学的干渉を防止し、該複数のＬＥＤチップの光射出面に透明もしくは半透明の材料層を第２のパッケージ層として、光散乱効果を発揮する光散乱層として利用することができ、これによりＬＥＤパッケージアセンブリが最終的にディスプレイパネルに適用される際、グレア感を効果的に抑えることができ、更に、前記パッケージ層の中に例えば光散乱粒子などの光散乱材料を有することができる。
更に、異なる需要に応じて第２のパッケージ層の透過率を調整して表示効果を最適化することができる。例えば、室内における表示に応用される場合、半透明材料を第２のパッケージ層として選択することができ、その透過率を４０％～８０％にすることにより更にグレア感を抑えることができて好ましく、そして室外における表示に応用される場合、第２のパッケージ層として透過率が７０％以上の透明層を選択することが好ましい。
一部の実施形態では、該第２のパッケージ層の厚さは２０μｍ以下が好ましく、そして１０μｍ以下が更に好ましく、例えば１０μｍにして、各ＬＥＤチップの光射出面を基本的に同一の高さ（高低差が１０μｍ以下）にすることと合わせることで該パッケージアセンブリのピクセルエリアを大幅に増やす際においても、光射出面の統一に有利で、側壁の間の光干渉の影響を抑えることができる。
一部の実施形態では、前記配線層は第１の方向において隣り合う２つもしくは複数の発光ユニットの第１の、第２、第３のＬＥＤチップの第１の電極に並列接続し、そして第２の方向において隣り合う２つもしくは複数の発光ユニットの第１、第２、第３のＬＥＤチップの第２の電極に並列接続することにより、該複数の発光ユニットを電気的に接続して複数個一体式の発光モジュールに形成する。
本発明は、基板なしのパッケージ形式を採用し、パッケージ層で複数の発光ユニットのＬＥＤチップを固定し、そして該多層発光ユニットの背面に多層配線層を形成して該複数の発光ユニットのＬＥＤチップを直列接続／並列接続し、その中で第１の配線層は複数のピクセルエリアのＬＥＤチップに対して直列接続／並列接続し、そしてスルーホール層及び第２の配線層を用いて再配線することにより、集積的薄型小ピッチ発光ダイオードパッケージアセンブリを形成し、そして合理的配線設計により、パッケージアセンブリの外部接続パッドの数を減らすと共に、応用側の貼り付け難易度を下げ、更に製品の信頼性を高め、しかも配線層の層数を４層以下にすることで、製品の厚さの薄型化を確保し、最終製品の薄型化に寄与する。
本発明の他の特徴及び利点は、以下の説明において説明され、部分的には説明から明らかとなるか、又は本発明を実施することによって理解される。本発明の目的及び他の利点は、明細書、特許請求の範囲及び図面に具体的に指摘された構造によって実現及び達成することができる。
図面は本発明のより一層の理解のために提供するものであり、また明細書の一部を構成するものであり、本発明の実施例と共に本発明の解釈に用いられ得るが、本発明を限定するものではない。また、図面における数値は概要を示すにすぎず、比率に応じて描かれたものではない。
本発明の発光ダイオード（ＬＥＤ）パッケージアセンブリの構成を説明する斜視図である。 本発明の１つの実施形態のＬＥＤパッケージアセンブリの構成を説明する側面断面説明図である。 本発明の１つの実施形態のＬＥＤパッケージアセンブリのＬＥＤチップ配置方法が示される平面説明図である。 該実施形態のＬＥＤパッケージアセンブリのＬＥＤチップが標準的ＬＥＤチップであることが示される側面断面説明図である。 該実施形態のＬＥＤパッケージアセンブリのＬＥＤチップ固定方法が示される側面断面説明図である。 該実施形態のＬＥＤパッケージアセンブリの第１の配線層が示される側面断面説明図である。 該実施形態のＬＥＤパッケージアセンブリの第１の配線層が示される平面説明図である。 該実施形態のＬＥＤパッケージアセンブリのスルーホール層が示される側面断面説明図である。 本発明の発光ダイオードパッケージアセンブリのスルーホール層が示される平面説明図である。 該実施形態のＬＥＤパッケージアセンブリの第２の配線層が示される側面断面説明図である。 該実施形態のＬＥＤパッケージアセンブリ的の２の配線層が示される平面説明図である。 該実施形態のＬＥＤパッケージアセンブリの第１の配線層、スルーホール層、第２の配線層が示される平面説明図である。 該実施形態のＬＥＤパッケージアセンブリの回路接続状況が示される回路図である。 本発明の１つの実施形態のＬＥＤパッケージアセンブリのＬＥＤチップ配置及び第１の配線層が示される平面説明図である。 本発明の該実施形態のＬＥＤパッケージアセンブリの第２の配線層が示される平面説明図である。 本発明の該実施形態のＬＥＤパッケージアセンブリの第１の配線層、スルーホール層、第２の配線層が示される平面説明図である。 該実施形態のＬＥＤパッケージアセンブリの回路接続状況が示される回路図である。 本発明の更に１つの実施形態のＬＥＤパッケージアセンブリの配線接続状況が示される回路接続説明図である。 本発明の更に１つの実施形態のＬＥＤパッケージアセンブリの配線接続状況が示される回路接続説明図である。 本発明の更に１つの実施形態のＬＥＤパッケージアセンブリの第１の配線層が示される平面説明図である。 本発明の該実施形態のＬＥＤパッケージアセンブリの第２の配線層が示される平面説明図である。 本発明の該実施形態のＬＥＤパッケージアセンブリの第３の配線層が示される平面説明図である。 本発明の１つの実施形態のＬＥＤパッケージアセンブリの構成が示される側面断面説明図である。
以下、本発明を詳細に説明するにあたって、類似の構成要件は同じ符号で表示されることに留意されたい。
図１と図２に示されるように、本発明の発光ダイオード（ＬＥＤ）パッケージアセンブリのこの実施形態は、基板を有しないＬＥＤパッケージアセンブリであり、該ＬＥＤパッケージアセンブリは複数のＬＥＤチップによりｍ×ｎマトリックスを有する複数の発光ユニットを備えることができる。ここで、ｍとｎはいずれも１より大である整数である。各発光ユニットはいずれも波長が異なる複数のＬＥＤチップを有し、例えば、それぞれ赤色光（Ｒ）、緑色光（Ｇ）、青色光（Ｂ）を発する少なくとも３つのＬＥＤチップを有する上、更に白色光（Ｗ）を発するＬＥＤチップ（波長変換層を含む）を有することによりＲＧＢＷの組み合わせを構成することができ、このようにすればスクリーンの輝度を上げることができるため、室外での表示に適していて好ましい。また、各発光ユニットはそれぞれ１つのピクセルエリアＰｘに該当し、ピクセルと呼ばれることもある。１つの実施形態において、該ＬＥＤパッケージアセンブリは２×２のピクセルエリアを有する。各ピクセルエリアＰｘは互いに間を開けて配置された複数のＬＥＤチップ１００を備え、各ＬＥＤチップ１００はいずれも光射出面Ｓ２１を有する。該パッケージアセンブリは更に複数のＬＥＤチップ１００の間の隙間に充填されるパッケージ層２００と、該パッケージ層の上にある多層配線層と、を備える。該多層配線層は第１の配線層３１０と、スルーホール層３２０と、第２の配線層３３０とを有し、各層はそれらの間にある絶縁層５００により互いに電気的に絶縁している。そのうち、第１の配線層３１０は前記複数のＬＥＤチップの下表面に形成されると共に、複数のＬＥＤチップに直列的もしくは並列的に接続されており、該スルーホール層３２０は前記第１の配線層３１０に形成され、前記第１の配線層３１０に電気的に接続し、第２の配線層３３０は前記スルーホール層３２０に形成され、前記スルーホール層３２０に電気的に接続する。
図３に該パッケージアセンブリのＬＥＤチップ配列状態が簡単に示されている。図３に示されるように、該パッケージアセンブリは４つのピクセルエリアＰｘ１～Ｐｘ４を有し、各ピクセルエリアＰｘはそれぞれ例えば、第１のＬＥＤチップ１００Ｌ１と第２のＬＥＤチップ１００Ｌ２と第３のＬＥＤチップ１００Ｌ３とを含む複数のＬＥＤチップ１００を有する。他の実施形態では、各ピクセルエリアがそれぞれ２つだけ、もしくは３つ以上のＬＥＤチップ、例えば４つのＬＥＤチップを有することもできる。該３つのＬＥＤチップ１００Ｌ１、１００Ｌ２、１００Ｌ３は波長の異なる光を発することができ、例えばそれぞれ赤色光、緑色光、青色光を発することができる。
更に図４に示されるように、１つの上記ＬＥＤチップ１００Ｌ１～１００Ｌ３において、各上記ＬＥＤチップ１００Ｌ１～１００Ｌ３は同じ側にある一対の電極を有し、反対する第１の表面Ｓ２１と第２の表面Ｓ２２と、該第１の表面Ｓ２１と第２の表面Ｓ２２との間にある側表面Ｓ２４と、電極表面Ｓ２３とを有する。この中で、該第１の表面Ｓ２１は光射出面Ｓ２１であり、該第２の表面Ｓ２２の上に該一対の電極１１０が配置されている。更に、該ＬＥＤチップは基板１０１と、第１のタイプの半導体層１２１と、発光層１２２と、第２のタイプの半導体層１２３と、を有する。該第１のタイプの半導体層１２１と該第２のタイプの半導体層１２３はｐタイプの半導体層とｎタイプの半導体層とに分けることができる。該ＬＥＤチップは更に該第１のタイプの半導体層１２１に配置される透明基板１０１を有する。該ＬＥＤチップの電極セット１１０は該第１のタイプの半導体層１２１に電気的に接続する第１の電極１１１と、該第２のタイプの半導体層１２３に電気的に接続する第２の電極１１２とからなる。他の一部の実施形態では、各ＬＥＤチップの電極セット１１０は更に導電材料により構成された厚さ増加層を有することができる。これら厚さ増加層は該第１の電極１１１と第１の配線層との間、及び該第２の電極１１２と該第１の配線層３１０との間にそれぞれ配置され、電気メッキ、化学メッキ、またはプリントなどの方法で形成することができ、その材料としては、Ｃｕ、ＣｕｘＷ、もしくは他の導電材料を使用することができる。電極の厚さを増大することにより、前記ＬＥＤチップの側面Ｓ２４の該パッケージ層２００と接触する面積を増やすことができ、これにより前記ＬＥＤチップの該パッケージ層２００との接着力を高めることができる。各ＬＥＤチップの電極セットの厚さとしては５～２００μｍが好ましく、例えば５μｍ～３０μｍ、３０μｍ～５０μｍ、もしくは８０μｍ～１２０μｍなど、需要に応じて選択することができる。前記ＬＥＤチップ１００は通常サイズのＬＥＤチップ（通常ではチップの１辺のサイズが２００μｍを超えるものを指す）もしくはミニＬＥＤチップ（通常ではチップサイズが１００～２００μｍのものを指す）、もしくはマイクロＬＥＤチップ（通常ではチップサイズが１００μｍ未満のものを指す）であることができ、この実施形態ではミニＬＥＤチップもしくはマイクロＬＥＤチップを選択することが好ましい。
更に図３を参照し、該パッケージアセンブリにおける各ピクセルエリアＰｘにおける第１、第２、第３のＬＥＤチップ１００Ｌ１～１００Ｌ３は「一」の字状に並べられており、具体的に言うと、各発光ユニットにおける各ＬＥＤチップは、第１の方向に沿って一列に並べられ、各ＬＥＤチップにおける第１の電極と第２の電極は第２の方向に沿って並べられており、そして第１の方向と第２の方向とは基本的に直交している。この実施形態において、第１の電極１１１と第２の電極１１２とは左右に配置され、隣り合う２列のＬＥＤチップの電極の極性は相反しており、すなわち、隣り合う列のチップの電極は対称性を呈し、これにより配線が便利になり、そしてチップの間の間隔を短くすることができる。図３に示されるパッケージアセンブリを例として、１つ目のピクセルエリアＰｘ１における３つのＬＥＤチップ１００Ｌ１～１００Ｌ３の電極の極性は、２つ目のピクセルエリアＰｘ２の３つのＬＥＤチップ１００Ｌ１～Ｌ３の電極の極性と相反している。各ピクセルエリアを１つのピクセルと見なすと、各ピクセルのドットピッチＤ１は１ｍｍが好ましく、そして０.８ｍｍ以下であると更に好ましく、例えば、０.１～０.３ｍｍ、０.３～０.５ｍｍ、もしくは０.５～０.８ｍｍなどであり得る。同一のピクセルエリアＰｘにおいて、チップの間の間隔Ｄ２は１００μｍ以下が好ましく、例えば、５０～１００μｍ、もしくは５０μｍ以下などである。一部のディスプレイパネルの応用において、同一のピクセルエリアにおけるＬＥＤチップの間の間隔は５０μｍ以下であることが好ましく、例えば４０～５０μｍ、もしくは３０～４０μｍ、もしくは２０～３０μｍ、もしくは１０～２０μｍなどである。この間隔が小さければ小さいほど、該ＬＥＤパッケージアセンブリのサイズの小型化に有利となり、ディスプレイパネルの解像度を高くすることができる。
更に図２を参照し、該複数の第１、第２、第３のＬＥＤチップ１００Ｌ１～Ｌ３の周囲に第１のパッケージ層２００が充填され、該パッケージ層２００は透過率が３０％未満であることが好ましく、該パッケージ層２００の透過率が５％～２０％の範囲内にあると更に好ましく、そして該パッケージ層２００は不透明で光が通過できないものを選択することができ、具体的には光吸収成分（図示せず）を有し、光吸収成分は少なくともＬＥＤチップの側壁周辺もしくは隣り合うＬＥＤチップの間に配置され、もしくは更に少なくともＬＥＤ半導体の発光積層の周囲もしくは隣り合う半導体の発光積層の周囲に配置される。光吸収成分に関して具体的にはパッケージ層に用いられるエポキシ樹脂もしくはシリコーン内に散布された光吸収粒子、例えば黒い粉末、カーボン粉末、もしくは前記光吸収成分として黒色の樹脂を使用することもできる。該パッケージ層２００の光吸収成分が少なくともＬＥＤ側壁の周囲に配置されることで光がＬＥＤチップの側面から射出することを防止し、これによりＬＥＤチップの発光の大部分もしくは全部をＬＥＤチップの光射出面から射出することを実現し、異なるＬＥＤチップの光の側面方向におけるクロストークや混合現象を抑えることができる。一つの具体的な実施形態では、該パッケージ層２００は黒色着色剤が添加されたエポキシ樹脂もしくはシリコーンであり、これにより全部のＬＥＤパッケージアセンブリではＬＥＤチップ１００の光射出面Ｓ２１を除いて他のエリアはすべて黒色となるので、ディスプレイパネルのコントラストを高めることができると共に、各ＬＥＤチップ１００の間を該黒色パッケージ材料により仕切るので各ＬＥＤチップの間の光学的干渉を抑えることができる。一部の実施形態では、該パッケージ層２００の硬度はＤ６０以上が好ましく、そしてＤ８５以上であると更に好ましい。
更に、パッケージ層２００上に、透明または半透明の材料の層を形成して別のパッケージ層４００として、複数の第１、第２、第３のＬＥＤチップの第１の面Ｓ２１を覆うようにすることができ、これによりＬＥＤチップが露出しないようにすることができる。パッケージ層４００は、光散乱レンズとして光散乱効果をもたらすことができ、これにより、最終的にＬＥＤパッケージアセンブリがディスプレイパネルに応用された際にグレア感を効果的に低減することができる。また、パッケージ層４００は、散乱ｇ粒子などの光散乱材料を含むことができる。パッケージ層４００の厚さは、５μｍ～２０μｍであることが好ましく、例えば１０μｍである。これにより、ＬＥＤチップの光射出面を保護することができるだけでなく、パッケージ層２００に光吸収材料を用いることと合わせて、各ＬＥＤチップ間の光学的干渉を低減することができる。光透過率は４０％以上であることが好ましい。一部の実施形態では、ＬＥＤパッケージアセンブリは、屋内ディスプレイに応用され、その際、パッケージ層４００は半透明層であるとよく、好ましくは４０％～８０％、より好ましくは７０％～８０％の透過率を有し、これによりＬＥＤチップの輝度を低下させることができ、したがって、光射出のグレアを低減することができる。一部の実施形態では、該パッケージアセンブリは屋外ディスプレイに応用され、この場合、パッケージ層４００は透明層であるとよく、透過率が８０％以上であることが好ましく、８０％であることがより好ましい。
この実施形態において、該複数の第１、第２、第３のＬＥＤチップ１００Ｌ１～Ｌ３はまずＬＥＤチップ１００の光射出面Ｓ２１をチップ固定面として、例えばテープなどのサポート手段６００に一時的に接着しておいてから、電極面Ｓ２４を上向きにしてチップの間に流動性のある絶縁材料をパッケージ層２００として充填して硬化させると共に、ＬＥＤチップの電極面Ｓ２３を図５に示されるように露出させる。この実施形態において、テープ６００の厚さを５～２０μｍに制御することが好ましく、これによりパッケージ層が充填される際にＬＥＤチップが移動しないことを確保できると共に、第１、第２、第３のＬＥＤチップ１００Ｌ１～Ｌ３の第１の表面Ｓ２１を基本的に同一の水平面に確保することで、それらの高低差を基本的に１０μｍ以下に維持し、これにより該パッケージアセンブリにおいてピクセルエリアを大幅に増やす場合においても、光射出面を統一して側壁の間の光干渉による影響を抑えることができる。
多層配線層は該複数のＬＥＤチップの第２の表面の上に形成され、具体的には第１の配線層３１０と、スルーホール層３２０と、第２の配線層３３０と、を有し、第１の配線層３１０はＬＥＤチップの電極１１０に接続し、スルーホール層３２０は該第１の配線層３１０に形成され、第２の配線層３３０はスルーホール層３２０の上に形成されると共にスルーホール層３２０を経由して第１の配線層３１０に接続される。該多層配線層としては融点が４００℃を超える金属材料、例えばＡｇ、Ｃｕ、Ｎｉ、Ａｌなどを選択することが好ましく、そして各層の材料は同一でもよいし、異なっても構わない。電気メッキ、化学メッキ、またはプリントなどの方法で形成することができる。各層の厚さとしては１００μｍ以下が好ましい。
図６を参照されたい。第１の配線層３１０は、パッケージ層２００の表面に形成され、各ＬＥＤチップの電極１１０と電気的に接続されている。第１の配線層３１０のライン間の隙間には絶縁層５１０が充填され、第１の配線層３１０のＬＥＤチップから離れた表面は露出している。なお、絶縁層５１０の材料は、パッケージ層２００の材料と同じであってもよいし、異なっていてもよい。同じ材料を使用した場合、絶縁層５１０とパッケージ層２００は一体になり、区別しがたい。例えば、ＬＥＤパッケージアセンブリがディスプレイ装置に使用される実施例において、絶縁層５１０およびパッケージ層２００はいずれも、着色剤が添加されたエポキシ樹脂またはシリコーンである。一部の実施例において、絶縁層５１０は、第１の配線層３１０の表面Ｓ３１０を露出させるための研削が容易になるように、第１の配線層３１０の硬度よりも低くない硬度、例えばＤ６０以上を有し、より好ましくはＤ８５以上である。
第１の配線層３１０は複数の第１の配線と少なくとも２つの共有配線を有し、これにより複数のピクセルエリアＰｘにおけるＬＥＤチップを電気的に接続してｎ個一体式のピクセルエリアを構成する。図７を参照されたい。図７には４個一体式のパッケージアセンブリが示され、すなわち、４個のピクセルエリアのＬＥＤチップに対して直列並列接続する。他の実施形態では、４個一体式の構成に限らず、９個一体式、１６個一体式なども可能である。図７に示されるパッケージアセンブリでは、該第１の配線層３１０は２つの共有配線３１４ａ、３１４ｄと１０個の第１の配線とを有し、その中で第１の配線３１１ａ～３１１ｄはそれぞれ各ピクセルエリアＰｘの第１のチップ１００－Ｌ１の第１の電極１１１に接続され、配線３１３ａ～３１３ｄはそれぞれ各Ｐｘの第３のチップ１００－Ｌ３の第１の電極１１１に接続され、配線３１２ａはＰｘ１とＰｘ４の第２のＬＥＤチップ１００－Ｌ２の第１の電極に接続され、配線３１２ｂはＰｘ２とＰｘ３の第２のＬＥＤチップ１００－Ｌ２の第１の電極に接続され、共有配線３１４ａはＰｘ１とＰｘ２の第１、第２、第３のＬＥＤチップの第２の電極１１２に接続され、共有配線３１４ｄはＰｘ３とＰｘ４の第１、第２、第３のＬＥＤチップの第２の電極１１２に接続される。
図８及び図９を参照されたい。スルーホール層３２０は、第１の配線層３１０の表面Ｓ３１０上に位置し、絶縁層５２０に一連のスルーホール３２０を形成するものであり、スルーホールの数や位置は第１の配線層の各配線に対応しており、図９において実線の斜線で塗りつぶされたパターンが即ちスルーホールであり、各ＬＥＤチップからできるだけ引き離されている。ここで、スルーホール層５２０の材料としては絶縁層５１０の材料を参考にできる。また、スルーホール層５２０の厚さは、通常、１００μｍ以下である。実施例によっては、パッケージアセンブリはより薄型構造を有し、この場合にはスルーホール層の厚さが２０μｍ～５０μｍであるとよく、例えば２５μｍ～３０μｍとすることができる。このようにすれば、スルーホール層が厚すぎて応力や熱抵抗が過大になることを避けることができ、パッケージ構造体の強度を確保しながらも、パッケージ構造体の総厚さを低く抑えることができ、ひいてはこれが応用される製品の厚さをより薄くすることができるようになる。他の実施例としては、スルーホール層の厚さは５０μｍ～８０μｍであってもよく、例えば６０μｍとすることができ、これによりパッケージアセンブリの厚みを適度に増やし、デバイスの側壁からのピックアップを容易にすることができる。
図１０を参照されたい。第２の配線層３３０は、スルーホール層３２０上に位置し、スルーホール層３２０の各スルーホールを介して第１の配線層３１０と電気的に接続されている。第３の配線層３３０の各線路間の隙間には絶縁層５３０が充填され、第３の配線層３３０のＬＥＤチップから離れた表面は露出しており、また絶縁層５３０の材料は、絶縁層５１０の材料を参考にして設計することができる。
図１１を参照されたい。第３の配線層３３０の回路は、複数の線路３３１ａｃ、３３１ｂｄ、３３３ａｃ、３３３ｂｄと、複数の接続部３３１ａ、３３１ｂ、３３２ａ、３３２ｂ、３３３ｃ、３３３ｄ、３３４ａ、３３４ｄと、を有している。この中で、線路は同じタイプのＬＥＤチップの同じ極性の電極の接続に用いられ、例えば、線路３３１ａｃはＰｘ１とＰｘ３の第１のＬＥＤチップ１００－Ｌ１の第１の電極１１１を接続し、線路３３３ａｃは、Ｐｘ１とＰｘ３の第３のＬＥＤチップ１００－Ｌ３の第１の電極１１１を接続する。接続部は外部に接続する電極パッドとして用いられて電源と接続する。好ましい実施形態では、接続部に対応するエリアにパッドを作成する上、パッド以外のエリアをインク、もしくはエポキシ樹脂もしくは他の絶縁材料で覆うことにより、第２の配線層３３０の線路を保護する。１つの好ましい実施形態では、該第２の配線層３３０の接続部はスルーホール層の各スルーホールを完全にカバーすることで、第２の配線層のスルーホールと接触する面積を増やすと共に、製作する過程においては、スルーホール層と第２の配線層を同一のプロセスで電気伝導材料により作成できるので、電気伝導材料の形成及び研磨するプロセスを省くことにより、コストを節約すると共に、製品の安定性を高めることができる。
絶縁層５１０～５３０としては同一の材料を選択することができ、異なる材料を選択することも可能であり、具体的には、エポキシ樹脂、シリコーン、ポリイミド、ベンゾシクロブテンもしくはＰＢＯ（ポリパラフェニレンベンゾビスオキサゾール）を選択できる。同一の材料で作成する場合、該絶縁層５１０～５３０は一つの層体５００を構成するので、区別しにくい。一部の具体的実施形態では、絶縁層５１０～５３０として光が通過しないもしくは通過しにくい材料を選択し、例えば黒色の着色剤が添加されたエポキシ樹脂もしくはシリコーンを選択することにより、ＬＥＤチップからの光が配線層から射出して干渉を引き起こす状況を回避もしくは抑えることができる。光が通過しないもしくは通過しにくい材料を絶縁層とする場合、まずは配線層における金属線路のパターンを形成してから絶縁層を充填し、最後に研磨により配線層における金属線路の表面を露出させる。他の一部の実施形態では、パッケージ層２００として光が通過しないもしくは通過しにくい材料を採用する場合、絶縁層５１０～５３０は部分的もしくは全体的に光透過性材料を採用することができ、これにより絶縁層の透過率がパッケージ層２００の透過率より高くなる。該光透過層としては例えばカーボン粉末や染料などの着色剤が添加されていない材料もしくは光吸収材料、を使用する必要はなく、例えばシリコーンやエポキシ樹脂が好ましく、特に、マイクロメートルレベルの粒子（通常では粒子の直径が１マイクロメートル以上の粒子を指し、例えばカーボン粉末粒子）が含まれていないので、着色剤の添加による不均一や界面の欠陥による信頼性の低下（例えば絶縁性能の低下）の可能性を回避し、絶縁層の配線層に対するカバーの信頼性を確保できる。他の一部の実施例では、感光性材料により硬化されて絶縁層を形成することにより、制作の工程数を簡単化すると共に、チップ周辺及び電極面の非金属部分が光吸収材料からなるパッケージ層２００により覆われるので、チップの側面における光の干渉を回避できる。
図１２と図１３を参照されたい。図１２には３層の配線層の接続関係が示されており、図１３は該４個一体式の発光ユニットの等価回路図である。該４個一体式発光ユニットは接続部３３１ａ、３３１ｂ、３３２ａ、３３２ｂ、３３３ｃ、３３３ｄ、３３４ａ、３３４ｄとの８つの接続部から出力し、その中で第１のＬＥＤチップ１００－Ｌ１の第１の電極は接続部３３１ａ、３３１ｂから出力し、第２のＬＥＤチップ１００－Ｌ２の第１の電極は接続部３３２ａ、３３２ｂから出力し、第３のＬＥＤチップ１００－Ｌ２の第１の電極は接続部３３３ｃ、３３３ｄから出力し、接続部３３４ａと３３４ｄは共有電極として、それぞれＰＸ１～ＰＸ４のすべてのＬＥＤチップの第２の電極１１２に接続している。この実施形態において、まずはＬＥＤチップの配置に対し、すべてのＰｘにおけるＬＥＤチップを「一」の字に沿って配列し、具体的には、すべての発光ユニットの各ＬＥＤチップを第１の方向に沿って一列に配列し、すべてのＬＥＤチップの第１、第２の電極を第２の方向に沿って並列に配列し、そして第１の方向と第２の方向は基本的に直交するので、隣り合う２列のＬＥＤチップの電極の極性は相反する。第１の配線層３１０において、左右に隣り合うＰｘのＬＥＤチップの共有電極は１つの共有電極として接続するようになり、上下に隣り合う２つのＰｘの第２のＬＥＤチップ１００－Ｌ２(３つのチップの中間に位置する)は並列接続し（すなわち、Ｐｘ１とＰｘ３の第２のＬＥＤチップの第１の電極は並列接続、Ｐｘ１とＰｘ４の第２のＬＥＤチップの第１の電極は並列接続）、Ｐｘ１～Ｐｘ４の第１のＬＥＤチップ１００－Ｌ１、第３のＬＥＤチップ１００－Ｌ３はそれぞれ個別的にワイヤリングすることにより、該４個一体式の発光ユニットの電極端子を１０個に減らし、第２の配線層では、上下に隣り合う２つのＰｘの第１、第２のＬＥＤチップはそれぞれ更に線路により並列（すなわち、Ｐｘ１とＰｘ３の第１のＬＥＤチップの第１の電極は並列接続して１つの電極端子３３１ａを形成し、Ｐｘ２とＰｘ４の第１のＬＥＤチップの第１の電極は並列接続して１つの電極端子３３１ｂを形成し、Ｐｘ１のＰｘ３の第３のＬＥＤチップの第１の電極は並列接続して１つの電極端子３３４ｃを形成し、Ｐｘ２とＰｘ４の第３のＬＥＤチップの第１の電極は並列接続して１つの電極端子３３４ｄを形成する）、となって合わせて８つの電極端子（即ち８個の接続部）を出力することにより、該パッケージアセンブリの電極パッドの数を効果的に減らして貼り付けが便利になる。
以上に示される実施形態のパッケージアセンブリは、前記ＬＥＤチップを乗せるパッケージ基板もしくはフレームを使用しないので、該ｍ×ｎマトリックス配置の発光ユニットは主に絶縁材料層（２００、４００、５００を含む）及び配線層により固定、支持されるようになり、該パッケージアセンブリの厚さＴはほぼＬＥＤチップの厚さＴＡと配線層の厚さＴＣにより決められる。一部の具体的実施形態では、ミニＬＥＤチップを採用し、チップ厚さＴＡは４０～１５０μｍ、多層配線層の厚さＴＣは２０～２００μｍ、そして更に好ましくは前記配線層の厚さＴＣを５０～１５０μｍの間にあるように選択することにより、ＴとＴＡは１.４≦Ｔ／ＴＡ≦１０の数式を満足し、これにより厚すぎる回路層による応力の過大及び熱抵抗の過大を回避でき、パッケージの構造的強度を確保すると共に、パッケージ構造全体の厚さを減らすことができる。例えば、１つの実施形態では、ＬＥＤチップの厚さＴＡは約８０μｍ、前記パッケージアセンブリの厚さは１２０μｍ～５００μｍ、例えば１２０～２００μｍであることができ、この際すべての配線層のサブ層の厚さは２０～５０μｍであることができ、例えば３０μｍである。例えば、他の１つの実施形態では、該パッケージアセンブリのサイズが比較的に小さい場合（例えば０.４ｍｍ×０.４ｍｍもしくはもっと小さいサイズ）、パッケージアセンブリの上表面からピックアップしにくいので、パッケージアセンブリの厚さＴを適切に増やすことにより、パッケージアセンブリの側壁の面積を比較に広くしてピックアップ設備がピックアップしやすいようにすることができ、この際、パッケージアセンブリの厚さは３２０～５００μｍであることができ、例えば３４０～３６０μｍであり。ＬＥＤチップの厚さ及び／または配線層の厚さを増大させることによりパッケージアセンブリの厚さを増大させることができ、例えばＬＥＤチップの電極の厚さを増やすと共に、すべての配線層の厚さを適切に増やし、この際スルーホール層の厚さは３０～８０μｍが好ましく、他の配線層の厚さは５０～１００μｍが好ましい。一部の具体的な実施形態において、マイクロＬＥＤチップを採用し、チップ厚さＴＡは５～１０μｍ、多層配線層の厚さＴＣは２０～２００μｍであり、更に好ましくは前記配線層の厚さＴＣを５０～１５０μｍに選択することにより、前記ＴとＴＡは１０≦Ｔ／ＴＡ≦６０の数式を満足し、例えばパッケージアセンブリの厚さは５０～１００μｍ、もしくは１００～２００μｍになる。
図１４～図１７に本発明のＬＥＤパッケージアセンブリの他の１つの実施形態が示されている。図１４を参照されたい。該パッケージアセンブリは同じくｍ×ｎマトリックス配置の複数のピクセルエリアＰｘ１～Ｐｘ４を有し、図３に示されるパッケージアセンブリとの相違点は、すべてのピクセルエリアのＬＥＤチップの電極の方向がすべて同一であり、これによりチップ配列の効率及び精度を高めるのに有利である。この実施形態において、第１の配線層は第１の配線３１１ａ、３１３ｃと共有配線３１４ａ、３１４ｄとを有し、この中で３１１ａは横方向に隣り合う２つのピクセルエリアＰｘ１とＰｘ２の第１のＬＥＤチップ１００－Ｌ１を接続し、３１３ｃは横方向に隣り合う２つのピクセルエリアＰｘ３とＰｘ４の第３のＬＥＤチップ１００－Ｌ３を接続し、３１４ａは縦方向に隣り合うピクセルエリアＰｘ１とＰｘ４のすべてのＬＥＤチップを共有的に接続し、３１４ｄは縦方向に隣り合うピクセルエリアＰｘ２とＰｘ３のすべてのＬＥＤチップを共有的に接続する。図１５と１６を参照されたい。第２の配線層は接続部３３１ａ、３３１ｃ、３３２ｂ、３３２ｃ、３３３ｂ、３３３ｃ、３３４ａ、３３４ｄと、線路３３１ｃｄ、３３２ａｂ、３３２ｃｄ、３３３ａｂと、を有し、この中で３３１ｃｄは横方向に隣り合うピクセルエリアＰｘ３とＰｘ４の第１のＬＥＤチップ１００－Ｌ１を接続し、３３２ａｂは横方向に隣り合うピクセルエリアＰｘ１とＰｘ２の第２のＬＥＤチップ１００－Ｌ２を接続し、３３２ａｂは横方向に隣り合うピクセルエリアＰｘ１とＰｘ２の第２のＬＥＤチップ１００－Ｌ２を接続し、３３３ｃｄは横方向に隣り合うピクセルエリアＰｘ３とＰｘ４の第３のＬＥＤチップ１００－Ｌ３を接続する。図１７に４個一体式のパッケージアセンブリの等価回路図が示されており、この中で３３４ａと３３４ｄはそれぞれ同一の列に位置する発光ユニットのすべてのＬＥＤチップに縦方向に接続し、３３１ａ、３３１ｃ、３３２ｂ、３３２ｃ、３３３ｂ、３３３ｃはそれぞれ同一の行に位置する発光ユニットの同一のタイプのＬＥＤチップに横方向に接続する。
図１８に本発明のＬＥＤパッケージアセンブリの更に他の１つの実施形態が示されている。該ＬＥＤデバイスは同じく２×２マトリックス配置の４つのピクセルエリアＰｘ１～Ｐｘ４を有し、すべてのピクセルエリアはそれぞれ１つの発光ユニットに対応し、すべてのピクセルエリアのＬＥＤチップは同じ電極方向に沿って配列されている。図１４～１７に示されるＬＥＤパッケージアセンブリとの異なる点として、第１の配線層３３０が有する電気伝導路線３１４ａと３１４ｂは、それぞれ同一の列にあるすべてのＬＥＤチップの第２の電極１１２に接続し、第２の配線層が有する電気伝導路線３３１ａ～３３３ａ、３３１ｂ～３３３ｂ、は、それぞれ同一の行に位置する同じタイプのＬＥＤチップの第１の電極１１１に接続している。例えば、線路３３１ａは第１の行の第１のタイプのＬＥＤチップの第１の電極１１１―Ｌ１に接続し、線路３３２ａは第１の行の第２のタイプのＬＥＤチップの第１の電極１１１―Ｌ２に接続し、線路３３１ｂは第２の行的第１のタイプのＬＥＤチップの第１の電極１１１―Ｌ１に接続する。第１の配線層と第２の配線層とはそれらの間にある絶縁層により仕切られ、且つスルーホール層により電気的に接続されている。第１の配線層と第２の配線層との路線の接続方法は、入れ替えることができる。
図１９に本発明のＬＥＤパッケージアセンブリの更に１つの実施形態が示されている。該ＬＥＤデバイスは同じく４つのピクセルエリアＰｘ１～Ｐｘ４を有し、４×１のマトリックス配置となっている。まず、該ＬＥＤパッケージアセンブリは長方形もしくは長方形に類する形状になっているので、ディスプレイデバイスに応用される際の組み込みは簡単である上、配線のデザインにより外接パッドの数を最小にすることができる。具体的には、第１の配線層が有する線路３１４ａ～３１４ｄは、それぞれ縦方向からピクセルエリアＰｘ１～Ｐｘ４の各発光ユニットの第２の電極に並列接続して４つの外部接続電極端子を形成し、第２の配線層が有する３３１ａ～３３３ａはそれぞれピクセルエリアＰｘ１～Ｐｘ４における同じの第１、第２と第３のＬＥＤチップに接続して３つの外部接続電極子を形成し、これにより該ピクセルエリアＰｘ１～Ｐｘ４を１つの４個一体式発光モジュールに形成することができる６。
この実施形態において、該４個一体式のＬＥＤパッケージアセンブリは発光ユニットの配列方法を変更して４×１のマトリックス配置にすることにより、外部接続パッドの数Ｐ＝４＋ａとなり、ここでａは１つの発光ユニットにおけるチップの数である。１つの具体的な実施形態において、すべての発光ユニットは赤色光ＬＥＤチップ１００－Ｌ１と、緑色光ＬＥＤチップ１００－Ｌ２と、青色光ＬＥＤチップ１００－Ｌ３との３個のチップを有するので、必要なパッドの数は僅か７となり、パッドの数を最小化してパッケージアセンブリのサイズを小さくすることができる上、配線にも有利で応用側の貼り付けも便利となり、ショートが発生するリスクをも抑える。
図２０～２２に本発明のＬＥＤパッケージアセンブリの更にもう１つの実施形態が示されている。図２０には該ＬＥＤパッケージアセンブリのＬＥＤチップの配列状態及び第１の配線層が示されており、該ＬＥＤデバイスは同じく１６のピクセルエリアＰｘ１～Ｐｘ４を有し、４×４のマトリックス配置となっている。該１６個一体式のＬＥＤパッケージアセンブリにおいて、各発光ユニット間の間隔Ｄ１は０.１～０.５が好ましく、例えば０.２～０.５ｍｍであることができる。まずは各発光ユニットの各ＬＥＤチップを第１の方向に沿って一列に配置し、すべてのＬＥＤチップの第１、第２の電極を第２の方向に沿って並列に配置し、この中で第１の方向と第２の方向とは基本的に直交し、第１の方向において、同一の列に位置するすべてのＬＥＤチップの第２の電極を並列接続し、第２の方向において、同一の行に位置する同一タイプのＬＥＤチップの第１の電極を並列接続し、更に、同時に隣り合う列のＬＥＤチップの第１の電極と第２の電極の位置を相反にすることで、同一の行に位置する同一のＬＥＤチップの第１の電極に対する並列接続がしやすくなり、これにより配線層の線路を単純化することができる。具体的には、第１の配線層が有する共有配線３１４ａ～３１４ｄは、それぞれ共有的にＮＸ１～ＮＸ４の列の発光ユニットのＬＥＤチップの第２の電極に接続し、第１の線路が有する３１１～３１３において、３１１はＮＸ２とＮＸ３の列において同一の行に位置する第１のＬＥＤチップＬ１の第１の電極に接続し、３１２はＮＸ２とＮＸ３の列において同一の行に位置する第２のＬＥＤチップＬ２の第１の電極に接続し、３１３はＮＸ２とＮＸ３の列において同一の行にある第３のＬＥＤチップＬ３に位置する第１の電極に接続する。第１の線路は更に線路３１１ａ～３１３ａを有し、３１１ａ～３１３ａはそれぞれＮＸ１とＮＸ４の行にある第１、第２、第３のＬＥＤチップの第１の電極に接続する。図２１にスルーホール層のパターンが示され、この一連のスルーホールにおいて、スルーホール３２４は第１の配線層の共有配線３１４ａ～ｄに接続し、スルーホール３２１～３２３はそれぞれ第１の配線層の第１の線路に接続する。図２２に第２の配線層のパターンが示され、第２の配線層は線路３３１～３３３と接続部３３１ａ～３３３、３３４とを有し、この中で線路３３１は同一の行に位置する第１のＬＥＤチップの第１の電極に並列接続し、線路３３２は同一の行（例えばＮＹ１～ ＮＹ４の行）に位置する第２のＬＥＤチップの第１の電極に並列接続し、線路３３３は同一の行に位置する第３のＬＥＤチップの第１の電極に並列接続し、接続部は外部接続端子として、その中の３３１ａ～３３３ａはそれぞれ線路３３１～３３３に接続し、３３４は３２４と接続する。１つの好ましい実施形態において、接続部に対応するエリアにパッドを作成する上、パッド以外のエリアをインク、もしくはエポキシ樹脂もしくは他の絶縁材料で覆うことにより、第２の配線層の線路を保護する。
この実施形態において、ＬＥＤチップの配列及び配線層の設計を合理化することにより、配線層の線路の接続を簡単化できる上、製品の信頼性を向上し、更に、配線層の層数（外部接続パッド層を含む）を４層以下にすることにより、製品の厚さの薄型化を確保し、最終製品の薄型化にも寄与する。
図２３は基板を有しないＬＥＤパッケージアセンブリである。パッケージ層２００がＬＥＤチップの側壁と第１の配線層３１０の側壁Ｓ３１１を同時に覆う点において、図２に示されるパッケージアセンブリと異なる。このパッケージ層２００としては、光が通過しないもしくは通過しにくい材料が好ましく、例えば透過率３０％未満、例えば５～２０％が好ましく、更に、該パッケージ層として黒色の材料を選択し、例えば黒色の着色剤が添加されたエポキシ樹脂もしくはシリコーンを選択することが好ましい。絶縁層５２０と５３０としては、光が通過するもしくは通過しない材料を選択できる。
上記のように、本発明のＬＥＤパッケージアセンブリは、該パッケージ層を用いてマトリックス配置のピクセルドットを固定し、且つ、多層配線層を設計して各ピクセルのＬＥＤチップを直列に接続する。従って、本発明にはワイヤボンディングや精密配線を有する回路板を必要としないので、信頼性及びコントラストを向上している。この他、前記ＬＥＤチップの電極セットは該回路板に半田付けする必要はなく、チップの半田不良の問題を回避する上、ＬＥＤの電子装置の整合性を改善するので、本願発明の目的を確実に達成している。
以上、本発明の好ましい実施形態を説明したが、本発明はこれらに限定されるものではなく、最も広い解釈の精神および範囲内に含まれる様々な構成として、全ての修飾および均等な構成を包含するものとする。

Claims (28)

  1. 互いに間を開けて第１の方向に沿って複数の列を構成し、そして各列が該第１の方向に直交する第２の方向に沿って並べられるように配置され、いずれも反対する第１の表面と第２の表面と、該第１の表面と第２の表面との間に接続されている側面と、前記第２の表面に形成された第１の電極と第２の電極とからなる電極セットとをそれぞれ有し、前記第１の電極及び第２の電極は前記第２の方向に沿って並べられ、且つ、前記第１の表面を光射出面とする複数のＬＥＤチップと、
    前記ＬＥＤチップの間の隙間に充填されて前記ＬＥＤチップの側壁を覆うと共に、前記ＬＥＤチップの第１の電極と第２の電極を露出させる光吸収層であり、且つ、透過率が低いもしくは光が透過できない材料からなるパッケージ層と、
    前記ＬＥＤチップの第２の表面に形成されると共に、反対する第１の表面と第２の表面と、該第１の表面と第２の表面との間に接続されている側面と、を有し、且つ、前記第１の表面が前記ＬＥＤチップの電極セットに接続する配線層と、
    前記配線層をカバーするように前記パッケージ層の表面を覆い、且つ、１層または多層構造を有し、且つ、全体的に透明材料からなる絶縁層と、を備える発光ダイオードパッケージアセンブリであって、
    隣り合う２つの列の前記ＬＥＤチップの前記第１の電極と前記第２の電極は配置された位置が反対であることを特徴とする発光ダイオードパッケージアセンブリ。
  2. 前記絶縁層の透過率が５０％以上あることを特徴とする請求項１に記載の発光ダイオードパッケージアセンブリ。
  3. 前記絶縁層の透過率が前記パッケージ層の透過率より大きいことを特徴とする請求項１に記載の発光ダイオードパッケージアセンブリ。
  4. 前記絶縁層にマイクロメートルレベルの粒子が含まれていないことを特徴とする請求項１に記載の発光ダイオードパッケージアセンブリ。
  5. 前記絶縁層は硬化した感光性材料によりなるものであることを特徴とする請求項１に記載の発光ダイオードパッケージアセンブリ。
  6. 前記絶縁層の少なくとも１層の硬度は前記配線層の硬度より高いことを特徴とする請求項１に記載の発光ダイオードパッケージアセンブリ。
  7. 前記絶縁層の硬度はＤ６０以上であることを特徴とする請求項１に記載の発光ダイオードパッケージアセンブリ。
  8. 前記配線層は複数層の電気伝導回路を有し、前記絶縁層により該複数層の電気伝導回路を互いに絶縁することを特徴とする請求項１に記載の発光ダイオードパッケージアセンブリ。
  9. 前記複数層の電気伝導回路における少なくとも１層の厚さは５０μｍ以下であることを特徴とする請求項８に記載の発光ダイオードパッケージアセンブリ。
  10. 前記パッケージ層の透過率は３０％以下であることを特徴とする請求項１に記載の発光ダイオードパッケージアセンブリ。
  11. 前記ＬＥＤチップの第１の表面を覆うように前記パッケージ層に形成されて、厚さが２０μｍ以下である光透過層を更に備えることを特徴とする請求項１に記載の発光ダイオードパッケージアセンブリ。
  12. 前記光透過層の透過率は４０％～８０％であることを特徴とする請求項１１に記載の発光ダイオードパッケージアセンブリ。
  13. 前記光透過層の透過率は７０％以上であることを特徴とする請求項１１に記載の発光ダイオードパッケージアセンブリ。
  14. 前記複数のＬＥＤチップによりｍ×ｎマトリックス配置の複数の発光ユニットを構成し、前記ｍとｎはいずれも１より大である整数であり、各前記発光ユニットはいずれも第１のＬＥＤチップと第２のＬＥＤチップと第３のＬＥＤチップとを有し、そして各発光ユニットの間の間隔は１ｍｍ以下であることを特徴とする請求項１に記載の発光ダイオードパッケージアセンブリ。
  15. 前記パッケージアセンブリ全体の厚さは１００～５００μｍの範囲内であることを特徴とする請求項１に記載の発光ダイオードパッケージアセンブリ。
  16. 互いに間を開けて第１の方向に沿って複数の列を構成し、そして各列が該第１の方向に直交する第２の方向に沿って並べられるように配置され、いずれも反対する第１の表面と第２の表面と、該第１の表面と第２の表面との間に接続されている側面と、前記第２の表面に形成された第１の電極と第２の電極とからなる電極セットとをそれぞれ有し、前記第１の電極及び第２の電極は前記第２の方向に沿って並べられ、且つ、前記第１の表面を光射出面とする複数のＬＥＤチップと、
    前記ＬＥＤチップの間の隙間に充填されて前記ＬＥＤチップの側面を覆うと共に、前記ＬＥＤチップの第１の電極と第２の電極と前記第１の表面の少なくとも一部を露出させる有色層であり、且つ、透過率が低いもしくは光が透過できない材料からなる第１のパッケージ層と、
    前記第１のパッケージ層に形成され、前記ＬＥＤチップの第１の表面を覆い、且つ、前記第１のパッケージ層の透過率より大である所定の透過率を有する光透過層である第２のパッケージ層と、
    前記ＬＥＤチップの第２の表面に形成されると共に、反対する第１の表面と第２の表面と、該第１の表面と第２の表面との間に接続されている側面と、を有し、且つ、前記第１の表面が前記ＬＥＤチップの電極セットに接続する配線層と、
    前記配線層をカバーするように前記パッケージ層の表面を覆う全体的に透明材料からなる絶縁層と、を備える発光ダイオードパッケージアセンブリであって、
    隣り合う２つの列の前記ＬＥＤチップの前記第１の電極と前記第２の電極は配置された位置が反対であることを特徴とする発光ダイオードパッケージアセンブリ。
  17. 前記第１のパッケージ層の透過率は５０％以下であることを特徴とする請求項１６に記載の発光ダイオードパッケージアセンブリ。
  18. 前記第１のパッケージ層の透過率は０～３０％であることを特徴とする請求項１６に記載の発光ダイオードパッケージアセンブリ。
  19. 前記第１のパッケージ層に光吸収粒子が含まれていることを特徴とする請求項１６に記載の発光ダイオードパッケージアセンブリ。
  20. 前記第２のパッケージ層の厚さは５～２０μｍであることを特徴とする請求項１６に記載の発光ダイオードパッケージアセンブリ。
  21. 前記第２のパッケージ層は散乱層であることを特徴とする請求項１６に記載の発光ダイオードパッケージアセンブリ。
  22. 前記絶縁層は１層または多層構造を有し、そのうち少なくとも１層の硬度は前記配線層の硬度より高いことを特徴とする請求項１６に記載の発光ダイオードパッケージアセンブリ。
  23. 各前記ＬＥＤチップの光射出面の間の高低差は１０μｍ以下であることを特徴とする請求項１６に記載の発光ダイオードパッケージアセンブリ。
  24. 前記絶縁層は１層または多層構造を有し、そのうち少なくとも１層は硬化した感光性材料によりなったものであることを特徴とする請求項１６に記載の発光ダイオードパッケージアセンブリ。
  25. 前記配線層は複数層の電気伝導回路を有し、前記絶縁層により該複数層の電気伝導回路を互いに絶縁することを特徴とする請求項１６に記載の発光ダイオードパッケージアセンブリ。
  26. 前記複数のＬＥＤチップによりｍ×ｎマトリックス配置の複数の発光ユニットを構成し、前記ｍとｎはいずれも１より大である整数であり、各前記発光ユニットはいずれも第１のＬＥＤチップと第２のＬＥＤチップと第３のＬＥＤチップとを有し、そして各発光ユニットの間の間隔は１ｍｍ以下であることを特徴とする請求項１６に記載の発光ダイオードパッケージアセンブリ。
  27. 前記配線層は複数層の電気伝導回路を有し、その層数は４層以下であることを特徴とする請求項２６に記載の発光ダイオードパッケージアセンブリ。
  28. 前記パッケージアセンブリ全体の厚さは１００～５００μｍの範囲内であることを特徴とする請求項１６に記載の発光ダイオードパッケージアセンブリ。
JP2021540097A 2019-09-18 2020-06-28 発光ダイオードパッケージアセンブリ Active JP7474770B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CN201921553484.7 2019-09-18
CN201921553483.2 2019-09-18
CN201921553484.7U CN210607242U (zh) 2019-09-18 2019-09-18 发光二极管封装组件
CN201921553483.2U CN210403724U (zh) 2019-09-18 2019-09-18 发光二极管封装组件
PCT/CN2020/098503 WO2021051925A1 (zh) 2019-09-18 2020-06-28 发光二极管封装组件

Publications (2)

Publication Number Publication Date
JP2022536434A JP2022536434A (ja) 2022-08-17
JP7474770B2 true JP7474770B2 (ja) 2024-04-25

Family

ID=74883945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021540097A Active JP7474770B2 (ja) 2019-09-18 2020-06-28 発光ダイオードパッケージアセンブリ

Country Status (5)

Country Link
US (1) US20220199590A1 (ja)
EP (1) EP4033529A4 (ja)
JP (1) JP7474770B2 (ja)
KR (1) KR102644916B1 (ja)
WO (1) WO2021051925A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113597256A (zh) * 2021-07-29 2021-11-02 业成科技（成都）有限公司 显示模组及其制造方法
CN114171655A (zh) * 2021-12-31 2022-03-11 利亚德光电股份有限公司 Led芯片组件、led显示装置及led芯片组件的加工方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011066463A (ja) 2005-03-11 2011-03-31 Seoul Semiconductor Co Ltd 複数の発光セルを有する発光素子
JP2012227514A (ja) 2011-04-08 2012-11-15 Sony Corp 画素チップ、表示パネル、照明パネル、表示装置および照明装置
JP2015127834A (ja) 2009-03-06 2015-07-09 日亜化学工業株式会社 光半導体装置
JP2016510177A (ja) 2013-03-12 2016-04-04 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス部品
WO2017094461A1 (ja) 2015-12-01 2017-06-08 シャープ株式会社 画像形成素子
CN108417682A (zh) 2018-03-22 2018-08-17 厦门市三安光电科技有限公司 一种微型发光元件及其制作方法
WO2019031183A1 (ja) 2017-08-10 2019-02-14 シャープ株式会社 半導体モジュール、表示装置、及び半導体モジュールの製造方法
US20190113727A1 (en) 2017-10-17 2019-04-18 Lumileds Llc Nanostructured meta-materials and meta-surfaces to collimate light emissions from leds
CN109952641A (zh) 2019-01-15 2019-06-28 泉州三安半导体科技有限公司 发光二极管封装器件及发光装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101599472B (zh) * 2008-06-05 2011-06-08 宏齐科技股份有限公司 达成正面电性导通的无基板半导体封装结构及其制作方法
CN205248303U (zh) * 2015-12-28 2016-05-18 厦门市三安光电科技有限公司 一种led封装器件及照明装置
CN105895785B (zh) * 2016-04-25 2018-06-29 湘能华磊光电股份有限公司 倒装led芯片集成封装的光源组件结构及其制作方法
KR20170129983A (ko) * 2016-05-17 2017-11-28 삼성전자주식회사 발광소자 패키지, 이를 이용한 디스플레이 장치 및 그 제조방법
KR102650950B1 (ko) * 2017-09-29 2024-03-26 서울반도체 주식회사 발광 소자 및 그것을 갖는 표시 장치
EP4002469A4 (en) * 2019-07-19 2023-04-05 Lg Electronics Inc. MICRO-LED DISPLAY DEVICE AND METHOD OF MAKING IT
CN210607242U (zh) * 2019-09-18 2020-05-22 厦门三安光电有限公司 发光二极管封装组件
CN210403724U (zh) * 2019-09-18 2020-04-24 厦门三安光电有限公司 发光二极管封装组件

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011066463A (ja) 2005-03-11 2011-03-31 Seoul Semiconductor Co Ltd 複数の発光セルを有する発光素子
JP2015127834A (ja) 2009-03-06 2015-07-09 日亜化学工業株式会社 光半導体装置
JP2012227514A (ja) 2011-04-08 2012-11-15 Sony Corp 画素チップ、表示パネル、照明パネル、表示装置および照明装置
JP2016510177A (ja) 2013-03-12 2016-04-04 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス部品
WO2017094461A1 (ja) 2015-12-01 2017-06-08 シャープ株式会社 画像形成素子
WO2019031183A1 (ja) 2017-08-10 2019-02-14 シャープ株式会社 半導体モジュール、表示装置、及び半導体モジュールの製造方法
US20190113727A1 (en) 2017-10-17 2019-04-18 Lumileds Llc Nanostructured meta-materials and meta-surfaces to collimate light emissions from leds
CN108417682A (zh) 2018-03-22 2018-08-17 厦门市三安光电科技有限公司 一种微型发光元件及其制作方法
JP2021508937A (ja) 2018-03-22 2021-03-11 廈門市三安光電科技有限公司Ｘｉａｍｅｎ Ｓａｎ’Ａｎ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ． マイクロ発光デバイス及びその作製方法
CN109952641A (zh) 2019-01-15 2019-06-28 泉州三安半导体科技有限公司 发光二极管封装器件及发光装置

Also Published As

Publication number Publication date
KR102644916B1 (ko) 2024-03-06
JP2022536434A (ja) 2022-08-17
EP4033529A4 (en) 2023-10-25
KR20210101281A (ko) 2021-08-18
US20220199590A1 (en) 2022-06-23
WO2021051925A1 (zh) 2021-03-25
EP4033529A1 (en) 2022-07-27

Similar Documents

Publication Publication Date Title
CN210403726U (zh) 发光二极管封装组件
CN210403724U (zh) 发光二极管封装组件
JP5368987B2 (ja) Ｌｅｄモジュールおよびｌｅｄドットマトリクス表示装置
JP5652252B2 (ja) 発光装置、照明装置および表示装置
WO2015151796A1 (ja) 実装基板および電子機器
TW202029525A (zh) 發光二極體封裝元件及發光裝置
JP7474770B2 (ja) 発光ダイオードパッケージアセンブリ
CN210403768U (zh) 发光二极管封装组件
CN210607242U (zh) 发光二极管封装组件
CN106997888B (zh) 发光二极管显示装置
EP4131385A1 (en) Stacked structure, display screen and display device
US20220199592A1 (en) Light-emitting diode packaging module
CN210403725U (zh) 发光二极管封装组件
US20210193629A1 (en) Full-Color Display Module and Display Device
US20220157793A1 (en) Light-emitting device and display screen including the same
CN211743151U (zh) 发光二极管封装组件
US11741886B2 (en) Display apparatus and method of manufacturing the same
TW201916341A (zh) 顯示模組
US9006968B2 (en) Mounting substrate and optical unit
CN217485039U (zh) Led显示结构及显示屏
CN217983391U (zh) 显示模组的基板及显示模组
US20220059511A1 (en) Micro light-emitting diode display matrix module
CN114898686A (zh) 显示模组和显示面板
CN113903760A (zh) 一种堆叠结构、显示屏及显示装置
KR20220112661A (ko) 디스플레이 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230511

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230815

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20231215

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240415

R150 Certificate of patent or registration of utility model

Ref document number: 7474770

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150