CN113903760A - 一种堆叠结构、显示屏及显示装置 - Google Patents

Abstract

本申请提供了一种堆叠结构、显示屏及显示装置，该堆叠结构包括基板、至少一个驱动芯片及与每个驱动芯片对应的至少一个像素单元，一个驱动芯片及与驱动芯片对应的像素单元组成一个发光组件；基板具有第一表面，第一表面设置有线路层；驱动芯片和对应的像素单元设置于基板组件的第一表面；位于每个像素单元内的子像素分别与线路层及对应的驱动芯片电连接、线路层与驱动芯片电连接以形成控制发光回路。这种堆叠结构可以实现Micro IC驱动Micro LED的方案，有利于实现显示屏高像素显示。

Description

一种堆叠结构、显示屏及显示装置

技术领域

本申请涉及半导体封装技术领域，尤其涉及到一种堆叠结构、显示屏及显示装置。

背景技术

Micro LED(micro light-emitting diode，极微小发光二极管)为下一代显示技术，采用有源驱动的Micro LED更适用于高像素显示。

而在有源驱动中，目前常用的驱动方式为采用TFT(thin film transistor，薄膜晶体管)驱动，即通过TFT以一一对应的方式驱动Micro LED。其驱动能力较差，无法满足显示屏的高像素显示要求。

Micro IC(micro integrated circuit，极微小驱动集成电路)驱动的成像质量以及驱动能力优于TFT(thin film transistor，薄膜晶体管)驱动，因此，可以将基于MicroIC的驱动方案应用于Micro LED的显示技术中。

发明内容

本申请提供了一种堆叠结构、显示屏及显示装置，用以满足显示屏的高像素显示要求。

第一方面，本申请提供了一种堆叠结构，该堆叠结构应用于显示屏中，作为显示屏中的显示结构。其结构主要包括：基板、驱动芯片及像素单元，此处的基板可以为玻璃、硅片、蓝宝石或聚酰亚胺薄膜。基板具有第一表面，第一表面设置有线路层；将第一表面进行区域划分，使其具有至少一个像素区域，每个像素区域无交叠；在每个像素区域内，线路层上设置有一个驱动芯片和与该驱动芯片对应的至少一个像素单元设置于，且驱动芯片在第一表面的垂直投影位于像素单元在第一表面的垂直投影外，也就是说，驱动芯片与像素单元在线路层上的位置是相互独立的，不存在交叠区域；每个像素单元包括多个子像素，每个子像素分别与线路层和该子像素对应的驱动芯片电连接、线路层与对应的驱动芯片电连接以形成控制发光回路，可以实现像素单元、驱动芯片和控制驱动器互联的结构方案。此处的驱动芯片选用Micro IC，而子像素则选用Micro LED，采用Micro IC驱动Micro LED的方案有利于显示屏实现高像素显示。

在一个具体的可实施方案中，对于任意一个像素区域，位于该像素区域内的线路层的内部走线与位于像素区域外的线路层的内部走线绝缘，或者，位于该像素区域内的线路层未设置内部走线，方便后期对驱动芯片与其对应的像素单元的更换与维修。

具体地，每个所述子像素包括发光层以及与发光层分别连接的P端和N端，其中，P端与对应的驱动芯片连接，N端与线路层连接；或，P端与线路层连接，N端与对应的驱动芯片连接。

至于子像素的结构，可以是P端、发光层及N端层叠设置，且发光层位于P端及N端之间；还可以是P端、发光层及N端层叠设置，且P端及N端同层设置。当采用前一种子像素的结构，子像素相当于为垂直结构，在显示屏单位面积内，能够设置更多的子像素，从而达到更高的显示精度，提高显示屏的显示效果。

在一个具体的可实施方案中，该堆叠结构还包括分离层，所述分离层设置于所述基板与所述线路层之间，在驱动芯片和像素单元发生故障时，可以通过将分离层从基板分离实现，方便更换或维修。

此外，堆叠结构还包括与每个驱动芯片一一对应的封装层，所述封装层覆盖所述驱动芯片及与所述驱动芯片对应的多个所述子像素，以对驱动芯片和像素单元起到保护作用。

第二方面，本申请提供了一种显示屏，该显示屏包括：壳体，以及设置在所述壳体内上述任一项所述的堆叠结构。由上述描述可以看出，由于采用了上述堆叠结构，有利于显示屏实现高像素显示。

第三方面，本申请提供了一种显示装置，该显示装置包括本体以及设置在所述本体内的上述任一项所述的堆叠结构。由上述描述可以看出，由于采用了上述堆叠结构，有利于显示屏实现高像素显示由于采用了上述堆叠结构，有利于显示屏实现高像素显示。

附图说明

图1为本申请实施例提供的一种显示屏的结构示意图；

图2为本申请实施例的提供的堆叠结构的俯视图；

图3为本申请实施例中像素单元的结构示意图；

图4a为图2中M-M所在平面的剖面结构示意图；

图4b和图4c为本申请实施例的提供的堆叠结构的剖面结构示意图；

图5为图2中N-N所在平面的剖面结构示意图；

图6a和图6b为本申请实施例的提供的子像素的结构示意图；

图6c至图6e为本申请实施例的提供的堆叠结构的剖面结构示意图；

图7为本申请实施例的提供的堆叠结构的剖面结构示意图；

图8a～图14c为本申请实施例的提供的堆叠结构制备过程中的结构变化示意图。

附图标记：1-DDIC；2-显示像素；10-基板；20-驱动芯片；30-像素单元；31-子像素；311-N端；312-发光层；313-P端；40-分离层；50-线路层；51-支撑层；52-电路层；61-第一连接线；62-第二连接线；70-焊盘；80-封装层。

具体实施方式

为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述。

首先介绍一下本申请的应用场景，目前显示屏的封装结构中，显示像素的驱动方案无法满足高像素的显示效果。因此，本申请实施例提供一种堆叠结构，将这种堆叠结构应用显示屏，可以改变显示像素的驱动方式，有利于提高显示屏的显示效果。

以下实施例中所使用的术语只是为了描述特定实施例的目的，而并非旨在作为对本申请的限制。如在本申请的说明书和所附权利要求书中所使用的那样，单数表达形式“一个”、“一种”、“所述”、“上述”、“该”和“这一”旨在也包括例如“一个或多个”这种表达形式，除非其上下文中明确地有相反指示。

在本说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。

请参照图1所示的一种显示屏的结构，其中，该显示屏的显示区域A设置有多个显示像素2，在显示区域A的下方设置有DDIC1(display driving Integrated circuit，显示驱动器IC)，多个显示像素2沿方向a成行排列，沿方向b成列排列。各个显示像素2通过显示屏线路3与DDIC1实现信号连接，在工作中，外部信号控制DDIC1，然后通过显示屏线路3驱动显示区域A内的各个显示像素2工作发光，实现显示屏的图像显示效果。

图1中的每个显示像素2内形成有一个堆叠结构，堆叠结构可以参照图2所示的结构，该堆叠结构包括基板10(未在图2中示出)、线路层50、驱动芯片20以及像素单元30，驱动芯片20和像素单元30组成堆叠结构中的发光组件。驱动芯片20和像素单元30设置于线路层50上，如图2中所示，基板10所示平面为第一平面，线路层50设置于该第一平面，对该第一平面，可以划分为至少一个像素区域B(图2中示出一个像素区域B)，在像素区域B内的线路层50对应设置一个驱动芯片20以及至少一个与该驱动芯片20对应的像素单元30；驱动芯片20采用矩形形状(当然，此处仅做示例)，驱动芯片20可采用Micro IC。基板10可以采用具有一定支撑强度的材料制备而成，示例性的，基板10的材质可以是玻璃、硅、蓝宝石、PI(聚酰亚胺，是主链含有酰亚氨基团的聚合物)等材质。

需要说明的是，在本申请中不具体限定基板10上承载的驱动芯片20的个数。作为一个具体的实施方案，显示屏中的所有堆叠结构可共用一个基板10，显示屏中的驱动芯片20以阵列的方式设置在基板10上的线路层50上。并且，一个驱动芯片20所对应的像素单元30的数量也不做限定，如一个驱动芯片20可对应一个、三个、四个等不同个数的像素单元30；任意一个像素区域B内的线路层50上设置有一个驱动芯片20及至少一个与该驱动芯片20对应的至少一个像素单元30，图2中以一个像素区域B内，设置有一个驱动芯片20以及对应的12个像素单元30进行示例。

本申请实施例中，不同像素单元30的结构相同，如图2所示，每个像素单元30包括同层设置的三个子像素31，三个子像素31沿方向a单排排列。三个子像素31分别为可发射红、蓝、绿三色的子像素31。其中，图2中所示三个子像素31可以如图3所示，分别为：可发射出红色光的第一子像素31a、可发射出蓝色光的第二子像素31b、可发射出绿色光的第三子像素31c。驱动芯片20通过控制三个子像素的工作状态，可控制像素单元30发射出不同颜色的光线。

在一个可选的实施方案中，像素单元30还可包括其他可实现显示屏发出不同颜色光的要求的子像素31，如子像素31采用单色或RGB三色的子像素。在本申请不作具体限定每个像素单元30中的子像素31的个数，以及每个子像素31发光的颜色，在具体设置时，可以根据需要设定子像素31。

以图2中M-M所在平面剖切该堆叠结构，得到图4a所示的剖面结构示意图；其中，基板10的上表面为第一表面，线路层50铺设于基板10的第一表面，驱动芯片20和像素单元30(此处像素单元30以单个子像素31示出)设置于线路层50上，且驱动芯片20在第一表面的垂直投影位于像素单元30在第一表面的垂直投影外，也就是说，驱动芯片20与像素单元30在线路层50上的位置是相互独立的，不存在交叠区域；基板10作为承载结构，为驱动芯片20及像素单元30提供支撑。结合图2和图3，每个像素单元30包括多个子像素31，每个子像素31通过第一连接线61与驱动芯片20电连接，且通过第二连接线62与线路层50的GND电连接。且每个子像素31通过焊盘70固定在线路层50上，焊盘70与线路层50电连接，从而实现像素单元30分别与线路层50以及驱动芯片20电连接，驱动芯片20通过表面走线与线路层50电连接，从而实现形成控制发光回路的技术效果。其中，第一连接线61和第二连接线62的材料可以是Cu pillar(铜柱凸块)，ITO(indium tin oxides，氧化铟锡)或Cu，Au等导电材料。需要说明的是，对于每个子像素31，预留了0个、1个或多个备份焊盘。可以理解的是，每个像素单元30还可以包括传感器、振动器等元器件，这些元器件也具有用于与驱动芯片20电连接的端口以及用于与线路层50连接的端口，从而形成回路，实现其对应的功能，此处不再以图例示出。

此外，子像素31则可以通过转移工艺和焊接工艺组装线路层50上。在具体设置上述子像素31时，每个驱动芯片20对应的子像素31环绕驱动芯片20阵列设置；其中，上述对应指代的是驱动芯片20与子像素31形成电连接回路的对应关系。

而驱动芯片20可以通过粘接、金属键合、液态材料粘接等方式组装在线路层50的表面；以图2中N-N所在平面剖切该堆叠结构，得到图5所示的剖面结构示意图，其中，驱动芯片20的IO触点a可以通过RDL(redistribution layer，再布线)工艺与线路层50的IO触点b连接，也可以通过Fan out(扇出)线路与线路层50的IO触点b进行连接，以实现驱动芯片20与电路层52的电连接。

图4a中示出了子像素31与驱动芯片20同层设置于线路层50上的结构，针对不同的驱动芯片20以及子像素31的结构，还可以采用图4b或图4c所示的堆叠结构。请参照图4b，驱动芯片20的厚度相较于子像素31的厚度较大，为了方便工艺实施以及结构的完整性，可以在线路层50上形成与驱动芯片20对应的凹槽，将驱动芯片20设置于凹槽内，使得子像素31背离线路层50的表面可以与驱动芯片20背离线路层50的表面保持相对水平；同样的，如图4c中所示，子像素31的厚度则比驱动芯片20的厚度大，则可以在线路层50上形成与子像素31对应的凹槽，并将子像素31设置于凹槽内。为方便描述，以下实施例中的堆叠结构将以图4a所示的结构为例进行说明。

请继续参照图4a或图5，线路层50包括支撑层51及电路层52，支撑层51可以采用不同的材质，示例性的，线路层50的材质可以是PI、环氧树脂等材质。电路层52可以在支撑层51内部多层布线，也可以在支撑层51的表面布线。当电路层52形成于支撑层51的表面，电路层52可以为单层布线结构；当电路层52形成于支撑层51内部，电路层52可以为多层布线结构。作为一个可选的方案，可将电路层52直接设置在基板10上，通过基板10作为电路层52的支撑结构，从而无需额外制作支撑层51支撑电路层52，如采用印刷电路板或者带电路的基板10。

如图4a和图5中所示，堆叠结构还包括设置在基板10上的分离层40，在本申请实施例中分离层40可以作为一个可选的层结构。线路层50设置在分离层40上，分离层40可与基板10剥离。当一个发光组件(一个驱动芯片20以及与该驱动芯片20对应的像素单元30)检测到出现损坏时，可以用激光剥离的方法将分离层40进行分离，从而更换损坏的发光组件。上述的分离层40可以是激光感光材料(如氮化钾、氮化砷)或者化学腐蚀材料。应当理解的是，为将线路层50上的损坏的发光组件分离，对于任意一个像素区域B，可以在位于该像素区域B内的线路层50的内部不设置走线，也可以将位于该像素区域B内的线路层50的内部走线设置为与位于该像素区域B外的线路层59的内部走线不连接，使得各个像素区域B内的线路层50的内部结构相互绝缘。当然，可以理解的是，线路层50的内部走线并不影响线路层50的外部走线，此处并不对线路层50的外部走线进行限定。

由图4a可看出，以在位于像素区域B内的线路层50未进行内层布线为例，在通过分离层40分离驱动芯片20和像素单元30时，需要将与驱动芯片20和像素单元30连接的线路层50一起分离，可保证在切割线路层50时，与驱动芯片20和像素单元30一起剥离的线路层50部分没有任何电路，再将修复后的驱动芯片20和像素单元30重新设置到基板10上时，可以直接将驱动芯片20和像素单元30放置在原来的位置，然后进行外部电路连接即可。若在像素区域B内的线路层50内部布线，由于此处的内部布线不与像素区域B外的线路层50的内部布线电连接，在切割线路层50时，也不会影响像素区域B外的线路层50的内部电路功能。

此外，如图4a和图5所示，堆叠结构还包括与每个驱动芯片20一一对应的封装层80，每个封装层80将对应的驱动芯片20以及像素单元30封装，以保护驱动芯片20及像素单元30，此处的封装层80所覆盖的区域可以与上述像素区域B对应。示例性的，封装层80为梯形结构，并包裹住驱动芯片20及子像素31。封装层80为透明塑封料制备而成以便透过子像素31发出的光线。示例性的，封装层80的材料可以是COF(chip on flex，or，chip on flm，覆晶薄膜)材料，也可是透明光刻胶材料或其他透明环氧树脂材料。在堆叠结构具有封装层80时，驱动芯片20与子像素31之间的第一连接线61可如图4a中所示设置在封装层80内，并通过封装层80将其与驱动芯片20及子像素31一起封装。在包含封装层80时，线路层50的电路层52在封装层80对应的区域未设置电路，以保证在切割线路层50时，不会损坏电路层52。

在一个可选的方案中，驱动芯片20上除上述的子像素31外，还可摆放显示屏的其他器件或芯片，以使得堆叠结构集成更多功能元器件，降低非显示器件占用基板10上的面积。

关于本申请实施例中子像素31的结构，请参照图6a所示，子像素31可以为垂直结构的Micro LED，当子像素31安装于线路层50上，发光层312可以向远离基板10的一侧出光。由于发光层312向远离基板10的一侧出光，当子像素31组装在基板10上时，均可以实现检测以及维修。在图6a中子像素31的P端313、发光层312及N端311层叠设置，且发光层312位于P端313及N端311之间。在采用上述垂直的层叠结构时，可减少子像素31的体积，子像素31的尺寸可以控制在5*5um～100*100um之间。在采用图5所示的子像素31应用在图4a中所示的堆叠结构时，子像素31的P端313焊接在线路层50上的焊盘70上。子像素31的N端311通过第二连接线62与线路层50的GND触点连接，如子像素31的N端311可通过RDL与线路层50的GND触点进行连接，也可以用Fan out线路与线路层50的GND触点进行连接，以实现子像素31与电路层52的电连接。当然，也可以使子像素31的N端311焊接在线路层50上的焊盘70上，子像素31的P端313通过第二连接线62与线路层50的GND触点连接。这种垂直结构的子像素31更适用于高像素显示，可以选择更小尺寸的LED，相邻的子像素31可以分别单独焊接，防止出现焊盘70侧向溢出导致的短路问题，可以提高制备过程中的良率。

请参照图6b所示的另一种子像素31的结构，子像素31为倒装芯片型结构：P端313、发光层312及N端311层叠设置，且P端313及N端311同层设置。将这种子像素31应用图4a所示的堆叠结构中时，由于P端313及N端311位于发光层312的同一侧，则子像素31与驱动芯片20与线路层50的连接方式会与图4a中所示结构不同。具体地，如图6c所示，当P端313及N端311位于发光层312朝向线路层50的一侧，N端311可以通过第一连接线61与驱动芯片20电连接，P端313可以通过第二连接线62与线路层50的GND触点电连接(当然，也可以是P端313通过第一连接线61与驱动芯片20电连接，N端311通过第二连接线62与线路层50的GND触点电连接；且可以理解的是，在线路层50上设置有用于对接P端和N端的焊盘，此处未以图例示出)，此处，第一连接线61和第二连接线62基本贴着线路层50的表面布线即可；如图6d所示，当P端313及N端311位于发光层312背离线路层50的一侧，N端311可以通过第一连接线61走线至线路层50的表面然后沿线路层50表面布线与驱动芯片20电连接，P端313也可以通过第二连接线62走线至线路层50的表面然后沿线路层50表面布线与线路层50的GND触点电连接；还可以如图6e所示，将P端313的第二连接线62走线至封装层80表面后再布线与线路层50的GND触点连接电连接。

可以理解的是，图6a和图6b中的子像素31均可以应用在图4a所示的堆叠结构中。

请参照图7所示的堆叠结构的剖面结构示意图，堆叠结构的基板10的长度为H1，驱动芯片20的长度为H3，一个子像素31的长度为H2，对于图7所示的结构，由此可看出，在基板10的长度方向上，子像素31设置的个数可以根据H1与H2的值来确定，也就是说，在保证发光面积一致的情况下(即子像素31占用面积相同)，相比于倒装芯片结构的LED，垂直结构的子像素31可以减小整个器件的面积；而在同样的显示像素以及亮度下(即子像素31的数量相同)，可以在单位面积内设置更多的子像素31。换句话说，采用垂直结构的子像素31可以尽可能提高极限显示精度，而在未达到极限显示像素的情况下，垂直结构的子像素31可以占用更小的面积，从而实现显示屏的透明显示或者可以在器件上集成其他的微型元器件。

为方便理解本申请实施例提供的堆叠结构，下面结合附图详细说明一下其具体的制备方法。

步骤001：提供基板10。

如图8a及图8b所示，图8a示出了基板10的俯视图，图8b示出了图8a中Q-Q处的剖视图。基板10上已经设置了线路层50及分离层40。其中，线路层50中连接DDIC1控制信号的走线及触点(图中未示出)已加工完成；线路层50与基板10之间的分离层40可以采用激光感光材料(如氮化钾、氮化砷)或者化学腐蚀材料，此处不做限定。线路层50具有IO触点及GND触点，其中，IO触点为3um厚度的In制备而成，GND触点为0.05um厚度的Au制备而成，DDIC1走线连接触点镀层可采用相同镀层结构。

步骤002：设置像素单元30。

如图9a及图9b所示，图9a示出了部件的俯视图，图9b示出了图9a中R-R处的剖视图。图9a及图9b中的部分标号可参考图9a及图9b中的相同标号。子像素31采用如图6a中所示的垂直结构。子像素31通过转移工艺和焊接工艺组装在线路层50表面的焊盘70上，其中，子像素31的正极与焊盘70接触。

步骤003：设置驱动芯片20。

如图10a及图10b所示，图10a示出了部件的俯视图，图10b示出了图10a中S-S处的剖视图。图10a及图10b中的部分标号可参考图9a及图9b中的相同标号。驱动芯片20通过转移工艺，并使用芯片贴装工艺组装到线路层50上。其中转移工艺依据晶圆的制作工艺，可以采用激光转移或物理转移方式。驱动芯片20固定在线路层50上，且驱动芯片20的触点及朝上(以图10b中基板10的放置方向为参考方向)。

步骤004：采用再布线工艺实现驱动芯片20与像素单元30的电连接。

如图11a及图11b所示，图11a示出了部件的俯视图，图11b示出了图11a中T-T处的剖视图。图11a及图11b中的部分标号可参考图10a及图10b中的相同标号，通过再布线工艺将驱动芯片20与子像素31正极电连接，具体采用第一连接线61连接驱动芯片20上的IO触点和子像素31下的焊盘70。

步骤005：制备封装层80。

如图12a及图12b所示，图12a示出了部件的俯视图，图12b示出了图12a中U-U处的剖视图。图12a及图12b中的部分标号可参考图11a及图11b中的相同标号。通过平坦层打印工艺将子像素31及驱动芯片20封装，形成封装层80，通过光刻工艺露出子像素31的负极及驱动芯片20的IO触点。其中，封装层80的材料为透明材料，具体可以采用COF材料，也可是透明光刻胶材料或其他透明环氧树脂材料。

步骤006：扇出工艺及走线。

通过扇出工艺将驱动芯片20的IO触点走线到模组表面，并将每个像素单元30内的子像素31的负极连接到同一个电极上，其具体结构可以参照图2、图4a以及图5所示。以图2所示的结构为例，通过走线将驱动芯片20的8个电极a与线路层50上的IO触点b连接(如图5所示)，并将驱动芯片20上的地与子像素31的地连接，并与显示屏上的GND触点连接，实现所有信号pin导通。

至此，即可得到如图2所示的堆叠结构，完成图1所示的显示屏制备后，需要对该显示屏进行测试，包括以下步骤：

步骤007：测试。

具体的，通过DDIC1对堆叠结构进行点亮测试，若有不良的发光组件，则定位不良发光组件的位置。

步骤008：不良发光组件切割。

如图13a和图13b所示，通过激光将不良发光组件(驱动芯片20和像素单元30)进行切割。激光切线路层50及分离层40，使得不良发光组件被割裂开。

步骤009：不良发光组件剔除：

如图14a和图14b所示，通过激光烧蚀基板10表面的分离层40，将不良发光组件从基板10上剔除，整个堆叠结构的俯视图可以参照图14c所示，剔除不良发光组件的区域露出了基板10。

步骤010：不良位置的发光组件转移及固定：

通过维修设备将良好的发光组件转移到空白位置，通过加热或UV(ultraviolet，利用紫外线的)方式固化固定到基板10上，得到的结构如图4a或图5所示，此处不再以图例示出。

需要说明的是，在将良好的发光组件转移到基板10上后，还需要通过打印设备将修补后的发光组件的四周空隙位置填平，固化；并通过走线实现发光组件与基板10上线路层50的连接，实现电路导通。此处的走线可以通过CVD(chemical vapor deposition，化学气相沉积)或打印银浆方案实现。

通过以上实施例可以看出，本申请实施例中，在线路层50与基板10之间设置的分离层40可以在制备时对堆叠结构上的发光组件(驱动芯片20和像素单元30)进行更换，提高了堆叠结构在使用时的可靠性。应当理解的是，只要所揭示技术保持可操作，上述步骤的次序或执行某些动作的次序并不重要。此外，还可以同时实行两个或多于两个步骤或动作。

第二方面，本申请提供了一种显示屏，该显示屏包括：壳体，以及设置在所述壳体内上述任一项所述的堆叠结构。由上述描述可以看出，在采用像素单元30与驱动芯片20由于采用了上述堆叠结构，有利于显示屏实现高像素显示。可以理解的是，在制备该显示屏时，在上述堆叠结构的表面还需要形成用于防护的封装层、平坦层等结构，为了取得更好的显示效果，还可以根据需要设置滤光膜、偏光片(膜)等结构，此处不再赘述。

第三方面，本申请提供了一种显示装置，该显示装置包括本体以及设置在所述本体内的上述任一项所述的堆叠结构。由上述描述可以看出，由于采用了上述堆叠结构，有利于显示屏实现高像素显示。

以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种堆叠结构，其特征在于，包括基板、至少一个驱动芯片及与每个所述驱动芯片对应的至少一个像素单元；

所述基板具有第一表面，所述第一表面设置有线路层；

所述第一表面形成有至少一个像素区域，每个像素区域内的所述线路层上设置有一个驱动芯片及与所述驱动芯片对应的至少一个像素单元，且所述驱动芯片在所述第一表面的垂直投影位于所述像素单元在所述第一表面的垂直投影外；

位于每个所述像素单元内的子像素分别与所述线路层及对应的所述驱动芯片电连接、所述线路层与对应的所述驱动芯片电连接以形成控制发光回路。

2.如权利要求1所述的堆叠结构，其特征在于，

对于任意一个所述像素区域，位于所述像素区域内的线路层的内部走线与位于所述像素区域外的线路层的内部走线绝缘；或，位于所述像素区域内的线路层未设置内部走线。

3.如权利要求1或2所述的堆叠结构，其特征在于，每个所述子像素包括发光层以及与所述发光层分别连接的P端和N端；

所述P端与对应的所述驱动芯片连接，所述N端与所述线路层连接；或，所述P端与所述线路层连接，所述N端与对应的驱动芯片连接。

4.如权利要求3所述的堆叠结构，其特征在于，所述P端、所述发光层及所述N端层叠设置，且所述发光层位于所述P端及所述N端之间。

5.如权利要求3所述的堆叠结构，其特征在于，所述P端、所述发光层及所述N端层叠设置，且所述P端及所述N端同层设置。

6.如权利要求1-5中任一项所述的堆叠结构，其特征在于，还包括与每个所述驱动芯片一一对应的封装层，所述封装层覆盖所述驱动芯片及与所述驱动芯片对应的多个所述子像素。

7.如权利要求1-6中任一项所述的堆叠结构，其特征在于，还包括分离层，所述分离层设置于所述基板与所述线路层之间。

8.如权利要求1-7中任一项所述的堆叠结构，其特征在于，所述基板为玻璃、硅片、蓝宝石或聚酰亚胺薄膜。

9.一种显示屏，其特征在于，包括：壳体以及设置在所述壳体内的如权利要求1-8中任一项所述的堆叠结构。

10.一种显示装置，其特征在于，包括本体以及设置在所述本体内的如权利要求1-8中任一项所述的堆叠结构。

Images