JP6915029B2 - マイクロ発光素子及び画像表示素子 - Google Patents

マイクロ発光素子及び画像表示素子 Download PDF

Info

Publication number
JP6915029B2
JP6915029B2 JP2019200099A JP2019200099A JP6915029B2 JP 6915029 B2 JP6915029 B2 JP 6915029B2 JP 2019200099 A JP2019200099 A JP 2019200099A JP 2019200099 A JP2019200099 A JP 2019200099A JP 6915029 B2 JP6915029 B2 JP 6915029B2
Authority
JP
Japan
Prior art keywords
light emitting
layer
electrode
conductive layer
micro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019200099A
Other languages
English (en)
Other versions
JP2020088383A (ja
Inventor
勝次 井口
勝次 井口
崇 栗栖
崇 栗栖
真澄 前川
真澄 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2020088383A publication Critical patent/JP2020088383A/ja
Application granted granted Critical
Publication of JP6915029B2 publication Critical patent/JP6915029B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Description

本発明は、マイクロ発光素子、及びそれを含む画像表示素子に関する。
駆動回路基板（driving circuit substrate）上に、画素を構成するマイクロ発光素子が複数配置された表示素子が提案されている。例えば、特許文献１に開示されている技術では、シリコン基板の上に駆動回路が形成され、駆動回路の上に紫外光を発光する微小な発光ダイオード（ＬＥＤ）アレイが配置される。又、前記技術では、発光ダイオードアレイの上に、紫外光を赤色、緑色、及び青色の可視光へ変換する波長変換層（wavelength conversion layer）が設けられる事により、カラー画像を表示する小型の表示素子が開示されている。
このような表示素子は、小型でありながら、輝度が高く、耐久性も高いという特性を有している。この為、眼鏡型端末（glasses-like devices）、ヘッドアップディスプレイ（ＨＵＤ：Head-Up Display）等の表示装置用の表示素子として期待されている。
この様な表示素子の製造方法としては、駆動回路基板の材料とマイクロ発光素子の材料とが異なる為、両者を別々に形成した後に貼り合わせる方法が一般的である。製造方法及び製造コストに大きな影響を与えるマイクロ発光素子の電極の配置に関しては、種々の構造、及びその製造方法が提案されている。例えば、特許文献１及び２に開示されている様に、マイクロ発光素子の電極を異なる面に形成する場合や、特許文献３に開示されている様に、マイクロ発光素子の電極を同一面に形成する場合等が挙げられる。
日本国公開特許公報「特開２００２−１４１４９２号公報（２００２年５月１７日公開）」 米国公開特許公報「第２０１６／０２７６３２９号明細書（２０１６年９月２２日公開）」 国際公開特許公報「第２０１７／０９４４６１号明細書（２０１７年６月８日公開）」
しかしながら、上述の特許文献１、２に開示されたマイクロ発光素子及び表示素子の構造には、以下の様な課題が存在する。まず、マイクロ発光素子の発光層で発生した光の内、多くの割合（数十％）の光がマイクロ発光素子の側面から隣接するマイクロ発光素子に向けて放出される。この様な光は隣接するマイクロ発光素子に吸収され、当該マイクロ発光素子から再放出される事で、本来、光を放出すべきマイクロ発光素子以外のマイクロ発光素子が発光している様に見える光クロストークが生じる。
マイクロ発光素子同士が化合物半導体によって繋がっている場合には、化合物半導体を介して隣接するマイクロ発光素子へ光が漏れる事で、同様の光クロストークが生じる。この様な光クロストークによってコントラストの低下、及び色純度（color purity）の低下といった問題が生じる。
マイクロ発光素子の側面からの光放出によって多くの光が失われる上に、光がマイクロ発光素子の内部に閉じ込められる事で、マイクロ発光素子で発生した光の内、外部に放出される光の割合が低くなり、発光効率（light emission efficiency）が低くなるという問題が生じる。この様な光取り出し効率（light extraction efficiency）の低下は、マイクロ発光素子を構成する化合物半導体の屈折率が空気及び樹脂の屈折率に比べて大きい為に生じる現象である。発光効率の低下により、消費電力の増加、及び発熱による温度上昇といった問題が発生する。
本発明の一態様は、前記の問題点に鑑みて為されたものであり、その目的は、互いに隣接するマイクロ発光素子間の光クロストークを防ぐ事で、コントラストの低下、及び色純度の低下を防止すると共に、マイクロ発光素子の発光効率を向上する事で、消費電力を低減する事にある。
前記の課題を解決するために、（１）本発明の一実施形態は、光放出面側から順に、第１導電層、発光層、及び前記第１導電層とは反対導電型の第２導電層が積層した化合物半導体を備えるマイクロ発光素子であって、前記光放出面側とは反対側の面には、前記第２導電層と導通する第１金属膜が配置されており、前記第１金属膜は前記第２導電層を覆っており、前記発光層の周囲には傾斜面が形成されており、前記傾斜面から前記光放出面まで至る第１導電層側面の第１傾斜角度は、前記傾斜面の第２傾斜角度より大きい角度であり、前記傾斜面及び前記第１導電層側面が共に第２金属膜で覆われており、前記傾斜面と前記第２金属膜との間に第１透明絶縁膜が配置されており、前記第２金属膜は、前記化合物半導体側に、可視光に対して所定の反射率を有する金属層を有するとともに光を遮蔽し、前記第１透明絶縁膜は、前記傾斜面と前記第１導電層側面との両方に連続して配置されている事を特徴とするマイクロ発光素子。
（２）本発明の一実施形態は、光放出面側から順に、第１導電層、発光層、及び前記第１導電層とは反対導電型の第２導電層が積層した化合物半導体を備えるマイクロ発光素子であって、前記光放出面側とは反対側の面には、前記第２導電層と導通する第１金属膜が配置されており、前記第１金属膜は前記第２導電層を覆っており、前記発光層の周囲には傾斜面が形成されており、前記傾斜面は前記光放出面まで延伸し、かつ、第２金属膜で覆われており、前記傾斜面と前記第２金属膜との間に第１透明絶縁膜が配置されており、前記第２金属膜は、前記化合物半導体側に、可視光に対して所定の反射率を有する金属層を有するとともに光を遮蔽し、前記第１透明絶縁膜は、前記発光層から前記光放出面まで連続して配置されている事を特徴とするマイクロ発光素子。
（３）本発明の一実施形態は、光放出面側から順に、第１導電層、発光層、及び前記第１導電層とは反対導電型の第２導電層が積層した化合物半導体を備えるマイクロ発光素子であって、前記光放出面側とは反対側の面には、前記第２導電層と導通する第１金属膜が配置されており、前記第１金属膜は前記第２導電層を覆っており、前記発光層の周囲には傾斜面が形成されており、前記傾斜面から前記光放出面まで至る第１導電層側面の第１傾斜角度は、前記傾斜面の第２傾斜角度より大きい角度であり、前記傾斜面及び前記第１導電層側面が共に第２金属膜で覆われており、前記傾斜面と前記第２金属膜との間に第１透明絶縁膜が配置されており、前記第２金属膜は、前記化合物半導体側に、可視光に対して所定の反射率を有する金属層を有するとともに光を遮蔽し、前記第２導電層と前記第１金属膜との間に、第３透明絶縁膜が配置されている事を特徴とするマイクロ発光素子。
（４）本発明の一実施形態は、光放出面側から順に、第１導電層、発光層、及び前記第１導電層とは反対導電型の第２導電層が積層した化合物半導体を備えるマイクロ発光素子であって、前記光放出面側とは反対側の面には、前記第２導電層と導通する第１金属膜が配置されており、前記第１金属膜は前記第２導電層を覆っており、前記発光層の周囲には傾斜面が形成されており、前記傾斜面から前記光放出面まで至る第１導電層側面の第１傾斜角度は、前記傾斜面の第２傾斜角度より大きい角度であり、前記傾斜面及び前記第１導電層側面が共に第２金属膜で覆われており、前記傾斜面と前記第２金属膜との間に第１透明絶縁膜が配置されており、前記光放出面側とは反対側からの平面視において、前記第２金属膜が前記第１金属膜と重なって配置されている事を特徴とするマイクロ発光素子。
（５）本発明のある実施形態は、前記（１）から前記（４）の何れかの構成に加え、前記第１透明絶縁膜の膜厚は７５ｎｍ以上である事を特徴とするマイクロ発光素子。
（６）本発明のある実施形態は、前記（５）の構成に加え、前記第１透明絶縁膜の膜厚は４００ｎｍ以上である事を特徴とするマイクロ発光素子。
（７）本発明のある実施形態は、前記（１）、前記（３）、前記（４）の何れかの構成に加え、前記第２傾斜角度は６０°以下である事を特徴とするマイクロ発光素子。
（８）本発明のある実施形態は、前記（７）の構成に加え、前記第２傾斜角度は５０°以下である事を特徴とするマイクロ発光素子。
（９）本発明のある実施形態は、前記（１）から前記（４）の何れかの構成に加え、前記第１金属膜は、前記化合物半導体側に、銀又はアルミニュウムを主成分とする層を有する事を特徴とするマイクロ発光素子。
（１０）本発明のある実施形態は、前記（１）または前記（２）の構成に加え、前記金属層は、銀又はアルミニュウムを主成分とする層である事を特徴とするマイクロ発光素子。
（１１）本発明のある実施形態は、前記（１）から前記（４）の何れかの構成に加え、前記第１透明絶縁膜はＳｉＯ２膜である事を特徴とするマイクロ発光素子。
（１２）本発明のある実施形態は、前記（１）、前記（３）、前記（４）の何れかの構成に加え、前記第１傾斜角度は９０°未満である事を特徴とするマイクロ発光素子。
（１３）本発明のある実施形態は、前記（１）、前記（３）、前記（４）の何れかの構成に加え、前記第２金属膜は、前記第１導電層と導通している事を特徴とするマイクロ発光素子。
（１４）本発明のある実施形態は、前記（１３）の構成に加え、前記光放出面側とは反対側の面に、前記第２金属膜と導通する第２電極を有する事を特徴とするマイクロ発光素子。
（１５）本発明の一実施形態は、光放出面側から順に、第１導電層、発光層、及び前記第１導電層とは反対導電型の第２導電層が積層した化合物半導体を備えるマイクロ発光素子であって、前記光放出面側とは反対側の面には、前記第２導電層と導通する第１金属膜が配置されており、前記第１金属膜は前記第２導電層を覆っており、前記発光層の周囲には傾斜面が形成されており、前記傾斜面から前記光放出面まで至る第１導電層側面の第１傾斜角度は、前記傾斜面の第２傾斜角度より大きい角度であり、前記傾斜面及び前記第１導電層側面が共に第２金属膜で覆われており、前記傾斜面と前記第２金属膜との間に第１透明絶縁膜が配置されており、前記第１導電層における前記光放出面側の面に、前記第１導電層と導通する透明導電膜から成る光放出面側電極を有する事を特徴とするマイクロ発光素子。
（１６）本発明のある実施形態は、前記（１）から前記（１５）の何れかの構成に加え、前記マイクロ発光素子が２次元アレイ状に駆動回路基板上に配置された画素領域を有し、前記マイクロ発光素子における前記光放出面側とは反対側の面が前記駆動回路基板の表面に対面しており、前記駆動回路基板における前記画素領域の表面には、前記マイクロ発光素子に電流を供給する為の第１駆動電極が２次元アレイ状に配置されており、前記光放出面側とは反対側の面に配置され、かつ、前記第１金属膜と導通する第１電極と前記第１駆動電極とが１対１の関係で接続されている事を特徴とする画像表示素子。
（１７）本発明のある実施形態は、前記（１５）の構成に加え、前記マイクロ発光素子が２次元アレイ状に駆動回路基板上に配置された画素領域を有し、前記マイクロ発光素子における前記光放出面側とは反対側の面が前記駆動回路基板の表面に対面しており、前記駆動回路基板における前記画素領域の表面には、前記マイクロ発光素子に電流を供給する為の第１駆動電極が２次元アレイ状に配置されており、前記光放出面側とは反対側の面に配置され、かつ、前記第１金属膜と導通する第１電極と前記第１駆動電極とが１対１の関係で接続されており、前記駆動回路基板における前記画素領域の外側の表面には、第２駆動電極が配置されており、前記第２駆動電極は、前記光放出面側電極と導通する事を特徴とする画像表示素子。
（１８）本発明のある実施形態は、前記（１４）の構成に加え、前記マイクロ発光素子が２次元アレイ状に駆動回路基板上に配置された画素領域を有し、前記マイクロ発光素子における前記光放出面側とは反対側の面が前記駆動回路基板の表面に対面しており、前記駆動回路基板における前記画素領域の表面には、前記マイクロ発光素子に電流を供給する為の第１駆動電極及び第２駆動電極が２次元アレイ状に配置されており、前記光放出面側とは反対側の面に配置され、かつ、前記第１金属膜と導通する第１電極と前記第１駆動電極とが１対１の関係で接続されており、前記第２電極と前記第２駆動電極とが接続されている事を特徴とする画像表示素子。
互いに隣接するマイクロ発光素子間の光クロストークを防ぐ事で、コントラストの低下、及び色純度の低下を防止すると共に、マイクロ発光素子の発光効率を向上する事で、消費電力を低減する事ができる。
（ａ）は、本発明の実施形態１に係る画像表示素子の断面模式図である。（ｂ）は、本発明の実施形態１に係るマイクロ発光素子の断面模式図である。（ｃ）は、本発明の実施形態１に係るマイクロ発光素子の平面模式図である。 （ａ）から（ｇ）は、本発明の実施形態１に係るマイクロ発光素子の製造工程（manufacturing flow）を示す断面模式図である。 （ａ）から（ｅ）は、本発明の実施形態１に係る画像表示素子の製造工程を示す断面模式図である。 （ａ）は、直方体構造のマイクロ発光素子の鳥瞰図であり、（ｂ）は、本発明の実施形態１に係る屈折四角錐台（Truncated bent pyramid type）構造のマイクロ発光素子１００の鳥瞰図である。 光取り出し効率における透明絶縁膜（transparent insulating film）の膜厚依存性のシミュレーション結果を示す図である。 （ａ）から（ｅ）は、図１の（ａ）に示す画像表示素子において、光取り出し効率における各部の寸法及び角度依存性のシミュレーション結果を示す図である。 本発明の実施形態２に係る画像表示素子の断面模式図である。 （ａ）から（ｄ）は、本発明の実施形態２に係る画像表示素子の製造工程を示す断面模式図である。 （ａ）は、本発明の実施形態３に係る画像表示素子の断面模式図である。（ｂ）は、本発明の実施形態３に係るマイクロ発光素子の平面模式図である。 （ａ）から（ｇ）は、本発明の実施形態３に係る画像表示素子の製造工程を示す断面模式図である。 本発明の実施形態４に係る画像表示素子の断面模式図である。 （ａ）から（ｆ）は、本発明の実施形態４に係る画像表示素子の製造工程を示す断面模式図である。 本発明の実施形態５に係る画像表示素子の断面模式図である。 （ａ）から（ｅ）は、本発明の実施形態５に係る画像表示素子の製造工程を示す断面模式図である。 （ａ）から（ｆ）は、図１３に示す画像表示素子において、光取り出し効率における各部の寸法及び角度依存性のシミュレーション結果を示す図である。 （ａ）から（ｄ）は、本発明の実施形態６に係る画像表示素子の製造工程を示す断面模式図である。 （ａ）から（ｄ）は、本発明の実施形態７に係る画像表示素子の製造工程を示す断面模式図である。 （ａ）は、本発明の実施形態８に係る四角錐台構造（Truncated pyramid type）のマイクロ発光素子の鳥瞰図であり、（ｂ）は、光取り出し効率における傾斜角度の依存性のシミュレーション結果を示す図であり、（ｃ）は、光取り出し効率における透明絶縁膜の膜厚依存性のシミュレーション結果を示す図である。 本発明の実施形態９に係る画像表示素子の断面模式図である。 （ａ）から（ｆ）は、本発明の実施形態９に係るマイクロ発光素子の製造工程を示す断面模式図である。 （ａ）から（ｃ）は、本発明の実施形態９に係る画像表示素子の製造工程を示す断面模式図である。 （ａ）から（ｆ）は、本発明の実施形態１０に係るマイクロ発光素子の製造工程を示す断面模式図である。 （ａ）から（ｊ）は、本発明の実施形態１１に係るマイクロ発光素子の製造工程を示す断面模式図である。 （ａ）から（ｉ）は、本発明の実施形態１２に係るマイクロ発光素子の製造工程を示す断面模式図である。
〔実施形態１〕
（画像表示素子２００の構成）
図１の（ａ）は、本発明の実施形態１に係る画像表示素子２００の断面模式図である。図１の（ｂ）は、本発明の実施形態１に係るマイクロ発光素子１００の断面模式図である。図１の（ｃ）は、本発明の実施形態１に係るマイクロ発光素子１００の平面模式図である。以下に、複数のマイクロ発光素子１００を有する画像表示素子２００を例に挙げ、図１から図６を用いて画像表示素子２００を説明する。画像表示素子２００の構成の説明において、光放出面（light emitting surface）を上面、光放出面側とは反対側の面を下面、上面及び下面以外の側方の面を側面と称する。
図１の（ａ）に示す様に、画像表示素子２００は、複数のマイクロ発光素子１００及び駆動回路基板５０を含む。駆動回路基板５０は、画素領域１（pixel region）にあるマイクロ発光素子１００に電流を供給し、発光を制御する。画素領域１は、マイクロ発光素子１００が２次元アレイ状に駆動回路基板５０上に配置された領域であり、画像表示素子２００は画素領域１を有する。
マイクロ発光素子１００は、駆動回路基板５０とは反対側に光を放出する。マイクロ発光素子１００における光放出面側には、波長変換層、光拡散層（light diffusion layer）、カラーフィルター、マイクロレンズ等を配置しても良いが、これらは本発明の一態様とは直接関係しない為、図中には記載しない。
駆動回路基板５０は、マイクロ発光素子駆動回路（micro light emitting element driving circuit）、行選択回路、列信号出力回路、画像処理回路、及び入出力回路等により構成されている。前記マイクロ発光素子駆動回路は、各マイクロ発光素子１００に供給する電流を制御する。前記行選択回路は、２次元マトリックス状に配置されたマイクロ発光素子１００の各行を選択する。前記列信号出力回路は、各列に発光信号を出力する。前記画像処理回路は、入力信号に基づいて発光信号を算出する。
駆動回路基板５０における接合面側の表面には、マイクロ発光素子１００と接続するＰ側電極（P-drive electrode）５１（第１駆動電極）、及びＮ側電極（N-drive electrode）５２（第２駆動電極）が配置されている。つまり、駆動回路基板５０の表面は、マイクロ発光素子１００における光放出面側とは反対側の面に対面している。駆動回路基板５０は、一般的には、ＬＳＩが形成されたシリコン基板（半導体基板）であり、公知の技術で製造する事ができる為、その機能及び構成に関しては詳述しない。
駆動回路基板５０における画素領域１の表面には、マイクロ発光素子１００に電流を供給する為のＰ側電極５１が２次元アレイ状に配置されている。又、駆動回路基板５０における画素領域１の外側の表面（Ｎ接続領域３の表面）には、Ｎ側電極５２が配置されている。Ｎ側電極５２は、金属反射層２０Ｗを介して共通Ｎ電極（common N-electrode）４０（光放出面側電極）と導通する。
尚、マイクロ発光素子１００の形状としては、矩形、多角形、円形、楕円形等の様々な平面形状を取り得るが、マイクロ発光素子１００の上面の長手方向に沿った最も大きい長さは、６０μｍ以下である。画像表示素子２００については、画素領域１に３０００個以上のマイクロ発光素子１００が集積されている。
マイクロ発光素子１００は、化合物半導体１４を含む。化合物半導体１４は、一般に、光放出面側から順に、Ｎ側層（N-side layer）１１（第１導電層）、発光層（light emission layer）１２、及びＰ側層（P-side layer）１３（第２導電層）が積層される事により構成される。Ｐ側層１３は、Ｎ側層１１とは反対導電型を有する。
化合物半導体１４は、例えば、マイクロ発光素子１００が紫外光から緑色までの波長帯で発光する場合、窒化物半導体（ＡｌＩｎＧａＮ系）であり、マイクロ発光素子１００が黄緑色から赤色までの波長帯で発光する場合、ＡｌＩｎＧａＰ系の半導体である。又、化合物半導体１４は、マイクロ発光素子１００が赤色から赤外線までの波長帯で発光する場合、ＡｌＧａＡｓ系又はＧａＡｓ系の半導体である。
以下では、化合物半導体１４について、Ｎ側層１１が光放出面側に配置される構成について説明するが、Ｐ側層１３が光放出面側に配置される構成も可能である。Ｎ側層１１、発光層１２、及びＰ側層１３はそれぞれ、通常、単層ではなく複数の層を含んで最適化されているが、本発明の一態様とは直接関係しない為、Ｎ側層１１、発光層１２、及びＰ側層１３の詳細な構造に関しては詳述しない。
通常、発光層１２は、Ｎ型層（N-type layer）とＰ型層（P-type layer）とに挟まれているが、Ｎ型層及びＰ型層がノンドープ層、又は導電性が逆であるドーパントを有する層を含む場合もあり得る。この為、以下では、Ｎ型層及びＰ型層についてはそれぞれ、Ｎ側層及びＰ側層と記載する。
駆動回路基板５０の表面は、複数のマイクロ発光素子１００と接合する接合面（bonding surface）であり、複数のマイクロ発光素子１００が貼り合わせられる。本実施形態では、マイクロ発光素子１００は所謂、上下電極タイプ（vertical type）である。マイクロ発光素子１００は、一方の面にＰ電極（P-electrode）２０Ｐ（第１電極）を有し、他方の面に共通Ｎ電極４０を有する。
具体的には、マイクロ発光素子１００において、光放出面側に共通Ｎ電極４０が配置されており、光放出面側とは反対側の面にＰ電極２０Ｐが配置されている。マイクロ発光素子１００の光放出面は、マイクロ発光素子１００の上面であり、マイクロ発光素子１００の光放出面とは反対側は、マイクロ発光素子１００の下側である。Ｐ電極２０ＰとＰ側電極５１とは１対１の関係で接続されている。
画素領域１では、マイクロ発光素子１００の下面に、Ｐ側層１３と接続するＰ電極２０Ｐが配置され、Ｐ電極２０Ｐは、接続材（bonding material）７０を介して、駆動回路基板５０上のＰ側電極５１と接続されており、駆動回路基板５０から供給される電流をＰ側層１３に伝える。
Ｐ側層１３を通過した電流は、発光層１２及びＮ側層１１を更に通過し、共通Ｎ電極４０に流れ、画素領域１の外側にあるＮ接続領域（N connection region）３において、駆動回路基板５０のＮ側電極５２に流れる。この様にして、駆動回路基板５０より供給される電流量に応じて、マイクロ発光素子１００は所定の強度で光を発光する。
又、図１ではＰ電極２０ＰとＰ側電極５１とを接続する構造と同一構造によって、共通Ｎ電極４０とＮ側電極５２とを接続する為に、マイクロ発光素子１００の材料と同一材料で構成されるダミー素子（dummy connection element）１０１を用いている。この構成によって、マイクロ発光素子１００と駆動回路基板５０との接続工程を簡略化する事ができる。尚、共通Ｎ電極４０とＮ側電極５２との接続方法は、Ｐ電極２０ＰとのＰ側電極５１との接続方法と異なっても良い。又、ダミー素子１０１は、図１の（ａ）又は（ｂ）における紙面奥方向に長く伸びる棒状に加工されても良い。
Ｐ側層１３の下面はＰ電極層（P-side metal layer）１０（第１金属膜）に接している。Ｐ電極層１０は、Ｐ側層１３の下面に達した光を、効率良く上方に反射する必要があり、Ｐ側層１３の下面の大半の部分を覆っている事が好ましい。Ｐ電極層１０は下方への光の放出を防止している。Ｐ電極層１０は、光放出面側とは反対側の面に配置されており、Ｐ電極２０Ｐ及びＰ側層１３と導通する。Ｐ電極層１０は、光放出面側とは反対側の面からＰ側層１３を覆っている。
Ｐ電極層１０は単層より成る構成でも複数層より成る構成でも良いが、Ｐ電極層１０におけるＰ側層１３と接する側には、可視光に対する反射率が大きい金属層が配置される事が好ましい。例えば、Ｐ電極層１０は、Ｐ側層１３側に、銀又はアルミニュウムを主成分とする金属層Ｍ１を有する。これらの金属層Ｍ１とＰ側層１３との間に良好なオーミック接触を実現する為に、パラジュウム又はニッケル等の金属を部分的に配置しても良いし、非常に薄いパラジュウム又はニッケル等の金属膜を配置しても良い。
共通Ｎ電極４０は、Ｎ側層１１と導通する透明導電層（transparent conductive layer）、つまり、透明導電膜から成る。共通Ｎ電極４０は、例えばＩＴＯ（Indium-Tin-Oxide、インジュウム錫酸化物）、ＩＺＯ（Indium-Zinc-Oxide、インジュウム亜鉛酸化物）等の酸化物半導体であっても良いし、銀ナノファイバー膜等であっても良い。
又、共通Ｎ電極４０は、充填材（filling material）６０の上部に配置されるメッシュ状の金属薄膜であっても良い。マイクロ発光素子１００は、Ｎ側層１１における光放出面側の面に、共通Ｎ電極４０を有する。充填材６０は、複数のマイクロ発光素子１００間に形成された分離溝（isolation trench）１８に充填される。
マイクロ発光素子１００は、分離溝１８によって個々に分割されている。この為、互いに隣接するマイクロ発光素子１００間の光漏洩が生じる事を防ぐ事ができる。発光層１２の側面の全周囲は、傾斜面（slope）１６Ｓの一部を構成している。つまり、発光層１２の周囲には傾斜面１６Ｓが形成されている。傾斜面１６Ｓは、Ｎ側層１１の側面の一部、発光層１２の側面の全周囲、及びＰ側層１３の側面の一部の全周囲を構成している。図１の（ｃ）に示す様に、マイクロ発光素子１００の平面形状が矩形状である場合、１つのマイクロ発光素子１００の側面の周囲の一部は、４つの傾斜面１６Ｓを構成している。尚、Ｐ側層１３の側面全体が、発光層１２と同様に傾斜する事が好ましいが、製造工程によっては、Ｐ側層１３の下面が傾斜する場合もあり得る。
尚、本実施形態では、マイクロ発光素子１００の平面形状が矩形状である場合を説明しているが、マイクロ発光素子１００の平面形状が多角形である場合、複数の傾斜面１６Ｓが構成される。具体的には、マイクロ発光素子１００の平面形状の多角形の角がＮ（Ｎは自然数）個である場合、Ｎ個の傾斜面１６Ｓが構成される。
又、マイクロ発光素子１００の平面形状が円形である場合、傾斜面１６Ｓは円錐台の側面で構成される。傾斜面１６Ｓの傾斜角度θｅ（第２傾斜角度）は、大凡４０°以上５５°以下であり、製造のバラツキ等を考慮すると３５°以上６０°以下である事が好ましい。傾斜角度θｅは、傾斜面１６Ｓと発光層１２の水平面Ｓ１（上面）とのなす角度である。
図１の（ｂ）に示す様に、傾斜面１６Ｓは、Ｐ側層１３の側面からＮ側層１１の側面の一部まで延伸しているが、光放出面、つまり、マイクロ発光素子１００の上面までは達していない。Ｎ側層１１の側面の一部は、Ｎ側層側面（side surface）１１Ｓ（第１導電層側面）を構成している。Ｎ側層側面１１Ｓは、傾斜面１６Ｓから光放出面まで至る。
Ｎ側層側面１１Ｓの傾斜角度θｂ（第１傾斜角度）は、傾斜角度θｅより大きい角度である。傾斜角度θｂは、９０°未満であり、小さい程好ましい。発光層１２の水平面Ｓ１とＮ側層１１の水平面Ｓ２（上面）とが平行である場合、傾斜角度θｂは、Ｎ側層側面１１ＳとＮ側層１１の水平面Ｓ２とのなす角度である。一方、発光層１２の水平面Ｓ１とＮ側層１１の水平面Ｓ２とが平行でない場合、傾斜角度θｂは、Ｎ側層側面１１ＳとＮ側層１１の水平面Ｓ２とのなす角度である。
しかし、マイクロ発光素子１００の大きさが小さい場合（例えば、マイクロ発光素子１００の上面の長辺が１０μｍ以下である場合）、傾斜角度θｂが小さくなると、発光層１２の水平面の面積が縮小する。発光層１２の水平面の面積が縮小すると、発光層１２を通過する電流の電流密度が増加し、内部量子効率が低下する場合がある。よって、傾斜角度θｂは、７０°以上８５°以下程度である事が好ましい。
傾斜面１６Ｓ及びＮ側層側面１１Ｓは、透明絶縁膜１７（第１透明絶縁膜）に覆われており、透明絶縁膜１７は、金属反射層（第２金属膜）２０Ｗによって覆われている。つまり、傾斜面１６Ｓ及びＮ側層側面１１Ｓは共に、金属反射層２０Ｗによって覆われている。透明絶縁膜１７は、ＳｉＯ２等の様に、可視光に対して透明であり、かつ、屈折率が化合物半導体１４より小さい物質が好ましい。
透明絶縁膜１７は、傾斜面１６Ｓと金属反射層２０Ｗとの間に配置されている。透明絶縁膜１７は、Ｎ側層側面１１Ｓと金属反射層２０Ｗとの間まで延伸している。ここで、透明絶縁膜１７の内、傾斜面１６Ｓと金属反射層２０Ｗとの間に配置された部分については第１透明絶縁膜と称し、Ｎ側層側面１１Ｓと金属反射層２０Ｗとの間に配置された部分については第２透明絶縁膜と称する。この場合、第２透明絶縁膜は、第１透明絶縁膜がＮ側層側面１１Ｓと金属反射層２０Ｗとの間まで延伸したものとなる。つまり、第１透明絶縁膜と第２透明絶縁膜とが一体となっている。透明絶縁膜１７の膜厚は７５ｎｍ以上である事が好ましく、特に４００ｎｍ以上である事が更に好ましい。
金属反射層２０Ｗは単層で構成されても複数層で構成されても良い。金属反射層２０Ｗは、透明絶縁膜１７側、つまり、化合物半導体１４側に、可視光に対して反射率が大きい銀又はアルミニュウムを主成分とする金属層Ｍ２を有する事が好ましい。金属反射層２０Ｗは、光を遮蔽する必要があり、その全体の厚さは数十ｎｍ以上である事が好ましい。Ｐ電極２０Ｐ及び金属反射層２０Ｗはそれぞれ、製造工程の簡略化の為、同一材料が用いられているが、異なる材料が用いられていても良い。
金属反射層２０Ｗは、光放出面側とは反対側からの平面視において、Ｐ電極層１０と重なって配置されている事が好ましい。光放出面側とは反対側からの平面視において、金属反射層２０ＷとＰ電極層１０との間に隙間があると、その隙間から光が外部に放出され、光クロストークの原因となる為、隙間がない事が好ましい。充填材６０は透明材料であっても良い。
金属反射層２０Ｗ及びＰ電極層１０によって、マイクロ発光素子１００から底面方向及び側面方向に光が放出する事がない為、充填材６０が透明樹脂であっても、光クロストークが生じる事を防ぐ事ができる。一方、従来のマイクロ発光素子では、充填材によって光クロストークを防止する為、充填材に生じる気泡によって、光クロストークを完全に防止する事が難しい。
又、従来のマイクロ発光素子では、充填材としてカーボンブラックの様な光吸収材、ＴｉＯ２の粒子を含んだ白樹脂等の特殊な材料を使用する必要があり、充填材に気泡が発生する事を防止する為に充填時間を長くする必要がある。この為、充填材が高価になる等により製造コストが多くなる。しかし、本発明の一態様では、充填材６０の材料選択が容易となり、充填材６０の製造が容易となる為、従来のマイクロ発光素子を製造する場合に比べて、製造コストを低下させる事ができる。
（マイクロ発光素子１００の製造工程）
次に、マイクロ発光素子１００の製造工程を、図２の（ａ）から（ｇ）を用いて説明する。図２の（ａ）から（ｇ）は、本発明の実施形態１に係るマイクロ発光素子１００の製造工程を示す断面模式図である。マイクロ発光素子１００の製造工程の説明において、Ｐ電極層１０側を上方、成長基板９側を下方とする。
図２の（ａ）から（ｇ）の右側に画素領域１、図２の（ａ）から（ｇ）の左側にＮ接続領域３の断面図を示す。図２の（ａ）に示す様に、成長基板９上にＮ側層１１、発光層１２、及びＰ側層１３を順に積層する事により化合物半導体１４を形成し、化合物半導体１４上にＰ電極層１０を更に堆積する。
化合物半導体１４上にＰ電極層１０を堆積した後、図２の（ｂ）に示す様に、Ｐ電極層１０、Ｐ側層１３、発光層１２、及びＮ側層１１の一部をエッチングして、分割溝（separation trench）１５を形成する。この時、発光層１２を含む部分がメサ１６となる。メサ１６は、Ｎ側層１１、発光層１２、Ｐ側層１３、及びＰ電極層１０から構成される。分割溝１５は、図１の（ｃ）に示す様に、上面側から見て、上下方向及び左右方向に等間隔に形成され、メサ１６の形状は四角錐台の形状となる。
但し、メサ１６の形状は四角錐台に限らず、円錐台、又は他の多角形の錐台でも良い。画素領域１では分割溝１５はマイクロ発光素子１００を分割するが、Ｎ接続領域３では分割と同時に、Ｎコンタクト溝（N contact trench）１５Ｎが形成され、Ｎコンタクト溝１５Ｎには後に、Ｎコンタクトホール１９Ｎが形成される。
メサ１６の側面である傾斜面１６Ｓは、傾斜面１６Ｓと発光層１２の水平面とのなす角度である傾斜角度θｅが例えば５０°となる様に加工されて形成される。尚、傾斜角度θｅが４０°以上５５°以下である様に、傾斜面１６Ｓが形成される事が好ましい。傾斜面１６Ｓによって、発光層１２から発せられる光の多くの部分を占めており、かつ、発光層１２の水平面と平行な方向に進む光を光放出面に向かって反射させる事で、マイクロ発光素子１００の光取り出し効率を高める事ができる。
傾斜面１６Ｓが発光層１２の水平面と垂直である場合、発光層１２の水平面と平行な方向に放出された光は、反射を繰り返す事で外部に放出されない。傾斜角度θｅが４５°より大きくずれると、発光層１２から発せられる光が光放出面に入射する際の入射角度が大きくなりすぎて、光放出面で全反射が生じ、当該光が外部に放出されない。尚、傾斜角度θｅは、メサ１６の複数の側面毎に異なっていても良い。その場合は、複数の傾斜角度θｅが存在し、複数の傾斜角度θｅの内の最小の角度が４０°以上５５°以下である事が好ましく、更に、全ての傾斜角度θｅが、４０°以上５５°以下である事が更に好ましい。
分割溝１５を形成した後、図２の（ｃ）に示す様に、マイクロ発光素子１００の化合物半導体１４を分割する分離溝１８を形成する。分離溝１８によって形成されるＮ側層１１の側面がＮ側層側面（N-side layer side surface）１１Ｓであり、Ｎ側層側面１１Ｓと成長基板９の水平面とのなす角度である傾斜角度θｂが例えば８０°となる様に加工されて形成される。尚、傾斜角度θｂは、７０°以上８５°以下である様に、Ｎ側層側面１１Ｓが形成される事が好ましい。つまり、傾斜角度θｂは、傾斜角度θｅより大きい事が好ましい。
マイクロ発光素子１００の光取り出し効率を向上するためには、傾斜角度θｂは傾斜角度θｅより大きくなる様な角度範囲内で、可能な限り小さい方が好ましい。尚、後工程において、成長基板９は剥離され、Ｎ側層１１と成長基板９との界面又はＮ側層１１の加工面が光放出面となる為、傾斜角度θｂはＮ側層側面１１Ｓと光放出面とのなす角度と等しい。
図２の（ｃ）では、分離溝１８が成長基板９まで達しているが、一定の厚さのＮ側層１１を残しても良い。つまり、分離溝１８は成長基板９まで達していなくても良い。後工程の図３の（ｃ）において、成長基板９を剥離した後に、残したＮ側層１１をエッチング、研磨等によって除去する事で、図１の（ａ）に示す様に、マイクロ発光素子１００を個々に分割する事ができる。
画像表示素子２００が形成された状態でのマイクロ発光素子１００の形状が重要であり、製造工程の途中でのマイクロ発光素子の形状の推移は重要ではない。尚、Ｎ側層側面１１Ｓの傾斜角度θｂは、Ｎ側層１１の複数の側面毎に異なっていても良い。その場合は、複数の傾斜角度θｂが存在し、複数の傾斜角度θｂの内の最小の角度が７０°以上８５°以下である事が好ましく、更に、全ての傾斜角度θｂが、７０°以上８５°以下である事が更に好ましい。
分離溝１８を形成した後、図２の（ｄ）に示す様に、成長基板９、Ｎ側層１１、発光層１２、Ｐ側層１３、及びＰ電極層１０の露出部分を覆う様に透明絶縁膜１７を堆積する。ここでは透明絶縁膜１７として４００ｎｍの厚さのＳｉＯ２の膜をＣＶＤ法で堆積する。透明絶縁膜１７としては、ＳｉＯ２の膜の他に、ＳｉＮ、ＳｉＯＮ、ＳｉＣＯ、又はこれらの膜の積層膜であっても良い。マイクロ発光素子１００の側面を覆う透明絶縁膜１７の厚さを均一にする為に、ＣＶＤ法で透明絶縁膜１７を成膜する事が好ましい。
透明絶縁膜１７を堆積した後、図２の（ｅ）に示す様に、画素領域１のメサ１６上にＰコンタクトホール１９Ｐを形成し、Ｎ接続領域３のＮコンタクト溝１５Ｎ上にＮコンタクトホール１９Ｎを形成する。具体的には、Ｎコンタクト溝１５Ｎにおいて、Ｎ側層１１上にある透明絶縁膜１７を除去する事でＮコンタクトホール１９Ｎを形成する。この時、分離溝１８の底部に堆積された透明絶縁膜１７に底部開口部１９Ｂを形成しても良い。Ｐコンタクトホール１９ＰはＰ電極層１０に達し、Ｎコンタクトホール１９ＮはＮコンタクト溝１５ＮのＮ側層１１に達する。
更に、図２の（ｆ）に示す様に、透明絶縁膜１７の上に金属層２０を堆積した後、図２の（ｇ）に示す様に、金属層２０をパターニングする。これによって、金属層２０は、Ｐコンタクトホール１９Ｐ上ではＰ電極２０Ｐに、分離溝１８の周囲では金属反射層２０Ｗに、Ｎ接続領域３ではＮ電極２０Ｎ（第２電極）にそれぞれ加工される。
以上の様にして、透明絶縁膜１７の堆積工程が１回、金属層２０の形成工程が２回、及びフォトリソグラフィ工程が４回という非常に簡略な製造工程によってマイクロ発光素子１００が形成される。更に、Ｎ接続領域３には、ダミー素子１０１が形成され、後述する様に、駆動回路基板５０との接続が簡略となる。
（画像表示素子２００の製造工程）
次に、画像表示素子２００の製造工程を、図３を用いて説明する。図３の（ａ）から（ｅ）は、本発明の実施形態１に係る画像表示素子２００の製造工程を示す断面模式図である。画像表示素子２００の製造工程の説明において、成長基板９側を上方、駆動回路基板５０側を下方とする。
図３の（ａ）に示す様に、まず、駆動回路基板５０が製造される。駆動回路基板５０は、例えば単結晶シリコン基板（ウエハ）上に、通常のＣＭＯＳプロセスによって形成される。ここで、マイクロ発光素子１００及び駆動回路基板５０はそれぞれ、ウエハ状態であっても良いし、マイクロ発光素子１００が画像表示素子２００単位で個片化されていても良い。又、マイクロ発光素子１００及び駆動回路基板５０の両方が画像表示素子２００単位で個片化されていても良い。
駆動回路基板５０が製造された後、図３の（ｂ）に示す様に、マイクロ発光素子１００及びダミー素子１０１と駆動回路基板５０とを貼り合わせる。駆動回路基板５０のＰ側電極５１及びＮ側電極５２上には、接続材７０が形成される。Ｐ側電極５１及びＮ側電極５２はそれぞれ、接続材７０を介して、Ｐ電極２０Ｐ及びＮ電極２０Ｎと物理的、かつ電気的に接続される。その際、Ｐ電極２０Ｐ及びＮ電極２０Ｎはそれぞれ、対応するＰ側電極５１及びＮ側電極５２と重なる様に、精密にアライメントされる。
接続材７０は導電性の接続部材であり、例えば金バンプ、金又は銀等の導電性ペースト、異方性導電膜（ＡＣＦ：anisotropic conductive film）、金、銀、パラジュウム等のナノ粒子等である。そして、図３の（ｃ）に示す様に、成長基板９が剥離される事により除去される。成長基板９の除去には、研削、研磨、プラズマエッチング、ウエットエッチング、犠牲層のウエットエッチング、レーザーリフトオフ等の種々の手法を用いる事ができる。この際、Ｎ側層１１の一部を除去する等の加工をしても良い。
成長基板９が除去された後、図３の（ｄ）に示す様に、各マイクロ発光素子１００の間を充填材６０によって充填する。ここでは、充填材６０としては、例えば、透明なシリコン樹脂を用いている。マイクロ発光素子１００のＮ側層１１が露出する様に、ドライエッチング及びウエット洗浄等を行う。その後、図３の（ｅ）に示す様に、Ｎ側層１１、透明絶縁膜１７、金属反射層２０Ｗ、及び充填材６０の露出部分を覆う様に共通Ｎ電極４０を堆積する。ここでは、共通Ｎ電極４０としては、例えば、ＩＴＯ膜を用いている。以上の工程により、画像表示素子２００が形成される。
（マイクロ発光素子１００の発光効率）
以上の様に形成されたマイクロ発光素子１００の発光効率を評価した。マイクロ発光素子１００について、配置ピッチは１０μｍ、形状は正方形、傾斜角度θｂは８０°、傾斜角度θｅは５０°、Ｐ側層１３の厚みは１００ｎｍ、Ｎ側層１１の厚みは６μｍである。又、Ｎ側層１１の上面のサイズは８μｍ×８μｍ、傾斜面１６Ｓの内のＮ側層１１が占める部分における深さＤは１μｍである。
深さＤは、垂直方向（マイクロ発光素子１００の上面から下面に向かう方向）に沿った深さである。化合物半導体１４は窒化物半導体であり、Ｎ側層１１はＧａＮ層であり、発光層１２はＩｎＧａＮ及びＧａＮによる多重量子井戸層であり、発光層１２から発せられる光のピーク波長は４５０ｎｍである。
図４の（ａ）は、直方体構造のマイクロ発光素子の鳥瞰図であり、図４の（ｂ）は、本発明の実施形態１に係る屈折四角錐台構造のマイクロ発光素子１００の鳥瞰図である。図４の（ａ）に示す直方体構造のマイクロ発光素子と、図４の（ｂ）に示す本発明の実施形態１に係る屈折四角錐台構造のマイクロ発光素子１００とを比較した。
図４の（ａ）の場合及び図４の（ｂ）の場合の何れもＮ側層１１の上面のサイズを８μｍ×８μｍとし、化合物半導体としては同一のものを用いた。図４の（ａ）の場合と図４の（ｂ）の場合とで、形状の違いを除けば、構成材料及び形成プロセスは同一である。但し、図４の（ａ）の場合では、分割溝及び分離溝は可能な限り傾斜しない様に加工した。
Ｎ側層の上面には何れの場合も散乱材を含む透明樹脂層を配置した。又、何れの場合も、マイクロ発光素子において１００行×１００列の１００００個を同時に点灯して、全光束発光強度（total luminous flux intensity）を評価した。マイクロ発光素子１００における１個当たりの電流量は５μＡである。測定結果を下記の表１に示す。
Figure 0006915029
表１に示す様に、図４の（ｂ）の屈折四角錐台構造では、図４の（ａ）の単純な直方体構造に比べて、約３．６倍の外部量子効率が得られる。図４の（ｂ）の屈折四角錐台構造では、図４の（ａ）の直方体構造に比べて、発光層の面積が約１／３となっているにも関わらず、この様な大きな改善が得られる理由を明確する為に、光線追跡法（Lay trace method）を用いて光取り出し効率をシミュレーションした。その結果を下記の表２に示す。尚、表１中の内部量子効率推定値は、表２の光取り出し効率を用いて、表１の外部量子効率より計算した推定値である。表２に示す値は、シミュレーション値である。
Figure 0006915029
光取り出し効率はマイクロ発光素子の上面から透明樹脂層中へ放出される光量の割合を表し、側面吸収量はマイクロ発光素子の全ての側面の金属反射層２０Ｗに吸収される光量の割合を表している。下面吸収量はマイクロ発光素子の下面のＰ電極層１０によって吸収される光量の割合を表し、内部吸収量は発光層１２によって再度吸収される光量の割合を表している。平均反射回数は、発光層１２から発せられた光が外部に放出される、又は金属反射層２０Ｗに吸収されるまでにおいて化合物半導体１４の内部での反射回数の平均値を表している。
表２の光取り出し効率の傾向は、表１の外部量子効率の傾向と良く一致しており、外部量子効率の相違が光取り出し効率の相違の主因であると考えられる。マイクロ発光素子の上面に対して、全反射の臨界角（critical total reflection angle）以下の角度で入射する光だけが、マイクロ発光素子の上面から外部へ放出される。全反射の臨界角は、ＧａＮから透明樹脂層へ入射する光の場合は３７°程度となる。
図４の（ａ）の直方体構造では、内部での反射回数に依らず、マイクロ発光素子の上面への入射角は一定である。従って、発光層１２から水平方向に発せられる光が外部に放出される事はない。これに対して、図４の（ｂ）の屈折四角錐台構造では、発光層１２から水平方向に発せられる光は、傾斜面１６Ｓによって上方に反射され、光放出面に全反射の臨界角以下の角度で入射し、外部へ放出される。
更に、発光層１２から光が発せられた初期の状態で当該光が外部に放出されない場合でも、発光層１２から発せられる光がＮ側層側面１１Ｓで反射する度に、当該光におけるマイクロ発光素子１００の上面への入射角度が変化する。この為、発光層１２から発せられる光が内部反射を繰り返した後に、外部に放出される。従って、光取り出し効率を大幅に向上させる事ができる。
次に、透明絶縁膜１７による影響を調べる為、本発明の一態様に係るマイクロ発光素子１００において、光取り出し効率の透明絶縁膜１７の膜厚による依存性をシミュレーションした。透明絶縁膜１７としてＳｉＯ２を用いた場合の結果を図５に示す。図５は、光取り出し効率における透明絶縁膜１７の膜厚依存性のシミュレーション結果を示す図である。
図５において、横軸は膜厚であり、縦軸は光取り出し効率である。透明絶縁膜１７がない場合には、光取り出し効率は６３％である。よって、透明絶縁膜１７を有しない屈折四角錐台構造では、透明絶縁膜１７を有する直方体構造より遥かに大きな光取り出し効率を示し、化合物半導体１４の形状が非常に重要である事を示している。
透明絶縁膜１７の膜厚が厚くなると共に、光取り出し効率は増加するが、透明絶縁膜１７の膜厚が４００ｎｍ以上である場合の変化は乏しい。従って、透明絶縁膜１７の膜厚は４００ｎｍ以上である事が最も好ましいが、当該膜厚が７５ｎｍ以上でも光取り出し効率の低下率は５％以内である為、前記膜厚は少なくとも７５ｎｍ以上であれば良い。
透明絶縁膜１７による効果としては、マイクロ発光素子１００の側面での反射率を向上させる事で、光取り出し効率を向上させている事であると考えられる。尚、直方体構造においては、透明絶縁膜１７による効果は非常に弱い。これは直方体構造のマイクロ発光素子の側面での反射率が向上しても、当該マイクロ発光素子の上面へ入射する角度が変わらず、前記上面で全反射する光が何回反射を繰り返しても全反射し、光取り出し効率が改善しない為であると考えられる。従って、マイクロ発光素子１００がその上面への入射角度を変える事ができる傾斜面１６Ｓ及び傾斜したＮ側層側面１１Ｓを有する事が重要である。
次に、前記シミュレーションを用いて、マイクロ発光素子１００の各部の寸法及び角度に対する光取り出し効率の変化を調べた結果を図６に示す。図６の（ａ）から（ｅ）は、図１の（ａ）に示す画像表示素子２００において、光取り出し効率における各部の寸法及び角度依存性のシミュレーション結果を示す図である。図６の（ａ）から（ｅ）には、光放出面（Ｎ側層１１の上面）の面積に対する発光層１２の面積の割合（面積比）も示す。図６の（ａ）から（ｅ）の縦軸は、光取り出し効率又は面積比である。
図６の（ａ）から（ｅ）の何れの場合も、特に断らない限り、Ｎ側層１１の上面のサイズは８μｍ×８μｍ、Ｎ側層１１の厚さは６μｍ、Ｐ側層１３の厚さは０．１μｍである。又、傾斜面１６Ｓの傾斜角度θｅは５０°、傾斜面１６Ｓの内のＮ側層１１が占める部分における深さＤは１μｍ、Ｎ側層側面１１Ｓの傾斜角度θｂは８０°である。
図６の（ａ）は、光取り出し効率におけるＮ側層側面１１Ｓの傾斜角度θｂの依存性を示す。図６の（ａ）の横軸は傾斜角度θｂである。図６の（ａ）に示す様に、Ｎ側層側面１１Ｓの傾斜角度θｂが小さくなる程、光取り出し効率が向上する。Ｎ側層側面１１Ｓの傾斜角度θｂは８３°以下である事が好ましい。
図６の（ｂ）は、光取り出し効率における傾斜面１６Ｓの内のＮ側層１１が占める部分における深さＤの依存性を示す。図６の（ｂ）の横軸は深さＤである。図６の（ｂ）に示す様に、深さＤを大きくする程、光取り出し効率が向上する。深さＤは０．６μｍ以上である事が好ましい。
図６の（ｃ）は、光取り出し効率における傾斜面１６Ｓの傾斜角度θｅの依存性を示す。図６の（ｃ）の横軸は傾斜角度θｅである。光取り出し効率を改善する為には、傾斜角度θｅは６０°以下である事が好ましく、５０°以下であれば更に好ましい。図６の（ｄ）は、光取り出し効率におけるＮ側層１１の厚さの依存性を示す。当該厚さは、垂直方向（マイクロ発光素子１００の上面から下面に向かう方向）に沿った厚さである。図６の（ｄ）の横軸は、Ｎ側層１１の厚さである。Ｎ側層１１の厚さが大きい程、光取り出し効率は向上する。Ｎ側層１１の厚さは３μｍ以上である事が好ましい。
図６の（ｅ）は、光取り出し効率におけるＰ側層１３の厚さの依存性を示す。図６の（ｅ）の横軸は、Ｐ側層１３の厚さである。Ｐ側層１３の厚さが大きい程、光取り出し効率は向上するが、図６の（ａ）から（ｄ）に示す他のパラメータに比べれば、影響は少ない。
これらの図より、本発明の一態様に係るマイクロ発光素子１００は、少なくとも４８％以上の光取り出し効率を実現する事ができる。これは、表２に示す直方体構造の光取り出し効率に対して約２．７倍であるという非常に大きな改善を示している。更に、本発明の一態様に係るマイクロ発光素子１００では、マイクロ発光素子１００の構造を適切に選ぶ事で、７０％以上の光取り出し効率を実現する事ができる。
本発明の一態様に係るマイクロ発光素子１００では、発光層１２の側面の全周囲を傾斜面１６Ｓの一部で構成し、傾斜面１６ＳからＮ側層１１の上面まで至るＮ側層側面１１Ｓを傾斜面１６Ｓより大きな角度で傾斜させる。又、マイクロ発光素子１００では、傾斜面１６Ｓ及びＮ側層側面１１Ｓを金属反射層２０Ｗで覆う。
これにより、マイクロ発光素子１００間の光クロストークを防止し、光取り出し効率を大幅に向上させる事ができる。更に、傾斜面１６Ｓ及びＮ側層側面１１Ｓと金属反射層２０Ｗとの間に、透明絶縁膜１７を配置する事で、光取り出し効率を更に向上させる事ができる。
〔実施形態２〕
（画像表示素子２００ａの構成）
本発明の他の実施形態について、図７及び図８を用いて以下に説明する。尚、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。実施形態２の画像表示素子２００ａでは、駆動回路基板５０とマイクロ発光素子１００ａとの貼り合わせを、ウエハ同士の接合（wafer-to-wafer
bonding）で行う点において実施形態１の画像表示素子２００と異なる。ウエハ同士を接合する事で、ダストの発生を抑制し、高い歩留りを実現する事ができるという利点がある。
図７は、本発明の実施形態２に係る画像表示素子２００ａの断面模式図である。マイクロ発光素子１００とは異なり、マイクロ発光素子１００ａは絶縁膜２１によって埋められており、マイクロ発光素子１００における光放出面とは反対側の面は平坦である。マイクロ発光素子１００ａと駆動回路基板５０とは、平坦な接合面で貼り合わせられている。マイクロ発光素子１００ａのＰダマシン電極（P-damascene electrode）２３Ｐ及びＮダマシン電極（N-damascene electrode）２３Ｎはそれぞれ、駆動回路基板５０上のＰ側電極５１及びＮ側電極５２と接合されている。
Ｐダマシン電極２３Ｐ及びＮダマシン電極２３Ｎはそれぞれ、後述する様に、同一工程によって形成されるため、形状、大きさ、及び深さは異なるが、同一の配線材料（wiring
material）によって構成されている。つまり、Ｐダマシン電極２３Ｐ及びＮダマシン電極２３Ｎはそれぞれ、バリアメタル層、主な導電層、及びキャップ層等よりなる積層構造が同一である。Ｐダマシン電極２３Ｐ及びＮダマシン電極２３Ｎの下面は、絶縁膜２１の下面と略同一の平面に構成されている。それ以外の構造は実施形態１の画像表示素子２００と類似している。
駆動回路基板５０側の絶縁膜５５における接合面側の表面も平坦であり、Ｐ側電極５１及びＮ側電極５２の上面は、絶縁膜５５の上面と略同一の平面に構成されている。絶縁膜２１の下面と、Ｐダマシン電極２３Ｐ及びＮダマシン電極２３Ｎの下面との間には、マイクロ発光素子１００ａと駆動回路基板５０との貼り合わせが可能であれば、多少の高低差があっても良い。駆動回路基板５０側の絶縁膜５５の上面と、Ｐ側電極５１及びＮ側電極５２の上面との高低差に関しても同様である。
通常、Ｐダマシン電極２３Ｐ及びＮダマシン電極２３Ｎの下面を構成する層と、Ｐ側電極５１及びＮ側電極５２の上面を構成する層とは同一材料であり、これらの層の材料としては、例えば、金（Ａｕ）、銅（Ｃｕ）、及びニッケル（Ｎｉ）等が挙げられる。
（画像表示素子２００ａの製造工程）
図８の（ａ）から（ｄ）は、本発明の実施形態２に係る画像表示素子２００ａの製造工程を示す断面模式図である。図８の（ａ）から（ｃ）の画像表示素子２００ａの製造工程の説明において、絶縁膜２１側を上方、成長基板９側を下方とする。又、図８の（ｄ）の画像表示素子２００ａの製造工程の説明において、成長基板９側を上方、駆動回路基板５０側を下方とする。
図８では、画素領域１及びＮ接続領域３のみを示しているが、画像表示素子２００ａの製造工程は、画像表示素子２００ａ毎に実施されるものではない。画像表示素子２００ａの製造工程においては、複数の駆動回路基板５０であるウエハと、複数のマイクロ発光素子１００ａであるウエハとを、互いに貼り合わせる事で、複数の画像表示素子２００ａを一度に製造する事が好ましい。
マイクロ発光素子１００ａの製造工程の一部は、マイクロ発光素子１００における図２の（ａ）から（ｇ）に示す工程と同一である。マイクロ発光素子１００ａの製造工程において、金属層２０をパターニングした後、図８の（ａ）に示す様に、Ｐ電極２０Ｐ、透明絶縁膜１７、及び金属反射層２０Ｗの露出部分を覆う様に絶縁膜２１を堆積する。
絶縁膜２１を堆積した後、絶縁膜２１の上面をＣＭＰ法（Chemical-Mechanical-Polishing）によって平坦化する。絶縁膜２１は、例えば、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、又はこれらの膜の積層膜である。絶縁膜２１の成膜としては、ＣＶＤ法（Chemical Vapor Deposition、化学的気相成長法）、スパッタ法、及び塗布等の種々の成膜技術を用いる事ができる。
絶縁膜２１を平坦化した後、図８の（ｂ）に示す様に、Ｐ電極２０Ｐ及びＮ電極２０Ｎそれぞれの上方において、絶縁膜２１にＰ溝（P-trench）２２Ｐ及びＮ溝（N-trench）２２Ｎをそれぞれ形成する。Ｐ溝２２Ｐはホール形状であり、Ｐ電極２０Ｐに達している。Ｎ溝２２Ｎはホール形状又はライン形状であり、Ｎ電極２０Ｎに達している。
Ｐ溝２２Ｐ及びＮ溝２２Ｎを形成した後、図８の（ｃ）に示す様に、ダマシン法によって、Ｐ溝２２Ｐ及びＮ溝２２Ｎに金属膜を埋め込む事で、Ｐダマシン電極２３Ｐ及びＮダマシン電極２３Ｎを形成する。当該金属膜は、例えば、タンタル（Ｔａ）、タングステン（Ｗ）、及び窒化チタン（ＴｉＮ）等のバリア膜と銅との組み合わせである。尚、前記金属膜は、金（Ａｕ）又はニッケル（Ｎｉ）等と、それらに対応するバリア膜との組み合わせでも良い。
ダマシン法では、溝を有する下地構造に金属薄膜を堆積し、金属薄膜をＣＭＰ法によって研磨する事で、溝内に金属薄膜を残す事ができ、下地構造の上面及び金属薄膜の上面が平坦となる。以上の様にして、Ｐ電極２０Ｐ上にＰダマシン電極２３Ｐが配置され、Ｎ電極２０Ｎ上にＮダマシン電極２３Ｎが配置される。Ｐダマシン電極２３Ｐ及びＮダマシン電極２３Ｎは互いに同一材料で構成されており、Ｐダマシン電極２３Ｐ及びＮダマシン電極２３Ｎそれぞれの上面は、駆動回路基板５０における接合面となる表面に対して平坦である。
Ｐダマシン電極２３Ｐ及びＮダマシン電極２３Ｎを形成した後、図８の（ｄ）に示す様に、マイクロ発光素子１００ａ及びダミー素子１０１ａと駆動回路基板５０とを貼り合わせる。その際、Ｐダマシン電極２３ＰおよびＮダマシン電極２３Ｎはそれぞれ、対応するＰ側電極５１及びＮ側電極５２と重なる様に、精密にアライメントされる。
マイクロ発光素子１００ａ及びダミー素子１０１ａと駆動回路基板５０との接合面の材料に合わせて、表面のプラズマクリーニング、イオン照射による活性化、加熱、及び加圧によって、２枚のウエハが貼り合わされる。これ以降の工程では、図３の（ｃ）から（ｅ）に示す工程と同様に、成長基板９が除去され、共通Ｎ電極４０が形成される。但し、マイクロ発光素子１００ａの製造工程では、マイクロ発光素子１００ａ間には絶縁膜２１が堆積されている為、充填材６０は不要である。
画像表示素子２００ａの構成では、マイクロ発光素子１００ａの周囲が金属反射層２０Ｗによって覆われている為、マイクロ発光素子１００ａの間に透明な絶縁膜を堆積しても、互いに隣接するマイクロ発光素子１００ａ間の光漏洩を防ぐ。従って、ＳｉＯ２等のような一般的に使用される絶縁膜を用いても、コントラスト及び色純度の低下といった問題が生じる事を防ぐ事ができる。
この様にウエハ同士で貼り合わせる事により、ダスト発生を少なくし、高い歩留りを実現する事ができる。例えば、マイクロ発光素子が画像表示素子単位で個片化されていると、その個片化の工程で多量のダストが発生する。この為、画像表示素子単位で個片化されたマイクロ発光素子と駆動回路基板との貼り合わせの工程で接合面にダストが付着し、接合によって歩留りが著しく低下するという問題が発生する。
マイクロ発光素子１００ａ及び駆動回路基板５０が共にウエハ状態であれば、この様な問題が発生しない。又、画像表示素子毎にマイクロ発光素子と駆動回路基板とを貼り合せる場合には、１回の貼り合わせの処理に１分から数分程度の時間が必要である為、生産効率が低い。しかし、ウエハ同士の貼り合わせの処理では、１枚のウエハとなっている複数のマイクロ発光素子１００ａと１枚のウエハとなっている複数の駆動回路基板５０とが一気に接合される為、生産効率を大幅に向上する事ができる。
又、複数のマイクロ発光素子１００ａであるウエハの材料及び複数の駆動回路基板５０であるウエハの材料は同一である事が更に好ましい。これは、ウエハの貼り合わせの際に、加熱が必要となる場合があり、両ウエハの材料が同一であれば、熱膨張係数の差によるパターンのずれを抑制する事ができる為である。更に、両ウエハのサイズは同一である事が好ましい。これは、両ウエハのサイズが同一でないと、大きい方のウエハ側に、使用されない無駄な領域が発生する為である。
以上の様に、画像表示素子２００ａの構成においても、実施形態１と同様に、金属反射層２０Ｗによって、光取り出し効率を向上すると共に、互いに隣接するマイクロ発光素子１００ａ間の光漏洩を防止する事ができる。更に、透明絶縁膜１７によって光取り出し効率を更に向上する事ができる。
〔実施形態３〕
（画像表示素子２００ｂの構成）
本発明の他の実施形態について、図９及び図１０を用いて以下に説明する。尚、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。実施形態３の画像表示素子２００ｂでは、Ｐ電極２０Ｐ及びＮ電極２０Ｎが設けられていない点、並びにＰダマシン電極２３Ｐ及びＮダマシン電極２３Ｎがそれぞれマイクロ発光素子１００ｂのＰ電極層１０及びダミー素子１０１ｂのＮ側層１１に直接接続している点が実施形態２の画像表示素子２００ａと異なる。画像表示素子２００ｂにおいて、これらの点以外は画像表示素子２００ａと同一である。
図９の（ａ）は、本発明の実施形態３に係る画像表示素子２００ｂの断面模式図である。図９の（ｂ）は、本発明の実施形態３に係るマイクロ発光素子１００ｂの平面模式図である。画像表示素子２００ｂの構成では、Ｐコンタクトホール１９Ｐ及びＮコンタクトホール１９Ｎを形成する工程を省略する事ができる為、実施形態２の画像表示素子２００ａと比較して、工程を短縮する事ができる。
更に、図９の（ｂ）に示す様に、細長い矩形のマイクロ発光素子１００ｂを形成する事が容易となる。実施形態２の画像表示素子２００ａでは、金属反射層２０ＷとＰ電極２０Ｐとを同一のフォトリソグラフィ工程によって加工する為、金属反射層２０ＷとＰ電極２０Ｐとの間に少なくとも最小線幅分のスペースを確保する必要があった。この為、Ｐ電極２０Ｐの幅を狭くしなければならない。
従って、Ｐ電極層１０の幅が狭くなると、Ｐ電極２０Ｐの設置面積を確保する事が難しくなる。しかし、画像表示素子２００ｂの構成では、金属反射層２０Ｗに接触しない様にＰダマシン電極２３Ｐを形成すれば良い為、アライメントするために必要なスペースを確保すれば良い。従って、画像表示素子２００ｂ構成は、画像表示素子２００ａの構成と比べて、Ｐ電極層１０がより狭い場合に対しても適用される事が可能である。
（画像表示素子２００ｂの製造工程）
図１０の（ａ）から（ｇ）は、本発明の実施形態３に係る画像表示素子２００ｂの製造工程を示す断面模式図である。図１０の（ａ）から（ｅ）の画像表示素子２００ｂの製造工程の説明において、金属層２０側を上方、成長基板９側を下方とする。画像表示素子２００ｂの製造工程において、図２の（ａ）から（ｄ）に示す工程を経た後に、Ｐコンタクトホール１９Ｐを形成せずに、図１０の（ａ）に示す様に、金属層２０を堆積する。
金属層２０を堆積した後、図１０の（ｂ）に示す様に、金属層２０を金属反射層２０Ｗへ加工する。この時、Ｐ電極層１０の上方、及びＮコンタクト溝１５Ｎの上方にある金属層２０の部分は除去される。その後、図１０の（ｃ）に示す様に、透明絶縁膜１７及び金属反射層２０Ｗの露出部分を覆う様に絶縁膜２１を堆積し、絶縁膜２１の上面をＣＭＰ法によって平坦化する。
絶縁膜２１の上面を平坦化した後、図１０の（ｄ）に示す様に、画素領域１にあるＰ電極層１０上にＰ溝２２Ｐを形成し、Ｎ接続領域３にあるＮコンタクト溝１５Ｎ上にＮ溝２２Ｎを形成する。具体的には、Ｐ電極層１０上にある透明絶縁膜１７及び絶縁膜２１を除去する事でＰ溝２２Ｐを形成し、Ｎコンタクト溝１５ＮにおいてＮ側層１１上にある透明絶縁膜１７及び絶縁膜２１を除去する事でＮ溝２２Ｎを形成する。
更に、図１０の（ｅ）に示す様に、Ｐ溝２２ＰにＰダマシン電極２３Ｐを形成し、Ｎ溝２２ＮにＮダマシン電極２３Ｎを形成する。Ｐダマシン電極２３Ｐ及びＮダマシン電極２３Ｎを形成した後、図１０の（ｆ）に示す様に、複数のマイクロ発光素子１００ｂと駆動回路基板５０とを貼り合わせる。その後、図１０の（ｇ）に示す様に、成長基板９を除去し、Ｎ側層１１、透明絶縁膜１７、金属反射層２０Ｗ、及び充填材６０の露出部分を覆う様に共通Ｎ電極４０を堆積する。
以上の様に、画像表示素子２００ｂの構成においても、実施形態２の画像表示素子２００ａと同様に、ウエハ同士で貼り合わせる事により、生産性を高め、ダスト発生を少なくし、高い歩留りを実現する事ができる。
〔実施形態４〕
（画像表示素子２００ｃの構成）
本発明の他の実施形態について、図１１及び図１２を用いて以下に説明する。尚、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。実施形態４の画像表示素子２００ｃでは、マイクロ発光素子１００ｃがその下面にＰ電極２０Ｐ及びＮ電極２０Ｎを有する点が実施形態１の画像表示素子２００と異なる。尚、図１１では、画像表示素子２００ｃには、充填材６０が充填されていないが、実施形態１と同様に、充填材６０が充填されても良い。
又、画像表示素子２００ｃでは、駆動回路基板５０ｃが画素領域１にＮ側電極５２を有する点、及びＮ側層側面１１Ｓの一部において金属反射層２０ＷとＮ側層側面１１Ｓとの間に透明絶縁膜１７が存在しない部分がある点が画像表示素子２００と異なる。画像表示素子２００ｃにおいて、これらの点以外は画像表示素子２００と同一である。
図１１は、本発明の実施形態４に係る画像表示素子２００ｃの画素領域１の断面模式図である。画像表示素子２００ｃの構成は、マイクロ発光素子１００ｃを駆動回路基板５０ｃに貼り合わせた後に、共通Ｎ電極を形成する必要がないという付加的な利点を有している。画像表示素子２００ｃの構成では、図１１に示す様に、金属反射層２０ＷがＮ電極２０Ｎ（第２電極）を兼用している。
つまり、マイクロ発光素子１００ｃは、光放出面側とは反対側の面に、金属反射層２０Ｗと導通するＮ電極２０Ｎを有する。また、駆動回路基板５０ｃにおける画素領域１の表面には、マイクロ発光素子１００ｃに電流を供給する為のＰ電極２０Ｐ及びＮ電極２０Ｎが２次元アレイ状に配置されている。
駆動回路基板５０ｃは、画素領域１内に、接続材７０を介して各マイクロ発光素子１００ｃのＰ電極２０Ｐと接続するＰ側電極５１、及び接続材７０を介してＮ電極２０Ｎを兼用する金属反射層２０Ｗと接続するＮ側電極５２を有している。図１１では、隣接する２個のマイクロ発光素子１００ｃのＮ電極２０Ｎを、１個のＮ側電極５２に接続している。
（画像表示素子２００ｃの製造工程）
図１２の（ａ）から（ｆ）は、本発明の実施形態４に係る画像表示素子２００ｃの製造工程を示す断面模式図である。図１２の（ａ）から（ｄ）の画像表示素子２００ｃの製造工程の説明において、透明絶縁膜１７側を上方、成長基板９側を下方とする。又、図１２の（ｅ）及び（ｆ）の画像表示素子２００ｃの製造工程の説明において、成長基板９側を上方、駆動回路基板５０ｃ側を下方とする。
画像表示素子２００ｃの製造工程において、図２の（ａ）から（ｄ）に示す工程を経た後の図１２の（ａ）に示す画像表示素子２００ｃの状態を考える。この状態において、図１２の（ｂ）に示す様に、Ｐ電極層１０上にＰコンタクトホール１９Ｐを形成し、Ｎ側層側面１１Ｓの一部にＮ側層１１の底部開口部（bottom opening）１９ＢＮを形成する。
図１２の（ｂ）では、隣接するマイクロ発光素子１００ｃが向かい合う側にあるＮ側層側面１１Ｓに設けられた透明絶縁膜１７の部分を除去し、Ｎ側層側面１１Ｓを露出させる。画像表示素子２００ｃの構成ではＮ側層側面１１Ｓが傾斜している為、ドライエッチング法によっても、透明絶縁膜１７をエッチングする事ができる。
従って、底部開口部１９ＢＮの寸法を高精度に調整する事ができ、透明絶縁膜１７の除去部分を必要最小限にする事ができる。一方、Ｎ側層側面１１Ｓが傾斜しておらず、成長基板９に対して垂直である場合、ウエットエッチングを使用せざるを得ず、パターン寸法の制御性が低い。
次に、Ｐコンタクトホール１９Ｐ及び底部開口部１９ＢＮを形成した後、図１２の（ｃ）に示す様に、成長基板９、Ｐ電極層１０、Ｎ側層１１、及び透明絶縁膜１７の露出部分を覆う様に金属層２０を堆積する。更に、図１２の（ｄ）に示す様に、フォトリソグラフィ法と異方性ドライエッチング法とを用いて金属層２０を加工する。この様に金属層２０を加工する事で、Ｐコンタクトホール１９Ｐ上にＰ電極２０Ｐが形成され、傾斜面１６Ｓ及びＮ側層側面１１Ｓ上にある透明絶縁膜１７の部分を覆う金属反射層２０Ｗを形成する。金属反射層２０Ｗは、底部開口部１９ＢＮにおいて、Ｎ側層１１と電気的に接触する。
金属層２０を加工した後、図１２の（ｅ）に示す様に、マイクロ発光素子１００ｃと駆動回路基板５０ｃとを接続材７０を介して貼り合わせる。マイクロ発光素子１００ｃと駆動回路基板５０ｃとを貼り合わせた後、図１２の（ｆ）に示す様に、成長基板９を除去する。この後、他の実施形態と同様に、マイクロ発光素子１００ｃ間を、充填材によって充填しても良い。
画像表示素子２００ｃの構成では、Ｎ側層側面１１Ｓの一部において、金属反射層２０ＷとＮ側層側面１１Ｓとの間に透明絶縁膜１７が存在しない部分がある。つまり、金属反射層２０Ｗは、Ｎ側層１１と導通しており、より具体的にはＮ側層側面１１Ｓの少なくとも一部と導通している。
Ｎ側層側面１１Ｓの内、一面の透明絶縁膜１７を全て取り除いた構造についてシミュレーションすると、Ｎ側層側面１１Ｓの全面を透明絶縁膜１７で覆った場合に比べて、光取り出し効率の低下率は３％以下であった。従って、画像表示素子２００ｃの構成による光取り出し効率は、従来の構造に対して有利である。
以上の様に、画像表示素子２００ｃの構成は、マイクロ発光素子１００ｃと駆動回路基板５０ｃとを貼り合わせて成長基板９を除去した後に共通Ｎ電極４０を形成する必要がないという付加的利点を有している。
〔実施形態５〕
（画像表示素子２００ｄの構成）
本発明の他の実施形態について、図１３から図１５を用いて以下に説明する。尚、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。実施形態５の画像表示素子２００ｄでは、傾斜面１６Ｓ及びＮ側層側面１１Ｓの内、傾斜面１６Ｓのみに対して透明絶縁膜１７が配置されている点が実施形態４の画像表示素子２００ｃと異なる。
又、画像表示素子２００ｄでは、１個のマイクロ発光素子１００ｃの金属反射層２０Ｗ（Ｎ電極２０Ｎ）を、１個のＮ側電極５２に接続している点が画像表示素子２００ｃと異なる。画像表示素子２００ｄにおいて、これらの点以外は画像表示素子２００ｃと同一である。
これにより、Ｎ側層側面１１Ｓが金属反射層２０Ｗに覆われる事になり、光クロストークを防止し、傾斜面１６Ｓ及びＮ側層側面１１Ｓの傾斜によって、直方体構造に比べれば、大きな光取り出し効率を実現する事ができる。例えば、表２に示す直方体構造の光取り出し効率１７．９％に対して、画像表示素子２００ｄの構成では、直方体構造の光取り出し効率の約３．８倍である６７．８％の光取り出し効率を実現する事ができる。更に、画像表示素子２００ｄの製造は、実施形態４の画像表示素子２００ｃに比べて容易である。
図１３は、本発明の実施形態５に係る画像表示素子２００ｄの画素領域１の断面模式図である。図１３に示す様に、マイクロ発光素子１００ｄは、その下面にＰ電極２０Ｐ及びＮ電極２０Ｎを有している。駆動回路基板５０ｄは、マイクロ発光素子１００ｄ側にＰ側電極５１及びＮ側電極５２を有しており、Ｐ側電極５１及びＮ側電極５２はそれぞれ、Ｐ電極２０Ｐ及びＮ電極２０Ｎと１対１に対応している。画像表示素子２００ｄの構成は、画像表示素子２００ｃと同様に、マイクロ発光素子１００ｄと駆動回路基板５０ｄとを貼り合わせて成長基板９を除去した後に共通Ｎ電極を形成する必要がないという付加的利点を有している。
（画像表示素子２００ｄの製造工程）
図１４の（ａ）から（ｅ）は、本発明の実施形態５に係る画像表示素子２００ｄの製造工程を示す断面模式図である。図１４の（ａ）から（ｅ）の画像表示素子２００ｄの製造工程の説明において、透明絶縁膜１７側を上方、成長基板９側を下方とする。画像表示素子２００ｄの製造工程において、図２の（ａ）及び（ｂ）の工程を経て分割溝１５を形成した後に、図１４の（ａ）に示す様に、Ｎ側層１１、発光層１２、Ｐ側層１３、及びＰ電極層１０の露出部分を覆う様に透明絶縁膜１７を堆積する。
透明絶縁膜１７を堆積した後、図１４の（ｂ）に示す様に、分割溝１５の底部において、透明絶縁膜１７とＮ側層１１とをエッチングする事で分離溝１８を形成する。分離溝１８は成長基板９まで達し、マイクロ発光素子１００ｄを個別に分離する事が好ましい。この段階で露出するＮ側層１１の面が、Ｎ側層側面１１Ｓである。分離溝１８の傾斜角度、つまり、Ｎ側層側面１１Ｓの傾斜角度θｂは、図２の（ｃ）と同様に、８０°程度である必要がある。
分離溝１８を形成した後、図１４の（ｃ）に示す様に、Ｐ電極層１０上にＰコンタクトホール１９Ｐを形成する。Ｐコンタクトホール１９Ｐを形成する工程では、実施形態４の図１２の（ｂ）の様に、Ｎ側層側面１１Ｓ上の透明絶縁膜１７に底部開口部を形成する必要がない。従って、画像表示素子２００ｄの製造は、画像表示素子２００ｃの製造と比べて容易である。
Ｐコンタクトホール１９Ｐを形成した後、図１４の（ｄ）に示す様に、成長基板９、Ｐ電極層１０、Ｎ側層１１、及び透明絶縁膜１７の露出部分を覆う様に金属層２０を堆積する。金属層２０は、Ｐコンタクトホール１９ＰにおいてＰ電極層１０と電気的に接続し、Ｎ側層側面１１ＳにおいてＮ側層１１と電気的に接続する。
更に、図１４の（ｅ）に示す様に、Ｐ電極２０Ｐとなる部分の周囲の金属層２０を除去する事で、金属層２０がＰ電極２０Ｐと金属反射層２０Ｗとに分割される。金属反射層２０ＷがＮ電極２０Ｎを兼用する。この様にして、各マイクロ発光素子１００ｄはＰ電極２０Ｐ及びＮ電極２０Ｎを有する。以降の工程は、実施形態４の画像表示素子２００ｃと同様であるため省略する。
実施形態１において説明したシミュレーションを用いて、マイクロ発光素子１００ｄの各部の寸法及び角度に対する光取り出し効率の変化を調べた結果を図１５に示す。図１５の（ａ）から（ｅ）は、図１３に示す画像表示素子２００ｄにおいて、光取り出し効率における各部の寸法及び角度依存性のシミュレーション結果を示す図である。図１５の（ａ）から（ｆ）には、光放出面（Ｎ側層１１の上面）の面積に対する発光層１２の面積の割合（面積比）も示す。図１５の（ａ）から（ｅ）の縦軸は、光取り出し効率又は面積比である。
図１５の（ａ）から（ｆ）の何れの場合も、特に断らない限り、Ｎ側層１１の上面のサイズは８μｍ×８μｍ、Ｎ側層１１の厚さは６μｍ、Ｐ側層１３の厚さは０．２μｍである。又、傾斜面１６Ｓの傾斜角度θｅは４５°、傾斜面１６Ｓの内のＮ側層１１が占める部分における深さＤは１μｍ、Ｎ側層側面１１Ｓの傾斜角度θｂは８０°である。更に、透明絶縁膜１７の膜厚は４００ｎｍである。
図１５の（ａ）は、光取り出し効率におけるＮ側層側面１１Ｓの傾斜角度θｂの依存性を示す。図１５の（ａ）の横軸は傾斜角度θｂである。図１５の（ａ）に示す様に、Ｎ側層側面１１Ｓの傾斜角度θｂが小さくなる程、光取り出し効率が向上する。傾斜角度θｂが９０°以下である場合、光取り出し効率は４０％以上であり、直方体構造の光取り出し効率１７．９％の２倍以上の光取り出し効率を実現する事ができる。更に、傾斜角度θｂが８３°以下である場合、６０％以上の光取り出し効率を実現する事ができる。
図１５の（ｂ）は、光取り出し効率における傾斜面１６Ｓの内のＮ側層１１が占める部分における深さＤの依存性を示す。図１５の（ｂ）の横軸は深さＤである。図１５の（ｂ）に示す様に、深さＤを大きくする程、光取り出し効率が向上する。深さＤが０．５μｍ以上である事で６０％以上の光取り出し効率を実現する事ができる。
図１５の（ｃ）は、光取り出し効率における傾斜面１６Ｓの傾斜角度θｅの依存性を示す。図１５の（ｃ）の横軸は傾斜角度θｅである。光取り出し効率を改善する為には、傾斜角度θｅは６０°以下である事が好ましく、これにより６０％以上の光取り出し効率を実現する事ができる。傾斜角度θｅは５０°以下であれば更に好ましい。
図１５の（ｄ）は、光取り出し効率におけるＮ側層１１の厚さの依存性を示す。当該厚さは、垂直方向（マイクロ発光素子１００ｄの上面から下面に向かう方向）に沿った厚さである。図１５の（ｄ）の横軸は、Ｎ側層１１の厚さである。Ｎ側層１１の厚さが大きい程、光取り出し効率は向上する。Ｎ側層１１の厚さは３μｍ以上である事が好ましく、これにより６０％以上の光取り出し効率を実現する事ができる。
図１５の（ｅ）は、光取り出し効率におけるＰ側層１３の厚さの依存性を示す。図１５の（ｅ）の横軸は、Ｐ側層１３の厚さである。Ｐ側層１３の厚さが大きい程、光取り出し効率は向上するが、図１５の（ａ）から（ｄ）に示す他のパラメータに比べれば、影響は少ない。
図１５の（ｆ）は、光取り出し効率における透明絶縁膜１７の膜厚の依存性を示す。図１５の（ｆ）の縦軸及び横軸はそれぞれ、光取り出し効率及び透明絶縁膜１７の膜厚である。透明絶縁膜１７の膜厚が大きい程、光取り出し効率は向上するが、膜厚４００ｎｍ以上での変化は乏しい。従って、透明絶縁膜１７の膜厚は４００ｎｍ以上ある事が最も好ましいが、膜厚４００ｎｍ以上の場合に比べて膜厚７５ｎｍ以上の場合でも光取り出し効率の低下は２％以内である為、透明絶縁膜１７の膜厚は、少なくとも７５ｎｍ以上であれば良い。
図１５の（ａ）から（ｆ）に示す様に、画像表示素子２００ｄの構成では少なくとも４０％以上の光取り出し効率を実現する事ができる。これは、表２に示した直方体構造の光取り出し効率１７．９％に対して２．２倍の光取り出し効率であり、光取り出し効率における非常に大きな向上を示している。更に、画像表示素子２００ｄの構成では、マイクロ発光素子１００ｄの構造を適切に選ぶ事で、６０％以上の光取り出し効率を実現する事ができる。
〔実施形態６〕
（画像表示素子２００ｅの構成）
本発明の他の実施形態について、図１６を用いて以下に説明する。尚、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。実施形態６の画像表示素子２００ｅでは、Ｐ電極層１０がＰ電極層１０ｅ（第１金属膜）に変更されている点が実施形態１の画像表示素子２００と異なる。画像表示素子２００ｅにおいて、この点以外は画像表示素子２００と同一である。
画像表示素子２００ｅの構成では、Ｐ側層１３とＰ電極層１０ｅとの間に、Ｐ側透明絶縁膜（P-side transparent insulation layer）２５（第３透明絶縁膜）が配置される。又、Ｐ側透明絶縁膜２５にＰ電極層コンタクトホール２６が形成される。これにより、Ｐ側層１３とＰ電極層１０ｅとを電気的に接続する。
これまでの説明から明らかな様に、金属反射層２０Ｗと化合物半導体１４との間に、透明絶縁膜１７を配置する事で、反射率を向上し、光取り出し効率を向上する事ができる。しかし、Ｐ側層１３とＰ電極層１０ｅとを電気的に接続する為には、Ｐ側層１３の全面に透明絶縁膜を配置する事はできない。この為、Ｐ電極層コンタクトホール２６を形成してＰ側層１３とＰ電極層１０ｅとを部分的に接続する事で、Ｐ側層１３とＰ電極層１０ｅとを電気的に接続しつつ、光取り出し効率を更に向上させる事ができる。
（画像表示素子２００ｅの製造工程）
図１６の（ａ）から（ｄ）は、本発明の実施形態６に係る画像表示素子２００ｅの製造工程を示す断面模式図である。画像表示素子２００ｅの製造工程の説明において、Ｐ側層１３側を上方、成長基板９側を下方とする。画像表示素子２００ｅの製造工程において、Ｐ電極層１０ｅの形成工程のみを説明する。Ｐ電極層１０ｅの形成工程以外の他の工程は、他の実施形態で説明した工程を適用する事ができる為、説明を省略する。
図１６の（ａ）は、成長基板９上に化合物半導体１４が堆積された状態を示す。画像表示素子２００ｅのＰ側層１３のシート抵抗はできる限り低い事が好ましく、画像表示素子２００ｅのＰ側層１３の厚さは、実施形態１から５で説明したＰ側層１３の厚さより大きくても良い。
次に、図１６の（ｂ）に示す様に、Ｐ側層１３上にＰ側透明絶縁膜２５を堆積する。Ｐ側透明絶縁膜２５の材質及び厚さはそれぞれ、透明絶縁膜１７の材質及び厚さと同一であっても良い。Ｐ側透明絶縁膜２５を堆積した後、図１６の（ｃ）に示す様に、Ｐ側透明絶縁膜２５の上面にＰ電極層コンタクトホール２６を形成する。Ｐ電極層コンタクトホール２６は、Ｐ側透明絶縁膜２５からＰ側層１３まで達する。
Ｐ側透明絶縁膜２５の上面の内、Ｐ電極層コンタクトホール２６が占める面積の割合は少ない方が好ましい。例えば、１μｍピッチで０．１μｍ径のＰ電極層コンタクトホール２６を形成すれば、Ｐ側透明絶縁膜２５の上面の内、Ｐ電極層コンタクトホール２６が占める面積の割合は１／１００程度である。この場合、Ｐ電極層コンタクトホール２６に金属層が埋められたとしても、Ｐ側透明絶縁膜２５による光取り出し効率を十分に維持する事ができる。
尚、Ｐ側透明絶縁膜２５の上面の内、Ｐ電極層コンタクトホール２６が占める面積の割合は少ない方が光取り出し効率の向上の効果は大きい。しかし、例えば、Ｐ側透明絶縁膜２５の上面の面積の内の半分程度の面積をＰ電極層コンタクトホール２６が占めたとしても、光取り出し効率を十分に維持する事ができる。
Ｐ電極層コンタクトホール２６を形成した後、図１６の（ｄ）に示す様に、Ｐ側透明絶縁膜２５及びＰ側層１３の露出部分を覆う様にＰ電極層１０ｅを堆積する。このとき、Ｐ電極層コンタクトホール２６に、Ｐ側層１３とオーミック接触が得やすいパラジュウム（Ｐｄ）等の金属材料を埋め込み、当該金属材料の上に、可視光反射率の高い銀又はアルミニュウム等の金属層を堆積しても良い。
本形態を適用するマイクロ発光素子及び画像表示素子２００ｅの構造及び製造方法に関しては、実施形態１から５の何れかの形態と組み合わせれば良いので、説明を省略する。実施形態１から５の何れかの形態と実施形態６とを組み合わせる事で、実施形態１から５の何れかの形態が有する光取り出し効率の改善効果を更に増強する事ができる。
下記の表３において、実施形態１の単独の構成であるＰ側透明絶縁膜なしの場合と、実施形態１の構成に実施形態６の構成を組み合わせた構成であるＰ側透明絶縁膜ありの場合とを比較した。実施形態１の構成に実施形態６の構成を組み合わせた構成により、下面吸収量が低減され、光取り出し効率を５％程度向上させる事ができる。表３は、光取り出し効率のシミュレーション結果を示す。
Figure 0006915029
〔実施形態７〕
（画像表示素子２００ｆの構成）
本発明の他の実施形態について、図１７を用いて以下に説明する。尚、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。実施形態７の画像表示素子２００ｆでは、Ｐ側層１３とＰ電極層１０ｆ（第１金属膜）との導通方法が実施形態６の画像表示素子２００ｅと異なる。画像表示素子２００ｆにおいて、この導通方法の点以外は画像表示素子２００ｅと同一である。
画像表示素子２００ｆの構成では、画像表示素子２００ｅのＰ側層１３に比べてＰ側層１３をより厚く堆積し、Ｐ側層１３に対してピラー（柱）状のものが形成される様に異方性エッチングを行う事で、Ｐ側層ピラー２７を形成する。Ｐ側層ピラー２７にＰ側透明絶縁膜２５ｆ（第２透明絶縁膜）を埋め込み、Ｐ側透明絶縁膜２５ｆの上に金属層であるＰ電極層１０ｆを堆積する。
（画像表示素子２００ｆの製造工程）
図１７の（ａ）から（ｄ）は、本発明の実施形態７に係る画像表示素子２００ｆの製造工程を示す断面模式図である。画像表示素子２００ｆの製造工程の説明において、Ｐ側層１３側を上方、成長基板９側を下方とする。画像表示素子２００ｆの製造工程において、図１７の（ａ）に示す様に、成長基板９上に化合物半導体１４を堆積する。Ｐ側層１３の厚さは、少なくとも１００ｎｍ以上である。
化合物半導体１４を堆積した後、図１７の（ｂ）に示す様に、フォトリソグラフィ法と異方性エッチング法とを用いて、Ｐ側層１３の底部及びＰ側層ピラー２７を残す様にＰ側層１３をエッチングする。Ｐ側層ピラー２７の高さは、２５ｎｍ以上１μｍ以下である。光放出面側からの平面視において、Ｐ電極層１０ｆの水平面に係る面積に対する複数のＰ側層ピラー２７の上面に係る総面積の割合は、少ない事が好ましいが、５０％程度であっても、光取り出し効率の向上効果は得られる。
Ｐ側層１３をエッチングした後、図１７の（ｃ）に示す様に、Ｐ側層ピラー２７の間にＰ側透明絶縁膜２５ｆを堆積し、Ｐ側層ピラー２７の上部を露出させる。例えば、Ｐ側透明絶縁膜２５ｆを堆積した後、ＣＭＰ法を用いてＰ側透明絶縁膜２５ｆを研磨する事で、Ｐ側層ピラー２７の上部を露出させる事ができる。
尚、Ｐ側層ピラー２７の上面には金属膜が予め形成されても良い。例えば、Ｐ側層１３の上面にパラジュウム等の金属を堆積し、Ｐ側層１３を加工してＰ側層ピラー２７を形成すると同時に当該金属を加工しても良い。これにより、前記金属をＣＭＰ法による研磨を止める為のストッパ層として機能させる事ができ、Ｐ側層１３と前記金属とのオーミック接触を実現する事ができる。
又、フォトリソグラフィ法を用いずに、Ｐ側層１３の上面に金属ナノ粒子を分散して配置し、配置された金属ナノ粒子をマスク層としてＰ側層１３を異方性エッチングしても良い。数十ｎｍの径を有する金属ナノ粒子であれば、Ｐ側層１３に対して異方性エッチングを必ずしも行わなくても、金属ナノ粒子間にＰ側透明絶縁膜２５ｆを埋め込むだけでも、光取り出し効率の向上効果を得る事ができる。Ｐ側透明絶縁膜２５ｆを堆積した後、図１７の（ｄ）に示す様に、Ｐ側層ピラー２７及びＰ側透明絶縁膜２５ｆの上にＰ電極層１０ｆを堆積する。
本形態を適用するマイクロ発光素子及び画像表示素子２００ｆの構造及び製造方法に関しては、実施形態１から５の何れかの形態と組み合わせれば良いので、説明を省略する。実施形態１から５の何れかの形態と実施形態７とを組み合わせる事で、実施形態１から５の何れかの形態が有する光取り出し効率の改善効果を更に増強する事ができる。
〔実施形態８〕
（画像表示素子２００ｇの構成）
本発明の他の実施形態について、図１８を用いて以下に説明する。尚、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。
実施形態８の画像表示素子２００ｇは、傾斜面１６Ｓの傾斜角度θｅがＮ側層側面１１Ｓの傾斜角度θｂと略同一である点が実施形態１の画像表示素子２００と異なる。画像表示素子２００ｇにおいて、それ以外の点は画像表示素子２００と同一である。傾斜面１６Ｓの傾斜角度θｅがＮ側層側面１１Ｓの傾斜角度θｂと略同一である事により、傾斜面１６Ｓは、光放出面まで延伸する。このとき、傾斜面１６Ｓは、金属反射層２０Ｗに覆われ、傾斜面１６Ｓと金属反射層２０Ｗとの間に透明絶縁膜１７が配置される。
図１８の（ａ）は、本発明の実施形態８に係る四角錐台構造（Truncated pyramid type）のマイクロ発光素子の鳥瞰図であり、図１８の（ｂ）は、光取り出し効率における傾斜角度の依存性のシミュレーション結果を示す図である。図１８の（ｃ）は、光取り出し効率における透明絶縁膜の膜厚依存性のシミュレーション結果を示す図である。
図１８の（ａ）に示す様に、画像表示素子２００ｇが備えるマイクロ発光素子１００ｇの形状は、四角錐台構造（Truncated pyramid type）である。画像表示素子２００ｇの製造工程では、図２の（ｂ）及び（ｃ）に示す工程を１工程にまとめて、傾斜角度θｅが傾斜角度θｂと略同一となる様に分離溝を形成すれば良い。
（画像表示素子２００ｇの製造工程）
画像表示素子２００ｇの製造工程において、分離溝を形成する工程以外の他の製造工程は、実施形態１の画像表示素子２００の製造工程と同様である。画像表示素子２００ｇの製造工程では、この様に製造工程を１つ削減する事ができる。又、一般に、画像表示素子２００と比べて、Ｎ側層側面１１Ｓの傾斜角度θｂが小さくなる為、Ｎ側層側面１１Ｓ上に堆積された透明絶縁膜１７に対して金属層２０をより容易に堆積する事ができる。
下記の表４において、直方体構造のマイクロ発光素子の発光特性と、四角錐台構造のマイクロ発光素子１００ｇの発光特性とを比較した。直方体構造のマイクロ発光素子の場合及びマイクロ発光素子１００ｇの場合の何れもＮ側層１１の上面のサイズを８μｍ×８μｍとし、化合物半導体としては同一のものを用いた。直方体構造のマイクロ発光素子の場合とマイクロ発光素子１００ｇの場合とで、形状の違いを除けば、構成材料及び形成プロセスは同一である。
但し、直方体構造のマイクロ発光素子の場合では、分割溝及び分離溝は可能な限り傾斜しない様に加工した。又、マイクロ発光素子１００ｇの場合では、分離溝１８によって形成されるＮ側層１１の側面が傾斜角度θｅ・θｂが略８０°となる様に加工されて形成された。Ｎ側層１１の上面には何れの場合も透明樹脂層を配置した。又、何れの場合も、マイクロ発光素子において１００行×１００列の１００００個を同時に点灯して、全光束発光強度を評価した。マイクロ発光素子１００ｇにおける１個当たりの電流量は５μＡである。測定結果を下記の表４に示す。
Figure 0006915029
表４に示す様に、四角錐台構造のマイクロ発光素子１００ｇでは、単純な直方体構造のマイクロ発光素子に比べれば、約２．７倍の外部量子効率が得られる。光線追跡法（Lay trace method）を用いて光取り出し効率をシミュレーションした結果を表５に示す。尚、表４に示す内部量子効率推定値は、表５に示す光取り出し効率を用いて、表４に示す外部量子効率より計算した推定値である。四角錐台構造のマイクロ発光素子１００ｇでは、単純な直方体構造のマイクロ発光素子に比べて、約３．０倍の光取り出し効率が得られる。表５に示す値は、シミュレーション値である。
Figure 0006915029
図１８の（ｂ）に示す様に、傾斜角度θｂが小さくなる程、光取り出し効率が向上する。傾斜角度θｂが８２°以下である場合、４８％以上の光取り出し効率を実現する事ができる。更に、傾斜角度θｂが７５°以下である場合、７０％以上の光取り出し効率を実現する事ができる。
図１８の（ｃ）に示す様に、透明絶縁膜１７の膜厚７５ｎｍ以上で、４８％以上の光取出し効率を実現できる。図１８の（ｃ）の縦軸は、光取り出し効率であり、図１８の（ｃ）の横軸は、透明絶縁膜１７の膜厚である。透明絶縁膜の膜厚が４００ｎｍ以上であれば、５４％程度の光取り出し効率を安定して実現する事ができる。従って、透明絶縁膜１７の膜厚は４００ｎｍ以上である事が好ましい。
尚、マイクロ発光素子１００ｇの電極配置に関しては、実施形態１や実施形態２の様に、光放出面側に共通Ｎ電極４０（光放出面側電極）を配置する構成であっても良いし、実施形態４や実施形態５の様に、金属反射層２０ＷをＮ側層１１と電極に接触させる事で、光放出面側とは反対側の面に、Ｎ電極２０Ｎを配置する構成であっても良い。
〔実施形態９〕
（画像表示素子２００ｈの構成）
本発明の他の実施形態について、図１９から図２１を用いて以下に説明する。尚、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。実施形態９の画像表示素子２００ｈは、共通Ｎ電極４０以外では単層の電極層しか備えない点が実施形態１の画像表示素子２００と異なる。画像表示素子２００ｈにおいて、それ以外の点は画像表示素子２００と同一である。
図１９は、本発明の実施形態９に係る画像表示素子２００ｈの断面模式図である。図１９に示す様に、画像表示素子２００ｈが備えるマイクロ発光素子１００ｈは、Ｐ電極２０Ｐ（第１金属膜）と金属反射層２０Ｗ（第２金属膜）とが繋がった構造を有している。つまり、金属反射層２０ＷがＰ電極２０Ｐを兼用している。実施形態１から５において、第１金属膜と第２金属膜とは別々の金属膜であり、互いに接触していないが、本実施形態では、第１金属膜と第２金属膜とは連続して繋がっており、一体として構成されている。
Ｐ電極２０ＰはＰ側層１３と直接接触している。Ｐ電極２０Ｐは、マイクロ発光素子１００ｈのＰ側層１３側の表面を覆っており、透明絶縁膜１７を介して傾斜面１６Ｓ及びＮ側層側面１１Ｓを覆っている。これにより、互いに隣接するマイクロ発光素子１００ｈ間の光漏洩を防止しており、光クロストークを低減する事ができる。又、Ｐ電極２０Ｐと傾斜面１６Ｓ及びＮ側層側面１１Ｓとの間には、透明絶縁膜１７が配置されており、高い光取り出し効率を実現する事ができる。
マイクロ発光素子１００ｈは、Ｐ電極２０Ｐと共通Ｎ電極４０との電気的短絡を防ぐ為に、絶縁層６１を有している。光クロストークを低減する上で、Ｐ電極２０Ｐは、Ｎ側層側面１１Ｓをその上端まで覆っている事が好ましい。しかし、絶縁層６１がなければ、マイクロ発光素子１００ｈの上端部でＰ電極２０Ｐと共通Ｎ電極４０とがショートする。
従って、画素領域１では、マイクロ発光素子１００ｈの上端部を覆う様に絶縁層６１を設ける必要がある。一方、Ｎ接続領域３では、Ｎ電極２０Ｎと共通Ｎ電極４０との接触は好ましい事である為、絶縁層６１を設ける必要がない。Ｎ接続領域３にあるダミー素子１０１ｈにおいては、Ｎ電極２０Ｎと共通Ｎ電極４０との接触部が電流経路であっても良いし、実施形態１のマイクロ発光素子１００と同様に、Ｎ電極２０Ｎと共通Ｎ電極４０との間でＮ側層１１を経由して電流を流しても良い。
（マイクロ発光素子１００ｈの製造工程）
図２０の（ａ）から（ｆ）は、本発明の実施形態９に係るマイクロ発光素子１００ｈの製造工程を示す断面模式図である。マイクロ発光素子１００ｈの製造工程は、実施形態１のマイクロ発光素子１００の製造工程と比べて、Ｐ電極層１０が堆積されない点以外は類似している。以下では、マイクロ発光素子１００ｈの製造工程とマイクロ発光素子１００の製造工程との相違点のみを説明する。
マイクロ発光素子１００ｈの構成では、マイクロ発光素子１００の構成に比べて、シート抵抗が高いＰ側層１３とＰ電極２０Ｐとが直接接触する為、Ｐコンタクトホール１９Ｐは可能な限り大きく形成される事が好ましい。マイクロ発光素子１００ｈの構成では、Ｐ電極２０Ｐと金属反射層２０Ｗとが一体である為、画素領域１及びＮ接続領域３においては、金属層２０をパターン加工する必要がない。Ｐ電極層１０を堆積する必要がなく、金属層２０をパターン加工する必要がない為、マイクロ発光素子１００の製造工程は、マイクロ発光素子１００の製造工程に比べて簡略であり、製造コストを低減する事ができる。
（画像表示素子２００ｈの製造工程）
図２１の（ａ）から（ｃ）は、本発明の実施形態９に係る画像表示素子２００ｈの製造工程を示す断面模式図である。画像表示素子２００ｈの製造工程の説明において、成長基板９側を上方、駆動回路基板５０側を下方とする。図２１の（ａ）に示す様に、接続材７０を用いてマイクロ発光素子１００ｈのＰ電極２０Ｐを駆動回路基板５０のＰ側電極５１に接続する工程は、図３の（ｂ）に示す工程と同様である。
図２１の（ｂ）に示す様に、成長基板９を除去する工程も、図３の（ｃ）に示す工程と同様である。但し、画像表示素子２００ｈの製造工程では、成長基板９を除去する工程によって、金属層２０がマイクロ発光素子１００ｈ毎に分離される事で、Ｐ電極２０Ｐが形成される。同様に、Ｎ接続領域３においては、成長基板９を除去する工程によってＮ電極２０Ｎが形成される。
Ｐ電極２０Ｐ及びＮ電極２０Ｎが形成された後、図３の（ｄ）及び（ｅ）に示す工程と同様に、各マイクロ発光素子１００ｈの間を充填材６０によって充填し、共通Ｎ電極４０を形成する。通常、充填材６０を塗布した段階で、マイクロ発光素子１００ｈの上面には充填材６０による樹脂層が残る為、マイクロ発光素子１００ｈの上面に残った樹脂層を除去する必要がある。当該樹脂層を除去する工程において、マイクロ発光素子１００ｈの間の樹脂層を残す事で、マイクロ発光素子１００ｈの間に絶縁層６１を形成する事ができる。絶縁層６１の材料は、この様に充填材６０の材料と同一であっても良いし、異なっていても良い。
図２０の（ｆ）に示す工程において、金属層２０を堆積した後に、分離溝１８の底部から一定の深さまで金属層２０を除去する工程を加えても良い。例えば、フォトリソグラフィ法によって、画素領域１内の分離溝１８の底部を開口し、ドライエッチング法又はウエットエッチング法により金属層２０をエッチングする。
この場合には、図２１の（ｂ）に示す工程において、Ｐ電極２０Ｐの上端部の位置をＮ側層１１の上面より下方の位置にしても良い。その結果、Ｐ電極２０Ｐが共通Ｎ電極４０と接触しなくなる為、絶縁層６１の形成を省略する事ができる。Ｐ電極２０ＰがＮ側層側面１１Ｓを全く覆わない場合に比べれば、顕著な光漏洩の防止効果を十分に実現する事ができる。以上の様に、画像表示素子２００ｈの構成は、マイクロ発光素子１００ｈを単層の金属膜（電極層）で構成する事で、製造工程を単純にし、製造コストを低減するという付加的利点を有している。
〔実施形態１０〕
（画像表示素子２００ｉの構成）
本発明の他の実施形態について、図２２を用いて以下に説明する。尚、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。実施形態１０の画像表示素子２００ｉは、１つのマイクロ発光素子１００ｉが複数のメサ１６を備えている点が実施形態１の画像表示素子２００と異なる。画像表示素子２００ｉにおいて、それ以外の点は画像表示素子２００と同一である。
（マイクロ発光素子１００ｉの製造工程）
図２２の（ａ）から（ｆ）は、本発明の実施形態１０に係るマイクロ発光素子１００ｉの製造工程を示す断面模式図である。画像表示素子２００ｉの製造工程の説明において、Ｐ側層１３側を上方、成長基板９側を下方とする。図２２を用いてマイクロ発光素子１００ｉについて説明する。ここでは、１個のマイクロ発光素子１００ｉが２個のメサを有する場合について説明するが、１個のマイクロ発光素子１００ｉが３個以上のメサを有する場合であっても同様である。
又、マイクロ発光素子１００ｉの構造として、実施形態９のマイクロ発光素子１００ｈの構造と類似している構造を用いて説明する。マイクロ発光素子１００ｉの構造は、実施形態９以外の他の実施形態のマイクロ発光素子の構造と類似していても良い。図２２の（ｂ）に示す様に、傾斜面１６Ｓを構成する分割溝１５を形成すると同時に、１個のマイクロ発光素子の発光層１２を２個に分割する内部分割溝１５ｉを形成する。
内部分割溝１５ｉは、分割溝１５に比べて小さく形成される。又、内部分割溝１５ｉの深さは、分割溝１５の深さに比べて小さくても良い。分割溝１５及び内部分割溝１５ｉを形成した後、図２２の（ｃ）に示す様に、分離溝１８を形成する。分離溝１８は、分割溝１５の底部にのみ形成され、内部分割溝１５ｉの底部には形成されない。この様にして、分割溝１５及び分離溝１８によってマイクロ発光素子１００ｉの外形を定める。一方、内部分割溝１５ｉは１個のマイクロ発光素子１００ｉの発光層１２を２個に分割する。
分離溝１８を形成した後、図２２の（ｄ）に示す様に、透明絶縁膜１７を堆積し、図２２の（ｅ）に示す様にＰコンタクトホール１９Ｐを形成する。ここで、Ｐコンタクトホール１９Ｐは、メサ１６毎に形成される。Ｐコンタクトホール１９Ｐを形成する工程以降の工程は、画像表示素子２００ｉの製造工程を含めて実施形態９の画像表示素子２００ｈの製造工程と同一である。又、Ｎ接続領域３では、画像表示素子２００ｉが備えるダミー素子１０１ｉが複数のメサ１６を備える構成である必要はなく、実施形態９のダミー素子１０１ｈと同一の構成で良い。
複数のメサ１６を有するマイクロ発光素子１００ｉは、以下の（１）及び（２）の様な場合に有用である。（１）冗長救済に利用する。各メサ１６に互いに独立したＰ電極２０Ｐを配置し、メサ１６毎に独立して駆動する。２個のメサ１６の内、正常な発光を示さない方には電流を流さない。正常なメサ１個だけに対して電流を流す事で、マイクロ発光素子１００ｉの不良率を大幅に低減する事ができる。
（２）比較的大きなマイクロ発光素子１００ｉの発光効率を上げる。図６の（ｂ）に示す様に、傾斜面１６Ｓの大きさが大きい程、光取り出し効率は向上する。従って、大きなマイクロ発光素子１００ｉには大きな傾斜面が必要となる。しかし、大きな傾斜面を形成する事は製造技術的には難しくなる。そこで、作製可能な傾斜面のサイズに合わせて、光取り出し効率を最大限向上する事が可能な程度に複数のメサ１６を形成し、複数のメサ１６によってマイクロ発光素子の発光層１２を分割し、マイクロ発光素子全体の光取り出し効率を向上する。
〔実施形態１１〕
（画像表示素子２００ｊの構成）
本発明の他の実施形態について、図２３を用いて以下に説明する。尚、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。実施形態１１の画像表示素子２００ｊは、傾斜面１６Ｓを覆う透明絶縁膜１７（第１透明絶縁膜）と、Ｎ側層側面１１Ｓを覆う第２透明絶縁膜２８とが別の部材である点で、これまでの実施形態と異なる。画像表示素子２００ｊの構成は、実施形態４のマイクロ発光素子１００ｃのＮ側層側面１１Ｓの一部において、金属反射層２０ＷとＮ側層側面１１Ｓとが接続し、金属反射層２０ＷがＮ電極２０Ｎを兼ねている点で画像表示素子２００ｃの構成と類似している。
また、画像表示素子２００ｊの構成は、実施形態６において、Ｐ側層１３とＰ電極層１０ｅとの間に、Ｐ側透明絶縁膜２５（第３透明絶縁膜）が配置されている点で実施形態６の画像表示素子２００ｅの構成と類似している。従って、画像表示素子２００ｊは、マイクロ発光素子と駆動回路基板とを貼り合わせて成長基板９を除去した後に共通Ｎ電極４０を形成する必要がないという付加的利点と、Ｐ側透明絶縁膜２５により光取り出し効率を更に向上させる事ができるという付加的な利点とを有している。
（マイクロ発光素子１００ｊの製造工程）
図２３の（ａ）から（ｊ）は、本発明の実施形態１１に係るマイクロ発光素子１００ｊの製造工程を示す断面模式図である。マイクロ発光素子１００ｊは、画像表示素子２００ｊに含まれるものである。マイクロ発光素子１００ｊの製造工程の説明において、Ｐ側層１３側を上方、成長基板９側を下方とする。図２３の（ａ）に示す様に、成長基板９上にＮ側層１１、発光層１２、及びＰ側層１３を順次積層する事で化合物半導体１４を積層する。実施形態１の様なＰ電極層は、この段階では堆積されない。
化合物半導体１４を積層した後、図２３の（ｂ）に示す様に、Ｐ側層１３、発光層１２、及びＮ側層１１の一部をエッチングして、分割溝１５を形成する。この時、発光層１２を含む部分がメサ１６となる。メサ１６の側面である傾斜面１６Ｓは、他の実施形態と同様に傾斜角度θｅで傾斜させる。
分割溝１５を形成した後、図２３の（ｃ）に示す様に、Ｎ側層１１、発光層１２、及びＰ側層１３の露出部分を覆う様に透明絶縁膜１７を堆積する。この後、実施形態６と同様に、メサ１６の上部に堆積された透明絶縁膜１７の部分に、Ｐ電極層コンタクトホール２６を形成し、Ｐ電極層１０ｊを堆積する。その結果、図２３の（ｄ）に示す様な状態になる。マイクロ発光素子１００ｊの透明絶縁膜１７は、傾斜面１６Ｓを覆う透明絶縁膜（第１透明絶縁膜）としての役割、及び実施形態６のＰ側透明絶縁膜２５（第３透明絶縁膜）としての役割を果たしている。
Ｐ電極層１０ｊを堆積した後、図２３の（ｅ）に示す様に、フォトリソグラフィ法及びドライエッチング法によってＰ電極層１０ｊをＰ電極層パターン１０Ｐへ加工する。Ｐ電極層パターン１０Ｐは、メサ１６の上部に堆積されたＰ側層１３を少なくとも覆い、傾斜面１６Ｓの少なくとも一部を覆う。
Ｐ電極層１０ｊをＰ電極層パターン１０Ｐへ加工した後、図２３の（ｆ）に示す様に、分割溝１５の底部に分離溝１８を形成する。Ｐ電極層パターン１０Ｐの加工は、分離溝１８の形成と同時に行われても良い。分離溝１８の側面であるＮ側層側面１１Ｓは、他の実施形態と同様に傾斜角度θｂで傾斜させる。
分離溝１８を形成した後、図２３の（ｇ）に示す様に、透明絶縁膜１７及びＰ電極層パターン１０Ｐの露出部分を覆う様に第２透明絶縁膜２８を堆積する。第２透明絶縁膜２８については、透明絶縁膜１７と同様の材料を適用できる。第２透明絶縁膜２８を堆積した後、図２３の（ｈ）に示す様に、実施形態４の図１２の（ｂ）と同様に、第２透明絶縁膜２８に対してＰコンタクトホール１９Ｐ及び底部開口部１９ＢＮを形成する。
次に、図２３の（ｉ）に示す様に、Ｎ側層１１、透明絶縁膜１７、及び第２透明絶縁膜２８の露出部分を覆う様に金属層２０を堆積し、更に、図２３の（ｊ）に示す様に、金属層２０をＰ電極２０Ｐ、及びＮ電極２０Ｎと兼用する金属反射層２０Ｗへ加工する。これらの工程は図１２の（ｃ）及び（ｄ）に示す工程と同様である。画像表示素子２００ｊの製造工程は、実施形態４の図１２の（ｅ）及び（ｆ）に示す工程と同様に、接続材７０によって駆動回路基板５０ｃにマイクロ発光素子１００ｊを接続し、成長基板９を除去する。
画像表示素子２００ｊの構成では、Ｎ側層側面１１Ｓの大半は、第２透明絶縁膜２８によって覆われ、第２透明絶縁膜２８の外側を金属反射層２０Ｗが覆っている。一方、傾斜面１６Ｓの上部の一部は、透明絶縁膜１７及びＰ電極層パターン１０Ｐに覆われ、傾斜面１６Ｓの下部の一部は、透明絶縁膜１７及び第２透明絶縁膜２８に覆われ、第２透明絶縁膜２８の外側を金属反射層２０Ｗが覆っている。
傾斜面１６Ｓの中央部の一部は、透明絶縁膜１７及びＰ電極層パターン１０Ｐに覆われ、Ｐ電極層パターン１０Ｐの外側を、第２透明絶縁膜２８及び金属反射層２０Ｗが覆っている。Ｐ電極層パターン１０Ｐと金属反射層２０Ｗとは互いに重なって配置されており、マイクロ発光素子１００ｊから外部への光漏洩を防止している。
画像表示素子２００ｊの構成では、Ｎ側層側面１１Ｓの大半、傾斜面１６Ｓ、及びＰ側層１３の大半を、透明絶縁膜１７及び第２透明絶縁膜２８で覆い、第２透明絶縁膜２８の外側に反射率の高い金属膜として金属反射層２０Ｗを配置する事ができる。これにより、光漏洩を防止しつつ、非常に高い光取り出し効率を実現する事ができる。また、画像表示素子２００ｊにおいて、図２３の（ｊ）に示す様に、Ｎ側層側面１１Ｓと金属反射層２０Ｗとの間には、第２透明絶縁膜２８が配置されている。
〔実施形態１２〕
（画像表示素子２００ｋの構成）
本発明の他の実施形態について、図２４を用いて以下に説明する。尚、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。実施形態１２の画像表示素子２００ｋは、傾斜面１６Ｓを覆う透明絶縁膜１７（第１透明絶縁膜）、及びＰ側透明絶縁膜２５（第３透明絶縁膜）の構成が異なる点で、実施形態１１の画像表示素子１００ｊと異なる。また、画像表示素子２００ｋでは、Ｎ側層１１への金属電極の接続方法が画像表示素子１００ｊと異なるが、画像表示素子１００ｊと同様の効果を実現できる。
（マイクロ発光素子１００ｋの製造工程）
図２４の（ａ）から（ｉ）は、本発明の実施形態１２に係るマイクロ発光素子１００ｋの製造工程を示す断面模式図である。マイクロ発光素子１００ｋは、画像表示素子２００ｋに含まれるものである。図２３の（ａ）から（ｃ）に示す工程と同様の工程を経た後の状態が図２４の（ａ）に示す状態である。
図２４の（ａ）に示す工程の段階で形成されている透明絶縁膜を透明絶縁膜１７Ａとする。次いで、図２４の（ｂ）に示す様に、分割溝１５の底部に分離溝１８を形成する。分離溝１８の側面であるＮ側層側面１１Ｓは、他の実施形態と同様に傾斜角度θｂで傾斜させる。分割溝１５の底部には、分離溝１８が形成された後においても、Ｎコンタクトホール１９Ｎを形成する為の平坦部が残される事が好ましい。
分離溝１８が形成された後、図２４の（ｃ）に示す様に、Ｎ側層側面１１Ｓ及び透明絶縁膜１７Ａの露出部分を覆う様に透明絶縁膜１７Ｂを堆積する。更に、図２４の（ｄ）に示す様に、分割溝１５の平坦部に堆積された透明絶縁膜１７Ａ・１７Ｂの部分に、Ｎコンタクトホール１９Ｎを形成する。
Ｎコンタクトホール１９Ｎを形成した後、図２４の（ｅ）に示す様に、Ｎ側層１１及び透明絶縁膜１７Ａ・１７Ｂの露出部分を覆う様に金属層２０を堆積する。金属層２０を堆積した後、図２４の（ｆ）に示す様に、フォトリソグラフィ法及びドライエッチング法を用いて、金属層２０を金属反射層２０Ｗへパターン加工する。金属反射層２０ＷはＮ側層側面１１Ｓ及び傾斜面１６Ｓを覆う。金属反射層２０ＷはＮコンタクトホール１９Ｎにおいて、Ｎ側層１１と電気的に接続する。金属反射層２０Ｗは、分離溝１８及び分割溝１５を覆っても良い。
金属層２０をパターン加工した後、図２４の（ｇ）に示す様に、透明絶縁膜１７Ｂ及び金属反射層２０Ｗの露出部分を覆う様に透明絶縁膜１７Ｃを堆積し、透明絶縁膜１７Ｃの表面をＣＭＰ法によって平坦化する。透明絶縁膜１７Ｃの表面を平坦化した後、図２４の（ｈ）に示す様に、Ｐ側層１３が露出する様に、透明絶縁膜１７Ａ・１７Ｂ・１７Ｃを除去する事でＰ電極層コンタクトホール２６を形成する。
また、金属反射層２０Ｗが露出する様に、透明絶縁膜１７Ｃを除去する事でＮ電極層コンタクトホール２９を形成する。Ｐ側層１３、透明絶縁膜１７Ｃ、及び金属反射層２０Ｗの露出部分を覆う様に、Ｐ電極層１０ｋを堆積する。Ｐ電極層１０ｋを堆積する工程は、実施形態６の画像表示素子２００ｅにおけるＰ電極層１０ｅを堆積する工程と同様に行われる。Ｐ電極層１０ｋを堆積した後、図２４の（ｉ）に示す様に、Ｐ電極層１０ｋをパターン加工する事で、Ｐ電極２０Ｐ及びＮ電極２０Ｎを形成する。
画像表示素子２００ｋの構成では、図２４の（ｉ）に示す様に、透明絶縁膜１７Ｂ（第２透明絶縁膜）がＮ側層側面１１Ｓを覆い、透明絶縁膜１７Ａ及び透明絶縁膜１７Ｂの積層膜（第１透明絶縁膜）が傾斜面１６Ｓを覆う。又、透明絶縁膜１７Ａ、透明絶縁膜１７Ｂ、及び透明絶縁膜１７Ｃの積層膜がＰ側透明絶縁膜（第３透明絶縁膜）となる。金属反射層２０ＷとＰ電極２０Ｐとは、光放出面側とは反対側からの平面視において、互いに重なって配置されている。
尚、画像表示素子２００ｋの金属反射層２０Ｗの製造工程として、ダマシン法を採用する事もできる。即ち、分割溝１５及び分離溝１８に金属層２０を埋める様に堆積した後、金属層２０の表面をＣＭＰ法によって平坦化し、メサ１６上の透明絶縁膜１７Ｂを露出させる事で、金属反射層２０Ｗを形成する事ができる。この場合には、透明絶縁膜１７Ｃの表面をＣＭＰ法によって平坦化する必要がなくなる。また、Ｎ電極層コンタクトホール２９の深さとＰ電極層コンタクトホール２６の深さとの相違が少なくなり、Ｎ電極層コンタクトホール２９とＰ電極層コンタクトホール２６とを同時に形成する事が容易となるという利点がある。
〔まとめ〕
本発明の態様１に係るマイクロ発光素子は、光放出面側から順に、第１導電層、発光層、及び前記第１導電層とは反対導電型の第２導電層が積層した化合物半導体を備えるマイクロ発光素子であって、前記光放出面側とは反対側の面には、前記第２導電層と導通する第１金属膜が配置されており、前記第１金属膜は前記第２導電層を覆っており、前記発光層の周囲には傾斜面が形成されており、前記傾斜面から前記光放出面まで至る第１導電層側面の第１傾斜角度は、前記傾斜面の第２傾斜角度より大きい角度であり、前記傾斜面及び前記第１導電層側面が共に第２金属膜で覆われており、前記傾斜面と前記第２金属膜との間に第１透明絶縁膜が配置されている。
本発明の態様２に係るマイクロ発光素子は、前記態様１において、前記第１導電層側面と前記第２金属膜との間に、第２透明絶縁膜が配置されていても良い。
本発明の態様３に係るマイクロ発光素子は、前記態様２において、前記第２透明絶縁膜は、前記第１透明絶縁膜が前記第１導電層側面と前記第２金属膜との間まで延伸したものであっても良い。
本発明の態様４に係るマイクロ発光素子は、光放出面側から順に、第１導電層、発光層、及び前記第１導電層とは反対導電型の第２導電層が積層した化合物半導体を備えるマイクロ発光素子であって、前記光放出面側とは反対側の面には、前記第２導電層と導通する第１金属膜が配置されており、前記第１金属膜は前記第２導電層を覆っており、前記発光層の周囲には傾斜面が形成されており、前記傾斜面は前記光放出面まで延伸し、かつ、第２金属膜で覆われており、前記傾斜面と前記第２金属膜との間に第１透明絶縁膜が配置されている。
本発明の態様５に係るマイクロ発光素子は、前記態様１において、前記第２導電層と前記第１金属膜との間に、第３透明絶縁膜が配置されていても良い。
本発明の態様６に係るマイクロ発光素子は、前記態様１において、前記光放出面側とは反対側からの平面視において、前記第２金属膜が前記第１金属膜と重なって配置されていても良い。
本発明の態様７に係るマイクロ発光素子は、前記態様１において、前記透明絶縁膜の膜厚は７５ｎｍ以上であっても良い。
本発明の態様８に係るマイクロ発光素子は、前記態様７において、前記透明絶縁膜の膜厚は４００ｎｍ以上であっても良い。
本発明の態様９に係るマイクロ発光素子は、前記態様１において、前記第２傾斜角度は６０°以下であっても良い。
本発明の態様１０に係るマイクロ発光素子は、前記態様９において、前記第２傾斜角度は５０°以下であっても良い。
本発明の態様１１に係るマイクロ発光素子は、前記態様１において、前記第１金属膜は、前記化合物半導体側に、銀又はアルミニュウムを主成分とする層を有しても良い。
本発明の態様１２に係るマイクロ発光素子は、前記態様１において、前記第２金属膜は、前記化合物半導体側に、銀又はアルミニュウムを主成分とする層を有しても良い。
本発明の態様１３に係るマイクロ発光素子は、前記態様１において、前記透明絶縁膜はＳｉＯ２膜であっても良い。
本発明の態様１４に係るマイクロ発光素子は、前記態様１において、前記第１傾斜角度は９０°未満であっても良い。
本発明の態様１５に係るマイクロ発光素子は、前記態様１において、前記第２金属膜は、前記第１導電層と導通していても良い。
本発明の態様１６に係るマイクロ発光素子は、前記態様１５において、前記光放出面側とは反対側の面に、前記第２金属膜と導通する第２電極を有しても良い。
本発明の態様１７に係るマイクロ発光素子は、前記態様１において、前記第１導電層における前記光放出面側の面に、前記第１導電層と導通する透明導電膜から成る光放出面側電極を有しても良い。
本発明の態様１８に係る画像表示素子は、前記態様１から１７の何れかにおいて、前記マイクロ発光素子が２次元アレイ状に駆動回路基板上に配置された画素領域を有し、前記マイクロ発光素子における前記光放出面側とは反対側の面が前記駆動回路基板の表面に対面しており、前記駆動回路基板における前記画素領域の表面には、前記マイクロ発光素子に電流を供給する為の第１駆動電極が２次元アレイ状に配置されており、前記光放出面側とは反対側の面に配置され、かつ、前記第１金属膜と導通する第１電極と前記第１駆動電極とが１対１の関係で接続されていても良い。
本発明の態様１９に係る画像表示素子は、前記態様１７において、前記マイクロ発光素子が２次元アレイ状に駆動回路基板上に配置された画素領域を有し、前記マイクロ発光素子における前記光放出面側とは反対側の面が前記駆動回路基板の表面に対面しており、前記駆動回路基板における前記画素領域の表面には、前記マイクロ発光素子に電流を供給する為の第１駆動電極が２次元アレイ状に配置されており、前記光放出面側とは反対側の面に配置され、かつ、前記第１金属膜と導通する第１電極と前記第１駆動電極とが１対１の関係で接続されており、前記駆動回路基板における前記画素領域の外側の表面には、第２駆動電極が配置されており、前記第２駆動電極は、前記光放出面側電極と導通しても良い。
本発明の態様２０に係る画像表示素子は、前記態様１６において、前記マイクロ発光素子が２次元アレイ状に駆動回路基板上に配置された画素領域を有し、前記マイクロ発光素子における前記光放出面側とは反対側の面が前記駆動回路基板の表面に対面しており、前記駆動回路基板における前記画素領域の表面には、前記マイクロ発光素子に電流を供給する為の第１駆動電極及び第２駆動電極が２次元アレイ状に配置されており、前記光放出面側とは反対側の面に配置され、かつ、前記第１金属膜と導通する第１電極と前記第１駆動電極とが１対１の関係で接続されており、前記第２電極と前記第２駆動電極とが接続されていても良い。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせる事により、新しい技術的特徴を形成する事ができる。
１００、１００ａ、１００ｂ、１００ｃ、
１００ｄ、１００ｇ、１００ｈ、１００ｉ、１００ｊ、１００ｋ マイクロ発光素子
１ 画素領域
１０、１０ｅ、１０ｆ、１０ｊ、１０ｋ Ｐ電極層（第１金属膜）
１１ Ｎ側層（第１導電層）
１１Ｓ Ｎ側層側面（第１導電層側面）
１２ 発光層
１３ Ｐ側層（第２導電層）
１４ 化合物半導体
１６Ｓ 傾斜面
１７ 透明絶縁膜
２０Ｎ Ｎ電極（第２電極）
２０Ｐ Ｐ電極（第１電極）
２０Ｗ 金属反射層
２５、２５ｆ Ｐ側透明絶縁膜
２８ 第２透明絶縁膜
４０ 共通Ｎ電極（光放出面側電極）
５０、５０ｃ、５０ｄ 駆動回路基板
５１ Ｐ側電極（第１駆動電極）
５２ Ｎ側電極（第２駆動電極）
２００、２００ａ、２００ｂ、２００ｃ、２００ｄ、
２００ｅ、２００ｆ、２００ｇ、２００ｈ、２００ｉ、２００ｊ、２００ｋ 画像表示素子
θｂ 傾斜角度（第１傾斜角度）
θｅ 傾斜角度（第２傾斜角度）

Claims (18)

  1. 光放出面側から順に、第１導電層、発光層、及び前記第１導電層とは反対導電型の第２導電層が積層した化合物半導体を備えるマイクロ発光素子であって、
    前記光放出面側とは反対側の面には、前記第２導電層と導通する第１金属膜が配置されており、前記第１金属膜は前記第２導電層を覆っており、
    前記発光層の周囲には傾斜面が形成されており、前記傾斜面から前記光放出面まで至る第１導電層側面の第１傾斜角度は、前記傾斜面の第２傾斜角度より大きい角度であり、
    前記傾斜面及び前記第１導電層側面が共に第２金属膜で覆われており、前記傾斜面と前記第２金属膜との間に第１透明絶縁膜が配置されており、
    前記第２金属膜は、前記化合物半導体側に、可視光に対して所定の反射率を有する金属層を有するとともに光を遮蔽し、
    前記第１透明絶縁膜は、前記傾斜面と前記第１導電層側面との両方に連続して配置されている事を特徴とするマイクロ発光素子。
  2. 光放出面側から順に、第１導電層、発光層、及び前記第１導電層とは反対導電型の第２導電層が積層した化合物半導体を備えるマイクロ発光素子であって、
    前記光放出面側とは反対側の面には、前記第２導電層と導通する第１金属膜が配置されており、前記第１金属膜は前記第２導電層を覆っており、
    前記発光層の周囲には傾斜面が形成されており、前記傾斜面は前記光放出面まで延伸し、かつ、第２金属膜で覆われており、前記傾斜面と前記第２金属膜との間に第１透明絶縁膜が配置されており、
    前記第２金属膜は、前記化合物半導体側に、可視光に対して所定の反射率を有する金属層を有するとともに光を遮蔽し、
    前記第１透明絶縁膜は、前記発光層から前記光放出面まで連続して配置されている事を特徴とするマイクロ発光素子。
  3. 光放出面側から順に、第１導電層、発光層、及び前記第１導電層とは反対導電型の第２導電層が積層した化合物半導体を備えるマイクロ発光素子であって、
    前記光放出面側とは反対側の面には、前記第２導電層と導通する第１金属膜が配置されており、前記第１金属膜は前記第２導電層を覆っており、
    前記発光層の周囲には傾斜面が形成されており、前記傾斜面から前記光放出面まで至る第１導電層側面の第１傾斜角度は、前記傾斜面の第２傾斜角度より大きい角度であり、
    前記傾斜面及び前記第１導電層側面が共に第２金属膜で覆われており、前記傾斜面と前記第２金属膜との間に第１透明絶縁膜が配置されており、
    前記第２金属膜は、前記化合物半導体側に、可視光に対して所定の反射率を有する金属層を有するとともに光を遮蔽し、
    前記第２導電層と前記第１金属膜との間に、第３透明絶縁膜が配置されている事を特徴とするマイクロ発光素子。
  4. 光放出面側から順に、第１導電層、発光層、及び前記第１導電層とは反対導電型の第２導電層が積層した化合物半導体を備えるマイクロ発光素子であって、
    前記光放出面側とは反対側の面には、前記第２導電層と導通する第１金属膜が配置されており、前記第１金属膜は前記第２導電層を覆っており、
    前記発光層の周囲には傾斜面が形成されており、前記傾斜面から前記光放出面まで至る第１導電層側面の第１傾斜角度は、前記傾斜面の第２傾斜角度より大きい角度であり、
    前記傾斜面及び前記第１導電層側面が共に第２金属膜で覆われており、前記傾斜面と前記第２金属膜との間に第１透明絶縁膜が配置されており、
    前記光放出面側とは反対側からの平面視において、前記第２金属膜が前記第１金属膜と重なって配置されている事を特徴とするマイクロ発光素子。
  5. 前記第１透明絶縁膜の膜厚は７５ｎｍ以上である事を特徴とする請求項１から４の何れか１項に記載のマイクロ発光素子。
  6. 前記第１透明絶縁膜の膜厚は４００ｎｍ以上である事を特徴とする請求項５に記載のマイクロ発光素子。
  7. 前記第２傾斜角度は６０°以下である事を特徴とする請求項１、３、４の何れか１項に記載のマイクロ発光素子。
  8. 前記第２傾斜角度は５０°以下である事を特徴とする請求項７に記載のマイクロ発光素子。
  9. 前記第１金属膜は、前記化合物半導体側に、銀又はアルミニュウムを主成分とする層を有する事を特徴とする請求項１から４の何れか１項に記載のマイクロ発光素子。
  10. 前記金属層は、銀又はアルミニュウムを主成分とする層である事を特徴とする請求項１または２に記載のマイクロ発光素子。
  11. 前記第１透明絶縁膜はＳｉＯ２膜である事を特徴とする請求項１から４の何れか１項に記載のマイクロ発光素子。
  12. 前記第１傾斜角度は９０°未満である事を特徴とする請求項１、３、４の何れか１項に記載のマイクロ発光素子。
  13. 前記第２金属膜は、前記第１導電層と導通している事を特徴とする請求項１、３、４の何れか１項に記載のマイクロ発光素子。
  14. 前記光放出面側とは反対側の面に、前記第２金属膜と導通する第２電極を有する事を特徴とする請求項１３に記載のマイクロ発光素子。
  15. 光放出面側から順に、第１導電層、発光層、及び前記第１導電層とは反対導電型の第２導電層が積層した化合物半導体を備えるマイクロ発光素子であって、
    前記光放出面側とは反対側の面には、前記第２導電層と導通する第１金属膜が配置されており、前記第１金属膜は前記第２導電層を覆っており、
    前記発光層の周囲には傾斜面が形成されており、前記傾斜面から前記光放出面まで至る第１導電層側面の第１傾斜角度は、前記傾斜面の第２傾斜角度より大きい角度であり、
    前記傾斜面及び前記第１導電層側面が共に第２金属膜で覆われており、前記傾斜面と前記第２金属膜との間に第１透明絶縁膜が配置されており、
    前記第１導電層における前記光放出面側の面に、前記第１導電層と導通する透明導電膜から成る光放出面側電極を有する事を特徴とするマイクロ発光素子。
  16. 請求項１から１５の何れか１項に記載のマイクロ発光素子が２次元アレイ状に駆動回路基板上に配置された画素領域を有し、
    前記マイクロ発光素子における前記光放出面側とは反対側の面が前記駆動回路基板の表面に対面しており、
    前記駆動回路基板における前記画素領域の表面には、前記マイクロ発光素子に電流を供給する為の第１駆動電極が２次元アレイ状に配置されており、前記光放出面側とは反対側の面に配置され、かつ、前記第１金属膜と導通する第１電極と前記第１駆動電極とが１対１の関係で接続されている事を特徴とする画像表示素子。
  17. 請求項１５に記載のマイクロ発光素子が２次元アレイ状に駆動回路基板上に配置された画素領域を有し、
    前記マイクロ発光素子における前記光放出面側とは反対側の面が前記駆動回路基板の表面に対面しており、
    前記駆動回路基板における前記画素領域の表面には、前記マイクロ発光素子に電流を供給する為の第１駆動電極が２次元アレイ状に配置されており、前記光放出面側とは反対側の面に配置され、かつ、前記第１金属膜と導通する第１電極と前記第１駆動電極とが１対１の関係で接続されており、
    前記駆動回路基板における前記画素領域の外側の表面には、第２駆動電極が配置されており、前記第２駆動電極は、前記光放出面側電極と導通する事を特徴とする画像表示素子。
  18. 請求項１４に記載のマイクロ発光素子が２次元アレイ状に駆動回路基板上に配置された画素領域を有し、
    前記マイクロ発光素子における前記光放出面側とは反対側の面が前記駆動回路基板の表面に対面しており、
    前記駆動回路基板における前記画素領域の表面には、前記マイクロ発光素子に電流を供給する為の第１駆動電極及び第２駆動電極が２次元アレイ状に配置されており、
    前記光放出面側とは反対側の面に配置され、かつ、前記第１金属膜と導通する第１電極と前記第１駆動電極とが１対１の関係で接続されており、前記第２電極と前記第２駆動電極とが接続されている事を特徴とする画像表示素子。
JP2019200099A 2018-11-30 2019-11-01 マイクロ発光素子及び画像表示素子 Active JP6915029B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862773724P 2018-11-30 2018-11-30
US62/773,724 2018-11-30

Publications (2)

Publication Number Publication Date
JP2020088383A JP2020088383A (ja) 2020-06-04
JP6915029B2 true JP6915029B2 (ja) 2021-08-04

Family

ID=70849384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019200099A Active JP6915029B2 (ja) 2018-11-30 2019-11-01 マイクロ発光素子及び画像表示素子

Country Status (3)

Country Link
US (1) US11289634B2 (ja)
JP (1) JP6915029B2 (ja)
CN (1) CN111261763B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3667721A1 (en) * 2018-12-10 2020-06-17 IMEC vzw Method for fabricating an optical device
JP7348520B2 (ja) * 2018-12-25 2023-09-21 日亜化学工業株式会社 発光装置及び表示装置
CN112530926B (zh) * 2020-08-24 2023-04-18 錼创显示科技股份有限公司 拼接式微型发光二极管显示面板
JP2022037718A (ja) * 2020-08-25 2022-03-09 シャープセミコンダクターイノベーション株式会社 画像表示素子
KR20230153393A (ko) 2021-03-05 2023-11-06 소니 세미컨덕터 솔루션즈 가부시키가이샤 발광 장치 및 발광 장치의 제조 방법
WO2023145215A1 (ja) * 2022-01-28 2023-08-03 株式会社ジャパンディスプレイ 発光装置
CN114628563B (zh) * 2022-05-12 2022-09-09 镭昱光电科技(苏州)有限公司 Micro LED显示芯片及其制备方法
WO2024016176A1 (zh) * 2022-07-19 2024-01-25 京东方科技集团股份有限公司 显示装置、显示面板及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141492A (ja) 2000-10-31 2002-05-17 Canon Inc 発光ダイオードディスプレイパネル及びその製造方法
WO2006006555A1 (ja) * 2004-07-12 2006-01-19 Rohm Co., Ltd. 半導体発光素子
JP2006196694A (ja) * 2005-01-13 2006-07-27 Sony Corp 半導体発光素子
DE102009018603B9 (de) * 2008-04-25 2021-01-14 Samsung Electronics Co., Ltd. Leuchtvorrichtung und Herstellungsverfahren derselben
JP5286045B2 (ja) * 2008-11-19 2013-09-11 スタンレー電気株式会社 半導体発光素子の製造方法
CN105074941B (zh) * 2012-12-06 2019-10-08 首尔伟傲世有限公司 发光二极管、照明模块、照明设备和背光单元
JP2015177021A (ja) * 2014-03-14 2015-10-05 スタンレー電気株式会社 半導体発光装置
FR3033939B1 (fr) 2015-03-20 2018-04-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique a diode electroluminescente
WO2016157850A1 (ja) * 2015-03-30 2016-10-06 ソニーセミコンダクタソリューションズ株式会社 発光素子、発光ユニット、発光パネル装置、および発光パネル装置の駆動方法
US11114423B2 (en) 2015-12-01 2021-09-07 Sharp Kabushiki Kaisha Image-forming element
KR102608421B1 (ko) * 2016-02-23 2023-12-01 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
CN111261763A (zh) 2020-06-09
CN111261763B (zh) 2024-04-02
JP2020088383A (ja) 2020-06-04
US11289634B2 (en) 2022-03-29
US20200176655A1 (en) 2020-06-04

Similar Documents

Publication Publication Date Title
JP6915029B2 (ja) マイクロ発光素子及び画像表示素子
JP7075437B2 (ja) 画像表示素子
CN110518107B (zh) 微发光元件、图像显示元件及其形成方法
US11398464B2 (en) Micro light emitting element and image display device
US20220005972A1 (en) Image display device
US11908847B2 (en) Image display element and method for manufacturing image display element
US10763249B2 (en) Image display device
US10978616B2 (en) Micro light emitting element and image display device
US20160087149A1 (en) Semiconductor light-emitting device
JP7249787B2 (ja) 表示素子及び表示装置
KR20080075368A (ko) 질화물 반도체 발광소자 및 제조방법
KR101824034B1 (ko) 발광 소자 패키지
JP2008288552A (ja) 発光装置
JP7447304B2 (ja) モノリシック電子デバイス
US9559270B2 (en) Light-emitting device and method of producing the same
WO2023176539A1 (ja) 発光装置および発光装置の製造方法ならびに画像表示装置
WO2022239354A1 (ja) 発光装置および画像表示装置
CN117423718A (zh) 显示设备

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210706

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210714

R150 Certificate of patent or registration of utility model

Ref document number: 6915029

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150