JP7083736B2 - 表示装置 - Google Patents

Description

本発明の実施形態は、表示装置に関する。

表示装置として、自発光素子である発光ダイオード（ＬＥＤ：Light Emitting Diode）を用いたＬＥＤ表示装置が知られている。近年では、より高精細な表示装置として、マイクロＬＥＤと称される微小な発光ダイオードをアレイ基板に実装した表示装置（以下、マイクロＬＥＤ表示装置と称する）が開発されている。

マイクロＬＥＤディスプレイは、従来の液晶ディスプレイや有機ＥＬディスプレイと異なり、表示領域に、チップ状の多数のマイクロＬＥＤが実装されて形成されるため、高精細化と大型化の両立が容易であり、次世代の表示装置として注目されている。

特開２０１８－２６５４０号公報

本実施形態は、高精細化が可能な表示装置を提供する。

一実施形態に係る表示装置は、
基板の上に設けられ表示領域に位置した複数の第１配線層と、前記基板の上に設けられ前記表示領域以外の非表示領域に位置した第２配線層と、前記表示領域及び前記非表示領域に位置し前記複数の第１配線層及び前記第２配線層を覆い前記複数の第１配線層の一部をそれぞれ露出する複数の第１開口を有する第１絶縁層と、前記表示領域に位置し前記第１絶縁層上に設けられた複数の第１実装電極であって、各々の前記第１実装電極は前記複数の第１開口の一を通じて前記複数の第１配線層の一と電気的に接続されている、前記複数の第１実装電極と、前記第１絶縁層の上に設けられ前記表示領域及び前記非表示領域に位置した第２実装電極と、第１発光素子と、第２発光素子と、を備え、前記第２実装電極は、前記複数の第１実装電極の一の第１実装電極と、前記複数の第１実装電極の他の一の第１実装電極とを囲むように配置され、前記第１発光素子は、前記一の第１実装電極と前記第２実装電極とに跨って実装され、前記一の第１実装電極と電気的に接続された第１電極と前記第２実装電極と電気的に接続された第２電極とを有し、前記第２発光素子は、前記他の一の第１実装電極と前記第２実装電極とに跨って実装され、前記他の一の第１実装電極と電気的に接続された第１電極と前記第２実装電極と電気的に接続された第２電極とを有し、前記第１絶縁層は、前記非表示領域に位置する第２開口を有し、前記第２実装電極は、前記非表示領域において、前記第２開口を通じて前記第２配線層と電気的に接続されている。

図１は、第１の実施形態に係る表示装置の構成を示す斜視図である。 図２は、上記表示装置を示す回路図である。 図３は、図２に示した画素を示す等価回路図である。 図４は、図１に示した表示パネルの表示領域を示す部分断面図であり、駆動トランジスタ、第１実装電極、第２実装電極、発光素子などを示す図である。 図５は、上記表示装置の複数の画素の配置構成を示す概略図である。 図６は、図５に示した主画素を示す平面図である。 図７は、上記表示パネルを示す平面図であり、上記電源線及び上記第２実装電極の全体的な構造を示す図である。 図８は、図７の線ＶＩＩＩ－ＶＩＩＩに沿って上記表示パネルの表示領域及び非表示領域を示す部分断面図であり、電源線、第２実装電極などを示す図である。 図９は、上記表示パネルの表示領域の一部を示す拡大平面図であり、第２実装電極の一部と複数の第１実装電極とを示す図である。 図１０は、上記表示パネルの表示領域の一部を示す断面図であり、第１実装電極、第２実装電極、及び発光素子などを示す図である。 図１１は、上記発光素子を示す断面図である。 図１２は、第２の実施形態に係る表示装置の複数の第１実装電極と第２実装電極とを示す拡大平面図である。 図１３は、上記第２の実施形態の変形例１に係る表示装置の複数の第１実装電極と第２実装電極とを示す拡大平面図である。 図１４は、上記第２の実施形態の変形例２に係る表示装置の複数の第１実装電極と第２実装電極とを示す拡大平面図である。 図１５は、上記第２の実施形態の変形例３に係る表示装置の複数の第１実装電極と第２実装電極とを示す拡大平面図である。 図１６は、上記変形例３に係る表示パネルの表示領域の一部を示す断面図であり、第１実装電極、第２実装電極、及び発光素子などを示す図である。 図１７は、上記第２の実施形態の変形例４に係る表示装置の複数の第１実装電極と第２実装電極とを示す拡大平面図である。

以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

（第１の実施形態）
まず、第１の実施形態に係る表示装置について説明する。図１は、本実施形態に係る表示装置１の構成を示す斜視図である。図１は、第１方向Ｘと、第１方向Ｘに垂直な第２方向Ｙと、第１方向Ｘ及び第２方向Ｙに垂直な第３方向Ｚによって規定される三次元空間を示している。なお、第１方向Ｘ及び第２方向Ｙは、互いに直交しているが、９０°以外の角度で交差していてもよい。また、本実施形態において、第３方向Ｚを上と定義し、第３方向Ｚと反対側の方向を下と定義する。「第１部材の上の第２部材」及び「第１部材の下の第２部材」とした場合、第２部材は、第１部材に接していてもよく、第１部材から離れて位置していてもよい。

以下、本実施形態においては、表示装置１が自発光素子であるマイクロ発光ダイオード（以下、マイクロＬＥＤ（Light Emitting Diode）と称する）を用いたマイクロＬＥＤ表示装置である場合について主に説明する。

図１に示すように、表示装置１は、表示パネル２、第１回路基板３及び第２回路基板４等を備えている。
表示パネル２は、一例では矩形の形状を有している。図示した例では、表示パネル２の短辺ＥＸは、第１方向Ｘと平行であり、表示パネル２の長辺ＥＹは、第２方向Ｙと平行である。第３方向Ｚは、表示パネル２の厚さ方向に相当する。表示パネル２の主面は、第１方向Ｘと第２方向Ｙとにより規定されるＸ－Ｙ平面に平行である。表示パネル２は、表示領域ＤＡ、及び表示領域ＤＡ以外の非表示領域ＮＤＡを有している。非表示領域ＮＤＡは、端子領域ＭＴを有している。図示した例では、非表示領域ＮＤＡは、表示領域ＤＡを囲んでいる。

表示領域ＤＡは、画像を表示する領域であり、例えばマトリクス状に配置された複数の画素ＰＸを備えている。
端子領域ＭＴは、表示パネル２の短辺ＥＸに沿って設けられ、表示パネル２を外部装置などと電気的に接続するための端子を含んでいる。

第１回路基板３は、端子領域ＭＴの上に実装され、表示パネル２と電気的に接続されている。第１回路基板３は、例えばフレキシブルプリント回路基板である。第１回路基板３は、表示パネル２を駆動する駆動ＩＣチップ（以下、パネルドライバと表記）５などを備えている。なお、図示した例では、パネルドライバ５は、第１回路基板３の上に配置されているが、第１回路基板３の下に配置されていてもよい。又は、パネルドライバ５は、第１回路基板３以外に実装されていてもよく、例えば第２回路基板４に実装されていてもよい。第２回路基板４は、例えばフレキシブルプリント回路基板である。第２回路基板４は、第１回路基板３の例えば下方において第１回路基板３と接続されている。

上記したパネルドライバ５は、例えば第２回路基板４を介して制御基板（図示せず）と接続されている。パネルドライバ５は、例えば制御基板から出力される映像信号に基づいて複数の画素ＰＸを駆動することによって表示パネル２に画像を表示する制御を実行する。

なお、表示パネル２は、斜線を付して示す折り曲げ領域ＢＡを有していてもよい。折り曲げ領域ＢＡは、表示装置１が電子機器等の筐体に収容される際に折り曲げられる領域である。折り曲げ領域ＢＡは、非表示領域ＮＤＡのうち端子領域ＭＴ側に位置している。折り曲げ領域ＢＡが折り曲げられた状態において、第１回路基板３及び第２回路基板４は、表示パネル２と対向するように、表示パネル２の下方に配置される。

図２は、表示装置１を示す回路図である。図３は、図２に示した画素ＰＸを示す等価回路図である。
図２及び図３に示すように、表示パネル２は、樹脂基板、ガラス基板等の光透過性を有する絶縁性の基板ＳＵＢ、表示領域ＤＡにて基板ＳＵＢの上にマトリクス状に配列されたｍ×ｎ個の画素ＰＸ、複数本（ｍ／２本）の第１走査線Ｓｇａ（１～ｍ／２）と、複数本（ｍ本）の第２走査線Ｓｇｂ（１～ｍ）と、複数本（ｍ／２本）の第３走査線Ｓｇｃ（１～ｍ／２）と、複数本（ｍ／２本）のリセット配線Ｓｇｒ（１～ｍ／２）と、複数本（ｎ本）の映像信号線ＶＬ（１～ｎ）とを備えている。

画素ＰＸは、第２方向Ｙにｍ個、第１方向Ｘにｎ個並べられている。第１走査線Ｓｇａ、第２走査線Ｓｇｂ及びリセット配線Ｓｇｒは、第１方向Ｘに延出して設けられている。リセット配線Ｓｇｒは互いに電気的に接続された複数の電極で形成されている。映像信号線ＶＬは、第２方向Ｙに延出して設けられている。

表示パネル２は、高電位Ｐｖｄｄに固定される高電位電源線ＳＬａと、低電位Ｐｖｓｓに固定される低電位電源電極（第２実装電極）ＳＬｂと、を有している。高電位電源線ＳＬａは高電位電源に接続され、低電位電源電極ＳＬｂは低電位電源（基準電位電源）に接続されている。

表示パネル２は、第１走査線Ｓｇａ、第２走査線Ｓｇｂ及び第３走査線Ｓｇｃを画素ＰＸの行毎に順に駆動する走査線駆動回路ＹＤＲ１、ＹＤＲ２、映像信号線ＶＬを駆動する信号線駆動回路ＸＤＲを備えている。走査線駆動回路ＹＤＲ１、ＹＤＲ２及び信号線駆動回路ＸＤＲは、非表示領域ＮＤＡにて基板ＳＵＢの上に形成され、パネルドライバ５とともに駆動部７を構成している。

各画素ＰＸは、表示素子と、表示素子に駆動電流を供給する画素回路と、を含んでいる。発光素子１０は、例えば自己発光素子であり、本実施形態では、マイクロ発光ダイオード（以下、マイクロＬＥＤ（Light Emitting Diode）と称する）である。本実施形態の表示装置１は、マイクロＬＥＤ表示装置である。

各画素ＰＸの画素回路は、電圧信号からなる映像信号Ｖｓｉｇに応じて発光素子１０の発光を制御する電圧信号方式の画素回路であり、画素スイッチＳＳＴ、駆動トランジスタＤＲＴ、保持容量Ｃｓ、及び補助容量Ｃａｄを有している。保持容量Ｃｓ及び補助容量Ｃａｄは、キャパシタである。補助容量Ｃａｄは発光電流量を調整する為に設けられる素子であり、場合によっては不要となる場合もある。容量部Ｃｌｅｄは、発光素子１０自体の容量である。発光素子１０は、キャパシタとしても機能している。

各画素ＰＸは、出力スイッチＢＣＴを備えている。第２方向Ｙに隣合う複数の画素ＰＸは、出力スイッチＢＣＴを共用している。この実施形態において、第１方向Ｘ及び第２方向Ｙに隣合う４つの画素ＰＸは、１つの出力スイッチＢＣＴを共用している。また、走査線駆動回路ＹＤＲ２（若しくは走査線駆動回路ＹＤＲ１）には、複数のリセットスイッチＲＳＴが設けられている。リセットスイッチＲＳＴ及びリセット配線Ｓｇｒは一対一で接続されている。

画素スイッチＳＳＴ、駆動トランジスタＤＲＴ、出力スイッチＢＣＴ及びリセットスイッチＲＳＴは、ここでは同一導電型、例えばＮチャネル型のＴＦＴ（薄膜トランジスタ）により構成されている。勿論、各種のスイッチ及び駆動トランジスタＤＲＴはＰチャネル型のＴＦＴにより構成されても良いし、１つの画素ＰＸを、Ｎチャネル型のＴＦＴ、およびＰチャネル型のＴＦＴの双方を用いて構成しても良い。

本実施形態に係る表示装置において、各駆動トランジスタ及び各スイッチをそれぞれ構成したＴＦＴは全て同一工程、同一層構造で形成され、半導体層に多結晶シリコンを用いたトップゲート構造の薄膜トランジスタである。なお、半導体層は、非晶質シリコン、酸化物半導体など、多結晶シリコン以外の半導体を利用してもよい。

画素スイッチＳＳＴ、駆動トランジスタＤＲＴ、出力スイッチＢＣＴ、及びリセットスイッチＲＳＴの各々は、第１端子、第２端子、及び制御端子を有している。本実施形態では、第１端子をソース電極、第２端子をドレイン電極、制御端子をゲート電極としている。

画素ＰＸの画素回路において、駆動トランジスタＤＲＴ及び出力スイッチＢＣＴは、高電位電源線ＳＬａと低電位電源電極ＳＬｂとの間で発光素子１０と直列に接続されている。高電位電源線ＳＬａ（高電位Ｐｖｄｄ）は例えば１０Ｖの電位に設定され、低電位電源電極ＳＬｂ（低電位Ｐｖｓｓ）は、例えば０Ｖの電位に設定されている。

出力スイッチＢＣＴにおいて、ドレイン電極は高電位電源線ＳＬａに接続され、ソース電極は駆動トランジスタＤＲＴのドレイン電極に接続され、ゲート電極は第１走査線Ｓｇａに接続されている。これにより、出力スイッチＢＣＴは、第１走査線Ｓｇａに与えられる制御信号ＢＧによりオン（導通状態）、オフ（非導通状態）制御される。出力スイッチＢＣＴは、制御信号ＢＧに応答して、発光素子１０の発光時間を制御する。

駆動トランジスタＤＲＴにおいて、ドレイン電極は出力スイッチＢＣＴのソース電極及びリセット配線Ｓｇｒに接続され、ソース電極は発光素子１０の一方の電極（ここでは陽極）に接続されている。発光素子１０の他方の電極（ここでは陰極）は、低電位電源電極ＳＬｂに接続されている。駆動トランジスタＤＲＴは、映像信号Ｖｓｉｇに応じた電流量の駆動電流を発光素子１０に出力する。

画素スイッチＳＳＴにおいて、ソース電極は映像信号線ＶＬ（１～ｎ）に接続され、ドレイン電極は駆動トランジスタＤＲＴのゲート電極に接続され、ゲート電極は信号書き込み制御用ゲート配線として機能する第２走査線Ｓｇｂ（１～ｍ）に接続されている。画素スイッチＳＳＴは、第２走査線Ｓｇｂから供給される制御信号ＳＧ（１～ｍ）によりオン、オフ制御される。そして、画素スイッチＳＳＴは、制御信号ＳＧ（１～ｍ）に応答して、画素回路と映像信号線ＶＬ（１～ｎ）との接続、非接続を制御し、映像信号線ＶＬから映像信号Ｖｓｉｇ及び初期化信号Ｖｉｎｉを画素回路に取り込む。

リセットスイッチＲＳＴは、第２方向Ｙに並ぶ２行毎に、走査線駆動回路ＹＤＲ２に設けられている。リセットスイッチＲＳＴは、駆動トランジスタＤＲＴのドレイン電極とリセット電源との間に接続されている。リセットスイッチＲＳＴにおいて、ソース電極はリセット電源に接続されたリセット電源線ＳＬｃに接続され、ドレイン電極はリセット配線Ｓｇｒに接続され、ゲート電極はリセット制御用ゲート配線として機能する第３走査線Ｓｇｃに接続されている。上記のように、リセット電源線ＳＬｃは、リセット電源に接続され、定電位であるリセット電位Ｖｒｓｔに固定される。

リセットスイッチＲＳＴは、第３走査線Ｓｇｃを通して与えられる制御信号ＲＧに応じて、リセット電源線ＳＬｃ及びリセット配線Ｓｇｒ間を導通状態（オン）又は非導通状態（オフ）に切替える。リセットスイッチＲＳＴがオン状態に切替えられることにより、駆動トランジスタＤＲＴのソース電極の電位が初期化される。

一方、図２に示すパネルドライバ５は、走査線駆動回路ＹＤＲ１、ＹＤＲ２及び信号線駆動回路ＸＤＲを制御する。パネルドライバ５は外部から供給されるデジタル映像信号及び同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生する。

そして、パネルドライバ５は、これら垂直走査制御信号および水平走査制御信号をそれぞれ走査線駆動回路ＹＤＲ１、ＹＤＲ２及び信号線駆動回路ＸＤＲに供給するとともに、水平および垂直走査タイミングに同期してデジタル映像信号及び初期化信号を信号線駆動回路ＸＤＲに供給する。

信号線駆動回路ＸＤＲは、水平走査制御信号の制御により各水平走査期間において順次得られるデジタル映像信号をアナログ形式に変換し階調に応じた映像信号Ｖｓｉｇを複数の映像信号線ＶＬ（１～ｎ）に並列的に供給する。また、信号線駆動回路ＸＤＲは、初期化信号Ｖｉｎｉを映像信号線ＶＬに供給する。なお、デジタル映像信号がパネルドライバ５の内部でアナログ形式に変換され、信号線駆動回路ＸＤＲにはアナログ形式で供給されても良い。

走査線駆動回路ＹＤＲ１、ＹＤＲ２は、図示しないシフトレジスタ、出力バッファ等を含み、外部から供給される水平走査スタートパルスに基づきパルスを出力すると共に、順次次段に当該パルスを転送し、出力バッファを介して各行の画素ＰＸに３種類の制御信号、すなわち、制御信号ＢＧ，ＳＧ，ＲＧを供給する。なお、画素ＰＸには、制御信号ＲＧが直接供給されないが、制御信号ＲＧに応じた所定のタイミングで、リセット電位Ｖｒｓｔに固定されたリセット電源線ＳＬｃから所定の電圧が供給される。
これにより、第１走査線Ｓｇａ、第２走査線Ｓｇｂ及び第３走査線Ｓｇｃは、それぞれ制御信号ＢＧ、ＳＧ、ＲＧにより駆動される。

次に図４を参照して、駆動トランジスタＤＲＴ、第１実装電極ＰＥ、第２実装電極ＣＥ、発光素子１０などの構成を詳細に説明する。図４は、図１に示した表示パネル２の表示領域ＤＡを示す部分断面図であり、駆動トランジスタＤＲＴ、第１実装電極ＰＥ、第２実装電極ＣＥ、発光素子１０などを示す図である。なお、図４では、表示装置１を、表示面、すなわち光出射面が上方を向き、背面が下方を向くように描いている。

図４に示すように、駆動トランジスタＤＲＴを形成したＮチャネル型のＴＦＴは、半導体層ＳＣを備えている。半導体層ＳＣは、基板ＳＵＢの上に設けられた絶縁層ＵＣ上に配置されている。半導体層ＳＣは、例えば、ｐ型領域とｎ型領域とを含んだポリシリコン層である。半導体層ＳＣは、絶縁層ＧＩで被覆されている。絶縁層ＧＩの上には、駆動トランジスタＤＲＴのゲート電極Ｇが配置されている。ゲート電極Ｇは半導体層ＳＣと対向している。絶縁層ＧＩ及びゲート電極Ｇ上には絶縁層ＩＩが設けられている。

絶縁層ＩＩ上には、ソース電極ＳＥ及びドレイン電極ＤＥが配置されている。ソース電極ＳＥ及びドレイン電極ＤＥは、絶縁層ＩＩ及び絶縁層ＧＩに形成されたコンタクトホールを通って半導体層ＳＣのソース領域及びドレイン領域にそれぞれ接続されている。ソース電極ＳＥは、基板ＳＵＢの上に設けられ、表示領域ＤＡに位置した第１配線層として機能している。絶縁層ＩＩ、ソース電極ＳＥ及びドレイン電極ＤＥ上には絶縁層ＰＳが設けられている。絶縁層ＰＳは、ソース電極ＳＥ及びドレイン電極ＤＥを覆っている。絶縁層ＰＳは、ソース電極ＳＥの一部を露出する第１開口（コンタクトホール）ＯＰ１を有している。なお、絶縁層ＰＳは、複数の第１開口ＯＰ１を有し、各々の第１開口ＯＰ１は、対応するソース電極ＳＥの一部を露出している。絶縁層ＰＳは、第１絶縁層として機能している。

第１実装電極ＰＥ及び第２実装電極ＣＥは、絶縁層ＰＳの上に設けられている。第１実装電極ＰＥは、第１開口ＯＰ１を通じてソース電極ＳＥと電気的に接続されている。本実施形態において、第１実装電極ＰＥ及び第２実装電極ＣＥは、導電材料として金属で形成されている。但し、第１実装電極ＰＥ及び第２実装電極ＣＥは、金属以外の導電材料で形成されていてもよく、例えば、透明な導電材料としてのＩＴＯ（インジウム・ティン・オキサイド）で形成されていてもよい。

絶縁層ＰＳ、第１実装電極ＰＥ及び第２実装電極ＣＥの上に絶縁層ＣＬが設けられ、絶縁層ＣＬは、第１実装電極ＰＥ及び第２実装電極ＣＥを覆っている。絶縁層ＣＬは、第２絶縁層として機能し、第１実装電極ＰＥの上面の一部、及び第２実装電極ＣＥの上面の一部を露出する複数の開口を有している。

表示領域ＤＡにおいて、絶縁層ＣＬの有する複数の開口（コンタクトホール）は、第３開口ＯＰ３及び第４開口ＯＰ４に分類される。第１実装電極ＰＥの上面の一部は、第３開口ＯＰ３により絶縁層ＣＬの外側に露出している。第２実装電極ＣＥの上面の一部は、第４開口ＯＰ４により絶縁層ＣＬの外側に露出している。第１実装電極ＰＥ及び第２実装電極ＣＥは、絶縁層ＰＳと絶縁層ＣＬとの間に位置している。そのため、第１実装電極ＰＥ及び第２実装電極ＣＥは、同層に設けられている。

絶縁層ＵＣ，ＧＩ，ＩＩ，ＰＳ，ＣＬは、それぞれ、シリコン窒化物（ＳｉＮ）やシリコン酸化物（ＳｉＯ）などの無機絶縁材料又はアクリル樹脂などの有機絶縁材料によって形成されている。本実施形態において、絶縁層ＵＣ，ＧＩ，ＩＩ，ＣＬは、それぞれ無機絶縁材料で形成され、絶縁層ＰＳは有機絶縁材料で形成されている。

発光素子１０は、第１実装電極ＰＥと第２実装電極ＣＥとに跨って実装されている。発光素子１０は、第３開口ＯＰ３を通じて第１実装電極ＰＥと電気的に接続された第１電極Ｅ１と、第４開口ＯＰ４を通じて第２実装電極ＣＥと電気的に接続された第２電極Ｅ２とを有している。本実施形態において、第１電極Ｅ１は導電材ＣＭ１を介して第１実装電極ＰＥと電気的に接続され、第２電極Ｅ２は導電材ＣＭ２を介して第２実装電極ＣＥと電気的に接続されている。

次に、複数の画素ＰＸの配置構成について説明する。図５は、表示装置１の複数の画素ＰＸの配置構成を示す概略図である。
図５に示すように、複数の画素ＰＸは、青色（Ｂ）の画素ＰＸと、青色の画素ＰＸに第２方向Ｙに隣合う赤色（Ｒ）の画素ＰＸと、青色の画素ＰＸに第１方向Ｘに隣合う白色（Ｗ）の画素ＰＸと、赤色の画素ＰＸに第１方向Ｘに隣合い白色の画素ＰＸに第２方向Ｙに隣合う緑色（Ｇ）の画素ＰＸと、を有している。白色（Ｗ）の画素ＰＸは無彩色の画素とも称される。

赤色の画素ＰＸ、緑色の画素ＰＸ、青色の画素ＰＸ及び白色の画素ＰＸは、主画素ＭＰを構成している。複数の主画素ＭＰは、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されている。上記のように複数の主画素ＭＰが配置される場合、画素ＰＸの配置は図５に示した例に限定されるものではなく、偶数行に、赤色、緑色、青色及び白色の画素ＰＸの何れか２個が配置され、奇数行に、残りの２個が配置されていればよい。
出力スイッチＢＣＴは、主画素ＭＰの４個の画素ＰＸで共用されている。上記のことから、第１走査線Ｓｇａ及び第３走査線Ｓｇｃの本数はｍ／２本となっている。

また、主画素ＭＰの４個の画素ＰＸは、第１方向Ｘにストライプ状に配置されていてもよい。また、主画素ＭＰは、白色の画素ＰＸ無しに、赤色、緑色及び青色の３個（３色）の画素ＰＸを有していてもよい。

図６は、本実施形態に係る主画素ＭＰを示す平面図である。
図６に示すように、画素回路内の素子を効率良く配置するため、出力スイッチＢＣＴを共用（共有）する４個の画素ＰＸは、駆動トランジスタＤＲＴ、画素スイッチＳＳＴ、映像信号線ＶＬ、保持容量Ｃｓ、補助容量Ｃａｄ、第２走査線Ｓｇｂが、出力スイッチＢＣＴを中心として、列方向及び行方向に実質的に線対称となる配置となっている。ここで、本実施形態において、画素ＰＸ、主画素ＭＰの用語で説明したが、画素を副画素と言い換えることが可能である。この場合、主画素が画素である。

次に、第２実装電極ＣＥ及び電源線の全体的な構造について説明する。図７は、表示パネル２を示す平面図であり、電源線ＰＳＬ及び第２実装電極ＣＥの全体的な構造を示す図である。
図７に示すように、表示パネル２は、基板ＳＵＢの上に設けられた電源線ＰＳＬを備えている。本実施形態において、表示パネル２は、２個の電源線ＰＳＬを備えているが、１個又は３個以上の電源線ＰＳＬを備えていてもよい。各々の電源線ＰＳＬは、非表示領域ＮＤＡに位置し、表示領域ＤＡに位置していない。この実施形態において、電源線ＰＳＬは、低電位電源に接続され、低電位Ｐｖｓｓに固定されている。電源線ＰＳＬは、第２配線層として機能している。

第２実装電極ＣＥは、表示領域ＤＡの全体と、非表示領域ＮＤＡの一部と、に位置している。第２実装電極ＣＥは、非表示領域ＮＤＡにて、各々の電源線ＰＳＬと重なっている。詳細は後述するが、第２実装電極ＣＥには複数の開口部が設けられており、その開口部からは、第１実装電極ＰＥが露出する。

図８は、図７の線ＶＩＩＩ－ＶＩＩＩに沿って表示パネル２の表示領域ＤＡ及び非表示領域ＮＤＡを示す部分断面図であり、電源線ＰＳＬ、第２実装電極ＣＥなどを示す図である。
図８に示すように、電源線ＰＳＬは、絶縁層ＩＩの上に設けられている。絶縁層ＰＳは、表示領域ＤＡだけでなく非表示領域ＮＤＡにも位置している。非表示領域ＮＤＡにて、絶縁層ＰＳは、電源線ＰＳＬを覆い、各々の電源線ＰＳＬの一部を露出する第２開口（コンタクトホール）ＯＰ２を有している。第２実装電極ＣＥは、絶縁層ＰＳの上に設けられ、非表示領域ＮＤＡにおいて、第２開口ＯＰ２を通じて電源線ＰＳＬと電気的に接続されている。絶縁層ＰＳは、表示領域ＤＡ内で、第２実装電極ＣＥと電源線ＰＳＬとを接続するための開口を有していない。

次に、第１実装電極ＰＥ、第２実装電極ＣＥ、及び発光素子１０の構成について説明する。図９は、表示パネル２の表示領域ＤＡの一部を示す拡大平面図であり、第２実装電極ＣＥの一部と複数の第１実装電極ＰＥとを示す図である。
図９に示すように、第２実装電極ＣＥは、複数の第１部分ＣＥ１及び複数の第２部分ＣＥ２を有している。複数の第１部分ＣＥ１は、第１方向Ｘに延在し、第２方向Ｙに間隔を空けて並べられている。複数の第２部分ＣＥ２は、第２方向Ｙに延在し、第１方向Ｘに間隔を空けて並べられ、複数の第１部分ＣＥ１と交差している。第２実装電極ＣＥは、複数の第１部分ＣＥ１及び複数の第２部分ＣＥ２が一体となって形成されている。第２実装電極ＣＥは複数の開口Ａを有し、各々の開口Ａは隣合う一対の第１部分ＣＥ１と隣合う一対の第２部分ＣＥ２とで囲まれた領域に相当している。第２実装電極ＣＥは、電極としての機能だけではなく、配線としての機能も有している。

本実施形態において、青色の画素ＰＸは第１画素ＰＸ１として機能し、赤色の画素ＰＸは第２画素ＰＸ２として機能し、白色の画素ＰＸは第３画素ＰＸ３として機能し、緑色の画素ＰＸは第４画素ＰＸ４として機能している。

第１画素ＰＸ１は、第１実装電極ＰＥ１と、青色に発光する発光素子（第１発光素子）１０ａと、を有している。第２画素ＰＸ２は、第１実装電極ＰＥ２と、赤色に発光する発光素子（第２発光素子）１０ｂと、を有している。第３画素ＰＸ３は、第１実装電極ＰＥ３と、白色に発光する発光素子（第３発光素子）１０ｃと、を有している。第４画素ＰＸ４は、第１実装電極ＰＥ４と、緑色に発光する発光素子（第１発光素子）１０ｄと、を有している。第１画素ＰＸ１、第２画素ＰＸ２、第３画素ＰＸ３、及び第４画素ＰＸ４は、第２実装電極ＣＥを共用している。平面視において、マイクロＬＥＤである発光素子１０の一辺の長さは、例えば１００μｍ以下である。

隣合う一対の第１部分ＣＥ１と隣合う一対の第２部分ＣＥ２とで囲まれた各々の領域（開口Ａ）に、複数の第１実装電極ＰＥのうち、一又は複数の第１実装電極が配置されている。本実施形態において、各々の開口Ａに４個の第１実装電極が配置されている。言い換えると、第２実装電極ＣＥは、一又は複数の第１実装電極ＰＥを個別に囲むように配置されている。本実施形態において、第２実装電極ＣＥは、一主画素ＭＰの第１実装電極ＰＥ２，ＰＥ４と、他の主画素ＭＰの第１実装電極ＰＥ１，ＰＥ３と、の４個の第１実装電極ＰＥを個別に囲むように配置されている。各々の開口Ａにおいて、４個の第１実装電極ＰＥは、互いに間隔を置いて配置されている。

一主画素ＭＰの第１実装電極ＰＥ１及び第１実装電極ＰＥ３の電極群と第１実装電極ＰＥ２及び第１実装電極ＰＥ４の電極群との間には、一の第１部分ＣＥ１が位置している。発光素子１０ａ乃至１０ｄは、複数の第１部分ＣＥ１のうち同一の第１部分ＣＥ１に重なっている。一主画素ＭＰにおいて、例えば、発光素子１０ａ及び発光素子１０ｂは第２方向Ｙに線対称となるように配置され、発光素子１０ｃ及び発光素子１０ｄは第２方向Ｙに線対称となるように配置されている。

図１０は、表示パネル２の表示領域ＤＡの一部を示す断面図であり、第１実装電極ＰＥ、第２実装電極ＣＥ、及び発光素子１０ａ，１０ｂなどを示す図である。図１０では、一主画素ＭＰの第１画素ＰＸ１及び第２画素ＰＸ２に注目している。

図１０に示すように、複数の第１実装電極ＰＥは、表示領域ＤＡに位置し、絶縁層ＰＳの上に設けられている。各々の第１実装電極ＰＥは、複数の第１開口ＯＰ１の一を通じて複数のソース電極ＳＥの一と電気的に接続されている。絶縁層ＣＬは、複数の第１実装電極ＰＥ及び第２実装電極ＣＥを覆っている。絶縁層ＣＬは、各々の第１実装電極ＰＥの上面の一部及び第２実装電極ＣＥの上面の複数個所を露出する複数の開口を有している。上記複数の開口は、表示領域ＤＡに位置する複数の第３開口ＯＰ３及び複数の第４開口ＯＰ４である。

各々の第１実装電極ＰＥの上面の一部は、複数の第３開口ＯＰ３のうち対応する一の第３開口ＯＰ３により絶縁層ＣＬの外側に露出している。第２実装電極ＣＥの上面の複数個所として第１部分ＣＥ１の上面の複数個所は、複数の第４開口ＯＰ４により絶縁層ＣＬの外側に露出している。

発光素子１０ａは、一の第１実装電極ＰＥ１と第２実装電極ＣＥ（第１部分ＣＥ１）とに跨って実装されている。発光素子１０ｂは、他の一の第１実装電極ＰＥ２と第２実装電極ＣＥ（第１部分ＣＥ１）とに跨って実装されている。発光素子１０ａの第２電極Ｅ２及び第２発光素子１０ｂの第２電極Ｅ２は、それぞれ同一の第１部分ＣＥ１と対向している。

発光素子１０ａにおいて、第１電極Ｅ１は対応する一の第３開口ＯＰ３を通じて一の第１実装電極ＰＥ１と電気的に接続され、第２電極Ｅ２は一の第４開口ＯＰ４を通じて第２実装電極ＣＥ（第１部分ＣＥ１）と電気的に接続されている。発光素子１０ｂにおいて、第１電極Ｅ１は対応する一の第３開口ＯＰ３を通じて他の一の第１実装電極ＰＥ２と電気的に接続され、第２電極Ｅ２は他の一の第４開口ＯＰ４を通じて第２実装電極ＣＥ（第１部分ＣＥ１）と電気的に接続されている。

次に、発光素子１０の構造の一例について説明する。図１１は、発光素子１０を示す断面図である。
図１１に示すように、発光素子１０は、フリップチップタイプの発光ダイオード素子である。発光素子１０は、絶縁性を有する透明な基板１１を備えている。基板１１は、例えばサファイア基板である。基板１１の主面には、ｎ型半導体層１２と、活性層（発光層）１３と、ｐ型半導体層１４とが順に積層された結晶層（半導体層）が形成されている。上記結晶層（半導体層）において、Ｐ型の不純物を含む領域がｐ型半導体層１４であり、Ｎ型の不純物を含む領域がｎ型半導体層１２である。上記結晶層（半導体層）の材料は特に限定されるものではないが、上記結晶層（半導体層）は、窒化ガリウム（ＧａＮ）又はヒ化ガリウム（ＧａＡｓ）を含んでいてもよい。

光反射膜１５は、導電材料で形成され、ｐ型半導体層１４に電気的に接続されている。ｐ電極１６は、光反射膜１５に電気的に接続されている。ｎ電極１８は、ｎ型半導体層１２に電気的に接続されている。第２電極Ｅ２は、ｎ電極１８を覆い、ｎ電極１８に電気的に接続されている。保護層１７は、ｎ型半導体層１２、活性層１３、ｐ型半導体層１４、及び光反射膜１５を覆い、ｐ電極１６の一部を覆っている。第１電極Ｅ１は、ｐ電極１６を覆い、ｐ電極１６に電気的に接続されている。

上記のように構成された第１の実施形態に係る表示装置１によれば、第２実装電極ＣＥは、第１実装電極ＰＥを囲むように配置されている。そのため、第１実装電極ＰＥより基板ＳＵＢ側の層に、低電位Ｐｖｓｓに固定された配線をレイアウトしなくともよい。これにより、第２実装電極ＣＥの面積を大きくすることができる。例えば、発光素子１０を実装する際のマージンを拡大することができる。
また、第２実装電極ＣＥは表示領域ＤＡにて引き回されているため、第２実装電極ＣＥの低抵抗化が可能である。また、第２実装電極ＣＥの電圧降下を最小限に抑えることができるため、第２実装電極ＣＥの表示領域ＤＡの全体における電位の均一性を向上させることができる。さらに、画素の高精細化を図ることも可能である。

また、第１実装電極ＰＥと第２実装電極ＣＥをこのようにレイアウトすることにより、両者を同層の導電層で形成することができる。結果、第１実装電極ＰＥの表面と、第２実装電極ＣＥの表面とは互いに高さが揃うため、発光素子１０を良好に実装できる。

主画素ＭＰは、出力スイッチＢＣＴを共用している。各画素ＰＸに出力スイッチＢＣＴを１個ずつ設ける場合に比べ、出力スイッチＢＣＴの個数を１／４に低減することができ、第１走査線Ｓｇａ、第３走査線Ｓｇｃ、及びリセット配線Ｓｇｒの本数を１／２に低減することができ、リセットスイッチＲＳＴの個数を１／２に低減することができる。このため、表示装置の狭額縁化に寄与したり、画素の高精細化に寄与したり、することができる。
上記のことから、高精細化が可能な表示装置を得ることができる。

（第２の実施形態）
次に、第２の実施形態に係る表示装置１について説明する。図１２は、第２の実施形態に係る表示装置１の複数の第１実装電極ＰＥと第２実装電極ＣＥとを示す拡大平面図である。

図１２に示すように、主画素ＭＰは、第１方向Ｘに並んだ３色の画素ＰＸを備えている。各々の主画素ＭＰにおいて、赤色の画素ＰＸは第１画素ＰＸ１として機能し、緑色の画素ＰＸは第２画素ＰＸ２として機能し、青色の画素ＰＸは第３画素ＰＸ３として機能している。第１画素ＰＸ１は、第１実装電極ＰＥ１と、赤色に発光する発光素子（第１発光素子）１０ａと、を有している。第２画素ＰＸ２は、第１実装電極ＰＥ２と、緑色に発光する発光素子（第２発光素子）１０ｂと、を有している。第３画素ＰＸ３は、第１実装電極ＰＥ３と、青色に発光する発光素子（第３発光素子）１０ｃと、を有している。

図１２に示す例では、上記第１の実施形態と異なり、隣合う一対の第１部分ＣＥ１と隣合う一対の第２部分ＣＥ２とで囲まれた各々の領域（各々の開口Ａ）に、一の第１実装電極ＰＥが配置されている。第１方向Ｘに、第１実装電極ＰＥ１と第２部分ＣＥ２とは、交互に配置されている。そのため、第２部分ＣＥ２の第１方向Ｘの幅は、上記第１の実施形態と比較し小さくなり得る。

第２方向Ｙに、第１実装電極ＰＥ１と第１部分ＣＥ１とは、交互に配置されている。第２方向Ｙに並んだ２個の主画素ＭＰにおいて、一方の主画素ＭＰが利用する第１部分ＣＥ１と、他方の主画素ＭＰが利用する第１部分ＣＥ１とは、異なっている。そのため、第１部分ＣＥ１の第２方向Ｙの幅は、上記第１の実施形態と比較し小さくなり得る。

上記のように構成された第２の実施形態に係る表示装置１においても、上記第１の実施形態と同様の効果を得ることができる。本実施形態においては、第１方向Ｘに、第１実装電極ＰＥ１と第２部分ＣＥ２とが交互に配置されている。そのため、第２実装電極ＣＥの一層の低抵抗化を図ることができる。また、発光の中心を定め易くすることができる。

（第２の実施形態の変形例１）
次に、上記第２の実施形態の変形例１について説明する。図１３は、上記第２の実施形態の変形例１に係る表示装置１の複数の第１実装電極ＰＥと第２実装電極ＣＥとを示す拡大平面図である。
図１３に示すように、隣合う一対の第１部分ＣＥ１と隣合う一対の第２部分ＣＥ２とで囲まれた各々の領域（各々の開口Ａ）に、一主画素ＭＰの全ての第１実装電極ＰＥが配置されている点で、上記第２の実施形態と相違している。

上記のように構成された変形例１に係る表示装置１においても、上記第２の実施形態と同様の効果を得ることができる。変形例１では、上記第２の実施形態と異なり、第１方向Ｘに、第１実装電極ＰＥと第２部分ＣＥ２とが交互に配置されていない。そのため、上記第２の実施形態と比較し、高精細化に有利である。

（第２の実施形態の変形例２）
次に、上記第２の実施形態の変形例２について説明する。図１４は、上記第２の実施形態の変形例２に係る表示装置１の複数の第１実装電極ＰＥと第２実装電極ＣＥとを示す拡大平面図である。
図１４に示すように、隣合う一対の第１部分ＣＥ１と隣合う一対の第２部分ＣＥ２とで囲まれた各々の領域（各々の開口Ａ）に、第２方向Ｙに隣合う２個の主画素ＭＰの全ての第１実装電極ＰＥが配置されている点で、上記変形例１と相違している。また、第２方向Ｙに隣合う２個の主画素ＭＰの全ての発光素子１０は、複数の第１部分ＣＥ１のうち同一の第１部分ＣＥ１に重なっている。第２方向Ｙに隣合う２個の発光素子１０は、第２方向Ｙに線対称となるように配置されている。

上記のように構成された変形例２に係る表示装置１においても、上記第２の実施形態と同様の効果を得ることができる。変形例２では、第２方向Ｙに隣合う２個の主画素ＭＰが、同一の第１部分ＣＥ１を利用している。そのため、上記第２の実施形態と比較し、第２実装電極ＣＥのレイアウト効率を向上させることができる。

（第２の実施形態の変形例３）
次に、上記第２の実施形態の変形例３について説明する。図１５は、上記第２の実施形態の変形例３に係る表示装置１の複数の第１実装電極ＰＥと第２実装電極ＣＥとを示す拡大平面図である。

図１５に示すように、変形例３において、各々の発光素子１０が、一対の第１実装電極ＰＥと第２実装電極ＣＥのうち上記一対の第１実装電極ＰＥの間に位置する第１部分ＣＥ１とに跨って実装されている点で、上記第２の実施形態と相違している。各々の発光素子１０は、第２方向Ｙに隣合う２個の主画素ＭＰのうち同一色の一対の画素ＰＸで共用されている。

図１６は、本変形例３に係る表示パネル２の表示領域ＤＡの一部を示す断面図であり、第１実装電極ＰＥ、第２実装電極ＣＥ、及び発光素子１０などを示す図である。図１６には、第２方向Ｙに隣合う２個の主画素ＭＰのうち同一色の一対の第１画素ＰＸ１を示している。なお、図１６に示す一対の第１画素ＰＸ１の関係は、一対の第２画素ＰＸ２の関係、及び一対の第３画素ＰＸの関係と同様である。

図１６に示すように、発光素子１０は、第１電極Ｅ１ａと、他の第１電極Ｅ１ｂと、第２電極Ｅ２と、をさらに備えている。発光素子１０は、１つの連続した半導体層を有している。発光素子１０の半導体層は、互いに間隔を置いて位置した２個の発光層１３ａ，１３ｂを含んでいる。発光素子１０において、第１電極Ｅ１ａ及び第１電極Ｅ１ｂは一対の第１実装電極ＰＥに一対一で接続されている。第２電極Ｅ２は、第２実装電極ＣＥのうち、上記一対の第１実装電極ＰＥの間に位置する第１部分ＣＥ１に接続されている。

発光層１３ａは、第１電極Ｅ１ａと第２電極Ｅ２との間を電流が流れることにより発光する。他の発光層１３ｂは、第１電極Ｅ１ｂと第２電極Ｅ２との間を電流が流れることにより発光する。発光層１３ａ及び発光層１３ｂは同一色に発光する。

上記のように構成された変形例３に係る表示装置１においても、上記第２の実施形態と同様の効果を得ることができる。変形例３では、２個所で発光する発光素子１０を用いているため、発光素子１０をより効率的に配置することが可能である。

（第２の実施形態の変形例４）
次に、上記第２の実施形態の変形例４について説明する。図１７は、上記第２の実施形態の変形例４に係る表示装置１の複数の第１実装電極ＰＥと第２実装電極ＣＥとを示す拡大平面図である。

図１７に示すように、各々の主画素ＭＰの複数の発光素子１０が、縦ストライプ状に配置されていない（第１方向Ｘに並べられていない）点で、本変形例４は上記第２の実施形態と相違している。各々の主画素ＭＰにおいて、複数の発光素子１０は、互いに近接し、一団となって配置されていればよい。本変形例４では、一主画素ＭＰにおいて、発光素子１０ａ及び発光素子１０ｃは第１方向Ｘに隣合い、発光素子１０ｂは第２方向Ｙに発光素子１０ａ及び発光素子１０ｃと隣合っている。

発光素子１０ａは、第１実装電極ＰＥ１と、第２実装電極ＣＥのうち第１実装電極ＰＥ１と第２方向Ｙに隣合う部分と、に重なっている。発光素子１０ｃは、第１実装電極ＰＥ３と、第２実装電極ＣＥのうち第１実装電極ＰＥ３と第２方向Ｙに隣合う部分と、に重なっている。発光素子１０ｂは、第１実装電極ＰＥ２と、第２実装電極ＣＥのうち第１実装電極ＰＥ２と第１方向Ｘに隣合う部分と、に重なっている。
第２実装電極ＣＥは、発光素子１０の配置パターンに合うようにレイアウトされている。そのため本変形例４のように、開口Ａは四角形とは異なる形状を有していてもよい。
上記のように構成された変形例４に係る表示装置１においても、上記第２の実施形態と同様の効果を得ることができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

各々の主画素ＭＰの複数の発光素子１０の配置パターンは、上述した例に限定されるものではなく、種々変形可能である。例えば、主画素ＭＰの複数の発光素子１０は、横ストライプ状に配置されていてもよく、言い換えると第２方向Ｙに並べられていてもよい。

１…表示装置、２…表示パネル、ＭＰ…主画素、ＰＸ，ＰＸ１，ＰＸ２，ＰＸ３，ＰＸ４…画素、ＳＵＢ…基板、ＰＳ，ＣＬ…絶縁層、ＳＥ…ソース電極、ＤＥ…ドレイン電極、ＰＳＬ…電源線、ＰＥ，ＰＥ１，ＰＥ２，ＰＥ３，ＰＥ４…第１実装電極、ＣＥ…第２実装電極、ＣＥ１…第１部分、ＣＥ２…第２部分、Ａ…開口、ＯＰ１，ＯＰ２，ＯＰ３，ＯＰ４…開口、１０，１０ａ，１０ｂ，１０ｃ，１０ｄ…発光素子、１２…ｎ型半導体層、１３，１３ａ，１３ｂ…活性層（発光層）、１４…ｐ型半導体層、Ｅ１，Ｅ１ａ，Ｅ１ｂ…第１電極、Ｅ２…第２電極、ＤＡ…表示領域、ＮＤＡ…非表示領域。

Claims (12)

1. 基板の上に設けられ表示領域に位置した複数の第１配線層と、
   前記基板の上に設けられ前記表示領域以外の非表示領域に位置した第２配線層と、
   前記表示領域及び前記非表示領域に位置し前記複数の第１配線層及び前記第２配線層を覆い前記複数の第１配線層の一部をそれぞれ露出する複数の第１開口を有する第１絶縁層と、
   前記表示領域に位置し前記第１絶縁層上に設けられた複数の第１実装電極であって、各々の前記第１実装電極は前記複数の第１開口の一を通じて前記複数の第１配線層の一と電気的に接続されている、前記複数の第１実装電極と、
   前記第１絶縁層の上に設けられ前記表示領域及び前記非表示領域に位置した第２実装電極と、
   第１発光素子と、
   第２発光素子と、を備え、
   前記第２実装電極は、前記複数の第１実装電極の一の第１実装電極と、前記複数の第１実装電極の他の一の第１実装電極とを囲むように配置され、
   前記第１発光素子は、前記一の第１実装電極と前記第２実装電極とに跨って実装され、前記一の第１実装電極と電気的に接続された第１電極と前記第２実装電極と電気的に接続された第２電極とを有し、
   前記第２発光素子は、前記他の一の第１実装電極と前記第２実装電極とに跨って実装され、前記他の一の第１実装電極と電気的に接続された第１電極と前記第２実装電極と電気的に接続された第２電極とを有し、
   前記第１絶縁層は、前記非表示領域に位置する第２開口を有し、
   前記第２実装電極は、前記非表示領域において、前記第２開口を通じて前記第２配線層と電気的に接続されている、
   表示装置。
2. 前記第１絶縁層は、前記表示領域内で、前記第２実装電極と前記第２配線層とを接続するための開口を有していない、
   請求項１に記載の表示装置。
3. 前記複数の第１実装電極及び前記第２実装電極は、同層に設けられている、
   請求項１に記載の表示装置。
4. 前記第１発光素子及び前記第２発光素子は、それぞれ、Ｐ型の不純物を含む領域と、Ｎ型の不純物を含む領域と、発光層と、を含む半導体層を有する発光ダイオード素子である、
   請求項１に記載の表示装置。
5. 前記第１発光素子及び前記第２発光素子は、それぞれ、第１電極と、他の第１電極と、第２電極と、をさらに備え、
   前記第１発光素子及び前記第２発光素子の各々の前記半導体層は、他の発光層をさらに含み、
   前記発光層は、前記第１電極と前記第２電極との間を電流が流れることにより発光し、
   前記他の発光層は、前記他の第１電極と前記第２電極との間を電流が流れることにより発光する、
   請求項４に記載の表示装置。
6. 前記第１発光素子及び前記第２発光素子は、それぞれ、一対の前記第１実装電極と、前記第２実装電極のうち前記一対の第１実装電極の間に位置する部分と、に跨って実装されている、
   請求項５に記載の表示装置。
7. 前記第１発光素子及び前記第２発光素子の各々において、
   前記第１電極及び前記他の第１電極は、前記一対の第１実装電極に一対一で接続され、
   前記第２電極は、前記第２実装電極の前記部分に接続されている、
   請求項６に記載の表示装置。
8. 前記半導体層は、ＧａＮ又はＧａＡｓを含む、
   請求項４乃至７の何れか１項に記載の表示装置。
9. 前記複数の第１実装電極及び前記第２実装電極を覆い、各々の前記第１実装電極の上面の一部及び前記第２実装電極の上面の複数個所を露出する複数の開口を有する第２絶縁層をさらに備える、
   請求項１に記載の表示装置。
10. 前記複数の第１実装電極及び前記第２実装電極を覆い前記表示領域に位置する複数の第３開口及び複数の第４開口を有する第２絶縁層をさらに備え、
    各々の前記第１実装電極の上面の一部は、前記複数の第３開口のうち対応する一の第３開口により前記第２絶縁層の外側に露出し、
    前記第２実装電極の上面の複数個所は、前記複数の第４開口により前記第２絶縁層の外側に露出し、
    前記第１発光素子において、
    前記第１電極は、前記対応する一の第３開口を通じて前記一の第１実装電極と電気的に接続され、
    前記第２電極は、前記複数の第４開口の一の第４開口を通じて前記第２実装電極と電気的に接続され、
    前記第２発光素子において、
    前記第１電極は、前記対応する一の第３開口を通じて前記他の一の第１実装電極と電気的に接続され、
    前記第２電極は、前記複数の第４開口の他の一の第４開口を通じて前記第２実装電極と電気的に接続されている、
    請求項１に記載の表示装置。
11. 前記第２実装電極は、
    第１方向に延在し前記第１方向に交差する第２方向に間隔を空けて並べられた複数の第１部分と、
    前記第２方向に延在し前記第１方向に間隔を空けて並べられ前記複数の第１部分と交差した複数の第２部分と、を有し、
    隣合う一対の第１部分と隣合う一対の第２部分とで囲まれた各々の領域に、前記複数の第１実装電極のうち、一又は複数の第１実装電極が配置されている、
    請求項１に記載の表示装置。
12. 前記複数の第１部分のうち一の第１部分は、前記一の第１実装電極と前記他の一の第１実装電極との間に位置し、
    前記第１発光素子の前記第２電極及び前記第２発光素子の前記第２電極は、それぞれ前記一の第１部分と対向している、
    請求項１１に記載の表示装置。

Images