CN112673412B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN112673412B
CN112673412B CN201980058445.6A CN201980058445A CN112673412B CN 112673412 B CN112673412 B CN 112673412B CN 201980058445 A CN201980058445 A CN 201980058445A CN 112673412 B CN112673412 B CN 112673412B
Authority
CN
China
Prior art keywords
electrode
mounting
emitting element
mounting electrode
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980058445.6A
Other languages
English (en)
Other versions
CN112673412A (zh
Inventor
小川康宏
森田哲生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to CN202210997908.9A priority Critical patent/CN115172405A/zh
Publication of CN112673412A publication Critical patent/CN112673412A/zh
Application granted granted Critical
Publication of CN112673412B publication Critical patent/CN112673412B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)

Abstract

提供能够高精细化的显示装置。显示装置具备多个第1布线层、第2布线层、第1绝缘层、多个第1安装电极、第2安装电极、第1发光元件和第2发光元件。上述第2安装电极以将上述多个第1安装电极的一个第1安装电极和上述多个第1安装电极的另一个第1安装电极包围的方式配置。上述第1发光元件跨上述一个第1安装电极和上述第2安装电极而安装。上述第2发光元件跨上述另一个第1安装电极和上述第2安装电极而安装。上述第2安装电极在非显示区域中穿过上述第1绝缘层的第2开口与上述第2布线层电连接。

Description

显示装置
技术领域
本发明涉及显示装置。
背景技术
作为显示装置，已知有使用作为自发光元件的发光二极管(LED：Light EmittingDiode)的LED显示装置。近年来，作为更高精细的显示装置，开发了在阵列基板上安装有被称作微LED的微小发光二极管的显示装置(以下，称作微LED显示装置)。
微LED显示器与以往的液晶显示器或有机EL显示器不同，在显示区域中安装芯片状的许多微LED而形成，所以高精细化和大型化的兼顾较容易，作为下一代的显示装置受到关注。
现有技术文献
专利文献
专利文献1：日本特开2018－26540号公报
发明内容
发明要解决的课题
本发明提供能够高精细化的显示装置。
用来解决课题的手段
一技术方案的显示装置，具备：多个第1布线层，设在基板之上，位于显示区域；第2布线层，设在上述基板之上，位于上述显示区域以外的非显示区域；第1绝缘层，位于上述显示区域及上述非显示区域，将上述多个第1布线层及上述第2布线层覆盖，具有使上述多个第1布线层的一部分分别露出的多个第1开口；多个第1安装电极，位于上述显示区域并设在上述第1绝缘层上，各个上述第1安装电极穿过上述多个第1开口的一个而与上述多个第1布线层的一个电连接；第2安装电极，设在上述第1绝缘层之上，位于上述显示区域及上述非显示区域；第1发光元件；以及第2发光元件；上述第2安装电极，以将上述多个第1安装电极的一个第1安装电极和上述多个第1安装电极的另一个第1安装电极包围的方式配置；上述第1发光元件，跨上述一个第1安装电极和上述第2安装电极而安装，具有与上述一个第1安装电极电连接的第1电极和与上述第2安装电极电连接的第2电极；上述第2发光元件，跨上述另一个第1安装电极和上述第2安装电极而安装，具有与上述另一个第1安装电极电连接的第1电极和与上述第2安装电极电连接的第2电极；上述第1绝缘层具有位于上述非显示区域的第2开口；上述第2安装电极在上述非显示区域中穿过上述第2开口而与上述第2布线层电连接。
附图说明
图1是表示第1实施方式的显示装置的结构的立体图。
图2是表示上述显示装置的电路图。
图3是表示图2所示的像素的等价电路图。
图4是表示图1所示的显示面板的显示区域的局部剖视图，是表示驱动晶体管、第1安装电极、第2安装电极、发光元件等的图。
图5是表示上述显示装置的多个像素的配置结构的概略图。
图6是表示图5所示的主像素的平面图。
图7是表示上述显示面板的平面图，是表示上述电源线及上述第2安装电极的整体构造的图。
图8是沿着图7的线VIII－VIII表示上述显示面板的显示区域及非显示区域的局部剖视图，是表示电源线、第2安装电极等的图。
图9是表示上述显示面板的显示区域的一部分的放大平面图，是表示第2安装电极的一部分和多个第1安装电极的图。
图10是表示上述显示面板的显示区域的一部分的剖视图，是表示第1安装电极、第2安装电极及发光元件等的图。
图11是表示上述发光元件的剖视图。
图12是表示第2实施方式的显示装置的多个第1安装电极和第2安装电极的放大平面图。
图13是表示上述第2实施方式的变形例1的显示装置的多个第1安装电极和第2安装电极的放大平面图。
图14是表示上述第2实施方式的变形例2的显示装置的多个第1安装电极和第2安装电极的放大平面图。
图15是表示上述第2实施方式的变形例3的显示装置的多个第1安装电极和第2安装电极的放大平面图。
图16是表示上述变形例3的显示面板的显示区域的一部分的剖视图，是表示第1安装电极、第2安装电极及发光元件等的图。
图17是表示上述第2实施方式的变形例4的显示装置的多个第1安装电极和第2安装电极的放大平面图。
具体实施方式
以下，参照附图对本发明的各实施方式进行说明。另外，公开只不过是一例，关于本领域技术人员对于保持着发明的主旨的适当变更而能够容易地想到的方案，包含在本发明的范围中。此外，附图为了使说明更明确而有与实际形态相比关于各部的宽度、厚度、形状等示意地表示的情况，但只不过是一例，不限定本发明的解释。此外，在本说明书和各图中，对于与关于已给出的附图而描述过的要素同样的要素赋予相同的标号，有将重复的详细说明适当省略的情况。
(第1实施方式)
首先，对第1实施方式的显示装置进行说明。图1是表示本实施方式的显示装置1的结构的立体图。图1表示了由第1方向X、与第1方向X垂直的第2方向Y、以及与第1方向X及第2方向Y垂直的第3方向Z规定的三维空间。另外，第1方向X及第2方向Y相互正交，但也可以以90度以外的角度交叉。此外，在本实施方式中，将第3方向Z定义为上，将与第3方向Z相反侧的方向定义为下。在设为“第1部件之上的第2部件”及“第1部件之下的第2部件”的情况下，第2部件既可以与第1部件相接，也可以从第1部件离开。
以下，在本实施方式中，主要说明显示装置1是使用作为自发光元件的微发光二极管(以下称作微LED(Light Emitting Diode))的微LED显示装置的情况。
如图1所示，显示装置1具备显示面板2、第1电路基板3及第2电路基板4等。
显示面板2在一例中具有矩形的形状。在图示的例子中，显示面板2的短边EX与第1方向X平行，显示面板2的长边EY与第2方向Y平行。第3方向Z相当于显示面板2的厚度方向。显示面板2的主面平行于由第1方向X和第2方向Y规定的X－Y平面。显示面板2具有显示区域DA及显示区域DA以外的非显示区域NDA。非显示区域NDA具有端子区域MT。在图示的例子中，非显示区域NDA将显示区域DA包围。
显示区域DA是对图像进行显示的区域，例如具备被配置为矩阵状的多个像素PX。
端子区域MT沿着显示面板2的短边EX设置，包括用来将显示面板2与外部装置等电连接的端子。
第1电路基板3安装在端子区域MT之上，与显示面板2电连接。第1电路基板3例如是柔性印刷电路基板。第1电路基板3具备将显示面板2驱动的驱动IC芯片(以下表述为面板驱动器)5等。另外，在图示的例子中，面板驱动器5配置在第1电路基板3之上，但也可以配置在第1电路基板3之下。或者，面板驱动器5也可以安装在第1电路基板3以外，例如也可以安装在第2电路基板4。第2电路基板4例如是柔性印刷电路基板。第2电路基板4在第1电路基板3的例如下方与第1电路基板3连接。
上述的面板驱动器5例如经由第2电路基板4而与控制基板(未图示)连接。面板驱动器5例如基于从控制基板输出的影像信号将多个像素PX驱动，从而执行在显示面板2上显示图像的控制。
另外，显示面板2可以具有赋予斜线而表示的弯折区域BA。弯折区域BA是当显示装置1被收容到电子设备等的壳体中时被弯折的区域。弯折区域BA在非显示区域NDA中位于端子区域MT侧。在弯折区域BA被弯折的状态下，第1电路基板3及第2电路基板4以与显示面板2对置的方式配置在显示面板2的下方。
图2是表示显示装置1的电路图。图3是表示图2所示的像素PX的等价电路图。
如图2及图3所示，显示面板2具备树脂基板、玻璃基板等具有光透射性的绝缘性的基板SUB、在显示区域DA中以矩阵状排列在基板SUB之上的m×n个像素PX、多条(m/2条)第1扫描线Sga(1～m/2)、多条(m条)第2扫描线Sgb(1～m)、多条(m/2条)第3扫描线Sgc(1～m/2)、多条(m/2条)复位布线Sgr(1～m/2)和多条(n条)影像信号线VL(1～n)。
像素PX在第2方向Y上排列有m个，在第1方向X上排列有n个。第1扫描线Sga、第2扫描线Sgb及复位布线Sgr在第1方向X上延伸而设置。复位布线Sgr由相互电连接的多个电极形成。影像信号线VL在第2方向Y上延伸而设置。
显示面板2具有被固定为高电位Pvdd的高电位电源线SLa和被固定为低电位Pvss的低电位电源电极(第2安装电极)SLb。高电位电源线SLa与高电位电源连接，低电位电源电极SLb与低电位电源(基准电位电源)连接。
显示面板2具备将第1扫描线Sga、第2扫描线Sgb及第3扫描线Sgc按像素PX的每行依次驱动的扫描线驱动电路YDR1、YDR2、将影像信号线VL驱动的信号线驱动电路XDR。扫描线驱动电路YDR1、YDR2及信号线驱动电路XDR在非显示区域NDA中形成在基板SUB之上，与面板驱动器5一起构成驱动部7。
各像素PX包括显示元件和向显示元件供给驱动电流的像素电路。发光元件10例如是自发光元件，在本实施方式中是微发光二极管(以下，称作微LED(Light EmittingDiode))。本实施方式的显示装置1是微LED显示装置。
各像素PX的像素电路是根据由电压信号构成的影像信号Vsig对发光元件10的发光进行控制的电压信号方式的像素电路，具有像素开关SST、驱动晶体管DRT、保持电容Cs及辅助电容Cad。保持电容Cs及辅助电容Cad是电容器。辅助电容Cad是为了调整发光电流量而设置的元件，根据情况也有不需要的情况。电容部Cled是发光元件10自身的电容。发光元件10也作为电容器发挥功能。
各像素PX具备输出开关BCT。在第2方向Y上相邻的多个像素PX共用输出开关BCT。在该实施方式中，在第1方向X及第2方向Y上相邻的4个像素PX共用1个输出开关BCT。此外，在扫描线驱动电路YDR2(或扫描线驱动电路YDR1)，设有多个复位开关RST。复位开关RST及复位布线Sgr一对一地连接。
像素开关SST、驱动晶体管DRT，输出开关BCT及复位开关RST在这里由相同导电型、例如N沟道型的TFT(薄膜晶体管)构成。当然，各种开关及驱动晶体管DRT也可以由P沟道型的TFT构成，也可以将1个像素PX用N沟道型的TFT及P沟道型的TFT双方构成。
在本实施方式的显示装置中，分别构成各驱动晶体管及各开关的TFT全部由同一工艺、同一层构造形成，是对半导体层使用多晶硅的顶栅构造的薄膜晶体管。另外，半导体层也可以利用非晶硅、氧化物半导体等多晶硅以外的半导体。
像素开关SST、驱动晶体管DRT、输出开关BCT及复位开关RST分别具有第1端子、第2端子及控制端子。在本实施方式中，将第1端子设为源极电极，将第2端子设为漏极电极，将控制端子设为栅极电极。
在像素PX的像素电路中，驱动晶体管DRT及输出开关BCT在高电位电源线SLa和低电位电源电极SLb之间与发光元件10串联地连接。高电位电源线SLa(高电位Pvdd)例如被设定为10V的电位，低电位电源电极SLb(低电位Pvss)例如被设定为0V的电位。
在输出开关BCT中，漏极电极与高电位电源线SLa连接，源极电极与驱动晶体管DRT的漏极电极连接，栅极电极与第1扫描线Sga连接。由此，输出开关BCT通过施加于第1扫描线Sga的控制信号BG而被进行通(导通状态)/断(非导通状态)控制。输出开关BCT响应控制信号BG，控制发光元件10的发光时间。
在驱动晶体管DRT中，漏极电极与输出开关BCT的源极电极及复位布线Sgr连接，源极电极与发光元件10的一个电极(这里是阳极)连接。发光元件10的另一个电极(这里是阴极)与低电位电源电极SLb连接。驱动晶体管DRT将与影像信号Vsig对应的电流量的驱动电流向发光元件10输出。
在像素开关SST中，源极电极与影像信号线VL(1～n)连接，漏极电极与驱动晶体管DRT的栅极电极连接，栅极电极与作为信号写入控制用栅极布线发挥功能的第2扫描线Sgb(1～m)连接。像素开关SST通过从第2扫描线Sgb供给的控制信号SG(1～m)而被进行通/断控制。并且，像素开关SST响应控制信号SG(1～m)，控制像素电路与影像信号线VL(1～n)的连接/非连接，从影像信号线VL将影像信号Vsig及初始化信号Vini向像素电路取入。
复位开关RST按在第2方向Y上排列的每2行而设于扫描线驱动电路YDR2。复位开关RST连接在驱动晶体管DRT的漏极电极与复位电源之间。在复位开关RST中，源极电极与连接于复位电源的复位电源线SLc连接，漏极电极与复位布线Sgr连接，栅极电极与作为复位控制用栅极布线发挥功能的第3扫描线Sgc连接。如上述那样，复位电源线SLc与复位电源连接，被固定于作为固定电位的复位电位Vrst。
复位开关RST根据经由第3扫描线Sgc提供的控制信号RG，将复位电源线SLc及复位布线Sgr间切换为导通状态(on)或非导通状态(off)。通过将复位开关RST切换为接通状态，驱动晶体管DRT的源极电极的电位被初始化。
另一方面，图2所示的面板驱动器5对扫描线驱动电路YDR1、YDR2及信号线驱动电路XDR进行控制。面板驱动器5接受从外部供给的数字影像信号及同步信号，基于同步信号产生对垂直扫描定时进行控制的垂直扫描控制信号及对水平扫描定时进行控制的水平扫描控制信号。
并且，面板驱动器5将这些垂直扫描控制信号及水平扫描控制信号分别向扫描线驱动电路YDR1、YDR2及信号线驱动电路XDR供给，并且与水平及垂直扫描定时同步地将数字影像信号及初始化信号向信号线驱动电路XDR供给。
信号线驱动电路XDR将在水平扫描控制信号的控制下在各水平扫描期间依次得到的数字影像信号转换为模拟形式，将与灰阶对应的影像信号Vsig向多个影像信号线VL(1～n)并行地供给。此外，信号线驱动电路XDR将初始化信号Vini向影像信号线VL供给。另外，也可以将数字影像信号在面板驱动器5的内部转换为模拟形式，以模拟形式向信号线驱动电路XDR供给。
扫描线驱动电路YDR1、YDR2包括未图示的移位寄存器、输出缓冲器等，基于从外部供给的水平扫描开始脉冲而输出脉冲，并且依次向下级传送该脉冲，经由输出缓冲器向各行的像素PX供给3种控制信号，即控制信号BG、SG、RG。另外，像素PX虽不直接被供给控制信号RG，但以与控制信号RG对应的规定的定时，从固定为复位电位Vrst的复位电源线SLc被供给规定的电压。
由此，第1扫描线Sga、第2扫描线Sgb及第3扫描线Sgc分别被控制信号BG、SG、RG驱动。
接着，参照图4，详细地说明驱动晶体管DRT、第1安装电极PE、第2安装电极CE、发光元件10等的结构。图4是表示图1所示的显示面板2的显示区域DA的局部剖视图，是表示驱动晶体管DRT、第1安装电极PE、第2安装电极CE、发光元件10等的图。另外，在图4中，将显示装置1以显示面即光射出面朝向上方、背面朝向下方的方式描绘。
如图4所示，形成了驱动晶体管DRT的N沟道型的TFT具备半导体层SC。半导体层SC配置在设于基板SUB之上的绝缘层UC上。半导体层SC例如是包括p型区域和n型区域的多晶硅层。半导体层SC被绝缘层GI覆盖。在绝缘层GI之上配置有驱动晶体管DRT的栅极电极G。栅极电极G与半导体层SC对置。在绝缘层GI及栅极电极G上设有绝缘层II。
在绝缘层II上，配置有源极电极SE及漏极电极DE。源极电极SE及漏极电极DE穿过形成于绝缘层II及绝缘层GI的接触孔而与半导体层SC的源极区域及漏极区域分别连接。源极电极SE设在基板SUB之上，作为位于显示区域DA的第1布线层发挥功能。在绝缘层II、源极电极SE及漏极电极DE上设有绝缘层PS。绝缘层PS将源极电极SE及漏极电极DE覆盖。绝缘层PS具有使源极电极SE的一部分露出的第1开口(接触孔)OP1。另外，绝缘层PS具有多个第1开口OP1，各个第1开口OP1使对应的源极电极SE的一部分露出。绝缘层PS作为第1绝缘层发挥功能。
第1安装电极PE及第2安装电极CE设在绝缘层PS之上。第1安装电极PE穿过第1开口OP1而与源极电极SE电连接。在本实施方式中，第1安装电极PE及第2安装电极CE作为导电材料而由金属形成。但是，第1安装电极PE及第2安装电极CE也可以由金属以外的导电材料形成，例如也可以由作为透明的导电材料的ITO(氧化铟锡)形成。
在绝缘层PS、第1安装电极PE及第2安装电极CE之上设有绝缘层CL，绝缘层CL将第1安装电极PE及第2安装电极CE覆盖。绝缘层CL作为第2绝缘层发挥功能，具有使第1安装电极PE的上表面的一部分及第2安装电极CE的上表面的一部分露出的多个开口。
在显示区域DA，绝缘层CL具有的多个开口(接触孔)被分类为第3开口OP3及第4开口OP4。第1安装电极PE的上表面的一部分通过第3开口OP3而露出到绝缘层CL的外侧。第2安装电极CE的上表面的一部分通过第4开口OP4而露出到绝缘层CL的外侧。第1安装电极PE及第2安装电极CE位于绝缘层PS与绝缘层CL之间。因此，第1安装电极PE及第2安装电极CE设于同层。
绝缘层UC、GI、II、PS、CL分别由硅氮化物(SiN)、硅氧化物(SiO)等无机绝缘材料或丙烯酸树脂等有机绝缘材料形成。在本实施方式中，绝缘层UC、GI、II、CL分别由无机绝缘材料形成，绝缘层PS由有机绝缘材料形成。
发光元件10跨第1安装电极PE和第2安装电极CE而安装。发光元件10具有穿过第3开口OP3而与第1安装电极PE电连接的第1电极E1、和穿过第4开口OP4而与第2安装电极CE电连接的第2电极E2。在本实施方式中，第1电极E1经由导电体CM1而与第1安装电极PE电连接，第2电极E2经由导电体CM2而与第2安装电极CE电连接。
接着，对多个像素PX的配置结构进行说明。图5是表示显示装置1的多个像素PX的配置结构的概略图。
如图5所示，多个像素PX具有蓝色(B)的像素PX、与蓝色的像素PX在第2方向Y上相邻的红色(R)的像素PX、与蓝色的像素PX在第1方向X上相邻的白色(W)的像素PX、以及与红色的像素PX在第1方向X上相邻并与白色的像素PX在第2方向Y上相邻的绿色(G)的像素PX。白色(W)的像素PX也被称作无色的像素。
红色的像素PX、绿色的像素PX、蓝色的像素PX及白色的像素PX构成主像素MP。多个主像素MP在第1方向X及第2方向Y上配置为矩阵状。在如上述那样配置多个主像素MP的情况下，像素PX的配置并不限定于图5所示的例子，在偶数行中配置红色、绿色、蓝色及白色的像素PX的某两个、在奇数行中配置其余两个即可。
输出开关BCT由主像素MP的4个像素PX共用。基于上述，第1扫描线Sga及第3扫描线Sgc的条数为m/2条。
此外，主像素MP的4个像素PX也可以在第1方向X上配置为条状。此外，主像素MP也可以没有白色的像素PX而具有红色、绿色及蓝色的3个(3色)像素PX。
图6是表示本实施方式的主像素MP的平面图。
如图6所示，为了将像素电路内的元件效率良好地配置，共用(共有)输出开关BCT的4个像素PX配置为，驱动晶体管DRT、像素开关SST、影像信号线VL、保持电容Cs、辅助电容Cad、第2扫描线Sgb以输出开关BCT为中心而在列方向及行方向上实质上线对称。这里，在本实施方式中，以像素PX、主像素MP的用语进行了说明，但能够将像素改称作副像素。该情况下，主像素是像素。
接着，对第2安装电极CE及电源线的整体构造进行说明。图7是表示显示面板2的平面图，是表示电源线PSL及第2安装电极CE的整体构造的图。
如图7所示，显示面板2具备设在基板SUB之上的电源线PSL。在本实施方式中，显示面板2具备两个电源线PSL，但也可以具备1个或3个以上的电源线PSL。各个电源线PSL位于非显示区域NDA，不位于显示区域DA。在该实施方式中，电源线PSL与低电位电源连接，被固定为低电位Pvss。电源线PSL作为第2布线层发挥功能。
第2安装电极CE位于显示区域DA的整体和非显示区域NDA的一部分。第2安装电极CE在非显示区域NDA中与各个电源线PSL重叠。第2安装电极CE设有多个开口部，从该开口部露出第1安装电极PE，详细情况后述。
图8是沿着图7的线VIII－VIII表示显示面板2的显示区域DA及非显示区域NDA的局部剖视图，是表示电源线PSL、第2安装电极CE等的图。
如图8所示，电源线PSL设在绝缘层II之上。绝缘层PS不仅位于显示区域DA而且还位于非显示区域NDA。在非显示区域NDA，绝缘层PS将电源线PSL覆盖，具有使各个电源线PSL的一部分露出的第2开口(接触孔)OP2。第2安装电极CE设在绝缘层PS之上，在非显示区域NDA中，穿过第2开口OP2而与电源线PSL电连接。绝缘层PS在显示区域DA内不具有用来将第2安装电极CE与电源线PSL连接的开口。
接着，对第1安装电极PE、第2安装电极CE及发光元件10的结构进行说明。图9是表示显示面板2的显示区域DA的一部分的放大平面图，是表示第2安装电极CE的一部分和多个第1安装电极PE的图。
如图9所示，第2安装电极CE具有多个第1部分CE1及多个第2部分CE2。多个第1部分CE1在第1方向X上延伸，在第2方向Y上隔开间隔排列。多个第2部分CE2在第2方向Y上延伸，在第1方向X上隔开间隔排列，与多个第1部分CE1交叉。第2安装电极CE的多个第1部分CE1及多个第2部分CE2成为一体而形成。第2安装电极CE具有多个开口A，各个开口A相当于由相邻的一对第1部分CE1和相邻的一对第2部分CE2包围的区域。第2安装电极CE不仅具有作为电极的功能，还具有作为布线的功能。
在本实施方式中，蓝色的像素PX作为第1像素PX1发挥功能，红色的像素PX作为第2像素PX2发挥功能，白色的像素PX作为第3像素PX3发挥功能，绿色的像素PX作为第4像素PX4发挥功能。
第1像素PX1具有第1安装电极PE1和以蓝色发光的发光元件(第1发光元件)10a。第2像素PX2具有第1安装电极PE2和以红色发光的发光元件(第2发光元件)10b。第3像素PX3具有第1安装电极PE3和以白色发光的发光元件(第3发光元件)10c。第4像素PX4具有第1安装电极PE4和以绿色发光的发光元件(第1发光元件)10d。第1像素PX1、第2像素PX2、第3像素PX3及第4像素PX4共用第2安装电极CE。在平面视图中，作为微LED的发光元件10的一边的长度例如是100μm以下。
在由相邻的一对第1部分CE1和相邻的一对第2部分CE2包围的各个区域(开口A)，配置有多个第1安装电极PE中的一个或多个第1安装电极。在本实施方式中，在各个开口A处配置有4个第1安装电极。换言之，第2安装电极CE以将一个或多个第1安装电极PE单独地包围的方式配置。在本实施方式中，第2安装电极CE以将一个主像素MP的第1安装电极PE2、PE4和另一主像素MP的第1安装电极PE1、PE3这4个第1安装电极PE单独包围的方式配置。在各个开口A，4个第1安装电极PE相互隔开间隔而配置。
一个第1部分CE1位于一个主像素MP的第1安装电极PE1及第1安装电极PE3的电极群与第1安装电极PE2及第1安装电极PE4的电极群之间。发光元件10a至10d与多个第1部分CE1中的同一第1部分CE1重叠。在一个主像素MP中，例如，发光元件10a及发光元件10b在第2方向Y上线对称地配置，发光元件10c及发光元件10d在第2方向Y上线对称地配置。
图10是表示显示面板2的显示区域DA的一部分的剖视图，是表示第1安装电极PE、第2安装电极CE及发光元件10a、10b等的图。在图10中，着眼于一个主像素MP的第1像素PX1及第2像素PX2。
如图10所示，多个第1安装电极PE位于显示区域DA，设在绝缘层PS之上。各个第1安装电极PE穿过多个第1开口OP1的一个而与多个源极电极SE的一个电连接。绝缘层CL将多个第1安装电极PE及第2安装电极CE覆盖。绝缘层CL具有使各个第1安装电极PE的上表面的一部分及第2安装电极CE的上表面的多个部位露出的多个开口。上述多个开口是位于显示区域DA的多个第3开口OP3及多个第4开口OP4。
各个第1安装电极PE的上表面的一部分通过多个第3开口OP3中的对应的一个第3开口OP3而在绝缘层CL的外侧露出。作为第2安装电极CE的上表面的多个部位，第1部分CE1的上表面的多个部位通过多个第4开口OP4而在绝缘层CL的外侧露出。
发光元件10a跨一个第1安装电极PE1和第2安装电极CE(第1部分CE1)而安装。发光元件10b跨另一个第1安装电极PE2和第2安装电极CE(第1部分CE1)而安装。发光元件10a的第2电极E2及第2发光元件10b的第2电极E2分别与同一第1部分CE1对置。
在发光元件10a中，第1电极E1穿过对应的一个第3开口OP3而与一个第1安装电极PE1电连接，第2电极E2穿过一个第4开口OP4而与第2安装电极CE(第1部分CE1)电连接。在发光元件10b中，第1电极E1穿过对应的一个第3开口OP3而与另一个第1安装电极PE2电连接，第2电极E2穿过另一个第4开口OP4而与第2安装电极CE(第1部分CE1)电连接。
接着，对发光元件10的构造的一例进行说明。图11是表示发光元件10的剖视图。
如图11所示，发光元件10是倒装片型的发光二极管元件。发光元件10具备具有绝缘性的透明的基板11。基板11例如是蓝宝石基板。在基板11的主面，形成有依次层叠了n型半导体层12、活性层(发光层)13和p型半导体层14的晶体层(半导体层)。在上述晶体层(半导体层)中，含有P型的杂质的区域是p型半导体层14，含有N型的杂质的区域是n型半导体层12。上述晶体层(半导体层)的材料没有特别限定，上述晶体层(半导体层)可以含有氮化镓(GaN)或砷化镓(GaAs)。
光反射膜15由导电材料形成，与p型半导体层14电连接。p电极16与光反射膜15电连接。n电极18与n型半导体层12电连接。第2电极E2将n电极18覆盖，与n电极18电连接。保护层17将n型半导体层12、活性层13、p型半导体层14及光反射膜15覆盖，将p电极16的一部分覆盖。第1电极E1将p电极16覆盖，与p电极16电连接。
根据如上述那样构成的第1实施方式的显示装置1，第2安装电极CE以将第1安装电极PE包围的方式配置。因此，在比第1安装电极PE靠基板SUB侧的层中，也可以不布置被固定为低电位Pvss的布线。由此，能够增大第2安装电极CE的面积。例如，能够扩大安装发光元件10时的裕度。
此外，由于第2安装电极CE在显示区域DA中被引绕，所以能够实现第2安装电极CE的低电阻化。此外，由于能够将第2安装电极CE的电压下降抑制在最小限度，所以能够提高第2安装电极CE在显示区域DA整体中的电位的均匀性。进而，还能够实现像素的高精细化。
此外，通过将第1安装电极PE和第2安装电极CE这样布局，能够将两者用同层的导电层形成。结果，第1安装电极PE的表面和第2安装电极CE的表面相互高度一致，所以能够将发光元件10良好地安装。
主像素MP共用输出开关BCT。与对于各像素PX各设置1个输出开关BCT的情况相比，能够将输出开关BCT的个数减少到1/4，能够将第1扫描线Sga、第3扫描线Sgc及复位布线Sgr的条数减少到1/2，能够将复位开关RST的个数减少到1/2。因此，能够有利于显示装置的窄边框化、有利于像素的高精细化。
基于上述，能够得到能够高精细化的显示装置。
(第2实施方式)
接着，对第2实施方式的显示装置1进行说明。图12是表示第2实施方式的显示装置1的多个第1安装电极PE和第2安装电极CE的放大平面图。
如图12所示，主像素MP具备在第1方向X上排列的3色的像素PX。在各个主像素MP中，红色的像素PX作为第1像素PX1发挥功能，绿色的像素PX作为第2像素PX2发挥功能，蓝色的像素PX作为第3像素PX3发挥功能。第1像素PX1具有第1安装电极PE1和以红色发光的发光元件(第1发光元件)10a。第2像素PX2具有第1安装电极PE2和以绿色发光的发光元件(第2发光元件)10b。第3像素PX3具有第1安装电极PE3和以蓝色发光的发光元件(第3发光元件)10c。
在图12所示的例子中，与上述第1实施方式不同，在由相邻的一对第1部分CE1和相邻的一对第2部分CE2包围的各个区域(各个开口A)，配置有一个第1安装电极PE。在第1方向X上，第1安装电极PE1和第2部分CE2交替地配置。因此，第2部分CE2的第1方向X的宽度与上述第1实施方式相比能够变小。
在第2方向Y上，第1安装电极PE1和第1部分CE1交替地配置。在沿第2方向Y排列的两个主像素MP中，一个主像素MP利用的第1部分CE1与另一主像素MP利用的第1部分CE1不同。因此，第1部分CE1的第2方向Y的宽度与上述第1实施方式相比能够变小。
如上述那样构成的第2实施方式的显示装置1中，也能够得到与上述第1实施方式同样的效果。在本实施方式中，在第1方向X上交替地配置有第1安装电极PE1和第2部分CE2。因此，能够进一步实现第2安装电极CE的低电阻化。此外，能够容易地确定发光的中心。
(第2实施方式的变形例1)
接着，对上述第2实施方式的变形例1进行说明。图13是表示上述第2实施方式的变形例1的显示装置1的多个第1安装电极PE和第2安装电极CE的放大平面图。
如图13所示，在由相邻的一对第1部分CE1和相邻的一对第2部分CE2包围的各个区域(各个开口A)，配置有一个主像素MP的全部的第1安装电极PE，这一点与上述第2实施方式不同。
在如上述那样构成的变形例1的显示装置1中，也能够得到与上述第2实施方式同样的效果。在变形例1中，与上述第2实施方式不同，在第1方向X上没有交替地配置第1安装电极PE和第2部分CE2。因此，与上述第2实施方式相比，对于高精细化是有利的。
(第2实施方式的变形例2)
接着，对上述第2实施方式的变形例2进行说明。图14是表示上述第2实施方式的变形例2的显示装置1的多个第1安装电极PE和第2安装电极CE的放大平面图。
如图14所示，在由相邻的一对第1部分CE1和相邻的一对第2部分CE2包围的各个区域(各个开口A)，配置有在第2方向Y上相邻的两个主像素MP的全部的第1安装电极PE，这一点与上述变形例1不同。此外，在第2方向Y上相邻的两个主像素MP的全部的发光元件10与多个第1部分CE1中的相同的第1部分CE1重叠。在第2方向Y上相邻的两个发光元件10以在第2方向Y上线对称的方式配置。
在如上述那样构成的变形例2的显示装置1中，也能够得到与上述第2实施方式同样的效果。在变形例2中，在第2方向Y上相邻的两个主像素MP利用相同的第1部分CE1。因此，与上述第2实施方式相比，能够使第2安装电极CE的布置效率提高。
(第2实施方式的变形例3)
接着，对上述第2实施方式的变形例3进行说明。图15是表示上述第2实施方式的变形例3的显示装置1的多个第1安装电极PE和第2安装电极CE的放大平面图。
如图15所示，在变形例3中，各个发光元件10跨一对第1安装电极PE和第2安装电极CE中的位于上述一对第1安装电极PE之间的第1部分CE1而安装，这一点与上述第2实施方式不同。各个发光元件10被在第2方向Y上相邻的两个主像素MP中的同一颜色的一对像素PX共用。
图16是表示本变形例3的显示面板2的显示区域DA的一部分的剖视图，是表示第1安装电极PE、第2安装电极CE及发光元件10等的图。在图16中表示了在第2方向Y上相邻的两个主像素MP中的同一颜色的一对第1像素PX1。另外，图16所示的一对第1像素PX1的关系与一对第2像素PX2的关系及一对第3像素PX的关系是同样的。
如图16所示，发光元件10还具备第1电极E1a、其他第1电极E1b、以及第2电极E2。发光元件10具有1个连续的半导体层。发光元件10的半导体层包括相互隔开间隔的两个发光层13a、13b。在发光元件10中，第1电极E1a及第1电极E1b与一对第1安装电极PE一对一地连接。第2电极E2与第2安装电极CE中的位于上述一对第1安装电极PE之间的第1部分CE1连接。
发光层13a通过在第1电极E1a与第2电极E2之间流过电流而发光。其他发光层13b通过在第1电极E1b与第2电极E2之间流过电流而发光。发光层13a及发光层13b以相同颜色发光。
在如上述那样构成的变形例3的显示装置1中，也能够得到与上述第2实施方式同样的效果。在变形例3中，由于使用了在两个部位发光的发光元件10，所以能够更有效率地配置发光元件10。
(第2实施方式的变形例4)
接着，对上述第2实施方式的变形例4进行说明。图17是表示上述第2实施方式的变形例4的显示装置1的多个第1安装电极PE和第2安装电极CE的放大平面图。
如图17所示，各个主像素MP的多个发光元件10不被配置为纵条状(不在第1方向X上排列)，在这一点上本变形例4与上述第2实施方式不同。在各个主像素MP中，多个发光元件10相互接近而成为一组地配置即可。在本变形例4中，在一个主像素MP中，发光元件10a及发光元件10c在第1方向X上相邻，发光元件10b在第2方向Y上与发光元件10a及发光元件10c相邻。
发光元件10a与第1安装电极PE1、及第2安装电极CE中的与第1安装电极PE1在第2方向Y上相邻的部分重叠。发光元件10c与第1安装电极PE3、及第2安装电极CE中的与第1安装电极PE3在第2方向Y上相邻的部分重叠。发光元件10b与第1安装电极PE2、及第2安装电极CE中的与第1安装电极PE2在第1方向X上相邻的部分重叠。
第2安装电极CE以与发光元件10的配置图案相匹配的方式被布局。因此，如本变形例4那样，开口A也可以具有与四边形不同的形状。
在如上述那样构成的变形例4的显示装置1中，也能够得到与上述第2实施方式同样的效果。
说明了本发明的几个实施方式，但这些实施方式是作为例子提示的，并不意欲限定发明的范围。这些新的实施方式能够以其他各种各样的形态实施，在不脱离发明的主旨的范围内能够进行各种各样的省略、替换、变更。这些实施方式及其变形包含在发明的范围及主旨中，并且包含在权利要求书所记载的发明和其等价的范围中。
各个主像素MP的多个发光元件10的配置图案并不限定于上述的例子，能够各种变形。例如，主像素MP的多个发光元件10也可以配置为横条状，换言之也可以在第2方向Y上排列。

Claims (12)

1.一种显示装置，其特征在于，
具备：
多个第1布线层，设在基板之上，位于显示区域；
第2布线层，设在上述基板之上，位于上述显示区域以外的非显示区域；
第1绝缘层，位于上述显示区域及上述非显示区域，将上述多个第1布线层及上述第2布线层覆盖，具有使上述多个第1布线层的一部分分别露出的多个第1开口；
多个第1安装电极，位于上述显示区域并设在上述第1绝缘层上，各个上述第1安装电极穿过上述多个第1开口的一个而与上述多个第1布线层的一个电连接；
第2安装电极，设在上述第1绝缘层之上，位于上述显示区域及上述非显示区域；
第1发光元件；以及
第2发光元件；
上述第2安装电极，以将上述多个第1安装电极的一个第1安装电极和上述多个第1安装电极的另一个第1安装电极包围的方式配置；
上述第1发光元件，跨上述一个第1安装电极和上述第2安装电极而安装，具有与上述一个第1安装电极电连接的第1电极和与上述第2安装电极电连接的第2电极；
上述第2发光元件，跨上述另一个第1安装电极和上述第2安装电极而安装，具有与上述另一个第1安装电极电连接的第1电极和与上述第2安装电极电连接的第2电极；
上述第1绝缘层具有位于上述非显示区域的第2开口；
上述第2安装电极在上述非显示区域中穿过上述第2开口而与上述第2布线层电连接。
2.如权利要求1所述的显示装置，其特征在于，
上述第1绝缘层在上述显示区域内不具有用来将上述第2安装电极与上述第2布线层连接的开口。
3.如权利要求1所述的显示装置，其特征在于，
上述多个第1安装电极及上述第2安装电极设于同层。
4.如权利要求1所述的显示装置，其特征在于，
上述第1发光元件及上述第2发光元件分别是具有半导体层的发光二极管元件，上述半导体层包括含有P型杂质的区域、含有N型杂质的区域、以及发光层。
5.如权利要求4所述的显示装置，其特征在于，
上述第1发光元件及上述第2发光元件分别还具备第1电极、其他第1电极、以及第2电极；
上述第1发光元件及上述第2发光元件各自的上述半导体层还包括其他发光层；
上述发光层通过在上述第1电极与上述第2电极之间流过电流而发光；
上述其他发光层通过在上述其他第1电极与上述第2电极之间流过电流而发光。
6.如权利要求5所述的显示装置，其特征在于，
上述第1发光元件及上述第2发光元件分别跨一对上述第1安装电极、和上述第2安装电极中的位于上述一对第1安装电极之间的部分而安装。
7.如权利要求6所述的显示装置，其特征在于，
在上述第1发光元件及上述第2发光元件的各自中，
上述第1电极及上述其他第1电极与上述一对第1安装电极一对一地连接；
上述第2电极与上述第2安装电极的上述部分连接。
8.如权利要求4～7中任一项所述的显示装置，其特征在于，
上述半导体层含有GaN或GaAs。
9.如权利要求1所述的显示装置，其特征在于，
还具备第2绝缘层，该第2绝缘层将上述多个第1安装电极及上述第2安装电极覆盖，具有使各个上述第1安装电极的上表面的一部分及上述第2安装电极的上表面的多个部位露出的多个开口。
10.如权利要求1所述的显示装置，其特征在于，
还具备第2绝缘层，该第2绝缘层将上述多个第1安装电极及上述第2安装电极覆盖，具有位于上述显示区域的多个第3开口及多个第4开口；
各个上述第1安装电极的上表面的一部分由于上述多个第3开口中的对应的一个第3开口而在上述第2绝缘层的外侧露出；
上述第2安装电极的上表面的多个部位由于上述多个第4开口而在上述第2绝缘层的外侧露出；
在上述第1发光元件中，
上述第1电极穿过上述对应的一个第3开口而与上述一个第1安装电极电连接；
上述第2电极穿过上述多个第4开口的一个第4开口而与上述第2安装电极电连接；
在上述第2发光元件中，
上述第1电极穿过上述对应的一个第3开口而与上述另一个第1安装电极电连接；
上述第2电极穿过上述多个第4开口的另一个第4开口而与上述第2安装电极电连接。
11.如权利要求1所述的显示装置，其特征在于，
上述第2安装电极具有：
多个第1部分，在第1方向上延伸，在与上述第1方向交叉的第2方向上隔开间隔排列；以及
多个第2部分，在上述第2方向上延伸，在上述第1方向上隔开间隔而排列，与上述多个第1部分交叉；
在由相邻的一对第1部分和相邻的一对第2部分包围的各个区域，配置有上述多个第1安装电极中的一个或多个第1安装电极。
12.如权利要求11所述的显示装置，其特征在于，
上述多个第1部分中的一个第1部分位于上述一个第1安装电极与上述另一个第1安装电极之间；
上述第1发光元件的上述第2电极及上述第2发光元件的上述第2电极分别与上述一个第1部分对置。
CN201980058445.6A 2018-10-26 2019-08-28 显示装置 Active CN112673412B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210997908.9A CN115172405A (zh) 2018-10-26 2019-08-28 显示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018201944A JP7083736B2 (ja) 2018-10-26 2018-10-26 表示装置
JP2018-201944 2018-10-26
PCT/JP2019/033816 WO2020084898A1 (ja) 2018-10-26 2019-08-28 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210997908.9A Division CN115172405A (zh) 2018-10-26 2019-08-28 显示装置

Publications (2)

Publication Number Publication Date
CN112673412A CN112673412A (zh) 2021-04-16
CN112673412B true CN112673412B (zh) 2022-08-30

Family

ID=70331326

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210997908.9A Pending CN115172405A (zh) 2018-10-26 2019-08-28 显示装置
CN201980058445.6A Active CN112673412B (zh) 2018-10-26 2019-08-28 显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210997908.9A Pending CN115172405A (zh) 2018-10-26 2019-08-28 显示装置

Country Status (5)

Country Link
US (1) US20210241684A1 (zh)
JP (1) JP7083736B2 (zh)
CN (2) CN115172405A (zh)
TW (1) TWI715190B (zh)
WO (1) WO2020084898A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI705562B (zh) * 2019-12-13 2020-09-21 國立中興大學 大面積被動式微發光二極體陣列顯示器
TWI719799B (zh) * 2020-01-07 2021-02-21 友達光電股份有限公司 發光二極體驅動電路及發光二極體顯示面板
WO2023122965A1 (zh) * 2021-12-28 2023-07-06 厦门市芯颖显示科技有限公司 驱动面板和显示装置
US20230317000A1 (en) * 2022-03-31 2023-10-05 Meta Platforms Technologies, Llc Subpixels with reduced dimensions by using shared switching transistors

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101192614A (zh) * 2006-11-22 2008-06-04 群康科技(深圳)有限公司 薄膜晶体管基板及其制造方法
JP2011164418A (ja) * 2010-02-10 2011-08-25 Sharp Corp 表示装置
CN102929060A (zh) * 2012-11-16 2013-02-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103197480A (zh) * 2013-03-22 2013-07-10 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板
CN103779385A (zh) * 2012-10-19 2014-05-07 株式会社日本显示器 显示装置
JP2014142560A (ja) * 2013-01-25 2014-08-07 Japan Display Inc 表示装置
CN105404061A (zh) * 2014-09-09 2016-03-16 株式会社日本显示器 液晶显示装置以及显示装置
CN107256871A (zh) * 2017-06-27 2017-10-17 上海天马微电子有限公司 微发光二极管显示面板和显示装置
KR20180018246A (ko) * 2016-08-11 2018-02-21 주식회사 루멘스 Led칩 그룹들의 어레이를 포함하는 디스플레이 모듈 및 그 제조방법
CN207133547U (zh) * 2016-08-26 2018-03-23 株式会社日本显示器 显示装置
CN108010945A (zh) * 2017-11-28 2018-05-08 武汉天马微电子有限公司 显示面板和显示装置
JP6383074B1 (ja) * 2017-04-21 2018-08-29 ルーメンス カンパニー リミテッド マイクロｌｅｄディスプレイ装置及びその製造方法
CN108475712A (zh) * 2015-12-01 2018-08-31 夏普株式会社 图像形成元件

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101739154B1 (ko) * 2009-07-17 2017-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011013523A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101716918B1 (ko) * 2009-07-31 2017-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5812845B2 (ja) * 2011-12-19 2015-11-17 新光電気工業株式会社 発光素子搭載用パッケージ及び発光素子パッケージ並びにそれらの製造方法
JP6230777B2 (ja) * 2012-01-30 2017-11-15 新光電気工業株式会社 配線基板、配線基板の製造方法、及び発光装置
JP6371094B2 (ja) * 2014-03-31 2018-08-08 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
TWI615952B (zh) * 2015-08-07 2018-02-21 Japan Display Inc 顯示裝置及其製造方法
KR102609932B1 (ko) * 2015-09-09 2023-12-04 이노럭스 코포레이션 디스플레이 디바이스
JP6412036B2 (ja) * 2015-12-21 2018-10-24 株式会社ジャパンディスプレイ 表示装置
KR20180047587A (ko) * 2016-10-31 2018-05-10 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102587215B1 (ko) * 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
JP2018181578A (ja) * 2017-04-12 2018-11-15 株式会社ジャパンディスプレイ 表示装置

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101192614A (zh) * 2006-11-22 2008-06-04 群康科技(深圳)有限公司 薄膜晶体管基板及其制造方法
JP2011164418A (ja) * 2010-02-10 2011-08-25 Sharp Corp 表示装置
CN103779385A (zh) * 2012-10-19 2014-05-07 株式会社日本显示器 显示装置
CN102929060A (zh) * 2012-11-16 2013-02-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
JP2014142560A (ja) * 2013-01-25 2014-08-07 Japan Display Inc 表示装置
CN103197480A (zh) * 2013-03-22 2013-07-10 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板
CN105404061A (zh) * 2014-09-09 2016-03-16 株式会社日本显示器 液晶显示装置以及显示装置
CN108475712A (zh) * 2015-12-01 2018-08-31 夏普株式会社 图像形成元件
KR20180018246A (ko) * 2016-08-11 2018-02-21 주식회사 루멘스 Led칩 그룹들의 어레이를 포함하는 디스플레이 모듈 및 그 제조방법
CN207133547U (zh) * 2016-08-26 2018-03-23 株式会社日本显示器 显示装置
JP6383074B1 (ja) * 2017-04-21 2018-08-29 ルーメンス カンパニー リミテッド マイクロｌｅｄディスプレイ装置及びその製造方法
CN107256871A (zh) * 2017-06-27 2017-10-17 上海天马微电子有限公司 微发光二极管显示面板和显示装置
CN108010945A (zh) * 2017-11-28 2018-05-08 武汉天马微电子有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
CN112673412A (zh) 2021-04-16
CN115172405A (zh) 2022-10-11
JP2020067626A (ja) 2020-04-30
WO2020084898A1 (ja) 2020-04-30
TWI715190B (zh) 2021-01-01
TW202017172A (zh) 2020-05-01
JP7083736B2 (ja) 2022-06-13
US20210241684A1 (en) 2021-08-05

Similar Documents

Publication Publication Date Title
CN112673412B (zh) 显示装置
CN107919378B (zh) 具有发射层的显示装置
EP3355356B1 (en) Display device including an emission layer
CN112740310B (zh) 显示面板、显示面板的制造方法以及基板
US11637162B2 (en) Display device
CN113870767B (zh) 像素电路、显示基板、显示面板和显示装置
US20210313496A1 (en) Display device
US11328659B2 (en) Display device
JP2024014879A (ja) 表示装置
US11545076B2 (en) Display device having a reset line for supplying a reset signal
US20230157075A1 (en) Display device
US20230411403A1 (en) Display device
JP2023175248A (ja) 表示装置
JP2021196510A (ja) 表示装置
KR20240027171A (ko) 표시 장치
KR20060121578A (ko) 유기전계발광표시장치의 패널 및 이를 포함하는유기전계발광표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant