CN101192614A - 薄膜晶体管基板及其制造方法 - Google Patents
薄膜晶体管基板及其制造方法 Download PDFInfo
- Publication number
- CN101192614A CN101192614A CNA2006101569903A CN200610156990A CN101192614A CN 101192614 A CN101192614 A CN 101192614A CN A2006101569903 A CNA2006101569903 A CN A2006101569903A CN 200610156990 A CN200610156990 A CN 200610156990A CN 101192614 A CN101192614 A CN 101192614A
- Authority
- CN
- China
- Prior art keywords
- film transistor
- electrode
- base plate
- gate line
- light shield
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开一种薄膜晶体管基板的制造方法,其步骤包括:提供一绝缘基底;在一道光罩制造中,形成对向电极在该绝缘基底;在一道光罩制造中,形成公共电极线、栅极线与栅极在该绝缘基底;在一道光罩制造中,形成一栅极绝缘层及形成一半导体层在该栅极绝缘层;在一道光罩制造中,形成源极及漏极在该半导体层;在一道光罩制造中,形成一保护层及至少一截断区,该截断区使该对向电极与该栅极线之间断开;在一道光罩制造中,形成对应该对向电极设置的像素电极在该保护层。该薄膜晶体管基板的制造方法提高该薄膜晶体管基板的制造良率。本发明还公开一种该薄膜晶体管基板制造方法制造出的薄膜晶体管基板。
Description
技术领域
本发明是关于一种薄膜晶体管基板及其制造方法。
背景技术
液晶显示装置具有低辐射性、体积轻薄短小及耗电低等众多优点,故在使用上日渐广泛,同时仍具有视角各向异性和视角范围较小的弱点,即在离开显示面板法线方向观察时,对比度明显下降;在彩色显示时,视角大时还会发生灰阶反转的现象。在液晶显示装置向大尺寸发展的情况下,这一弱点尤为突出。边缘电场开关型液晶显示器克服了这一缺点,则边缘电场开关型液晶显示器的应用日渐广泛。边缘电场开关型液晶显示器主要包括一液晶显示面板及为该液晶显示面板提供光源的背光模组。该液晶显示面板包括一薄膜晶体管基板、一彩色滤光片基板及夹在该薄膜晶体管基板与该彩色滤光片基板之间的液晶层。该薄膜晶体管基板靠近该液晶层一侧设置依序设置一像素电极及一对向电极,该像素电极与该对向电极共同作用以控制该液晶层的偏转。
请参阅图1,是一种现有技术薄膜晶体管基板的结构示意图。该薄膜晶体管基板10包括多条栅极线13、多条公共电极线14及多条数据线17。该多条公共电极线14与该多条栅极线13间隔设置,且相互平行。该多条栅极线13与该多条数据线17垂直绝缘相交,界定多个像素单元100。每一像素单元100包括一对向电极120、一薄膜晶体管180及多个像素电极190。该薄膜晶体管180包括一栅极181、一源极182、一漏极183及一导通孔184。该导通孔184电性导通该漏极183与该像素电极190。该对向电极120为具有一定图案的透明导电层,其与该公共电极线14部分重叠,且电导通。
请一并参阅图2,是图1沿该II-II线的剖面示意图。该薄膜晶体管基板10进一步包括一绝缘基底11、一栅极绝缘层15、一半导体层107及一保护层16。该栅极线13、该公共电极线14、该栅极181及该对向电极120均设置在该绝缘基底11上。该栅极绝缘层15覆盖该对向电极120、该多条栅极线13、该栅极181及该多条公共电极线14。该半导体层107沉积在该栅极绝缘层15上,且与该栅极181对应。该源极182及漏极183对应该栅极181设置在该半导体层107上。该保护层16覆盖该栅极绝缘层15、该源极182及该漏极183。该像素电极190设置在该保护层16上,且通过该导通孔184与该漏极183电连接。
请参阅图3,是该薄膜晶体管基板10的传统制造方法的流程图。该制造方法采用六道光罩制造,包括以下步骤:
一、第一道光罩
步骤S1:形成透明导电层;
提供一绝缘基底11,在该绝缘基底11上,依序形成一透明导电层及一第一光阻层。
步骤S2:形成对向电极;
以第一光罩的图案对该第一光阻层进行曝光并显影,形成一预定光阻图案;对该透明导电层进行湿蚀刻,形成一对向电极120,移去光阻层。但是,该透明导电层是以湿蚀刻方式来蚀刻,该湿蚀刻方式易蚀刻不完全,从而制造异常产生残存的透明导电层,如一残留块121。
二、第二道光罩
步骤S3:形成金属层;
在该对向电极120、该残留块121及该绝缘基底11上沉积一金属层,再覆盖一第二光阻层在该金属层上。
步骤S4:形成公共电极线、栅极线与栅极;
以第二光罩的图案对该第二光阻层进行曝光并显影,形成一预定光阻图案;对该金属层进行蚀刻,形成该公共电极线14、该栅极线13及该栅极181,该栅极181是与该栅极线13一体形成。该公共电极线14与该栅极线13平行。该残留块121分别被部分该公共电极线14与部分该栅极线13覆盖。
三、第三道光罩
步骤S5:形成栅极绝缘层、非晶硅及掺杂非晶硅层;
在该对向电极120、公共极线14、该栅极线13、该栅极181及该绝缘基底11上形成一栅极绝缘层15、一非晶硅及掺杂非晶硅层及一第三光阻层。
步骤S6:形成半导体层;
以第三光罩的图案对该第三光阻层进行曝光并显影,从而形成一预定光阻图案;对该非晶硅及掺杂非晶硅层进行蚀刻,进而形成一半导体层107,移除该第三光阻层。
四、第四道光罩
步骤S7:形成源极/漏极金属层;
在该半导体层107及该栅极绝缘层15上依序沉积一源极/漏极金属层及一第四光阻层。
步骤S8:形成源极及漏极;
以该第四光罩的图案对该第四光阻层进行曝光并显影,形成一预定光阻图案;对该源极/漏极金属层进行蚀刻,进而形成一源极182与一漏极183。
五、第五道光罩
步骤S9:形成保护层;
在具有该源极182、该漏极183及该栅极绝缘层15上形成一保护层16及一第五光阻层。
步骤S10:形成导通孔;
以第五光罩的图案对该第五光阻层进行曝光并显影,形成一预定光阻图案;对该保护层16进行蚀刻,曝露一部分该漏极183,进而形成一导通孔184。
六、第六道光罩
步骤S11:形成透明导电层;
在该保护层16上形成一透明导电层及第六光阻层。
步骤S12:形成像素电极;
以第六光罩的图案对第六光阻进行曝光并显影,形成一预定光阻图案;对该透明导电层进行蚀刻,进而形成一像素电极190。该像素电极190通过该导通孔184与该漏极183电连接。
在该薄膜晶体管基板的制造方法中,由于该对向电极120、该公共电极线14及该栅极线13形成在同一平面,且第一道光罩中,该透明导电层是以湿蚀刻方式来蚀刻,该湿蚀刻方式易蚀刻不完全而发生制造异常,在形成对向电极120后,残存一些透明导电层,即该残留块121。在第二道光罩形成该栅极线13与公共电极线14时,该残留块121被部分栅极线13与部分公共电极线14覆盖,由于该残留块121的导电特性,该薄膜晶体管基板10的像素单元100在传输栅极信号与公共电极信号时,传输栅极信号的栅极线13将会与传输公共信号的公共电极线14及该对向电极120短路,引起面板测试时的点亮异常,从而影响该薄膜晶体管基板10的良率。
发明内容
为了解决薄膜晶体管基板良率较低的问题,有必要提供一种良率较高的薄膜晶体管基板。
为了解决薄膜晶体管基板良率较低的问题,有必要提供一种上述薄膜晶体管基板的制造方法。
一种薄膜晶体管基板,其包括多条栅极线、与该多条栅极线相互平行的多条公共电极线及与该多条栅极线垂直绝缘相交的多条数据线,该多条栅极线与该多条数据线界定多个像素单元,该每一像素单元对应一对向电极及至少一截断区,该截断区设置在该对向电极与该栅极线的间,切断该对向电极与该栅极线之间的电连接。
一种薄膜晶体管基板的制造方法,其步骤包括:提供一绝缘基底;在一道光罩制造中,形成对向电极在该绝缘基底;在一道光罩制造中,形成公共电极线、栅极线及与该栅极线相连的栅极在该绝缘基底,该对向电极与该栅极线相邻设置;在一道光罩制造中,形成一栅极绝缘层及形成一对应该栅极设置的半导体层在该栅极绝缘层;在一道光罩制造中,形成源极及漏极在该半导体层;在一道光罩制造中,形成一保护层及至少一截断区,该截断区使该对向电极与该栅极线之间断开;在一道光罩制造中,形成像素电极在该保护层。
相较于现有技术,本发明的薄膜晶体管基板及其制造方法在一道光罩制造中,在相邻设置在该绝缘基底上的对向电极与栅极线之间形成至少一截断区,该截断区间隔该对向电极与该栅极线,以使该对向电极与该栅极线绝缘,防止传输该相异信号的电极之间的电导通而发生的信号相互干扰现象,故,可提高制造薄膜晶体管基板的良率。
附图说明
图1是一种现有技术薄膜晶体管基板的结构示意图。
图2图2是图1沿II-II线的剖面示意图。
图3是该薄膜晶体管基板的传统制造方法的流程图。
图4是本发明薄膜晶体管基板的结构示意图。
图5是图4沿V-V线的剖面示意图。
图6是本发明的薄膜晶体管基板的制造方法的流程图。
图7是本发明的薄膜晶体管基板形成透明导电层的示意图。
图8是本发明的薄膜晶体管基板第一光阻层形成预定光阻图案的示意图。
图9是本发明的薄膜晶体管基板形成对向电极及该残留块的示意图。
图10是本发明的薄膜晶体管基板形成金属层的示意图。
图11是本发明的薄膜晶体管基板形成公共电极线、栅极线与栅极的示意图。
图12是本发明的薄膜晶体管基板形成栅极绝缘层、非晶硅及掺杂非晶硅层的示意图。
图13是本发明的薄膜晶体管基板形成半导体层的示意图。
图14是本发明的薄膜晶体管基板形成源极/漏极金属层的示意图。
图15是本发明的薄膜晶体管基板形成数据线、源极及漏极的示意图。
图16是本发明的薄膜晶体管基板形成保护层的示意图。
图17是本发明的薄膜晶体管基板形成导通孔及多个通道的示意图。
图18是本发明的薄膜晶体管基板形成多个截断区的示意图。
图19是本发明的薄膜晶体管基板形成透明导电层的示意图。
图20是本发明的薄膜晶体管基板形成像素电极的示意图。
具体实施方式
请参阅图3,是本发明液晶显示器第一实施方式的制造流程示意图。其包含步骤如下:
请参阅图4,是本发明薄膜晶体管基板的结构示意图。该薄膜晶体管基板20包括多条栅极线23、多条公共电极线24及多条数据线27。该多条公共电极线24与该多条栅极线23相互平行设置。该栅极线23与该数据线27垂直绝缘相交,界定多个像素单元200。该每一像素单元200对应一对向电极220、一薄膜晶体管280、多个像素电极290及二截断区225。该薄膜晶体管280包括一栅极281、一源极282、一漏极283及一导通孔284。该导通孔284电性导通该漏极283与该像素电极290。该对向电极220与该公共电极线24部分重叠且电导通,以传输公共电压信号,且该对向电极220为具有一定图案的透明导电层,在形成该对向电极220时,有可能产生一残留块222。该二截断区225可截断该残留块222,以切断该公共电极线24与该栅极线23之间的电连接,也切断该栅极线23与该对向电极220之间的电连接。
请一并参阅图5,是图4沿V-V线的剖面示意图。该薄膜晶体管基板20进一步包括一绝缘基底201、一栅极绝缘层204、一半导体层207及一保护层25。该栅极线23、该公共电极线24、该栅极281及该对向电极220均设置在该绝缘基底201上。该栅极绝缘层204覆盖该对向电极220、该多条栅极线23、该栅极281及该多条公共电极线24。该半导体层207沉积在该栅极绝缘层204上,且与该栅极281对应。该源极282及漏极283对应该栅极281设置在该半导体层207上。该保护层25覆盖该栅极绝缘层204、该源极282及漏极283。该像素电极290通过该导通孔284与该漏极283电连接。该二截断区225分别设置在该公共电极线24与该栅极线23之间及该栅极线23与该对向电极220之间,以切断可能形成的该残留块222。
请参阅图6,是本发明的薄膜晶体管基板的制造方法的流程图。该制造方法采用六道光罩制造,包括以下步骤:
一、第一道光罩
步骤S21:形成透明导电层;
请参阅图7,提供一绝缘基底201,该绝缘基底201可以是玻璃、石英或者陶瓷等绝缘材质;在该绝缘基底201上沉积一透明导电层202,该透明导电层202可以为铟锡氧化物(Indium Tin Oxide,ITO)或铟锌氧化物(Indium Zinc Oxide,IZO);在该透明导电层202上沉积第一光阻层90,再提供一光罩91。
步骤S22:形成对向电极;
请一并参阅图8,以该第一光罩91的图案对该第一光阻层90进行曝光并显影,形成一预定光阻图案92。请一并参阅图9,对该透明导电层202未被该预定光阻图案92覆盖的部分进行湿蚀刻,从而形成对向电极220。但是,在蚀刻出该对向电极220时,因该透明导电层202以湿蚀刻方式来蚀刻,湿蚀刻方式容易蚀刻不完全而发生制造异常,产生一些残留块222。
二、第二道光罩
步骤S23:形成金属层;
请一并参阅图10,在该对向电极220及该绝缘基底201上沉积一金属层203,其材料可为金属铝(Al)、钼(Mo)、铬(Cr)、钽(Ta)或铜(Cu)等;再覆盖一第二光阻层(图未示)在该金属层203上。
步骤S24:形成公共电极线、栅极线与栅极;
请一并参阅图11,以第二光罩的图案对该第二光阻层进行曝光并显影,形成一预定光阻图案;对该金属层203进行蚀刻。形成一公共电极线24、一栅极线23及一栅极281。由于第一道光罩中形成一些残留块222在该绝缘基底201上,故,该公共电极线24与该栅极线23将会与该残留块222部分重叠,从而使该对向电极220与该栅极线23电导通,使该栅极线23与该公共电极线24电导通。
三、第三道光罩
步骤S25:形成栅极绝缘层、非晶硅及掺杂非晶硅层;
请参阅图12,在该对向电极220、该公共极线14、该栅极线13、该栅极及该绝缘基底201上用化学气相沉积方法形成氮化硅(SiNx)构成的栅极绝缘层204;再用化学气相沉积(Chemical PhaseDeposition,CVD)方法在该栅极绝缘层204上形成一非晶硅层;再进行一道掺杂工艺,对该非晶硅层进行掺杂,形成一非晶硅层205及一掺杂非晶硅层206。再沉积第三光阻层(图未示)在其上。
步骤S26:形成半导体层;
请一并参阅图13,以第三光罩的图案对该第三光阻层进行曝光并显影,从而形成一预定光阻图案;对该非晶硅205及掺杂非晶硅层206进行蚀刻,进而形成一半导体层207,该半导体层207对应该栅极281形成在该栅极绝缘层204上。移除该第三光阻层。
四、第四道光罩
步骤S27:形成源极/漏极金属层;
请一并参阅图14,在半导体层207及该栅极绝缘层204上形成一源极/漏极金属层209及第四电阻层(图未示)。该源极/漏极金属层209材料可为金属铝(Al)、钼(Mo)、铬(Cr)、钽(Ta)或铜(Cu)等。
步骤S28:形成源极及漏极;
请一并参阅图15,以第四光罩的图案对该第四光阻层进行曝光并显影,形成一预定光阻图案;对该金属层209进行蚀刻,进而形成数据线(图未示)及由该数据线一体成形的源极282及漏极283。该源极282及该漏极283对应该栅极281形成在该半导体层207上。
五、第五道光罩
步骤S29:形成保护层;
请参阅图16,该源极282、漏极283及该栅极绝缘层204上依序沉积一保护层25及一第五光阻层(图未示)。该保护层25的材料是氮化硅层。
步骤S210:形成导通孔及多个截断区;
请一并参阅图17,以第五光罩的图案对该第五光阻层进行曝光并显影,形成一预定光阻图案;对该保护层25进行蚀刻,进而形成一预定光阻图案的导通孔284及多个通道224。该导通孔284曝露该漏极283一部分,该多个通道224分别对应该栅极线23与该公共电极线24之间的区域,及该栅极线23与该对向电极220之间的区域。请再参阅图18,沿该多个通道224进一步对该栅极绝缘层204及该残留块222进行蚀刻,形成多个截断区225。该二截断区225切断在第一道光罩制造中,该透明导电层202蚀刻异常而形成的残留块222,从而切断该对向电极220与该栅极线23之间的电连接,以使该对向电极220与该栅极线23绝缘,及切断该栅极线23与该公共电极线24的电连接,以使该公共电极线24与该栅极线23绝缘,防止传输相异信号的电极之间的电导通。
六、第六道光罩
步骤S211:形成像素电极透明导电层;
请参阅图19,在该保护层25、导通孔(未标示)及多个截断区(未标示)上依序沉积一像素电极透明导电层26及第六光阻层(图未示)。
步骤S212:形成像素电极;
请再参阅图20,以第六光罩的图案对第六光阻层进行曝光并显影,形成一预定光阻图案;对该透明导电层进行蚀刻,进而形成像素电极290,该像素电极290通过该导通孔284与该漏极283电连接。
相较于现有技术,在第五道光罩中,蚀刻该保护层25形成该导通孔284,以曝露一部分漏极283的同时对应该残留块222形成该多个通道224,再沿该多个通道224进一步蚀刻该栅极绝缘层204与该残留块222,形成多个截断区225,该截断区225切断该残留块222,即切断该对向电极220与该栅极线23电导通的通路,及该栅极线23与该公共电极线24导通的通路。故,当传送该栅极信号及该公共电压信号时,传输该栅极信号的栅极线23与传输该公共电压信号的公共电极线24及该对向电极220的间不会发生相互干扰现象,防止像素单元200在传输相异信号的电极间发生短路而提高该薄膜晶体管基板20的制造良率。且本发明在形成该导通孔284的光罩制造中,进一步蚀刻该栅极绝缘层204及该残留块222即可形成该二截断区225,故不需要增加光罩制造就可以提高薄膜晶体管基板的制造良率。
Claims (10)
1.一种薄膜晶体管基板,其包括多条栅极线、多条与该多条栅极线相互平行的公共电极线、多条数据线,该多条栅极线与该多条数据线垂直绝缘相交界定多个像素单元,该每一像素单元对应一对向电极,其特征在于:该每一像素单元进一步对应至少一截断区,该截断区设置在该对向电极与该栅极线之间,切断该对向电极与该栅极线之间的电连接。
2.如权利要求1所述的薄膜晶体管基板,其特征在于:该公共电极线与该对向电极部分重叠,传输公共电压信号。
3.如权利要求1所述的薄膜晶体管基板,其特征在于:该公共电极线与该对向电极部分重叠,传输公共电压信号。
4.一种薄膜晶体管基板的制造方法,其步骤包括:
提供一绝缘基底;
在一道光罩制造中,形成对向电极在该绝缘基底;
在一道光罩制造中,形成公共电极线、栅极线及与该栅极线相连的栅极在该绝缘基底,该对向电极与该栅极线相邻设置;
在一道光罩制造中,形成一栅极绝缘层及形成一对应该栅极设置的半导体层在该栅极绝缘层;
在一道光罩制造中,形成源极及漏极在该半导体层;
在一道光罩制造中,形成一保护层及至少一截断区,该截断区使该对向电极与该栅极线之间断开;
在一道光罩制造中,形成对应该对向电极设置的像素电极在该保护层。
5.如权利要求4所述的薄膜晶体管基板的制造方法,其特征在于:该公共电极线与该栅极线相互平行且相邻设置,该截断区切断该公共电极线与该栅极线之间的电连接,以使该公共电极线与该栅极线之间绝缘。
6.如权利要求4所述的薄膜晶体管基板的制造方法,其特征在于:形成该对向电极的一道光罩制造中,包括在该绝缘基底上形成一透明导电层及一光阻层,以该道光罩的图案对该光阻层进行曝光并显影,形成一预定光阻图案;对该透明导电层进行蚀刻,从而形成对向电极,移去光阻层。
7.如权利要求6所述的薄膜晶体管基板的制造方法,其特征在于:形成该对向电极时,制造异常产生至少一残留块。
8.如权利要求7所述的薄膜晶体管基板的制造方法,其特征在于:该残留块电导通该栅极线与该公共电极线或电导通该栅极线与该对向电极。
9.如权利要求8所述的薄膜晶体管基板的制造方法,其特征在于:形成该至少一截断区的光罩制造中,包括先蚀刻该保护层,形成一导通孔及对应该残留块的通道;再沿该通道蚀刻该栅极绝缘层及该至少一残留块,以形成该至少一截断区。
10.如权利要求9所述的薄膜晶体管基板的制造方法,其特征在于:该像素电极通过该导通孔与该漏极电连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2006101569903A CN101192614A (zh) | 2006-11-22 | 2006-11-22 | 薄膜晶体管基板及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2006101569903A CN101192614A (zh) | 2006-11-22 | 2006-11-22 | 薄膜晶体管基板及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101192614A true CN101192614A (zh) | 2008-06-04 |
Family
ID=39487481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2006101569903A Pending CN101192614A (zh) | 2006-11-22 | 2006-11-22 | 薄膜晶体管基板及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101192614A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102034750A (zh) * | 2009-09-25 | 2011-04-27 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法 |
CN101752319B (zh) * | 2008-12-19 | 2011-12-28 | 京东方科技集团股份有限公司 | 薄膜晶体管液晶显示器阵列基板的制造方法 |
CN103777395A (zh) * | 2014-01-27 | 2014-05-07 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
CN112673412A (zh) * | 2018-10-26 | 2021-04-16 | 株式会社日本显示器 | 显示装置 |
-
2006
- 2006-11-22 CN CNA2006101569903A patent/CN101192614A/zh active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101752319B (zh) * | 2008-12-19 | 2011-12-28 | 京东方科技集团股份有限公司 | 薄膜晶体管液晶显示器阵列基板的制造方法 |
CN102034750A (zh) * | 2009-09-25 | 2011-04-27 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法 |
US8563980B2 (en) | 2009-09-25 | 2013-10-22 | Beijing Boe Optoelectronics Technology Co., Ltd. | Array substrate and manufacturing method |
CN103777395A (zh) * | 2014-01-27 | 2014-05-07 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
US9465269B2 (en) | 2014-01-27 | 2016-10-11 | Boe Technology Group Co., Ltd. | Display array substrate having insulation element between transparent electrodes |
CN112673412A (zh) * | 2018-10-26 | 2021-04-16 | 株式会社日本显示器 | 显示装置 |
CN112673412B (zh) * | 2018-10-26 | 2022-08-30 | 株式会社日本显示器 | 显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101644864B (zh) | 用于面内切换模式液晶显示设备的阵列基板及其制造方法 | |
CN102769040B (zh) | 薄膜晶体管、阵列基板及其制作方法、显示装置 | |
CN1992291B (zh) | 薄膜晶体管基板及其制造方法 | |
CN101661174B (zh) | 液晶显示面板及其制造方法 | |
US8405811B2 (en) | Liquid crystal display and method of manufacturing the same | |
CN102466934B (zh) | 高透光率面内切换模式液晶显示设备及其制造方法 | |
CN100447645C (zh) | 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法 | |
CN102955312B (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN100368918C (zh) | 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法 | |
CN101211045B (zh) | 液晶显示装置及其制造方法 | |
CN101655624B (zh) | 液晶显示器及其制造方法 | |
CN103730475B (zh) | 一种阵列基板及其制造方法、显示装置 | |
CN101308854A (zh) | 薄膜晶体管阵列面板及其制造方法 | |
CN105470269A (zh) | Tft阵列基板及其制作方法 | |
CN106483726A (zh) | 薄膜晶体管阵列基板及制作方法和液晶显示面板 | |
CN102495502B (zh) | 液晶显示装置及其像素修补方法 | |
CN107093583A (zh) | 一种阵列基板及其制备方法、显示装置 | |
CN104253132A (zh) | 具有金属氧化物半导体的薄膜晶体管基板及其制造方法 | |
CN101211929A (zh) | 薄膜晶体管基板及其制造方法 | |
CN108254979A (zh) | 显示面板及其制作方法 | |
CN104716196A (zh) | 薄膜晶体管及其制作方法、阵列基板及显示装置 | |
CN104035228A (zh) | 液晶显示器及其制造方法 | |
TWI321853B (en) | Tft substrate and method of fabricating the same | |
CN100529926C (zh) | 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法 | |
CN102969311A (zh) | 阵列基板及其制作方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20080604 |