JP2020085939A - 表示装置 - Google Patents

Abstract

【課題】反射光により表示を行う反射表示性能と、発光素子の発光による発光表示性能とを両立することができる表示装置を提供する。【解決手段】表示装置は、第１基板ＳＵ１と、第１基板と対向する第２基板ＳＵ２と、第１基板と第２基板との間に設けられた無機発光素子ＬＥＤと、アノード電極ＡＤを介して無機発光素子と電気的に接続された第１トランジスタＤＴＲと、無機発光素子を覆う絶縁層ＬＳＮ２と、第１基板と第２基板との間に設けられた液晶層ＬＣと、液晶層を挟んで対向する画素電極ＰＥ及び共通電極ＣＥ２と、を有し、第１基板の一方の面に、第１トランジスタ、アノード電極、無機発光素子、絶縁層、画素電極、液晶層、共通電極、第２基板の順に積層されている。【選択図】図５

Description

本発明は、表示装置に関する。

透過型表示装置と反射型表示装置との特徴を併せ持つ表示装置として、例えば、１個の画素内に透過表示領域と反射表示領域とを有する半透過型液晶表示装置がある。半透過型液晶表示装置は、暗い環境下ではバックライト光による透過光を用いて表示し、明るい環境下では外光による反射光を用いて表示する。特許文献１に記載されているハイブリッド型の画像表示装置では、バックライトに換えて、有機発光ダイオード（ＯＬＥＤ：Organic Light Emitting Diode）などの自発光素子からなる発光領域を形成している。

特開２００２−１９６７０２号公報

半透過型液晶表示装置において、一画素内を透過領域と反射領域とに面積分割する必要がある。このため、透過表示領域を確保することと、反射表示性能を保つこととはトレードオフの関係にある。特許文献１では、自発光素子を用いているので、面積分割による反射表示性能の低下を抑制できる。しかし、特許文献１では、液晶表示装置の製造プロセスの加熱により有機発光ダイオードが劣化する可能性がある。また、特許文献１には、光取出し効率を向上させる構成について記載されていない。

本発明は、反射光により表示を行う反射表示性能と、発光素子の発光による発光表示性能とを両立することができる表示装置を提供することを目的とする。

本発明の一態様の表示装置は、第１基板と、前記第１基板と対向する第２基板と、前記第１基板と前記第２基板との間に設けられた無機発光素子と、アノード電極を介して前記無機発光素子と電気的に接続された第１トランジスタと、前記無機発光素子を覆う絶縁層と、前記第１基板と前記第２基板との間に設けられた液晶層と、前記液晶層を挟んで対向する画素電極及び共通電極と、を有し、前記第１基板の一方の面に、前記第１トランジスタ、前記アノード電極、前記無機発光素子、前記絶縁層、前記画素電極、前記液晶層、前記共通電極、前記第２基板の順に積層されている。

図１は、第１実施形態に係る表示装置を模式的に示す斜視図である。 図２は、複数の画素を示す平面図である。 図３は、反射表示画素の等価回路を示す回路図である。 図４は、発光表示画素の等価回路を示す回路図である。 図５は、図２におけるＶ−Ｖ’断面図である。 図６は、図５の発光素子を拡大して示す断面図である。 図７は、第１実施形態の第１変形例に係る表示装置を示す断面図である。 図８は、第１実施形態の第２変形例に係る表示装置を示す断面図である。 図９は、第２実施形態に係る表示装置を示す断面図である。 図１０は、第３実施形態に係る表示装置を示す断面図である。 図１１は、発光素子からの光が、光取出し層を伝播する様子を説明するための説明図である。 図１２は、第３実施形態の第３変形例に係る表示装置において、光の伝播を説明するための説明図である。 図１３は、第３実施形態の第４変形例に係る表示装置において、光の伝播の他の例を説明するための説明図である。 図１４は、第４実施形態に係る表示装置を示す断面図である。 図１５は、第４実施形態の第５変形例に係る表示装置を示す断面図である。 図１６は、第４実施形態の第６変形例に係る表示装置を示す断面図である。 図１７は、第４実施形態の第７変形例に係る表示装置を示す断面図である。 図１８は、第５実施形態に係る表示装置の、複数の画素を示す平面図である。 図１９は、図１８におけるＸＩＸ−ＸＩＸ’断面図である。

本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

（第１実施形態）
図１は、第１実施形態に係る表示装置を模式的に示す斜視図である。図１に示すように、表示装置ＤＳＰは、第１基板ＳＵ１と、第２基板ＳＵ２と、画素Ｐｉｘと、周辺回路ＧＣと、接続部ＣＮとを有する。図１には、第１基板ＳＵ１上の構成を透過して示す。第１基板ＳＵ１、複数のトランジスタ、複数の容量及び各種配線等により、各画素Ｐｉｘを駆動するためのアレイ基板ＳＵＡが構成される。アレイ基板ＳＵＡは、駆動回路基板であり、バックプレーン又はアクティブマトリクス基板とも呼ばれる。駆動ＩＣ（Integrated Circuit）は、接続部ＣＮを介して接続される。

図１に示すように、表示装置ＤＳＰは、表示領域ＤＡと、周辺領域ＧＡとを有する。表示領域ＤＡは、表示部ＤＰと重なって配置され、画像を表示する領域である。周辺領域ＧＡは、表示部ＤＰと重ならない領域であり、表示領域ＤＡの外側に配置される。第２基板ＳＵ２は、表示部ＤＰにおいて第１基板ＳＵ１に重なっている。第１基板ＳＵ１及び第２基板ＳＵ２は、表示部ＤＰにおいて液晶層ＬＣ（図５参照）を挟持している。

表示部ＤＰは複数の画素Ｐｉｘを有し、複数の画素Ｐｉｘは、表示領域ＤＡにおいて、第１方向Ｄｘ及び第２方向Ｄｙに配列される。なお、第１方向Ｄｘ及び第２方向Ｄｙは、第１基板ＳＵ１の表面に対して平行な方向である。第１方向Ｄｘは、第２方向Ｄｙと直交する。ただし、第１方向Ｄｘは、第２方向Ｄｙと直交しないで交差してもよい。第３方向Ｄｚは、第１方向Ｄｘ及び第２方向Ｄｙと直交する方向である。第３方向Ｄｚは、例えば、第１基板ＳＵ１の法線方向に対応する。なお、以下、平面視とは、第３方向Ｄｚから見た場合の位置関係を示す。

周辺回路ＧＣ及び接続部ＣＮは、周辺領域ＧＡに設けられる。接続部ＣＮは、周辺領域ＧＡのうち第２基板ＳＵ２と重ならない領域に設けられる。周辺回路ＧＣは、駆動ＩＣからの各種制御信号に基づいて複数のゲート線（例えば、リセット制御信号線ＲＳＬ、出力制御信号線ＭＳＬ、画素制御信号線ＳＳＬ、初期化制御信号線ＩＳＬ（図４参照））を駆動する回路である。周辺回路ＧＣは、複数のゲート線を順次又は同時に選択し、選択されたゲート線にゲート駆動信号を供給する。これにより、周辺回路ＧＣは、ゲート線に接続された複数の画素Ｐｉｘを選択する。

駆動ＩＣは、表示装置ＤＳＰの表示を制御する回路である。駆動ＩＣは、第１基板ＳＵ１の接続部ＣＮに接続されたフレキシブルプリント基板やリジット基板の上にＣＯＦ（Chip On Film）として実装されてもよい。これに限定されず、駆動ＩＣは、第１基板ＳＵ１の周辺領域ＧＡにＣＯＧ（Chip On Glass）として実装されてもよい。

図２は、複数の画素を示す平面図である。図２に示すように、１つの画素Ｐｉｘは、例えば、第１反射表示画素ＲＰｘ１と、第１発光表示画素ＥＰｘ１と、第２発光表示画素ＥＰｘ２と、第３発光表示画素ＥＰｘ３とを有する。第１反射表示画素ＲＰｘ１は、外光による反射光を利用して表示を行う。第１発光表示画素ＥＰｘ１は、第１色としての原色の赤色を表示する。第２発光表示画素ＥＰｘ２は、第２色としての原色の緑色を表示する。第３発光表示画素ＥＰｘ３は、第３色としての原色の青色を表示する。

図２に示すように、１つの画素Ｐｉｘにおいて、第１反射表示画素ＲＰｘ１と、第２発光表示画素ＥＰｘ２とは第１方向Ｄｘで並ぶ。また、第１発光表示画素ＥＰｘ１と、第３発光表示画素ＥＰｘ３とは第１方向Ｄｘで並ぶ。第１反射表示画素ＲＰｘ１及び第２発光表示画素ＥＰｘ２と、第１発光表示画素ＥＰｘ１及び第３発光表示画素ＥＰｘ３とは第２方向Ｄｙで並ぶ。なお、第１色、第２色、第３色は、それぞれ赤色、緑色、青色に限られず、補色などの任意の色を選択することができる。以下において、第１発光表示画素ＥＰｘ１と、第２発光表示画素ＥＰｘ２と、第３発光表示画素ＥＰｘ３とをそれぞれ区別する必要がない場合、発光表示画素ＥＰｘという。

第１反射表示画素ＲＰｘ１は、金属電極ＭＥ（反射電極）と、画素電極ＰＥとを含む。第１発光表示画素ＥＰｘ１、第２発光表示画素ＥＰｘ２及び第３発光表示画素ＥＰｘ３は、それぞれ赤色発光素子ＲＬＥＤ、緑色発光素子ＧＬＥＤ及び青色発光素子ＧＬＥＤと、これらに電気的に接続されたアノード電極ＡＤとを含む。画素電極ＰＥは、画素Ｐｉｘごとに設けられ、１つの画素Ｐｉｘにおいて、第１反射表示画素ＲＰｘ１と、複数の発光表示画素ＥＰｘとに重なる。つまり、画素電極ＰＥは、金属電極ＭＥと、複数の発光素子ＬＥＤと、複数の発光素子ＬＥＤにそれぞれ接続された複数のアノード電極ＡＤとに重なる領域に亘って設けられる。

図２では、画素回路ＰＩＣＡ、ＰＩＣＲの各種配線のうち、映像信号線ＳＬ、アノード電源線ＩＰＬ及び画素制御信号線ＳＳＬを示している。映像信号線ＳＬ及びアノード電源線ＩＰＬは、第２方向Ｄｙに延出している。一対の映像信号線ＳＬ及びアノード電源線ＩＰＬは、第１方向Ｄｘに複数配列されている。画素制御信号線ＳＳＬは、第１方向Ｄｘに延出し、平面視で、映像信号線ＳＬ及びアノード電源線ＩＰＬと交差する。コンタクトホールＣＨは、一対の映像信号線ＳＬ及びアノード電源線ＩＰＬと、画素制御信号線ＳＳＬとで形成される格子中に配置され、画素電極ＰＥ及びアノード電極ＡＤにそれぞれ接続される。

赤色発光素子ＲＬＥＤは、赤色の光を出射する。緑色発光素子ＧＬＥＤは、緑色の光を出射する。青色発光素子ＢＬＥＤは、青色の光を出射する。図２において、複数のコンタクトホールＣＨの配列に対して、赤色発光素子ＲＬＥＤ及び青色発光素子ＢＬＥＤは第２方向Ｄｙの一方に配置され、緑色発光素子ＧＬＥＤは第２方向Ｄｙの他方に配置される。言い換えると、赤色発光素子ＲＬＥＤ及び青色発光素子ＢＬＥＤと、緑色発光素子ＧＬＥＤとの間に、複数のコンタクトホールＣＨ及び画素制御信号線ＳＳＬが設けられる。以下において、赤色発光素子ＲＬＥＤ、緑色発光素子ＧＬＥＤ及び青色発光素子ＢＬＥＤをそれぞれ区別する必要がない場合、発光素子ＬＥＤという。

表示装置ＤＳＰは、第１反射表示画素ＲＰｘ１において反射表示を行い、第１発光表示画素ＥＰｘ１、第２発光表示画素ＥＰｘ２及び第３発光表示画素ＥＰｘ３おいて、発光素子ＬＥＤごとに異なる光を出射することで画像を表示する。発光素子ＬＥＤは、平面視で、３μｍ以上、１００μｍ以下程度の大きさを有する無機発光ダイオード（ＬＥＤ：Light Emitting Diode）チップであり、マイクロＬＥＤ（ｍｉｃｒｏ ＬＥＤ）と呼ばれる。各画素にマイクロＬＥＤを備える表示装置ＤＳＰは、マイクロＬＥＤ表示装置とも呼ばれる。なお、マイクロＬＥＤのマイクロは、発光素子ＬＥＤの大きさを限定するものではない。

なお、複数の発光素子ＬＥＤは、４色以上の異なる光を出射してもよい。また、第１反射表示画素ＲＰｘ１及び複数の発光表示画素ＥＰｘの配置は、図２に示す構成に限定されない。例えば、赤色発光素子ＲＬＥＤ、緑色発光素子ＧＬＥＤ及び青色発光素子ＢＬＥＤは、第１方向Ｄｘに隣り合っていてもよい。

発光素子ＬＥＤは、アノード電極ＡＤに接続される。また、アノード電極ＡＤは、平面視で、発光素子ＬＥＤの内側から外側に延出し、発光素子ＬＥＤの周囲に設けられる。アノード電極ＡＤは、発光素子ＬＥＤから出射された光を、第３方向Ｄｚ、すなわち表示面側に出射させることで、発光素子ＬＥＤの光取出し効率を向上させる。また、アノード電極ＡＤは、反射表示において外光を反射する反射電極としての機能も兼ねる。

図３は、反射表示画素の等価回路を示す回路図である。図３は、１つの第１反射表示画素ＲＰｘ１に設けられた画素回路ＰＩＣＲを示しており、画素回路ＰＩＣＲは複数の第１反射表示画素ＲＰｘ１のそれぞれに設けられている。図３に示すように、画素回路ＰＩＣＲは、駆動トランジスタＤＴＲＬ、画素制御信号線ＳＳＬ及び映像信号線ＳＬを含む。画素制御信号線ＳＳＬ及び映像信号線ＳＬは交差して設けられる。画素制御信号線ＳＳＬ及び映像信号線ＳＬの交差部近傍に駆動トランジスタＤＴＲＬが設けられる。

画素制御信号線ＳＳＬは、駆動トランジスタＤＴＲＬのゲート電極に接続される。映像信号線ＳＬは、駆動トランジスタＤＴＲＬのソース電極又はドレイン電極の一方に接続される。駆動トランジスタＤＴＲＬのソース電極又はドレイン電極の他方は、液晶層ＬＣ及び保持容量Ｃｓ３に接続される。駆動トランジスタＤＴＲＬは、画素制御信号線ＳＳＬから供給される走査信号に基づいて動作する。駆動トランジスタＤＴＲＬがオンになると、映像信号線ＳＬから供給される電圧が液晶層ＬＣに供給される。

図４は、発光表示画素の等価回路を示す回路図である。図４は、１つの発光表示画素ＥＰｘに設けられた画素回路ＰＩＣＡを示しており、画素回路ＰＩＣＡは複数の発光表示画素ＥＰｘのそれぞれに設けられている。図４に示すように、画素回路ＰＩＣＡは、発光素子ＬＥＤと、５つのトランジスタと、２つの容量とを含む。具体的には、画素回路ＰＩＣＡは、駆動トランジスタＤＲＴ、出力トランジスタＢＣＴ、初期化トランジスタＩＳＴ、画素選択トランジスタＳＳＴ及びリセットトランジスタＲＳＴを含む。駆動トランジスタＤＲＴ、出力トランジスタＢＣＴ、初期化トランジスタＩＳＴ、画素選択トランジスタＳＳＴ及びリセットトランジスタＲＳＴは、それぞれｎ型ＴＦＴ（Thin Film Transistor）で構成される。また、画素回路ＰＩＣＡは、第１容量Ｃｓ１及び第２容量Ｃｓ２を含む。

発光素子ＬＥＤのカソード（カソード端子ＥＬＥＤ２（図６参照））は、カソード電源線ＣＤＬに接続される。また、発光素子ＬＥＤのアノード（アノード端子ＥＬＥＤ１（図６参照））は、駆動トランジスタＤＲＴ及び出力トランジスタＢＣＴを介してアノード電源線ＩＰＬに接続される。アノード電源線ＩＰＬには、アノード電源電位ＰＶＤＤが供給される。カソード電源線ＣＤＬには、カソード電源電位ＰＶＳＳが供給される。アノード電源電位ＰＶＤＤは、カソード電源電位ＰＶＳＳよりも高い電位である。

アノード電源線ＩＰＬは、画素Ｐｘに、駆動電位であるアノード電源電位ＰＶＤＤを供給する。具体的には、発光素子ＬＥＤは、アノード電源電位ＰＶＤＤとカソード電源電位ＰＶＳＳとの電位差（ＰＶＤＤ−ＰＶＳＳ）により順方向電流（駆動電流）が供給され発光する。つまり、アノード電源電位ＰＶＤＤは、カソード電源電位ＰＶＳＳに対し、発光素子ＬＥＤを発光させる電位差を有している。発光素子ＬＥＤのアノード端子ＥＬＥＤ１はアノード電極ＡＤに接続され、アノード電極ＡＤとアノード電源線ＩＰＬと間に等価回路として、第２容量Ｃｓ２が接続される。

駆動トランジスタＤＲＴのソース電極は、アノード電極ＡＤを介して発光素子ＬＥＤのアノード端子ＥＬＥＤ１に接続され、ドレイン電極は、出力トランジスタＢＣＴのソース電極に接続される。駆動トランジスタＤＲＴのゲート電極は、第１容量Ｃｓ１、画素選択トランジスタＳＳＴのドレイン電極及び初期化トランジスタＩＳＴのドレイン電極に接続される。

出力トランジスタＢＣＴのゲート電極は、出力制御信号線ＭＳＬに接続される。出力制御信号線ＭＳＬには、出力制御信号ＢＧが供給される。出力トランジスタＢＣＴのドレイン電極は、アノード電源線ＩＰＬに接続される。

初期化トランジスタＩＳＴのソース電極は、初期化電源線ＩＮＬに接続される。初期化電源線ＩＮＬには、初期化電位Ｖｉｎｉが供給される。初期化トランジスタＩＳＴのゲート電極は、初期化制御信号線ＩＳＬに接続される。初期化制御信号線ＩＳＬには、初期化制御信号ＩＧが供給される。すなわち、駆動トランジスタＤＲＴのゲート電極には、初期化トランジスタＩＳＴを介して初期化電源線ＩＮＬが接続される。

画素選択トランジスタＳＳＴのソース電極は、映像信号線ＳＬに接続される。映像信号線ＳＬには、映像信号Ｖｓｉｇが供給される。画素選択トランジスタＳＳＴのゲート電極には、画素制御信号線ＳＳＬが接続されている。画素制御信号線ＳＳＬには、画素制御信号ＳＧが供給される。

リセットトランジスタＲＳＴのソース電極は、リセット電源線ＲＬに接続される。リセット電源線ＲＬには、リセット電源電位Ｖｒｓｔが供給される。リセットトランジスタＲＳＴのゲート電極には、リセット制御信号線ＲＳＬが接続される。リセット制御信号線ＲＳＬには、リセット制御信号ＲＧが供給される。リセットトランジスタＲＳＴのドレイン電極は、発光素子ＬＥＤのアノード端子ＥＬＥＤ１及び駆動トランジスタＤＲＴのソース電極に接続される。

リセットトランジスタＲＳＴのドレイン電極と、駆動トランジスタＤＲＴのゲート電極との間に、等価回路として、第１容量Ｃｓ１が設けられる。画素回路ＰＩＣＡは、第１容量Ｃｓ１及び第２容量Ｃｓ２により、駆動トランジスタＤＲＴの寄生容量とリーク電流とによるゲート電圧の変動を抑制することができる。

駆動トランジスタＤＲＴのゲート電極には、映像信号Ｖｓｉｇ（または、階調信号）に応じた電位が供給される。つまり、駆動トランジスタＤＲＴは、出力トランジスタＢＣＴを介して供給されたアノード電源電位ＰＶＤＤに基づいて、映像信号Ｖｓｉｇに応じた電流を発光素子ＬＥＤに供給する。このように、アノード電源線ＩＰＬに供給されたアノード電源電位ＰＶＤＤは、駆動トランジスタＤＲＴ及び出力トランジスタＢＣＴによって降下するため、発光素子ＬＥＤのアノード端子ＥＬＥＤ１には、アノード電源電位ＰＶＤＤよりも低い電位が供給される。

第２容量Ｃｓ２の一方の電極には、アノード電源線ＩＰＬを介してアノード電源電位ＰＶＤＤが供給され、第２容量Ｃｓ２の他方の電極には、アノード電源電位ＰＶＤＤよりも低い電位が供給される。つまり、第２容量Ｃｓ２の一方の電極には、第２容量Ｃｓ２の他方の電極よりも高い電位が供給される。第２容量Ｃｓ２の一方の電極は、例えば、アノード電源線ＩＰＬであり、第２容量Ｃｓ２の他方の電極は、駆動トランジスタＤＲＴのアノード電極ＡＤ及びこれに接続されたアノード接続電極である。

表示装置ＤＳＰにおいて、周辺回路ＧＣ（図１参照）は、複数の画素行を、先頭行（例えば、図１中の表示領域ＤＡにおいて、最上部に位置する画素行）から順番に選択する。駆動ＩＣは、選択された画素行の画素Ｐｘに映像信号Ｖｓｉｇ（映像書き込み電位）を書き込み、発光素子ＬＥＤを発光させる。駆動ＩＣは、１水平走査期間ごとに、映像信号線ＳＬに映像信号Ｖｓｉｇを供給し、リセット電源線ＲＬにリセット電源電位Ｖｒｓｔを供給し、初期化電源線ＩＮＬに初期化電位Ｖｉｎｉを供給する。表示装置ＤＳＰは、これらの動作が１フレームの画像ごとに繰り返される。

なお、上述した図３及び図４に示す画素回路ＰＩＣＲ、ＰＩＣＡの構成は適宜変更することができる。例えば１つの画素Ｐｘでの配線の数及びトランジスタの数は異なっていてもよい。また、画素回路ＰＩＣＡはカレントミラー回路等であってもよい。

次に、図５及び図６を参照しつつ、第１反射表示画素ＲＰｘ１及び発光表示画素ＥＰｘの具体的な構成例について説明する。図５は、図２におけるＶ−Ｖ’断面図である。図５は、第１反射表示画素ＲＰｘ１及び第２発光表示画素ＥＰｘ２の断面構造を示す。ただし、第２発光表示画素ＥＰｘ２についての説明は、第１発光表示画素ＥＰｘ１及び第３発光表示画素ＥＰｘ３にも適用できる。

図５に示すように、表示装置ＤＳＰは、アレイ基板ＳＵＡと、対向基板ＳＵＢと、液晶層ＬＣと、を有する。アレイ基板ＳＵＡにおいて、第１基板ＳＵ１の一方の面に、遮光層ＬＳ、アンダーコート層ＵＣ、半導体層ＰＳ、ゲート絶縁膜ＧＺＬ、走査配線ＧＬ、層間絶縁膜ＬＺＬ、アノード電源線ＩＰＬ及び台座ＢＳ、第１平坦化層ＬＬ１、第１共通電極ＣＥ１、第１容量窒化膜ＬＳＮ１、金属電極ＭＥ及びアノード電極ＡＤ、接続層ＣＬ、発光素子ＬＥＤ及び第２平坦化層ＬＬ２、カソード電極ＣＤ及び接続電極ＣＮＥ、第２容量窒化膜ＬＳＮ２、画素電極ＰＥ、第１配向膜ＡＬ１の順に設けられている。なお、第１基板ＳＵ１の一方の面は、第２基板ＳＵ２と対向する面である。

対向基板ＳＵＢにおいて、第２基板ＳＵ２の一方の面に、第２共通電極ＣＥ２及び第２配向膜ＡＬ２が設けられる。なお、第２基板ＳＵ２の一方の面は、第１基板ＳＵ１と対向する面である。第２基板ＳＵ２の他方の面に、円偏光板ＣＰＬが設けられている。液晶層ＬＣは、アレイ基板ＳＵＡと、対向基板ＳＵＢとの間に設けられる。

本明細書において、第１基板ＳＵ１の表面に垂直な方向において、第１基板ＳＵ１から第２基板ＳＵ２に向かう方向を「上側」とする。また、第２基板ＳＵ２から第１基板ＳＵ１に向かう方向を「下側」とする。

発光素子ＬＥＤは、第１基板ＳＵ１の上に設けられる。第１基板ＳＵ１は絶縁基板であり、例えば、ガラス基板、樹脂基板又は樹脂フィルム等が用いられる。第１基板ＳＵ１は、例えば、厚さ１００μｍのホウケイ酸ガラスを用いることができる。

駆動トランジスタＤＴＲは、第１基板ＳＵ１の一方の面側に設けられる。図５では、画素回路ＰＩＣＡの複数のトランジスタのうち、駆動トランジスタＤＴＲを示す。出力トランジスタＢＣＴ、初期化トランジスタＩＳＴ、画素選択トランジスタＳＳＴ及びリセットトランジスタＲＳＴも第１基板ＳＵ１の一方の面側に設けられる。出力トランジスタＢＣＴ、初期化トランジスタＩＳＴ、画素選択トランジスタＳＳＴ及びリセットトランジスタＲＳＴの積層構造は、駆動トランジスタＤＴＲと類似した構成であり、詳細な説明は省略する。また、図５では、画素回路ＰＩＣＲの駆動トランジスタＤＴＲＬも示している。駆動トランジスタＤＴＲについての説明は、第１反射表示画素ＲＰｘ１の駆動トランジスタＤＴＲＬにも適用できる。

遮光層ＬＳは、層厚５０ｎｍ程度のモリブデンタングステン（ＭｏＷ）合金膜である。遮光層ＬＳは、第１基板ＳＵ１よりも光の透過率が小さい材料で形成され、半導体層ＰＳの下に設けられる。アンダーコート層ＵＣは、窒化珪素（ＳｉＮ）層と酸化珪素（ＳｉＯ_２）層の積層体で、層厚はそれぞれ１００ｎｍ、１５０ｎｍ程度である。半導体層ＰＳは、例えばポリシリコンであり、アモルファスシリコン層をレーザアニール法で多結晶化したものである。半導体層ＰＳの層厚は、例えば５０ｎｍ程度である。

ゲート絶縁膜ＧＺＬは、層厚１００ｎｍ程度の酸化珪素層である。走査配線ＧＬは、層厚３００ｎｍ程度のモリブデンタングステン合金膜である。走査配線ＧＬは、画素選択トランジスタＳＳＴのドレイン線と、初期化トランジスタＩＳＴのドレイン線とが合流した配線である。第１基板ＳＵ１の法線方向において、半導体層ＰＳと走査配線ＧＬとの間にゲート絶縁膜ＧＺＬが設けられる。層間絶縁膜ＬＺＬは、酸化珪素層と窒化珪素層の積層体であり、層厚はそれぞれ３５０ｎｍ、３７５ｎｍ程度である。

アノード電源線ＩＰＬ及び台座ＢＳは、同層に設けられ、それぞれ、チタン（Ｔｉ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）の３層積層膜である。各層の層厚は、それぞれ、１００ｎｍ、４００ｎｍ、２００ｎｍ程度である。アノード電源線ＩＰＬのうち、半導体層ＰＳと重なる部分が駆動トランジスタＤＴＲのドレイン電極ＤＥとして機能する。台座ＢＳのうち、半導体層ＰＳと重なる部分が駆動トランジスタＤＴＲのソース電極ＳＥとして機能する。ドレイン電極ＤＥ及びソース電極ＳＥは、それぞれ、層間絶縁膜ＬＺＬ及びゲート絶縁膜ＧＺＬに設けられたコンタクトホールを介して半導体層ＰＳと接続される。

次に、駆動トランジスタＤＴＲよりも上層の発光表示画素ＥＰｘ（第２発光表示画素ＥＰｘ２）について説明する。第１平坦化層ＬＬ１及び第２平坦化層ＬＬ２は、有機絶縁膜であり、層厚はそれぞれ２μｍ、１０μｍ程度である。第１平坦化層ＬＬ１は、アノード電源線ＩＰＬ及び台座ＢＳを覆って層間絶縁膜ＬＺＬの上に設けられる。第１共通電極ＣＥは、透光性を有する導電性材料が用いられる。第１共通電極ＣＥは、例えばインジウムスズ酸化物（ＩＴＯ、Indium Tin Oxide）であり、層厚は５０ｎｍ程度である。第１容量窒化膜ＬＳＮ１は、低温成膜した窒化珪素層であり、層厚は１２０ｎｍ程度である。第１容量窒化膜ＬＳＮ１は、第１基板ＳＵ１の法線方向において、第１共通電極ＣＥ１とアノード電極ＡＤとの間に設けられる。

アノード電極ＡＤは、金属材料を含み、例えばＩＴＯ、銀（Ａｇ）、ＩＴＯの積層体である。各層の層厚は、それぞれ、５０ｎｍ、２００ｎｍ、１００ｎｍ程度である。アノード電極ＡＤは、第１容量窒化膜ＬＳＮ１の上に設けられ、第１平坦化層ＬＬ１に設けられたコンタクトホールＣＨ４を介して台座ＢＳに接続される。接続層ＣＬは、銀ペーストにより形成され、第１基板ＳＵ１と発光素子ＬＥＤとの間において、アノード電極ＡＤの上に設けられる。発光素子ＬＥＤは、接続層ＣＬの上に設けられ、接続層ＣＬと電気的に接続される。つまり、駆動トランジスタＤＴＲは、接続層ＣＬ及びアノード電極ＡＤを介して発光素子ＬＥＤと電気的に接続される。第２平坦化層ＬＬ２は、アノード電極ＡＤを覆って第１容量窒化膜ＬＳＮ１の上に設けられる。第２平坦化層ＬＬ２は、少なくとも発光素子ＬＥＤの側面と、接続層ＣＬの側面を覆う。

発光素子ＬＥＤの頂部は、第２平坦化層ＬＬ２に設けられたコンタクトホールＣＨ３の底部で露出しており、カソード電極ＣＤと接続される。カソード電極ＣＤは、ＩＴＯであり、層厚は１００ｎｍ程度である。カソード電極ＣＤは、複数の発光素子ＬＥＤのカソード端子ＥＬＥＤ２と電気的に接続される。第２容量窒化膜ＬＳＮ２は、カソード電極ＣＤを覆って第２平坦化層ＬＬ２の上に設けられる。

なお、各層の材料及び層厚はあくまで一例であり、適宜変更することができる。例えば、半導体層ＰＳは、ポリシリコンに限定されず、アモルファスシリコン、微結晶酸化物半導体、アモルファス酸化物半導体、低温ポリシリコン（ＬＴＰＳ：Low Temperature Polycrystalline Silicone）又は窒化ガリウム（ＧａＮ）であってもよい。酸化物半導体としては、ＩＧＺＯ、酸化亜鉛（ＺｎＯ）、ＩＴＺＯが例示される。ＩＧＺＯは、インジウムガリウム亜鉛酸化物である。ＩＴＺＯは、インジウムスズ亜鉛酸化物である。また、図５に示す例では、駆動トランジスタＤＴＲは、いわゆるトップゲート構造である。ただし、駆動トランジスタＤＴＲは、半導体層ＰＳの下側にゲート電極が設けられたボトムゲート構造でもよく、半導体層ＰＳの上側及び下側の両方にゲート電極が設けられたデュアルゲート構造でもよい。

次に、発光素子ＬＥＤの構成について説明する。図６は、図５の発光素子を拡大して示す断面図である。なお、図６では、第２発光表示画素ＥＰｘ２の緑色発光素子ＧＬＥＤの断面構造を示しているが、青色発光素子ＢＬＥＤ及び赤色発光素子ＲＬＥＤも同様の積層構造である。図６に示すように、発光素子ＬＥＤは、発光素子基板ＳＵＬＥＤ、ｎ型クラッド層ＮＣ、発光層ＥＭ、ｐ型クラッド層ＰＣ、アノード端子ＥＬＥＤ１及びカソード端子ＥＬＥＤ２を有する。発光素子基板ＳＵＬＥＤの上に、ｎ型クラッド層ＮＣ、発光層ＥＭ、ｐ型クラッド層ＰＣ及びカソード端子ＥＬＥＤ２の順に積層される。アノード端子ＥＬＥＤ１は、発光素子基板ＳＵＬＥＤと接続層ＣＬとの間に設けられる。

青色の光を出射する青色発光素子ＢＬＥＤにおいて、発光層ＥＭは、窒化インジウムガリウム（ＩｎＧａＮ）であり、インジウムとガリウムの組成比は、例えば０．２：０．８である。ｐ型クラッド層ＰＣとｎ型クラッド層ＮＣは、窒化ガリウム（ＧａＮ）である。発光素子基板ＳＵＬＥＤは、炭化珪素（ＳｉＣ）である。

緑色の光を出射する緑色発光素子ＧＬＥＤにおいて、発光層ＥＭは、窒化インジウムガリウム（ＩｎＧａＮ）であり、インジウムとガリウムの組成比は、例えば０．４５：０．５５である。ｐ型クラッド層ＰＣとｎ型クラッド層ＮＣは、窒化ガリウム（ＧａＮ）である。発光素子基板ＳＵＬＥＤは、炭化珪素（ＳｉＣ）である。

赤色の光を出射する赤色発光素子ＲＬＥＤにおいて、発光層ＥＭは、アルミニウムガリウムインジウム（ＡｌＧａＩｎ）であり、アルミニウムとガリウムとインジウムの組成比は、例えば０．２２５：０．２７５：０．５である。ｐ型クラッド層ＰＣとｎ型クラッド層ＮＣは、燐化アルミニウムインジウム（ＡｌＩｎＰ）である。発光素子基板ＳＵＬＥＤは、ヒ化ガリウム（ＧａＡｓ）である。

赤色発光素子ＲＬＥＤ、緑色発光素子ＧＬＥＤ及び青色発光素子ＢＬＥＤのアノード端子ＥＬＥＤ１及びカソード端子ＥＬＥＤ２は、いずれもアルミニウムである。

赤色発光素子ＲＬＥＤ、緑色発光素子ＧＬＥＤ及び青色発光素子ＢＬＥＤの極大発光波長は、それぞれ６４５ｎｍ、５３０ｎｍ、４５０ｎｍである。

各発光素子ＬＥＤの製造工程において、製造装置は、発光素子基板ＳＵＬＥＤの上に、ｎ型クラッド層ＮＣ、発光層ＥＭ、ｐ型クラッド層ＰＣ及びカソード端子ＥＬＥＤ２を成膜する。その後、製造装置は、発光素子基板ＳＵＬＥＤを薄膜化して、発光素子基板ＳＵＬＥＤの底面にアノード端子ＥＬＥＤ１を形成する。そして、製造装置は、方形に切断加工した発光素子ＬＥＤを接続層ＣＬの上に配置した。

接続層ＣＬに銀ペーストを用いることで、発光素子ＬＥＤを配置する際に、接続層ＣＬは、圧力に応じて変形しつつ、発光素子ＬＥＤと密着して導通する。又は、接続層ＣＬに、アノード端子ＥＬＥＤ１と同じ金属材料、例えばアルミニウムを用いてもよい。この場合、接続層ＣＬの上に発光素子ＬＥＤを配置した後に加熱処理を施すことで、アノード端子ＥＬＥＤ１と接続層ＣＬとが一体化される。これにより、接続層ＣＬは、発光素子ＬＥＤと良好に導通する。

以上のような構成により、図５に示すように、発光素子ＬＥＤの上面から出射された光Ｌｅ１は、第２基板ＳＵ２を透過して外部に出射される。また、発光素子ＬＥＤの側面から出射され、下側に向かう光Ｌｅ２は、アノード電極ＡＤにより反射されて、進行方向が上側に向けられる。アノード電極ＡＤで反射された光Ｌｅ２も第２基板ＳＵ２を透過して外部に出射される。アノード電極ＡＤは、高い反射率を有しており、発光素子ＬＥＤの光Ｌｅ２を反射する反射層の機能を兼ねる。これにより、表示装置ＤＳＰは、発光表示画素ＥＰｘによる発光表示において、光取出し効率を向上させることができる。

次に、駆動トランジスタＤＴＲＬよりも上層の第１反射表示画素ＲＰｘ１について説明する。第１平坦化層ＬＬ１、第１共通電極ＣＥ及び第１容量窒化膜ＬＳＮ１の構成は、発光表示画素ＥＰｘと同様である。金属電極ＭＥは、アノード電極ＡＤと同層に、第１容量窒化膜ＬＳＮ１の上に設けられる。金属電極ＭＥは、アノード電極ＡＤと同じ材料が用いられ、ＩＴＯ、銀（Ａｇ）、ＩＴＯの積層体である。各層の層厚は、それぞれ、５０ｎｍ、２００ｎｍ、１００ｎｍ程度である。金属電極ＭＥは、第１平坦化層ＬＬ１に設けられたコンタクトホールＣＨ２を介して駆動トランジスタＤＴＲＬの台座ＢＳに接続される。

第１反射表示画素ＲＰｘ１では、第２平坦化層ＬＬ２を貫通するコンタクトホールＣＨ１が設けられている。接続電極ＣＮＥは、コンタクトホールＣＨ１の内壁及び底部に設けられており、コンタクトホールＣＨ１の底部において金属電極ＭＥと接続される。接続電極ＣＮＥは、カソード電極ＣＤと同層、すなわち第２平坦化層ＬＬ２の上に設けられ、カソード電極ＣＤと同じ材料で形成される。接続電極ＣＮＥは、ＩＴＯ等の透光性を有する導電性材料である。

第２容量窒化膜ＬＳＮ２は、低温成膜した窒化珪素層である。第２容量窒化膜ＬＳＮ２は、接続電極ＣＮＥ及びカソード電極ＣＤの上に設けられ、コンタクトホールＣＨ１と重なる位置に開口が設けられている。画素電極ＰＥは、ＩＴＯである。画素電極ＰＥは、第２容量窒化膜ＬＳＮ２の上に設けられ、コンタクトホールＣＨ１の内部で接続電極ＣＮＥと接続される。このような構成により、画素電極ＰＥは、コンタクトホールＣＨ１を介して金属電極ＭＥと接続される。また、画素電極ＰＥは、発光表示画素ＥＰｘと重なる領域まで延出しており、金属電極ＭＥ、アノード電極ＡＤ及び発光素子ＬＥＤと重なる領域に亘って設けられる。

対向基板ＳＵＢにおいて、第２基板ＳＵ２は絶縁基板であり、例えば、ガラス基板、樹脂基板又は樹脂フィルム等が用いられる。第２基板ＳＵ２は、例えば、厚さ１００μｍのホウケイ酸ガラスを用いることができる。第２基板ＳＵ２の一方の面に、第２共通電極ＣＥ２及び第２配向膜ＡＬ２の順に積層される。第２共通電極ＣＥ２は、例えば、ＩＴＯである。第２共通電極ＣＥ２は、液晶層ＬＣを挟んで画素電極ＰＥと対向する。

第１配向膜ＡＬ１と第２配向膜ＡＬ２との間に液晶層ＬＣが配置される。第１配向膜ＡＬ１及び第２配向膜ＡＬ２はいずれも垂直配向性のポリイミド膜である。これにより、液晶層ＬＣの配向状態を垂直配向にするとともに、円偏光板ＣＰとの組み合わせにより、表示装置ＤＳＰは電圧無印加時に暗表示となる。また、液晶層ＬＣに負の誘電率異方性の液晶材料を用いることでノーマリーブラック型の電圧−反射率特性となる。図５では、液晶層ＬＣの液晶分子ＬＣＭを模式的に円筒で表している。図５では、液晶分子ＬＣＭが垂直配向した状態を示している。画素電極ＰＥ及び第２共通電極ＣＥ２により、液晶層ＬＣに縦電界が印加され、これにより、液晶分子ＬＣＭの配向状態が変化する。

第１配向膜ＡＬ１、液晶層ＬＣ、第２配向膜ＡＬ２及び第２共通電極ＣＥ２は、画素電極ＰＥと同様に、発光表示画素ＥＰｘと重なる領域まで設けられる。言い換えると、第１基板ＳＵ１の一方の面に、第１トランジスタ（駆動トランジスタＤＴＲ）、アノード電極ＡＤ、無機発光素子（発光素子ＬＥＤ）、絶縁層（第２容量窒化膜ＬＳＮ２）、画素電極ＰＥ、液晶層ＬＣ、共通電極（第２共通電極ＣＥ２）、第２基板ＳＵ２の順に積層されている。

以上のような構成により、図５に示すように、第１反射表示画素ＲＰｘ１による反射表示において、外部から入射した光Ｌｒ２は、金属電極ＭＥで反射されて第２基板ＳＵ２を透過して外部に出射される。また、反射表示において、外部から発光表示画素ＥＰｘ側に入射した光Ｌｒ１は、アノード電極ＡＤで反射されて第２基板ＳＵ２を透過して外部に出射される。つまり、アノード電極ＡＤは、高い反射率を有しており、反射表示における光Ｌｒ１の反射層の機能を兼ねる。すなわち、反射表示において、金属電極ＭＥが設けられた領域に加え、アノード電極ＡＤが設けられた発光表示画素ＥＰｘの一部の領域も反射領域として機能する。これにより、表示装置ＤＳＰは、第１反射表示画素ＲＰｘ１による反射表示において、光取出し効率を向上させることができる。

本実施形態の表示装置ＤＳＰを、例えば、弱い照明の屋内で観察した場合、発光表示画素ＥＰｘの発光表示により、明瞭なカラー表示を観察できる。また、表示装置ＤＳＰを、例えば、晴天時の直射日光下で観察した場合、第１反射表示画素ＲＰｘ１の反射表示により、表示を確認できた。以上により、表示装置ＤＳＰは、高輝度の発光表示と高反射率の反射表示を両立し、低照度から高照度までの環境下で良好に表示を行うことができる。

（第１実施形態の第１変形例）
図７は、第１実施形態の第１変形例に係る表示装置を示す断面図である。なお、以下の説明において、上述した実施形態で説明した構成要素については、同じ符号を付して、説明を省略する。

図７に示すように、第１変形例では、コンタクトホールＣＨ１に換えて、第２平坦化層ＬＬ２に導電性接続部材ＣＣが設けられている。導電性接続部材ＣＣは第２平坦化層ＬＬ２の厚さ方向を貫通して設けられた柱状の部材である。具体的には、導電性接続部材ＣＣは、金属電極ＭＥ（反射電極）と画素電極ＰＥとの間に設けられた導電性スペーサＣＳ及び接続層ＣＬＬを含む。接続層ＣＬＬは、金属電極ＭＥの上に設けられ、発光素子ＬＥＤの接続層ＣＬと同様に、銀ペーストを用いて形成できる。

導電性スペーサＣＳは接続層ＣＬＬの上に設けられ、導電性スペーサＣＳの頂部は、第２平坦化層ＬＬ２から露出する。導電性スペーサＣＳの頂部は、接続電極ＣＮＥを介して画素電極ＰＥと接続される。導電性スペーサＣＳは、導電性を有する柱状体であり、例えば、サファイア基板を発光素子ＬＥＤと同じ厚さに研磨し、発光素子ＬＥＤと同じサイズに切断加工したものを用いることができる。切断加工されたサファイア基板にメッキ加工を施すことで導電性スペーサＣＳを形成できる。導電性スペーサＣＳは、発光素子ＬＥＤと同様の工程で接続層ＣＬＬの上に配列される。このような構成により、金属電極ＭＥは、第２平坦化層ＬＬ２に設けられた導電性接続部材ＣＣを介して画素電極ＰＥと電気的に接続される。

本実施形態では、コンタクトホールＣＨ１（図５参照）が設けられていない。コンタクトホールＣＨ１は、接続電極ＣＮＥ及び画素電極ＰＥの断線を抑制するために、壁面が傾斜して形成される。このため、コンタクトホールＣＨ１の上側の直径は、第２平坦化層ＬＬ２の層厚以上の大きさとなる。

本実施形態では、導電性接続部材ＣＣの平面視での大きさを、発光素子ＬＥＤと同程度にすることができる。このため、図５に示すコンタクトホールＣＨ１を設けた構成と比較して、第１反射表示画素ＲＰｘ１の開口率を向上させることができる。

（第１実施形態の第２変形例）
図８は、第１実施形態の第２変形例に係る表示装置を示す断面図である。第１実施形態及び第１変形例の発光素子ＬＥＤは、下部でアノード電極ＡＤと接続され、上部でカソード電極ＣＤと接続される垂直構造であるが、これに限定されない。図８に示すように、第２変形例において、アノード端子ＥＬＥＤ１及びカソード端子ＥＬＥＤ２は、いずれも発光素子ＬＥＤの上面側に設けられている。

カソード端子ＥＬＥＤ２は、第２平坦化層ＬＬ２から露出しており、カソード電極ＣＤと電気的に接続される。アノード端子ＥＬＥＤ１は、アノード接続層ＡＤＣＬを介して接続層ＣＬに電気的に接続される。アノード接続層ＡＤＣＬは、モリブデンタングステン合金を用いることができる。又は、アノード接続層ＡＤＣＬは、モリブデンタングステン合金とアルミニウムの積層膜を用いることができる。

このように、表示装置ＤＳＰは、アノード端子ＥＬＥＤ１及びカソード端子ＥＬＥＤ２が同一面側に配置された水平構造の発光素子ＬＥＤも適用可能である。

（第２実施形態）
図９は、第２実施形態に係る表示装置を示す断面図である。図９に示すように、第１反射表示画素ＲＰｘ１及び各発光表示画素ＥＰｘの間に壁状構造ＷＬが設けられている。壁状構造ＷＬは、第１容量窒化膜ＬＳＮ１の上に設けられる。

発光表示画素ＥＰｘにおいて、壁状構造ＷＬは、発光素子ＬＥＤの側面と対向している。より好ましくは、壁状構造ＷＬは、発光素子ＬＥＤの周囲を囲むように設けられる。壁状構造ＷＬの高さは、発光素子ＬＥＤの高さと同程度、又は発光素子ＬＥＤの高さよりも高い。第２平坦化層ＬＬ２は、壁状構造ＷＬの上面を覆っている、壁状構造ＷＬの材料として、例えば、ノボラック樹脂と感光材のナフトキノンから構成されるポジ型ホトレジストや、アクリル樹脂から成るネガ型レジスト等を用いることができる。あるいはまた、ネガ型レジスト形成後にその側面をポジ型ホトレジストで被覆して形成してもよい。

壁状構造ＷＬと第１容量窒化膜ＬＳＮ１とで形成される凹部内にアノード電極ＡＤ、接続層ＣＬ、発光素子ＬＥＤ及び第２平坦化層ＬＬ２が設けられる。アノード電極ＡＤは、壁状構造ＷＬ及び第１容量窒化膜ＬＳＮ１に沿った凹状構造を有する。発光素子ＬＥＤは、凹状構造の内部に配置される。具体的には、アノード電極ＡＤは、アノード電極底部ＡＤａとアノード電極傾斜部ＡＤｂとを含む。アノード電極底部ＡＤａは第１容量窒化膜ＬＳＮ１の上に設けられ、発光素子ＬＥＤと重なる領域及び発光素子ＬＥＤと重ならない領域に亘って設けられる。発光素子ＬＥＤは、アノード電極底部ＡＤａに接続される。アノード電極傾斜部ＡＤｂは、アノード電極底部ＡＤａの端部と接続され、壁状構造ＷＬの内壁面に沿って傾斜して設けられる。アノード電極傾斜部ＡＤｂは、第２平坦化層ＬＬ２を挟んで発光素子ＬＥＤの側面と対向する。

第１容量窒化膜ＬＳＮ１の上に複数の凸状構造ＰＴが設けられている。複数の凸状構造ＰＴは、第１容量窒化膜ＬＳＮ１の上に有機レジストをパターニングすることで形成できる。その後、熱処理を施すことにより有機レジストが溶融しながら固化して、複数の凸状構造ＰＴは、曲面を有する半円状の断面構造となる。凸状構造ＰＴの高さは、例えば、０．５μｍ程度、直径は、３μｍ程度である。複数の凸状構造ＰＴは、発光表示画素ＥＰｘ内に多数形成される。

アノード電極底部ＡＤａは、第１容量窒化膜ＬＳＮ１及び複数の凸状構造ＰＴの上に設けられる。アノード電極底部ＡＤａには、凸状構造ＰＴの形状に倣って複数の凸部が形成される。

このような構成により、発光表示画素ＥＰｘの発光表示において、発光素子ＬＥＤの側面から出射された光Ｌｅ３は、アノード電極傾斜部ＡＤｂに向かって進行し、アノード電極傾斜部ＡＤｂで反射されて第２基板ＳＵ２側に出射される。また、発光素子ＬＥＤの側面から第１基板ＳＵ１側に出射された光Ｌｅ２は、アノード電極底部ＡＤａの凸部で反射して、第２基板ＳＵ２側に出射される。光Ｌｅ２は、凸部が設けられていない場所で反射した場合に比べて、第１基板ＳＵ１の法線方向により近い角度で出射される。アノード電極底部ＡＤａの凸部では、光Ｌｅ２の入射角が局所的に異なるので、凸部で反射された光Ｌｅ２は、第１基板ＳＵ１に平行な平面に対する入射角と出射角とが異なる散乱光となる。

反射表示画素ＲＰｘにおいて、壁状構造ＷＬは、コンタクトホールＣＨ１と対向している。言い換えると、壁状構造ＷＬは、コンタクトホールＣＨ１の周囲を囲むように設けられる。壁状構造ＷＬの高さは、コンタクトホールＣＨ１の深さよりも低い。

壁状構造ＷＬと第１容量窒化膜ＬＳＮ１とで形成される凹部内に金属電極ＭＥ、接続電極ＣＮＥ及び画素電極ＰＥが設けられる。金属電極ＭＥは、壁状構造ＷＬ及び第１容量窒化膜ＬＳＮ１に沿った凹状構造を有する。具体的には、金属電極ＭＥは、金属電極底部ＭＥａと金属電極傾斜部ＭＥｂとを含む。金属電極底部ＭＥａは第１容量窒化膜ＬＳＮ１の上に設けられ、コンタクトホールＣＨ１の底部と重なる領域及びコンタクトホールＣＨ１の底部と重ならない領域に亘って設けられる。金属電極傾斜部ＭＥｂは、金属電極底部ＭＥａの端部と接続され、壁状構造ＷＬの内壁面に沿って傾斜して設けられる。

反射表示画素ＲＰｘにおいても、第１容量窒化膜ＬＳＮ１の上に複数の凸状構造ＰＴが設けられている。金属電極底部ＭＥａは、複数の凸状構造ＰＴの上に設けられる。金属電極底部ＭＥａには、凸状構造ＰＴの形状に倣って複数の凸部が形成される。

反射表示画素ＲＰｘの反射表示において、外部から入射した光Ｌｒ２は、金属電極底部ＭＥａで反射され、第２基板ＳＵ２側に出射される。金属電極底部ＭＥａにも凸部が設けられていることにより、光Ｌｒ２は、上述した光Ｌｅ２と同様に散乱光となる。また、外部から発光表示画素ＥＰｘ側に入射した光Ｌｒ１は、アノード電極ＡＤで反射されて、散乱光として第２基板ＳＵ２側に出射される。

本実施形態では、壁状構造ＷＬ及び凸状構造ＰＴを設けることにより、アノード電極傾斜部ＡＤｂ及び金属電極傾斜部ＭＥｂは、傾斜した反射板として機能し、アノード電極底部ＡＤａ及び金属電極底部ＭＥａは拡散反射板として機能する。本実施形態では、反射表示において、外部からの光Ｌｒ１、Ｌｒ２が特定の狭い角度範囲から入射した場合であっても、アノード電極底部ＡＤａ及び金属電極底部ＭＥａでの反射光は、広い角度範囲に散乱されて出射される。このため、表示装置ＤＳＰの角度変化に伴う明るさの変化を抑制することができ、例えば右目と左目とで観察される明るさが大きく異なることを抑制することができる。また、表示装置ＤＳＰの表示面は、鏡面よりも紙に近い質感で観察されるので、より観察しやすい反射表示が得られる。

このように、本実施形態では、発光表示画素ＥＰｘの発光表示において、光取出し効率を向上させることができ、更に、反射表示画素ＲＰｘの反射表示において、反射特性を向上させることができる。

なお、本実施形態においても、上述した、第１変形例及び第２変形例の構成を適用することができる。つまり、図９において、コンタクトホールＣＨ１に換えて導電性接続部材ＣＣを設けてもよいし、水平構造の発光素子ＬＥＤを設けてもよい。

（第３実施形態）
図１０は、第３実施形態に係る表示装置を示す断面図である。図１０に示すように、本実施形態では、発光表示画素ＥＰｘは、さらに光取出し層ＬＰＬを有する。なお、図１０では、第２発光表示画素ＥＰｘ２を示しているが、第１発光表示画素ＥＰｘ１及び第３発光表示画素ＥＰｘ３にも光取出し層ＬＰＬを設けてもよい。

光取出し層ＬＰＬは、透光性を有する無機絶縁層であって、発光素子ＬＥＤの少なくとも一部及びアノード電極ＡＤを覆って設けられる。具体的には、光取出し層ＬＰＬは、例えば、層厚３００ｎｍ程度の酸化チタン層である。光取出し層ＬＰＬは、発光素子ＬＥＤを接続層ＣＬの上に配置した後、ＣＶＤ法で成膜することができる。

光取出し層ＬＰＬは、発光素子ＬＥＤの側面を囲み、さらに、発光素子ＬＥＤの周辺にも設けられる。具体的には、光取出し層ＬＰＬは、側部ＬＰＬａと、傾斜部ＬＰＬｂと、延出部ＬＰＬｃと、頂部ＬＰＬｄとを含む。側部ＬＰＬａは、発光素子ＬＥＤの側面を囲んで設けられる。傾斜部ＬＰＬｂは、側部ＬＰＬａの下端と接続され、側部ＬＰＬａと延出部ＬＰＬｃとの間に設けられる。傾斜部ＬＰＬｂは、接続層ＣＬの側面に沿って設けられ、側部ＬＰＬａに対して傾斜する。

延出部ＬＰＬｃは、アノード電極底部ＡＤａの上に設けられ、傾斜部ＬＰＬｂの下端と接続される。つまり、延出部ＬＰＬｃは、側部ＬＰＬａの下端側に設けられ、平面視で、側部ＬＰＬａよりも発光素子ＬＥＤの外側、すなわち発光素子ＬＥＤの側面から離れる方向に延出する。第１基板ＳＵ１の法線方向において、アノード電極ＡＤは、第１容量窒化膜ＬＳＮ１と延出部ＬＰＬｃとの間に設けられる。

頂部ＬＰＬｄは、側部ＬＰＬａの上端と接続され、発光素子ＬＥＤの上面に設けられる。言い換えると、頂部ＬＰＬｄは、発光素子ＬＥＤの上面とカソード電極ＣＤとの間に設けられる。

第２平坦化層ＬＬ２は、発光素子ＬＥＤの側面、側部ＬＰＬａ、傾斜部ＬＰＬｂ及び延出部ＬＰＬｃを覆って設けられる。カソード電極ＣＤは、第２平坦化層ＬＬ２及び頂部ＬＰＬｄの上に設けられ、発光素子ＬＥＤのカソード端子ＥＬＥＤ２と電気的に接続される。

図１１は、発光素子からの光が、光取出し層を伝播する様子を説明するための説明図である。発光素子ＬＥＤから、これに近接する層への光Ｌａの入射のし易さは、全反射角θｒで表される。全反射角θｒとは、発光素子ＬＥＤで生じた光Ｌａが、近接する層との界面において全反射される入射角度である。図１１に示すように、光Ｌａの側部ＬＰＬａへの入射角θａは、発光素子ＬＥＤの側面の法線方向と、光Ｌａの進行方向とが成す角度である。入射角θａが全反射角θｒ以下の場合、透過成分が存在するので、全反射角θｒが大きいほど、光Ｌａは近接する層に入射しやすい。

ここで、発光素子ＬＥＤの屈折率をｎ_ＬＥＤとし、近接する層の屈折率をｎ_ＡＪとすると、全反射角θｒは下記の式（１）で表される。
θｒ＝ａｒｃｓｉｎ（ｎ_ＡＪ／ｎ_ＬＥＤ） ・・・ （１）

ｎ_ＡＪ＞ｎ_ＬＥＤの関係を満たす場合、全ての入射角θａで光Ｌａは近接する層に入射できる。ｎ_ＡＪ＜ｎ_ＬＥＤの場合、ｎ_ＡＪが大きいほど全反射角θｒが大きくなるので、光Ｌａのうち、近接する層に入射する成分が大きくなる。

本実施形態では、発光素子ＬＥＤの側面と第２平坦化層ＬＬ２との間に、光取出し層ＬＰＬの側部ＬＰＬａが設けられている。発光素子ＬＥＤの屈折率ｎ_ＬＥＤは、例えば、ｎ_ＬＥＤ＝２．４であり、第２平坦化層ＬＬ２の屈折率は、例えば１．５である。光取出し層ＬＰＬの屈折率は、ｎ_ＡＪ＝２．４程度であり、第２平坦化層ＬＬ２の屈折率よりも大きい。すなわち、光取出し層ＬＰＬの屈折率と発光素子ＬＥＤの屈折率ｎ_ＬＥＤとの差は、第２平坦化層ＬＬ２の屈折率と発光素子ＬＥＤの屈折率との差よりも小さい。このため、発光素子ＬＥＤの側面に接して第２平坦化層ＬＬ２を設けた場合に比べて、本実施形態では、発光素子ＬＥＤと側部ＬＰＬａとの界面での全反射角θｒが大きくなり、発光素子ＬＥＤからの光Ｌａは、側部ＬＰＬａに入射しやすくなる。なお、発光素子ＬＥＤの屈折率ｎ_ＬＥＤは、光取出し層ＬＰＬの屈折率ｎ_ＡＪと同じであるが、異なっていてもよい。

側部ＬＰＬａと延出部ＬＰＬｃとの間に傾斜部ＬＰＬｂが設けられているので、側部ＬＰＬａと延出部ＬＰＬｃとを直接連結した場合に比べて、側部ＬＰＬａと傾斜部ＬＰＬｂとが成す角度及び延出部ＬＰＬｃと傾斜部ＬＰＬｂとが成す角度が緩やかになる。これにより、側部ＬＰＬａに入射した光Ｌｂは、傾斜部ＬＰＬｂを介して延出部ＬＰＬｃに良好に導かれる。

延出部ＬＰＬｃの上部に第２平坦化層ＬＬ２が設けられ、下部にアノード電極ＡＤが設けられる。これにより、光Ｌｂは、延出部ＬＰＬｃの内部で反射しながら、発光素子ＬＥＤから離れる方向に伝播する。その過程で、光Ｌｂの入射角が、延出部ＬＰＬｃと第２平坦化層ＬＬ２との界面の全反射角よりも小さくなると、光Ｌｃが上側に向けて出射される。このように、本実施形態では、光取出し層ＬＰＬを設けたことにより、発光素子ＬＥＤからの光Ｌａは、光取出し層ＬＰＬの全面から出射できる。これにより、発光表示画素ＥＰｘは、発光表示における光取出し効率を向上させることができる。

また、光取出し層ＬＰＬは、光Ｌｂを伝播させることができるため、第１発光表示画素ＥＰｘ１、第２発光表示画素ＥＰｘ２及び第３発光表示画素ＥＰｘ３（図２参照）ごとに光取出し層ＬＰＬを区切ることで、発光素子ＬＥＤの混色を抑制することができる。

なお、光取出し層ＬＰＬは図１０に示す構成に限定されず、適宜変更してもよい。例えば、光取出し層ＬＰＬは、頂部ＬＰＬｄを省略してもよい。この場合、発光素子ＬＥＤの上面は、カソード電極ＣＤと直接、接する。言い換えると、発光素子ＬＥＤのカソード端子ＥＬＥＤ２（図６参照）は、カソード電極ＣＤと直接、接する。これにより、カソード端子ＥＬＥＤ２とカソード電極ＣＤとの間の接続抵抗を抑制することができるので、駆動電圧（アノード電源電位ＰＶＤＤ）を低減できる。

また、光取出し層ＬＰＬは、アノード電極ＡＤと重なる全領域に設けられている。ただしこれに限定されず、光取出し層ＬＰＬは、平面視で、アノード電極ＡＤよりも大きい面積を有していてもよく、あるいはアノード電極ＡＤよりも小さい面積を有していてもよい。

光取出し層ＬＰＬの材料として酸化チタン層を例示したが、これに限定されない。光取出し層ＬＰＬの材料として、高屈折率で透光性を有する材料が好ましく、例えば、酸化タンタル、酸化ニオブ、バリウムチタン酸化物等が適用可能である。また、光取出し層ＬＰＬの厚さも、あくまで一例であり適宜変更できる。また、第２基板ＳＵ２と円偏光板ＣＰＬとの間に紫外線吸収層を設けてもよい。光取出し層ＬＰＬの材料として酸化チタンを用いた場合、酸化チタンは紫外線を吸収するため、第２平坦化層ＬＬ２が光分解する可能性がある。紫外線吸収層を設けることにより、第２平坦化層ＬＬ２への紫外線の入射が低減され、光分解反応を抑制できる。

（第３実施形態の第３変形例）
図１２は、第３実施形態の第３変形例に係る表示装置において、光の伝播を説明するための説明図である。図１２に示すように、第３変形例において、光取出し層ＬＰＬの表面に複数の微小な凹部ＣＯＣが設けられる。凹部ＣＯＣは、側部ＬＰＬａ及び延出部ＬＰＬｃに設けられる。ただし、凹部ＣＯＣは、傾斜部ＬＰＬｂにも設けられていてもよい。凹部ＣＯＣは、光取出し層ＬＰＬの表面を削って形成することができ、例えば、サンドブラストなどの研磨剤を光取出し層ＬＰＬに吹き付ける方法で形成できる。

延出部ＬＰＬｃの内部を伝播する光Ｌｂは、延出部ＬＰＬｃと第２平坦化層ＬＬ２との界面のうち、凹部ＣＯＣが設けられていない領域で反射する。凹部ＣＯＣが設けられた部分では、局所的に界面が傾いており、凹部ＣＯＣが設けられていない領域とは、光Ｌｂの入射角が異なる。このため、光Ｌｃは、効率よく第２平坦化層ＬＬ２側に出射される。

（第３実施形態の第４変形例）
図１３は、第３実施形態の第４変形例に係る表示装置において、光の伝播の他の例を説明するための説明図である。図１３に示すように、第４変形例において、光取出し層ＬＰＬの表面に複数の微小な凸部ＣＯＶが設けられる。凸部ＣＯＶは、側部ＬＰＬａ及び延出部ＬＰＬｃに設けられる。ただし、凸部ＣＯＶは、傾斜部ＬＰＬｂにも設けられていてもよい。凸部ＣＯＶは、光取出し層ＬＰＬと同じ材料、例えば酸化チタンの微粒子を付着させることで形成できる。より具体的には、第２平坦化層ＬＬ２を構成する有機材料中に酸化チタンの微粒子を混合させて第２平坦化層ＬＬ２を形成し、第２平坦化層ＬＬ２中の微粒子の一部が、光取出し層ＬＰＬの表面に付着することで凸部ＣＯＶが形成される。

第４変形例においても、凸部ＣＯＶが設けられた部分では、局所的に界面が傾いており、凸部ＣＯＶが設けられていない領域とは、光Ｌｂの入射角度が異なる。このため、光Ｌｃは効率よく第２平坦化層ＬＬ２側に出射される。なお、図１２及び図１３の構成に限定されず、光取出し層ＬＰＬの表面に複数の微小な凹凸構造が形成されていてもよい。具体的には、逆スパッタ法などにより、光取出し層ＬＰＬの表面を粗面化することで、凹凸構造を形成してもよい。

なお、第３実施形態、第３変形例及び第４変形例においても、上述した第２実施形態、第１変形例及び第２変形例の構成を適用することができる。例えば、第３実施形態、第３変形例及び第４変形例において、壁状構造ＷＬを設けて、壁状構造ＷＬの壁面に沿ってアノード電極ＡＤ及び光取出し層ＬＰＬを設けてもよい。あるいは、第１容量窒化膜ＬＳＮ１の上に複数の凸状構造を設けて、アノード電極ＡＤ及び光取出し層ＬＰＬに凸状構造に倣った凸部が形成されてもよい。

（第４実施形態）
図１４は、第４実施形態に係る表示装置を示す断面図である。図１４に示すように、第４実施形態では、上述した第２実施形態と同様に、アノード電極ＡＤは凹状構造を有する。第４実施形態では、第２平坦化層ＬＬ２に換えて、アノード電極ＡＤの凹状構造の内部に蛍光体層ＦＬが設けられている。蛍光体層ＦＬは、アノード電極ＡＤの上に設けられ、少なくとも発光素子ＬＥＤの側面を覆う。

さらに、第２基板ＳＵ２の第１基板ＳＵ１と対向する面にカラーフィルタＣＦが設けられる。カラーフィルタＣＦを覆ってオーバーコート層ＯＣが設けられ、オーバーコート層ＯＣに第２共通電極ＣＥ２及び第２配向膜ＡＬ２が設けられる。カラーフィルタＣＦは、絶縁層（第３平坦化層ＬＬ３）、画素電極ＰＥ、液晶層ＬＣ及び共通電極（第２共通電極ＣＥ２）を介して蛍光体層ＦＬと対向する。

蛍光体層ＦＬ及びカラーフィルタＣＦは、第１発光表示画素ＥＰｘ１、第２発光表示画素ＥＰｘ２及び第３発光表示画素ＥＰｘ３ごとに、異なる種類が用いられる。第１発光表示画素ＥＰｘ１には、赤色蛍光体層及び赤色カラーフィルタが設けられる。第２発光表示画素ＥＰｘ２には、緑色蛍光体層及び緑色カラーフィルタが設けられる。第３発光表示画素ＥＰｘ３には、青色蛍光体層及び青色カラーフィルタが設けられる。

発光素子ＬＥＤは、第１発光表示画素ＥＰｘ１、第２発光表示画素ＥＰｘ２及び第３発光表示画素ＥＰｘ３のいずれも、青色発光素子ＢＬＥＤが用いられる。各発光表示画素ＥＰｘで同一の発光素子ＬＥＤが用いられるため、表示装置ＤＳＰの製造工程において、発光素子ＬＥＤの配列工程を簡略化することができる。発光素子ＬＥＤは、発光色により発光効率が異なる。本実施形態では、比較的優れた発光効率を有する青色発光素子ＢＬＥＤを各発光表示画素ＥＰｘに用いている。

赤色蛍光体層、緑色蛍光体層、青色蛍光体層は、それぞれ赤色発光、緑色発光、青色発光の量子ドットを混合したネガ型レジストをパターニングして形成される。量子ドットは、カドミウムセレン（ＣｄＳｅ）のコア構造と、これを取り巻く硫化亜鉛（ＺｎＳ）のシェル構造で構成される。赤色発光、緑色発光、青色発光の量子ドットの粒子径は、それぞれ波長６３０ｎｍ、５３０ｎｍ、４６０ｎｍに蛍光の極大波長を示すように調整されている。量子ドットの吸収スペクトルは連続的で、青色発光素子ＢＬＥＤの極大発光波長においても十分な吸収を示す。また、シェル構造の表面にはネガ型レジストとの相溶性を向上するための有機分子鎖を有する。

なお、これに限定されず、非カドミウム系の量子ドットも適用可能である。非カドミウム系の量子ドットとして、燐化インジウム（ＩｎＰ）のコア構造と、硫化亜鉛（ＺｎＳ）のシェル構造で構成されるものが挙げられる。

カラーフィルタＣＦは、赤色顔料、緑色顔料、青色顔料をそれぞれ混合したネガ型レジストをパターニングして形成される。カラーフィルタＣＦの層厚は、例えば２μｍ程度である。カラーフィルタＣＦは、青色発光素子ＢＬＥＤから出射された青色の波長成分の光を吸収して、第２基板ＳＵ２側に出射される光の色純度を向上させることができる。また、カラーフィルタＣＦにより、蛍光体層ＦＬが外光によって発光することを抑制できる。

カラーフィルタＣＦは、第１基板ＳＵ１側に設けられていてもよい。カラーフィルタＣＦは、例えば、蛍光体層ＦＬの上に積層されてもよい。

図１４に示すように、青色発光素子ＢＬＥＤから出射された光Ｌｅ２、Ｌｅ３は、それぞれアノード電極ＡＤに入射して反射され、上側に進行方向が向けられる。アノード電極底部ＡＤａには、第２実施形態と同様に凸状構造ＰＴによる凸部が形成されている。このため、光Ｌｅ２はアノード電極底部ＡＤａで散乱される。光Ｌｅ２、Ｌｅ３は、このような経路で蛍光体層ＦＬを通過することで、蛍光体層ＦＬによる吸収発光過程を経て波長変換される。

蛍光体層ＦＬは等方的に発光する。本実施形態では、蛍光体層ＦＬは、アノード電極底部ＡＤａとアノード電極傾斜部ＡＤｂと青色発光素子ＢＬＥＤとで囲まれている。このため、等方的に発光した蛍光の進行方向がアノード電極ＡＤ及び青色発光素子ＢＬＥＤにより反射されて、第１基板ＳＵ１の法線方向に近い方向に変換される。そして、蛍光は、第２基板ＳＵ２側に出射する。これにより、表示装置ＤＳＰは、光取出し効率を向上させることができる。

蛍光体層ＦＬで発光した光Ｌｆ２、Ｌｆ３は、カラーフィルタＣＦを通過して、第２基板ＳＵ２側の外部に出射される。また、カラーフィルタＣＦは、青色発光素子ＢＬＥＤから出射された光Ｌｅ２、Ｌｅ３のうち波長変換されなかった成分を吸収する。これにより、カラーフィルタＣＦを通過した光の色純度が向上する。また、青色発光素子ＢＬＥＤの上面から出射された光Ｌｅ１は、蛍光体層ＦＬを通過しないでカラーフィルタＣＦに入射して吸収される。また、カラーフィルタＣＦは、外部から入射する光のうち、蛍光体層ＦＬを励起する成分を吸収する。これにより、蛍光体層ＦＬが画像信号に関係しない発光を行うことを抑制できる。

具体的には、第１発光表示画素ＥＰｘ１において、蛍光体層ＦＬは、赤色蛍光体層であり、青色発光素子ＢＬＥＤから青色の光が入射されて赤色の光を発光する。カラーフィルタＣＦは、赤色カラーフィルタであり、赤色以外の光の成分を吸収する。第２発光表示画素ＥＰｘ２において、蛍光体層ＦＬは、緑色蛍光体層であり、青色発光素子ＢＬＥＤから青色の光が入射されて緑色の光を発光する。カラーフィルタＣＦは、緑色カラーフィルタであり、緑色以外の光の成分を吸収する。第３発光表示画素ＥＰｘ３において、蛍光体層ＦＬは、青色蛍光体層であり、青色発光素子ＢＬＥＤから青色の光が入射されて青色の光を発光する。カラーフィルタＣＦは、青色カラーフィルタであり、青色以外の光の成分を吸収する。なお、第３発光表示画素ＥＰｘ３において、蛍光体層ＦＬに換えて、光散乱層を設けてもよい。

（第４実施形態の第５変形例）
図１５は、第４実施形態の第５変形例に係る表示装置を示す断面図である。図１５に示すように、第５変形例では、アノード電極ＡＤの凹状構造の内部に第１蛍光体層ＦＬ１及び第２蛍光体層ＦＬ２が設けられている。第１蛍光体層ＦＬ１は、青色発光素子ＢＬＥＤの側面を覆って、アノード電極底部ＡＤａとアノード電極傾斜部ＡＤｂと青色発光素子ＢＬＥＤとで囲まれた領域に設けられる。第２蛍光体層ＦＬ２は、青色発光素子ＢＬＥＤの上面及び第１蛍光体層ＦＬ１を覆って設けられる。第２蛍光体層ＦＬ２は、カソード電極ＣＤを覆って、第１蛍光体層ＦＬ１とアノード電極傾斜部ＡＤｂと第２容量窒化膜ＬＳＮ２とで囲まれた領域に設けられる。

青色発光素子ＢＬＥＤの上面から出射された光Ｌｅ１は、第２蛍光体層ＦＬ２に入射して波長変換される。第２蛍光体層ＦＬ２で発光した光Ｌｆ１は、カラーフィルタＣＦを通過して、第２基板ＳＵ２側の外部に出射される。これにより、表示装置ＤＳＰは、光Ｌｅ１も外部に取出すことができ、光取出し効率を向上することができる。また、青色発光素子ＢＬＥＤから出射された光Ｌｅ２、Ｌｅ３は、第１蛍光体層ＦＬ１及び第２蛍光体層ＦＬ２を通過する。１層の蛍光体層ＦＬを設けた場合に比べ、第１蛍光体層ＦＬ１及び第２蛍光体層ＦＬ２の合計の厚さが厚くなる。これにより、光Ｌｅ２、Ｌｅ３の波長変換効率も向上できる。表示装置ＤＳＰは、主に低照度での表示の明るさを向上することができる。

（第４実施形態の第６変形例）
図１６は、第４実施形態の第６変形例に係る表示装置を示す断面図である。図１６に示すように、第６変形例では、発光表示画素ＥＰｘに反射層ＲＦが設けられている。反射層ＲＦは、発光素子ＬＥＤと液晶層ＬＣとの間に設けられ、発光素子ＬＥＤの上面を覆う。具体的には、反射層ＲＦは、蛍光体層ＦＬ及び第３平坦化層ＬＬ３と、画素電極ＰＥとの間に設けられる。反射層ＲＦは、例えばアルミニウム、銀などの金属材料が用いられる。

反射層ＲＦの平面視での面積は、蛍光体層ＦＬ及びアノード電極ＡＤの平面視での面積よりも小さい。反射層ＲＦの端部は、アノード電極ＡＤと離隔しており、アノード電極ＡＤの上端との間に開口部が設けられている。発光素子ＬＥＤから上側に向けて出射される光Ｌｅ１は、反射層ＲＦにより反射されて蛍光体層ＦＬに入射する。そして蛍光体層ＦＬで発光した光Ｌｆ１は、開口部を通って第２基板ＳＵ２側に出射される。

第６変形例では、上述した第４実施形態及び第５変形例に比べて、上側に向けて出射される光Ｌｅ１の、蛍光体層ＦＬの内部を通る経路が長くなる。このため、蛍光体層ＦＬは、効果的に発光素子ＬＥＤの光を吸収することができる。

また、第６変形例において、カラーフィルタＣＦは、平面視で反射層ＲＦの端部と、アノード電極ＡＤの上端との間の開口部を覆うように設けられている。言い換えると、カラーフィルタＣＦは、平面視で反射層ＲＦと重なる領域に開口部が設けられている。このため、第１反射表示画素ＲＰｘ１による反射表示において、外部から入射した光Ｌｒ３の一部は、カラーフィルタＣＦの開口部を通って反射層ＲＦで反射され、第２基板ＳＵ２側の外部に出射される。つまり、反射層ＲＦは、反射表示における反射板として機能する。光Ｌｒ３は、カラーフィルタＣＦ及び蛍光体層ＦＬを通過せずに反射層ＲＦで反射される。このため、第６変形例では、カラーフィルタＣＦを通過する場合や、反射層ＲＦを設けない場合に比べて、反射表示における光の反射率が向上する。

（第４実施形態の第７変形例）
図１７は、第４実施形態の第７変形例に係る表示装置を示す断面図である。図１７に示すように、第７変形例では、第３平坦化層ＬＬ３の上に凸状構造ＰＲが設けられている。複数の凸状構造ＰＲは、第２実施形態の凸状構造ＰＴ（図９参照）と同様に、第３平坦化層ＬＬ３の上に有機レジストをパターニングすることで形成できる。

反射層ＲＦ、画素電極ＰＥ及び第１配向膜ＡＬ１は、第３平坦化層ＬＬ３及び複数の凸状構造ＰＲの上に設けられる。これにより、反射層ＲＦの表面にも、凸状構造ＰＲの形状に倣って複数の凸部が形成される。

発光表示において、発光素子ＬＥＤから出射された光Ｌｅ１は、反射層ＲＦに形成された凸部で拡散反射される。これにより、反射層ＲＦで反射された光のうち、発光素子ＬＥＤに戻る光の成分が抑制されて、蛍光体層ＦＬに入射する光の成分が増大する。したがって、第７変形例では、発光表示における蛍光体層ＦＬの発光効率を向上することができる。

反射表示において、外部から入射した光Ｌｒ３は、カラーフィルタＣＦの開口部を通って反射層ＲＦで拡散反射される。これにより、外部からの光Ｌｒ３が特定の狭い角度範囲から入射した場合であっても、反射光は広い角度範囲に散乱されて出射される。このため、表示装置ＤＳＰの角度変化に伴う明るさの変化を抑制することができ、より観察しやすい反射表示が得られる。

なお、第４実施形態及び第５変形例から第７変形例においても、第２実施形態、第３実施形態及び第１変形例から第４変形例の構成を適用することができる。また、第５変形例の構成と、第６変形例又は第７変形例の構成とを組み合わせてもよい。なお、第４実施形態及び第５変形例から第７変形例おいて、アノード電極ＡＤの下に凸状構造ＰＴが設けられていなくてもよい。

（第５実施形態）
図１８は、第５実施形態に係る表示装置の、複数の画素を示す平面図である。図１９は、図１８におけるＸＩＸ−ＸＩＸ’断面図である。図１８に示すように、第５実施形態において、１つの画素Ｐｉｘは、第１反射表示画素ＲＰｘ１、第１発光表示画素ＥＰｘ１、第２発光表示画素ＥＰｘ２及び第３発光表示画素ＥＰｘ３に加えて、第２反射表示画素ＲＰｘ２及び第３反射表示画素ＲＰｘ３を有する。つまり、画素Ｐｉｘは、複数の発光表示画素ＥＰｘ及び複数の反射表示画素ＲＰｘを有し、例えば、６つの画素を含む。ただし、画素Ｐｉｘは、７つ以上の画素を有していてもよい。

第１反射表示画素ＲＰｘ１、第２反射表示画素ＲＰｘ２及び第３反射表示画素ＲＰｘ３は、第１方向Ｄｘに配列される。第１発光表示画素ＥＰｘ１、第２発光表示画素ＥＰｘ２及び第３発光表示画素ＥＰｘ３も、第１方向Ｄｘに配列される。また、第１反射表示画素ＲＰｘ１と第１発光表示画素ＥＰｘ１とは、第２方向Ｄｙに並ぶ。第２反射表示画素ＲＰｘ２と第２発光表示画素ＥＰｘ２とは、第２方向Ｄｙに並ぶ。第３反射表示画素ＲＰｘ３と第３発光表示画素ＥＰｘ３とは、第２方向Ｄｙに並ぶ。

第１反射表示画素ＲＰｘ１、第２反射表示画素ＲＰｘ２及び第３反射表示画素ＲＰｘ３には、それぞれ、金属電極ＭＥ及び画素電極ＰＥが設けられている。第１反射表示画素ＲＰｘ１、第２反射表示画素ＲＰｘ２及び第３反射表示画素ＲＰｘ３には、それぞれ赤色カラーフィルタＲＣＦ、緑色カラーフィルタＧＣＦ、青色カラーフィルタＢＣＦが設けられている。これにより、第１反射表示画素ＲＰｘ１、第２反射表示画素ＲＰｘ２及び第３反射表示画素ＲＰｘ３は、それぞれ赤色、緑色、青色の光を表示する。これにより、第５実施形態の表示装置ＤＳＰは、反射表示においてカラー表示を実現できる。

第１発光表示画素ＥＰｘ１、第２発光表示画素ＥＰｘ２及び第３発光表示画素ＥＰｘ３には、それぞれ、赤色発光素子ＲＬＥＤ、緑色発光素子ＧＬＥＤ、青色発光素子ＢＬＥＤが設けられる。赤色発光素子ＲＬＥＤ、緑色発光素子ＧＬＥＤ、青色発光素子ＢＬＥＤには、それぞれアノード電極ＡＤが接続される。

第１反射表示画素ＲＰｘ１の画素電極ＰＥは、第１反射表示画素ＲＰｘ１の金属電極ＭＥ、第１発光表示画素ＥＰｘ１の赤色発光素子ＲＬＥＤ及びこれに接続されたアノード電極ＡＤに重なって連続して設けられる。同様に、第２反射表示画素ＲＰｘ２の画素電極ＰＥは、第２反射表示画素ＲＰｘ２の金属電極ＭＥ、第２発光表示画素ＥＰｘ２の緑色発光素子ＧＬＥＤ及びこれに接続されたアノード電極ＡＤに重なって連続して設けられる。第３反射表示画素ＲＰｘ３の画素電極ＰＥは、第３反射表示画素ＲＰｘ３の金属電極ＭＥ、第３発光表示画素ＥＰｘ３の青色発光素子ＢＬＥＤ及びこれに接続されたアノード電極ＡＤに重なって連続して設けられる。

これにより、第１発光表示画素ＥＰｘ１、第２発光表示画素ＥＰｘ２及び第３発光表示画素ＥＰｘ３のアノード電極ＡＤは、それぞれ、第１反射表示画素ＲＰｘ１、第２反射表示画素ＲＰｘ２及び第３反射表示画素ＲＰｘ３の反射電極として機能する。これにより、反射表示においてカラー表示を行う場合であっても、反射率の低下を抑制することができる。

図１９は、第１反射表示画素ＲＰｘ１及び第１発光表示画素ＥＰｘ１の断面構造を示す。ただし、第２反射表示画素ＲＰｘ２及び第３反射表示画素ＲＰｘ３は第１反射表示画素ＲＰｘ１と同様の構成である。また、第２発光表示画素ＥＰｘ２及び第３発光表示画素ＥＰｘ３は、第１発光表示画素ＥＰｘ１と同様の構成である。

図１９に示すように、第１反射表示画素ＲＰｘ１及び第１発光表示画素ＥＰｘ１は、図９に示す第２実施形態と同様の構成である。ただし、これに限定されず、第１実施形態から第５実施形態及び各変形例の構成を適用することもできる。

本実施形態において、カラーフィルタＣＦ（赤色カラーフィルタＲＣＦ）は、第２基板ＳＵ２の、第１基板ＳＵ１と対向する面に設けられる。カラーフィルタＣＦの上にオーバーコート層ＯＣ、第２共通電極ＣＥ２、第２配向膜ＡＬ２の順に積層される。カラーフィルタＣＦは、第１反射表示画素ＲＰｘ１の一部を覆うのみで第１反射表示画素ＲＰｘ１の全面には設けられていない。つまり、カラーフィルタＣＦの面積は、カラーフィルタＣＦと重なる金属電極ＭＥの面積よりも小さい。

これにより、光Ｌｒ２はカラーフィルタＣＦを通過して金属電極ＭＥに入射する。そして、金属電極ＭＥで反射された光Ｌｒ２のうち一部の成分は、カラーフィルタＣＦを通過しないで第２基板ＳＵ２側の外部に出射される。これにより、表示装置ＤＳＰは、反射表示画素ＲＰｘの反射表示における反射率を確保できる。この際、カラーフィルタＣＦが設けられた部分のカラー表示と、カラーフィルタＣＦが設けられていない部分の高反射率の白表示とが加法混色されて、高反射率のカラー表示を実現できる。

以上のように、第５実施形態では、第１反射表示画素ＲＰｘ１、第２反射表示画素ＲＰｘ２及び第３反射表示画素ＲＰｘ３を有することで、反射表示もカラー表示とすることができる。これにより、表示装置ＤＳＰは、主に高照度での色純度を向上することができる。

なお、図１８に示す複数の反射表示画素ＲＰｘ及び複数の発光表示画素ＥＰｘの配置は、あくまで一例であり、適宜変更することができる。また、図１８は模式的に示した平面図であり、金属電極ＭＥ、画素電極ＰＥ、カラーフィルタＣＦ、アノード電極ＡＤ、発光素子ＬＥＤの平面視での形状は、矩形状に限定されず、円形状、多角形状等、他の形状でもよい。また、第５実施形態においても、上述した第１実施形態から第４実施形態及び第１変形例から第７変形例の構成を適用することができる。

以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。上述した各実施形態及び各変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。

ＡＤ アノード電極
ＡＤａ アノード電極底部
ＡＤｂ アノード電極傾斜部
ＣＣ 導電性接続部材
ＣＤ カソード電極
ＣＥ１ 第１共通電極
ＣＥ２ 第２共通電極
ＣＦ カラーフィルタ
ＣＨ１、ＣＨ２、ＣＨ３、ＣＨ４ コンタクトホール
ＣＬ、ＣＬＬ 接続層
ＤＳＰ 表示装置
ＤＲＴ、ＤＴＲＬ 駆動トランジスタ
ＥＰｘ 発光表示画素
ＥＰｘ１ 第１発光表示画素
ＥＰｘ２ 第２発光表示画素
ＥＰｘ３ 第３発光表示画素
ＦＬ 蛍光体層
ＦＬ１ 第１蛍光体層
ＦＬ２ 第２蛍光体層
ＬＣ 液晶層
ＬＥＤ 発光素子
ＬＬ１ 第１平坦化層
ＬＬ２ 第２平坦化層
ＬＰＬ 光取出し層
ＬＰＬａ 側部
ＬＰＬｂ 傾斜部
ＬＰＬｃ 延出部
ＬＰＬｄ 頂部
ＭＥ 金属電極
Ｐｉｘ、Ｐｘ 画素
ＰＴ、ＰＲ 凸状構造
ＲＰｘ１ 第１反射表示画素
ＲＰｘ２ 第２反射表示画素
ＲＰｘ３ 第３反射表示画素
ＳＵ１ 第１基板
ＳＵ２ 第２基板
ＳＵＬＥＤ 発光素子基板
ＷＬ 壁状構造

Claims (17)

1. 第１基板と、
   前記第１基板と対向する第２基板と、
   前記第１基板と前記第２基板との間に設けられた無機発光素子と、
   アノード電極を介して前記無機発光素子と電気的に接続された第１トランジスタと、
   前記無機発光素子を覆う絶縁層と、
   前記第１基板と前記第２基板との間に設けられた液晶層と、
   前記液晶層を挟んで対向する画素電極及び共通電極と、を有し、
   前記第１基板の一方の面に、前記第１トランジスタ、前記アノード電極、前記無機発光素子、前記絶縁層、前記画素電極、前記液晶層、前記共通電極、前記第２基板の順に積層されている
   表示装置。
2. 前記画素電極と電気的に接続された反射電極と、
   前記画素電極及び前記反射電極と電気的に接続された第２トランジスタと、を有する
   請求項１に記載の表示装置。
3. 前記反射電極は、前記アノード電極と同層に設けられ、
   前記画素電極は、前記絶縁層に設けられたコンタクトホールを介して前記反射電極と電気的に接続される
   請求項２に記載の表示装置。
4. 前記反射電極は、前記アノード電極と同層に設けられ、前記絶縁層に設けられた導電性接続部材を介して前記画素電極と電気的に接続される
   請求項２に記載の表示装置。
5. 前記アノード電極は、金属材料を含み、前記第１基板の法線方向からの平面視で、前記無機発光素子よりも外側に延出する
   請求項１から請求項４のいずれか１項に記載の表示装置。
6. 前記画素電極は、複数の前記無機発光素子と、複数の前記無機発光素子にそれぞれ接続された複数の前記アノード電極とに重なる領域に亘って設けられる
   請求項１から請求項５のいずれか１項に記載の表示装置。
7. 透光性を有し、前記無機発光素子の少なくとも一部を覆う無機絶縁層を有し、
   前記無機絶縁層は、
   前記無機発光素子の側面に設けられた側部と、
   前記側部の下端側に設けられ、前記第１基板の法線方向からの平面視で、前記側部よりも無機発光素子の外側に延出する延出部と、を含む
   請求項１から６のいずれか１項に記載の表示装置。
8. 前記延出部は前記アノード電極の上に設けられる
   請求項７に記載の表示装置。
9. 前記無機絶縁層の表面に、複数の凹部又は複数の凸部が設けられる
   請求項７又は請求項８に記載の表示装置。
10. 前記アノード電極は、凹状構造を有し、
    前記無機発光素子は、前記凹状構造の内部に配置される
    請求項１から請求項９のいずれか１項に記載の表示装置。
11. 前記絶縁層を介して前記無機発光素子の側面と対向する壁状構造を有し、
    前記アノード電極は、
    前記無機発光素子と接続されるアノード電極底部と、
    前記壁状構造に沿って設けられ前記無機発光素子の側面と対向し、前記アノード電極底部に対して傾斜するアノード電極傾斜部と、を有する
    請求項１０に記載の表示装置。
12. 前記アノード電極の前記凹状構造の内部に設けられ、少なくとも前記無機発光素子の側面を覆う蛍光体層を有する
    請求項１０又は請求項１１に記載の表示装置。
13. 前記第２基板の前記第１基板と対向する面にカラーフィルタが設けられ
    前記カラーフィルタは、前記画素電極、前記液晶層及び前記共通電極を介して前記蛍光体層と対向する
    請求項１２に記載の表示装置。
14. 前記蛍光体層は、第１蛍光体層と、第２蛍光体層とを有し、
    前記第１蛍光体層は、前記無機発光素子の少なくとも側面を覆って設けられ、
    前記第２蛍光体層は、前記無機発光素子の上面及び前記第１蛍光体層を覆って設けられる
    請求項１２又は請求項１３に記載の表示装置。
15. 前記無機発光素子と前記液晶層との間に設けられ、前記無機発光素子の上面を覆う反射層を有する
    請求項１２から請求項１４のいずれか１項に記載の表示装置。
16. 前記アノード電極は、複数の凸部が設けられている、
    請求項１から請求項１５のいずれか１項に記載の表示装置。
17. 前記画素は、複数の反射表示画素と、複数の発光表示画素と、を有し、
    複数の前記反射表示画素のそれぞれに設けられ、前記反射表示画素の一部を覆うカラーフィルタと、を有する
    請求項１から請求項１６のいずれか１項に記載の表示装置。

Images