JP7266387B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP7266387B2
JP7266387B2 JP2018212437A JP2018212437A JP7266387B2 JP 7266387 B2 JP7266387 B2 JP 7266387B2 JP 2018212437 A JP2018212437 A JP 2018212437A JP 2018212437 A JP2018212437 A JP 2018212437A JP 7266387 B2 JP7266387 B2 JP 7266387B2
Authority
JP
Japan
Prior art keywords
layer
light emitting
emitting element
substrate
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018212437A
Other languages
English (en)
Other versions
JP2020080361A (ja
JP2020080361A5 (ja
Inventor
理 伊東
雅延 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2018212437A priority Critical patent/JP7266387B2/ja
Priority to PCT/JP2019/036148 priority patent/WO2020100407A1/ja
Publication of JP2020080361A publication Critical patent/JP2020080361A/ja
Priority to US17/316,938 priority patent/US11942583B2/en
Publication of JP2020080361A5 publication Critical patent/JP2020080361A5/ja
Application granted granted Critical
Publication of JP7266387B2 publication Critical patent/JP7266387B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • H01L33/465Reflective coating, e.g. dielectric Bragg reflector with a resonant cavity structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/501Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502Wavelength conversion materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/505Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/54Encapsulations having a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0233Structure of the redistribution layers
    • H01L2224/02331Multilayer structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0235Shape of the redistribution layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0239Material of the redistribution layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026Bonding areas specifically adapted for layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05075Plural internal layers
    • H01L2224/0508Plural internal layers being stacked
    • H01L2224/05082Two-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/05186Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05541Structure
    • H01L2224/05548Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/05686Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405Shape
    • H01L2224/24051Conformal with the semiconductor or solid-state device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24101Connecting bonding areas at the same height
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24105Connecting bonding areas at different heights
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/29294Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201Structure
    • H01L2224/32012Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832Applying energy for connecting
    • H01L2224/83201Compression bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83894Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83895Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • H01L2924/10157Shape being other than a cuboid at the active surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156Side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/501Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502Wavelength conversion materials
    • H01L33/504Elements with two or more wavelength conversion materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • H01L33/60Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)

Description

本発明は、表示装置に関する。
表示素子として有機発光ダイオード(OLED:Organic Light Emitting Diode)や無機発光ダイオード(マイクロLED(micro LED))を用いた表示装置が知られている。マイクロLEDは、サイズが小さく高輝度であるため、表示装置の発光素子に適している。特許文献1に記載された表示装置において、青色発光ダイオードを赤色又は緑色を表示する画素に用いている。青色発光ダイオードの光は、光変換構造により赤色又は緑色に変換される。また、特許文献2は、青色発光ダイオードを光源として用いた液晶表示装置が記載されている。
米国特許出願公開第2017/0139276号明細書 特開2010-66437号公報
無機発光ダイオードを用いた表示装置は、光取出し効率の向上が望まれている。特許文献1において、光変換構造として蛍光体を用いた場合には、蛍光体は等方的に発光するため、表示面側への光取出し効率が低下する可能性がある。また、特許文献2は、液晶表示装置であり、表示素子として無機発光ダイオードを用いた構成について記載されていない。
本発明は、光取出し効率を向上させることができる表示装置を提供することを目的とする。
本発明の一態様の表示装置は、第1基板と、前記第1基板に設けられた複数の画素と、複数の前記画素の各々に設けられる発光素子と、前記発光素子の少なくとも上面を覆う蛍光体層と、前記発光素子の側面と対向する第1反射層と、前記蛍光体層の側面に設けられ、前記第1基板の法線方向において、前記第1反射層と離隔して、前記第1反射層よりも前記第1基板から離れて配置される第2反射層と、を有する。
図1は、第1実施形態に係る表示装置を模式的に示す斜視図である。 図2は、複数の画素を示す平面図である。 図3は、画素回路を示す回路図である。 図4は、図2におけるIV-IV’断面図である。 図5は、図4の発光素子を拡大して示す断面図である。 図6は、カソード電極とカソード接続線との接続を説明するための平面図である。 図7は、アノード電極で反射された光の進行方向を説明するための説明図である。 図8は、アノード電極で反射された光の進行方向の他の例を説明するための説明図である。 図9は、蛍光分布角度と蛍光強度との関係を示すグラフである。 図10は、図2におけるX-X’断面図である。 図11は、第1実施形態の第1変形例に係る表示装置の複数の画素を示す平面図である。 図12は、第1実施形態の第2変形例に係る表示装置の複数の画素を示す平面図である。 図13は、第1実施形態の第3変形例に係る表示装置を示す断面図である。 図14は、第1実施形態の第4変形例に係る表示装置を示す断面図である。 図15は、第2実施形態に係る表示装置を示す断面図である。 図16は、第3実施形態に係る表示装置を示す断面図である。 図17は、第4実施形態に係る表示装置を示す断面図である。 図18は、発光素子からの光が、光取出し層を伝播する様子を説明するための説明図である。 図19は、第4実施形態の第5変形例に係る表示装置において、光取出し層を拡大して示す断面図である。 図20は、第4実施形態の第6変形例に係る表示装置において、光取出し層を拡大して示す断面図である。 図21は、第4実施形態の第7変形例に係る表示装置において、光取出し層を拡大して示す断面図である。 図22は、第4実施形態の第8変形例に係る表示装置において、光取出し層を拡大して示す断面図である。 図23は、第5実施形態に係る表示装置を示す断面図である。 図24は、第5実施形態の第9変形例に係る表示装置を示す断面図である。 図25は、第6実施形態に係る表示装置を模式的に示す斜視図である。 図26は、第6実施形態に係る表示装置を示す断面図である。 図27は、第6実施形態の第10変形例に係る表示装置を示す断面図である。
本発明を実施するための形態(実施形態)につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
(第1実施形態)
図1は、第1実施形態に係る表示装置を模式的に示す斜視図である。図1に示すように、表示装置DSPは、第1基板SU1と、第2基板SU2と、画素Pixと、周辺回路GCと、接続部CNとを有する。図1には、第1基板SU1上の構成を透過して示す。第1基板SU1、複数のトランジスタ、複数の容量及び各種配線等により、各画素Pixを駆動するためのアレイ基板SUAが構成される。アレイ基板SUAは、駆動回路基板であり、バックプレーン又はアクティブマトリクス基板とも呼ばれる。駆動IC(Integrated Circuit)は、接続部CNを介して接続される。
図1に示すように、表示装置DSPは、表示領域DAと、周辺領域GAとを有する。表示領域DAは、表示部DPと重なって配置され、画像を表示する領域である。周辺領域GAは、表示部DPと重ならない領域であり、表示領域DAの外側に配置される。第2基板SU2は、表示部DPにおいて第1基板SU1に重なっている。
表示部DPは複数の画素Pixを有し、複数の画素Pixは、表示領域DAにおいて、第1方向Dx及び第2方向Dyに配列される。なお、第1方向Dx及び第2方向Dyは、第1基板SU1の表面に対して平行な方向である。第1方向Dxは、第2方向Dyと直交する。ただし、第1方向Dxは、第2方向Dyと直交しないで交差してもよい。第3方向Dzは、第1方向Dx及び第2方向Dyと直交する方向である。第3方向Dzは、例えば、第1基板SU1の法線方向に対応する。なお、以下、平面視とは、第3方向Dzから見た場合の位置関係を示す。
周辺回路GC及び接続部CNは、周辺領域GAに設けられる。接続部CNは、周辺領域GAのうち第2基板SU2と重ならない領域に設けられる。周辺回路GCは、駆動ICからの各種制御信号に基づいて複数のゲート線(例えば、リセット制御信号線RSL、出力制御信号線MSL、画素制御信号線SSL、初期化制御信号線ISL(図3参照))を駆動する回路である。周辺回路GCは、複数のゲート線を順次又は同時に選択し、選択されたゲート線にゲート駆動信号を供給する。これにより、周辺回路GCは、ゲート線に接続された複数の画素Pixを選択する。
駆動ICは、表示装置DSPの表示を制御する回路である。駆動ICは、第1基板SU1の接続部CNに接続されたフレキシブルプリント基板やリジット基板の上にCOF(Chip On Film)として実装されてもよい。これに限定されず、駆動ICは、第1基板SU1の周辺領域GAにCOG(Chip On Glass)として実装されてもよい。
図2は、複数の画素を示す平面図である。図2に示すように、1つの画素Pixは、例えば、第1画素PxRと、第2画素PxGと、第3画素PxBとを有する。第1画素PxRは、第1色としての原色の赤色を表示する。第2画素PxGは、第2色としての原色の緑色を表示する。第3画素PxBは、第3色としての原色の青色を表示する。図2に示すように、1つの画素Pixにおいて、第1画素PxRと第2画素PxGと第3画素PxBとは第1方向Dxで並ぶ。なお、第1色、第2色、第3色は、それぞれ赤色、緑色、青色に限られず、補色などの任意の色を選択することができる。以下において、第1画素PxRと、第2画素PxGと、第3画素PxBとをそれぞれ区別する必要がない場合、画素Pxという。
第1画素PxRは、第2青色発光素子BLED2とアノード電極ADと蛍光体層RFとを有する。第2青色発光素子BLED2は、青色の光を出射する。蛍光体層RFは、第2青色発光素子BLED2から出射された光を波長変換して赤色の光を出射する。第2画素PxGは、緑色発光素子GLEDとアノード電極ADと光散乱層LSLとを有する。緑色発光素子GLEDは緑色の光を出射する。光散乱層LSLは、緑色発光素子GLEDから出射された光を散乱させる。第3画素PxBは、第1青色発光素子BLED1とアノード電極ADと光散乱層LSLとを有する。第1青色発光素子BLED1は、青色の光を出射する。光散乱層LSLは、第1青色発光素子BLED1から出射された光を散乱させる。
本実施形態では、第2青色発光素子BLED2と蛍光体層RFとの組み合わせで第1画素PxRを構成している。第2青色発光素子BLED2は、赤色発光素子に比べて発光効率が高いため、第1画素PxRとして赤色発光素子を用いた場合に比べて、表示装置DSPは、全体として発光効率を向上させることができる。
図2では、画素回路PICAの各種配線のうち、映像信号線SL、アノード電源線IPL及び画素制御信号線SSLを示している。映像信号線SL及びアノード電源線IPLは、第2方向Dyに延出している。一対の映像信号線SL及びアノード電源線IPLは、第1方向Dxに複数配列されている。画素制御信号線SSLは、第1方向Dxに延出し、平面視で、映像信号線SL及びアノード電源線IPLと交差する。コンタクトホールCHは、一対の映像信号線SL及びアノード電源線IPLと、画素制御信号線SSLとで形成される格子中に配置される。複数のコンタクトホールCHは、第1方向Dxに配列される。
図2において、複数のコンタクトホールCHの配列に対して、第1青色発光素子BLED1及び第2青色発光素子BLED2は第2方向Dyの一方に配置され、緑色発光素子GLEDは第2方向Dyの他方に配置される。言い換えると、第1青色発光素子BLED1及び第2青色発光素子BLED2と、緑色発光素子GLEDとの間に、複数のコンタクトホールCH及び画素制御信号線SSLが設けられる。なお、以下において、第1青色発光素子BLED1、第2青色発光素子BLED2及び緑色発光素子GLEDをそれぞれ区別する必要がない場合、発光素子LEDという。
表示装置DSPは、第1画素PxR、第2画素PxG及び第3画素PxBにおいて、各発光素子LEDと、蛍光体層RF又は光散乱層LSLの組み合わせで構成され、それぞれ異なる光を出射することで画像を表示する。発光素子LEDは、平面視で、3μm以上、100μm以下程度の大きさを有する無機発光ダイオード(LED:Light Emitting Diode)チップであり、マイクロLED(micro LED)と呼ばれる。各画素にマイクロLEDを備える表示装置DSPは、マイクロLED表示装置とも呼ばれる。なお、マイクロLEDのマイクロは、発光素子LEDの大きさを限定するものではない。
なお、複数の画素Px及び発光素子LEDの配置は、図2に示す構成に限定されない。例えば、第1青色発光素子BLED1、第2青色発光素子BLED2及び緑色発光素子GLEDは、第1方向Dxに隣り合っていてもよい。また、第1青色発光素子BLED1と第2青色発光素子BLED2とが、第1方向Dxに隣り合い、緑色発光素子GLEDと第1青色発光素子BLED1とが第2方向Dyに隣り合うように配置されていてもよい。
発光素子LEDは、アノード電極ADに接続される。また、アノード電極ADは、平面視で、発光素子LEDの内側から外側に延出し、発光素子LEDの周囲に設けられる。蛍光体層RF及び光散乱層LSLは、平面視で、それぞれアノード電極ADに重なる領域に設けられる。
図3は、画素回路を示す回路図である。図3は、1つの画素Pxに設けられた画素回路PICAを示しており、画素回路PICAは複数の画素Pxのそれぞれに設けられている。図3に示すように、画素回路PICAは、発光素子LEDと、5つのトランジスタと、2つの容量とを含む。具体的には、画素回路PICAは、駆動トランジスタDRT、出力トランジスタBCT、初期化トランジスタIST、画素選択トランジスタSST及びリセットトランジスタRSTを含む。駆動トランジスタDRT、出力トランジスタBCT、初期化トランジスタIST、画素選択トランジスタSST及びリセットトランジスタRSTは、それぞれn型TFT(Thin Film Transistor)で構成される。また、画素回路PICAは、第1容量Cs1及び第2容量Cs2を含む。
発光素子LEDのカソード(カソード端子ELED2(図5参照))は、カソード電源線CDLに接続される。また、発光素子LEDのアノード(アノード端子ELED1(図5参照))は、駆動トランジスタDRT及び出力トランジスタBCTを介してアノード電源線IPLに接続される。アノード電源線IPLには、アノード電源電位PVDDが供給される。カソード電源線CDLには、カソード電源電位PVSSが供給される。アノード電源電位PVDDは、カソード電源電位PVSSよりも高い電位である。
アノード電源線IPLは、画素Pxに、駆動電位であるアノード電源電位PVDDを供給する。具体的には、発光素子LEDは、アノード電源電位PVDDとカソード電源電位PVSSとの電位差(PVDD-PVSS)により順方向電流(駆動電流)が供給され発光する。つまり、アノード電源電位PVDDは、カソード電源電位PVSSに対し、発光素子LEDを発光させる電位差を有している。発光素子LEDのアノード端子ELED1はアノード電極ADに接続され、アノード電極ADとアノード電源線IPLと間に等価回路として、第2容量Cs2が接続される。
駆動トランジスタDRTのソース電極は、アノード電極ADを介して発光素子LEDのアノード端子ELED1に接続され、ドレイン電極は、出力トランジスタBCTのソース電極に接続される。駆動トランジスタDRTのゲート電極は、第1容量Cs1、画素選択トランジスタSSTのドレイン電極及び初期化トランジスタISTのドレイン電極に接続される。
出力トランジスタBCTのゲート電極は、出力制御信号線MSLに接続される。出力制御信号線MSLには、出力制御信号BGが供給される。出力トランジスタBCTのドレイン電極は、アノード電源線IPLに接続される。
初期化トランジスタISTのソース電極は、初期化電源線INLに接続される。初期化電源線INLには、初期化電位Viniが供給される。初期化トランジスタISTのゲート電極は、初期化制御信号線ISLに接続される。初期化制御信号線ISLには、初期化制御信号IGが供給される。すなわち、駆動トランジスタDRTのゲート電極には、初期化トランジスタISTを介して初期化電源線INLが接続される。
画素選択トランジスタSSTのソース電極は、映像信号線SLに接続される。映像信号線SLには、映像信号Vsigが供給される。画素選択トランジスタSSTのゲート電極には、画素制御信号線SSLが接続されている。画素制御信号線SSLには、画素制御信号SGが供給される。
リセットトランジスタRSTのソース電極は、リセット電源線RLに接続される。リセット電源線RLには、リセット電源電位Vrstが供給される。リセットトランジスタRSTのゲート電極には、リセット制御信号線RSLが接続される。リセット制御信号線RSLには、リセット制御信号RGが供給される。リセットトランジスタRSTのドレイン電極は、発光素子LEDのアノード端子ELED1及び駆動トランジスタDRTのソース電極に接続される。
リセットトランジスタRSTのドレイン電極と、駆動トランジスタDRTのゲート電極との間に、等価回路として、第1容量Cs1が設けられる。画素回路PICAは、第1容量Cs1及び第2容量Cs2により、駆動トランジスタDRTの寄生容量とリーク電流とによるゲート電圧の変動を抑制することができる。
駆動トランジスタDRTのゲート電極には、映像信号Vsig(または、階調信号)に応じた電位が供給される。つまり、駆動トランジスタDRTは、出力トランジスタBCTを介して供給されたアノード電源電位PVDDに基づいて、映像信号Vsigに応じた電流を発光素子LEDに供給する。このように、アノード電源線IPLに供給されたアノード電源電位PVDDは、駆動トランジスタDRT及び出力トランジスタBCTによって降下するため、発光素子LEDのアノード端子ELED1には、アノード電源電位PVDDよりも低い電位が供給される。
第2容量Cs2の一方の電極には、アノード電源線IPLを介してアノード電源電位PVDDが供給され、第2容量Cs2の他方の電極には、アノード電源電位PVDDよりも低い電位が供給される。つまり、第2容量Cs2の一方の電極には、第2容量Cs2の他方の電極よりも高い電位が供給される。第2容量Cs2の一方の電極は、例えば、アノード電源線IPLであり、第2容量Cs2の他方の電極は、駆動トランジスタDRTのアノード電極AD及びこれに接続されたアノード接続電極である。
表示装置DSPにおいて、周辺回路GC(図1参照)は、複数の画素行を、先頭行(例えば、図1中の表示領域DAにおいて、最上部に位置する画素行)から順番に選択する。駆動ICは、選択された画素行の画素Pxに映像信号Vsig(映像書き込み電位)を書き込み、発光素子LEDを発光させる。駆動ICは、1水平走査期間ごとに、映像信号線SLに映像信号Vsigを供給し、リセット電源線RLにリセット電源電位Vrstを供給し、初期化電源線INLに初期化電位Viniを供給する。表示装置DSPは、これらの動作が1フレームの画像ごとに繰り返される。
なお、上述した図3に示す画素回路PICAの構成は適宜変更することができる。例えば1つの画素Pxでの配線の数及びトランジスタの数は異なっていてもよい。また、画素回路PICAはカレントミラー回路等であってもよい。
次に、図4から図6を参照しつつ、発光素子LED、蛍光体層RF及び反射層(第1反射層RFL1及び第2反射層RFL2)の具体的な構成例について説明する。図4は、図2におけるIV-IV’断面図である。図4は、第1画素PxRの断面構造を示す。
図4に示すように、表示装置DSPは、アレイ基板SUAと、対向基板SUBとを有する。アレイ基板SUAにおいて、第1基板SU1の一方の面に、遮光層LS、アンダーコート層UC、半導体層PS、ゲート絶縁膜GZL、走査配線GL、層間絶縁膜LZL、アノード電源線IPL及び台座BS、第1平坦化層LL1、共通電極CE、容量窒化膜LSN、画素電極PE、アノード電極AD及び壁状構造WL、接続層CL、第2青色発光素子BLED2及び第2平坦化層LL2、カソード電極CDの順に設けられている。なお、第1基板SU1の一方の面は、第2基板SU2と対向する面である。
対向基板SUBにおいて、第2基板SU2の一方の面に、赤色カラーフィルタRCF、蛍光体層RF、第2反射層RFL2及び充填層FILの順に設けられている。なお、第2基板SU2の一方の面は、第1基板SU1と対向する面である。第2基板SU2の他方の面に、円偏光板CPLが設けられている。アレイ基板SUAと、対向基板SUBとは、蛍光体層RFが第2青色発光素子BLED2の上面を覆うように対向して貼り合わされる。充填層FILは、アレイ基板SUAと、対向基板SUBとが組み合わされたときに、壁状構造WLと第2反射層RFL2との隙間を埋めるように形成される。
本明細書において、第1基板SU1の表面に垂直な方向において、第1基板SU1から第2基板SU2に向かう方向を「上側」とする。また、第2基板SU2から第1基板SU1に向かう方向を「下側」とする。
第2青色発光素子BLED2は、第1基板SU1の上に設けられる。第1基板SU1は絶縁基板であり、例えば、ガラス基板、樹脂基板又は樹脂フィルム等が用いられる。第1基板SU1は、例えば、厚さ100μmのホウケイ酸ガラスを用いることができる。
駆動トランジスタDTRは、第1基板SU1の一方の面側に設けられる。図4では、画素回路PICAの複数のトランジスタのうち、駆動トランジスタDTRを示す。出力トランジスタBCT、初期化トランジスタIST、画素選択トランジスタSST及びリセットトランジスタRSTも第1基板SU1の一方の面側に設けられる。出力トランジスタBCT、初期化トランジスタIST、画素選択トランジスタSST及びリセットトランジスタRSTの積層構造は、駆動トランジスタDTRと類似した構成であり、詳細な説明は省略する。
遮光層LSは、層厚50nm程度のモリブデンタングステン(MoW)合金膜である。遮光層LSは、第1基板SU1よりも光の透過率が小さい材料で形成され、半導体層PSの下に設けられる。アンダーコート層UCは、窒化珪素(SiN)層と酸化珪素(SiO)層の積層体で、層厚はそれぞれ100nm、150nm程度である。半導体層PSは、例えばポリシリコンであり、アモルファスシリコン層をレーザアニール法で多結晶化したものである。半導体層PSの層厚は、例えば50nm程度である。
ゲート絶縁膜GZLは、層厚100nm程度の酸化珪素層である。走査配線GLは、層厚300nm程度のモリブデンタングステン合金膜である。走査配線GLは、画素選択トランジスタSSTのドレイン線と、初期化トランジスタISTのドレイン線とが合流した配線である。第1基板SU1の法線方向において、半導体層PSと走査配線GLとの間にゲート絶縁膜GZLが設けられる。層間絶縁膜LZLは、酸化珪素層と窒化珪素層の積層体であり、層厚はそれぞれ350nm、375nm程度である。
アノード電源線IPL及び台座BSは、同層に設けられ、それぞれ、チタン(Ti)、アルミニウム(Al)、チタン(Ti)の3層積層膜である。各層の層厚は、それぞれ、100nm、400nm、200nm程度である。アノード電源線IPLのうち、半導体層PSと重なる部分が駆動トランジスタDTRのドレイン電極DEとして機能する。台座BSのうち、半導体層PSと重なる部分が駆動トランジスタDTRのソース電極SEとして機能する。ドレイン電極DE及びソース電極SEは、それぞれ、層間絶縁膜LZL及びゲート絶縁膜GZLに設けられたコンタクトホールを介して半導体層PSと接続される。
第1平坦化層LL1及び第2平坦化層LL2は、有機絶縁膜であり、層厚はそれぞれ2μm、10μm程度である。共通電極CE、画素電極PE及びカソード電極CDは、インジウムスズ酸化物(ITO、Indium Tin Oxide)であり、層厚は、それぞれ50nm、50nm、100nm程度である。容量窒化膜LSNは、低温成膜した窒化珪素層であり、層厚は120nm程度である。容量窒化膜LSNは、第1基板SU1の法線方向において、共通電極CEと画素電極PEとの間に設けられる。
壁状構造WLは、発光素子LEDの側面と対向して設けられている。壁状構造WLは、発光素子LEDの周囲を囲むように容量窒化膜LSNの上に設けられる。壁状構造WLと容量窒化膜LSNとで形成される凹部内に画素電極PE、アノード電極AD、接続層CL、発光素子LED及び第2平坦化層LL2が設けられる。壁状構造WLの材料として、例えば、ノボラック樹脂と感光材のナフトキノンから構成されるポジ型ホトレジストや、アクリル樹脂から成るネガ型レジスト等を用いることができる。あるいはまた、ネガ型レジスト形成後にその側面をポジ型ホトレジストで被覆して形成してもよい。
アノード電極ADは、ITO、銀(Ag)、ITOの積層体である。アノード電極ADは、画素電極PEの上に設けられ、第1平坦化層LL1に設けられたコンタクトホールCHを介して台座BSに接続される。アノード電極ADは、アノード電極底部ADaとアノード電極傾斜部ADbとを含む。アノード電極底部ADaは容量窒化膜LSNの上に設けられ、第2青色発光素子BLED2と重なる領域及び第2青色発光素子BLED2と重ならない領域に亘って設けられる。アノード電極傾斜部ADbは、アノード電極底部ADaの端部と接続され、壁状構造WLの内壁面に沿って傾斜して設けられる。アノード電極傾斜部ADbは、第2平坦化層LL2を挟んで第2青色発光素子BLED2の側面と対向する。アノード電極ADは、光を反射する金属材料が用いられており、第2青色発光素子BLED2からの光を反射する第1反射層RFL1としても機能する。
接続層CLは、銀ペーストにより形成され、第1基板SU1と発光素子LEDとの間において、アノード電極ADの上に設けられる。第2青色発光素子BLED2は、接続層CLの上に設けられ、接続層CLと電気的に接続される。つまり第2青色発光素子BLED2は、接続層CLを介してアノード電極ADと電気的に接続される。
第2平坦化層LL2は、第2青色発光素子BLED2の側面を覆って、壁状構造WL及びアノード電極ADで形成される凹部内に設けられる。つまり、第2平坦化層LL2は、第2青色発光素子BLED2の側面を覆って、第2青色発光素子BLED2とアノード電極AD(第1反射層RFL1)との間に設けられる。第2平坦化層LL2の上面の位置は、壁状構造WLの上面と一致する。
対向基板SUBにおいて、第2基板SU2は、第1基板SU1と同様に、例えば、厚さ100μmのホウケイ酸ガラスを用いることができる。
赤色カラーフィルタRCFは、蛍光体層RFの上、すなわち、第1基板SU1の法線方向において、蛍光体層RFと対向基板SUBとの間に設けられる。赤色カラーフィルタRCFは、赤色顔料を混合したネガ型レジストをパターニングして形成される。赤色カラーフィルタRCFの層厚は、例えば2μm程度である。赤色カラーフィルタRCFは、第2青色発光素子BLED2から出射された青色の波長成分の光を吸収して、第2基板SU2側に出射される光の色純度を向上させることができる。また、赤色カラーフィルタRCFは、緑色及び青色の光を吸収するので、蛍光体RFが外光によって発光することを抑制できる。
蛍光体層RFは、赤色カラーフィルタRCFと重なって設けられる。蛍光体層RF及び赤色カラーフィルタRCFの側面は、基板の法線方向(第3方向Dz)に対して傾斜している。蛍光体層RFの下面の面積は、赤色カラーフィルタRCFの上面の面積よりも小さい。蛍光体層RFは、赤色発光の量子ドットを混合したネガ型レジストをパターニングして形成される。蛍光体層RFの層厚は、例えば30μm程度である。
量子ドットは、カドミウムセレン(CdSe)のコア構造と、これを取り巻く硫化亜鉛(ZnS)のシェル構造で構成される。量子ドットの粒子径は、波長630nmに蛍光の極大波長を示すように調整されており、吸収スペクトルは連続的で、第2青色発光素子BLED2の極大発光波長においても十分な吸収を示す。また、シェル構造の表面にはネガ型レジストとの相溶性を向上するための有機分子鎖を有する。なお、これに限定されず、非カドミウム系の量子ドットも適用可能である。非カドミウム系の量子ドットとして、燐化インジウム(InP)のコア構造と、硫化亜鉛(ZnS)のシェル構造で構成されるものが挙げられる。
第2反射層RFL2は、金属材料、例えばアルミニウム(Al)が用いられる。第2反射層RFL2の層厚は、例えば100nm程度である。第2反射層RFL2は、蛍光体層RF及び赤色カラーフィルタRCFの側面に亘って設けられる。
充填層FILは、有機絶縁膜であり、第2反射層RFL2、蛍光体層RF及び赤色カラーフィルタRCFの周囲に設けられる。
アレイ基板SUAと、対向基板SUBとは、第2平坦化層LL2と蛍光体層RFとが重なるように、また、壁状構造WLと充填層FILとが重なるように貼り合わされる。これにより、蛍光体層RFが第2青色発光素子BLED2及び第2平坦化層LL2の上面を覆って設けられる。
また、第2反射層RFL2は、蛍光体層RFの側面に設けられ、第1基板SU1の法線方向において、第1反射層RFL1(アノード電極AD)よりも第1基板SU1から離れて配置される。アノード電極傾斜部ADb及び第2反射層RFL2は、第1基板SU1の法線方向に対して傾斜する。第2反射層RFL2の下端と、アノード電極傾斜部ADbの上端との間には、絶縁層として第2平坦化層LL2が設けられる。第2反射層RFL2の下端側の開口部分は、アノード電極ADの上端側の開口部分と、平面視で重なる。断面形状において、第2反射層RFL2は、アノード電極ADのアノード電極傾斜部ADbと同一直線上に配置される。ただし、これに限定されず、第2反射層RFL2は、アノード電極ADのアノード電極傾斜部ADbとずれた位置に設けられていてもよい。例えば、第2反射層RFL2の下端側の開口部分は、アノード電極ADの上端側の開口部分よりも大きい面積を有していてもよい。
なお、各層の材料及び層厚はあくまで一例であり、適宜変更することができる。例えば、半導体層PSは、ポリシリコンに限定されず、アモルファスシリコン、微結晶酸化物半導体、アモルファス酸化物半導体、低温ポリシリコン(LTPS:Low Temperature Polycrystalline Silicone)又は窒化ガリウム(GaN)であってもよい。酸化物半導体としては、IGZO、酸化亜鉛(ZnO)、ITZOが例示される。IGZOは、インジウムガリウム亜鉛酸化物である。ITZOは、インジウムスズ亜鉛酸化物である。また、図4に示す例では、駆動トランジスタDTRは、いわゆるトップゲート構造である。ただし、駆動トランジスタDTRは、半導体層PSの下側にゲート電極が設けられたボトムゲート構造でもよく、半導体層PSの上側及び下側の両方にゲート電極が設けられたデュアルゲート構造でもよい。
次に、発光素子LEDの構成について説明する。図5は、図4の発光素子を拡大して示す断面図である。なお、図5では、第2青色発光素子BLED2の断面構造を示しているが、第1青色発光素子BLED1及び緑色発光素子GLEDも同様の積層構造である。図5に示すように、第2青色発光素子BLED2は、発光素子基板SULED、n型クラッド層NC、発光層EM、p型クラッド層PC、アノード端子ELED1及びカソード端子ELED2を有する。発光素子基板SULEDの上に、n型クラッド層NC、発光層EM、p型クラッド層PC及びカソード端子ELED2の順に積層される。アノード端子ELED1は、発光素子基板SULEDと接続層CLとの間に設けられる。
青色の光を出射する第1青色発光素子BLED1及び第2青色発光素子BLED2において、発光層EMは、窒化インジウムガリウム(InGaN)であり、インジウムとガリウムの組成比は、例えば0.2:0.8である。p型クラッド層PCとn型クラッド層NCは、窒化ガリウム(GaN)である。発光素子基板SULEDは、炭化珪素(SiC)である。
緑色の光を出射する緑色発光素子GLEDにおいて、発光層EMは、窒化インジウムガリウム(InGaN)であり、インジウムとガリウムの組成比は、例えば0.45:0.55である。p型クラッド層PCとn型クラッド層NCは、窒化ガリウム(GaN)である。発光素子基板SULEDは、炭化珪素(SiC)である。
第1青色発光素子BLED1、第2青色発光素子BLED2及び緑色発光素子GLEDのアノード端子ELED1及びカソード端子ELED2は、いずれもアルミニウムである。
緑色発光素子GLEDの極大発光波長は、530nmである。第1青色発光素子BLED1及び第2青色発光素子BLED2の極大発光波長は、450nmである。
各発光素子LEDの製造工程において、製造装置は、発光素子基板SULEDの上に、n型クラッド層NC、発光層EM、p型クラッド層PC及びカソード端子ELED2を成膜する。その後、製造装置は、発光素子基板SULEDを薄膜化して、発光素子基板SULEDの底面にアノード端子ELED1を形成する。そして、製造装置は、方形に切断加工した発光素子LEDを接続層CLの上に配置した。
接続層CLに銀ペーストを用いることで、発光素子LEDを配置する際に、接続層CLは、圧力に応じて変形しつつ、発光素子LEDと密着して導通する。又は、接続層CLに、アノード端子ELED1と同じ金属材料、例えばアルミニウムを用いてもよい。この場合、接続層CLの上に発光素子LEDを配置した後に加熱処理を施すことで、アノード端子ELED1と接続層CLとが一体化される。これにより、接続層CLは、発光素子LEDと良好に導通する。また、カソード電極CDは、発光素子LEDの上面に設けられ、発光素子LEDと蛍光体RFとの間に配置される。
図6は、カソード電極とカソード接続線との接続を説明するための平面図である。カソード電極CDは、複数の発光素子LED(第1青色発光素子BLED1、第2青色発光素子BLED2及び緑色発光素子GLED)のそれぞれに個別に設けられている。カソード電極CDは、カソード接続線CDCLに電気的に接続される。カソード電極CDは、カソード接続線CDCLを介して他の発光素子LEDに設けられたカソード電極CDと電気的に接続される。これにより、複数の発光素子LEDに共通のカソード電源電位PVSSが供給される。
カソード接続線CDCLは、アノード電極ADと同層に、すなわち、容量窒化膜LSNの上に設けられる。ただし、カソード接続線CDCLは、アノード電極ADと異なる層であってもよい。
次に、図4及び図7から図9を参照しつつ、第2青色発光素子BLED2から出射された光の光路及び波長変換について説明する。
図4では、第2青色発光素子BLED2から出射される光のうち、上側に出射される光Laと側方に出射される光Lb、Lcについて示す。光Laは、第2青色発光素子BLED2の上面からカソード電極CDを通って蛍光体層RFに入射する。また、光Lbは、第2青色発光素子BLED2の側面から出射され、第2平坦化層LL2を通ってアノード電極傾斜部ADbに入射する。アノード電極傾斜部ADbが傾斜して設けられているので、アノード電極傾斜部ADbで反射された光Lbは、蛍光体層RFに入射する。光Lcは、光Lbよりも下側(第1基板SU1側)に向けて出射される。光Lcは、第2平坦化層LL2を通ってアノード電極底部ADaに入射する。アノード電極底部ADaで反射された光Lcは、蛍光体層RFに入射する。
このように、アノード電極AD(第1反射層RFL1)により、第2青色発光素子BLED2から側方に出射された光Lb、Lcは、蛍光体層RFに入射する。また、光Laは、アノード電極ADで反射せずに蛍光体層RFに入射する。なお、アノード電極傾斜部ADbと、第2反射層RFL2との隙間に入射した光La、Lb、Lcは漏れ光となる。ただし、漏れ光の量は全体から見てわずかであり、光La、Lb、Lcのほとんどが蛍光体層RFに入射する。
蛍光体層RFは、光La、Lb、Lcが入射することで赤色の光を発光する。蛍光体層RFは等方的に発光する。図4では、蛍光体層RFで発生した光のうち、蛍光Ld、Le、Lfを示している。上側に向けて発光する蛍光Ldは、第2反射層RFL2に入射せず、カラーフィルタRCFを介して第2基板SU2側に出射する。側方に向けて発光する蛍光Leは、第2反射層RFL2に入射する。第2反射層RFL2が傾斜して設けられているので、第2反射層RFL2で反射された蛍光Leは、カラーフィルタRCFを介して第2基板SU2側に出射する。下側に向けて発光する蛍光Lfは、アノード電極ADに入射する。アノード電極ADで反射された蛍光Lfは、再度蛍光体層RFを通って第2基板SU2側に出射する。
このように、蛍光体層RFの側面と対向して第2反射層RFL2が設けられ、また、蛍光体層RFの下側にもアノード電極ADが設けられている。第2反射層RFL2は、蛍光体層RFの上面よりも上側に延びており、アノード電極ADは、蛍光体層RFの下面よりも下側に延びる。このため、蛍光体層RFの側面にのみ反射層を設けた場合に比べ、光La、Lb、Lc及び蛍光Ld、Le、Lfの反射回数を多くすることができる。蛍光Ld、Le、Lfは、アノード電極AD及び第2反射層RFL2で複数回繰り返し反射して、進行方向が変更される。すなわち、蛍光体層RFで等方的に発光した蛍光Ld、Le、Lfの進行方向がアノード電極AD及び第2反射層RFL2により第1基板SU1の法線方向に近い方向に変換される。そして、蛍光Ld、Le、Lfは、第2基板SU2側に出射する。これにより、表示装置DSPは、光取出し効率を向上させることができる。
図7は、アノード電極で反射された光の進行方向を説明するための説明図である。図8は、アノード電極で反射された光の進行方向の他の例を説明するための説明図である。図9は、蛍光分布角度と蛍光強度との関係を示すグラフである。図7及び図8では、アノード電極ADでの反射を説明しているが、図7及び図8の説明は、第2反射層RFL2についても適用できる。
図7は、アノード電極ADと第3方向Dzとの成す角度がθaであり、図8では、アノード電極ADと第3方向Dzとの成す角度がθbである。角度θbは、角度θaよりも小さい。図7において、光Lbの進行方向は、角度2θaの範囲、すなわち、第3方向Dzを中心とした±θaの範囲内に分布する。同様に、図8において、光Lbの進行方向は、角度2θbの範囲内に分布する。
図7に示すように、光Lbが左下方向に出射した場合であっても、アノード電極ADで2回の反射を繰り返すことで、進行方向が上側に変更され、光Lbは、蛍光体層RF(図4参照)側に向けて出射される。一方、図8では、光Lbは、アノード電極ADで11回の反射を繰り返すことで、進行方向が上側に変更され、光Lbは、蛍光体層RF(図4参照)側に向けて出射される。
アノード電極ADと第3方向Dzとの成す角度をθとすると、光Lbの進行方向は、アノード電極ADで反射されるたびに、第3方向Dzに2θだけ近づく。すなわち、第3方向Dzに対して、角度0°から角度θの範囲で進む光Lbは、一度も反射せずに蛍光体層RF側に向けて出射される。第3方向Dzに対して、角度θ以上角度3θよりも小さい角度範囲で進む光Lbは、1回の反射で蛍光体層RF側に向けて出射される。第3方向Dzに対して、角度3θ以上角度5θよりも小さい角度範囲で進む光Lbは、2回の反射で蛍光体層RF側に向けて出射される。角度5θ以上の光も同様に、反射回数を増やすことで蛍光体層RF側に向けて出射される。
第2反射層RFL2についても同様に、蛍光体層RFで発光した蛍光Ld、Le、Lfは、第2反射層RFL2で複数回反射を繰り返すことで、第2基板SU2側に向けて出射される。
光La、Lb、Lc及び蛍光Ld、Le、Lfは、アノード電極AD及び第2反射層RFL2で反射するたびに減衰する。図9は、アノード電極AD及び第2反射層RFL2が十分に長い場合において、アノード電極AD及び第2反射層RFL2で多重反射した後の蛍光強度と蛍光分布角度との関係を示している。なお、蛍光分布角度とは、上述した角度2θである。
アノード電極AD及び第2反射層RFL2での反射率が100%の場合、蛍光強度は1となる。アノード電極AD及び第2反射層RFL2としてアルミニウムを用いた場合、反射率は85%である。アノード電極AD及び第2反射層RFL2として銀を用いた場合、反射率90%である。
ここで、空気界面における全反射角をθTRとする。アノード電極AD及び第2反射層RFL2と第3方向Dzとの成す角度θを、θTR以上とすると、全ての光が上側に向けて出射される。空気界面での発光素子LEDの屈折率をnLEDとすると、全反射角θTRは、下記の式(1)となる。
θTR=arcsin(1/nLED) ・・・ (1)
式(1)から、nLED=2.4の場合、θTR=25°となる。これにより、本実施形態では、アノード電極AD及び第2反射層RFL2と第3方向Dzとの成す角度θを25°とした。すなわち、蛍光分布角度2θは50°である。この場合、アノード電極AD及び第2反射層RFL2での光の反射回数は、0回から3回となるので、蛍光強度の低下が抑制される。図9に示すように、アノード電極AD及び第2反射層RFL2の反射率が、85%、90%の場合、蛍光強度はそれぞれ75%、83%となる。
また、角度θを全反射角θTRよりも小さくすることで、蛍光体層RFから出射される光の進行方向が第3方向Dzに近づく。すなわち、表示装置DSPは、第1基板SU1の法線方向における光の強度を高めることができる。
図10は、図2におけるX-X’断面図である。図10は、第3画素PxBの断面構造を示している。なお、図10は、第3画素PxBの断面構造を示しているが、図10の説明は、第2画素PxGにも適用できる。図10に示すように、第3画素PxBは、図4に示す第1画素PxRと異なり、第1青色発光素子BLED1及び第2平坦化層LL2の上に光散乱層LSLが設けられている。光散乱層LSLは、第2基板SU2の一方の面に設けられ、第2反射層RFL2は、光散乱層LSLの側面に設けられている。すなわち、第3画素PxBは、図4に示すカラーフィルタ層CF及び蛍光体層RFを有さない。
光散乱層LSLは、高屈折率の微粒子を含むネガ型レジストをパターニングして形成される。第3画素PxBにおいて、第1青色発光素子BLED1から出射された光Lb、Lcは、第2平坦化層LL2を通ってアノード電極ADで反射されて光散乱層LSLに入射する。光散乱層LSLで散乱された光Ld’、Le’、Lf’は、アノード電極AD及び第2反射層RFL2で複数回反射され第2基板SU2側に出射される。又は、散乱された光Ld’、Le’、Lf’の一部は、アノード電極AD及び第2反射層RFL2で反射されず第2基板SU2側に出射される。
第3画素PxBのアノード電極AD及び第2反射層RFL2の角度θは、第1画素PxRのアノード電極AD及び第2反射層RFL2の角度θと等しくすることができる。これにより、光散乱層LSLで散乱された光Ld’、Le’、Lf’の進行方向は、角度2θの範囲内に分布する。光散乱層LSL、アノード電極AD及び第2反射層RFL2により、第3画素PxBの発光分布角度を、第1画素PxRの蛍光分布角度と同等にすることができる。したがって、表示装置DSPは、視角によらず一定の色相が得られる。
(第1実施形態の第1変形例)
図11は、第1実施形態の第1変形例に係る表示装置の複数の画素を示す平面図である。なお、以下の説明において、上述した実施形態で説明した構成要素については、同じ符号を付して、説明を省略する。
図11に示すように、第1変形例において、第1画素PxRの発光素子として緑色発光素子GLEDを用いている。この場合、蛍光体層RFとして、有機低分子材料であるDCM(4-(ジシアノメチレン)-2-メチル-6-(4-ジメチルアミノスチリル)-4H-ピラン)を用いた。DCMの吸収スペクトルは、緑色に相当する波長付近に極大を有する。このため、蛍光体層RFは、緑色発光素子GLEDからの光を吸収して、赤色の光を発光できる。また、蛍光体層RFに用いる有機低分子材料は、上記のDCMに代えて、DCM2(4-(ジシアノメチレン)-2-[2-(ジュロリジン-9-イル)ビニル]-6-メチル-4H-ピラン)や、DCJTB(2-tert-ブチル-4-(ジシアノメチレン)-6-[2-(1,1,7,7テトラメチルジュロリジン-9-イル)ビニル]-4H-ピラン)を用いても良い。なお、第1画素PxRの断面構造は、図4と同様である。また、第2画素PxG及び第3画素PxBの構成は、図10と同様である。
有機低分子材料であるDCMにおいても、量子ドットと同様にネガ型レジスト中に単分子で分散される。このため、光散乱を生じず、再吸収による効率低下や残光を生じないという利点がある。また、有機低分子材料は量子ドットに比べて安価であり、表示装置DSPの製造コストを低減できる。
(第1実施形態の第2変形例)
図12は、第1実施形態の第2変形例に係る表示装置の複数の画素を示す平面図である。図12に示すように、第2変形例において、第2画素PxGは、第3青色発光素子BLED3、蛍光体層RF及び緑色カラーフィルタ(図12では図示しない)との組み合わせで構成される。第3青色発光素子BLED3は、青色の光を出射する。第2画素PxGの蛍光体層RFは、第3青色発光素子BLED3からの光を緑色に変換する。第2画素PxGの蛍光体層RFは、緑色の光を発光する量子ドットを含有するネガ型レジストで形成される。これに限定されず、蛍光体層RFは、量子ドットに換えて、Alq3等の有機金属錯体を用いることができる。第2画素PxGの緑色カラーフィルタは、緑色顔料を含むネガ型レジストで形成される。
このような構成により第2画素PxGは、第3青色発光素子BLED3からの光を波長変換して、緑色の光を出射する。また、第1画素PxRは、図4等に示したように、第2青色発光素子BLED2からの光を波長変換して、赤色の光を出射する。
第2変形例では、第1画素PxR、第2画素PxG及び第3画素PxBにおいて、全て青色発光素子BLEDが用いられる。このため、各画素Pxで同一の発光素子LEDが用いられるため、表示装置DSPの製造工程において、発光素子LEDの配列工程を簡略化することができる。
第3画素PxBは、図10と同様に、第1青色発光素子BLED1と、光散乱層LSLとの組み合わせで構成される。ただし、第3画素PxBにおいても、光散乱層LSLに換えて、第1青色発光素子BLED1の上に青色の光を発光する蛍光体層と、青色カラーフィルタ-とを設けてもよい。青色蛍光体層は第1青色発光素子BLED1から出射された青色の光を吸収して、青色の光を発光する。この際、青色蛍光体層は等方的に発光するので、青色蛍光体層は光散乱層LSLと同様の効果を有する。また、青色カラーフィルタを設けているため、表示装置DSPは、外光による光散乱を抑制することができ、コントラスト比の低下を抑制することができる。
(第1実施形態の第3変形例)
図13は、第1実施形態の第3変形例に係る表示装置を示す断面図である。第1実施形態、第1変形例及び第2変形例の発光素子LEDは、下部でアノード電極ADと接続され、上部でカソード電極CDと接続される垂直構造であるが、これに限定されない。図13に示すように、第3変形例において、アノード端子ELED1及びカソード端子ELED2は、いずれも第2青色発光素子BLED2の上面側に設けられている。
カソード端子ELED2はカソード電極CDと電気的に接続される。アノード端子ELED1は、アノード接続層ADCLを介して接続層CLに電気的に接続される。アノード接続層ADCLは、モリブデンタングステン合金を用いることができる。又は、アノード接続層ADCLは、モリブデンタングステン合金とアルミニウムの積層膜を用いることができる。
このように、アノード端子ELED1及びカソード端子ELED2が同一面側に配置された水平構造の第2青色発光素子BLED2も適用可能である。また、図13では、第1画素PxRの第2青色発光素子BLED2を示しているが、第2画素PxGの緑色発光素子GLED及び第3画素PxBの第1青色発光素子BLED1においても、同様の構成とすることができる。
(第1実施形態の第4変形例)
図14は、第1実施形態の第4変形例に係る表示装置を示す断面図である。図14に示すように、第4変形例において、アノード電極傾斜部ADb及び第2反射層RFL2は、第1基板SU1の法線方向に延びている。この場合であっても、第2青色発光素子BLED2から側方に出射される光Lb、Lc(図4参照)は、アノード電極ADにより蛍光体層RFに出射される。また、蛍光体層RFで発光した蛍光Ld、Le、Lfは、第2反射層RFL2で多重反射して、第2基板SU2側に出射される。このため、表示装置DSPは、光取出し効率を向上させることができる。
(第2実施形態)
図15は、第2実施形態に係る表示装置を示す断面図である。図15に示すように、第2実施形態では、第1実施形態に示した第2平坦化層LL2に換えて、第2蛍光体層RF2が設けられている。すなわち、第1画素PxRにおいて、蛍光体層は、第1蛍光体層RF1と、第2蛍光体層RF2とを有する。第1蛍光体層RF1は、対向基板SUBに設けられ、第2青色発光素子BLED2の少なくとも上面を覆って設けられる。第2蛍光体層RF2は、第2青色発光素子BLED2の側面を覆って、第1基板SU1の法線方向において、第1基板SU1と第1蛍光体層RF1の間に設けられる。より具体的には、第2蛍光体層RF2は、壁状構造WL及びアノード電極ADで形成される凹部内に設けられる。
第2青色発光素子BLED2の側面から出射される光Lb、Lc(図4参照)により、第2青色発光素子BLED2の側方において、第2蛍光体層RF2は発光する。第2蛍光体層RF2で発光する光は等方的である。第2蛍光体層RF2で発光する光のうち、第1基板SU1側に向かう光や、第1基板SU1と平行な方向に向かう光も、アノード電極ADにより反射されて、第1蛍光体層RF1に入射する。
第2蛍光体層RF2を設けることにより、光Lb、Lcが第1蛍光体層RF1及び第2蛍光体層RF2を通過する光の経路が長くなる。このため、本実施形態では、第2青色発光素子BLED2から出射される青色の波長成分の光を吸収できる効果を向上することができる。また、第2蛍光体層RF2を設けることにより、第1実施形態に比べて、第2青色発光素子BLED2の上面よりも上側に設けられた部分の第1蛍光体層RF1の厚さtaを薄くすることができる。
また、第1実施形態では、第2反射層RFL2のみが蛍光体層RFの側面に設けられているが、第2実施形態では、アノード電極AD及び第2反射層RFL2が、第1蛍光体層RF1及び第2蛍光体層RF2の側面に接して設けられる。つまり、蛍光体層(第1蛍光体層RF1及び第2蛍光体層RF2)に接する反射層の長さが長くなる。このため、表示装置DSPは、第1蛍光体層RF1及び第2蛍光体層RF2で発光した光の進行方向を、蛍光分布角度2θ内に近づくように集約できる。
なお、本実施形態においても、上述した第1変形例から第4変形例の構成を適用することができる。
(第3実施形態)
図16は、第3実施形態に係る表示装置を示す断面図である。図16に示すように、第3実施形態では、第1画素PxRは、アノード電極AD、第2反射層RFL2に加え、第3反射層RFL3を有する。第3反射層RFL3は、カソード電極CDを覆って第2蛍光体層RF2の上に設けられている。言い換えると、第3反射層RFL3は、第2青色発光素子BLED2の上面と第1蛍光体層RF1との間に設けられる。第3反射層RFL3は、例えばアルミニウム、銀などの金属材料が用いられる。
第3反射層RFL3は、アノード電極AD及び第2反射層RFL2と離隔しており、アノード電極ADの上端及び第2反射層RFL2の下端との間に開口部OPが設けられている。第2青色発光素子BLED2から上側に向けて出射される光Laは、第3反射層RFL3により反射されて第2青色発光素子BLED2の内部に戻る。若しくは、第3反射層RFL3により反射された光Laの一部は、第2青色発光素子BLED2の側面から出射される。そして、第3反射層RFL3により反射された光Laは、アノード電極ADで反射されて、開口部OPを通って第1蛍光体層RFに入射する。
第3実施形態では、上述した第1実施形態及び第2実施形態に比べて、上側に向けて出射される光Laの、蛍光体層(第1蛍光体層RF1及び第2蛍光体層RF2)の内部を通る経路が長くなる。このため、第1蛍光体層RF1及び第2蛍光体層RF2は、効果的に第2青色発光素子BLED2の光を吸収することができる。また、上述した第2実施形態と同様に、第1蛍光体層RF1の厚さtaを薄くすることができる。
なお、第3実施形態では、第2実施形態と同様に、第1蛍光体層RF1及び第2蛍光体層RF2が積層された構成を示した。ただし、これに限定されず。第1実施形態と同様に、第2平坦化層LL2の上に蛍光体層RFが設けられていてもよい。この場合、第3反射層RFL3は、カソード電極CDを覆って第2平坦化層LL2の上に設けられる。また、第3反射層RFL3は、反射した光の進行方向を所定の方向、例えばアノード電極傾斜部ADb側に向けるように、断面形状において湾曲していてもよい。なお、第3実施形態においても、上述した第1変形例から第4変形例の構成を適用することができる。
(第4実施形態)
図17は、第4実施形態に係る表示装置を示す断面図である。第4実施形態では、第1画素PxRは、さらに光取出し層LPLを有する。なお、図17及び図18では、第1画素PxRを示しているが、第2画素PxG及び第3画素PxBにも光取出し層LPLを設けてもよい。
光取出し層LPLは、透光性を有する無機絶縁層であって、第2青色発光素子BLED2の少なくとも一部及びアノード電極ADを覆って設けられる。具体的には、光取出し層LPLは、例えば、層厚300nm程度の酸化チタン層である。光取出し層LPLは、第2青色発光素子BLED2を接続層CLの上に配置し、カソード電極CDを成膜した後、CVD法で成膜することができる。
光取出し層LPLは、第2青色発光素子BLED2の側面を囲み、さらに、第2青色発光素子BLED2の周辺にも設けられる。具体的には、光取出し層LPLは、側部LPLaと、傾斜部LPLbと、延出部LPLcと、対向部LPLdとを含む。側部LPLaは、発光素子LEDの側面を囲んで設けられる。側部LPLaの上端は、カソード電極CDの下に設けられる。傾斜部LPLbは、側部LPLaの下端と接続され、側部LPLaと延出部LPLcとの間に設けられる。傾斜部LPLbは、接続層CLの側面に沿って設けられ、側部LPLaに対して傾斜する。
延出部LPLcは、アノード電極ADのアノード電極底部ADaの上に設けられ、傾斜部LPLbの下端と接続される。言い換えると、第1基板SU1の法線方向において、アノード電極ADは、容量窒化膜LSNと延出部LPLcとの間に設けられる。つまり、延出部LPLcは、側部LPLaの下端側に設けられ、平面視で、側部LPLaよりも第2青色発光素子BLED2の外側、すなわち第2青色発光素子BLED2の側面から離れる方向に延出する。
対向部LPLdは、第2青色発光素子BLED2の側面と対向する。具体的には、対向部LPLdは、延出部LPLcの端部に接続され、壁状構造WLの内壁面及びアノード電極傾斜部ADbに沿って傾斜して設けられる。壁状構造WLの内壁面から、アノード電極傾斜部ADb、対向部LPLdの順に積層される。
光取出し層LPLは、アノード電極ADと重なる全領域に設けられている。図17では、アノード電極傾斜部ADb及び対向部LPLdは同じ高さで形成されているが、これに限定されない。対向部LPLdは、アノード電極傾斜部ADbよりも高く形成され、アノード電極傾斜部ADbの上端を覆っていてもよい。アノード電極傾斜部ADb及び対向部LPLdの高さは、壁状構造WLの高さよりも低い。すなわち、アノード電極傾斜部ADbの上端及び対向部LPLdの上端は、第2反射層RFL2の下端と離隔している。
第2平坦化層LL2は、第2青色発光素子BLED2の側面、側部LPLa、傾斜部LPLb、延出部LPLc及び対向部LPLdを覆って設けられる。なお、光取出し層LPLは図17に示す構成に限定されず、適宜変更してもよい。例えば、対向部LPLdが設けられていない場合であってもよい。又は、第2青色発光素子BLED2の上面にも光取出し層LPLが設けられていてもよい。
図18は、発光素子からの光が、光取出し層を伝播する様子を説明するための説明図である。第2青色発光素子BLED2から、これに近接する層への光Lcの入射のし易さは、全反射角θrで表される。全反射角θrとは、第2青色発光素子BLED2で生じた光Lcが、近接する層との界面において全反射される入射角度である。光Lcの側部LPLaへの入射角θcは、第2青色発光素子BLED2の側面の法線方向と、光Lcの進行方向とが成す角度である。入射角θcが全反射角θr以下の場合、透過成分が存在するので、全反射角θrが大きいほど光Lcは近接する層に入射しやすい。
ここで、発光素子LEDの屈折率をnLEDとし、近接する層の屈折率をnAJとすると、全反射角θrは下記の式(2)で表される。
θr=arcsin(nAJ/nLED) ・・・ (2)
AJ>nLEDの関係を満たす場合、全ての入射角θcで光Lcは近接する層に入射できる。nAJ<nLEDの場合、nAJが大きいほど全反射角θrが大きくなるので、光Lcのうち、近接する層に入射する成分が大きくなる。
本実施形態では、第2青色発光素子BLED2の側面と第2平坦化層LL2との間に、光取出し層LPLの側部LPLaが設けられている。第2青色発光素子BLED2の屈折率nLEDは、例えば、nLED=2.4であり、第2平坦化層LL2の屈折率は、例えば1.5である。光取出し層LPLの屈折率は、nAJ=2.4程度であり、第2平坦化層LL2の屈折率よりも大きい。すなわち、光取出し層LPLの屈折率と第2青色発光素子BLED2の屈折率nLEDとの差は、第2平坦化層LL2の屈折率と第2青色発光素子BLED2の屈折率との差よりも小さい。このため、第2青色発光素子BLED2の側面に接して第2平坦化層LL2を設けた場合に比べて、本実施形態では、第2青色発光素子BLED2と側部LPLaとの界面での全反射角θrが大きくなり、第2青色発光素子BLED2からの光Lcは、側部LPLaに入射しやすくなる。なお、第2青色発光素子BLED2の屈折率nLEDは、光取出し層LPLの屈折率nAJと同じであるが、異なっていてもよい。
側部LPLaと延出部LPLcとの間に傾斜部LPLbが設けられているので、側部LPLaと延出部LPLcとを直接連結した場合に比べて、側部LPLaと傾斜部LPLbとが成す角度及び延出部LPLcと傾斜部LPLbとが成す角度が緩やかになる。これにより、側部LPLaに入射した光Lgは、傾斜部LPLbを介して延出部LPLcに良好に導かれる。
延出部LPLcの上部に第2平坦化層LL2が設けられ、下部にアノード電極ADが設けられる。これにより、光Lgは、延出部LPLcの内部で反射しながら、発光素子LEDから離れる方向に伝播する。その過程で、光Lgの入射角が、延出部LPLcと第2平坦化層LL2との界面の全反射角よりも小さくなると、光Lhが上側に向けて出射される。さらに光Lgは、対向部LPLdにも伝播し、対向部LPLdと第2平坦化層LL2との界面の全反射角よりも小さくなると、光Lhが上側に向けて出射される。このように、本実施形態では、光取出し層LPLを設けたことにより、第2青色発光素子BLEDからの光Lcは、光取出し層LPLの全面から第2平坦化層LL2及び蛍光体層RFに向けて出射できる。これにより、表示装置DSPは、光取出し効率を向上させることができる。
また、光取出し層LPLは、光Lgを伝播させることができるため、第1画素PxR、第2画素PxG及び第3画素PxB(図2参照)ごとに光取出し層LPLを区切ることで、発光素子LEDの混色を抑制することができる。
光取出し層LPLの材料として酸化チタン層を例示したが、これに限定されない。光取出し層LPLの材料として、高屈折率で透光性を有する材料が好ましく、例えば、酸化タンタル、酸化ニオブ、バリウムチタン酸化物等が適用可能である。また、光取出し層LPLの厚さも、あくまで一例であり適宜変更できる。また、第2基板SU2と円偏光板CPLとの間に紫外線吸収層を設けてもよい。光取出し層LPLの材料として酸化チタンを用いた場合、酸化チタンは紫外線を吸収するため、第2平坦化層LL2が光分解する可能性がある。紫外線吸収層を設けることにより、第2平坦化層LL2への紫外線の入射が低減され、光分解反応を抑制できる。
図17及び図18では、第2青色発光素子BLED2について説明したが、緑色発光素子GLEDの屈折率nLEDも、例えば、nLED=2.4であり、上述の説明を適用できる。第3画素PxB及び第2画素PxGでは、光取出し層LPLから、第2平坦化層LL2及び光散乱層LSL側に光Lhが出射される。
(第4実施形態の第5変形例)
図19は、第4実施形態の第5変形例に係る表示装置において、光取出し層を拡大して示す断面図である。図19に示すように、第5変形例において、光取出し層LPLの表面に複数の微小な凹部COCが設けられる。凹部COCは、側部LPLa、延出部LPLc及び対向部LPLdに設けられる。ただし、凹部COCは、傾斜部LPLbにも設けられていてもよい。凹部COCは、光取出し層LPLの表面を削って形成することができ、例えば、サンドブラストなどの研磨剤を光取出し層LPLに吹き付ける方法で形成できる。
延出部LPLcの内部を伝播する光Lgは、延出部LPLcと第2平坦化層LL2との界面のうち、凹部COCが設けられていない領域で反射する。凹部COCが設けられた部分では、局所的に界面が傾いており、凹部COCが設けられていない領域とは、光Lgの入射角が異なる。このため、光Lhは、効率よく第2平坦化層LL2及び蛍光体層RF側に出射される。
(第4実施形態の第6変形例)
図20は、第4実施形態の第6変形例に係る表示装置において、光取出し層を拡大して示す断面図である。図20に示すように、第6変形例において、光取出し層LPLの表面に複数の微小な凸部COVが設けられる。凸部COVは、側部LPLa、延出部LPLc及び対向部LPLdに設けられる。ただし、凸部COVは、傾斜部LPLbにも設けられていてもよい。凸部COVは、光取出し層LPLと同じ材料、例えば酸化チタンの微粒子を付着させることで形成できる。より具体的には、第2平坦化層LL2を構成する有機材料中に酸化チタンの微粒子を混合させて第2平坦化層LL2を形成し、第2平坦化層LL2中の微粒子の一部が、光取出し層LPLの表面に付着することで凸部COVが形成される。
第6変形例においても、凸部COVが設けられた部分では、局所的に界面が傾いており、凸部COVが設けられていない領域とは、光Lgの入射角度が異なる。このため、光Lhは効率よく第2平坦化層LL2及び蛍光体層RF側に出射される。なお、図19及び図20の構成に限定されず、光取出し層LPLの表面に複数の微小な凹凸構造が形成されていてもよい。具体的には、逆スパッタ法などにより、光取出し層LPLの表面を粗面化することで、凹凸構造を形成してもよい。
(第4実施形態の第7変形例)
図21は、第4実施形態の第7変形例に係る表示装置において、光取出し層を拡大して示す断面図である。図21に示すように、第7変形例において、容量窒化膜LSNの上に複数の凸状構造PTが設けられている。複数の凸状構造PTは、容量窒化膜LSNの上に有機レジストをパターニングすることで形成できる。その後、熱処理を施すことにより有機レジストが溶融しながら固化して、複数の凸状構造PTは、曲面を有する半円状の断面構造となる。
アノード電極AD及び延出部LPLcは、容量窒化膜LSN及び複数の凸状構造PTの上に設けられる。アノード電極ADの延出部LPLcと重なる部分には、凸状構造PTの形状に倣って複数の凸部が形成される。延出部LPLcの表面にも、凸状構造PTの形状に倣って複数の凸部が形成される。
これにより、アノード電極ADと、延出部LPLcとの界面は、複数の凸部が設けられた部分で局所的に傾いており、光Lgの反射角が異なる。これにより、複数の凸部が設けられた部分と、複数の凸部が設けられていない部分とで光Lgの進行方向が変化する。光Lgのうち、延出部LPLcと第2平坦化層LL2との界面の法線方向に進行する成分が増大し、光Lhは、第2平坦化層LL2に透過できる。また、延出部LPLcと第2平坦化層LL2との界面においても複数の凸部が設けられた部分で局所的に傾いている。これにより、凸部が設けられた部分と、凸部が設けられていない部分とは、光Lgの入射角度が異なる。このため、光Lhは効率よく第2平坦化層LL2及び蛍光体層RF側に出射される。
(第4実施形態の第8変形例)
図22は、第4実施形態の第8変形例に係る表示装置において、光取出し層を拡大して示す断面図である。図22に示すように、第8変形例において、容量窒化膜LSNの上に設けられた複数の凸状構造PTの断面形状は台形状である。凸状構造PTは、有機レジストの溶融温度よりも低い温度で熱処理を施すことにより形成できる。
第8変形例においても、アノード電極AD及び延出部LPLcには、凸状構造PTの形状に倣って、複数の凸部が形成される。光Lgの一部は、アノード電極ADに形成された凸部の側面で反射して、進行方向が変化する。凸部の側面で反射した光Lgは、さらに接続層CLの表面で反射する。そして、光Lhは、傾斜部LPLbから上側に向けて出射される。なお、図22では図面を見やすくするために、延出部LPLcの内部を進行する光Lgは省略している。第8変形例においても、上述した第7変形例と同様に、アノード電極AD及び延出部LPLcに形成された複数の凸部により、光Lhは効率よく第2平坦化層LL2及び蛍光体層RF側に出射される。
なお、第4実施形態及び第5変形例から第8変形例においても、上述した第1実施形態の第1変形例から第4変形例、第2実施形態及び第3実施形態の各構成を適用することができる。
(第5実施形態)
図23は、第5実施形態に係る表示装置を示す断面図である。図23に示すように、第5実施形態の表示装置DSPは、さらに第1共振層CA1、第2共振層CA2及び第3共振層CA3を有する。第1共振層CA1及び第2共振層CA2は、発光素子LEDAの内部に設けられる。具体的には、第1共振層CA1は、発光素子基板SULEDとn型クラッド層NCとの間に設けられる。第1共振層CA1は、1層の誘電体層で構成される。第1共振層CA1の材料として低屈折率の酸化珪素膜を用いることができる。第1共振層CA1の層厚は、緑色発光素子GLEDにおいて、174nm程度であり、第1青色発光素子BLED1及び第2青色発光素子BLED2において、154nm程度である。
第2共振層CA2は、n型クラッド層NC、発光層EM及びp型クラッド層PCの層厚を調整したものである。第2共振層CA2の層厚は、発光素子LEDAから出射される光の主要な発光波長の二分の一を、その屈折率で割った値である。つまり、第2共振層CA2の層厚をdとし、発光素子LEDAから出射される光の主要な発光波長をλとし、第2共振層CA2の屈折率をnとしたときに、下記の式(3)の関係を満たす。ただし、iは正の整数である。
=iλ/2n ・・・ (3)
第3共振層CA3は、発光素子LEDA及び第2平坦化層LL2の上側に設けられる。発光素子LEDAの上に、カソード電極CD、第3共振層CA3、蛍光体層RFの順に積層される。つまり、第3共振層CA3は、アノード電極AD(第1反射層RFL1)及び発光素子LEDAと、蛍光体層RF及び第2反射層RFL2との間に設けられる。
第3共振層CA3は、1層の低屈折率誘電体層CAL3と、1層の高屈折率誘電体層CAH3とを有する。低屈折率誘電体層CAL3は、第1共振層CA1と同じ層厚の酸化珪素膜である。高屈折率誘電体層CAH3の材料として酸化チタンが用いられる。高屈折率誘電体層CAH3の層厚は、緑色発光素子GLEDにおいて86nm程度であり、第1青色発光素子BLED1及び第2青色発光素子BLED2において76nm程度である。
本実施形態では、発光素子LEDAの内部に設けられた第1共振層CA1及び第2共振層CA2と、発光素子LEDAの外部に設けられた第3共振層CA3とで、共振器構造を形成する。これにより、発光層EMから上側に向かって出射された光Laは、第3共振層CA3に入射する。光Laのうち、一部の光Liは第3共振層CA3を透過して発光素子LEDAの上側に出射され、一部の光は発光層EM側に戻る。発光層EMに戻った光は、第1共振層CA1で反射される。光Laは、第3共振層CA3と第1共振層CA1との間で複数回、繰り返し反射する。
第3共振層CA3の低屈折率誘電体層CAL3又は高屈折率誘電体層CAH3の層厚dは、下記の式(4)で表される。ただし、nは、低屈折率誘電体層CAL3又は高屈折率誘電体層CAH3の屈折率である。
=iλ/2n ・・・ (4)
これにより、各界面で反射した光は、位相が揃って互いに強め合う。その結果、第1共振層CA1及び第3共振層CA3で反射されて上側に出射された光Liの発光強度が増大する。
上述した低屈折率誘電体層CAL3及び高屈折率誘電体層CAH3の層厚dは、上記の式(4)において、i=1とした場合である。iの値が大きくなるほど、共振器構造から出射される光Liの入射角度依存性、発光波長依存性が急峻になり、法線方向における発光成分が増大し、半値幅が減少する。このため、表示総理DSPは、色純度を向上させることができる。ただし、iの値が大きくなるほど、各共振器構造の層厚を大きくする必要があり、製造コストが増大する可能性がある。このため、i=1とすることが好ましい。
蛍光体層RFの吸収スペクトルは極大波長を示す。蛍光体層RFと共振器構造とを組み合わせることにより、共振器構造から出射される光Liの半値幅が減少するので、吸収スペクトルは極大波長近傍の光をより多く蛍光体層RFに入射できる。これにより、蛍光体層RFの変換効率が向上する。このため、蛍光体層RFの厚さを薄くすることができる。
なお、高屈折率誘電体層CAH3は、酸化チタンに限定されず、酸化タンタル、酸化ニオブ、バリウムチタン酸化物等が適用可能である。低屈折率誘電体層CAL3には、酸化アルミニウム、フッ素化カルシウム、フッ素化マグネシウム等が適用可能である。また、第1共振層CA1は、発光素子LEDBの主要波長の発光を反射するので、低屈折率層に、アルミニウム膜などの高反射率の金属膜を積層してもよい。
(第5実施形態の第9変形例)
図24は、第5実施形態の第9変形例に係る表示装置を示す断面図である。図24に示すように、第9変形例において、発光素子LEDBは、5層の誘電体層で構成された第1共振層CA1を含む。すなわち、第1共振層CA1は、発光素子基板SULEDの上に、低屈折率層、高屈折率層、低屈折率層、高屈折率層、低屈折率層の順に積層される。また、第3共振層CA3は6層の誘電体層で構成される。第3共振層CA3は、カソード電極CD及び第2平坦化層LL2の上に、低屈折率層、高屈折率層、低屈折率層、高屈折率層、低屈折率層、高屈折率層の順に積層される。第3共振層CA3の最上層に高屈折率層が設けられる。
これにより、発光素子LEDBを用いた表示装置DSPは、発光素子LEDAを用いた表示装置DSPに比べ、赤(R)、緑(G)、青(B)のいずれの波長においても、発光スペクトルの強度が大きくなり、かつ、半値幅が小さくなる。また、発光素子LEDBを用いた表示装置DSPは、発光素子LEDAを用いた表示装置DSPに比べ、法線方向の発光強度が大きくなる。このように、第1共振層CA1及び第3共振層CA3の積層数を増やすことで、表示装置DSPは、法線方向の発光強度が増大し、且つ、半値幅も減少してさらに鮮やかな発光色が得られる。これにより、表示装置DSPを使用する際に観察頻度が高い法線方向で、表示性能を向上させることができる。
なお、第5実施形態及び第9変形例において、各共振層の積層数及び層厚はあくまで一例であり、適宜変更してもよい。例えば、第9変形例の第3共振層CA3は、5層以下でもよく、7層以上でもよい。また、第5実施形態及び第9変形例においても、上述した第2実施形態から第4実施形態及び第1変形例から第8変形例の構成を適用することができる。例えば、図12に示した第1実施形態の第2変形例に係る表示装置DSPでは、第1画素PxR、第2画素PxG及び第3画素PxBに青色発光素子BLEDを用いているので、画素ごとに共振器構造の膜厚を異ならせる必要がなく、多層膜構造を比較的容易に形成できる。
(第6実施形態)
図25は、第6実施形態に係る表示装置を模式的に示す斜視図である。図26は、第6実施形態に係る表示装置を示す断面図である。なお、図25は、図面を見やすくするために、第2基板SU2を省略して示している。また、図26では、第1画素PxRの断面構造と、周辺領域GAにおけるカソード電極CDの接続部分の断面構造とを、模式的に示している。
図25に示すように、表示装置DSPは、カソード接続線CDCLaを有する。カソード接続線CDCLaは、第1基板SU1の周辺領域GAに設けられ、表示部DP及び周辺回路GCを囲むように設けられる。カソード接続線CDCLaは、接続部CNに接続され、外部の駆動ICからカソード電源電位PVSSが供給される。
図26に示すように、第1画素PxRにおいて、壁状構造WL及びアノード電極ADで形成される凹部内に第1充填層FIL1が設けられる。また、第2基板SU2側に設けられた第2反射層RFL2とカソード電極CDとの間に、第2充填層FIL2が設けられる。第1充填層FIL1及び第2充填層FIL2は、周辺領域GAにおいて、第1基板SU1側の容量窒化膜LSNと、第2基板SU2との間に設けられる。第1充填層FIL1及び第2充填層FIL2は、耐光性に優れる樹脂材料であり、例えば、エポキシ樹脂あるいはシリコーン樹脂(ジメチルシリコーン樹脂フェニルシリコーン樹脂)である。
カソード電極CDは、表示領域DAから周辺領域GAに亘って連続して設けられる。これにより、各画素Pxに設けられた発光素子LEDは、共通のカソード電極CDに電気的に接続される。具体的には、カソード電極CDは、第2青色発光素子BLED2、第1充填層FIL1及び壁状構造WLの上に設けられる。第1基板SU1の法線方向において、カソード電極CDは、蛍光体層RFと、第2青色発光素子BLED2及び第1充填層FIL1との間に設けられ、また、第2充填層FIL2と、壁状構造WLとの間に設けられる。
第2反射層RFL2の下端及びアノード電極ADの上端は、カソード電極CDと離隔している。カソード電極CDと第2反射層RFL2の下端との間には、絶縁層として第2充填層FIL2が設けられる。カソード電極CDとアノード電極ADの上端との間には、絶縁層として第1充填層FIL1が設けられる。
カソード接続線CDCLaは、周辺領域GAにおいて、層間絶縁膜LZLの上に設けられる。カソードコンタクトホールCDCHは、カソード接続線CDCLaと重なる領域で、第1充填層FIL1及び第1平坦化層LL1に設けられる。カソード電極CDは、カソードコンタクトホールCDCHを介してカソード接続線CDCLaに電気的に接続される。
本実施形態では、複数の発光素子LEDとカソード電極CDとを接続するためのカソード接続線CDCL(図6参照)を、表示領域DAに設ける必要がないため、各画素Pxでの配線の数を少なくすることができる。
(第6実施形態の第10変形例)
図27は、第6実施形態の第10変形例に係る表示装置を示す断面図である。上述した各実施形態及び変形例では、第1基板SU1と第2基板SU2とが対向する構成を示したが、これに限定されない。図27に示すように、第10変形例の表示装置DSPは、第2基板SU2を有さず、カラーフィルタRCF及び第2反射層RFL2の上に第3平坦化層LL3が設けられている。第3平坦化層LL3は、周辺領域GAまで設けられ、カソード電極CDを覆っている。
本実施形態では、第1基板SU1の上に、壁状構造WL1、アノード電極AD、接続層CL、第2青色発光素子BLED2及び第1充填層FIL1等を形成した後に、カソード電極CDを成膜する。そして、カソード電極CD上に、壁状構造WL2、第2反射層RFL2、蛍光体層RF、カラーフィルタRCF、第3平坦化層LL3等を形成する。
第10変形例では、第2基板SU2を有さないので、表示装置DSPの薄型化に有利である。なお、第6実施形態及び第10変形例においても、上述した第2実施形態から第5実施形態及び第1変形例から第9変形例の構成を適用することができる。
以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。上述した各実施形態及び各変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも1つを行うことができる。
AD アノード電極
CA1 第1共振層
CA2 第2共振層
CA3 第3共振層
CD カソード電極
CL 接続層
DA 表示領域
DSP 表示装置
DRT 駆動トランジスタ
FIL 充填層、 FIL1 第1充填層、FIL2 第2充填層
LED、LEDA、LEDB、GLED、BLED 発光素子
LL1 第1平坦化層
LL2 第2平坦化層
LPL 光取出し層
LPLa 側部
LPLb 傾斜部
LPLc 延出部
LPLd 対向部
LS 遮光層
LSL 光散乱層
Pix 画素
PxR 第1画素
PxG 第2画素
PxB 第3画素
PT 凸状構造
RF 蛍光体層
RF1 第1蛍光体層
RF2 第2蛍光体層
RFL1 第1反射層
RFL2 第2反射層
RFL3 第3反射層
SU1 第1基板
SU2 第2基板
WL、WL1、WL2 壁状構造
BLED1 第1青色発光素子
BLED2 第2青色発光素子
BLED3 第3青色発光素子
GA 周辺領域
ADa アノード電極底部
ADb アノード電極傾斜部
CDCL、CDCLa カソード接続線
ADCL アノード接続層
CAL3 低屈折率誘電体層
CAH3 高屈折率誘電体層

Claims (20)

  1. 第1基板と、
    前記第1基板に設けられた複数の画素と、
    複数の前記画素の各々に設けられる発光素子と、
    前記発光素子の少なくとも上面を覆う蛍光体層と、
    前記発光素子の側面と対向する第1反射層と、
    前記蛍光体層の側面に設けられ、前記第1基板の法線方向において、前記第1反射層と離隔して、前記第1反射層よりも前記第1基板から離れて配置される第2反射層と
    前記発光素子の上面と前記蛍光体層との間に設けられた第3反射層と、を有する
    表示装置。
  2. 第1基板と、
    前記第1基板に設けられた複数の画素と、
    複数の前記画素の各々に設けられる発光素子と、
    前記発光素子の少なくとも上面を覆う蛍光体層と、
    前記発光素子の側面と対向する第1反射層と、
    前記蛍光体層の側面に設けられ、前記第1基板の法線方向において、前記第1反射層と離隔して、前記第1反射層よりも前記第1基板から離れて配置される第2反射層と、
    透光性を有し、前記発光素子の少なくとも一部及び前記第1反射層を覆う無機絶縁層と、を有する
    表示装置。
  3. 前記無機絶縁層の表面に、複数の凹部又は複数の凸部が設けられる
    請求項に記載の表示装置。
  4. 前記第1反射層の、前記無機絶縁層と重なる部分に、複数の凸部が設けられる
    請求項に記載の表示装置。
  5. 前記第1反射層及び前記発光素子と、前記蛍光体層及び前記第2反射層との間に設けられ、複数層の誘電体層が積層された共振層を有する
    請求項から請求項のいずれか1項に記載の表示装置。
  6. 前記発光素子は、第1共振層と、第2共振層とを含み、
    前記発光素子及び前記第1反射層の上側に、複数層の誘電体層が積層された第3共振層が設けられる
    請求項から請求項のいずれか1項に記載の表示装置。
  7. 前記発光素子の上面と前記蛍光体層との間に設けられた第3反射層を有する
    請求項から請求項のいずれか1項に記載の表示装置。
  8. 第1基板と、
    前記第1基板に設けられた複数の画素と、
    複数の前記画素の各々に設けられる発光素子と、
    前記発光素子の少なくとも上面を覆う蛍光体層と、
    前記発光素子の側面と対向する第1反射層と、
    前記蛍光体層の側面に設けられ、前記第1基板の法線方向において、前記第1反射層と離隔して、前記第1反射層よりも前記第1基板から離れて配置される第2反射層と、
    前記第1反射層及び前記発光素子と、前記蛍光体層及び前記第2反射層との間に設けられ、複数層の誘電体層が積層された共振層と、を有する
    表示装置。
  9. 第1基板と、
    前記第1基板に設けられた複数の画素と、
    複数の前記画素の各々に設けられる発光素子と、
    前記発光素子の少なくとも上面を覆う蛍光体層と、
    前記発光素子の側面と対向する第1反射層と、
    前記蛍光体層の側面に設けられ、前記第1基板の法線方向において、前記第1反射層と離隔して、前記第1反射層よりも前記第1基板から離れて配置される第2反射層と、を有し、
    前記発光素子は、第1共振層と、第2共振層とを含み、
    前記発光素子及び前記第1反射層の上側に、複数層の誘電体層が積層された第3共振層が設けられる
    表示装置。
  10. 前記第1共振層は、前記発光素子の基板と、前記発光素子の発光層との間に設けられ、
    前記第2共振層は、前記発光素子の前記発光層及びクラッド層で構成される
    請求項6又は請求項9に記載の表示装置。
  11. 前記第1反射層及び前記第2反射層は、前記第1基板の法線方向に対して傾斜する
    請求項1から請求項10のいずれか1項に記載の表示装置。
  12. 前記発光素子の側面と対向する壁状構造を有し、
    前記第1反射層は、
    前記発光素子と重なる領域から前記発光素子の周囲に延出する底部と、
    前記底部に接続され、前記壁状構造の壁面に沿って設けられて前記第1基板の法線方向に対して傾斜する傾斜部と、を有する
    請求項1から請求項11のいずれか1項に記載の表示装置。
  13. 前記第1反射層は、前記発光素子と電気的に接続されたアノード電極である
    請求項1から請求項12のいずれか1項に記載の表示装置。
  14. 前記蛍光体層の上に設けられたカラーフィルタを有し、
    前記第2反射層は、前記蛍光体層の側面及び前記カラーフィルタの側面に亘って設けられる
    請求項1から請求項13のいずれか1項に記載の表示装置。
  15. 前記発光素子の側面を覆い、前記発光素子と前記第1反射層との間に設けられた平坦化層を有し、
    前記蛍光体層は、前記平坦化層の上に設けられる
    請求項1から請求項14のいずれか1項に記載の表示装置。
  16. 前記第1基板と対向する第2基板を有し、
    前記第2基板の前記第1基板と対向する面に前記蛍光体層及び前記第2反射層が設けられ、
    前記第1基板の前記第2基板と対向する面に前記第1反射層及び前記発光素子が設けられる
    請求項1から請求項15のいずれか1項に記載の表示装置。
  17. 前記蛍光体層は、第1蛍光体層と、第2蛍光体層とを有し、
    前記第1蛍光体層は、前記発光素子の少なくとも上面を覆って設けられ、
    前記第2蛍光体層は、前記発光素子の側面を覆って、前記第1基板の法線方向において、前記第1基板と前記第1蛍光体層の間に設けられる
    請求項1から請求項14のいずれか1項に記載の表示装置。
  18. 複数の前記画素は、赤色を表示する第1画素と、緑色を表示する第2画素と、青色を表示する第3画素と、を含み
    前記第1画素には、青色の光を出射する青色発光素子と、青色発光素子からの光を赤色に変換する蛍光体層とが設けられる
    請求項1から請求項17のいずれか1項に記載の表示装置。
  19. 前記第2画素には、青色の光を出射する青色発光素子と、青色発光素子からの光を緑色に変換する蛍光体層とが設けられる
    請求項18に記載の表示装置。
  20. 複数の前記画素は、赤色を表示する第1画素と、緑色を表示する第2画素と、青色を表示する第3画素と、を含み
    前記蛍光体層は、有機低分子材料のDCM(4-(ジシアノメチレン)-2-メチル-6-(4-ジメチルアミノスチリル)-4H-ピラン)を含み、
    前記第1画素には、緑色の光を出射する緑色発光素子が設けられる
    請求項1から請求項17のいずれか1項に記載の表示装置。
JP2018212437A 2018-11-12 2018-11-12 表示装置 Active JP7266387B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018212437A JP7266387B2 (ja) 2018-11-12 2018-11-12 表示装置
PCT/JP2019/036148 WO2020100407A1 (ja) 2018-11-12 2019-09-13 表示装置
US17/316,938 US11942583B2 (en) 2018-11-12 2021-05-11 Display device having reflective layer coupled to light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018212437A JP7266387B2 (ja) 2018-11-12 2018-11-12 表示装置

Publications (3)

Publication Number Publication Date
JP2020080361A JP2020080361A (ja) 2020-05-28
JP2020080361A5 JP2020080361A5 (ja) 2021-12-09
JP7266387B2 true JP7266387B2 (ja) 2023-04-28

Family

ID=70731860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018212437A Active JP7266387B2 (ja) 2018-11-12 2018-11-12 表示装置

Country Status (3)

Country Link
US (1) US11942583B2 (ja)
JP (1) JP7266387B2 (ja)
WO (1) WO2020100407A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102551354B1 (ko) * 2018-04-20 2023-07-04 삼성전자 주식회사 반도체 발광 소자 및 그 제조 방법
CN114400221B (zh) * 2020-06-19 2023-02-03 华为技术有限公司 用于电子显示器的像素结构,以及包括这种显示器的电子设备
JP2022019456A (ja) * 2020-07-17 2022-01-27 ソニーセミコンダクタソリューションズ株式会社 発光装置および表示装置
CN113488498B (zh) * 2021-06-30 2024-04-23 上海天马微电子有限公司 显示面板及其制备方法、显示装置
LU500367B1 (en) * 2021-06-30 2023-01-06 Barco Nv Improvements in light emitting modules
TWI793768B (zh) * 2021-09-23 2023-02-21 錼創顯示科技股份有限公司 微型發光二極體封裝結構與微型發光二極體顯示裝置
KR20230099023A (ko) * 2021-12-27 2023-07-04 엘지디스플레이 주식회사 표시 장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150228A (ja) 2005-11-02 2007-06-14 Trion:Kk 発光ダイオード実装基板
JP2007273559A (ja) 2006-03-30 2007-10-18 Mitsubishi Electric Corp 発光ダイオード光源及び照明装置
JP2009182241A (ja) 2008-01-31 2009-08-13 Panasonic Corp 発光ダイオード
JP2012114468A (ja) 2005-03-24 2012-06-14 Kyocera Corp 発光素子収納用パッケージおよび発光装置ならびに照明装置
JP2014224836A (ja) 2011-09-16 2014-12-04 シャープ株式会社 発光デバイス、表示装置、照明装置および発電装置
JP2017063231A (ja) 2016-12-26 2017-03-30 ローム株式会社 発光素子パッケージおよび照明装置
US20180083218A1 (en) 2016-09-22 2018-03-22 Samsung Display Co., Ltd. Display apparatus
JP2018097024A (ja) 2016-12-08 2018-06-21 株式会社半導体エネルギー研究所 表示パネル、表示装置、入出力装置、情報処理装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100882821B1 (ko) * 2006-12-26 2009-02-10 서울반도체 주식회사 발광 다이오드
JP5112230B2 (ja) 2008-09-10 2013-01-09 株式会社ジャパンディスプレイイースト 液晶表示装置
US10520769B2 (en) 2014-10-31 2019-12-31 eLux, Inc. Emissive display with printed light modification structures

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012114468A (ja) 2005-03-24 2012-06-14 Kyocera Corp 発光素子収納用パッケージおよび発光装置ならびに照明装置
JP2007150228A (ja) 2005-11-02 2007-06-14 Trion:Kk 発光ダイオード実装基板
JP2007273559A (ja) 2006-03-30 2007-10-18 Mitsubishi Electric Corp 発光ダイオード光源及び照明装置
JP2009182241A (ja) 2008-01-31 2009-08-13 Panasonic Corp 発光ダイオード
JP2014224836A (ja) 2011-09-16 2014-12-04 シャープ株式会社 発光デバイス、表示装置、照明装置および発電装置
US20180083218A1 (en) 2016-09-22 2018-03-22 Samsung Display Co., Ltd. Display apparatus
JP2018097024A (ja) 2016-12-08 2018-06-21 株式会社半導体エネルギー研究所 表示パネル、表示装置、入出力装置、情報処理装置
JP2017063231A (ja) 2016-12-26 2017-03-30 ローム株式会社 発光素子パッケージおよび照明装置

Also Published As

Publication number Publication date
US11942583B2 (en) 2024-03-26
JP2020080361A (ja) 2020-05-28
US20210265540A1 (en) 2021-08-26
WO2020100407A1 (ja) 2020-05-22

Similar Documents

Publication Publication Date Title
JP7266387B2 (ja) 表示装置
US11804512B2 (en) Light emitting stacked structure and display device having the same
JP6487898B2 (ja) 有機発光表示装置
JP7159014B2 (ja) 表示装置
US11404492B2 (en) Display device
EP3462514B1 (en) Electroluminescent display device
US20190252579A1 (en) Display device using semiconductor light emitting element and method for manufacturing same
KR102645419B1 (ko) 발광 표시 장치
KR102587398B1 (ko) 유기발광 표시장치
US20190319084A1 (en) Light-emitting device
WO2021111783A1 (ja) 表示装置
CN112447814A (zh) 有机发光显示装置
WO2020100417A1 (ja) 表示装置
JP7197336B2 (ja) 照明装置及び表示装置
US20210265533A1 (en) Display device
TW202204940A (zh) 顯示裝置
KR20220019198A (ko) 표시 장치
US20220293684A1 (en) Display device
US20220181385A1 (en) Display device
US20230315376A1 (en) Display device, method of manufacturing the same and tiled display device including the same
TW202411965A (zh) 黑色矩陣基板及顯示裝置
KR20200073980A (ko) 표시 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211028

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230418

R150 Certificate of patent or registration of utility model

Ref document number: 7266387

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150