JP2017063231A - 発光素子パッケージおよび照明装置 - Google Patents

発光素子パッケージおよび照明装置 Download PDF

Info

Publication number
JP2017063231A
JP2017063231A JP2016251150A JP2016251150A JP2017063231A JP 2017063231 A JP2017063231 A JP 2017063231A JP 2016251150 A JP2016251150 A JP 2016251150A JP 2016251150 A JP2016251150 A JP 2016251150A JP 2017063231 A JP2017063231 A JP 2017063231A
Authority
JP
Japan
Prior art keywords
electrode
light emitting
light
recess
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016251150A
Other languages
English (en)
Other versions
JP6279702B2 (ja
Inventor
敬雄 藤盛
Takao Fujimori
敬雄 藤盛
康夫 中西
Yasuo Nakanishi
康夫 中西
宣明 松井
Nobuaki Matsui
宣明 松井
啓誉 小渕
Keiyo Kobuchi
啓誉 小渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2016251150A priority Critical patent/JP6279702B2/ja
Publication of JP2017063231A publication Critical patent/JP2017063231A/ja
Application granted granted Critical
Publication of JP6279702B2 publication Critical patent/JP6279702B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Arrangement Of Elements, Cooling, Sealing, Or The Like Of Lighting Devices (AREA)
  • Non-Portable Lighting Devices Or Systems Thereof (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】発光素子からの光を効率よく取り出すことができ、輝度を向上させることができる発光素子パッケージおよび照明装置を提供する。【解決手段】発光素子パッケージは、Siサブマウント3の凹部74の底壁72に形成されたアノードパッド18およびカソードパッド19を含む。凹部74内において、アノードパッド18およびカソードパッド19には、LEDチップ2が接続されている。凹部74内には、アノードパッド18からLEDチップ2外の領域に引き出された第1引き出し電極部と、カソードパッド19からLEDチップ2外の領域に引き出された第2引き出し電極部とが形成されている。第1引き出し電極部および第2引き出し電極部には、ボンディングワイヤ25がそれぞれ接続されている。凹部74の側壁73には、アノードパッド18およびカソードパッド19から電気的に分離された光反射膜17が形成されている。【選択図】図2

Description

本発明は、発光素子パッケージおよび照明装置に関する。
公知の半導体発光装置は、たとえば、特許文献1に開示されている。この半導体発光装置は、発光素子と、発光素子を支持し、発光素子よりも大型なツェナーダイオードと、ツェナーダイオードを支持する底壁および当該底壁から発光素子の側面に沿って立設された側壁を有するマウント部と、マウント部の底部から発光素子の下端付近まで充填された樹脂モールドと、これら全体を封止するエポキシ樹脂とを備えている。
特許文献1の半導体発光装置では、発光素子の周面から放出された光を樹脂モールドの上面で反射させ、その反射光をすり鉢状のマウント部の側壁で反射させている。これにより、発光素子の周面からの光を、主光取出し面からの発光方向とほぼ同じ向きの光として回収している。
特開平11−289110号公報
しかしながら、マウント部は、発光素子とともに、当該発光素子を支持する大型なツェナーダイオードも設置できるように設計されている。そのため、発光素子の周面からの光を反射させるマウント部の側壁の位置が、ツェナーダイオードに対して間隔を空けた位置に制約される。
発光素子の周面とマウント部の側壁との距離は、本来、発光素子から出た光の反射だけを考慮すれば短くて済むものであるが、マウント部の側壁の位置の制約により、必要以上に長くなっている。そのため、発光素子から出た光が、マウント部の側壁に到達するまでに減衰するので、反射光を取り出すまでのロスが多いという不具合がある。
本発明の一つの目的は、発光素子からの光を効率よく取り出すことができ、輝度を向上させることができる発光素子パッケージおよび照明装置を提供することである。
本発明の発光素子パッケージは、第1主面およびその反対の第2主面を有し、前記第1主面において前記第2主面に向けて窪み、かつ、底壁および前記底壁を取り囲む側壁によって区画され、前記側壁が前記底壁に向かって下り傾斜した傾斜面を有する凹部を含む半導体基板と、前記凹部の前記底壁に互いに間隔を空けて形成された第1電極および第2電極と、前記凹部内に配置され、前記第1電極および前記第2電極に接続された発光素子と、前記凹部内において前記第1電極と一体的に形成され、前記発光素子外の領域に引き出された第1引き出し電極部と、前記凹部内において前記第2電極と一体的に形成され、前記発光素子外の領域に引き出された第2引き出し電極部と、前記第1引き出し電極部に電気的に接続された接続部を有する第1ワイヤと、前記第2引き出し電極部に電気的に接続された接続部を有する第2ワイヤと、前記第1電極および前記第2電極から電気的に分離されるように前記凹部の前記側壁に形成され、かつ、前記発光素子からの光を反射する光反射膜とを含む。
この構成によれば、半導体基板の凹部において、発光素子に面し、光反射膜が形成された傾斜面が形成されている。この傾斜面(光反射膜)により、発光素子の側面から出た光を、光取出し面からの光の出射方向と同じ方向へ反射させることができる。その結果、反射光を、発光素子の輝度に寄与する光として取り出すことができる。
さらに、傾斜面が、発光素子を支持する半導体基板の側壁に形成されているので、発光素子の側面と傾斜面との距離Dを、発光素子の大きさに合わせて設計することができる。そのため、当該距離Dを適切な大きさに定めておけば、発光素子の側面から出た光が減衰する前に、当該光を傾斜面(光反射膜)で反射させることができる。その結果、反射光を取り出すまでのロスが少なくて済み、発光素子の側面からの光を効率よく取り出すことができる。よって、発光素子からの光を効率よく取り出すことができ、輝度を向上させることができる発光素子パッケージを提供できる。
本発明の照明装置は、細長い支持バーと、前記支持バーの長手方向に沿って形成された第1配線および第2配線と、前記支持バーの長手方向に沿って間隔を空けて配列された複数の発光素子ユニットと、前記第1配線および前記発光素子ユニットを接続する第1ワイヤと、前記第2配線および前記発光素子ユニットを接続する第2ワイヤとを含む。当該照明装置において、前記発光素子ユニットは、第1主面およびその反対の第2主面を有し、前記第1主面において前記第2主面に向けて窪み、かつ、底壁および前記底壁を取り囲む側壁によって区画され、前記側壁が前記底壁に向かって下り傾斜した傾斜面を有する凹部を含む半導体基板と、前記凹部の前記底壁に互いに間隔を空けて形成された第1電極および第2電極と、前記凹部内に配置され、前記第1電極および前記第2電極に接続された発光素子と、前記発光素子外の領域に引き出されるように前記凹部内において前記第1電極と一体的に形成され、かつ、前記第1ワイヤに電気的に接続された第1引き出し電極部と、前記発光素子外の領域に引き出されるように前記凹部内において前記第2電極と一体的に形成され、かつ、前記第2ワイヤに電気的に接続された第2引き出し電極部と、前記第1電極および前記第2電極から電気的に分離されるように前記凹部の前記側壁に形成され、かつ、前記発光素子からの光を反射する光反射膜とを含む。
この構成によれば、半導体基板の凹部において、発光素子に面し、光反射膜が形成された傾斜面が形成されている。この傾斜面(光反射膜)により、発光素子の側面から出た光を、光取出し面からの光の出射方向と同じ方向へ反射させることができる。その結果、反射光を、発光素子の輝度に寄与する光として取り出すことができる。
さらに、傾斜面が、発光素子を支持する半導体基板の側壁に形成されているので、発光素子の側面と傾斜面との距離Dを、発光素子の大きさに合わせて設計することができる。そのため、当該距離Dを適切な大きさに定めておけば、発光素子の側面から出た光が減衰する前に、当該光を傾斜面(光反射膜)で反射させることができる。その結果、反射光を取り出すまでのロスが少なくて済み、発光素子の側面からの光を効率よく取り出すことができる。よって、発光素子からの光を効率よく取り出すことができ、輝度を向上させることができる照明装置を提供できる。
本発明の一実施形態に係るLED素子ユニットの模式的な平面図である。 図1に示すLED素子ユニットの断面図であって、図1の切断線A−Aでの切断面を示す。 図2に示すLED素子ユニットの製造工程の一部を示す模式的な断面図である。 図3Aの次の工程を示す図である。 図3Bの次の工程を示す図である。 図3Cの次の工程を示す図である。 図3Dの次の工程を示す図である。 図3Eの次の工程を示す図である。 図3Fの次の工程を示す図である。 図3Gの次の工程を示す図である。 図3Hの次の工程を示す図である。 図3Iの次の工程を示す図である。 図1に示すLED素子ユニットを備えるLEDパッケージの模式的な斜視図である。 図1に示すLED素子ユニットを備えるLEDバーライトの模式的な斜視図である。 第1参考例に係るLED素子ユニットの模式的な平面図である。 図6に示すLED素子ユニットの断面図であって、図6の切断線B−Bでの切断面を示す。 図7に示すLED素子ユニットの製造工程の一部を示す模式的な断面図である。 図8Aの次の工程を示す図である。 図8Bの次の工程を示す図である。 図8Cの次の工程を示す図である。 図8Dの次の工程を示す図である。 第2参考例に係るLED素子ユニットの模式的な平面図である。 図9に示すLED素子ユニットの側面図であって、図9の方向Cへ観察したときの側面を示す。 図10に示すLED素子ユニットの製造工程の一部を示す模式的な断面図である。 図11Aの次の工程を示す図である。 図11Bの次の工程を示す図である。 図11Cの次の工程を示す図である。 図11Dの次の工程を示す図である。 図11Eの次の工程を示す図である。 図11Fの次の工程を示す図である。 図11Gの次の工程を示す図である。 図11Hの次の工程を示す図である。 図11Iの次の工程を示す図である。
以下では、本発明の実施の形態および参考例に係る形態を、添付図面を参照して詳細に説明する。
<実施形態>
図1は、本発明の一実施形態に係るLED素子ユニットの模式的な平面図である。図2は、図1に示すLED素子ユニットの断面図であって、図1の切断線A−Aでの切断面を示す。
発光素子ユニットとしてのLED素子ユニット1は、半導体発光素子としてのLEDチップ2と、LEDチップ2を支持するSiサブマウント3とを備えている。
LEDチップ2は、表面4、裏面5および側面6を有する多面体形状(図1および図2では、直方体形状)に形成されており、たとえば、透明基板としてのサファイア基板の表面側にIII族窒化物半導体層からなる発光ダイオード構造を形成したものである。LEDチップ2の内部で発生した光は、裏面5を形成するサファイア基板を透過して出射される。つまり、Siサブマウント3に搭載された状態において、LEDチップ2の表面4はSiサブマウント3と対向する対向面であり、LEDチップ2の裏面5は光取出し面である。
LEDチップ2の表面4には、アノード電極7(第1チップ側電極)およびカソード電極8(第2チップ側電極)が互いに隣接して設けられている。アノード電極7およびカソード電極8は、たとえば、銀(Ag)、チタン(Ti)もしくは白金(Pt)またはこれらの合金からなる。また、アノード電極7およびカソード電極8は、半田またはAuSnからなってもよい。平面視において、アノード電極7は、たとえば、略E字形状であり、カソード電極8は、略I字形状である。
Siサブマウント3は、(100)面を主面とするSi基板29を用いて形成されており、平面視長方形状である。Siサブマウント3は、第1主面およびその反対の第2主面を有している。Siサブマウント3の第1主面には、底壁9と、当該底壁9を取り囲む平面視四角環状の側壁10と有し、底壁9および側壁10で取り囲まれる部分に凹部11が形成されている。つまり、Siサブマウント3の第1主面には、第2主面側に向かって窪み、かつSiサブマウント3の底壁9および側壁10により区画された凹部11が形成されている。凹部11の側壁10は、凹部11の底壁9から連続的に延びている。Siサブマウント3は、凹部11を含むことにより、器状に形成されている。底壁9における凹部11に臨む面(Siサブマウント3の底面12)は、(100)面である。
Siサブマウント3の側壁10における凹部11に臨む面は、平面視において側壁10の一対の長辺および一対の短辺を形成する4つの頂面13それぞれと一辺を共有する4つの平面により形成されている。これら4つの平面は、互いに対向する2平面間の距離が底壁9へ向かって狭まる傾斜面14(テーパ面)とされている。隣り合う傾斜面14の間には、側壁10の4つの角に延びる稜線15が形成されている。
各傾斜面14は、Siサブマウント3の底面12に対して、角度θで傾斜している。角度θは、たとえば、30°〜80°であり、好ましくは、40°〜70°であり、さらに好ましくは、45°〜65°であり、とりわけ好ましくは、50°〜60°であり、最も好ましくは、53°〜57°である。
Siサブマウント3の表面には、SiOからなる絶縁膜16(酸化膜)が形成されている。絶縁膜16は、Siサブマウント3の底面12および傾斜面14の全域を一体的に覆うように、底面12、傾斜面14および側壁10の頂面13に跨って形成されている。
この絶縁膜16上には、光反射膜17、アノードパッド18(第1電極)およびカソードパッド19(第2電極)が互いに分離して形成されている。光反射膜17、アノードパッド18およびカソードパッド19は、同一材料からなり、具体的には、光を反射し得る導電材料としてのアルミニウム(Al)からなる。
なお、光反射膜17、アノードパッド18およびカソードパッド19は、銀(Ag)と白金(Pt)族金属と銅(Cu)とを含む合金からなっていてもよい。当該白金族金属として、白金(Pt)やパラジウム(Pd)を用いることができる。各金属の配合比率は、Agが98%程度であり、白金族金属およびCuのそれぞれが1%程度である。
光反射膜17は、傾斜面14の周方向(底面12の周縁に沿う方向)に沿って、4つの傾斜面14に跨るように一体的に形成されている。当該光反射膜17は、Siサブマウント3の底面12と傾斜面14とが交って形成される平面視四角環状の交差部20を露出させ、側壁10の頂面13における凹部11の周縁部を被覆するように形成されている。つまり、光反射膜17の下端は、傾斜面14の下端よりもやや上側に位置することになる。なお、光反射膜17は、交差部20を被覆するように、底面12の周縁部、傾斜面14および側壁10の頂面13に跨って形成されていてもよい。
アノードパッド18およびカソードパッド19は、絶縁膜16における底壁9上の部分に形成されている。アノードパッド18およびカソードパッド19は、Siサブマウント3の長手方向に沿って隣接して配置されている。アノードパッド18およびカソードパッド19は、平面視四角形状である。
アノードパッド18は、カソードパッド19とは反対側に、かつ、LEDチップ2外の領域に引き出されたアノードパッド引出し部(第1引き出し電極部)を有している。また、カソードパッド19は、アノードパッド18とは反対側に、かつ、LEDチップ2外の領域に引き出されたカソードパッド引出し部(第2引き出し電極部)を有している。
アノードパッド18上には、アノード接合層21が形成され、カソードパッド19上には、カソード接合層22が形成されている。アノードパッド18およびその上に形成されたアノード接合層21は、凹部11の側壁10から間隔を空けて、当該凹部11の底壁9の周縁により取り囲まれた領域内に形成されている。また、カソードパッド19およびその上に形成されたカソード接合層22は、凹部11の側壁10から間隔を空けて、当該凹部11の底壁9の周縁により取り囲まれた領域内に形成されている。
アノード接合層21およびカソード接合層22は、底面12側から順に積層されたTi層およびAu層の2層構造(Ti/Au)を有している。平面視において、アノード接合層21は、たとえば、アノード電極7よりもSiサブマウント3の長手方向に沿って幅広な略E字形状であり、カソード接合層22は、たとえば、カソード電極8よりもSiサブマウント3の長手方向に沿って幅広な略I字形状である。
そして、LEDチップ2は、略E字形状同士のアノード電極7とアノード接合層21、および略I字形状同士のカソード電極8とカソード接合層22がそれぞれ接合されることにより、LEDチップ2の表面4を下方に向けたフェイスダウン姿勢でSiサブマウント3に下方から支持されている。これにより、LEDチップ2およびSiサブマウント3の積層構造からなるLED素子ユニット1が構成されている。
当該積層構造において、アノード電極7よりも幅広なアノード接合層21は、カソード接合層22とは反対側に、かつ、LEDチップ2外の領域に引き出されたアノード引出し部23(第1引き出し接合部)を有している。アノード接合層21のアノード引出し部23は、アノードパッド18のアノードパッド引出し部の上に形成されている。
また、カソード電極8よりも幅広なカソード接合層22は、アノード接合層21とは反対側に、かつ、LEDチップ2外の領域に引き出されたカソード引出し部24(第2引き出し接合部)を有している。カソード接合層22のカソード引出し部24は、カソードパッド19のカソードパッド引出し部の上に形成されている。
これらのアノード引出し部23およびカソード引出し部24にはそれぞれ、LEDチップ2のアノードおよびカソードに電力を供給するためのボンディングワイヤ25が接続されることとなる。より具体的には、アノード引出し部23に第1のボンディングワイヤ25が接続され、カソード引出し部24に第2のボンディングワイヤ25が接続されることとなる。
また、Siサブマウント3の凹部11には、樹脂蛍光体26が充填されている(図1では省略)。樹脂蛍光体26は、LEDチップ2が出射する光の波長を変化させる物質であり、これにより、LED素子ユニット1は、LEDチップ2が出射する光の色とは異なる色の光を取り出すことができる。たとえば、LEDチップ2が青色光(波長:450nm程度)を発光する場合、当該青色光は樹脂蛍光体26によって白色光に変換され、その白色光が取り出される。
図3A〜図3Jは、図2に示すLED素子ユニットの製造工程の一部を示す模式的な断面図である。
図1に示すLED素子ユニット1を製造するには、たとえば、まず、図3Aに示すように、表面27((100)面)および裏面28を有するウエハ状態のSi基板29(たとえば、400μm厚)が用意される。
次に、図3Bに示すように、たとえば、熱酸化法により、Si基板29の表面27が第1マスクとしての酸化膜30(たとえば、1000nm厚)が形成される。次に、公知のフォトリソグラフィ技術によって、この酸化膜30が、平面視四角環状の形状にパターニングされる。これにより、Si基板29の表面27において、酸化膜30に取り囲まれる中央部が露出することとなる。
次に、図3Cに示すように、Si基板29の中央部を露出させる酸化膜30を介して、Si基板29の表面27にエッチャントが供給される(たとえば、5時間程度の供給)。エッチャントとしては、たとえば、水酸化カリウム(KOH)水溶液、水酸化テトラメチルアンモニウム(TMAH)水溶液等が用いられる。エッチャントの供給により、Si基板29がその表面27((100)面)側からウェットエッチング(異方性エッチング)される。これにより、Si基板29に凹部11が形成され、角度θで傾斜した傾斜面14を有する器状のSiサブマウント3が形成される。
次に、図3Dに示すように、たとえば、LL−BHF(Buffered Hydrogen Fluoride:バッファードフッ酸)処理により、Siサブマウント3から酸化膜30が除去される。
次に、図3Eに示すように、たとえば、熱酸化法により、Siサブマウント3の表面全域に絶縁膜16が形成される。
次に、図3Fに示すように、たとえば、スパッタ法により、光を反射し得る導電材料としてのAl堆積層31が、絶縁膜16の全域を覆うように形成される。
次に、図3Gに示すように、公知のフォトリソグラフィ技術により、Al堆積層31がパターニングされる。これにより、互いに分離された光反射膜17、第1パッドとしてのアノードパッド18および第2パッドとしてのカソードパッド19が同時に形成される。
次に、図3Hに示すように、Siサブマウント3の表面全域にネガ型のフォトレジスト(図示せず)が塗布され、当該ネガ型のフォトレジストが、アノード接合層21およびカソード接合層22を形成すべき領域に開口を有するようにパターニングされる。そして、たとえば、スパッタ法により、ネガ型のフォトレジスト上からTi層およびAu層が順に堆積される。その後、ネガ型のフォトレジストとともに、Ti層およびAu層の不要部分がリフトオフされる。これにより、アノード接合層21およびカソード接合層22が形成される。
次に、図3Iに示すように、光反射膜17および絶縁膜16におけるSiサブマウント3の頂面13に設定されたダイシングライン上の部分が、選択的に除去される。その後、当該ダイシングライン上でSiサブマウント3が切断される。これにより、ウエハが各Siサブマウント3に個片化される。
次に、図3Jに示すように、個片化された各Siサブマウント3のアノード接合層21およびカソード接合層22に対して、LEDチップ2のアノード電極7およびカソード電極8が1対1で接合される。この後、Siサブマウント3の凹部11に樹脂蛍光体26が充填される。
以上の工程を経ることにより、図1に示すLED素子ユニット1が得られる。
以上のように、このLED素子ユニット1によれば、Siサブマウント3の凹部11において、LEDチップ2の側面6に面し、光反射膜17が形成された傾斜面14が形成されている。この傾斜面14(光反射膜17)により、LEDチップ2の側面6から出た光を、光取出し面(LEDチップ2の裏面5)からの光の出射方向と同じ方向へ反射させることができる。その結果、反射光を、LEDチップ2の輝度に寄与する光として取り出すことができる。
さらに、傾斜面14が、Siサブマウント3の側壁10に形成されているので、LEDチップ2の側面6と傾斜面14との距離Dを、LEDチップ2の大きさに合わせて設計することができる。そのため、当該距離Dを適切な大きさに定めておけば、LEDチップ2の側面6から出た光が減衰する前に、当該光を傾斜面14(光反射膜17)で反射させることができる。その結果、反射光を取り出すまでのロスが少なくて済み、LEDチップ2の側面6からの光を効率よく取り出すことができる。よって、LEDチップ2の輝度を向上させることができる。
そして、傾斜面14の傾斜角度θは、(100)面を主面(表面27)とするSi基板29を主面側からウエットエッチングして、Si結晶を異方性にエッチングすることにより、簡単に形成することができる(図3Cの工程)。
また、光反射膜17が、LEDチップ2を取り囲む傾斜面14の周方向に沿って形成されている。そのため、LEDチップ2の側面6から出る光を満遍なく取り出すことができる。その結果、LEDチップ2の輝度を一層向上させることができる。
また、光反射膜17が凹部11内に露出しているので、LEDチップ2の側面6からの光を、光反射膜17に直接当てることができる。そのため、光の反射率を向上させることができる。
また、アノードパッド18およびカソードパッド19が光反射膜17と同一の材料からなるので、LED素子ユニット1の製造工程において、フォトリソグラフィ技術等の公知の半導体装置製造技術の利用することにより、光反射膜17と、アノードパッド18およびカソードパッド19とを同時に簡単に作製することができる(図3Gの工程)。
また、このLED素子ユニット1によれば、図2に示すように凹部11に樹脂蛍光体26が充填されており、当該樹脂蛍光体26により若干の光の減衰が懸念される場合でも、Siサブマウント3の傾斜面14に形成された光反射膜17の反射効果により、光の取出し量の低下を抑えることができる。
そして、この実施形態のLED素子ユニット1は、各種LEDパッケージに利用することができる。
図4は、図1に示すLED素子ユニットを備えるLEDパッケージの模式的な斜視図である。
LEDパッケージ32は、たとえば、信号機、電光掲示板、液晶ディスプレイのバックライト、自動車および自転車のランプ等の各種照明、電子写真式プリンタの感光用光源等に用いられる。
LEDパッケージ32は、ベース基板33と、ベース基板33上に取り付けられた樹脂ケース34とを備えている。
ベース基板33は、端部に凸条35を有する絶縁性基板36の凸条35に対して、凹条37,38が形成された金属製のアノード端子39およびカソード端子40を嵌合させることにより、全体として長方形板状に形成したものである。アノード端子39(第1端子電極)およびカソード端子40(第2端子電極)はそれぞれ、ベース基板33の長手方向の各端部を形成している。
樹脂ケース34は、ベース基板33の中央部を取り囲むように、ベース基板33の周縁に沿う四角環を形成する壁状に形成されている。
そして、樹脂ケース34に取り囲まれたベース基板33の中央部に、上記したLED素子ユニット1が搭載されている。アノード端子39は、凹部11の側壁10を挟んでアノード引出し部23と対向している。カソード端子40は、凹部11の側壁10を挟んでカソード引出し部24と対向している。
LED素子ユニット1のアノード引出し部23とアノード端子39とは、第1ボンディングワイヤ41で接続されている。LED素子ユニット1のカソード引出し部24とカソード端子40とは、第2ボンディングワイヤ42で接続されている。
より具体的には、第1ボンディングワイヤ41は、Siサブマウント3の凹部11の内外に跨るように設けられている。第1ボンディングワイヤ41は、アノード引出し部23と接続された接続部に加えて、アノード端子39と接続された接続部を有している。第1ボンディングワイヤ41において、アノード引出し部23との接続部は、凹部11の底壁9の上に位置している。
一方、第2ボンディングワイヤ42は、Siサブマウント3の凹部11の内外に跨るように設けられている。第2ボンディングワイヤ42は、カソード引出し部24と接続された接続部に加えて、カソード端子40と接続された接続部を有している。第2ボンディングワイヤ42において、カソード引出し部24との接続部は、凹部11の底壁9の上に位置している。
LED素子ユニット1で発生した光は、樹脂パッケージの開放面43(ベース基板33とは反対側の面)から放射される。
このLEDパッケージ32によれば、前述のLED素子ユニット1が用いられており、LEDチップ2からの光の取出し効率が高いので、高輝度のLEDパッケージ32を提供することができる。
また、この実施形態のLED素子ユニット1は、LEDチップ2の側面6からの光を反射させる構成として、LED素子ユニット1を取り囲む樹脂パッケージ(たとえば、図4に示す樹脂パッケージ等)を必要としないので、そのまま各種LED照明に利用することができる。
図5は、図1に示すLED素子ユニットを備えるLEDバーライトの模式的な斜視図である。
照明装置としてのLEDバーライト44は、細長い支持バー45と、当該支持バー45の長手方向に沿って互いに平行に形成されたアノード配線46およびカソード配線47とを備えている。
アノード配線46は、支持バー45の一端からアノード端子48として露出している。また、カソード配線47は、支持バー45の他端(アノード端子48の反対側の端部)からカソード端子49として露出している。
そして、アノード配線46とカソード配線47との間の領域に、支持バー45の長手方向に沿って複数(図5では、10個)のLED素子ユニット1が配列されている。各LED素子ユニット1は、アノード側がアノード配線46と向かい合うように、かつカソード側がカソード配線47と向かい合うように設置されている。LED素子ユニット1のアノード引出し部23とアノード配線46とは、ボンディングワイヤ50で接続され、LED素子ユニット1のカソード引出し部24とカソード配線47とは、ボンディングワイヤ51で接続される。
このLEDバーライト44によれば、前述のLED素子ユニット1が用いられており、LEDチップ2からの光の取出し効率が高いので、高輝度のLED照明を提供することができる。
<第1参考例>
図6は、第1参考例に係るLED素子ユニットの模式的な平面図である。図7は、図6に示すLED素子ユニットの断面図であって、図6の切断線B−Bでの切断面を示す。図6および図7において、図1および図2に示す各部に相当する部分には、それらの各部に付した参照符号と同一の参照符号を付している。そして、以下では、図6および図7に示す構造について、図1および図2に示す構造との相違点のみを説明し、同一の参照符号を付した各部の説明を省略する。
この第1参考例のLED素子ユニット61では、絶縁膜16上に、光反射膜62が一体的に形成されている。光反射膜62は、前述の光反射膜17と同一の材料(たとえば、Al)からなる。光反射膜62は、絶縁膜16の全域を一体的に覆うように、Siサブマウント3の底面12、傾斜面14および側壁10の頂面13に跨って形成されている。
また、光反射膜62上には、SiOからなる第2絶縁膜63(酸化膜)が形成されている。第2絶縁膜63は、光反射膜62の全域を一体的に覆うように、Siサブマウント3の底面12、傾斜面14および側壁10の頂面13に跨って形成されている。
そして、第2絶縁膜63上には、アノード配線64およびカソード配線65が形成されている。アノード配線64およびカソード配線65は、光を反射し得る導電材料からなり、たとえば、光反射膜62と同一材料からなる。
アノード配線64は、Siサブマウント3の長手方向に沿って、底面12から側壁10の一対の短辺を形成する一方の頂面13まで傾斜面14に沿って引き出されており、底面12、傾斜面14および頂面13に跨って形成されている。
カソード配線65は、Siサブマウント3の長手方向に沿って、底面12から側壁10の一対の短辺を形成する他方の頂面13まで傾斜面14に沿って引き出されており、底面12、傾斜面14および頂面13に跨って形成されている。
すなわち、アノード配線64およびカソード配線65は、Siサブマウント3の長手方向に沿って全体として直線状に配列されており、第2絶縁膜63における底壁9上の部分において互いに分離されている。
アノード配線64における底面12上の部分には、アノード接合層66が形成されており、頂面13上の部分には、アノード端子層67が形成されている。アノード接合層66およびアノード端子層67は、底面12側から順に積層されたTi層およびAu層の2層構造(Ti/Au)を有している。平面視において、アノード接合層66は、たとえば、アノード電極7よりもSiサブマウント3の長手方向に沿って幅広な略E字形状であり、アノード端子層67は、たとえば、略I字形状である。
カソード配線65における底面12上の部分には、カソード接合層68が形成されており、頂面13上の部分には、カソード端子層69が形成されている。カソード接合層68およびカソード端子層69は、底面12側から順に積層されたTi層およびAu層の2層構造(Ti/Au)を有している。平面視において、カソード接合層68は、たとえば、カソード電極8よりもSiサブマウント3の長手方向に沿って幅広な略I字形状であり、カソード端子層69は、たとえば、略I字形状である。
そして、LEDチップ2は、略E字形状同士のアノード電極7とアノード接合層66、および略I字形状同士のカソード電極8とカソード接合層68がそれぞれ接合されることにより、LEDチップ2の表面4を下方に向けたフェイスダウン姿勢でSiサブマウント3に下方から支持されている。これにより、LEDチップ2およびSiサブマウント3の積層構造からなるLED素子ユニット61が構成されている。アノード端子層67およびカソード端子層69にはそれぞれ、LEDチップ2のアノードおよびカソードに電力を供給するためのボンディングワイヤ25が接続されることとなる。
図8A〜図8Eは、図7に示すLED素子ユニットの製造工程の一部を示す模式的な断面図である。
図7に示すLED素子ユニット61を製造するには、たとえば、図3A〜図3Fに示す工程が行われて、凹部11が形成されたSiサブマウント3が形成され、このSiサブマウント3に絶縁膜16およびAl堆積層31(光反射膜62)が順に形成される。
次に、図8Aに示すように、たとえば、CVD(Chemical Vapor Deposition)法により、第2絶縁膜63が、光反射膜62の全域を覆うように形成される。
次に、図8Bに示すように、Siサブマウント3の表面全域にネガ型のフォトレジスト(図示せず)が塗布され、当該ネガ型のフォトレジストが、アノード配線64およびカソード配線65を形成すべき領域に開口を有するようにパターニングされる。そして、たとえば、スパッタ法により、ネガ型のフォトレジスト上からAl層が堆積される。その後、ネガ型のフォトレジストとともに、Al層の不要部分がリフトオフされる。これにより、第1配線としてのアノード配線64および第2配線としてのカソード配線65が同時に形成される。
次に、図8Cに示すように、図8Bに示したリフトオフ法と同様の方法により、アノード接合層66、アノード端子層67、カソード接合層68およびカソード端子層69が同時に形成される。
次に、図8Dに示すように、アノード端子層67、カソード端子層69、アノード配線64、カソード配線65、第2絶縁膜63、光反射膜62および絶縁膜16におけるSiサブマウント3の頂面13に設定されたダイシングライン上の部分が、選択的に除去される。その後、当該ダイシングライン上でSiサブマウント3が切断される。これにより、ウエハが各Siサブマウント3に個片化される。
次に、図8Eに示すように、個片化された各Siサブマウント3のアノード接合層66およびカソード接合層68に対して、LEDチップ2のアノード電極7およびカソード電極8が1対1で接合される。この後、Siサブマウント3の凹部11に樹脂蛍光体26が充填される。
以上の工程を経ることにより、図7に示すLED素子ユニット61が得られる。
この第1参考例のLED素子ユニット61によっても、前述の実施形態のLED素子ユニット1と同様の作用効果を発現することができる。
さらに、このLED素子ユニット61によれば、アノード配線64およびカソード配線65が、光を反射し得る導電材料を用いて傾斜面14に沿って敷設され、Siサブマウント3の側壁10の頂面13まで引き出されている。これにより、LEDチップ2のアノードおよびカソードに電力を供給するボンディングワイヤ25をSiサブマウント3の頂面13(アノード端子層67およびカソード端子層69)において接続することができる。そのため、LEDチップ2の側面6からの光が傾斜面14(光反射膜62、アノード配線64およびカソード配線65)に到達するまでに、ワイヤ等の障害物に衝突することを防止することができる。その結果、障害物への衝突によるロスを低減することができるので、LEDチップ2の側面6からの光を一層効率よく取り出すことができる。
また、アノード配線64およびカソード配線65が光を反射し得る導電材料からなるので、これらの配線に当った光を、光取出し面からの光の出射方向と同じ方向へ反射させることもできる。しかも、アノード配線64およびカソード配線65が、Siサブマウントの長手方向に沿って形成されている。したがって、当該長手方向に交差するLEDチップ2の側面6からの光はアノード配線64およびカソード配線65により反射させ、一方、当該長手方向に沿うLEDチップ2の側面6からの光は、第2絶縁膜63を通過して光反射膜62で反射させることができる。そのため、互いに対向する傾斜面14で反射する光の量をほぼ同じ量にすることができる。その結果、取り出される光の偏りを少なくすることができる。
そして、この第1参考例のLED素子ユニット61も、前述の実施形態のLED素子ユニット1と同様に、各種LEDパッケージおよび各種LED照明に利用することができる。
<第2参考例>
図9は、第2参考例に係るLED素子ユニットの模式的な平面図である。図10は、図9に示すLED素子ユニットの側面図であって、図9の方向Cへ観察したときの側面を示す。図9および図10において、図1および図2に示す各部に相当する部分には、それらの各部に付した参照符号と同一の参照符号を付している。そして、以下では、図9および図10に示す構造について、図1および図2に示す構造との相違点のみを説明し、同一の参照符号を付した各部の説明を省略する。
この実施形態のLED素子ユニット71では、Siサブマウント3は、底壁72と、当該底壁72を挟んでSiサブマウント3の幅方向に沿って互いに対向する側壁73とを有し、底壁72および側壁73で取り囲まれる部分に凹部74が形成された側面視凹状の半筒状に形成されている。つまり、凹部74は、Siサブマウント3の底壁72および側壁73により区画されている。また、底壁72における凹部74に臨む面(Siサブマウント3の底面75)は、(100)面である。
Siサブマウント3の側壁73における凹部74に臨む面は、平面視において側壁73の一対の辺を形成する2つの頂面76それぞれと一辺を共有する2つの平面により形成されている。これら2つの平面は、これらの間の距離が底壁72へ向かって狭まる第1傾斜面77および第2傾斜面78(テーパ面)とされている。
各傾斜面77,78は、Siサブマウント3の底面75に対して、角度θで傾斜している。角度θは、たとえば、30°〜80°であり、好ましくは、40°〜70°であり、さらに好ましくは、45°〜65°であり、とりわけ好ましくは、50°〜60°であり、最も好ましくは、53°〜57°である。
Siサブマウント3の表面には、SiOからなる絶縁膜79(酸化膜)が形成されている。絶縁膜79は、Siサブマウント3の底面75および第1および第2傾斜面78の全域を一体的に覆うように、底面75、第1および第2傾斜面78および側壁73の頂面76に跨って形成されている。
この絶縁膜79上には、光反射膜80が形成されている。光反射膜80は、前述の光反射膜17と同一の材料(たとえば、Al)からなる。
光反射膜80は、Siサブマウントの凹部74内に露出するように形成され、互いに分離されたアノード側反射膜81およびカソード側反射膜82を含んでいる。
アノード側反射膜81は、第1反射部83と、アノード接続部84とを一体的に有している。
第1反射部83は、Siサブマウントの長手方向一端から他端に至るまで、Siサブマウントの底面75と第1傾斜面77とが交わって形成された第1交差部85、第1傾斜面77および側壁73の頂面76に跨って形成されている。
アノード接続部84は、第1反射部83におけるSiサブマウントの長手方向一端部から第2傾斜面78側へ底面75に沿って引き出された引出し部である。
カソード側反射膜82は、第2反射部86と、カソード接続部87とを一体的に有している。
第2反射部86は、Siサブマウントの長手方向一端から他端に至るまで、Siサブマウントの底面75と第2傾斜面78とが交わって形成された第2交差部88、第2傾斜面78および側壁73の頂面76に跨って形成されている。
カソード接続部87は、第2反射部86におけるSiサブマウントの長手方向他端部(アノード接続部84とは反対側の端部)から第1傾斜面77側へ底面75に引き出された引出し部である。これにより、アノード接続部84およびカソード接続部87は、半筒状のSiサブマウントの長手方向(軸方向)に沿って互いに間隔を空けて隣接して配置されており、Siサブマウント3の底面75上の部分に、アノード側反射膜81およびカソード側反射膜82によって区画されたクランク状のトレンチ89が形成されることとなる。
アノード接続部84上には、アノード接合層90が形成され、カソード接続部87上には、カソード接合層91が形成されている。アノード接合層90およびカソード接合層91は、底面75側から順に積層されたTi層およびAu層の2層構造(Ti/Au)を有している。平面視において、アノード接合層90は、たとえば、アノード電極7よりもSiサブマウント3の長手方向に沿って幅広な略E字形状であり、カソード接合層91は、たとえば、カソード電極8よりもSiサブマウント3の長手方向に沿って幅広な略I字形状である。
また、第1反射部83における頂面76上の部分には、アノード端子層92が形成されている。アノード端子層92は、アノード接合層90と同一材料からなる。アノード端子層92は、Si基板96の長手方向の中央に対してアノード接続部84側の端部に配置されている。一方、第2反射部86における頂面76上の部分には、カソード端子層93が形成されている。カソード端子層93は、カソード接合層91と同一材料からなる。カソード端子層93は、Si基板96の長手方向の中央に対してカソード接続部87側の端部に配置されている。すなわち、アノード端子層92およびカソード端子層93は、Siサブマウントの平面視において、互いに対角関係に配置されている。
そして、LEDチップ2は、略E字形状同士のアノード電極7とアノード接合層90、および略I字形状同士のカソード電極8とカソード接合層91がそれぞれ接合されることにより、LEDチップ2の表面4を下方に向けたフェイスダウン姿勢でSiサブマウント3に下方から支持されている。これにより、LEDチップ2およびSiサブマウント3の積層構造からなるLED素子ユニット71が構成されている。アノード端子層92およびカソード端子層93にはそれぞれ、LEDチップ2のアノードおよびカソードに電力を供給するためのボンディングワイヤ25が接続されることとなる。
図11A〜図11Jは、図10に示すLED素子ユニットの製造工程の一部を示す模式的な断面図である。
図10に示すLED素子ユニット71を製造するには、たとえば、まず、図11Aに示すように、表面94((100)面)および裏面95を有するウエハ状態のSi基板96(たとえば、400μm厚)が用意される。
次に、図11Bに示すように、たとえば、熱酸化法により、Si基板96の表面94が第2マスクとしての酸化膜97(たとえば、1000nm厚)が形成される。次に、公知のフォトリソグラフィ技術によって、この酸化膜97が、平面視平行直線状の形状にパターニングされる。これにより、Si基板96の表面94において、一対の酸化膜97で挟まれる中央部が露出することとなる。
次に、図11Cに示すように、Si基板96の中央部を露出させる酸化膜97を介して、Si基板96の表面94にエッチャントが供給される(たとえば、5時間程度の供給)。エッチャントとしては、たとえば、水酸化カリウム(KOH)水溶液、水酸化テトラメチルアンモニウム(TMAH)水溶液等が用いられる。エッチャントの供給により、Si基板96がその表面94((100)面)側からウェットエッチング(異方性エッチング)される。これにより、Si基板96に凹部74が形成され、角度θで傾斜した第1傾斜面77および第2傾斜面78を有する半筒状のSiサブマウント3が形成される。
次に、図11Dに示すように、たとえば、LL−BHF(Buffered Hydrogen Fluoride:バッファードフッ酸)処理により、Siサブマウント3から酸化膜97が除去される。
次に、図11Eに示すように、たとえば、熱酸化法により、Siサブマウント3の表面全域に絶縁膜79が形成される。
次に、図11Fに示すように、たとえば、スパッタ法により、光を反射し得る導電材料としてのAl堆積層98が、絶縁膜79の全域を覆うように形成される。
次に、図11Gに示すように、公知のフォトリソグラフィ技術により、Al堆積層98がパターニングされる。これにより、互いに分離された第1反射膜としてのアノード側反射膜81および第2反射膜としてのカソード側反射膜82が同時に形成される。
次に、図11Hに示すように、Siサブマウント3の表面全域にネガ型のフォトレジスト(図示せず)が塗布され、当該ネガ型のフォトレジストが、アノード接合層90、アノード端子層92、カソード接合層91およびカソード端子層93を形成すべき領域に開口を有するようにパターニングされる。そして、たとえば、スパッタ法により、ネガ型のフォトレジスト上からTi層およびAu層が順に堆積される。その後、ネガ型のフォトレジストとともに、Ti層およびAu層の不要部分がリフトオフされる。これにより、アノード接合層90、アノード端子層92、カソード接合層91およびカソード端子層93が同時に形成される。
次に、図11Iに示すように、アノード側反射膜81、カソード側反射膜82および絶縁膜79におけるSiサブマウント3の頂面76に設定されたダイシングライン上の部分が、選択的に除去される。その後、当該ダイシングライン上でSiサブマウント3が切断される。これにより、ウエハが各Siサブマウント3に個片化される。
次に、図11Jに示すように、個片化された各Siサブマウント3のアノード接合層90およびカソード接合層91に対して、LEDチップ2のアノード電極7およびカソード電極8が1対1で接合される。この後、Siサブマウント3の凹部74に樹脂蛍光体26が充填される。
以上の工程を経ることにより、図10に示すLED素子ユニット71が得られる。
この第2参考例のLED素子ユニット71によっても、前述の実施形態のLED素子ユニット1と同様の作用効果を発現することができる。
さらに、このLED素子ユニット71によれば、アノード側反射膜81の第1反射部83およびカソード側反射膜82の第2反射部86が傾斜面77,78に沿って露出しているので、LEDチップ2の側面6からの光を、これらの反射膜81,82に直接当てることができる。そのため、光の反射率を向上させることができる。
さらに、アノード側反射膜81は、第1反射部83と一体的にアノード接続部84を有するとともに、第1反射部83を利用してサブマウントの側壁73の頂面76まで引き出されている。また、カソード側反射膜82は、第2反射部86と一体的にカソード接続部87を有するとともに、第2反射部86を利用してサブマウントの側壁73の頂面76まで引き出されている。
これにより、LEDチップ2のアノードおよびカソードに電力を供給するボンディングワイヤ25をSiサブマウント3の頂面76(アノード端子層92およびカソード端子層93)において接続することができる。そのため、LEDチップ2の側面6からの光が傾斜面77,78(アノード側反射膜81およびカソード側反射膜82)に到達するまでに、ワイヤ等の障害物に衝突することを防止することができる。その結果、障害物への衝突によるロスを低減することができるので、LEDチップ2の側面6からの光を一層効率よく取り出すことができる。
すなわち、このLED素子ユニット71によれば、凹部74内に露出するアノード側反射膜81およびカソード側反射膜82が、それぞれアノード配線およびカソード配線としての役割を兼ねている。これにより、反射膜81,82の露出による反射率の向上効果と、Siサブマウント3の底面75から側壁73の頂面76に至る配線敷設による光のロスの低減効果とを同時に達成することができる。したがって、前述の実施形態および第1参考例のSiサブマウント3とは異なり、光反射膜80がLEDチップ2を取り囲むように形成されていなくても、光を効率よく取り出すことができる。
また、アノード端子層92およびカソード端子層93が、互いに対角関係となるように、それぞれの電気的な接続対象(アノード端子層92の対象はアノード接合層90であり、カソード端子層93の対象はカソード接合層91である。)に近い位置に配置されている。そのため、ボンディングワイヤ25から供給された電力がLEDチップ2のアノードおよびカソードに到達するまでの電圧降下を小さくすることができる。
そして、この第2参考例のLED素子ユニット71も、前述の実施形態のLED素子ユニット1と同様に、各種LEDパッケージおよび各種LED照明に利用することができる。以上、本発明の実施形態および参考例に係る形態について説明したが、本発明はさらに他の形態で実施することもできる。
たとえば、LEDチップ2は、表面4が光取出し面とされ、当該表面4(光取出し面)を上方に向けたフェイスアップ姿勢でSiサブマウント3に支持されるものであってもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。この明細書および図面から抽出される特徴の例を以下に示す。
[A1]表面、裏面および側面を有し、当該表面または当該裏面が内部で発生する光が出射される光取り出し面である半導体発光素子と、底壁および側壁を有し、当該底壁および当該側壁によって区画された凹部が形成され、当該凹部において前記光取出し面を上方に向けた姿勢で前記底壁により前記半導体発光素子を支持しており、前記側壁が前記底壁に対して所定の角度で傾斜した傾斜面を前記半導体発光素子の前記側面に面して有しているサブマウントと、前記サブマウントの前記傾斜面に形成された光反射膜とを含む、発光素子ユニット。
この構成によれば、サブマウントの凹部において、半導体発光素子の側面に面し、光反射膜が形成された傾斜面が形成されている。この傾斜面(光反射膜)により、半導体発光素子の側面から出た光を、光取出し面からの光の出射方向と同じ方向へ反射させることができる。その結果、反射光を、半導体発光素子の輝度に寄与する光として取り出すことができる。
さらに、傾斜面が、半導体発光素子を支持するサブマウントの側壁に形成されているので、半導体発光素子の側面と傾斜面との距離Dを、半導体発光素子の大きさに合わせて設計することができる。そのため、当該距離Dを適切な大きさに定めておけば、半導体発光素子の側面から出た光が減衰する前に、当該光を傾斜面(光反射膜)で反射させることができる。その結果、反射光を取り出すまでのロスが少なくて済み、半導体発光素子の側面からの光を効率よく取り出すことができる。よって、半導体発光素子の輝度を向上させることができる。
[A2]前記サブマウントは、前記側壁が前記底壁を取り囲む平面視環状に形成された器状に形成されており、前記傾斜面は、前記半導体発光素子を取り囲むように形成されており、前記光反射膜は、前記傾斜面の周方向に沿って形成されている、A1に記載の発光素子ユニット。
この構成によれば、光反射膜が、半導体発光素子を取り囲む傾斜面の周方向に沿って形成されている。そのため、半導体発光素子の側面から出る光を満遍なく取り出すことができる。その結果、半導体発光素子の輝度を一層向上させることができる。
[A3]前記光反射膜上に形成された絶縁膜と、光を反射し得る導電材料からなり、前記サブマウントの前記底壁、前記傾斜面および前記側壁の頂部に跨るように前記絶縁膜上に形成され、前記底壁上の部分が前記半導体発光素子のアノードおよびカソードにそれぞれ電気的に接続されたアノード配線およびカソード配線とをさらに含む、A1またはA2に記載の発光素子ユニット。
この構成によれば、アノード配線およびカソード配線が、光を反射し得る導電材料を用いて傾斜面に沿って敷設され、サブマウントの側壁の頂部まで引き出されている。これにより、半導体発光素子のアノードおよびカソードに電力を供給するワイヤ等をサブマウントの頂部において接続することができる。そのため、半導体発光素子の側面からの光が傾斜面(光反射膜)に到達するまでに、ワイヤ等の障害物に衝突することを防止することができる。その結果、障害物への衝突によるロスを低減することができるので、半導体発光素子の側面からの光を一層効率よく取り出すことができる。しかも、アノード配線およびカソード配線が光を反射し得る導電材料からなるので、これらの配線に当った光を、光取出し面からの光の出射方向と同じ方向へ反射させることもできる。
[A4]前記光反射膜が前記凹部内に露出しており、記光反射膜と同一材料からなり、露出した前記光反射膜から分離されて前記サブマントの前記底壁に形成され、前記半導体発光素子のアノードおよびカソードにそれぞれ電気的に接続されたアノードパッドおよびカソードパッドをさらに含む、A1またはA2に記載の発光素子ユニット。
この構成によれば、光反射膜が凹部内に露出しているので、半導体発光素子の側面からの光を、光反射膜に直接当てることができる。そのため、光の反射率を向上させることができる。また、アノードパッドおよびカソードパッドが光反射膜と同一の材料からなるので、発光素子ユニットの製造工程において、フォトリソグラフィ技術等の公知の半導体装置製造技術の利用することにより、光反射膜と、アノードパッドおよびカソードパッドとを同時に簡単に作製することができる。
[A5]前記サブマウントは、前記側壁が前記底壁を挟んで互いに対向する側面視凹状に形成された半筒状に形成されており、前記傾斜面は、前記半導体発光素子を介して互いに対向する一対の第1傾斜面および第2傾斜面を含み、前記光反射膜は、前記サブマウントの前記底壁、前記第1傾斜面および前記側壁の頂部に跨って前記凹部内に露出するように形成され、前記第1傾斜面上に形成された第1反射部と、前記底壁上に形成され、前記半導体発光素子のアノードに電気的に接続されたアノード接続部とを一体的に有するアノード側反射膜と、前記サブマウントの前記底壁、前記第2傾斜面および前記側壁の頂部に跨って前記凹部内に露出するように形成され、前記第2傾斜面上に形成された第2反射部と、前記底壁上に形成され、前記半導体発光素子のカソードに電気的に接続されたカソード接続部とを一体的に有し、前記アノード側反射膜から分離されたカソード側反射膜とを含む、A1に記載の発光素子ユニット。
この構成によれば、アノード側反射膜の第1反射部およびカソード側反射膜の第2反射部が傾斜面に沿って露出しているので、半導体発光素子の側面からの光を、これらの反射膜に直接当てることができる。そのため、光の反射率を向上させることができる。
さらに、アノード側反射膜は、第1反射部と一体的にアノード接続部を有するとともに、第1反射部を利用してサブマウントの側壁の頂部まで引き出されている。また、カソード側反射膜は、第2反射部と一体的にカソード接続部を有するとともに、第2反射部を利用してサブマウントの側壁の頂部まで引き出されている。これにより、半導体発光素子のアノードおよびカソードに電力を供給するワイヤ等をサブマウントの頂部において接続することができる。そのため、半導体発光素子の側面からの光が傾斜面(光反射膜)に到達するまでに、ワイヤ等の障害物に衝突することを防止することができる。その結果、障害物への衝突によるロスを低減することができるので、半導体発光素子の側面からの光を一層効率よく取り出すことができる。
すなわち、この構成によれば、凹部内に露出するアノード側反射膜およびカソード側反射膜が、それぞれアノード配線およびカソード配線としての役割を兼ねている。これにより、反射膜の露出による反射率の向上効果と、サブマウントの底壁から側壁の頂部に至る配線敷設による光のロスの低減効果とを同時に達成することができる。したがって、上記したサブマウントとは異なり、光反射膜が半導体発光素子を取り囲むように形成されていなくても、光を効率よく取り出すことができる。
[A6]前記半導体発光素子が平面視長方形状に形成されており、前記アノードおよび前記カソードは、前記半導体発光素子の長手方向に沿って互いに隣接して前記半導体発光素子に形成されており、前記アノード接続部および前記カソード接続部は、半筒状の前記サブマウントの軸方向に沿って互いに間隔を空けて隣接して形成されている、A5に記載の発光素子ユニット。
この構成によれば、アノード側反射膜の第1反射部およびカソード反射膜の第2反射部がいずれも、半導体発光素子の長手方向に沿う側面に面することとなる。これにより、半導体発光素子の幅方向に沿う側面に比べて、相対的に出射量の多い長手方向に沿う側面からの光を反射させることができる。そのため、側面からの光の取り出し量(絶対量)を増やすことができる。
[A7]前記傾斜面が、前記底壁に対して30°〜80°の角度で傾斜している、A1〜A6のいずれか一つに記載の発光素子ユニット。
[A8]前記傾斜面が、前記底壁に対して40°〜70°の角度で傾斜している、A1〜A7のいずれか一つに記載の発光素子ユニット。
[A9]前記傾斜面が、前記底壁に対して45°〜65°の角度で傾斜している、A1〜A8のいずれか一つに記載の発光素子ユニット。
[A10]前記傾斜面が、前記底壁に対して50°〜60°の角度で傾斜している、A1〜A9のいずれか一つに記載の発光素子ユニット。
[A11]前記傾斜面が、前記底壁に対して53°〜57°の角度で傾斜している、A1〜A10のいずれか一つに記載の発光素子ユニット。
[A12]前記凹部に充填された樹脂蛍光体をさらに含む、A1〜A11のいずれか一つに記載の発光素子ユニット。
[A13]前記光反射膜が、アルミニウムからなる、A1〜A12のいずれか一つに記載の発光素子ユニット。
[A14]前記光反射膜が、銀、白金族金属および銅を含む合金からなる、A1〜A12のいずれか一つに記載の発光素子ユニット。
[A15]前記白金族金属は、白金である、A14に記載の発光素子ユニット。
[A16]前記白金族金属は、パラジウムである、A14に記載の発光素子ユニット。
[A17]前記半導体発光素子は、前記裏面が光取出し面であり、前記表面を下方に向けたフェイスダウン姿勢で前記サブマウントに支持されている、A1〜A16のいずれか一つに記載の発光素子ユニット。
[A18]前記半導体発光素子は、前記表面が光取出し面であり、当該表面を上方に向けたフェイスアップ姿勢で前記サブマウントに支持されている、A1〜A16のいずれか一つに記載の発光素子ユニット。
[A19]A1〜A18のいずれか一つに記載の発光素子ユニットと、前記発光素子ユニットを支持するベース基板と、前記ベース基板上に形成され、前記発光素子ユニットを取り囲む樹脂ケースとを含む、発光素子パッケージ。
この構成によれば、前記発光素子ユニットが用いられており、半導体発光素子からの光の取出し効率が高いので、高輝度の発光素子パッケージを提供することができる。
[A20]細長い支持バーと、前記支持バーの長手方向に沿って配列されたA1〜A18のいずれか一つに記載の発光素子ユニットとを含む、照明装置。
この構成によれば、前記発光素子ユニットが用いられており、半導体発光素子からの光の取出し効率が高いので、高輝度の照明装置を提供することができる。
[A21]表面および裏面を有するSi基板を当該表面側から選択的にウエットエッチングすることにより凹部を形成し、同時に、当該凹部を前記裏面側から区画する底壁に対して所定の角度で傾斜した傾斜面を、当該凹部を横側から区画する側壁における当該凹部側に形成する工程と、前記傾斜面に光反射膜を形成する工程と、表面、裏面および側面を有し、当該表面または当該裏面が内部で発生する光が出射される光取り出し面である半導体発光素子を、前記光取出し面が上方に向くように、かつ、前記側面が前記傾斜面に面するように、前記Si基板の前記底壁に設置する工程とを含む、発光素子ユニットの製造方法。
この方法によれば、Si基板のウエットエッチングにより凹部が形成されるので、凹部の形成に際してはSi結晶が異方性にエッチングされる。これにより、凹部を横側から区画するSi基板の側壁に、傾斜面を簡単に形成することができる。
[A22]前記凹部を形成する工程は、前記Si基板の周縁部に沿って、前記表面に平面視環状の第1マスクを形成する工程と、前記第1マスクから露出する前記Si基板の前記表面からウエットエッチングすることにより、前記側壁が前記底壁を取り囲む平面視環状に形成されるように、前記Si基板を器状に加工する工程とを含む、A21に記載の発光素子ユニットの製造方法。
この方法によれば、傾斜面が凹部を取り囲むように形成されるので、光反射膜を傾斜面の周方向に沿って形成することができる。これにより、半導体発光素子の側面から出る光を満遍なく取り出すことができる上記発光素子ユニットを簡単に製造することができる。
[A23]前記Si基板が平面視四角形状であり、前記凹部を形成する工程は、前記Si基板の互いに対向する周縁部に沿って、前記表面に第2マスクを形成する工程と、前記第2マスクから露出する前記Si基板の前記表面からウエットエッチングすることにより、前記側壁が前記底壁を挟んで互いに対向するように、前記Si基板を側面視凹状の半筒状に加工する工程とを含む、A21に記載の発光素子ユニットの製造方法。
[A24]前記光反射膜を形成する工程は、光を反射し得る導電材料を、前記Si基板の前記底壁、前記傾斜面および前記側壁の頂部に跨るように形成する工程と、前記Si基板上の前記導電材料をパターニングすることにより、前記Si基板の前記底壁、前記傾斜面および前記側壁の頂部に跨る第1反射膜を形成し、同時に、当該第1反射膜から分離され、前記Si基板の前記底壁、前記傾斜面および前記側壁の頂部に跨る第2反射膜を形成する工程とを含む、A21〜A23のいずれか一つに記載の発光素子ユニットの製造方法。
この方法によれば、第1反射部およびアノード接続部を一体的に有するアノード側反射膜(たとえば、第1反射膜)と、第2反射部およびカソード接続部を一体的に有するカソード側反射膜(たとえば、第2反射膜)とを有する上記発光素子ユニットを製造することができる。さらに、第1反射膜および第2反射膜が同時に形成されるので、製造工程を簡略化することができる。
[A25]前記光反射膜上に絶縁膜を形成する工程と、前記Si基板の前記底壁、前記傾斜面および前記側壁の頂部に跨るように、光を反射し得る導電材料を前記絶縁膜上に形成することにより、互いに分離された第1配線および第2配線を同時に形成する工程とをさらに含む、A21〜A23のいずれか一つに記載の発光素子ユニットの製造方法。
この方法によれば、アノード配線(たとえば、第1配線)およびカソード配線(たとえば、第2配線)を光反射膜とは別に有する上記発光素子ユニットを製造することができる。さらに、第1配線および第2配線が同時に形成されるので、製造工程を簡略化することができる。
[A26]前記光反射膜を形成する工程は、光を反射し得る導電材料を、前記Si基板の前記底壁、前記傾斜面および前記側壁の頂部に跨るように形成する工程と、前記Si基板上の前記導電材料をパターニングすることにより、前記傾斜面上に前記光反射膜を形成し、同時に、前記Si基板の前記底壁上に当該光反射膜から分離され、かつ互いに分離された第1パッドおよび第2パッドを形成する工程とを含む、A21〜A23のいずれか一つに記載の発光素子ユニットの製造方法。
この方法によれば、アノードパッド(たとえば、第1パッド)およびカソードパッド(たとえば、第2パッド)を有する上記発光素子ユニットを製造することができる。さらに、光反射膜、第1パッドおよび第2パッドが同時に形成されるので、製造工程を簡略化することができる。
[B1]平面視において一対の長辺および一対の短辺を有する長方形状に形成され、底壁および前記長辺に沿った側壁を有するサブマウントであって、前記底壁および前記側壁によって区画され、前記短辺側が開放された凹部を有するサブマウントと、表面、裏面および側面を有し、当該表面または当該裏面が内部で発生する光が出射される光取り出し面であり、前記光取り出し面の反対面に前記サブマウントの前記長辺に沿って互いに隣り合って配置されたアノード電極およびカソード電極を有し、前記サブマウントの凹部において前記光取出し面を上方に向けた姿勢で前記底壁により支持された半導体発光素子と、前記サブマウントの前記側壁において前記長辺に沿って形成され、前記半導体発光素子を挟んで互いに対向する第1傾斜面および第2傾斜面と、前記長辺に沿って前記第1傾斜面の一端から他端に至るまで形成された第1反射部と、前記第1反射部から前記第2傾斜面側に引き出され、前記半導体発光素子の前記アノード電極に電気的に接続されたアノード接続部とを含むアノード側反射膜、および前記長辺に沿って前記第2傾斜面の一端から他端に至るまで形成された第2反射部と、前記第2反射部から前記アノード接続部と隣り合うように前記第1傾斜面側に引き出され、前記半導体発光素子の前記カソード電極に電気的に接続されたカソード接続部とを含むカソード側反射膜を含む光反射膜と、前記サブマウントの前記側壁上の端部において、前記アノード側反射膜上に形成され、当該アノード側反射膜を介して前記半導体発光素子の前記アノード電極に電気的に接続されたアノード端子部と、平面視において前記アノード端子部と対角関係にある前記サブマウントの反対側の前記側壁上の端部において、前記カソード側反射膜上に形成され、当該カソード側反射膜を介して前記半導体発光素子の前記カソード電極に電気的に接続されたカソード端子部とを含む、発光素子ユニット。
[B2]前記サブマウントの前記底壁上の部分に、前記アノード側反射膜および前記カソード側反射膜によって区画されたクランク状のトレンチが形成されている、B1に記載の発光素子ユニット。
[B3]前記光反射膜は、前記凹部内に露出するように形成されている、B1またはB2に記載の発光素子ユニット。
[B4]前記光反射膜と前記凹部の内面との間に形成された絶縁膜をさらに含む、B1〜B3のいずれか一つに記載の発光素子ユニット。
[B5]前記アノード電極は、略E字形状に形成されており、前記カソード電極は、略I字形状に形成されており、前記アノード側反射膜上に形成された略E字形状のアノード接合層と、前記カソード側反射膜上に形成された略I字形状のカソード接合層とをさらに含み、前記半導体発光素子は、略E字形状同士の前記アノード電極と前記アノード接合層、および略I字形状同士の前記カソード電極と前記カソード接合層がそれぞれ接合されることによって、前記サブマウントに支持されている、B1〜B4のいずれか一つに記載の発光素子ユニット。
[B6]前記アノード電極と前記アノード接合層との幅が同じであり、前記カソード電極と前記カソード接合層との幅が同じである、B5に記載の発光素子ユニット。
[B7]前記第1傾斜面および前記第2傾斜面が、前記底壁に対して30°〜80°の角度で傾斜している、B1〜B6のいずれか一つに記載の発光素子ユニット。
[B8]前記第1傾斜面および前記第2傾斜面が、前記底壁に対して40°〜70°の角度で傾斜している、B1〜B7のいずれか一つに記載の発光素子ユニット。
[B9]前記第1傾斜面および前記第2傾斜面が、前記底壁に対して45°〜65°の角度で傾斜している、B1〜B8のいずれか一つに記載の発光素子ユニット。
[B10]前記第1傾斜面および前記第2傾斜面が、前記底壁に対して50°〜60°の角度で傾斜している、B1〜B9のいずれか一つに記載の発光素子ユニット。
[B11]前記第1傾斜面および前記第2傾斜面が、前記底壁に対して53°〜57°の角度で傾斜している、B1〜B10のいずれか一つに記載の発光素子ユニット。
[B12]前記凹部に充填された樹脂蛍光体をさらに含む、B1〜B11のいずれか一つに記載の発光素子ユニット。
[B13]前記光反射膜が、アルミニウムからなる、B1〜B12のいずれか一つに記載の発光素子ユニット。
[B14]前記光反射膜が、銀、白金族金属および銅を含む合金からなる、B1〜B12のいずれか一つに記載の発光素子ユニット。
[B15]前記白金族金属は、白金である、B14に記載の発光素子ユニット。
[B16]前記白金族金属は、パラジウムである、B14に記載の発光素子ユニット。
[B17]前記半導体発光素子は、前記裏面が光取出し面であり、前記表面を下方に向けたフェイスダウン姿勢で前記サブマウントに支持されている、B1〜B16のいずれか一つに記載の発光素子ユニット。
[B18]前記半導体発光素子は、前記表面が光取出し面であり、当該表面を上方に向けたフェイスアップ姿勢で前記サブマウントに支持されている、B1〜B16のいずれか一つに記載の発光素子ユニット。
[B19]B1〜B18のいずれか一つに記載の発光素子ユニットと、前記発光素子ユニットを支持するベース基板と、前記ベース基板上に形成され、前記発光素子ユニットを取り囲む樹脂ケースとを含む、発光素子パッケージ。
[B20]細長い支持バーと、前記支持バーの長手方向に沿って配列されたB1〜B18のいずれか一つに記載の発光素子ユニットとを含む、照明装置。
[B21]表面および裏面を有し、平面視において一対の長辺および一対の短辺を有する長方形状のSi基板の一対の前記長辺に沿う周縁部にマスクを形成する工程と、前記マスクを介して前記Si基板を当該表面側からウエットエッチングすることにより、底壁および前記長辺に沿った側壁によって区画され、前記短辺側が開放された凹部を形成し、同時に、当該凹部を介して互いに対向する第1傾斜面および第2傾斜面を前記側壁に形成する工程と、前記Si基板の前記長辺に沿って前記第1傾斜面の一端から他端に至るように延びる第1反射部と、前記第1反射部から前記第2傾斜面側に引き出されるアノード接続部とを含むアノード側反射膜を形成する工程と、前記Si基板の前記長辺に沿って前記第2傾斜面の一端から他端に至るように延びる第2反射部と、前記第2反射部から前記アノード接続部と隣り合うように前記第1傾斜面側に引き出されるカソード接続部とを含むカソード側反射膜を形成する工程と、前記Si基板の前記側壁上の端部において、前記アノード側反射膜上にアノード端子部を形成する工程と、平面視において前記アノード端子部と対角関係にある前記Si基板の反対側の前記側壁上の端部において、前記カソード側反射膜上にカソード端子部を形成する工程と、表面、裏面および側面を有し、当該表面または当該裏面が内部で発生する光が出射される光取り出し面であり、前記光取り出し面の反対面に前記Si基板の前記長辺に沿う方向に互いに間隔を空けて配置されたアノード電極およびカソード電極を有する半導体発光素子を、前記光取出し面が上方に向くように、かつ、前記側面が前記第1傾斜面および前記第2傾斜面に面するように、前記Si基板の前記底壁に設置する工程とを含み、前記半導体発光素子の設置工程において、前記半導体発光素子は、前記アノード側反射膜の前記アノード接続部に前記アノード電極が電気的に接続され、前記カソード側反射膜の前記カソード接続部に前記カソード電極が電気的に接続されるように前記Si基板の前記底壁に設置される、発光素子ユニットの製造方法。
[B22]前記凹部の形成後、前記Si基板の表面全域に、光を反射し得る導電材料層を形成し、当該導電材料層をパターニングすることによって、前記アノード側反射膜および前記カソード側反射膜を同時に形成する、B21に記載の発光素子ユニットの製造方法。
[B23]前記凹部の形成後、前記アノード側反射膜および前記カソード側反射膜の形成に先立って、前記Si基板の表面全域に、熱酸化によって絶縁膜を形成する工程をさらに含む、B21またはB22に記載の発光素子ユニットの製造方法。
1 LED素子ユニット
2 LEDチップ
3 Siサブマウント
4 (LEDチップの)表面
5 (LEDチップの)裏面
6 (LEDチップの)側面
7 アノード電極
8 カソード電極
9 (Siサブマウントの)底壁
10 (Siサブマウントの)側壁
11 凹部
12 (Siサブマウントの)底面
13 (Siサブマウントの)頂面
14 (Siサブマウントの)傾斜面
16 絶縁膜
17 光反射膜
18 アノードパッド
19 カソードパッド
26 樹脂蛍光体
27 (Si基板の)表面
28 (Si基板の)裏面
29 Si基板
30 酸化膜
31 Al堆積層
32 LEDパッケージ
33 ベース基板
34 樹脂ケース
44 LEDバーライト
45 支持バー
61 LED素子ユニット
62 光反射膜
63 第2絶縁膜
64 アノード配線
65 カソード配線
71 LED素子ユニット
72 (Siサブマウントの)底壁
73 (Siサブマウントの)側壁
74 凹部
75 (Siサブマウントの)底面
76 (Siサブマウントの)頂面
77 (Siサブマウントの)第1傾斜面
78 (Siサブマウントの)第2傾斜面
79 絶縁膜
80 光反射膜
81 アノード側反射膜
82 カソード側反射膜
83 第1反射部
84 アノード接続部
86 第2反射部
87 カソード接続部
94 (Si基板の)表面
95 (Si基板の)裏面
96 Si基板
97 酸化膜
98 Al堆積層

Claims (25)

  1. 第1主面およびその反対の第2主面を有し、前記第1主面において前記第2主面に向けて窪み、かつ、底壁および前記底壁を取り囲む側壁によって区画され、前記側壁が前記底壁に向かって下り傾斜した傾斜面を有する凹部を含む半導体基板と、
    前記凹部の前記底壁に互いに間隔を空けて形成された第1電極および第2電極と、
    前記凹部内に配置され、前記第1電極および前記第2電極に接続された発光素子と、
    前記凹部内において前記第1電極と一体的に形成され、前記発光素子外の領域に引き出された第1引き出し電極部と、
    前記凹部内において前記第2電極と一体的に形成され、前記発光素子外の領域に引き出された第2引き出し電極部と、
    前記第1引き出し電極部に電気的に接続された接続部を有する第1ワイヤと、
    前記第2引き出し電極部に電気的に接続された接続部を有する第2ワイヤと、
    前記第1電極および前記第2電極から電気的に分離されるように前記凹部の前記側壁に形成され、かつ、前記発光素子からの光を反射する光反射膜とを含む、発光素子パッケージ。
  2. 前記第1ワイヤは、前記凹部の前記側壁を横切って前記半導体基板の外側に引き出されており、
    前記第2ワイヤは、前記凹部の前記側壁を横切って前記半導体基板の外側に引き出されている、請求項1に記載の発光素子パッケージ。
  3. 前記第1ワイヤにおいて前記第1引き出し電極部との接続部は、前記凹部の前記底壁の上に位置しており、
    前記第2ワイヤにおいて前記第2引き出し電極部との接続部は、前記凹部の前記底壁の上に位置している、請求項1または2に記載の発光素子パッケージ。
  4. 前記第1電極および前記第1引き出し電極部は、前記凹部の前記側壁から間隔を空けて、前記底壁の周縁により取り囲まれた領域内に形成されており、
    前記第2電極および前記第2引き出し電極部は、前記凹部の前記側壁から間隔を空けて、前記底壁の周縁により取り囲まれた領域内に形成されている、請求項1〜3のいずれか一項に記載の発光素子パッケージ。
  5. 前記光反射膜は、前記凹部の前記底壁および前記側壁が交わる交差部が露出するように、前記凹部の前記側壁に形成されている、請求項1〜4のいずれか一項に記載の発光素子パッケージ。
  6. 前記光反射膜は、前記凹部の前記底壁を取り囲んでいる、請求項1〜5のいずれか一項に記載の発光素子パッケージ。
  7. 前記凹部の前記側壁は、前記凹部の前記底壁から連続的に延びている、請求項1〜6のいずれか一項に記載の発光素子パッケージ。
  8. 前記発光素子は、光が出射される光取り出し面を有し、前記光取り出し面を上方に向けた姿勢で前記第1電極および前記第2電極に電気的に接続されている、請求項1〜7のいずれか一項に記載の発光素子パッケージ。
  9. 前記発光素子は、前記凹部の前記底壁に対向する対向面を含み、
    前記発光素子の前記対向面に形成され、かつ、前記第1電極に電気的に接続された第1チップ側電極と、
    前記第1チップ側電極から間隔を空けて前記発光素子の前記対向面に形成され、かつ、前記第2電極に電気的に接続された第2チップ側電極とをさらに含む、請求項1〜8のいずれか一項に記載の発光素子パッケージ。
  10. 前記第1電極の上に形成された第1電極接合層と、
    前記第2電極の上に形成された第2電極接合層とをさらに含み、
    前記第1チップ側電極は、前記第1電極接合層に接合され、かつ、当該第1電極接合層を介して前記第1電極に電気的に接続されており、
    前記第2チップ側電極は、前記第2電極接合層に接合され、かつ、当該第2電極接合層を介して前記第2電極に電気的に接続されている、請求項9に記載の発光素子パッケージ。
  11. 前記第1電極の上において前記第1電極接合層と一体的に形成され、かつ、前記発光素子外の領域に引き出された第1引き出し接合部と、
    前記第2電極の上において前記第2電極接合層と一体的に形成され、かつ、前記発光素子外の領域に引き出された第2引き出し接合部とをさらに含み、
    前記第1ワイヤの接続部は、前記第1引き出し接合部に接合され、かつ、当該第1引き出し接合部を介して前記第1電極に電気的に接続されており、
    前記第2ワイヤの接続部は、前記第2引き出し接合部に接合され、かつ、当該第2引き出し接合部を介して前記第2電極に電気的に接続されている、請求項10に記載の発光素子パッケージ。
  12. 前記第1チップ側電極および前記第1電極接合層は、平面視略E字形状に形成されており、
    前記第2チップ側電極および前記第2電極接合層は、平面視略I字形状に形成されている、請求項10または11に記載の発光素子パッケージ。
  13. 前記半導体基板を支持するベース基板と、
    前記ベース基板に互いに間隔を空けて形成された第1端子電極および第2端子電極とをさらに含み、
    前記第1ワイヤは、前記第1引き出し電極部に電気的に接続された接続部に加えて、前記第1端子電極に電気的に接続された接続部を有しており、
    前記第2ワイヤは、前記第2引き出し電極部に電気的に接続された接続部に加えて、前記第2端子電極に電気的に接続された接続部を有している、請求項1〜12のいずれか一項に記載の発光素子パッケージ。
  14. 前記第1端子電極は、前記凹部の前記側壁を挟んで前記第1引き出し電極部と対向しており、
    前記第2端子電極は、前記凹部の前記側壁を挟んで前記第2引き出し電極部と対向している、請求項13に記載の発光素子パッケージ。
  15. 前記ベース基板の中央部を取り囲むように前記ベース基板の上に取り付けられたケースをさらに含み、
    前記半導体基板は、前記ケースによって取り囲まれた領域内に配置されている、請求項13または14に記載の発光素子パッケージ。
  16. 前記凹部に充填された樹脂をさらに含む、請求項1〜15のいずれか一項に記載の発光素子パッケージ。
  17. 前記光反射膜は、アルミニウム、銀、銅を含む合金、または、白金族金属を含む、請求項1〜16のいずれか一項に記載の発光素子パッケージ。
  18. 前記光反射膜は、前記白金族金属としての白金またはパラジウムを含む、請求項17に記載の発光素子パッケージ。
  19. 前記第1電極、前記第2電極、前記第1引き出し電極部、前記第2引き出し電極部および前記光反射膜が、同一の金属材料によって形成されている、請求項1〜18のいずれか一項に記載の発光素子パッケージ。
  20. 前記傾斜面が、前記底壁に対して30°〜80°の角度で傾斜している、請求項1〜19のいずれか一項に記載の発光素子パッケージ。
  21. 前記傾斜面が、前記底壁に対して40°〜70°の角度で傾斜している、請求項1〜20のいずれか一項に記載の発光素子パッケージ。
  22. 前記傾斜面が、前記底壁に対して45°〜65°の角度で傾斜している、請求項1〜21のいずれか一項に記載の発光素子パッケージ。
  23. 前記傾斜面が、前記底壁に対して50°〜60°の角度で傾斜している、請求項1〜22のいずれか一項に記載の発光素子パッケージ。
  24. 前記傾斜面が、前記底壁に対して53°〜57°の角度で傾斜している、請求項1〜23のいずれか一項に記載の発光素子パッケージ。
  25. 細長い支持バーと、前記支持バーの長手方向に沿って形成された第1配線および第2配線と、前記支持バーの長手方向に沿って間隔を空けて配列された複数の発光素子ユニットと、前記第1配線および前記発光素子ユニットを接続する第1ワイヤと、前記第2配線および前記発光素子ユニットを接続する第2ワイヤとを含む、照明装置であって、
    前記発光素子ユニットは、
    第1主面およびその反対の第2主面を有し、前記第1主面において前記第2主面に向けて窪み、かつ、底壁および前記底壁を取り囲む側壁によって区画され、前記側壁が前記底壁に向かって下り傾斜した傾斜面を有する凹部を含む半導体基板と、
    前記凹部の前記底壁に互いに間隔を空けて形成された第1電極および第2電極と、
    前記凹部内に配置され、前記第1電極および前記第2電極に接続された発光素子と、
    前記発光素子外の領域に引き出されるように前記凹部内において前記第1電極と一体的に形成され、かつ、前記第1ワイヤに電気的に接続された第1引き出し電極部と、
    前記発光素子外の領域に引き出されるように前記凹部内において前記第2電極と一体的に形成され、かつ、前記第2ワイヤに電気的に接続された第2引き出し電極部と、
    前記第1電極および前記第2電極から電気的に分離されるように前記凹部の前記側壁に形成され、かつ、前記発光素子からの光を反射する光反射膜とを含む、照明装置。
JP2016251150A 2016-12-26 2016-12-26 発光素子パッケージおよび照明装置 Active JP6279702B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016251150A JP6279702B2 (ja) 2016-12-26 2016-12-26 発光素子パッケージおよび照明装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016251150A JP6279702B2 (ja) 2016-12-26 2016-12-26 発光素子パッケージおよび照明装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015079531A Division JP2015159311A (ja) 2015-04-08 2015-04-08 半導体装置

Publications (2)

Publication Number Publication Date
JP2017063231A true JP2017063231A (ja) 2017-03-30
JP6279702B2 JP6279702B2 (ja) 2018-02-14

Family

ID=58429215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016251150A Active JP6279702B2 (ja) 2016-12-26 2016-12-26 発光素子パッケージおよび照明装置

Country Status (1)

Country Link
JP (1) JP6279702B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020080056A1 (ja) * 2018-10-15 2020-04-23 ソニー株式会社 発光デバイスおよび画像表示装置
WO2020100432A1 (ja) * 2018-11-15 2020-05-22 株式会社ジャパンディスプレイ 表示装置
WO2020100407A1 (ja) * 2018-11-12 2020-05-22 株式会社ジャパンディスプレイ 表示装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62124780A (ja) * 1985-11-26 1987-06-06 Hitachi Ltd 光半導体モジユ−ル
US6531328B1 (en) * 2001-10-11 2003-03-11 Solidlite Corporation Packaging of light-emitting diode
JP2005354067A (ja) * 2004-06-10 2005-12-22 Lg Electron Inc 高出力ledパッケージ
JP2006019666A (ja) * 2004-07-05 2006-01-19 Phenitec Semiconductor Corp 発光器及び発光装置
JP2007036253A (ja) * 2005-07-26 2007-02-08 Samsung Electro Mech Co Ltd 発光ダイオードパッケージ
JP2007208136A (ja) * 2006-02-03 2007-08-16 Shinko Electric Ind Co Ltd 発光装置
US20070228386A1 (en) * 2006-03-30 2007-10-04 Jin-Shown Shie Wire-bonding free packaging structure of light emitted diode
JP2009212287A (ja) * 2008-03-04 2009-09-17 Stanley Electric Co Ltd Ledパッケージ
JP2009212394A (ja) * 2008-03-05 2009-09-17 Oki Data Corp 半導体装置、ledヘッド及び画像形成装置
JP2010123742A (ja) * 2008-11-19 2010-06-03 Showa Denko Kk 発光ダイオード及びその製造方法、並びにランプ
JP2010140942A (ja) * 2008-12-09 2010-06-24 Stanley Electric Co Ltd 半導体発光装置およびその製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62124780A (ja) * 1985-11-26 1987-06-06 Hitachi Ltd 光半導体モジユ−ル
US6531328B1 (en) * 2001-10-11 2003-03-11 Solidlite Corporation Packaging of light-emitting diode
JP2005354067A (ja) * 2004-06-10 2005-12-22 Lg Electron Inc 高出力ledパッケージ
JP2006019666A (ja) * 2004-07-05 2006-01-19 Phenitec Semiconductor Corp 発光器及び発光装置
JP2007036253A (ja) * 2005-07-26 2007-02-08 Samsung Electro Mech Co Ltd 発光ダイオードパッケージ
JP2007208136A (ja) * 2006-02-03 2007-08-16 Shinko Electric Ind Co Ltd 発光装置
US20070228386A1 (en) * 2006-03-30 2007-10-04 Jin-Shown Shie Wire-bonding free packaging structure of light emitted diode
JP2009212287A (ja) * 2008-03-04 2009-09-17 Stanley Electric Co Ltd Ledパッケージ
JP2009212394A (ja) * 2008-03-05 2009-09-17 Oki Data Corp 半導体装置、ledヘッド及び画像形成装置
JP2010123742A (ja) * 2008-11-19 2010-06-03 Showa Denko Kk 発光ダイオード及びその製造方法、並びにランプ
JP2010140942A (ja) * 2008-12-09 2010-06-24 Stanley Electric Co Ltd 半導体発光装置およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020080056A1 (ja) * 2018-10-15 2020-04-23 ソニー株式会社 発光デバイスおよび画像表示装置
JPWO2020080056A1 (ja) * 2018-10-15 2021-09-30 ソニーグループ株式会社 発光デバイスおよび画像表示装置
WO2020100407A1 (ja) * 2018-11-12 2020-05-22 株式会社ジャパンディスプレイ 表示装置
JP2020080361A (ja) * 2018-11-12 2020-05-28 株式会社ジャパンディスプレイ 表示装置
JP7266387B2 (ja) 2018-11-12 2023-04-28 株式会社ジャパンディスプレイ 表示装置
US11942583B2 (en) 2018-11-12 2024-03-26 Japan Display Inc. Display device having reflective layer coupled to light emitting element
WO2020100432A1 (ja) * 2018-11-15 2020-05-22 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
JP6279702B2 (ja) 2018-02-14

Similar Documents

Publication Publication Date Title
JP2012142410A (ja) 発光素子ユニットおよびその製造方法、発光素子パッケージならびに照明装置
CN109075184B (zh) 发光二极管
US10438992B2 (en) Light-emitting element and light-emitting diode
TWI514631B (zh) Semiconductor light emitting device and manufacturing method thereof
JP2008300386A (ja) 半導体発光装置
TWI415308B (zh) 用於增加發光效率及散熱效果之晶圓級發光二極體封裝結構及其製作方法
JP6279702B2 (ja) 発光素子パッケージおよび照明装置
JP2016058689A (ja) 半導体発光装置
KR20140134420A (ko) 반도체 발광소자 패키지의 제조 방법
KR20120130846A (ko) 발광 소자 패키지
CN105322082B (zh) 发光二极管芯片及发光装置
US20180047781A1 (en) Dot matrix light-emitting diode light source for a wafer-level microdisplay and method for fabricating the same
JP2021527965A (ja) 半導体発光デバイス
US10283677B2 (en) LED structure and fabrication method
CN101937967A (zh) 发光二极管、发光装置及制造方法
TW201407839A (zh) 平行板槽發光陣列
JP2015159311A (ja) 半導体装置
US8269249B2 (en) Light emitting device package
CN102468394A (zh) 发光二极管元件及其制造方法
KR20140134425A (ko) 발광소자 패키지 및 그 제조 방법
KR20120088985A (ko) 발광소자
CN220358112U (zh) 微型发光二极管显示芯片
KR101740539B1 (ko) 발광소자
JP2002094116A (ja) 化合物半導体発光素子及びその製造方法
KR20180027004A (ko) 칩 스케일 패키지 발광 다이오드

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180117

R150 Certificate of patent or registration of utility model

Ref document number: 6279702

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250