JP2002124680A - アレイ基板及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 周縁部にある外部接続パッドがアルミニウ
ム合金からなるアレイ基板において、外部接続パッドに
貼り付けられた外部配線端子を引き剥がす際の外部接続
パッドの剥がれを防止できるものを提供する。 【解決手段】外部接続パッド１１ｂの最下層にモリブデ
ン（Ｍｏ）からなるボトム層１２を設ける。これによ
り、ガラス基板１８と外部接続パッド１１ｂとの密着性
を高める。特には、外部接続パッド１１ｂを走査線１
１、及びＴＦＴ７のゲート電極１１ａと同時に形成する
にあたり、ボトムＭｏ層１２の厚さを２０ｎｍ以下とす
ることにより走査線１１等の端面がオーバーハング状な
いし断崖状になるのを防ぎ、層間ショートや信号線３１
の断線を防止することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置等の
平面表示装置に用いられるアレイ基板及びその製造方法
に関する。

【０００２】

【従来の技術】近年、ＣＲＴディスプレイに代わる平面
型の表示装置が盛んに開発されており、中でも液晶表示
装置は軽量、薄型、低消費電力、目の疲れの少なさ等の
利点から特に注目を集めている。

【０００３】例えば、各表示画素毎にスイッチ素子が配
置された光透過型のアクティブマトリクス型の液晶表示
装置を例にとり説明する。アクティブマトリクス型液晶
表示装置は、アレイ基板と対向基板との間に配向膜を介
して液晶層が保持されて成っている。アレイ基板は、ガ
ラスや石英等の透明絶縁基板上に複数本の信号線と走査
線とが格子状に配置され、各交点部分にアモルファスシ
リコン（ａ−Ｓｉ：Ｈ）等の半導体薄膜を用いた薄膜ト
ランジスタ（以下、ＴＦＴと略称する。）が接続されて
いる。そしてＴＦＴのゲート電極は走査線に、ドレイン
電極は信号線にそれぞれ電気的に接続され、さらにソー
ス電極は画素電極を構成する透明導電材料、例えばＩＴ
Ｏ(Indium-Tin-Oxide)に電気的に接続されている。

【０００４】対向基板は、ガラス等の透明絶縁基板上に
ＩＴＯから成る対向電極が配置され、またカラー表示を
実現するのであればカラーフィルタ層が配置されて構成
されている。

【０００５】従来、アレイ基板の走査線の材料として、
モリブデン（Ｍｏ）、タンタル（Ｔａ）等の高融点金属
の単体または合金、クロム（Ｃｒ）、あるいは、モリブ
デン−タングステン合金（ＭｏＷ）が一般に用いられて
いた。しかし、近年、液晶表示装置の大型化と高精細化
が進むに伴ない、電気抵抗がより低いアルミニウム（Ａ
ｌ）金属またはその合金が用いられるようになって来て
いる。

【０００６】走査線をアルミニウム金属またはその合金
により作成する場合、アレイ基板の周縁部にある外部接
続パッド、及び走査線の一端から外部接続パッドへの引
き出し配線も、走査線と同時にアルミニウム金属または
その合金により作成されるのが一般的である。別途に設
けるとするならばアレイ基板の製造コストを著しく増大
させてしまうからである。

【０００７】

【発明が解決しようとする課題】しかし、外部接続パッ
ドがアルミニウム合金等からなる場合、以下のような問
題点があった。

【０００８】例えば、駆動ＩＣチップを搭載したＴＣＰ
（Tape Carrier Package）等のフレキシブル配線基板を
通じて外部駆動回路からアレイ基板への駆動入力を行な
う場合、アレイ基板と対向基板とを所定の間隔を持って
組み合わせ、この間隔に液晶を封入した後、ＴＣＰの出
力端子部と外部接続パッドとをＡＣＦ（異方性導電膜）
等を介して貼り付ける。

【０００９】ところが、パネル点灯検査等の検査により
駆動ＩＣチップの不良が発見された場合に、正常に動作
するＴＣＰと交換すべく、装着されているＴＣＰを剥が
す必要がある。ＴＣＰを引張っるなどして引き剥がすの
であるが、このようなリペア処理の際、ＴＣＰの出力端
子部とアレイ基板の接続パッドとの間のＡＣＦが、通常
は、アレイ基板側すなわち接続パッド上にも残ってしま
う。この残留したＡＣＦは、ゴムへら等によって削り取
る操作が行なわれている。

【００１０】このような引き剥がしや削り取りを行なっ
た場合、アルミニウム合金等からなる接続パッドである
と、ゲート絶縁膜等の保護膜によりパッド周辺が覆われ
ているにも拘わらず、剥がれてしまうことがあった。

【００１１】この原因について詳細に検討した結果、ア
ルミニウム合金等からなる接続パッドであると、モリブ
デン−タングステン合金（ＭｏＷ）等からなる接続パッ
ドに比べて、ガラス基板に対する密着性が低く、また、
検査用のプローブ針により損傷を受けやすいことが原因
であることが知られた。特には、プローブ針により突き
刺された針の跡を起点として剥がれが生じている場合が
多かった。

【００１２】本発明は、上記問題点に鑑みなされたもの
であり、周縁部にある外部接続パッドがアルミニウムま
たはその合金からなるアレイ基板及びその製造方法にお
いて、外部接続パッドに貼り付けられた外部配線端子を
引き剥がす際の外部接続パッドの剥がれを防止できるも
のを提供するものである。

【００１３】

【課題を解決するための手段】請求項１のアレイ基板
は、絶縁基板上の複数層の配線パターンのうち、該絶縁
基板の上面に接して形成される下層配線パターンが、走
査線または信号線を外部の配線端子に電気的に接続する
ための外部接続パッドを含み、該下層配線パターンが、
前記絶縁基板の上面に接して配置されるモリブデンを主
成分とする第１配線層と、この上に重ねられるアルミニ
ウムを主成分とする第２配線層との積層膜がパターニン
グされたものであることを特徴とする。

【００１４】上記構成により、外部接続パッドに貼り付
けられた外部配線端子を引き剥がす場合に外部接続パッ
ドの剥がれを防止することができる。しかも、アレイ基
板の製造工程数や製造コストを増大させることがない。

【００１５】請求項５記載のアレイ基板の製造方法は、
絶縁基板の上面に接して形成される配線パターンが、ア
レイ基板上の配線を外部の配線端子に接続するための外
部接続パッドを含み、該配線パターンを形成する工程
が、絶縁基板上に、絶縁基板上に、厚さ２０ｎｍ以下の
モリブデンを主成分とする第１配線層を直接堆積した後
にアルミニウムを主成分とする第２配線層を堆積するこ
とにより金属積層膜を形成する工程と、一つのレジスト
パターンの下でウェットエッチングにより前記金属積層
膜を一括してパターニングする工程とを含むことを特徴
とする。

【００１６】

【発明の実施の形態】本発明の実施例について、図１〜
２を参照して説明する。

【００１７】図１は、アレイ基板上の各画素及び接続用
周縁部の構成を模式的に示す平面図である。図２は、ア
レイ基板におけるＴＦＴ、走査線及び外部接続パッドの
個所の積層構造を模式的に示す部分縦断面図である。

【００１８】図１に示すように、下層の走査線１１と上
層の信号線３１との交点付近には、走査線１１に印加さ
れる走査パルスにしたがい信号線３１から画素電極５２
への信号入力をスイッチングするためのＴＦＴ７が配置
されている。また、各走査線１１の一端からは、アレイ
基板１０の接続用周縁部１０ａに引き出し配線１１ｃが
引き出され、その先端にパッド部１１ｂを形成してい
る。

【００１９】図２に示すように、走査線１１及びゲート
電極１１ａ及びパッド部１１ｂが、いずれも、ガラス基
板１８上に直接形成される金属積層膜のパターンからな
る。この金属積層膜は、アルミニウム−ネオジム合金の
層（ネオジムが２原子％、以降Ａｌ−Ｎｄ層と呼ぶ）１
３が、上下からモリブデン（Ｍｏ）層１２，１４により
サンドイッチされたものである。Ａｌ−Ｎｄ層１３の厚
さが１５０〜６００ｎｍ、好ましくは２００〜４００ｎ
ｍであるのに対して、下層側のモリブデン層（以降、ボ
トムＭｏ層と呼ぶ）１２は、厚さ２０ｎｍ以下、好まし
くは５〜１５ｎｍの厚さに設定される。ボトムＭｏ層の
厚さの理論上の下限は単原子層の厚さとなるが、成膜の
確実さ等の理由から実用上は、例えば少なくとも約２〜
３ｎｍ以上の厚さに設定するのが望ましいと考えられ
る。

【００２０】ボトムＭｏ層の厚さを５ｎｍ、１０ｎｍ、
１５ｎｍ及び２５ｎｍとして下記に詳細に説明するよう
な方法でアレイ基板を試作した後、一旦実装したＴＣＰ
を引き剥がすモジュールリペアテストを実施したとこ
ろ、５ｎｍの厚さでも、パッド部１１ｂの剥がれを大幅
に低減することができた。また、ボトムＭｏ層の厚さを
１０ｎｍから増大させても引き剥がしに対する抵抗につ
いてのさらなる向上は見られなかった。

【００２１】一方、ボトムＭｏ層の厚さを２５ｎｍとし
た場合、図３に模式的に示すような問題が生じた。Ｍｏ
層のエッチング速度がＡｌ−Ｎｄ層に比べて著しく大き
いため、得られる金属積層膜パターンの端面が下層側で
くびれてしまい、Ａｌ−Ｎｄ層のところで外側に突き出
してオーバーハング状になってしまう。

【００２２】このように端面がオーバーハング状になっ
た場合には、ゲート絶縁膜１５による被覆が不充分とな
って上層の導電層との短絡を生じてしまう層間ショート
不良が増加してしまう。例えば、ＴＦＴ７のゲート電極
１１ａの端面がオーバーハング状となった場合に、ゲー
ト電極１１ａと、ドレイン電極３２またはソース電極３
３との間で層間ショートが生じることがある。また、走
査線１１の端面がオーバーハング状ないし断崖状となっ
た場合に、ゲート絶縁膜１５を介して走査線１１と交差
する信号線３１が、走査線１１の端面（エッジ）のとこ
ろで段切れを起こすことがある。

【００２３】ボトムＭｏ層の厚さを２０ｎｍ以下とする
場合には、下記のような通常の製造条件において、オー
バーハング及び層間ショートが発生しなかった。

【００２４】次に、実施例のアレイ基板の製造工程につ
いて、図２を用いて詳細に説明する。

【００２５】(1) 第１のパターニング ガラス基板１８上に、スパッタ法により、１０ｎｍ厚の
ボトムＭｏ層１２、３００ｎｍ厚のＡｌ−Ｎｄ層１３、
及び５０ｎｍ厚のトップＭｏ層１４を連続して堆積す
る。そして、レジストを塗布後、第１のマスクパターン
を用いて露光、現像を行なってから、リン酸、酢酸、硝
酸及び水からなるエッチング液によりエッチングを行な
う。

【００２６】用いるエッチング液は、好ましくは、次の
ような範囲の組成のものである。容量Ａの８５％リン酸
水溶液、容量Ｂの９０％酢酸水溶液、及び、容量Ｃの７
０％硝酸水溶液を混合したとするならば、下記（１）〜
（２）式を満たす。

【００２７】 ０．２ ≦ Ａ÷（Ｂ＋Ｃ） ≦０．６ （１） ０．０４≦Ｃ÷（Ａ＋Ｂ＋Ｃ）≦０．２ （２） また、過度のサイドエッチングを防止するために、エッ
チング液をシャワーノズルから吹き付ける方式でエッチ
ングが行なわれる。

【００２８】このような金属積層膜のパターニングによ
り、７５６本の走査線１１と、アレイ基板１０の一端辺
側に引き出された、引き出し線１１ｃ及びその先端のパ
ッド部１１ｂとが形成される。また、画素領域では各画
素に対応して、走査線１１の延在部からなるゲート電極
１１ａが作成される。

【００２９】なお、トップＭｏ層１４の存在により、得
られる金属薄膜パターンの端面（エッジ）がなだらかな
テーパー状となる。

【００３０】(2) 第２のパターニング プラズマＣＶＤ法により、３５０ｎｍ厚の酸化シリコン
膜からなる第１ゲート絶縁膜１６、および、５０ｎｍ厚
の窒化シリコン膜からなる第２ゲート絶縁膜１７を堆積
させ、さらに、ＴＦＴ９の半導体活性層をなすための、
５０ｎｍ厚のアモルファスシリコン(a-Si:H)からなる半
導体被膜３６、及び２００ｎｍ厚の窒化シリコン膜を、
連続して堆積させる。

【００３１】この後、窒化シリコン膜をパターニングし
てＴＦＴ７のチャネル部に対応する個所にチャネル保護
膜２を形成する。

【００３２】(3) 第３のパターニング プラズマＣＶＤ法により５０ｎｍ厚のリンドープアモル
ファスシリコン(n⁺a-Si:H)からなる低抵抗半導体被膜３
７を堆積する。そして、良好なオーミックコンタクトが
得られるようにフッ酸で処理した後、スパッタリングに
より、２５ｎｍ厚のＭｏ層、２５０ｎｍのアルミニウム
（Ａｌ）層、及び５０ｎｍ厚のＭｏ層をこの順に堆積さ
せる。このようにして得られた三層金属膜及び半導体層
３６，３７について、第３のマスクパターンを用いて露
光、現像して得られるレジストパターンの下で一括して
パターニングを行なう。まず、上記と同様のエッチング
液によって三層金属膜をエッチングし、次いで、プラズ
マエッチング(Plasma Etching)により半導体膜３６，３
７をパターニングする。

【００３３】このようにして、信号線３１、この延在部
から成るドレイン電極３２、及びソース電極３３を形成
する。

【００３４】(4) 第４のパターニング ２００ｎｍ厚の窒化シリコンから成る層間絶縁膜４を堆
積した後、パッド部１１ｂを露出させるコンタクトホー
ル４１、及び、ソース−画素電極間コンタクトホール４
２を同時に作成する。

【００３５】(5) 第５のパターニング 透明導電層として、４０ｎｍ厚のＩＴＯを堆積した後、
パッド部１１ｂを覆うパッド部ＩＴＯ膜５１、及び、画
素電極５２を作成する。

【００３６】このようにして完成したアレイ基板１０に
ついて、最終的な電気的検査を行なったところ、信号線
断線不良やＴＦＴの特性不良は全く見られなかった。

【００３７】上記の説明において、信号線３１からアレ
イ基板の一の端辺へと引き出される信号線接続パッドの
構成については省いているが、信号線接続パッドについ
ても、上記走査線１１に係る接続パッド部１１ｂと全く
同様の構成とすることができる。この場合、信号線３１
から引き出された上層の引き出し配線が、ゲート絶縁膜
１５を貫くコンタクトホールを介して、下層の引き出し
配線に導通するようにする。しかし、信号線接続パッド
が、信号線３１と同時に形成されるものであっても良
い。

【００３８】上記実施例においては、下層の金属配線パ
ターンが、Ｍｏ層、Ａｌ−Ｎｄ層及びＭｏ層の三層膜で
あったが、Ａｌ−Ｎｄ層に代えて、他の遷移金属を含む
アルミニウム合金、例えばＡｌ−Ｙ（Ｙが２モル％）、
Ａｌ−Ｇｄ（Ｇｄが２モル％）、Ａｌ−Ｓｃ（Ｓｃが２
モル％）等でも可能である。また、アルミニウム金属単
体を用いることも場合により可能である。また、Ｍｏ層
が他の元素を含む合金であっても良い。

【００３９】また、ゲート絶縁膜の厚さや被覆性が充分
な場合は、上層のＭｏ層を省くことも可能である。

【００４０】上記実施例で説明したようなアレイ基板及
びその製造方法であると、モジュール製造工程における
検査の後にＴＣＰ等を引き剥がす際の外部接続パッドの
破損を大幅に低減することができる。また、アレイ基板
の検査の際、接続パッドにプローブ針をあてるときの損
傷をも減少させることができる。一方、下層の金属配線
パターンをＭｏ層とアルミニウム合金層との多層膜とし
ても、これらを同一のエッチング液によって容易にパタ
ーニングすることができるので工程数の増加や工程時間
の増加を招くこともない。したがって、アレイ基板の製
造コスト及び製造効率を著しく低減することができる。

【００４１】アレイ基板のＴＦＴにおける半導体活性層
が、アモルファスシリコン層に代えて多結晶シリコン膜
であっても全く同様であることは言うまでもない。

【００４２】また、外部配線端子が、ＴＣＰの端子でな
く、ＣＯＧ(Chip on Glass)方式において直接搭載され
る駆動ＩＣチップのバンプであっても良い。

【００４３】アレイ基板が、その周縁部にＴＣＰのＩＣ
チップに相当する駆動回路を一体に設けたものである場
合にも、外部駆動系統からのフレキシブル配線の端子部
と接続する個所に、上記実施例と同様の外部接続パッド
を設けることができる。これにより、フレキシブル配線
を一端引き剥がすリペア工程での外部接続パッドの剥離
を防止することができる。

【００４４】

【発明の効果】周縁部にある外部接続パッドがアルミニ
ウムまたはその合金からなるアレイ基板及びその製造方
法において、外部接続パッドに貼り付けられた外部配線
端子を引き剥がす場合に外部接続パッドの剥がれを防止
することができる。しかも、アレイ基板の製造工程数や
製造コストを増大させることがない。

【図面の簡単な説明】

【図１】アレイ基板上の各画素及び接続用周縁部の構成
を模式的に示す平面図である。

【図２】アレイ基板におけるＴＦＴ、走査線及び外部接
続パッドの個所の積層構造を模式的に示す部分縦断面図
である。

【図３】比較例のアレイ基板の製造方法における問題点
を説明するための、ＴＦＴのゲート電極の部分について
の模式的な縦断面図である。

【符号の説明】

１０ アレイ基板 １１ 走査線 １１ａ ゲート電極 １１ｂ 接続パッド部 １２ 接続パッド部等をなすボトムＭｏ層 １３ 接続パッド部等をなすＡｌ−Ｎｄ層 １４ 接続パッド部等をなすトップＭｏ層 １５ ゲート絶縁膜 ３１ 信号線 ４ 層間絶縁膜 ４１ 接続パッド部１１ｂを露出させるコンタクトホー
ル ５１ パッド部ＩＴＯ膜 ５２ 画素電極

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 ６１７Ｌ (72)発明者 中島 まどか 兵庫県姫路市余部区上余部50番地 株式会 社東芝姫路工場内 (72)発明者 久保 明 兵庫県姫路市余部区上余部50番地 株式会 社東芝姫路工場内 Ｆターム(参考） 2H092 GA41 GA42 GA44 JA26 JA29 JA38 JA40 JA42 JA44 JB13 JB23 JB24 JB32 JB33 JB38 JB51 JB57 JB74 KA07 KA16 KA18 MA05 MA08 MA14 MA15 MA16 MA18 MA19 MA20 MA27 MA35 MA37 MA41 NA25 NA27 NA28 NA30 PA02 5F033 GG04 HH10 HH20 MM08 QQ08 QQ10 QQ19 VV07 VV15 WW02 XX13 5F043 AA24 BB16 EE07 FF03 GG02 GG04 5F110 AA26 BB01 DD02 EE04 EE06 EE15 EE23 EE37 EE44 FF02 FF03 FF09 FF30 GG02 GG13 GG15 GG25 GG33 HK03 HK04 HK07 HK09 HK16 HK22 HK25 HK33 HK35 HL07 NN04 NN14 NN24 NN35 NN72 QQ05 QQ09

Claims (5)

【特許請求の範囲】
1. 【請求項１】絶縁基板上の複数層の配線パターンのう
   ち、該絶縁基板の上面に接して形成される下層配線パタ
   ーンが、走査線または信号線を外部の配線端子に電気的
   に接続するための外部接続パッドを含み、 該下層配線パターンが、前記絶縁基板の上面に接して配
   置されるモリブデンを主成分とする第１配線層と、この
   上に重ねられるアルミニウムを主成分とする第２配線層
   との積層膜がパターニングされたものであることを特徴
   とするアレイ基板。
2. 【請求項２】前記下層配線パターンが前記走査線を含
   み、前記外部接続パッドが該走査線の一端、または該走
   査線から周縁部への引き出し配線の一端に設けられるこ
   とを特徴とする請求項１記載のアレイ基板。
3. 【請求項３】前記下層の配線パターンに含まれる前記走
   査線と、これより上層の配線パターンに含まれる前記信
   号線とが格子状に配列されて、この格子により画される
   各領域に画素電極が配置され、 前記走査線と前記信号線との各交点近傍には前記信号線
   から前記画素電極への信号入力をスイッチングする薄膜
   トランジスタが配置され、該薄膜トランジスタは、前記
   走査線の一部または延在部からなるゲート電極と、この
   ゲート電極を覆うゲート絶縁膜と、該ゲート絶縁膜を介
   して前記ゲート電極に重ねられる半導体活性層と、前記
   信号線の一部または延在部からなるドレイン電極と、前
   記画素電極に電気的に接続されるソース電極とよりなる
   ことを特徴とする請求項２記載のアレイ基板。
4. 【請求項４】前記第１配線層の厚みが２０ｎｍ以下であ
   ることを特徴とする請求項１記載のアレイ基板。
5. 【請求項５】絶縁基板の上面に接して形成される配線パ
   ターンが、アレイ基板上の配線を外部の配線端子に接続
   するための外部接続パッドを含み、 該配線パターンを形成する工程が、 絶縁基板上に、厚さ２０ｎｍ以下のモリブデンを主成分
   とする第１配線層を直接堆積した後にアルミニウムを主
   成分とする第２配線層を堆積することにより金属積層膜
   を形成する工程と、 一つのレジストパターンの下でウェットエッチングによ
   り前記金属積層膜を一括してパターニングする工程とを
   含むことを特徴とするアレイ基板の製造方法。