JP3432420B2 - Ｃｏｇ型液晶表示素子 - Google Patents
Ｃｏｇ型液晶表示素子Info
- Publication number
- JP3432420B2 JP3432420B2 JP19167398A JP19167398A JP3432420B2 JP 3432420 B2 JP3432420 B2 JP 3432420B2 JP 19167398 A JP19167398 A JP 19167398A JP 19167398 A JP19167398 A JP 19167398A JP 3432420 B2 JP3432420 B2 JP 3432420B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- liquid crystal
- gate
- crystal display
- type liquid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス型液晶表示素子に関し、より詳細には、絵素電極を
選択駆動するスイッチング素子として、ＴＦＴ（Thin F
ilm Transistor）素子，ＭＩＭ素子，ＭＯＳトランジス
タ素子，ダイオード等が用いられる当該液晶表示素子に
関するものである。
クス型液晶表示素子に関し、より詳細には、絵素電極を
選択駆動するスイッチング素子として、ＴＦＴ（Thin F
ilm Transistor）素子，ＭＩＭ素子，ＭＯＳトランジス
タ素子，ダイオード等が用いられる当該液晶表示素子に
関するものである。
【０００２】
【従来の技術】当該液晶表示素子のマトリクス電極基板
の一例として、従来のＴＦＴ−ＬＣＤ（Liquid Crystal
Display）用アクティブマトリクス基板のＴＦＴ部分に
ついてその断面図を図４に示す。図４に示されるＴＦＴ
基板の構造をその製造手順と共に以下に記す。絶縁基板
にガラス基板１を用い、この上層にスパッタリングによ
りタンタル薄膜を成膜し、パターニングを行いゲート配
線（電極）２を形成する。その後、電解液である酒石酸
アンモニウム液にて陽極酸化処理を行い、表層部にＴａ
Ｏｘ膜３を形成する。
の一例として、従来のＴＦＴ−ＬＣＤ（Liquid Crystal
Display）用アクティブマトリクス基板のＴＦＴ部分に
ついてその断面図を図４に示す。図４に示されるＴＦＴ
基板の構造をその製造手順と共に以下に記す。絶縁基板
にガラス基板１を用い、この上層にスパッタリングによ
りタンタル薄膜を成膜し、パターニングを行いゲート配
線（電極）２を形成する。その後、電解液である酒石酸
アンモニウム液にて陽極酸化処理を行い、表層部にＴａ
Ｏｘ膜３を形成する。
【０００３】その後、ゲート配線２を覆うゲート絶縁膜
４としてＳｉＮｘを形成し、更に、ゲート絶縁膜４の上
に半導体層５として真性アモルファスＳｉ半導体を形成
する。次に、ＴＦＴのソース及びドレイン部を構成する
ためにｎ＋にドープされたアモルファスＳｉにてｎ＋型
半導体層６，７を形成する。更に、ｎ＋型半導体層６，
７の上に絵素電極及びソース・ドレイン電極配線１０，
１１の補助配線として透明導電膜８，９のＩＴＯ（Indi
um Tin Oxide）薄膜配線を形成し、その上層にソース・
ドレイン電極配線１０，１１が形成される。その上層を
保護膜（図示せず）で覆われた状態になっている。
４としてＳｉＮｘを形成し、更に、ゲート絶縁膜４の上
に半導体層５として真性アモルファスＳｉ半導体を形成
する。次に、ＴＦＴのソース及びドレイン部を構成する
ためにｎ＋にドープされたアモルファスＳｉにてｎ＋型
半導体層６，７を形成する。更に、ｎ＋型半導体層６，
７の上に絵素電極及びソース・ドレイン電極配線１０，
１１の補助配線として透明導電膜８，９のＩＴＯ（Indi
um Tin Oxide）薄膜配線を形成し、その上層にソース・
ドレイン電極配線１０，１１が形成される。その上層を
保護膜（図示せず）で覆われた状態になっている。
【０００４】この場合、端子部の積層状態は、ガラス基
板１の上層にタンタル薄膜のゲート配線２、さらに積層
する膜として陽極酸化処理を施した陽極酸化膜３として
のＴａＯｘ膜，ゲート絶縁膜４であるＳｉＮｘ膜，この
上にＩＴＯ薄膜８，タンタル薄膜によるソース・ドレイ
ン電極配線１０を形成し、その上層を保護膜で覆った構
造になっている。そのなかでも、ゲートＣＯＧ（Chip O
n Glass）の電源リード部、つまりゲート配線２をガラ
ス基板上に直接実装されたチップ（駆動用ＩＣ）を介し
て電源につなぐ電源リード部の構造は、図３に示すよう
にガラス基板１の上層にタンタル薄膜のゲート配線２，
その上にＩＴＯ薄膜８，ソース・ドレイン電極配線１
０，保護膜で覆われた状態となっている。これは、リー
ド部の遅延を最小限にするために、リード部のゲートタ
ンタル薄膜２全体の陽極酸化処理を施したＴａＯｘ膜３
とゲート絶縁膜４であるＳｉＮｘ膜を取り除いて、ＩＴ
Ｏ膜８，タンタル薄膜によるソース・ドレイン電極配線
１０をその上層に形成し、ゲート，ソース間の接触面積
を最大にすることで、接触抵抗を減少させる構造をとっ
ている。
板１の上層にタンタル薄膜のゲート配線２、さらに積層
する膜として陽極酸化処理を施した陽極酸化膜３として
のＴａＯｘ膜，ゲート絶縁膜４であるＳｉＮｘ膜，この
上にＩＴＯ薄膜８，タンタル薄膜によるソース・ドレイ
ン電極配線１０を形成し、その上層を保護膜で覆った構
造になっている。そのなかでも、ゲートＣＯＧ（Chip O
n Glass）の電源リード部、つまりゲート配線２をガラ
ス基板上に直接実装されたチップ（駆動用ＩＣ）を介し
て電源につなぐ電源リード部の構造は、図３に示すよう
にガラス基板１の上層にタンタル薄膜のゲート配線２，
その上にＩＴＯ薄膜８，ソース・ドレイン電極配線１
０，保護膜で覆われた状態となっている。これは、リー
ド部の遅延を最小限にするために、リード部のゲートタ
ンタル薄膜２全体の陽極酸化処理を施したＴａＯｘ膜３
とゲート絶縁膜４であるＳｉＮｘ膜を取り除いて、ＩＴ
Ｏ膜８，タンタル薄膜によるソース・ドレイン電極配線
１０をその上層に形成し、ゲート，ソース間の接触面積
を最大にすることで、接触抵抗を減少させる構造をとっ
ている。
【０００５】
【発明が解決しようとする課題】従来の技術であげたよ
うな構成のマトリクス電極基板では、ゲートＣＯＧの電
源リード部において、ゲート電極上に直接、絵素電極で
あるＩＴＯ膜とその上層にタンタル薄膜によるソース・
ドレイン電極配線を積層しているために、このＩＴＯ膜
・タンタル膜の部分が剥がれてくる。これは、ゲート配
線のタンタル膜と絵素電極のＩＴＯ膜の関係によるもの
で、タンタル膜はＩＴＯ膜の酸素を取り込みやすく、一
旦酸素を取り込むと膨張率が高くなる。そのうえＩＴＯ
膜の上層にソース電極配線としてのタンタル膜が形成さ
れると、ソース膜の膜応力の影響を受けやすくなり、Ｉ
ＴＯ膜とタンタル膜の相性が悪くなる。つまり、密着性
が悪くなる。さらにこの部分は、ゲート絶縁膜のドライ
エッチ時にエッチングによりタンタル膜表面がドライエ
ッチダメージを受けている。よって、以上のような要素
が重なり、この部分における膜の密着性が低下し、膜剥
がれの大きな原因となっている。
うな構成のマトリクス電極基板では、ゲートＣＯＧの電
源リード部において、ゲート電極上に直接、絵素電極で
あるＩＴＯ膜とその上層にタンタル薄膜によるソース・
ドレイン電極配線を積層しているために、このＩＴＯ膜
・タンタル膜の部分が剥がれてくる。これは、ゲート配
線のタンタル膜と絵素電極のＩＴＯ膜の関係によるもの
で、タンタル膜はＩＴＯ膜の酸素を取り込みやすく、一
旦酸素を取り込むと膨張率が高くなる。そのうえＩＴＯ
膜の上層にソース電極配線としてのタンタル膜が形成さ
れると、ソース膜の膜応力の影響を受けやすくなり、Ｉ
ＴＯ膜とタンタル膜の相性が悪くなる。つまり、密着性
が悪くなる。さらにこの部分は、ゲート絶縁膜のドライ
エッチ時にエッチングによりタンタル膜表面がドライエ
ッチダメージを受けている。よって、以上のような要素
が重なり、この部分における膜の密着性が低下し、膜剥
がれの大きな原因となっている。
【０００６】本発明は、従来技術におけるゲートＣＯＧ
の電源リード部において、タンタル膜で例示される電極
によりいずれも構成されるゲート配線電極とソース配線
電極の両電極の間にＩＴＯ膜で例示される絵素配線電極
を積層したリード部を引き出すようにした場合に起きる
膜の密着性の低下、あるいは、ゲートＣＯＧの電源リー
ド部における膜剥がれの生じることがない当該液晶表示
素子を提供することをその目的とする。
の電源リード部において、タンタル膜で例示される電極
によりいずれも構成されるゲート配線電極とソース配線
電極の両電極の間にＩＴＯ膜で例示される絵素配線電極
を積層したリード部を引き出すようにした場合に起きる
膜の密着性の低下、あるいは、ゲートＣＯＧの電源リー
ド部における膜剥がれの生じることがない当該液晶表示
素子を提供することをその目的とする。
【０００７】
【課題を解決するための手段】上記の課題を解決するた
めに、ゲートＣＯＧの電源リード部、つまりゲート電極
配線をチップを介して電源につなぐ電源リード部におい
て、リード線の入力部と出力部のみ、ゲート配線のタン
タル薄膜に陽極酸化処理を施したＴａＯｘ膜とゲート絶
縁膜であるＳｉＮｘ膜を残さずに取り除いて、電源リー
ド部としての必要な機能を有するようにし、他のリード
部は、このＴａＯｘ膜とＳｉＮｘ膜を取り除かずに残す
ようにし、もって、ゲート膜の上層に残したこの陽極酸
化処理を施したＴａＯｘ膜、ゲート絶縁膜であるＳｉＮ
ｘ膜とその上にＩＴＯ膜・ソース膜を積層形成したこと
によって、従来に比して膜の密着性は良好となって膜剥
がれがなくなり、表示品位に影響を与えることなくこの
部分における不良発生率が低減できる。
めに、ゲートＣＯＧの電源リード部、つまりゲート電極
配線をチップを介して電源につなぐ電源リード部におい
て、リード線の入力部と出力部のみ、ゲート配線のタン
タル薄膜に陽極酸化処理を施したＴａＯｘ膜とゲート絶
縁膜であるＳｉＮｘ膜を残さずに取り除いて、電源リー
ド部としての必要な機能を有するようにし、他のリード
部は、このＴａＯｘ膜とＳｉＮｘ膜を取り除かずに残す
ようにし、もって、ゲート膜の上層に残したこの陽極酸
化処理を施したＴａＯｘ膜、ゲート絶縁膜であるＳｉＮ
ｘ膜とその上にＩＴＯ膜・ソース膜を積層形成したこと
によって、従来に比して膜の密着性は良好となって膜剥
がれがなくなり、表示品位に影響を与えることなくこの
部分における不良発生率が低減できる。
【０００８】そして、請求項の各発明は次の技術手段を
構成する。請求項１の発明は、透明絶縁性基板上に表示
絵素に応じてマトリクス状に配置されたゲート電極配線
及びソース電極配線と、該ゲート電極配線及びソース電
極配線で囲まれた領域それぞれにスイッチング素子と、
該スイッチング素子により選択駆動される絵素電極を配
置し、該絵素電極によって液晶への印可電圧を制御する
ＣＯＧ型液晶表示素子において、前記ゲート電極配線を
電源につなぐ電源リード線は、前記透明絶縁性基板上に
Ｔａ膜、ＴａＯｘ膜、ＳｉＮｘ膜、ＩＴＯ膜、Ｔａ膜が
順次積層されており、前記電源リード線の入力部と出力
部のみ前記ＴａＯｘ膜及びＳｉＮｘ膜が除かれているこ
とを特徴とするものである。
構成する。請求項１の発明は、透明絶縁性基板上に表示
絵素に応じてマトリクス状に配置されたゲート電極配線
及びソース電極配線と、該ゲート電極配線及びソース電
極配線で囲まれた領域それぞれにスイッチング素子と、
該スイッチング素子により選択駆動される絵素電極を配
置し、該絵素電極によって液晶への印可電圧を制御する
ＣＯＧ型液晶表示素子において、前記ゲート電極配線を
電源につなぐ電源リード線は、前記透明絶縁性基板上に
Ｔａ膜、ＴａＯｘ膜、ＳｉＮｘ膜、ＩＴＯ膜、Ｔａ膜が
順次積層されており、前記電源リード線の入力部と出力
部のみ前記ＴａＯｘ膜及びＳｉＮｘ膜が除かれているこ
とを特徴とするものである。
【０００９】請求項２の発明は、請求項１の発明におい
て、前記電源リード線の入力部と出力部を前記ゲート電
極配線のエッジ部分に設け、前記ＴａＯｘ膜及びＳｉＮ
ｘ膜が除かれている個所であるコンタクト部の幅を１０
０μｍ以下としたことを特徴とするものである。
て、前記電源リード線の入力部と出力部を前記ゲート電
極配線のエッジ部分に設け、前記ＴａＯｘ膜及びＳｉＮ
ｘ膜が除かれている個所であるコンタクト部の幅を１０
０μｍ以下としたことを特徴とするものである。
【００１０】請求項３の発明は、請求項１の発明におい
て、前記電源リード線の入力部と出力部を前記ゲート電
極配線のエッジ部分に至るまでの中間部分に設け、前記
ＴａＯｘ膜及びＳｉＮｘ膜が除かれている個所であるコ
ンタクト部の幅を１００〜３００μｍとしたことを特徴
とするものである。
て、前記電源リード線の入力部と出力部を前記ゲート電
極配線のエッジ部分に至るまでの中間部分に設け、前記
ＴａＯｘ膜及びＳｉＮｘ膜が除かれている個所であるコ
ンタクト部の幅を１００〜３００μｍとしたことを特徴
とするものである。
【００１１】
【発明の実施の形態】本発明による液晶表示素子の実施
の形態を添付図に基づいて以下に説明する。 （実施形態１） まず、本発明の実施形態の基本的な形態について以下に
説明する。図１，図２に本発明による液晶表示素子をＴ
ＦＴ−ＬＣＤ用のマトリクス基板に実施した例における
ゲートＣＯＧの電源リード部、つまりゲート電極配線を
電源につなぐ電源リード部における構造を断面として示
す。図１，図２に示される構造をその製造手順と共に以
下に記載する。図１，図２に示すＣＯＧ型液晶表示素子
は、各ゲート電極配線につながったＴＦＴを駆動する駆
動用ＩＣ（図示しない）がＣＯＧ方式でガラス基板上に
直接実装されており、電源リード線は電源と駆動用ＩＣ
をつなぐとともに（入力部）、ゲート電極配線と駆動用
ＩＣをつないでいる（出力部）。図１，図２に示すよう
に、ガラス基板１上にスパッタリングによりゲートタン
タル薄膜を成膜，この膜にパターニング処理を行いゲー
ト配線２を形成する。その後、電解液である酒石酸アン
モニウム液にて陽極酸化処理を行い表層部に陽極酸化膜
としてＴａＯｘ膜を形成し、次に、ゲート絶縁膜４とし
てＳｉＮｘ膜を形成する。
の形態を添付図に基づいて以下に説明する。 （実施形態１） まず、本発明の実施形態の基本的な形態について以下に
説明する。図１，図２に本発明による液晶表示素子をＴ
ＦＴ−ＬＣＤ用のマトリクス基板に実施した例における
ゲートＣＯＧの電源リード部、つまりゲート電極配線を
電源につなぐ電源リード部における構造を断面として示
す。図１，図２に示される構造をその製造手順と共に以
下に記載する。図１，図２に示すＣＯＧ型液晶表示素子
は、各ゲート電極配線につながったＴＦＴを駆動する駆
動用ＩＣ（図示しない）がＣＯＧ方式でガラス基板上に
直接実装されており、電源リード線は電源と駆動用ＩＣ
をつなぐとともに（入力部）、ゲート電極配線と駆動用
ＩＣをつないでいる（出力部）。図１，図２に示すよう
に、ガラス基板１上にスパッタリングによりゲートタン
タル薄膜を成膜，この膜にパターニング処理を行いゲー
ト配線２を形成する。その後、電解液である酒石酸アン
モニウム液にて陽極酸化処理を行い表層部に陽極酸化膜
としてＴａＯｘ膜を形成し、次に、ゲート絶縁膜４とし
てＳｉＮｘ膜を形成する。
【００１２】このとき、ゲートＣＯＧの電源リード部の
入力部と出力部として利用する部分のみ絶縁膜を除き、
その他のリード部は、絶縁膜４を残す構造とする。次に
絵素電極８となる透明導電材料ＩＴＯをスパッタリング
により成膜し、フォトリソグラフィによってパターニン
グする。次にこの上にタンタル膜をフォトリソグラフィ
によりパターニングし、ソース・ドレイン電極配線１０
を形成する。その後、保護膜を形成するようにして順次
積層していき、、ＴＦＴ−ＬＣＤマトリクス基板が製造
される。
入力部と出力部として利用する部分のみ絶縁膜を除き、
その他のリード部は、絶縁膜４を残す構造とする。次に
絵素電極８となる透明導電材料ＩＴＯをスパッタリング
により成膜し、フォトリソグラフィによってパターニン
グする。次にこの上にタンタル膜をフォトリソグラフィ
によりパターニングし、ソース・ドレイン電極配線１０
を形成する。その後、保護膜を形成するようにして順次
積層していき、、ＴＦＴ−ＬＣＤマトリクス基板が製造
される。
【００１３】（実施形態２）本発明による液晶表示素子
としての上記実施形態１を具体化する場合に採用する手
段を考慮した実施形態について以下に説明する。図１に
ＴＦＴ−ＬＣＤ用のマトリクス基板に実施した本実施形
態におけるゲートＣＯＧの電源リード部における構造を
断面図として示す。図１に示される構造をその製造手順
と共に以下に記載する。図１に示すように、ガラス基板
１上にスパッタリングによりゲートとして用いるための
タンタル薄膜を成膜し、この膜にパターニング処理を行
いゲート配線２を形成する。その後、電解液である酒石
酸アンモニウム液にて陽極酸化処理を行い表層部にＴａ
Ｏｘ膜を形成し、次にゲート絶縁膜４としてＳｉＮｘを
形成する。このとき、ゲートＣＯＧの電源リード部の入
力部と出力部として利用する部分のみ絶縁膜を除き、そ
の他のリード部は、絶縁膜４を残す構造とする。次に、
絵素電極８となる透明導電材料ＩＴＯをスパッタリング
により成膜し、フォトリソグラフィによってパターニン
グする。そして、この上にタンタル膜をフォトリソグラ
フィによりパターニングする。タンタル膜をフォトリソ
グラフィによりパターニングし、ソース・ドレイン電極
配線１０を形成する。ここで、ゲート配線電極のタンタ
ル薄膜と絵素配線電極のＩＴＯ膜、ソース配線電極のタ
ンタル薄膜とのコンタクトをとるため、ゲート，絵素，
ソースの配線電極の各膜の重なり幅を１００μｍ以下と
する必要がある。こうすることにより、本発明が目的と
する良好な膜の密着性が得られる。なお、この重なり幅
は機種により採用する数値に多少の違いがあることか
ら、１００μｍ前後の値をとる。このようして成層を行
った後、その上に保護膜を形成することによりＴＦＴ−
ＬＣＤマトリクス基板が製造される。
としての上記実施形態１を具体化する場合に採用する手
段を考慮した実施形態について以下に説明する。図１に
ＴＦＴ−ＬＣＤ用のマトリクス基板に実施した本実施形
態におけるゲートＣＯＧの電源リード部における構造を
断面図として示す。図１に示される構造をその製造手順
と共に以下に記載する。図１に示すように、ガラス基板
１上にスパッタリングによりゲートとして用いるための
タンタル薄膜を成膜し、この膜にパターニング処理を行
いゲート配線２を形成する。その後、電解液である酒石
酸アンモニウム液にて陽極酸化処理を行い表層部にＴａ
Ｏｘ膜を形成し、次にゲート絶縁膜４としてＳｉＮｘを
形成する。このとき、ゲートＣＯＧの電源リード部の入
力部と出力部として利用する部分のみ絶縁膜を除き、そ
の他のリード部は、絶縁膜４を残す構造とする。次に、
絵素電極８となる透明導電材料ＩＴＯをスパッタリング
により成膜し、フォトリソグラフィによってパターニン
グする。そして、この上にタンタル膜をフォトリソグラ
フィによりパターニングする。タンタル膜をフォトリソ
グラフィによりパターニングし、ソース・ドレイン電極
配線１０を形成する。ここで、ゲート配線電極のタンタ
ル薄膜と絵素配線電極のＩＴＯ膜、ソース配線電極のタ
ンタル薄膜とのコンタクトをとるため、ゲート，絵素，
ソースの配線電極の各膜の重なり幅を１００μｍ以下と
する必要がある。こうすることにより、本発明が目的と
する良好な膜の密着性が得られる。なお、この重なり幅
は機種により採用する数値に多少の違いがあることか
ら、１００μｍ前後の値をとる。このようして成層を行
った後、その上に保護膜を形成することによりＴＦＴ−
ＬＣＤマトリクス基板が製造される。
【００１４】（実施形態３）本発明による液晶表示素子
としての上記実施形態１を具体化する場合に採用する手
段を考慮した他の実施形態について以下に説明する。図
２にＴＦＴ−ＬＣＤ用のマトリクス基板に実施した本実
施形態におけるゲートＣＯＧの電源リード部における構
造を断面図として示す。図２に示される構造をその製造
手順と共に以下に記載する。図２に示すように、ガラス
基板１上にスパッタリングによりゲートとして用いるた
めのタンタル薄膜を成膜し、この膜にパターニング処理
を行いゲート配線２を形成する。その後、電解液である
酒石酸アンモニウム液にて陽極酸化処理を行い表層部に
ＴａＯｘ膜を形成し、次に、ゲート絶縁膜４としてＳｉ
Ｎｘを形成する。このとき、ゲートＣＯＧの電源リード
部の入力部と出力部として利用する部分のみ絶縁膜を除
き、その他のリード部は、絶縁膜４を残す構造とする。
次に、絵素電極８となる透明導電材料ＩＴＯをスパッタ
リングにより成膜し、フォトリソグラフィによってパタ
ーニングする。そして、この上にタンタル膜をフォトリ
ソグラフィによりパターニングする。タンタル膜をフォ
トリソグラフィによりパターニングし、ソース・ドレイ
ン電極配線１０を形成する。ここで、ゲート配線電極２
のタンタル薄膜と絵素配線電極８のＩＴＯ膜、ソース配
線電極１０のタンタル薄膜とのコンタクトをとるため、
ゲート，絵素，ソースの配線電極の各膜の重なりを設け
る必要があるが、これを上記実施形態２のようにエッジ
部分ではなく、図３に示すように中間に設けその幅を１
００〜３００μｍとし、重なりの先にあるエッジ部分で
はソース及び絵素の配線電極の下層にゲート絶縁膜４に
よるしきいを設ける。こうすることにより、本発明が目
的とする良好な膜の密着性が達成できる。このようして
成層を行った後、その上に保護膜を形成することにより
ＴＦＴ−ＬＣＤマトリクス基板が製造される。
としての上記実施形態１を具体化する場合に採用する手
段を考慮した他の実施形態について以下に説明する。図
２にＴＦＴ−ＬＣＤ用のマトリクス基板に実施した本実
施形態におけるゲートＣＯＧの電源リード部における構
造を断面図として示す。図２に示される構造をその製造
手順と共に以下に記載する。図２に示すように、ガラス
基板１上にスパッタリングによりゲートとして用いるた
めのタンタル薄膜を成膜し、この膜にパターニング処理
を行いゲート配線２を形成する。その後、電解液である
酒石酸アンモニウム液にて陽極酸化処理を行い表層部に
ＴａＯｘ膜を形成し、次に、ゲート絶縁膜４としてＳｉ
Ｎｘを形成する。このとき、ゲートＣＯＧの電源リード
部の入力部と出力部として利用する部分のみ絶縁膜を除
き、その他のリード部は、絶縁膜４を残す構造とする。
次に、絵素電極８となる透明導電材料ＩＴＯをスパッタ
リングにより成膜し、フォトリソグラフィによってパタ
ーニングする。そして、この上にタンタル膜をフォトリ
ソグラフィによりパターニングする。タンタル膜をフォ
トリソグラフィによりパターニングし、ソース・ドレイ
ン電極配線１０を形成する。ここで、ゲート配線電極２
のタンタル薄膜と絵素配線電極８のＩＴＯ膜、ソース配
線電極１０のタンタル薄膜とのコンタクトをとるため、
ゲート，絵素，ソースの配線電極の各膜の重なりを設け
る必要があるが、これを上記実施形態２のようにエッジ
部分ではなく、図３に示すように中間に設けその幅を１
００〜３００μｍとし、重なりの先にあるエッジ部分で
はソース及び絵素の配線電極の下層にゲート絶縁膜４に
よるしきいを設ける。こうすることにより、本発明が目
的とする良好な膜の密着性が達成できる。このようして
成層を行った後、その上に保護膜を形成することにより
ＴＦＴ−ＬＣＤマトリクス基板が製造される。
【００１５】
【発明の効果】請求項１の発明によるＣＯＧ型液晶表示
素子では、ゲートＣＯＧの電源リード部、つまりゲート
電極配線と電源をつなぐ電源リード部におけるコンタク
ト部分以外のところのゲート薄膜上に絶縁膜を残す構造
にすることによって膜密着性が向上したため、従来発生
していたゲート電極配線をなすタンタル薄膜からのＩＴ
Ｏ膜・ソース膜の膜剥がれは低減される。
素子では、ゲートＣＯＧの電源リード部、つまりゲート
電極配線と電源をつなぐ電源リード部におけるコンタク
ト部分以外のところのゲート薄膜上に絶縁膜を残す構造
にすることによって膜密着性が向上したため、従来発生
していたゲート電極配線をなすタンタル薄膜からのＩＴ
Ｏ膜・ソース膜の膜剥がれは低減される。
【００１６】請求項２の発明によるＣＯＧ型液晶表示素
子によると、ゲートＣＯＧの電源リード部のリード線の
入出力部において、絶縁膜を除いた上記したコンタクト
部分は、ゲート薄膜とＩＴＯ膜・ソース膜の重なり幅を
１００μｍ以下とした構造にすることによって、膜応力
がかかりにくく、膜剥がれがさらに低減される。
子によると、ゲートＣＯＧの電源リード部のリード線の
入出力部において、絶縁膜を除いた上記したコンタクト
部分は、ゲート薄膜とＩＴＯ膜・ソース膜の重なり幅を
１００μｍ以下とした構造にすることによって、膜応力
がかかりにくく、膜剥がれがさらに低減される。
【００１７】請求項３の発明によるＣＯＧ型液晶表示素
子によると、上述した請求項１の発明の構造でコンタク
ト部を大きくとるためゲート薄膜とＩＴＯ膜・ソース膜
の重なり幅を１００〜３００μｍにするとともにエッジ
に至るまでの中間部にこれを設け、また、ソースのエッ
ジ部分の下層にゲート絶縁膜を残しゲート絶縁膜による
しきいを設けることにより、コンタクト部において、接
触面積が大きくとれ、接触抵抗を減少させることができ
ることから、膜剥がれが低減でき接触抵抗も減少させる
ことができる。
子によると、上述した請求項１の発明の構造でコンタク
ト部を大きくとるためゲート薄膜とＩＴＯ膜・ソース膜
の重なり幅を１００〜３００μｍにするとともにエッジ
に至るまでの中間部にこれを設け、また、ソースのエッ
ジ部分の下層にゲート絶縁膜を残しゲート絶縁膜による
しきいを設けることにより、コンタクト部において、接
触面積が大きくとれ、接触抵抗を減少させることができ
ることから、膜剥がれが低減でき接触抵抗も減少させる
ことができる。
【図１】本発明によるＣＯＧ液晶表示素子の一実施形態
のゲートＣＯＧの電源リード部における構造を示す断面
図である。
のゲートＣＯＧの電源リード部における構造を示す断面
図である。
【図２】本発明によるＣＯＧ液晶表示素子の他の実施形
態のゲートＣＯＧの電源リード部における構造を示す断
面図である。
態のゲートＣＯＧの電源リード部における構造を示す断
面図である。
【図３】従来のゲートＣＯＧの電源リード部の構造を示
す断面図である。
す断面図である。
【図４】当該液晶表示素子の従来例の構造の要部を示す
断面図である。
断面図である。
１…ガラス基板、２…ゲート配線電極のタンタル薄膜、
３…陽極酸化膜、４…ゲート絶縁膜、５…アモルファス
Ｓｉ半導体層、６，７…ｎ＋半導体層、８，９…透明導
電膜（ＩＴＯ膜）、１０，１１…ソース・ドレイン電極
配線。
３…陽極酸化膜、４…ゲート絶縁膜、５…アモルファス
Ｓｉ半導体層、６，７…ｎ＋半導体層、８，９…透明導
電膜（ＩＴＯ膜）、１０，１１…ソース・ドレイン電極
配線。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 西岡 幸也
大阪府大阪市阿倍野区長池町22番22号
シャープ株式会社内
(56)参考文献 特開 平２−223925（ＪＰ，Ａ)
特開 平７−134314（ＪＰ，Ａ)
特開 平５−297410（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G02F 1/1345
Claims (3)
- 【請求項１】 透明絶縁性基板上に表示絵素に応じてマ
トリクス状に配置されたゲート電極配線及びソース電極
配線と、該ゲート電極配線及びソース電極配線で囲まれ
た領域それぞれにスイッチング素子と、該スイッチング
素子により選択駆動される絵素電極を配置し、該絵素電
極によって液晶への印可電圧を制御するＣＯＧ型液晶表
示素子において、前記ゲート電極配線を電源につなぐ電
源リード線は、前記透明絶縁性基板上にＴａ膜、ＴａＯ
ｘ膜、ＳｉＮｘ膜、ＩＴＯ膜、Ｔａ膜が順次積層されて
おり、前記電源リード線の入力部と出力部のみ前記Ｔａ
Ｏｘ膜及びＳｉＮｘ膜が除かれていることを特徴とする
ＣＯＧ型液晶表示素子。 - 【請求項２】 請求項１記載のＣＯＧ型液晶表示素子に
おいて、前記電源リード線の入力部と出力部を前記ゲー
ト電極配線のエッジ部分に設け、前記ＴａＯｘ膜及びＳ
ｉＮｘ膜が除かれている個所であるコンタクト部の幅を
１００μｍ以下としたことを特徴とするＣＯＧ型液晶表
示素子。 - 【請求項３】 請求項１記載のＣＯＧ型液晶表示素子に
おいて、前記電源リード線の入力部と出力部を前記ゲー
ト電極配線のエッジ部分に至るまでの中間部分に設け、
前記ＴａＯｘ膜及びＳｉＮｘ膜が除かれている個所であ
るコンタクト部の幅を１００〜３００μｍとしたことを
特徴とするＣＯＧ型液晶表示素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19167398A JP3432420B2 (ja) | 1998-07-07 | 1998-07-07 | Ｃｏｇ型液晶表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19167398A JP3432420B2 (ja) | 1998-07-07 | 1998-07-07 | Ｃｏｇ型液晶表示素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000019554A JP2000019554A (ja) | 2000-01-21 |
| JP3432420B2 true JP3432420B2 (ja) | 2003-08-04 |
Family
ID=16278562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19167398A Expired - Fee Related JP3432420B2 (ja) | 1998-07-07 | 1998-07-07 | Ｃｏｇ型液晶表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3432420B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4098049B2 (ja) | 2001-11-30 | 2008-06-11 | シャープ株式会社 | 表示パネル |
| JP2003255381A (ja) * | 2001-12-28 | 2003-09-10 | Advanced Display Inc | 画像表示装置およびその製造方法 |
| JP2004219712A (ja) * | 2003-01-15 | 2004-08-05 | Toshiba Matsushita Display Technology Co Ltd | 表示パネル用配線構造 |
| JP6024457B2 (ja) * | 2010-09-02 | 2016-11-16 | 日本電気株式会社 | 二次電池およびそれに用いる二次電池用電解液 |
-
1998
- 1998-07-07 JP JP19167398A patent/JP3432420B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000019554A (ja) | 2000-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4015003B2 (ja) | 半導体装置の作製方法 | |
| JP3410656B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP2000258799A (ja) | 液晶表示装置の製造方法 | |
| JP2000284326A (ja) | 液晶表示装置とその製造方法 | |
| KR100643960B1 (ko) | 액정표시장치와 그 제조방법 | |
| JP2000227611A (ja) | 液晶表示装置とその製造方法 | |
| JP2002250936A (ja) | 液晶表示装置 | |
| JP2000214481A (ja) | 液晶表示装置およびその製造方法 | |
| JP2005057240A (ja) | 薄膜半導体素子、及び薄膜半導体素子の製造方法 | |
| JP3432420B2 (ja) | Ｃｏｇ型液晶表示素子 | |
| JP3573778B2 (ja) | 液晶表示装置 | |
| JP3276573B2 (ja) | 液晶表示装置とこれに用いられる薄膜トランジスタの製造方法 | |
| JP3672256B2 (ja) | エッチング液、薄膜トランジスタ・アレイ基板、薄膜トランジスタ・アレイ基板の製造方法および表示装置 | |
| JPH0818058A (ja) | 薄膜トランジスタアレイおよび液晶表示装置 | |
| JP2002124680A (ja) | アレイ基板及びその製造方法 | |
| JPS61173286A (ja) | 表示装置の製造方法 | |
| JP2690404B2 (ja) | アクティブマトリクス基板 | |
| JP3200638B2 (ja) | 配線形成方法 | |
| JP3187004B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP3406292B2 (ja) | 液晶表示装置 | |
| JPH07114043A (ja) | 液晶表示装置及びその製造方法 | |
| JPH07325321A (ja) | 液晶表示装置の製造方法 | |
| JPH10268345A (ja) | 液晶表示装置およびその製造方法 | |
| JP2001215530A (ja) | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 | |
| JPH0340511B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080523 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |