JPH10268345A - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法Info
- Publication number
- JPH10268345A JPH10268345A JP9069553A JP6955397A JPH10268345A JP H10268345 A JPH10268345 A JP H10268345A JP 9069553 A JP9069553 A JP 9069553A JP 6955397 A JP6955397 A JP 6955397A JP H10268345 A JPH10268345 A JP H10268345A
- Authority
- JP
- Japan
- Prior art keywords
- film
- control electrode
- electrode
- liquid crystal
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Abstract
(57)【要約】
【課題】 信号配線間の短絡による歩留りの低下を防止
すると共に、比抵抗が小さい材料を用いて信号配線を構
成することによりそのパターンを細線化し、高開口率化
による低消費電力の液晶表示装置を高歩留りで製造する
方法を提供することを目的とする。 【解決手段】 透明絶縁性基板１上にゲート配線２を形
成後、ゲート配線２を被覆する形状にマスク層４を形成
する。次に、ゲート配線２を構成する金属膜に対するエ
ッチング液に、ゲート配線２の厚み分の金属膜がエッチ
ングされるのに必要な時間浸漬し、ゲート配線２間の短
絡部等のエッチング残さを除去する。次に、ゲート絶縁
膜５、半導体層６、オーミックコンタクト層７、画素電
極８、ソース電極１０、ドレイン電極１１および保護膜
１２を形成することによりＴＦＴを搭載した液晶表示装
置のＴＦＴアレイ基板を形成する。
すると共に、比抵抗が小さい材料を用いて信号配線を構
成することによりそのパターンを細線化し、高開口率化
による低消費電力の液晶表示装置を高歩留りで製造する
方法を提供することを目的とする。 【解決手段】 透明絶縁性基板１上にゲート配線２を形
成後、ゲート配線２を被覆する形状にマスク層４を形成
する。次に、ゲート配線２を構成する金属膜に対するエ
ッチング液に、ゲート配線２の厚み分の金属膜がエッチ
ングされるのに必要な時間浸漬し、ゲート配線２間の短
絡部等のエッチング残さを除去する。次に、ゲート絶縁
膜５、半導体層６、オーミックコンタクト層７、画素電
極８、ソース電極１０、ドレイン電極１１および保護膜
１２を形成することによりＴＦＴを搭載した液晶表示装
置のＴＦＴアレイ基板を形成する。
Description
【０００１】
【発明の属する技術分野】この発明は、薄膜トランジス
タ（以下、ＴＦＴ（Thin Film Transistor) と称する）
をスイッチング素子として搭載したアクティブマトリク
ス型の液晶表示装置とその製造方法に関するものであ
る。
タ（以下、ＴＦＴ（Thin Film Transistor) と称する）
をスイッチング素子として搭載したアクティブマトリク
ス型の液晶表示装置とその製造方法に関するものであ
る。
【０００２】
【従来の技術】図１７は従来の低抵抗信号配線を有した
ＴＦＴ型液晶表示装置のＴＦＴを搭載したＴＦＴアレイ
基板の製造工程を示す断面図である。図において、１は
ガラス基板等の透明絶縁性基板、２は透明絶縁性基板１
上に形成されたゲート電極を有するゲート配線、３は共
通配線、５はゲート配線２上に形成されたゲート絶縁
膜、６はゲート絶縁膜５を介してゲート電極２上に形成
された半導体層、７は半導体層６上に形成されたオーミ
ックコンタクト層、８は画素電極、１０、１１はオーミ
ックコンタクト層７上に形成されたソース電極とドレイ
ン電極、１２は保護膜である。
ＴＦＴ型液晶表示装置のＴＦＴを搭載したＴＦＴアレイ
基板の製造工程を示す断面図である。図において、１は
ガラス基板等の透明絶縁性基板、２は透明絶縁性基板１
上に形成されたゲート電極を有するゲート配線、３は共
通配線、５はゲート配線２上に形成されたゲート絶縁
膜、６はゲート絶縁膜５を介してゲート電極２上に形成
された半導体層、７は半導体層６上に形成されたオーミ
ックコンタクト層、８は画素電極、１０、１１はオーミ
ックコンタクト層７上に形成されたソース電極とドレイ
ン電極、１２は保護膜である。
【０００３】次に、従来のＴＦＴを搭載したＴＦＴアレ
イ基板の製造方法を説明する。まず、図１７−ａに示す
ように、透明絶縁性基板１の表面にＡｌまたはＡｌ合金
の比抵抗が小さい金属による単層膜を成膜した後、写真
製版法により形成したレジストを用いてパターニング
し、ゲート電極を有するゲート配線２、および共通配線
３を形成する。次に、図１７−ｂに示すように、プラズ
マＣＶＤ法によりゲート絶縁膜５となるシリコン窒化
膜、およびアモルファスシリコン膜、不純物がドープさ
れたｎ+ 型アモルファスシリコン膜を連続して形成した
後、写真製版法により形成したレジストを用いて、アモ
ルファスシリコン膜およびｎ+ 型アモルファスシリコン
膜を同時にパターニングし、ゲート配線２の上方の位置
に半導体層６およびオーミックコンタクト層７を形成す
る。
イ基板の製造方法を説明する。まず、図１７−ａに示す
ように、透明絶縁性基板１の表面にＡｌまたはＡｌ合金
の比抵抗が小さい金属による単層膜を成膜した後、写真
製版法により形成したレジストを用いてパターニング
し、ゲート電極を有するゲート配線２、および共通配線
３を形成する。次に、図１７−ｂに示すように、プラズ
マＣＶＤ法によりゲート絶縁膜５となるシリコン窒化
膜、およびアモルファスシリコン膜、不純物がドープさ
れたｎ+ 型アモルファスシリコン膜を連続して形成した
後、写真製版法により形成したレジストを用いて、アモ
ルファスシリコン膜およびｎ+ 型アモルファスシリコン
膜を同時にパターニングし、ゲート配線２の上方の位置
に半導体層６およびオーミックコンタクト層７を形成す
る。
【０００４】次に、図１７−ｃに示すように、透明導電
膜としてＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）
膜を形成した後、写真製版法により形成したレジストを
用いてパターニングし、画素電極８を形成する。次に、
オーミックコンタクト層７上にソース電極１０およびド
レイン電極１１を形成する。ここで、ソース電極１０お
よびドレイン電極１１は、下層にｎ＋ 型アモルファス
シリコン膜とのオーミックコンタクト特性を良好にする
ためバリアメタルとしてＣｒやＴｉ等による膜、上層に
低抵抗化のために比抵抗が小さいＡｌあるいはＡｌ合金
による膜からなる二層膜構造を有している。また、Ａｌ
膜をパターニングするために用いるレジストの現像液に
よりＡｌ膜が現像液中に溶解し、Ａｌ膜と下地となる画
素電極８を構成するＩＴＯ膜が現像液中で電池反応を起
こしてＩＴＯ膜が腐食されるのを防止するために、Ａｌ
合金としてＷ等を添加する場合もある。最後に、図１７
−ｄに示すように、窒化シリコンを成膜し、保護膜１２
を形成する。
膜としてＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）
膜を形成した後、写真製版法により形成したレジストを
用いてパターニングし、画素電極８を形成する。次に、
オーミックコンタクト層７上にソース電極１０およびド
レイン電極１１を形成する。ここで、ソース電極１０お
よびドレイン電極１１は、下層にｎ＋ 型アモルファス
シリコン膜とのオーミックコンタクト特性を良好にする
ためバリアメタルとしてＣｒやＴｉ等による膜、上層に
低抵抗化のために比抵抗が小さいＡｌあるいはＡｌ合金
による膜からなる二層膜構造を有している。また、Ａｌ
膜をパターニングするために用いるレジストの現像液に
よりＡｌ膜が現像液中に溶解し、Ａｌ膜と下地となる画
素電極８を構成するＩＴＯ膜が現像液中で電池反応を起
こしてＩＴＯ膜が腐食されるのを防止するために、Ａｌ
合金としてＷ等を添加する場合もある。最後に、図１７
−ｄに示すように、窒化シリコンを成膜し、保護膜１２
を形成する。
【０００５】
【発明が解決しようとする課題】以上のように、従来の
ＴＦＴ型液晶表示装置において、低消費電力の液晶表示
装置を得るために、Ａｌ膜あるいはＡｌ合金膜による単
層膜、または表面層にＡｌ系金属膜を有する多層膜を用
いて低抵抗な信号配線を構成する場合、Ａｌ系金属は柔
らかいため、ブラシ等を用いて強力に洗浄すると膜表面
に傷が生じる。このため、Ａｌ系金属膜をパターニング
するためのレジストを形成する際、純水ジェットや超音
波による洗浄を行うことは可能であるが、ブラシを用い
た洗浄を行うことはできない。その結果、膜表面のダス
トを充分に除去することができず、ダストおよびダスト
周辺に残ったレジストがマスクとなり、その部分のＡｌ
系金属膜がエッチングされずに残存し、短絡が生じて歩
留まりを低下させていた。また、Ｃｒ、Ｔｉ、Ｔａまた
はＭｏによる金属膜、あるいはこれらの金属を含むＡｌ
合金以外の合金膜等の比較的硬度の高い金属膜によって
信号配線を形成する場合、ブラシ洗浄によって除去でき
なかったダスト、あるいは洗浄後に付着したダストによ
っても、少数ではあるが金属膜のエッチング残が生じて
短絡が発生し歩留まりを低下させるという問題があっ
た。
ＴＦＴ型液晶表示装置において、低消費電力の液晶表示
装置を得るために、Ａｌ膜あるいはＡｌ合金膜による単
層膜、または表面層にＡｌ系金属膜を有する多層膜を用
いて低抵抗な信号配線を構成する場合、Ａｌ系金属は柔
らかいため、ブラシ等を用いて強力に洗浄すると膜表面
に傷が生じる。このため、Ａｌ系金属膜をパターニング
するためのレジストを形成する際、純水ジェットや超音
波による洗浄を行うことは可能であるが、ブラシを用い
た洗浄を行うことはできない。その結果、膜表面のダス
トを充分に除去することができず、ダストおよびダスト
周辺に残ったレジストがマスクとなり、その部分のＡｌ
系金属膜がエッチングされずに残存し、短絡が生じて歩
留まりを低下させていた。また、Ｃｒ、Ｔｉ、Ｔａまた
はＭｏによる金属膜、あるいはこれらの金属を含むＡｌ
合金以外の合金膜等の比較的硬度の高い金属膜によって
信号配線を形成する場合、ブラシ洗浄によって除去でき
なかったダスト、あるいは洗浄後に付着したダストによ
っても、少数ではあるが金属膜のエッチング残が生じて
短絡が発生し歩留まりを低下させるという問題があっ
た。
【０００６】この発明は、上記のような問題を解決する
ためになされたもので、配線間の短絡による歩留りの低
下を防止すると共に、比抵抗が小さい材料を用いて信号
配線を構成することによりそのパターンを細線化し、高
開口率化による低消費電力の液晶表示装置を高歩留りで
製造する方法を提供することを目的とする。
ためになされたもので、配線間の短絡による歩留りの低
下を防止すると共に、比抵抗が小さい材料を用いて信号
配線を構成することによりそのパターンを細線化し、高
開口率化による低消費電力の液晶表示装置を高歩留りで
製造する方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】この発明に係わる液晶表
示装置の製造方法は、透明絶縁性基板と、制御電極およ
び制御電極配線と、半導体層と、半導体層と共に半導体
素子を構成する第一の電極、第一の電極配線および第二
の電極と、制御電極および制御電極配線と半導体層の間
に形成された絶縁膜と、第二の電極と電気的に接続され
た透明導電膜からなる画素電極と、画素電極上を除去領
域とする保護膜を有する第一の基板、この第一の基板と
共に液晶材料を挟持する第二の基板を備えた液晶表示装
置の製造方法において、制御電極および制御電極配線を
形成後に、制御電極および制御電極配線を被覆する形状
にマスク層を形成する工程と、マスク層に被覆されてい
ない制御電極および制御電極配線のパターン欠陥部をエ
ッチングする工程を含むものである。
示装置の製造方法は、透明絶縁性基板と、制御電極およ
び制御電極配線と、半導体層と、半導体層と共に半導体
素子を構成する第一の電極、第一の電極配線および第二
の電極と、制御電極および制御電極配線と半導体層の間
に形成された絶縁膜と、第二の電極と電気的に接続され
た透明導電膜からなる画素電極と、画素電極上を除去領
域とする保護膜を有する第一の基板、この第一の基板と
共に液晶材料を挟持する第二の基板を備えた液晶表示装
置の製造方法において、制御電極および制御電極配線を
形成後に、制御電極および制御電極配線を被覆する形状
にマスク層を形成する工程と、マスク層に被覆されてい
ない制御電極および制御電極配線のパターン欠陥部をエ
ッチングする工程を含むものである。
【０００８】また、マスク層は、制御電極および制御電
極配線を構成する材料に対するエッチング液に侵食され
ない材料により形成されるものである。さらに、マスク
層は、高融点金属膜、あるいは高融点金属膜と、高融点
金属膜をパターニングするために形成されパターン欠陥
部をエッチングした後に除去されるレジストパターンに
より構成されるものである。
極配線を構成する材料に対するエッチング液に侵食され
ない材料により形成されるものである。さらに、マスク
層は、高融点金属膜、あるいは高融点金属膜と、高融点
金属膜をパターニングするために形成されパターン欠陥
部をエッチングした後に除去されるレジストパターンに
より構成されるものである。
【０００９】または、透明絶縁性基板と、制御電極およ
び制御電極配線と、半導体層と、半導体層と共に半導体
素子を構成する第一の電極、第一の電極配線および第二
の電極と、制御電極および制御電極配線と半導体層の間
に形成された絶縁膜と、第二の電極と電気的に接続され
た透明導電膜からなる画素電極と、画素電極上を除去領
域とする保護膜を有する第一の基板、この第一の基板と
共に液晶材料を挟持する第二の基板を備えた液晶表示装
置の製造方法において、制御電極および制御電極配線を
形成後に、制御電極および制御電極配線を被覆する形状
にマスク層を形成する工程と、マスク層に被覆されてい
ない制御電極および制御電極配線のパターン欠陥部をエ
ッチングする工程と、マスク層を除去する工程を含むも
のである。
び制御電極配線と、半導体層と、半導体層と共に半導体
素子を構成する第一の電極、第一の電極配線および第二
の電極と、制御電極および制御電極配線と半導体層の間
に形成された絶縁膜と、第二の電極と電気的に接続され
た透明導電膜からなる画素電極と、画素電極上を除去領
域とする保護膜を有する第一の基板、この第一の基板と
共に液晶材料を挟持する第二の基板を備えた液晶表示装
置の製造方法において、制御電極および制御電極配線を
形成後に、制御電極および制御電極配線を被覆する形状
にマスク層を形成する工程と、マスク層に被覆されてい
ない制御電極および制御電極配線のパターン欠陥部をエ
ッチングする工程と、マスク層を除去する工程を含むも
のである。
【００１０】また、マスク層の形状は、制御電極あるい
は制御電極配線によるパターン間の少なくとも一部分に
開口部を有する形状である。また、マスク層は、制御電
極および制御電極配線を構成する材料と互いに選択的エ
ッチングが可能な材料により形成されるものである。ま
た、マスク層は、レジストパターンにより構成されるも
のである。また、マスク層は、金属膜と、金属膜をパタ
ーニングするために形成されるレジストパターンにより
構成されるものである。
は制御電極配線によるパターン間の少なくとも一部分に
開口部を有する形状である。また、マスク層は、制御電
極および制御電極配線を構成する材料と互いに選択的エ
ッチングが可能な材料により形成されるものである。ま
た、マスク層は、レジストパターンにより構成されるも
のである。また、マスク層は、金属膜と、金属膜をパタ
ーニングするために形成されるレジストパターンにより
構成されるものである。
【００１１】また、この発明に係わる液晶表示装置は、
透明絶縁性基板と、制御電極および制御電極配線を形成
後、この制御電極および制御電極配線を被服する形状に
マスク層を形成し、マスク層に被服されていないパター
ン欠陥部をエッチングする工程を含んで形成された制御
電極および制御電極配線と、半導体層と、半導体層と共
に半導体素子を構成する第一の電極、第一の電極配線お
よび第二の電極と、制御電極および制御電極配線と半導
体層の間に形成された絶縁膜と、第二の電極と電気的に
接続された透明導電膜からなる画素電極と、画素電極上
を除去領域とする保護膜を有する第一の基板、第一の基
板と共に液晶材料を挟持する第二の基板を備えたもので
ある。
透明絶縁性基板と、制御電極および制御電極配線を形成
後、この制御電極および制御電極配線を被服する形状に
マスク層を形成し、マスク層に被服されていないパター
ン欠陥部をエッチングする工程を含んで形成された制御
電極および制御電極配線と、半導体層と、半導体層と共
に半導体素子を構成する第一の電極、第一の電極配線お
よび第二の電極と、制御電極および制御電極配線と半導
体層の間に形成された絶縁膜と、第二の電極と電気的に
接続された透明導電膜からなる画素電極と、画素電極上
を除去領域とする保護膜を有する第一の基板、第一の基
板と共に液晶材料を挟持する第二の基板を備えたもので
ある。
【００１２】また、この発明に係わる液晶表示装置の製
造方法は、透明絶縁性基板と、制御電極、制御電極配線
および制御電極端子と、半導体層と、半導体層と共に半
導体素子を構成する第一の電極、第一の電極配線および
第二の電極と、制御電極および制御電極配線と半導体層
の間に形成された絶縁膜と、第二の電極と電気的に接続
された透明導電膜からなる画素電極と、画素電極上を除
去領域とする保護膜を有する第一の基板、この第一の基
板と共に液晶材料を挟持する第二の基板を備えた液晶表
示装置の製造方法において、制御電極あるいは制御電極
配線における近接するパターン間の絶縁膜および保護膜
の一部を除去する工程と、保護膜および絶縁膜に被覆さ
れていない制御電極および制御電極配線のパターン欠陥
部をエッチングする工程を含むものである。また、制御
電極あるいは制御電極配線における近接するパターン間
の絶縁膜を除去する工程は、制御電極端子上の上記絶縁
膜を除去する工程と同時に行うものである。
造方法は、透明絶縁性基板と、制御電極、制御電極配線
および制御電極端子と、半導体層と、半導体層と共に半
導体素子を構成する第一の電極、第一の電極配線および
第二の電極と、制御電極および制御電極配線と半導体層
の間に形成された絶縁膜と、第二の電極と電気的に接続
された透明導電膜からなる画素電極と、画素電極上を除
去領域とする保護膜を有する第一の基板、この第一の基
板と共に液晶材料を挟持する第二の基板を備えた液晶表
示装置の製造方法において、制御電極あるいは制御電極
配線における近接するパターン間の絶縁膜および保護膜
の一部を除去する工程と、保護膜および絶縁膜に被覆さ
れていない制御電極および制御電極配線のパターン欠陥
部をエッチングする工程を含むものである。また、制御
電極あるいは制御電極配線における近接するパターン間
の絶縁膜を除去する工程は、制御電極端子上の上記絶縁
膜を除去する工程と同時に行うものである。
【００１３】また、透明絶縁性基板と、表面が陽極酸化
処理された制御電極および制御電極配線と、半導体層
と、半導体層と共に半導体素子を構成する第一の電極、
第一の電極配線および第二の電極と、制御電極および制
御電極配線と半導体層の間に形成された絶縁膜と、第二
の電極と電気的に接続された透明導電膜からなる画素電
極と、画素電極上を除去領域とする保護膜を有する第一
の基板、この第一の基板と共に液晶材料を挟持する第二
の基板を備えた液晶表示装置の製造方法において、制御
電極および制御電極配線の表面の陽極酸化処理は、制御
電極あるいは制御電極配線における近接するパターン間
の一部にレジストを形成後行われると共に、レジストが
形成されていた部分上の絶縁膜および保護膜を除去する
工程と、保護膜および絶縁膜に被覆されていない制御電
極および制御電極配線のパターン欠陥部をエッチングす
る工程を含むものである。
処理された制御電極および制御電極配線と、半導体層
と、半導体層と共に半導体素子を構成する第一の電極、
第一の電極配線および第二の電極と、制御電極および制
御電極配線と半導体層の間に形成された絶縁膜と、第二
の電極と電気的に接続された透明導電膜からなる画素電
極と、画素電極上を除去領域とする保護膜を有する第一
の基板、この第一の基板と共に液晶材料を挟持する第二
の基板を備えた液晶表示装置の製造方法において、制御
電極および制御電極配線の表面の陽極酸化処理は、制御
電極あるいは制御電極配線における近接するパターン間
の一部にレジストを形成後行われると共に、レジストが
形成されていた部分上の絶縁膜および保護膜を除去する
工程と、保護膜および絶縁膜に被覆されていない制御電
極および制御電極配線のパターン欠陥部をエッチングす
る工程を含むものである。
【００１４】また、制御電極および制御電極配線は、Ａ
ｌあるいはＡｌ合金により形成されるものである。また
は、制御電極および制御電極配線は、Ｃｒ、Ｔｉ、Ｔａ
およびＭｏのいずれかーつ、あるいはこられの金属を含
むＡｌ合金以外の合金によって形成されるものである。
また、制御電極および制御電極配線のパターン欠陥部の
エッチングは、ウェットエッチング法、あるいはドライ
エッチング法を用いるものである。
ｌあるいはＡｌ合金により形成されるものである。また
は、制御電極および制御電極配線は、Ｃｒ、Ｔｉ、Ｔａ
およびＭｏのいずれかーつ、あるいはこられの金属を含
むＡｌ合金以外の合金によって形成されるものである。
また、制御電極および制御電極配線のパターン欠陥部の
エッチングは、ウェットエッチング法、あるいはドライ
エッチング法を用いるものである。
【００１５】また、この発明に係わる液晶表示装置は、
透明絶縁性基板と、制御電極、制御電極配線および制御
電極端子と、半導体層と、半導体層と共に半導体素子を
構成する第一の電極、第一の電極配線および第二の電極
と、制御電極および制御電極配線と半導体層の間に形成
された絶縁膜と、第二の電極と電気的に接続された透明
導電膜からなる画素電極と、画素電極上を除去領域とす
る保護膜を有する第一の基板、第一の基板と共に液晶材
料を挟持する第二の基板を備え、制御電極あるいは制御
電極配線における近接するパターン間の絶縁膜および保
護膜の一部を除去後、保護膜および絶縁膜に被服されて
いないパターン欠陥部をエッチングして制御電極あるい
は制御電極配線の短絡を防止するものである。
透明絶縁性基板と、制御電極、制御電極配線および制御
電極端子と、半導体層と、半導体層と共に半導体素子を
構成する第一の電極、第一の電極配線および第二の電極
と、制御電極および制御電極配線と半導体層の間に形成
された絶縁膜と、第二の電極と電気的に接続された透明
導電膜からなる画素電極と、画素電極上を除去領域とす
る保護膜を有する第一の基板、第一の基板と共に液晶材
料を挟持する第二の基板を備え、制御電極あるいは制御
電極配線における近接するパターン間の絶縁膜および保
護膜の一部を除去後、保護膜および絶縁膜に被服されて
いないパターン欠陥部をエッチングして制御電極あるい
は制御電極配線の短絡を防止するものである。
【００１６】また、この発明に係わる液晶表示装置の製
造方法は、透明絶縁性基板と、制御電極および制御電極
配線と、半導体層と、半導体層と共に半導体素子を構成
する第一の電極、第一の電極配線および第二の電極と、
制御電極および制御電極配線と半導体層の間に形成され
た絶縁膜と、第二の電極と電気的に接続された透明導電
膜からなる画素電極と、画素電極上を除去領域とする保
護膜を有する第一の基板、この第一の基板と共に液晶材
料を挟持する第二の基板を備えた液晶表示装置の製造方
法において、制御電極および制御電極配線は、Ａｌまた
はＡｌ合金、および硬度が高い金属を順次成膜して二層
膜を形成する工程と、二層膜の表面をブラシにより洗浄
した後レジストを形成し、二層膜をエッチングする工程
により形成されるものである。また、二層膜を構成する
硬度が高い金属膜は、Ａｌ合金膜と同じエッチング液あ
るいはエッチングガスによりエッチングできる金属によ
り形成されるものである。
造方法は、透明絶縁性基板と、制御電極および制御電極
配線と、半導体層と、半導体層と共に半導体素子を構成
する第一の電極、第一の電極配線および第二の電極と、
制御電極および制御電極配線と半導体層の間に形成され
た絶縁膜と、第二の電極と電気的に接続された透明導電
膜からなる画素電極と、画素電極上を除去領域とする保
護膜を有する第一の基板、この第一の基板と共に液晶材
料を挟持する第二の基板を備えた液晶表示装置の製造方
法において、制御電極および制御電極配線は、Ａｌまた
はＡｌ合金、および硬度が高い金属を順次成膜して二層
膜を形成する工程と、二層膜の表面をブラシにより洗浄
した後レジストを形成し、二層膜をエッチングする工程
により形成されるものである。また、二層膜を構成する
硬度が高い金属膜は、Ａｌ合金膜と同じエッチング液あ
るいはエッチングガスによりエッチングできる金属によ
り形成されるものである。
【００１７】また、二層膜を構成する硬度が高い金属膜
は、Ａｌ合金膜よりエッチング速度が大きい金属により
形成されるものである。または、二層膜のエッチング条
件は、Ａｌ合金膜より硬度が高い金属膜の方が速くエッ
チングされる条件である。また、二層膜のエッチング工
程において、ドライエッチング法を用い、上記ドライエ
ッチングのエッチングガスに酸素を含有させるものであ
る。また、二層膜を構成する硬度が高い金属膜は、二層
膜のエッチングおよびエッチングレジストの除去後に、
除去されるものである。また、二層膜を構成する硬度が
高い金属膜は、高融点金属により形成され、上記高融点
金属膜の除去は、Ａｌ合金膜の陽極酸化処理により行わ
れるものである。
は、Ａｌ合金膜よりエッチング速度が大きい金属により
形成されるものである。または、二層膜のエッチング条
件は、Ａｌ合金膜より硬度が高い金属膜の方が速くエッ
チングされる条件である。また、二層膜のエッチング工
程において、ドライエッチング法を用い、上記ドライエ
ッチングのエッチングガスに酸素を含有させるものであ
る。また、二層膜を構成する硬度が高い金属膜は、二層
膜のエッチングおよびエッチングレジストの除去後に、
除去されるものである。また、二層膜を構成する硬度が
高い金属膜は、高融点金属により形成され、上記高融点
金属膜の除去は、Ａｌ合金膜の陽極酸化処理により行わ
れるものである。
【００１８】また、この発明に係わる液晶表示装置は、
透明絶縁性基板と、ＡｌまたはＡｌ合金および硬度が高
い金属を順次成膜して二層膜を形成後、この二層膜の表
面をブラシにより洗浄した後にレジストを形成して二層
膜をエッチングすることにより形成された制御電極およ
び制御電極配線と、半導体層と、半導体層と共に半導体
素子を構成する第一の電極、第一の電極配線および第二
の電極と、制御電極および制御電極配線と半導体層の間
に形成された絶縁膜と、第二の電極と電気的に接続され
た透明導電膜からなる画素電極と、画素電極上を除去領
域とする保護膜を有する第一の基板、第一の基板と共に
液晶材料を挟持する第二の基板を備えたものである。
透明絶縁性基板と、ＡｌまたはＡｌ合金および硬度が高
い金属を順次成膜して二層膜を形成後、この二層膜の表
面をブラシにより洗浄した後にレジストを形成して二層
膜をエッチングすることにより形成された制御電極およ
び制御電極配線と、半導体層と、半導体層と共に半導体
素子を構成する第一の電極、第一の電極配線および第二
の電極と、制御電極および制御電極配線と半導体層の間
に形成された絶縁膜と、第二の電極と電気的に接続され
た透明導電膜からなる画素電極と、画素電極上を除去領
域とする保護膜を有する第一の基板、第一の基板と共に
液晶材料を挟持する第二の基板を備えたものである。
【００１９】また、この発明に係わる液晶表示装置の製
造方法は、透明絶縁性基板と、制御電極および制御電極
配線と、半導体層と、半導体層と共に半導体素子を構成
する第一の電極、第一の電極配線および第二の電極と、
制御電極および制御電極配線と半導体層の間に形成され
た絶縁膜と、第二の電極と電気的に接続された透明導電
膜からなる画素電極と、画素電極上を除去領域とする保
護膜を有する第一の基板、この第一の基板と共に液晶材
料を挟持する第二の基板を備えた液晶表示装置の製造方
法において、第一の電極、第二の電極および第一の電極
配線は、表面層がＡｌまたはＡｌ合金による多層膜上に
硬度が高い金属膜を形成する工程と、硬度が高い金属膜
の表面をブラシにより洗浄した後レジストを形成し、多
層膜をエッチングする工程により形成されるものであ
る。
造方法は、透明絶縁性基板と、制御電極および制御電極
配線と、半導体層と、半導体層と共に半導体素子を構成
する第一の電極、第一の電極配線および第二の電極と、
制御電極および制御電極配線と半導体層の間に形成され
た絶縁膜と、第二の電極と電気的に接続された透明導電
膜からなる画素電極と、画素電極上を除去領域とする保
護膜を有する第一の基板、この第一の基板と共に液晶材
料を挟持する第二の基板を備えた液晶表示装置の製造方
法において、第一の電極、第二の電極および第一の電極
配線は、表面層がＡｌまたはＡｌ合金による多層膜上に
硬度が高い金属膜を形成する工程と、硬度が高い金属膜
の表面をブラシにより洗浄した後レジストを形成し、多
層膜をエッチングする工程により形成されるものであ
る。
【００２０】また、この発明に係わる液晶表示装置は、
透明絶縁性基板と、制御電極および制御電極配線と、半
導体層と、ＡｌまたはＡｌ合金による多層膜上に硬度が
高い金属を形成後、この硬度が高い金属膜の表面をブラ
シにより洗浄した後にレジストを形成して多層膜をエッ
チングすることにより形成された、半導体層と共に半導
体素子を構成する第一の電極、第一の電極配線および第
二の電極と、制御電極および制御電極配線と半導体層の
間に形成された絶縁膜と、第二の電極と電気的に接続さ
れた透明導電膜からなる画素電極と、画素電極上を除去
領域とする保護膜を有する第一の基板、第一の基板と共
に液晶材料を挟持する第二の基板を備えたものである。
透明絶縁性基板と、制御電極および制御電極配線と、半
導体層と、ＡｌまたはＡｌ合金による多層膜上に硬度が
高い金属を形成後、この硬度が高い金属膜の表面をブラ
シにより洗浄した後にレジストを形成して多層膜をエッ
チングすることにより形成された、半導体層と共に半導
体素子を構成する第一の電極、第一の電極配線および第
二の電極と、制御電極および制御電極配線と半導体層の
間に形成された絶縁膜と、第二の電極と電気的に接続さ
れた透明導電膜からなる画素電極と、画素電極上を除去
領域とする保護膜を有する第一の基板、第一の基板と共
に液晶材料を挟持する第二の基板を備えたものである。
【００２１】また、この発明に係わる液晶表示装置の製
造方法は、硬度が高い金属は、ブラシ洗浄により上記金
属の表面に傷等が生じない硬度を有する金属である。
造方法は、硬度が高い金属は、ブラシ洗浄により上記金
属の表面に傷等が生じない硬度を有する金属である。
【００２２】
実施の形態１．以下、この発明の一実施の形態である薄
膜トランジスタ（ＴＦＴ）を搭載した液晶表示装置の製
造方法を図について説明する。図１は本発明の実施の形
態１によるチャネルエッチ型のＴＦＴを搭載した液晶表
示装置のＴＦＴアレイ基板の製造工程を示す断面図であ
る。図において、１はガラス基板等の透明絶縁性基板、
２は透明絶縁性基板１上に形成された制御電極（本実施
の形態ではゲート電極）を有する制御電極配線（本実施
の形態ではゲート配線）、３はゲート配線と同時に透明
絶縁性基板１上に形成された共通配線、４はゲート配線
２および共通配線３上に形成されたマスク層、５はマス
ク層４上に形成された絶縁膜（本実施の形態ではゲート
絶縁膜）、６はゲート絶縁膜５を介してゲート配線２上
に形成された半導体層、７は半導体層６上に形成された
オーミックコンタクト層、８は画素電極、９は金属膜、
１０、１１は金属膜９をパターニングすることによりオ
ーミックコンタクト層７上に形成された第一の電極配線
（本実施の形態ではソース配線）を備えた第一の電極と
第二の電極（本実施の形態ではソース電極とドレイン電
極）、１２は保護膜である。
膜トランジスタ（ＴＦＴ）を搭載した液晶表示装置の製
造方法を図について説明する。図１は本発明の実施の形
態１によるチャネルエッチ型のＴＦＴを搭載した液晶表
示装置のＴＦＴアレイ基板の製造工程を示す断面図であ
る。図において、１はガラス基板等の透明絶縁性基板、
２は透明絶縁性基板１上に形成された制御電極（本実施
の形態ではゲート電極）を有する制御電極配線（本実施
の形態ではゲート配線）、３はゲート配線と同時に透明
絶縁性基板１上に形成された共通配線、４はゲート配線
２および共通配線３上に形成されたマスク層、５はマス
ク層４上に形成された絶縁膜（本実施の形態ではゲート
絶縁膜）、６はゲート絶縁膜５を介してゲート配線２上
に形成された半導体層、７は半導体層６上に形成された
オーミックコンタクト層、８は画素電極、９は金属膜、
１０、１１は金属膜９をパターニングすることによりオ
ーミックコンタクト層７上に形成された第一の電極配線
（本実施の形態ではソース配線）を備えた第一の電極と
第二の電極（本実施の形態ではソース電極とドレイン電
極）、１２は保護膜である。
【００２３】次に、本実施の形態による液晶表示装置の
ＴＦＴアレイ基板の製造方法を説明する。まず、図１−
ａに示すように、透明絶縁性基板１の表面にＣｕを０.
２atomic％含有したＡｌ（以下、Ａｌ- ０. ２at. ％Ｃ
ｕと記載）のような比抵抗が小さい金属をスパッタ法等
により約２００ｎｍ成膜した後、写真製版法によりレジ
ストを形成し、燐酸、酢酸および硝酸を主成分とするエ
ッチング液を用いパターンエッチングして、ゲート電極
を有するゲート配線２および共通配線３を形成した後レ
ジストを除去する。このとき、Ａｌ- ０. ２at. ％Ｃｕ
膜のエッチングには燐酸、酢酸および硝酸を主成分とす
るエッチング液を用いるが、予め燐酸、酢酸および硝酸
の組成を検討してＡｌ- ０. ２at. ％Ｃｕ膜のエッチン
グ端面をテーパー形状に形成することにより上層に形成
される膜の被覆性を向上できる。
ＴＦＴアレイ基板の製造方法を説明する。まず、図１−
ａに示すように、透明絶縁性基板１の表面にＣｕを０.
２atomic％含有したＡｌ（以下、Ａｌ- ０. ２at. ％Ｃ
ｕと記載）のような比抵抗が小さい金属をスパッタ法等
により約２００ｎｍ成膜した後、写真製版法によりレジ
ストを形成し、燐酸、酢酸および硝酸を主成分とするエ
ッチング液を用いパターンエッチングして、ゲート電極
を有するゲート配線２および共通配線３を形成した後レ
ジストを除去する。このとき、Ａｌ- ０. ２at. ％Ｃｕ
膜のエッチングには燐酸、酢酸および硝酸を主成分とす
るエッチング液を用いるが、予め燐酸、酢酸および硝酸
の組成を検討してＡｌ- ０. ２at. ％Ｃｕ膜のエッチン
グ端面をテーパー形状に形成することにより上層に形成
される膜の被覆性を向上できる。
【００２４】次に、図１−ｂに示すように、例えばＣｒ
をスパッタ法により約２００ｎｍ成膜し、その表面をブ
ラシ洗浄した後、レジストを塗布し、ゲート配線２およ
び共通配線３等のＡｌ- ０. ２at. ％Ｃｕ膜によるパタ
ーンが被覆される形状にレジストをパターニングした後
に、露出しているＣｒ膜をエッチング除去してマスク層
４を形成する。その後、レジストを除去し、例えば燐
酸、酢酸および硝酸を主成分とするエッチング液に、２
００ｎｍ程度のＡｌ- ０. ２at. ％Ｃｕ膜がエッチング
されるのに必要な時間浸漬し、Ａｌ- ０. ２at. ％Ｃｕ
膜によるパターン間の短絡部等のエッチング残さを除去
する。
をスパッタ法により約２００ｎｍ成膜し、その表面をブ
ラシ洗浄した後、レジストを塗布し、ゲート配線２およ
び共通配線３等のＡｌ- ０. ２at. ％Ｃｕ膜によるパタ
ーンが被覆される形状にレジストをパターニングした後
に、露出しているＣｒ膜をエッチング除去してマスク層
４を形成する。その後、レジストを除去し、例えば燐
酸、酢酸および硝酸を主成分とするエッチング液に、２
００ｎｍ程度のＡｌ- ０. ２at. ％Ｃｕ膜がエッチング
されるのに必要な時間浸漬し、Ａｌ- ０. ２at. ％Ｃｕ
膜によるパターン間の短絡部等のエッチング残さを除去
する。
【００２５】ここで、ゲート配線２等の配線に生じた短
絡欠陥部が除去されるプロセスを図２および図３を用い
て説明する。ゲート配線やソース配線等の配線１３間に
短絡欠陥部１４が生じた場合（図２−ａ）、まず、図２
−ｂに示すように、配線１３を被覆する形でマスク層４
を形成し、次に、マスク層４を形成した基板を、配線１
３をエッチングできるエッチング液に浸漬することによ
り、図３に示すように、マスク層４に被覆されていない
短絡欠陥部１４をエッチング除去する。なお、マスク層
４は、図４に示すように、短絡欠陥が生じやすい配線１
３パターンが接近している部分にのみ開口部１５を有す
る形状としてもよい。
絡欠陥部が除去されるプロセスを図２および図３を用い
て説明する。ゲート配線やソース配線等の配線１３間に
短絡欠陥部１４が生じた場合（図２−ａ）、まず、図２
−ｂに示すように、配線１３を被覆する形でマスク層４
を形成し、次に、マスク層４を形成した基板を、配線１
３をエッチングできるエッチング液に浸漬することによ
り、図３に示すように、マスク層４に被覆されていない
短絡欠陥部１４をエッチング除去する。なお、マスク層
４は、図４に示すように、短絡欠陥が生じやすい配線１
３パターンが接近している部分にのみ開口部１５を有す
る形状としてもよい。
【００２６】次に、図１−ｃに示すように、プラズマＣ
ＶＤ法等によりゲート絶縁膜５となるシリコン窒化膜を
約５００ｎｍ、アモルファスシリコン膜を約２００ｎ
ｍ、不純物がドープされたｎ+ 型アモルファスシリコン
膜を約５０ｎｍ順次形成した後、写真製版法により形成
したレジストを用いて、アモルファスシリコン膜および
ｎ+ 型アモルファスシリコン膜を同時にパターニング
し、ゲート配線２の上方の位置に半導体層６およびオー
ミックコンタクト層７を形成する。次に、図１−ｄに示
すように、透明導電膜としてＩＴＯをスパッタ法等によ
約１００ｎｍ成膜した後、写真製版法により形成したレ
ジストを用いてパターニングし、画素電極８を形成す
る。
ＶＤ法等によりゲート絶縁膜５となるシリコン窒化膜を
約５００ｎｍ、アモルファスシリコン膜を約２００ｎ
ｍ、不純物がドープされたｎ+ 型アモルファスシリコン
膜を約５０ｎｍ順次形成した後、写真製版法により形成
したレジストを用いて、アモルファスシリコン膜および
ｎ+ 型アモルファスシリコン膜を同時にパターニング
し、ゲート配線２の上方の位置に半導体層６およびオー
ミックコンタクト層７を形成する。次に、図１−ｄに示
すように、透明導電膜としてＩＴＯをスパッタ法等によ
約１００ｎｍ成膜した後、写真製版法により形成したレ
ジストを用いてパターニングし、画素電極８を形成す
る。
【００２７】次に、図１−ｅに示すように、最下層にオ
ーミックコンタクト層７を構成するｎ+ 型アモルファス
シリコン膜とオーミックコンタクト性がよいＣｒやＴｉ
等の高融点金属を約１００ｎｍ、中間層に比抵抗が小さ
いＡｌ- ０. ２at. ％Ｃｕ等を約３００ｎｍ、最上層に
硬度が高くブラシ洗浄が可能なビッカース硬度が１３０
であるＣｒを約５０ｎｍ連続して成膜し、三層膜からな
る金属膜９を形成した後ブラシ洗浄を行う。続いて、図
１−ｆに示すように、写真製版法により形成したエッチ
ングレジストを用いて金属膜９をパターニングし、ソー
ス配線、およびオーミックコンタクト層７上に二つに分
離したソース電極１０とドレイン電極１１を形成する。
続いて、ドライエッチング法によりソース電極１０およ
びドレイン電極１１が除去されている部分のｎ+ 型アモ
ルファスシリコン膜（オーミックコンタクト層９）をエ
ッチングしてチャネル部を形成した後、レジストを除去
する。最後に、図１−ｇに示すように、窒化シリコンを
成膜し、画素電極８上以外の部分に保護膜１２を形成す
る。
ーミックコンタクト層７を構成するｎ+ 型アモルファス
シリコン膜とオーミックコンタクト性がよいＣｒやＴｉ
等の高融点金属を約１００ｎｍ、中間層に比抵抗が小さ
いＡｌ- ０. ２at. ％Ｃｕ等を約３００ｎｍ、最上層に
硬度が高くブラシ洗浄が可能なビッカース硬度が１３０
であるＣｒを約５０ｎｍ連続して成膜し、三層膜からな
る金属膜９を形成した後ブラシ洗浄を行う。続いて、図
１−ｆに示すように、写真製版法により形成したエッチ
ングレジストを用いて金属膜９をパターニングし、ソー
ス配線、およびオーミックコンタクト層７上に二つに分
離したソース電極１０とドレイン電極１１を形成する。
続いて、ドライエッチング法によりソース電極１０およ
びドレイン電極１１が除去されている部分のｎ+ 型アモ
ルファスシリコン膜（オーミックコンタクト層９）をエ
ッチングしてチャネル部を形成した後、レジストを除去
する。最後に、図１−ｇに示すように、窒化シリコンを
成膜し、画素電極８上以外の部分に保護膜１２を形成す
る。
【００２８】このようにして形成された第一の基板であ
るＴＦＴアレイ基板と、他の透明絶縁性基板上に遮光
層、オーバーコート層および対向電極が形成された第二
の基板である対向基板の表面に配向膜を形成後対向さ
せ、この間に液晶を注入してシール剤で封入すると共
に、対向するアレイ基板と対向基板の外側に偏光板を配
置することにより液晶パネルを構成する。
るＴＦＴアレイ基板と、他の透明絶縁性基板上に遮光
層、オーバーコート層および対向電極が形成された第二
の基板である対向基板の表面に配向膜を形成後対向さ
せ、この間に液晶を注入してシール剤で封入すると共
に、対向するアレイ基板と対向基板の外側に偏光板を配
置することにより液晶パネルを構成する。
【００２９】なお、ゲート配線２の材料としてＡｌ-
０. ２at. ％Ｃｕ膜を用いたが、比抵抗が小さく、かつ
水による腐食およびヒロックが生じない膜であれば、Ａ
ｌ膜あるいは他の組成のＡｌ合金膜（Ａｌを９０at. ％
以上含有）でもよい。また、マスク層４としてＣｒ膜を
用いたが、Ａｌ合金膜に対するエッチング液に侵食され
なければ、Ｗ膜等他の金属膜でもよい。また、Ａｌ合金
膜によるエッチング残さをエッチングする方法として、
ウェットエッチング法の代わりにドライエッチング法を
用いてもよい。
０. ２at. ％Ｃｕ膜を用いたが、比抵抗が小さく、かつ
水による腐食およびヒロックが生じない膜であれば、Ａ
ｌ膜あるいは他の組成のＡｌ合金膜（Ａｌを９０at. ％
以上含有）でもよい。また、マスク層４としてＣｒ膜を
用いたが、Ａｌ合金膜に対するエッチング液に侵食され
なければ、Ｗ膜等他の金属膜でもよい。また、Ａｌ合金
膜によるエッチング残さをエッチングする方法として、
ウェットエッチング法の代わりにドライエッチング法を
用いてもよい。
【００３０】以上の工程を用いて液晶表示装置を製造し
たところ、ゲート配線２にＡｌ系金属膜を用いた場合に
多発していた配線間の短絡欠陥は見られず、また、ソー
ス配線においても、ブラシ洗浄を行うことによりパター
ンの欠陥は減少した。
たところ、ゲート配線２にＡｌ系金属膜を用いた場合に
多発していた配線間の短絡欠陥は見られず、また、ソー
ス配線においても、ブラシ洗浄を行うことによりパター
ンの欠陥は減少した。
【００３１】この発明によれば、信号配線を低抵抗化す
るために、Ａｌ膜あるいはＡｌ合金膜による単層膜、ま
たは表面層にＡｌ系金属膜を有する多層膜を用いて配線
１３（ゲート配線２）を構成した場合でも、配線１３を
マスク層４等により被覆して配線１３間の短絡欠陥部１
４を確実にエッチング除去、あるいは配線１３（ソース
配線）の表面層に硬度の高い金属層を形成しブラシ洗浄
後にレジストを形成しパターニングすることにより、配
線１３間の短絡を防止できると共に、信号配線を比抵抗
が小さい材料を用いて構成することによりそのパターン
を細線化でき、高開口率化による低消費電力の液晶表示
装置を高歩留りで製造することができる。
るために、Ａｌ膜あるいはＡｌ合金膜による単層膜、ま
たは表面層にＡｌ系金属膜を有する多層膜を用いて配線
１３（ゲート配線２）を構成した場合でも、配線１３を
マスク層４等により被覆して配線１３間の短絡欠陥部１
４を確実にエッチング除去、あるいは配線１３（ソース
配線）の表面層に硬度の高い金属層を形成しブラシ洗浄
後にレジストを形成しパターニングすることにより、配
線１３間の短絡を防止できると共に、信号配線を比抵抗
が小さい材料を用いて構成することによりそのパターン
を細線化でき、高開口率化による低消費電力の液晶表示
装置を高歩留りで製造することができる。
【００３２】実施の形態２．図５はこの発明の実施の形
態２によるチャネル保護膜型のＴＦＴを搭載した液晶表
示装置のＴＦＴアレイ基板の製造工程を示す断面図であ
る。図において、１６は金属膜、１７は金属膜１６を形
成するために用いたレジストパターン、１８はチャネル
保護膜、１９は半導体層である。なお、図１と同一部分
については同符号を付し説明を省略する。
態２によるチャネル保護膜型のＴＦＴを搭載した液晶表
示装置のＴＦＴアレイ基板の製造工程を示す断面図であ
る。図において、１６は金属膜、１７は金属膜１６を形
成するために用いたレジストパターン、１８はチャネル
保護膜、１９は半導体層である。なお、図１と同一部分
については同符号を付し説明を省略する。
【００３３】次に、本実施の形態による液晶表示装置の
ＴＦＴアレイ基板の製造方法を説明する。まず、図５−
ａに示すように、透明絶縁性基板１の表面にＡｌ- ０.
２at. ％Ｃｕのような比抵抗が小さい金属をスパッタ法
等により約２００ｎｍ成膜した後、写真製版法によりレ
ジストを形成し、燐酸、酢酸および硝酸を主成分とする
エッチング液を用いパターンエッチングして、ゲート電
極を有するゲート配線２および共通配線３を形成した後
レジストを除去する。このとき、Ａｌ- ０. ２at. ％Ｃ
ｕ膜のエッチングには燐酸、酢酸および硝酸を主成分と
するエッチング液を用いるが、予め燐酸、酢酸および硝
酸の組成を検討してＡｌ- ０. ２at. ％Ｃｕ膜のエッチ
ング端面をテーパー形状に形成することにより上層に形
成される膜の被覆性を向上できる。
ＴＦＴアレイ基板の製造方法を説明する。まず、図５−
ａに示すように、透明絶縁性基板１の表面にＡｌ- ０.
２at. ％Ｃｕのような比抵抗が小さい金属をスパッタ法
等により約２００ｎｍ成膜した後、写真製版法によりレ
ジストを形成し、燐酸、酢酸および硝酸を主成分とする
エッチング液を用いパターンエッチングして、ゲート電
極を有するゲート配線２および共通配線３を形成した後
レジストを除去する。このとき、Ａｌ- ０. ２at. ％Ｃ
ｕ膜のエッチングには燐酸、酢酸および硝酸を主成分と
するエッチング液を用いるが、予め燐酸、酢酸および硝
酸の組成を検討してＡｌ- ０. ２at. ％Ｃｕ膜のエッチ
ング端面をテーパー形状に形成することにより上層に形
成される膜の被覆性を向上できる。
【００３４】次に、図５−ｂに示すように、例えばＣｒ
をスパッタ法により約１００ｎｍ成膜し、その表面をブ
ラシ洗浄した後、レジストを塗布し、ゲート配線２およ
び共通配線３等のＡｌ- ０. ２at. ％Ｃｕ膜によるパタ
ーンが被覆される形状にレジストパターン１７を形成し
た後に、露出しているＣｒ膜をエッチング除去して、Ｃ
ｒ膜等の金属膜１６とレジストパターン１７からなるマ
スク層４を形成する。その後、例えば燐酸、酢酸および
硝酸を主成分とするエッチング液に、２００ｎｍ程度の
Ａｌ- ０. ２at. ％Ｃｕ膜がエッチングされるのに必要
な時間浸漬し、Ａｌ- ０. ２at. ％Ｃｕ膜によるパター
ン間の短絡部等のエッチング残さを除去した後、マスク
層４を構成していたレジストパターン１７を除去する。
をスパッタ法により約１００ｎｍ成膜し、その表面をブ
ラシ洗浄した後、レジストを塗布し、ゲート配線２およ
び共通配線３等のＡｌ- ０. ２at. ％Ｃｕ膜によるパタ
ーンが被覆される形状にレジストパターン１７を形成し
た後に、露出しているＣｒ膜をエッチング除去して、Ｃ
ｒ膜等の金属膜１６とレジストパターン１７からなるマ
スク層４を形成する。その後、例えば燐酸、酢酸および
硝酸を主成分とするエッチング液に、２００ｎｍ程度の
Ａｌ- ０. ２at. ％Ｃｕ膜がエッチングされるのに必要
な時間浸漬し、Ａｌ- ０. ２at. ％Ｃｕ膜によるパター
ン間の短絡部等のエッチング残さを除去した後、マスク
層４を構成していたレジストパターン１７を除去する。
【００３５】次に、図５−ｃに示すように、プラズマＣ
ＶＤ法等によりゲート絶縁膜５となるシリコン窒化膜を
約５００ｎｍ、アモルファスシリコン膜を約１００ｎ
ｍ、チャネル保護膜１８を約２５０ｎｍ順次形成した
後、写真製版法により形成したレジストを用いてパター
ニングし、ゲート配線２の上方の位置にチャネル保護膜
１８を形成する。続いて、燐イオンを例えば加速電圧２
０ＫｅＶでアモルファスシリコン膜に注入し、ｎ+ 型ア
モルファスシリコン層を形成する。次に、図５−ｄに示
すように、アモルファスシリコン膜および燐イオンの注
入により形成されたｎ+ 型アモルファスシリコン層をパ
ターニングし、表面にオーミックコンタクト層を有する
半導体層１９を形成する。次に、図５−ｅに示すよう
に、透明導電膜としてＩＴＯをスパッタ法等によ約１０
０ｎｍ成膜した後、写真製版法により形成したレジスト
を用いてパターニングし、画素電極８を形成する。
ＶＤ法等によりゲート絶縁膜５となるシリコン窒化膜を
約５００ｎｍ、アモルファスシリコン膜を約１００ｎ
ｍ、チャネル保護膜１８を約２５０ｎｍ順次形成した
後、写真製版法により形成したレジストを用いてパター
ニングし、ゲート配線２の上方の位置にチャネル保護膜
１８を形成する。続いて、燐イオンを例えば加速電圧２
０ＫｅＶでアモルファスシリコン膜に注入し、ｎ+ 型ア
モルファスシリコン層を形成する。次に、図５−ｄに示
すように、アモルファスシリコン膜および燐イオンの注
入により形成されたｎ+ 型アモルファスシリコン層をパ
ターニングし、表面にオーミックコンタクト層を有する
半導体層１９を形成する。次に、図５−ｅに示すよう
に、透明導電膜としてＩＴＯをスパッタ法等によ約１０
０ｎｍ成膜した後、写真製版法により形成したレジスト
を用いてパターニングし、画素電極８を形成する。
【００３６】次に、図５−ｆに示すように、最下層に半
導体層１９とオーミックコンタクト性がよいＣｒやＴｉ
等を約１００ｎｍ、中間層に比抵抗が小さいＡｌ- ０.
２at. ％Ｃｕを約３００ｎｍ、最上層に硬度が高くブラ
シ洗浄が可能なＣｒを約５０ｎｍ連続して成膜し、三層
膜からなる金属膜９を形成した後ブラシ洗浄を行う。続
いて、図５−ｇに示すように、写真製版法により形成し
たエッチングレジストを用いて金属膜９をパターニング
し、第一の電極配線（本実施の形態ではソース配線）、
および半導体層１９上に二つに分離した第一の電極と第
二の電極（本実施の形態ではソース電極１０とドレイン
電極１１）を形成する。続いて、ドライエッチング法に
よりソース電極１０とドレイン電極１１が除去された部
分に生成したクロムシリサイド層およびｎ+ 型アモルフ
ァスシリコン層をエッチングした後レジストを除去す
る。最後に、図５−ｈに示すように、窒化シリコンを成
膜し、画素電極８上以外の部分に保護膜１２を形成す
る。
導体層１９とオーミックコンタクト性がよいＣｒやＴｉ
等を約１００ｎｍ、中間層に比抵抗が小さいＡｌ- ０.
２at. ％Ｃｕを約３００ｎｍ、最上層に硬度が高くブラ
シ洗浄が可能なＣｒを約５０ｎｍ連続して成膜し、三層
膜からなる金属膜９を形成した後ブラシ洗浄を行う。続
いて、図５−ｇに示すように、写真製版法により形成し
たエッチングレジストを用いて金属膜９をパターニング
し、第一の電極配線（本実施の形態ではソース配線）、
および半導体層１９上に二つに分離した第一の電極と第
二の電極（本実施の形態ではソース電極１０とドレイン
電極１１）を形成する。続いて、ドライエッチング法に
よりソース電極１０とドレイン電極１１が除去された部
分に生成したクロムシリサイド層およびｎ+ 型アモルフ
ァスシリコン層をエッチングした後レジストを除去す
る。最後に、図５−ｈに示すように、窒化シリコンを成
膜し、画素電極８上以外の部分に保護膜１２を形成す
る。
【００３７】このようにして形成された第一の基板であ
るＴＦＴアレイ基板と、他の透明絶縁性基板上に遮光
層、オーバーコート層および対向電極が形成された第二
の基板である対向基板の表面に配向膜を形成後対向さ
せ、この間に液晶を注入してシール剤で封入すると共
に、対向するアレイ基板と対向基板の外側に偏光板を配
置することにより液晶パネルを構成する。
るＴＦＴアレイ基板と、他の透明絶縁性基板上に遮光
層、オーバーコート層および対向電極が形成された第二
の基板である対向基板の表面に配向膜を形成後対向さ
せ、この間に液晶を注入してシール剤で封入すると共
に、対向するアレイ基板と対向基板の外側に偏光板を配
置することにより液晶パネルを構成する。
【００３８】なお、ゲート配線２の材料としてＡｌ-
０. ２at. ％Ｃｕ膜を用いたが、比抵抗が小さく、かつ
水による腐食およびヒロックが生じない膜であれば、Ａ
ｌ膜あるいは他の組成のＡｌ合金膜でもよい。また、金
属膜１６としてＣｒ膜を用いたが、Ａｌ合金膜に対する
エッチング液に侵食されなければ、Ｗ膜等他の金属膜で
もよい。また、Ａｌ合金膜によるエッチング残さをエッ
チングする方法として、ウェットエッチング法の代わり
にドライエッチング法を用いてもよい。
０. ２at. ％Ｃｕ膜を用いたが、比抵抗が小さく、かつ
水による腐食およびヒロックが生じない膜であれば、Ａ
ｌ膜あるいは他の組成のＡｌ合金膜でもよい。また、金
属膜１６としてＣｒ膜を用いたが、Ａｌ合金膜に対する
エッチング液に侵食されなければ、Ｗ膜等他の金属膜で
もよい。また、Ａｌ合金膜によるエッチング残さをエッ
チングする方法として、ウェットエッチング法の代わり
にドライエッチング法を用いてもよい。
【００３９】本実施の形態によれば、チャネル保護膜型
のＴＦＴを搭載した液晶表示装置において、実施の形態
１と同様の効果が得られると共に、ゲート配線２等の配
線部をマスク層４により被覆して配線間の短絡部等の欠
陥部を除去する際、マスク層４をＣｒ膜等の金属膜１６
と金属膜１６をパターニングするためのレジストパター
ン１７の二層構造とすることにより、金属層１６の被覆
不良による配線の腐食を防止でき、また、マスク層４を
構成する金属膜１６を薄膜化できる。
のＴＦＴを搭載した液晶表示装置において、実施の形態
１と同様の効果が得られると共に、ゲート配線２等の配
線部をマスク層４により被覆して配線間の短絡部等の欠
陥部を除去する際、マスク層４をＣｒ膜等の金属膜１６
と金属膜１６をパターニングするためのレジストパター
ン１７の二層構造とすることにより、金属層１６の被覆
不良による配線の腐食を防止でき、また、マスク層４を
構成する金属膜１６を薄膜化できる。
【００４０】実施の形態３．実施の形態２では、チャネ
ル保護膜型のＴＦＴにおいて、ゲート配線２等の配線部
のエッチング時のマスク層４を、金属膜１６とレジスト
パターン１７の二層構造とした場合について述べたが、
チャネルエッチ型のＴＦＴにおいて、ゲート配線等の配
線部のエッチング時のマスク層を金属膜とレジストパタ
ーンの二層構造としても、実施の形態２と同様の効果が
得られる。
ル保護膜型のＴＦＴにおいて、ゲート配線２等の配線部
のエッチング時のマスク層４を、金属膜１６とレジスト
パターン１７の二層構造とした場合について述べたが、
チャネルエッチ型のＴＦＴにおいて、ゲート配線等の配
線部のエッチング時のマスク層を金属膜とレジストパタ
ーンの二層構造としても、実施の形態２と同様の効果が
得られる。
【００４１】実施の形態４．図６および図７はこの発明
の実施の形態４によるプレーナー型のＴＦＴを搭載した
液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面
図である。図において、２０はアモルファスシリコン
膜、２１はチャネル、２２はゲート配線、２３はゲート
電極、２４はソース・ドレイン領域、２５は絶縁膜、２
６はコンタクトホールである。なお、図５と同一部分に
ついては同符号を付し説明を省略する。
の実施の形態４によるプレーナー型のＴＦＴを搭載した
液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面
図である。図において、２０はアモルファスシリコン
膜、２１はチャネル、２２はゲート配線、２３はゲート
電極、２４はソース・ドレイン領域、２５は絶縁膜、２
６はコンタクトホールである。なお、図５と同一部分に
ついては同符号を付し説明を省略する。
【００４２】次に、本実施の形態による液晶表示装置の
ＴＦＴアレイ基板の製造方法を説明する。まず、図６−
ａに示すように、透明絶縁性基板１の表面にアモルファ
スシリコン膜２０をプラズマＣＶＤ法等により約１００
ｎｍ形成する。次に、図６−ｂに示すように、レーザー
ビームを照射してアモルファスシリコン膜２０を結晶化
しポリシリコンとする。このとき、レーザーは、例えば
パルス幅１５〜５０ｎｓのＡｒＦあるいはＸｅＣｌエキ
シマレーザーを１００〜３００ｍｊ／ｃｍ2 照射する。
その後、写真製版法により形成したレジストを用いてパ
ターニングし、チャネル２１を形成する。次に、図６−
ｃに示すように、酸化シリコンあるいは窒化シリコンを
プラズマＣＶＤ法、常圧ＣＶＤ法あるいはスパッタ法に
より約２００ｎｍ成膜し、ゲート絶縁膜５を形成する。
ＴＦＴアレイ基板の製造方法を説明する。まず、図６−
ａに示すように、透明絶縁性基板１の表面にアモルファ
スシリコン膜２０をプラズマＣＶＤ法等により約１００
ｎｍ形成する。次に、図６−ｂに示すように、レーザー
ビームを照射してアモルファスシリコン膜２０を結晶化
しポリシリコンとする。このとき、レーザーは、例えば
パルス幅１５〜５０ｎｓのＡｒＦあるいはＸｅＣｌエキ
シマレーザーを１００〜３００ｍｊ／ｃｍ2 照射する。
その後、写真製版法により形成したレジストを用いてパ
ターニングし、チャネル２１を形成する。次に、図６−
ｃに示すように、酸化シリコンあるいは窒化シリコンを
プラズマＣＶＤ法、常圧ＣＶＤ法あるいはスパッタ法に
より約２００ｎｍ成膜し、ゲート絶縁膜５を形成する。
【００４３】次に、図６−ｄに示すように、例えばＡｌ
- ０. ２at. ％Ｃｕのような比抵抗が小さい金属をスパ
ッタ法等により約２００ｎｍ成膜した後、写真製版法に
よりレジストを形成し、燐酸、酢酸および硝酸を主成分
とするエッチング液を用いパターンエッチングして、ゲ
ート配線２２を形成した後レジストを除去する。このと
き、Ａｌ- ０. ２at. ％Ｃｕ膜のエッチングには燐酸、
酢酸および硝酸を主成分とするエッチング液を用いる
が、予め燐酸、酢酸および硝酸の組成を検討してＡｌ-
０. ２at. ％Ｃｕ膜のエッチング端面をテーパー形状に
形成することにより上層に形成される膜の被覆性を向上
できる。
- ０. ２at. ％Ｃｕのような比抵抗が小さい金属をスパ
ッタ法等により約２００ｎｍ成膜した後、写真製版法に
よりレジストを形成し、燐酸、酢酸および硝酸を主成分
とするエッチング液を用いパターンエッチングして、ゲ
ート配線２２を形成した後レジストを除去する。このと
き、Ａｌ- ０. ２at. ％Ｃｕ膜のエッチングには燐酸、
酢酸および硝酸を主成分とするエッチング液を用いる
が、予め燐酸、酢酸および硝酸の組成を検討してＡｌ-
０. ２at. ％Ｃｕ膜のエッチング端面をテーパー形状に
形成することにより上層に形成される膜の被覆性を向上
できる。
【００４４】次に、図６−ｅに示すように、例えばＣｒ
をスパッタ法により約１００ｎｍ成膜し、その表面をブ
ラシ洗浄した後、レジストを塗布し、ゲート配線２２を
構成するＡｌ- ０. ２at. ％Ｃｕ膜を被覆すると共に、
チャネル２１の上方にＣｒ膜からなるゲート電極２３を
形成するためのレジストパターン１７を形成した後に、
露出しているＣｒ膜をエッチング除去して、Ｃｒ膜等の
金属膜１６とレジストパターン１７からなるマスク層４
とゲート電極２３を形成する。その後、例えば燐酸、酢
酸および硝酸を主成分とするエッチング液に、２００ｎ
ｍ程度のＡｌ-０. ２at. ％Ｃｕ膜がエッチングされる
のに必要な時間浸漬し、Ａｌ- ０. ２at. ％Ｃｕ膜によ
るパターン間の短絡部等のエッチング残さを除去する。
をスパッタ法により約１００ｎｍ成膜し、その表面をブ
ラシ洗浄した後、レジストを塗布し、ゲート配線２２を
構成するＡｌ- ０. ２at. ％Ｃｕ膜を被覆すると共に、
チャネル２１の上方にＣｒ膜からなるゲート電極２３を
形成するためのレジストパターン１７を形成した後に、
露出しているＣｒ膜をエッチング除去して、Ｃｒ膜等の
金属膜１６とレジストパターン１７からなるマスク層４
とゲート電極２３を形成する。その後、例えば燐酸、酢
酸および硝酸を主成分とするエッチング液に、２００ｎ
ｍ程度のＡｌ-０. ２at. ％Ｃｕ膜がエッチングされる
のに必要な時間浸漬し、Ａｌ- ０. ２at. ％Ｃｕ膜によ
るパターン間の短絡部等のエッチング残さを除去する。
【００４５】次に、図６−ｆに示すように、レジストパ
ターン１７を除去する前に、燐イオンを例えば加速電圧
７０ＫｅＶで全面に注入し、チャネル２１にソース・ド
レイン領域２４となるｎ型半導体を形成する。ここで、
ゲート電極２３を構成する金属膜１６のエッチング時
に、２μｍ程度のサイドエッチを設けることにより、レ
ジストパターン１７の下方のチャネル２１には燐イオン
が注入されず、オフセット型のトランジスタを形成で
き、オフ電流を低減できる。続いて、ＥＣＲプラズマＣ
ＶＤ法等により水素プラズマ中で、水素をポリシリコン
およびゲート絶縁膜５中に拡散させ、未結合手に水素を
結合させる。次に、図６−ｇに示すように、酸化シリコ
ンあるいは窒化シリコンをプラズマＣＶＤ法、常圧ＣＶ
Ｄ法あるいはスパッタ法により成膜し、絶縁膜２５を形
成する。その後、例えば３５０℃でアニールして、ソー
ス・ドレイン領域２４を構成するアモルファスシリコン
膜を活性化する。次に、図７−ａに示すように、透明導
電膜としてＩＴＯをスパッタ法等によ約１００ｎｍ成膜
した後、写真製版法により形成したレジストを用いてパ
ターニングし、画素電極８を形成する。次に、図７−ｂ
に示すように、ソース・ドレイン領域２４上の絶縁膜２
５にコンタクトホール２６を形成する。
ターン１７を除去する前に、燐イオンを例えば加速電圧
７０ＫｅＶで全面に注入し、チャネル２１にソース・ド
レイン領域２４となるｎ型半導体を形成する。ここで、
ゲート電極２３を構成する金属膜１６のエッチング時
に、２μｍ程度のサイドエッチを設けることにより、レ
ジストパターン１７の下方のチャネル２１には燐イオン
が注入されず、オフセット型のトランジスタを形成で
き、オフ電流を低減できる。続いて、ＥＣＲプラズマＣ
ＶＤ法等により水素プラズマ中で、水素をポリシリコン
およびゲート絶縁膜５中に拡散させ、未結合手に水素を
結合させる。次に、図６−ｇに示すように、酸化シリコ
ンあるいは窒化シリコンをプラズマＣＶＤ法、常圧ＣＶ
Ｄ法あるいはスパッタ法により成膜し、絶縁膜２５を形
成する。その後、例えば３５０℃でアニールして、ソー
ス・ドレイン領域２４を構成するアモルファスシリコン
膜を活性化する。次に、図７−ａに示すように、透明導
電膜としてＩＴＯをスパッタ法等によ約１００ｎｍ成膜
した後、写真製版法により形成したレジストを用いてパ
ターニングし、画素電極８を形成する。次に、図７−ｂ
に示すように、ソース・ドレイン領域２４上の絶縁膜２
５にコンタクトホール２６を形成する。
【００４６】次に、図７−ｃに示すように、最下層にソ
ース・ドレイン領域２４であるｎ型半導体とオーミック
コンタクト性がよいＣｒやＴｉ等を約１００ｎｍ、中間
層に比抵抗が小さいＡｌ- ０. ２at. ％Ｃｕを約３００
ｎｍ、最上層に硬度が高くブラシ洗浄が可能なＣｒを約
５０ｎｍ連続して成膜し、三層膜を形成した後ブラシ洗
浄を行う。続いて、写真製版法により形成したエッチン
グレジストを用いて三層膜をパターニングし、第一の電
極配線（本実施の形態ではソース配線）、およびコンタ
クトホール２６を介してソース・ドレイン領域２４と電
気的に接続された第一の電極と第二の電極（本実施の形
態ではソース電極１０とドレイン電極１１）を形成す
る。最後に、図７−ｄに示すように、窒化シリコンを成
膜し、画素電極８上以外の部分に保護膜１２を形成す
る。
ース・ドレイン領域２４であるｎ型半導体とオーミック
コンタクト性がよいＣｒやＴｉ等を約１００ｎｍ、中間
層に比抵抗が小さいＡｌ- ０. ２at. ％Ｃｕを約３００
ｎｍ、最上層に硬度が高くブラシ洗浄が可能なＣｒを約
５０ｎｍ連続して成膜し、三層膜を形成した後ブラシ洗
浄を行う。続いて、写真製版法により形成したエッチン
グレジストを用いて三層膜をパターニングし、第一の電
極配線（本実施の形態ではソース配線）、およびコンタ
クトホール２６を介してソース・ドレイン領域２４と電
気的に接続された第一の電極と第二の電極（本実施の形
態ではソース電極１０とドレイン電極１１）を形成す
る。最後に、図７−ｄに示すように、窒化シリコンを成
膜し、画素電極８上以外の部分に保護膜１２を形成す
る。
【００４７】このようにして形成された第一の基板であ
るＴＦＴアレイ基板と、他の透明絶縁性基板上に遮光
層、オーバーコート層および対向電極が形成された第二
の基板である対向基板の表面に配向膜を形成後対向さ
せ、この間に液晶を注入してシール剤で封入すると共
に、対向するアレイ基板と対向基板の外側に偏光板を配
置することにより液晶パネルを構成する。なお、ゲート
配線２２の材料としてＡｌ- ０. ２at. ％Ｃｕ膜を用い
たが、比抵抗が小さく、かつ水による腐食およびヒロッ
クが生じない膜であれば、Ａｌ膜あるいは他の組成のＡ
ｌ合金膜でもよい。また、金属膜１６としてＣｒ膜を用
いたが、Ａｌ合金膜に対するエッチング液に侵食されな
ければ、Ｗ膜等他の金属膜でもよい。また、Ａｌ合金膜
によるエッチング残さをエッチングする方法として、ウ
ェットエッチング法の代わりにドライエッチング法を用
いてもよい。
るＴＦＴアレイ基板と、他の透明絶縁性基板上に遮光
層、オーバーコート層および対向電極が形成された第二
の基板である対向基板の表面に配向膜を形成後対向さ
せ、この間に液晶を注入してシール剤で封入すると共
に、対向するアレイ基板と対向基板の外側に偏光板を配
置することにより液晶パネルを構成する。なお、ゲート
配線２２の材料としてＡｌ- ０. ２at. ％Ｃｕ膜を用い
たが、比抵抗が小さく、かつ水による腐食およびヒロッ
クが生じない膜であれば、Ａｌ膜あるいは他の組成のＡ
ｌ合金膜でもよい。また、金属膜１６としてＣｒ膜を用
いたが、Ａｌ合金膜に対するエッチング液に侵食されな
ければ、Ｗ膜等他の金属膜でもよい。また、Ａｌ合金膜
によるエッチング残さをエッチングする方法として、ウ
ェットエッチング法の代わりにドライエッチング法を用
いてもよい。
【００４８】本実施の形態によれば、プレーナー型のＴ
ＦＴを搭載した液晶表示装置において実施の形態２と同
様の効果が得られる。
ＦＴを搭載した液晶表示装置において実施の形態２と同
様の効果が得られる。
【００４９】実施の形態５．図８はこの発明の実施の形
態５によるＴＦＴを搭載した液晶表示装置のＴＦＴアレ
イ基板の製造工程を示す断面図である。図において、２
７は補助容量用配線である。なお、図５と同一部分につ
いては同符号を付し説明を省略する。
態５によるＴＦＴを搭載した液晶表示装置のＴＦＴアレ
イ基板の製造工程を示す断面図である。図において、２
７は補助容量用配線である。なお、図５と同一部分につ
いては同符号を付し説明を省略する。
【００５０】次に、本実施の形態による液晶表示装置の
ＴＦＴアレイ基板の製造方法を説明する。まず、図８−
ａに示すように、透明絶縁性基板１の表面にＡｌ- ０.
２at. ％Ｃｕのような比抵抗が小さい金属をスパッタ法
等により約３００ｎｍ成膜した後、写真製版法によりレ
ジストを形成し、燐酸、酢酸および硝酸を主成分とする
エッチング液を用いパターンエッチングして、ゲート電
極を有するゲート配線２および補助容量用配線２７を形
成した後レジストを除去する。このとき、Ａｌ- ０. ２
at. ％Ｃｕ膜のエッチングには燐酸、酢酸および硝酸を
主成分とするエッチング液を用いるが、予め燐酸、酢酸
および硝酸の組成を検討してＡｌ- ０.２at. ％Ｃｕ膜
のエッチング端面をテーパー形状に形成することにより
上層に形成される膜の被覆性を向上できる。また、補助
容量用配線２７は各画素ごとにゲート配線２と短絡した
構造とすることにより、ゲート配線２の断線に対する冗
長構造となる。
ＴＦＴアレイ基板の製造方法を説明する。まず、図８−
ａに示すように、透明絶縁性基板１の表面にＡｌ- ０.
２at. ％Ｃｕのような比抵抗が小さい金属をスパッタ法
等により約３００ｎｍ成膜した後、写真製版法によりレ
ジストを形成し、燐酸、酢酸および硝酸を主成分とする
エッチング液を用いパターンエッチングして、ゲート電
極を有するゲート配線２および補助容量用配線２７を形
成した後レジストを除去する。このとき、Ａｌ- ０. ２
at. ％Ｃｕ膜のエッチングには燐酸、酢酸および硝酸を
主成分とするエッチング液を用いるが、予め燐酸、酢酸
および硝酸の組成を検討してＡｌ- ０.２at. ％Ｃｕ膜
のエッチング端面をテーパー形状に形成することにより
上層に形成される膜の被覆性を向上できる。また、補助
容量用配線２７は各画素ごとにゲート配線２と短絡した
構造とすることにより、ゲート配線２の断線に対する冗
長構造となる。
【００５１】次に、図８−ｂに示すように、例えばＣｒ
をスパッタ法により約１００ｎｍ成膜し、その表面をブ
ラシ洗浄した後、レジストを塗布し、ゲート配線２およ
び補助容量用配線２７等のＡｌ- ０. ２at. ％Ｃｕ膜に
よるパターンが被覆される形状にレジストパターン１７
を形成した後に、露出しているＣｒ膜をエッチング除去
して、Ｃｒ膜等の金属膜１６とレジストパターン１７か
らなるマスク層４を形成する。その後、例えば燐酸、酢
酸および硝酸を主成分とするエッチング液に、３００ｎ
ｍ程度のＡｌ- ０. ２at. ％Ｃｕ膜がエッチングされる
のに必要な時間浸漬し、Ａｌ- ０. ２at. ％Ｃｕ膜によ
るパターン間の短絡部等のエッチング残さを除去する。
次に、図８−ｃに示すように、マスク層４を構成してい
たレジストパターン１７および金属膜１６を除去する。
をスパッタ法により約１００ｎｍ成膜し、その表面をブ
ラシ洗浄した後、レジストを塗布し、ゲート配線２およ
び補助容量用配線２７等のＡｌ- ０. ２at. ％Ｃｕ膜に
よるパターンが被覆される形状にレジストパターン１７
を形成した後に、露出しているＣｒ膜をエッチング除去
して、Ｃｒ膜等の金属膜１６とレジストパターン１７か
らなるマスク層４を形成する。その後、例えば燐酸、酢
酸および硝酸を主成分とするエッチング液に、３００ｎ
ｍ程度のＡｌ- ０. ２at. ％Ｃｕ膜がエッチングされる
のに必要な時間浸漬し、Ａｌ- ０. ２at. ％Ｃｕ膜によ
るパターン間の短絡部等のエッチング残さを除去する。
次に、図８−ｃに示すように、マスク層４を構成してい
たレジストパターン１７および金属膜１６を除去する。
【００５２】以降の工程は、実施の形態１あるいは実施
の形態２におけるプラズマＣＶＤ法等によるゲート絶縁
膜形成以降の工程と同様とし、チャネルエッチ型の液晶
表示装置あるいはチャネル保護膜型の液晶表示装置を形
成する。なお、ゲート配線２の材料としてＡｌ- ０. ２
at. ％Ｃｕ膜を用いたが、比抵抗が小さく、かつ水によ
る腐食およびヒロックが生じない膜であれば、Ａｌ膜あ
るいは他の組成のＡｌ合金膜でもよい。また、マスク層
４としてＣｒ膜を用いたが、Ａｌ合金膜に対するエッチ
ング液に侵食されなければ、Ｗ膜等他の金属膜でもよ
い。また、Ａｌ合金膜によるエッチング残さをエッチン
グする方法として、ウェットエッチング法の代わりにド
ライエッチング法を用いてもよい。
の形態２におけるプラズマＣＶＤ法等によるゲート絶縁
膜形成以降の工程と同様とし、チャネルエッチ型の液晶
表示装置あるいはチャネル保護膜型の液晶表示装置を形
成する。なお、ゲート配線２の材料としてＡｌ- ０. ２
at. ％Ｃｕ膜を用いたが、比抵抗が小さく、かつ水によ
る腐食およびヒロックが生じない膜であれば、Ａｌ膜あ
るいは他の組成のＡｌ合金膜でもよい。また、マスク層
４としてＣｒ膜を用いたが、Ａｌ合金膜に対するエッチ
ング液に侵食されなければ、Ｗ膜等他の金属膜でもよ
い。また、Ａｌ合金膜によるエッチング残さをエッチン
グする方法として、ウェットエッチング法の代わりにド
ライエッチング法を用いてもよい。
【００５３】本実施の形態によれば、実施の形態２と同
様の効果が得られると共に、ゲート配線２等の配線部を
マスク層４により被覆して配線間の短絡部等の欠陥部を
除去した後、マスク層４を構成する金属膜１６も除去す
るため、金属膜１６による短絡欠陥の発生を防止でき
る。
様の効果が得られると共に、ゲート配線２等の配線部を
マスク層４により被覆して配線間の短絡部等の欠陥部を
除去した後、マスク層４を構成する金属膜１６も除去す
るため、金属膜１６による短絡欠陥の発生を防止でき
る。
【００５４】実施の形態６．図９はこの発明の実施の形
態６によるＴＦＴを搭載した液晶表示装置のＴＦＴアレ
イ基板の製造工程を示す断面図である。図中の符号は図
８と同様であるので説明を省略する。
態６によるＴＦＴを搭載した液晶表示装置のＴＦＴアレ
イ基板の製造工程を示す断面図である。図中の符号は図
８と同様であるので説明を省略する。
【００５５】次に、本実施の形態による液晶表示装置の
ＴＦＴアレイ基板の製造方法を説明する。まず、図９−
ａに示すように、透明絶縁性基板１の表面にＡｌ- ０.
２at. ％Ｃｕのような比抵抗が小さい金属をスパッタ法
等により約３００ｎｍ成膜した後、写真製版法によりレ
ジストを形成し、燐酸、酢酸および硝酸を主成分とする
エッチング液を用いパターンエッチングして、ゲート電
極を有するゲート配線２および補助容量用配線２７を形
成した後レジストを除去する。このとき、Ａｌ- ０. ２
at. ％Ｃｕ膜のエッチングには燐酸、酢酸および硝酸を
主成分とするエッチング液を用いるが、予め燐酸、酢酸
および硝酸の組成を検討してＡｌ- ０.２at. ％Ｃｕ膜
のエッチング端面をテーパー形状に形成することにより
上層に形成される膜の被覆性を向上できる。また、補助
容量用配線２７は各画素ごとにゲート配線２と短絡した
構造とすることにより、ゲート配線２の断線に対する冗
長構造となる。
ＴＦＴアレイ基板の製造方法を説明する。まず、図９−
ａに示すように、透明絶縁性基板１の表面にＡｌ- ０.
２at. ％Ｃｕのような比抵抗が小さい金属をスパッタ法
等により約３００ｎｍ成膜した後、写真製版法によりレ
ジストを形成し、燐酸、酢酸および硝酸を主成分とする
エッチング液を用いパターンエッチングして、ゲート電
極を有するゲート配線２および補助容量用配線２７を形
成した後レジストを除去する。このとき、Ａｌ- ０. ２
at. ％Ｃｕ膜のエッチングには燐酸、酢酸および硝酸を
主成分とするエッチング液を用いるが、予め燐酸、酢酸
および硝酸の組成を検討してＡｌ- ０.２at. ％Ｃｕ膜
のエッチング端面をテーパー形状に形成することにより
上層に形成される膜の被覆性を向上できる。また、補助
容量用配線２７は各画素ごとにゲート配線２と短絡した
構造とすることにより、ゲート配線２の断線に対する冗
長構造となる。
【００５６】次に、図９−ｂに示すように、レジストを
塗布し、ゲート配線２および補助容量用配線２７等のＡ
ｌ- ０. ２at. ％Ｃｕ膜によるパターンが被覆される形
状にレジストパターン１７を形成し、マスク層４とす
る。その後、例えば燐酸、酢酸および硝酸を主成分とす
るエッチング液に、３００ｎｍ程度のＡｌ- ０. ２at.
％Ｃｕ膜がエッチングされるのに必要な時間浸漬し、Ａ
ｌ- ０. ２at. ％Ｃｕ膜によるパターン間の短絡部等の
エッチング残さを除去する。次に、図９−ｃに示すよう
に、マスク層４を構成していたレジストパターン１７を
除去する。
塗布し、ゲート配線２および補助容量用配線２７等のＡ
ｌ- ０. ２at. ％Ｃｕ膜によるパターンが被覆される形
状にレジストパターン１７を形成し、マスク層４とす
る。その後、例えば燐酸、酢酸および硝酸を主成分とす
るエッチング液に、３００ｎｍ程度のＡｌ- ０. ２at.
％Ｃｕ膜がエッチングされるのに必要な時間浸漬し、Ａ
ｌ- ０. ２at. ％Ｃｕ膜によるパターン間の短絡部等の
エッチング残さを除去する。次に、図９−ｃに示すよう
に、マスク層４を構成していたレジストパターン１７を
除去する。
【００５７】以降の工程は、実施の形態１あるいは実施
の形態２におけるプラズマＣＶＤ法等によるゲート絶縁
膜形成以降の工程と同様とし、チャネルエッチ型の液晶
表示装置あるいはチャネル保護膜型の液晶表示装置を形
成する。なお、ゲート配線２の材料としてＡｌ- ０. ２
at. ％Ｃｕ膜を用いたが、比抵抗が小さく、かつ水によ
る腐食およびヒロックが生じない膜であれば、Ａｌ膜あ
るいは他の組成のＡｌ合金膜でもよい。また、Ａｌ合金
膜によるエッチング残さをエッチングする方法として、
ウェットエッチング法の代わりにドライエッチング法を
用いてもよい。
の形態２におけるプラズマＣＶＤ法等によるゲート絶縁
膜形成以降の工程と同様とし、チャネルエッチ型の液晶
表示装置あるいはチャネル保護膜型の液晶表示装置を形
成する。なお、ゲート配線２の材料としてＡｌ- ０. ２
at. ％Ｃｕ膜を用いたが、比抵抗が小さく、かつ水によ
る腐食およびヒロックが生じない膜であれば、Ａｌ膜あ
るいは他の組成のＡｌ合金膜でもよい。また、Ａｌ合金
膜によるエッチング残さをエッチングする方法として、
ウェットエッチング法の代わりにドライエッチング法を
用いてもよい。
【００５８】本実施の形態によれば、実施の形態１と同
様の効果が得られると共に、ゲート配線２等の配線部を
マスク層４により被覆して配線間の短絡部等の欠陥部を
除去する際、マスク層４をレジストパターン１７とする
ことにより、工程を簡略化できる。
様の効果が得られると共に、ゲート配線２等の配線部を
マスク層４により被覆して配線間の短絡部等の欠陥部を
除去する際、マスク層４をレジストパターン１７とする
ことにより、工程を簡略化できる。
【００５９】実施の形態７．図１０および図１１はこの
発明の実施の形態７によるチャネルエッチ型のＴＦＴを
搭載した補助容量オンゲート方式の液晶表示装置のＴＦ
Ｔアレイ基板の製造工程を示す断面図である。図におい
て、２８はゲート端子部、２９はゲート端子部２８のコ
ンタクト部分に形成されたレジストパターン、３０はＡ
ｌ2 Ｏ3 、３１は端子、３２はゲート端子部２８上のコ
ンタクト部分に形成されたコンタクトホール、３３はゲ
ート端子部２８と端子３１を電気的に接続する端子接続
配線である。なお、図１と同一部分については同符号を
付し説明を省略する。
発明の実施の形態７によるチャネルエッチ型のＴＦＴを
搭載した補助容量オンゲート方式の液晶表示装置のＴＦ
Ｔアレイ基板の製造工程を示す断面図である。図におい
て、２８はゲート端子部、２９はゲート端子部２８のコ
ンタクト部分に形成されたレジストパターン、３０はＡ
ｌ2 Ｏ3 、３１は端子、３２はゲート端子部２８上のコ
ンタクト部分に形成されたコンタクトホール、３３はゲ
ート端子部２８と端子３１を電気的に接続する端子接続
配線である。なお、図１と同一部分については同符号を
付し説明を省略する。
【００６０】次に、本実施の形態による補助容量オンゲ
ート方式の液晶表示装置のＴＦＴアレイ基板の製造方法
を説明する。まず、図１０−ａに示すように、透明絶縁
性基板１の表面にＡｌ- ０. ２at. ％Ｃｕのような比抵
抗が小さい金属をスパッタ法等により約３００ｎｍ成膜
した後、写真製版法によりレジストを形成し、燐酸、酢
酸および硝酸を主成分とするエッチング液を用いパター
ンエッチングして、ゲート電極を有するゲート配線２お
よびゲート端子部２８を形成した後レジストを除去す
る。このとき、Ａｌ- ０. ２at. ％Ｃｕ膜のエッチング
には燐酸、酢酸および硝酸を主成分とするエッチング液
を用いるが、予め燐酸、酢酸および硝酸の組成を検討し
てＡｌ- ０. ２at. ％Ｃｕ膜のエッチング端面をテーパ
ー形状に形成することにより上層に形成される膜の被覆
性を向上できる。
ート方式の液晶表示装置のＴＦＴアレイ基板の製造方法
を説明する。まず、図１０−ａに示すように、透明絶縁
性基板１の表面にＡｌ- ０. ２at. ％Ｃｕのような比抵
抗が小さい金属をスパッタ法等により約３００ｎｍ成膜
した後、写真製版法によりレジストを形成し、燐酸、酢
酸および硝酸を主成分とするエッチング液を用いパター
ンエッチングして、ゲート電極を有するゲート配線２お
よびゲート端子部２８を形成した後レジストを除去す
る。このとき、Ａｌ- ０. ２at. ％Ｃｕ膜のエッチング
には燐酸、酢酸および硝酸を主成分とするエッチング液
を用いるが、予め燐酸、酢酸および硝酸の組成を検討し
てＡｌ- ０. ２at. ％Ｃｕ膜のエッチング端面をテーパ
ー形状に形成することにより上層に形成される膜の被覆
性を向上できる。
【００６１】次に、図１０−ｂに示すように、例えばＣ
ｒをスパッタ法により約１００ｎｍ成膜し、その表面を
ブラシ洗浄した後、レジストを塗布し、ゲート配線２等
のＡｌ- ０. ２at. ％Ｃｕ膜によるパターンが被覆され
る形状にレジストパターン１７を形成した後に、露出し
ているＣｒ膜をエッチング除去して、Ｃｒ膜等の金属膜
１６とレジストパターン１７からなるマスク層４を形成
する。その後、例えば燐酸、酢酸および硝酸を主成分と
するエッチング液に、３００ｎｍ程度のＡｌ-０. ２at.
％Ｃｕ膜がエッチングされるのに必要な時間浸漬し、
Ａｌ- ０. ２at. ％Ｃｕ膜によるパターン間の短絡部等
のエッチング残さを除去する。次に、図１０−ｃに示す
ように、マスク層４を構成していたレジストパターン１
７および金属膜１６を除去する。
ｒをスパッタ法により約１００ｎｍ成膜し、その表面を
ブラシ洗浄した後、レジストを塗布し、ゲート配線２等
のＡｌ- ０. ２at. ％Ｃｕ膜によるパターンが被覆され
る形状にレジストパターン１７を形成した後に、露出し
ているＣｒ膜をエッチング除去して、Ｃｒ膜等の金属膜
１６とレジストパターン１７からなるマスク層４を形成
する。その後、例えば燐酸、酢酸および硝酸を主成分と
するエッチング液に、３００ｎｍ程度のＡｌ-０. ２at.
％Ｃｕ膜がエッチングされるのに必要な時間浸漬し、
Ａｌ- ０. ２at. ％Ｃｕ膜によるパターン間の短絡部等
のエッチング残さを除去する。次に、図１０−ｃに示す
ように、マスク層４を構成していたレジストパターン１
７および金属膜１６を除去する。
【００６２】次に、図１０−ｄに示すように、ゲート端
子部２８の上層とのコンタクト部分にレジストパターン
２９を形成した後、ゲート配線２の腐食や、信号配線と
の層間短絡を防止するために、ゲート配線２およびゲー
ト端子部２８のレジストに被覆されていない部分のＡｌ
- ０. ２at. ％Ｃｕ膜を陽極酸化して、その表面にＡｌ
2 Ｏ3 膜３０を例えば約１００ｎｍ形成する。このと
き、ゲート端子部２８上のコンタクト部分はレジストパ
ターン２９に被覆されているため陽極酸化されない。次
に、図１０−ｅに示すように、ゲート端子部上のレジス
トパターン２９を除去する。
子部２８の上層とのコンタクト部分にレジストパターン
２９を形成した後、ゲート配線２の腐食や、信号配線と
の層間短絡を防止するために、ゲート配線２およびゲー
ト端子部２８のレジストに被覆されていない部分のＡｌ
- ０. ２at. ％Ｃｕ膜を陽極酸化して、その表面にＡｌ
2 Ｏ3 膜３０を例えば約１００ｎｍ形成する。このと
き、ゲート端子部２８上のコンタクト部分はレジストパ
ターン２９に被覆されているため陽極酸化されない。次
に、図１０−ｅに示すように、ゲート端子部上のレジス
トパターン２９を除去する。
【００６３】次に、図１０−ｆに示すように、プラズマ
ＣＶＤ法等によりゲート絶縁膜５となるシリコン窒化膜
を約５００ｎｍ、アモルファスシリコン膜を約２００ｎ
ｍ、不純物がドープされたｎ+ 型アモルファスシリコン
膜を約５０ｎｍ順次形成した後、写真製版法により形成
したレジストを用いて、アモルファスシリコン膜および
ｎ+ 型アモルファスシリコン膜を同時にパターニング
し、ゲート配線２の上方の位置に半導体層６およびオー
ミックコンタクト層７を形成する。次に、図１１−ａに
示すように、透明導電膜としてＩＴＯをスパッタ法等に
よ約１００ｎｍ成膜した後、写真製版法により形成した
レジストを用いてパターニングし、画素電極８および端
子３１を形成する。次に、図１１−ｂに示すように、ゲ
ート端子部２８上のコンタクト部分となるシリコン窒化
膜（ゲート絶縁膜５）を除去し、コンタクトホール３２
を形成する。
ＣＶＤ法等によりゲート絶縁膜５となるシリコン窒化膜
を約５００ｎｍ、アモルファスシリコン膜を約２００ｎ
ｍ、不純物がドープされたｎ+ 型アモルファスシリコン
膜を約５０ｎｍ順次形成した後、写真製版法により形成
したレジストを用いて、アモルファスシリコン膜および
ｎ+ 型アモルファスシリコン膜を同時にパターニング
し、ゲート配線２の上方の位置に半導体層６およびオー
ミックコンタクト層７を形成する。次に、図１１−ａに
示すように、透明導電膜としてＩＴＯをスパッタ法等に
よ約１００ｎｍ成膜した後、写真製版法により形成した
レジストを用いてパターニングし、画素電極８および端
子３１を形成する。次に、図１１−ｂに示すように、ゲ
ート端子部２８上のコンタクト部分となるシリコン窒化
膜（ゲート絶縁膜５）を除去し、コンタクトホール３２
を形成する。
【００６４】次に、図１１−ｃに示すように、最下層に
オーミックコンタクト層７を構成するｎ+ 型アモルファ
スシリコン膜とオーミックコンタクト性がよいＣｒやＴ
ｉ等を約１００ｎｍ、中間層に比抵抗が小さいＡｌ-
０. ２at. ％Ｃｕを約３００ｎｍ、最上層に硬度が高く
ブラシ洗浄が可能なＣｒを約５０ｎｍ連続して成膜し、
三層膜からなる金属膜９を形成した後ブラシ洗浄を行
う。続いて、図１１−ｄに示すように、写真製版法によ
り形成したエッチングレジストを用いて金属膜９をパタ
ーニングし、オーミックコンタクト層７上に二つに分離
したソース配線を備えたソース電極１０とドレイン電極
１１、およびゲート端子部２８と端子３１を電気的に接
続する端子接続配線３３を形成する。続いて、ドライエ
ッチング法によりソース電極１０およびドレイン電極１
１が除去されている部分のｎ+ 型アモルファスシリコン
膜（オーミックコンタクト層９）をエッチングしてチャ
ネル部を形成した後、レジストを除去する。最後に、図
１１−ｅに示すように、窒化シリコンを成膜し、画素電
極８および端子３１上以外の部分に保護膜１２を形成す
る。
オーミックコンタクト層７を構成するｎ+ 型アモルファ
スシリコン膜とオーミックコンタクト性がよいＣｒやＴ
ｉ等を約１００ｎｍ、中間層に比抵抗が小さいＡｌ-
０. ２at. ％Ｃｕを約３００ｎｍ、最上層に硬度が高く
ブラシ洗浄が可能なＣｒを約５０ｎｍ連続して成膜し、
三層膜からなる金属膜９を形成した後ブラシ洗浄を行
う。続いて、図１１−ｄに示すように、写真製版法によ
り形成したエッチングレジストを用いて金属膜９をパタ
ーニングし、オーミックコンタクト層７上に二つに分離
したソース配線を備えたソース電極１０とドレイン電極
１１、およびゲート端子部２８と端子３１を電気的に接
続する端子接続配線３３を形成する。続いて、ドライエ
ッチング法によりソース電極１０およびドレイン電極１
１が除去されている部分のｎ+ 型アモルファスシリコン
膜（オーミックコンタクト層９）をエッチングしてチャ
ネル部を形成した後、レジストを除去する。最後に、図
１１−ｅに示すように、窒化シリコンを成膜し、画素電
極８および端子３１上以外の部分に保護膜１２を形成す
る。
【００６５】このようにして形成された第一の基板であ
るＴＦＴアレイ基板と、他の透明絶縁性基板上に遮光
層、オーバーコート層および対向電極が形成された第二
の基板である対向基板の表面に配向膜を形成後対向さ
せ、この間に液晶を注入してシール剤で封入すると共
に、対向するアレイ基板と対向基板の外側に偏光板を配
置することにより液晶パネルを構成する。なお、制御電
極配線（本実施の形態ではゲート配線２）の材料として
Ａｌ- ０. ２at. ％Ｃｕ膜を用いたが、比抵抗が小さ
く、かつ水による腐食およびヒロックが生じない膜であ
れば、Ａｌ膜あるいは他の組成のＡｌ合金膜でもよい。
また、金属膜１６としてＣｒ膜を用いたが、Ａｌ合金膜
に対するエッチング液に侵食されなければ、Ｗ膜等他の
金属膜でもよい。また、Ａｌ合金膜によるエッチング残
さをエッチングする方法として、ウェットエッチング法
の代わりにドライエッチング法を用いてもよい。また、
マスク層４として金属膜１６とレジストパターン１７を
形成したが、レジストパターン１７のみでマスク層４を
構成してもよい。
るＴＦＴアレイ基板と、他の透明絶縁性基板上に遮光
層、オーバーコート層および対向電極が形成された第二
の基板である対向基板の表面に配向膜を形成後対向さ
せ、この間に液晶を注入してシール剤で封入すると共
に、対向するアレイ基板と対向基板の外側に偏光板を配
置することにより液晶パネルを構成する。なお、制御電
極配線（本実施の形態ではゲート配線２）の材料として
Ａｌ- ０. ２at. ％Ｃｕ膜を用いたが、比抵抗が小さ
く、かつ水による腐食およびヒロックが生じない膜であ
れば、Ａｌ膜あるいは他の組成のＡｌ合金膜でもよい。
また、金属膜１６としてＣｒ膜を用いたが、Ａｌ合金膜
に対するエッチング液に侵食されなければ、Ｗ膜等他の
金属膜でもよい。また、Ａｌ合金膜によるエッチング残
さをエッチングする方法として、ウェットエッチング法
の代わりにドライエッチング法を用いてもよい。また、
マスク層４として金属膜１６とレジストパターン１７を
形成したが、レジストパターン１７のみでマスク層４を
構成してもよい。
【００６６】本実施の形態によれば、ゲート配線２を構
成するＡｌ- ０. ２at. ％Ｃｕ膜を陽極酸化して表面に
Ａｌ2 Ｏ3 を形成することにより、Ａｌ- ０. ２at. ％
Ｃｕ膜の腐食やゲート配線２と他の信号配線との層間短
絡を防止する構造を有する液晶表示装置においても、実
施の形態５または実施の形態６と同様の効果が得られ
る。
成するＡｌ- ０. ２at. ％Ｃｕ膜を陽極酸化して表面に
Ａｌ2 Ｏ3 を形成することにより、Ａｌ- ０. ２at. ％
Ｃｕ膜の腐食やゲート配線２と他の信号配線との層間短
絡を防止する構造を有する液晶表示装置においても、実
施の形態５または実施の形態６と同様の効果が得られ
る。
【００６７】実施の形態８．図１２および図１３はこの
発明の実施の形態８によるチャネルエッチ型のＴＦＴを
搭載した補助容量オンゲート方式の液晶表示装置のＴＦ
Ｔアレイ基板の製造工程を示す断面図である。図におい
て、３４はゲート絶縁膜５を除去することにより形成さ
れた溝部である。なお、図１０および図１１と同一部分
については同符号を付し説明を省略する。
発明の実施の形態８によるチャネルエッチ型のＴＦＴを
搭載した補助容量オンゲート方式の液晶表示装置のＴＦ
Ｔアレイ基板の製造工程を示す断面図である。図におい
て、３４はゲート絶縁膜５を除去することにより形成さ
れた溝部である。なお、図１０および図１１と同一部分
については同符号を付し説明を省略する。
【００６８】次に、本実施の形態による補助容量オンゲ
ート方式の液晶表示装置のＴＦＴアレイ基板の製造方法
を説明する。まず、図１２−ａに示すように、透明絶縁
性基板１の表面にＡｌ- ０. ２at. ％Ｃｕのような比抵
抗が小さい金属をスパッタ法等により約３００ｎｍ成膜
した後、写真製版法によりレジストを形成し、燐酸、酢
酸および硝酸を主成分とするエッチング液を用いパター
ンエッチングして、ゲート電極を有するゲート配線２お
よびゲート端子部２８を形成した後レジストを除去す
る。このとき、Ａｌ- ０. ２at. ％Ｃｕ膜のエッチング
には燐酸、酢酸および硝酸を主成分とするエッチング液
を用いるが、予め燐酸、酢酸および硝酸の組成を検討し
てＡｌ- ０. ２at. ％Ｃｕ膜のエッチング端面をテーパ
ー形状に形成することにより上層に形成される膜の被覆
性を向上できる。
ート方式の液晶表示装置のＴＦＴアレイ基板の製造方法
を説明する。まず、図１２−ａに示すように、透明絶縁
性基板１の表面にＡｌ- ０. ２at. ％Ｃｕのような比抵
抗が小さい金属をスパッタ法等により約３００ｎｍ成膜
した後、写真製版法によりレジストを形成し、燐酸、酢
酸および硝酸を主成分とするエッチング液を用いパター
ンエッチングして、ゲート電極を有するゲート配線２お
よびゲート端子部２８を形成した後レジストを除去す
る。このとき、Ａｌ- ０. ２at. ％Ｃｕ膜のエッチング
には燐酸、酢酸および硝酸を主成分とするエッチング液
を用いるが、予め燐酸、酢酸および硝酸の組成を検討し
てＡｌ- ０. ２at. ％Ｃｕ膜のエッチング端面をテーパ
ー形状に形成することにより上層に形成される膜の被覆
性を向上できる。
【００６９】次に、図１２−ｂに示すように、ゲート端
子部２８の上層とのコンタクト部分および隣接するゲー
ト配線２間を分割する位置にレジストパターン２９を形
成した後、ゲート配線２の腐食や、信号配線との層間短
絡を防止するために、ゲート配線２およびゲート端子部
２８のレジストに被覆されていない部分のＡｌ- ０.２a
t. ％Ｃｕ膜を陽極酸化して、その表面にＡｌ2 Ｏ3 膜
３０を例えば約１００ｎｍ形成する。このとき、ゲート
端子部２８上のコンタクト部分はレジストパターン２９
に被覆されているため陽極酸化されない。また、画素内
の隣接するゲート配線２間にＡｌ- ０. ２at. ％Ｃｕ膜
のエッチング残さ等が存在している場合でも、ゲート配
線２間を分割する位置にレジストパターン２９に被覆さ
れ陽極酸化されていないため、後工程でこのエッチング
残さの除去が可能である。次に、図１２−ｃに示すよう
に、レジストパターン２９を除去する。
子部２８の上層とのコンタクト部分および隣接するゲー
ト配線２間を分割する位置にレジストパターン２９を形
成した後、ゲート配線２の腐食や、信号配線との層間短
絡を防止するために、ゲート配線２およびゲート端子部
２８のレジストに被覆されていない部分のＡｌ- ０.２a
t. ％Ｃｕ膜を陽極酸化して、その表面にＡｌ2 Ｏ3 膜
３０を例えば約１００ｎｍ形成する。このとき、ゲート
端子部２８上のコンタクト部分はレジストパターン２９
に被覆されているため陽極酸化されない。また、画素内
の隣接するゲート配線２間にＡｌ- ０. ２at. ％Ｃｕ膜
のエッチング残さ等が存在している場合でも、ゲート配
線２間を分割する位置にレジストパターン２９に被覆さ
れ陽極酸化されていないため、後工程でこのエッチング
残さの除去が可能である。次に、図１２−ｃに示すよう
に、レジストパターン２９を除去する。
【００７０】次に、図１２−ｄに示すように、プラズマ
ＣＶＤ法等によりゲート絶縁膜５となるシリコン窒化膜
を約５００ｎｍ、アモルファスシリコン膜を約２００ｎ
ｍ、不純物がドープされたｎ+ 型アモルファスシリコン
膜を約５０ｎｍ順次形成した後、写真製版法により形成
したレジストを用いて、アモルファスシリコン膜および
ｎ+ 型アモルファスシリコン膜を同時にパターニング
し、ゲート配線２の上方の位置に半導体層６およびオー
ミックコンタクト層７を形成する。次に、図１２−ｅに
示すように、透明導電膜としてＩＴＯをスパッタ法等に
よ約１００ｎｍ成膜した後、写真製版法により形成した
レジストを用いてパターニングし、画素電極８および端
子３１を形成する。次に、図１２−ｆに示すように、レ
ジストパターン２９で被覆したゲート端子部２８上のコ
ンタクト部分、および隣接するゲート配線２間上のシリ
コン窒化膜（ゲート絶縁膜５）を除去し、コンタクトホ
ール３２および溝部３４を形成する。
ＣＶＤ法等によりゲート絶縁膜５となるシリコン窒化膜
を約５００ｎｍ、アモルファスシリコン膜を約２００ｎ
ｍ、不純物がドープされたｎ+ 型アモルファスシリコン
膜を約５０ｎｍ順次形成した後、写真製版法により形成
したレジストを用いて、アモルファスシリコン膜および
ｎ+ 型アモルファスシリコン膜を同時にパターニング
し、ゲート配線２の上方の位置に半導体層６およびオー
ミックコンタクト層７を形成する。次に、図１２−ｅに
示すように、透明導電膜としてＩＴＯをスパッタ法等に
よ約１００ｎｍ成膜した後、写真製版法により形成した
レジストを用いてパターニングし、画素電極８および端
子３１を形成する。次に、図１２−ｆに示すように、レ
ジストパターン２９で被覆したゲート端子部２８上のコ
ンタクト部分、および隣接するゲート配線２間上のシリ
コン窒化膜（ゲート絶縁膜５）を除去し、コンタクトホ
ール３２および溝部３４を形成する。
【００７１】次に、図１３−ａに示すように、最下層に
オーミックコンタクト層７を構成するｎ+ 型アモルファ
スシリコン膜とオーミックコンタクト性がよいＣｒやＴ
ｉ等を約１００ｎｍ、中間層に比抵抗が小さいＡｌ-
０. ２at. ％Ｃｕを約３００ｎｍ、最上層に硬度が高く
ブラシ洗浄が可能なＣｒを約５０ｎｍ連続して成膜し、
三層膜からなる金属膜９を形成した後ブラシ洗浄を行
う。続いて、図１３−ｂに示すように、写真製版法によ
り形成したエッチングレジストを用いて金属膜９をパタ
ーニングし、オーミックコンタクト層７上に二つに分離
したソース配線を備えたソース電極１０とドレイン電極
１１、およびゲート端子部２８と端子３１を電気的に接
続する端子接続配線３３を形成する。続いて、ドライエ
ッチング法によりソース電極１０およびドレイン電極１
１が除去されている部分のｎ+ 型アモルファスシリコン
膜（オーミックコンタクト層９）をエッチングしてチャ
ネル部を形成した後、レジストを剥離する。最後に、図
１３−ｃに示すように、窒化シリコンを成膜し、画素電
極８、端子３１および溝部３４上以外の部分に保護膜１
２を形成する。ここで溝部３４は図４に示す短絡欠陥が
生じやすい部分に設けられた開口部１５に相当する。
オーミックコンタクト層７を構成するｎ+ 型アモルファ
スシリコン膜とオーミックコンタクト性がよいＣｒやＴ
ｉ等を約１００ｎｍ、中間層に比抵抗が小さいＡｌ-
０. ２at. ％Ｃｕを約３００ｎｍ、最上層に硬度が高く
ブラシ洗浄が可能なＣｒを約５０ｎｍ連続して成膜し、
三層膜からなる金属膜９を形成した後ブラシ洗浄を行
う。続いて、図１３−ｂに示すように、写真製版法によ
り形成したエッチングレジストを用いて金属膜９をパタ
ーニングし、オーミックコンタクト層７上に二つに分離
したソース配線を備えたソース電極１０とドレイン電極
１１、およびゲート端子部２８と端子３１を電気的に接
続する端子接続配線３３を形成する。続いて、ドライエ
ッチング法によりソース電極１０およびドレイン電極１
１が除去されている部分のｎ+ 型アモルファスシリコン
膜（オーミックコンタクト層９）をエッチングしてチャ
ネル部を形成した後、レジストを剥離する。最後に、図
１３−ｃに示すように、窒化シリコンを成膜し、画素電
極８、端子３１および溝部３４上以外の部分に保護膜１
２を形成する。ここで溝部３４は図４に示す短絡欠陥が
生じやすい部分に設けられた開口部１５に相当する。
【００７２】以上の工程により、ゲート配線２間の短絡
の原因となるエッチング残さが生じる領域は、溝部３４
が形成されることにより表面に露出した状態になり、ま
た、ゲート配線２等の他の信号配線はゲート絶縁膜５や
保護膜１２に被覆されているため、この状態で例えば燐
酸、酢酸および硝酸を主成分とするエッチング液に、３
００ｎｍ程度のＡｌ- ０. ２at. ％Ｃｕ膜がエッチング
されるのに必要な時間浸漬し、Ａｌ- ０. ２at. ％Ｃｕ
膜によるパターン間の短絡部等のエッチング残さを除去
する。このとき、保護膜１２をパターニングするために
形成したレジストを残存させた状態で、エッチング残さ
の除去を行う方が信号配線の腐食防止の観点から望まし
い。
の原因となるエッチング残さが生じる領域は、溝部３４
が形成されることにより表面に露出した状態になり、ま
た、ゲート配線２等の他の信号配線はゲート絶縁膜５や
保護膜１２に被覆されているため、この状態で例えば燐
酸、酢酸および硝酸を主成分とするエッチング液に、３
００ｎｍ程度のＡｌ- ０. ２at. ％Ｃｕ膜がエッチング
されるのに必要な時間浸漬し、Ａｌ- ０. ２at. ％Ｃｕ
膜によるパターン間の短絡部等のエッチング残さを除去
する。このとき、保護膜１２をパターニングするために
形成したレジストを残存させた状態で、エッチング残さ
の除去を行う方が信号配線の腐食防止の観点から望まし
い。
【００７３】このようにして形成された第一の基板であ
るＴＦＴアレイ基板と、他の透明絶縁性基板上に遮光
層、オーバーコート層および対向電極が形成された第二
の基板である対向基板の表面に配向膜を形成後対向さ
せ、この間に液晶を注入してシール剤で封入すると共
に、対向するアレイ基板と対向基板の外側に偏光板を配
置することにより液晶パネルを構成する。なお、ゲート
配線２の材料としてＡｌ- ０. ２at. ％Ｃｕ膜を用いた
が、比抵抗が小さく、かつ水による腐食およびヒロック
が生じない膜であれば、Ａｌ膜あるいは他の組成のＡｌ
合金膜でもよい。本実施の形態によれば、制御電極配線
（本実施の形態ではゲート配線２）を保護するマスク層
を形成することなく実施の形態７と同様の効果が得られ
る。
るＴＦＴアレイ基板と、他の透明絶縁性基板上に遮光
層、オーバーコート層および対向電極が形成された第二
の基板である対向基板の表面に配向膜を形成後対向さ
せ、この間に液晶を注入してシール剤で封入すると共
に、対向するアレイ基板と対向基板の外側に偏光板を配
置することにより液晶パネルを構成する。なお、ゲート
配線２の材料としてＡｌ- ０. ２at. ％Ｃｕ膜を用いた
が、比抵抗が小さく、かつ水による腐食およびヒロック
が生じない膜であれば、Ａｌ膜あるいは他の組成のＡｌ
合金膜でもよい。本実施の形態によれば、制御電極配線
（本実施の形態ではゲート配線２）を保護するマスク層
を形成することなく実施の形態７と同様の効果が得られ
る。
【００７４】実施の形態９．図１４はこの発明の実施の
形態９によるＴＦＴを搭載した液晶表示装置のＴＦＴア
レイ基板の製造工程を示す断面図である。図において、
３５は金属膜である。なお、図１と同一部分については
同符号を付し説明を省略する。
形態９によるＴＦＴを搭載した液晶表示装置のＴＦＴア
レイ基板の製造工程を示す断面図である。図において、
３５は金属膜である。なお、図１と同一部分については
同符号を付し説明を省略する。
【００７５】次に、本実施の形態による液晶表示装置の
ＴＦＴアレイ基板の製造方法を説明する。まず、図１４
−ａに示すように、透明絶縁性基板１の表面にスパッタ
法により、下層にＡｌ- ０. ２at. ％Ｃｕのような比抵
抗が小さい金属を約３００ｎｍ、上層に例えばＭｏのよ
うなＡｌよりも硬度が高い金属を連続して成膜し、二層
膜からなる金属膜３５を形成した後ブラシ洗浄を行う。
続いて、図１４−ｂに示すように、写真製版法によりレ
ジストを形成し、燐酸、酢酸および硝酸を主成分とする
エッチング液を用いＭｏ膜とＡｌ- ０. ２at. ％Ｃｕ膜
を連続してエッチングして、ゲート電極を有するゲート
配線２および共通配線３を形成した後レジストを除去す
る。このとき、金属膜３５を構成する二種類の金属膜
を、同時にエッチング可能な金属を用いて形成すること
により、金属膜３５を一回のエッチングで、ゲート電極
を有するゲート配線２および共通配線３を形成すること
ができる。
ＴＦＴアレイ基板の製造方法を説明する。まず、図１４
−ａに示すように、透明絶縁性基板１の表面にスパッタ
法により、下層にＡｌ- ０. ２at. ％Ｃｕのような比抵
抗が小さい金属を約３００ｎｍ、上層に例えばＭｏのよ
うなＡｌよりも硬度が高い金属を連続して成膜し、二層
膜からなる金属膜３５を形成した後ブラシ洗浄を行う。
続いて、図１４−ｂに示すように、写真製版法によりレ
ジストを形成し、燐酸、酢酸および硝酸を主成分とする
エッチング液を用いＭｏ膜とＡｌ- ０. ２at. ％Ｃｕ膜
を連続してエッチングして、ゲート電極を有するゲート
配線２および共通配線３を形成した後レジストを除去す
る。このとき、金属膜３５を構成する二種類の金属膜
を、同時にエッチング可能な金属を用いて形成すること
により、金属膜３５を一回のエッチングで、ゲート電極
を有するゲート配線２および共通配線３を形成すること
ができる。
【００７６】また、Ａｌ- ０. ２at. ％Ｃｕ膜のエッチ
ングには燐酸、酢酸および硝酸を主成分とするエッチン
グ液を用いるが、予め燐酸、酢酸および硝酸の組成を検
討し、Ｍｏ膜のエッチング速度をＡｌ- ０. ２at％Ｃｕ
膜のエッチング速度より大きくし、Ｍｏ膜サイドエッチ
量を大きくしてＡｌ- ０. ２at. ％Ｃｕ膜のエッチング
端面をテーパー形状に形成することにより、上層に形成
される膜の被覆性を向上できる。また、金属膜３５のエ
ッチングにドライエッチング法を用い、エッチングガス
に酸素を含有させ、レジストを酸化しながら金属膜３５
をエッチングすることによっても、Ａｌ- ０. ２at. ％
Ｃｕ膜のエッチング端面をテーパー形状に形成すること
ができる。また、図１４−ｃに示すように、金属膜３５
のエッチングおよびレジスト除去後に、Ｍｏ膜を除去し
てもよい。また、金属膜３５の上層膜を、Ａｌより硬度
が高くかつ高融点金属材料を用いて形成し、Ａｌ- ０.
２at. ％Ｃｕ膜に陽極酸化処理を行うことにより除去し
てもよい。その結果、ゲート配線２等の配線による段差
を小さくすることにより、上層に形成される膜の被覆性
を向上できる。さらに、ゲート配線２等を構成する金属
膜３５の上層膜を除去することにより、上層膜に付着し
ているダスト等を除去することができる。
ングには燐酸、酢酸および硝酸を主成分とするエッチン
グ液を用いるが、予め燐酸、酢酸および硝酸の組成を検
討し、Ｍｏ膜のエッチング速度をＡｌ- ０. ２at％Ｃｕ
膜のエッチング速度より大きくし、Ｍｏ膜サイドエッチ
量を大きくしてＡｌ- ０. ２at. ％Ｃｕ膜のエッチング
端面をテーパー形状に形成することにより、上層に形成
される膜の被覆性を向上できる。また、金属膜３５のエ
ッチングにドライエッチング法を用い、エッチングガス
に酸素を含有させ、レジストを酸化しながら金属膜３５
をエッチングすることによっても、Ａｌ- ０. ２at. ％
Ｃｕ膜のエッチング端面をテーパー形状に形成すること
ができる。また、図１４−ｃに示すように、金属膜３５
のエッチングおよびレジスト除去後に、Ｍｏ膜を除去し
てもよい。また、金属膜３５の上層膜を、Ａｌより硬度
が高くかつ高融点金属材料を用いて形成し、Ａｌ- ０.
２at. ％Ｃｕ膜に陽極酸化処理を行うことにより除去し
てもよい。その結果、ゲート配線２等の配線による段差
を小さくすることにより、上層に形成される膜の被覆性
を向上できる。さらに、ゲート配線２等を構成する金属
膜３５の上層膜を除去することにより、上層膜に付着し
ているダスト等を除去することができる。
【００７７】以降の工程は、実施の形態１あるいは実施
の形態２におけるプラズマＣＶＤ法等によるゲート絶縁
膜形成以降の工程と同様とし、チャネルエッチ型の液晶
表示装置あるいはチャネル保護膜型の液晶表示装置を形
成する。なお、ゲート配線２の材料としてＡｌ- ０. ２
at. ％Ｃｕ膜を用いたが、比抵抗が小さく、かつ水によ
る腐食およびヒロックが生じない膜であれば、Ａｌ膜あ
るいは他の組成のＡｌ合金膜でもよい。本実施の形態に
よれば、ゲート配線２の表面に硬度の高い金属層を形成
し、ブラシ洗浄後にレジストを形成してパターニングす
ることにより、実施の形態１と同様の効果が得られる。
の形態２におけるプラズマＣＶＤ法等によるゲート絶縁
膜形成以降の工程と同様とし、チャネルエッチ型の液晶
表示装置あるいはチャネル保護膜型の液晶表示装置を形
成する。なお、ゲート配線２の材料としてＡｌ- ０. ２
at. ％Ｃｕ膜を用いたが、比抵抗が小さく、かつ水によ
る腐食およびヒロックが生じない膜であれば、Ａｌ膜あ
るいは他の組成のＡｌ合金膜でもよい。本実施の形態に
よれば、ゲート配線２の表面に硬度の高い金属層を形成
し、ブラシ洗浄後にレジストを形成してパターニングす
ることにより、実施の形態１と同様の効果が得られる。
【００７８】実施の形態１０．図１５はこの発明の実施
の形態９によるＴＦＴを搭載した液晶表示装置のＴＦＴ
アレイ基板の製造工程を示す断面図である。図中の符号
は図９と同様であるので説明を省略する。
の形態９によるＴＦＴを搭載した液晶表示装置のＴＦＴ
アレイ基板の製造工程を示す断面図である。図中の符号
は図９と同様であるので説明を省略する。
【００７９】次に、本実施の形態による液晶表示装置の
ＴＦＴアレイ基板の製造方法を説明する。まず、図１５
−ａに示すように、透明絶縁性基板１の表面にＣｒある
いはＴａ等の金属をスパッタ法等により約４００ｎｍ成
膜した後、写真製版法によりレジストを形成し、硝酸を
含むエッチング液を用いパターンエッチングして、ゲー
ト電極を有するゲート配線２および共通配線３を形成し
た後レジストを除去する。このとき、ＣｒあるいはＴａ
膜のエッチングには硝酸を含むエッチング液を用いる
が、予め硝酸の組成を検討してＣｒあるいはＴａ膜のエ
ッチング端面をテーパー形状に形成することにより上層
に形成される膜の被覆性を向上できる。
ＴＦＴアレイ基板の製造方法を説明する。まず、図１５
−ａに示すように、透明絶縁性基板１の表面にＣｒある
いはＴａ等の金属をスパッタ法等により約４００ｎｍ成
膜した後、写真製版法によりレジストを形成し、硝酸を
含むエッチング液を用いパターンエッチングして、ゲー
ト電極を有するゲート配線２および共通配線３を形成し
た後レジストを除去する。このとき、ＣｒあるいはＴａ
膜のエッチングには硝酸を含むエッチング液を用いる
が、予め硝酸の組成を検討してＣｒあるいはＴａ膜のエ
ッチング端面をテーパー形状に形成することにより上層
に形成される膜の被覆性を向上できる。
【００８０】次に、図１５−ｂに示すように、レジスト
を塗布し、ゲート配線２および共通配線３等がが被覆さ
れる形状にレジストパターン１７を形成した後、ゲート
配線２等を構成するＣｒ膜やＴａ膜等の金属膜に対する
エッチング液に、４００ｎｍ程度の上記金属膜がエッチ
ングされるのに必要な時間浸漬し、金属膜によるパター
ン間の短絡部等のエッチング残さを除去する。次に、図
１５−ｃに示すように、マスク層４を構成していたレジ
ストパターン１７を除去する。
を塗布し、ゲート配線２および共通配線３等がが被覆さ
れる形状にレジストパターン１７を形成した後、ゲート
配線２等を構成するＣｒ膜やＴａ膜等の金属膜に対する
エッチング液に、４００ｎｍ程度の上記金属膜がエッチ
ングされるのに必要な時間浸漬し、金属膜によるパター
ン間の短絡部等のエッチング残さを除去する。次に、図
１５−ｃに示すように、マスク層４を構成していたレジ
ストパターン１７を除去する。
【００８１】以降の工程は、実施の形態１あるいは実施
の形態２におけるプラズマＣＶＤ法等によるゲート絶縁
膜形成以降の工程と同様とし、チャネルエッチ型の液晶
表示装置あるいはチャネル保護膜型の液晶表示装置を形
成する。本実施の形態によれば、ゲート配線２がＣｒ膜
等によって形成される場合においても、信号配線間の短
絡欠陥部を確実にエッチング除去することにより、信号
配線間の短絡を防止して、信頼性の高い液晶表示装置を
高歩留まりで製造することができる。
の形態２におけるプラズマＣＶＤ法等によるゲート絶縁
膜形成以降の工程と同様とし、チャネルエッチ型の液晶
表示装置あるいはチャネル保護膜型の液晶表示装置を形
成する。本実施の形態によれば、ゲート配線２がＣｒ膜
等によって形成される場合においても、信号配線間の短
絡欠陥部を確実にエッチング除去することにより、信号
配線間の短絡を防止して、信頼性の高い液晶表示装置を
高歩留まりで製造することができる。
【００８２】実施の形態１１．図１６はこの発明の実施
の形態１１によるチャネルエッチ型のＴＦＴを搭載した
液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面
図である。図中の符号は図１０および図１１と同様であ
るので説明を省略する。
の形態１１によるチャネルエッチ型のＴＦＴを搭載した
液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面
図である。図中の符号は図１０および図１１と同様であ
るので説明を省略する。
【００８３】次に、本実施の形態による液晶表示装置の
ＴＦＴアレイ基板の製造方法を説明する。まず、図１６
−ａに示すように、透明絶縁性基板１の表面にＣｒある
いはＴａ等の金属をスパッタ法等により約４００ｎｍ成
膜した後、写真製版法によりレジストを形成し、硝酸を
含むエッチング液を用いパターンエッチングして、ゲー
ト電極を有するゲート配線２および共通配線３を形成し
た後レジストを除去する。このとき、ＣｒあるいはＴａ
膜のエッチングには硝酸を含むエッチング液を用いる
が、予め硝酸の組成を検討してＣｒあるいはＴａ膜のエ
ッチング端面をテーパー形状に形成することにより上層
に形成される膜の被覆性を向上できる。
ＴＦＴアレイ基板の製造方法を説明する。まず、図１６
−ａに示すように、透明絶縁性基板１の表面にＣｒある
いはＴａ等の金属をスパッタ法等により約４００ｎｍ成
膜した後、写真製版法によりレジストを形成し、硝酸を
含むエッチング液を用いパターンエッチングして、ゲー
ト電極を有するゲート配線２および共通配線３を形成し
た後レジストを除去する。このとき、ＣｒあるいはＴａ
膜のエッチングには硝酸を含むエッチング液を用いる
が、予め硝酸の組成を検討してＣｒあるいはＴａ膜のエ
ッチング端面をテーパー形状に形成することにより上層
に形成される膜の被覆性を向上できる。
【００８４】次に、図１６−ｂに示すように、プラズマ
ＣＶＤ法等によりゲート絶縁膜５となるシリコン窒化膜
を約５００ｎｍ、アモルファスシリコン膜を約２００ｎ
ｍ、不純物がドープされたｎ+ 型アモルファスシリコン
膜を約５０ｎｍ順次形成した後、写真製版法により形成
したレジストを用いて、アモルファスシリコン膜および
ｎ+ 型アモルファスシリコン膜を同時にパターニング
し、ゲート配線２の上方の位置に半導体層６およびオー
ミックコンタクト層７を形成する。次に、図１６−ｃに
示すように、透明導電膜としてＩＴＯをスパッタ法等に
よ約１００ｎｍ成膜した後、写真製版法により形成した
レジストを用いてパターニングし、画素電極８を形成す
る。次に、図１６−ｄに示すように、隣接するゲート配
線２間を分割するようにゲート配線２間に形成されたシ
リコン窒化膜（ゲート絶縁膜５）をエッチングして溝部
３４を形成する。このシリコン窒化膜のエッチング工程
は、ゲート端子部上に上層とのコンタクト部としてのコ
ンタクトホールを形成するためのシリコン窒化膜のエッ
チングと同時に行われる。
ＣＶＤ法等によりゲート絶縁膜５となるシリコン窒化膜
を約５００ｎｍ、アモルファスシリコン膜を約２００ｎ
ｍ、不純物がドープされたｎ+ 型アモルファスシリコン
膜を約５０ｎｍ順次形成した後、写真製版法により形成
したレジストを用いて、アモルファスシリコン膜および
ｎ+ 型アモルファスシリコン膜を同時にパターニング
し、ゲート配線２の上方の位置に半導体層６およびオー
ミックコンタクト層７を形成する。次に、図１６−ｃに
示すように、透明導電膜としてＩＴＯをスパッタ法等に
よ約１００ｎｍ成膜した後、写真製版法により形成した
レジストを用いてパターニングし、画素電極８を形成す
る。次に、図１６−ｄに示すように、隣接するゲート配
線２間を分割するようにゲート配線２間に形成されたシ
リコン窒化膜（ゲート絶縁膜５）をエッチングして溝部
３４を形成する。このシリコン窒化膜のエッチング工程
は、ゲート端子部上に上層とのコンタクト部としてのコ
ンタクトホールを形成するためのシリコン窒化膜のエッ
チングと同時に行われる。
【００８５】次に、図１６−ｅに示すように、最下層に
オーミックコンタクト層７を構成するｎ+ 型アモルファ
スシリコン膜とオーミックコンタクト性がよいＣｒやＴ
ｉ等を約１００ｎｍ、中間層に比抵抗が小さいＡｌ-
０. ２at. ％Ｃｕを約３００ｎｍ、最上層に硬度が高く
ブラシ洗浄が可能なＣｒを約５０ｎｍ連続して成膜し、
三層膜からなる金属膜９を形成した後ブラシ洗浄を行
う。続いて、図１６−ｆに示すように、写真製版法によ
り形成したエッチングレジストを用いて金属膜９をパタ
ーニングし、ソース配線、およびオーミックコンタクト
層７上に二つに分離したソース電極１０とドレイン電極
１１を形成する。続いて、ドライエッチング法によりソ
ース電極１０およびドレイン電極１１が除去されている
部分のｎ+ 型アモルファスシリコン膜（オーミックコン
タクト層９）をエッチングしてチャネル部を形成した
後、レジストを除去する。最後に、図１６−ｇに示すよ
うに、窒化シリコンを成膜し、画素電極８および溝部３
４上以外の部分に保護膜１２を形成する。ここで溝部３
４は図４に示す短絡欠陥が生じやすい部分に設けられた
開口部１５に相当する。
オーミックコンタクト層７を構成するｎ+ 型アモルファ
スシリコン膜とオーミックコンタクト性がよいＣｒやＴ
ｉ等を約１００ｎｍ、中間層に比抵抗が小さいＡｌ-
０. ２at. ％Ｃｕを約３００ｎｍ、最上層に硬度が高く
ブラシ洗浄が可能なＣｒを約５０ｎｍ連続して成膜し、
三層膜からなる金属膜９を形成した後ブラシ洗浄を行
う。続いて、図１６−ｆに示すように、写真製版法によ
り形成したエッチングレジストを用いて金属膜９をパタ
ーニングし、ソース配線、およびオーミックコンタクト
層７上に二つに分離したソース電極１０とドレイン電極
１１を形成する。続いて、ドライエッチング法によりソ
ース電極１０およびドレイン電極１１が除去されている
部分のｎ+ 型アモルファスシリコン膜（オーミックコン
タクト層９）をエッチングしてチャネル部を形成した
後、レジストを除去する。最後に、図１６−ｇに示すよ
うに、窒化シリコンを成膜し、画素電極８および溝部３
４上以外の部分に保護膜１２を形成する。ここで溝部３
４は図４に示す短絡欠陥が生じやすい部分に設けられた
開口部１５に相当する。
【００８６】以上の工程により、ゲート配線２間の短絡
の原因となるエッチング残さが生じる領域は、溝部３４
が形成されることにより表面に露出した状態になり、ま
た、ゲート配線２等の他の信号配線はゲート絶縁膜５や
保護膜１２に被覆されているため、この状態で、ゲート
配線２を構成するＣｒ膜やＴａ膜等の金属膜に対するエ
ッチング液に、４００ｎｍ程度の上記金属膜がエッチン
グされるのに必要な時間浸漬し、金属膜によるパターン
間の短絡部等のエッチング残さを除去する。このとき、
保護膜１２をパターニングするために形成したレジスト
を残存させた状態で、エッチング残さの除去を行う方
が、信号配線の腐食防止の観点から望ましい。
の原因となるエッチング残さが生じる領域は、溝部３４
が形成されることにより表面に露出した状態になり、ま
た、ゲート配線２等の他の信号配線はゲート絶縁膜５や
保護膜１２に被覆されているため、この状態で、ゲート
配線２を構成するＣｒ膜やＴａ膜等の金属膜に対するエ
ッチング液に、４００ｎｍ程度の上記金属膜がエッチン
グされるのに必要な時間浸漬し、金属膜によるパターン
間の短絡部等のエッチング残さを除去する。このとき、
保護膜１２をパターニングするために形成したレジスト
を残存させた状態で、エッチング残さの除去を行う方
が、信号配線の腐食防止の観点から望ましい。
【００８７】このようにして形成された第一の基板であ
るＴＦＴアレイ基板と、他の透明絶縁性基板上に遮光
層、オーバーコート層および対向電極が形成された第二
の基板である対向基板の表面に配向膜を形成後対向さ
せ、この間に液晶を注入してシール剤で封入すると共
に、対向するアレイ基板と対向基板の外側に偏光板を配
置することにより液晶パネルを構成する。本実施の形態
によれば、制御電極配線（本実施の形態ではゲート配線
２）を保護するマスク層を形成することなく実施の形態
７と同様の効果が得られる。
るＴＦＴアレイ基板と、他の透明絶縁性基板上に遮光
層、オーバーコート層および対向電極が形成された第二
の基板である対向基板の表面に配向膜を形成後対向さ
せ、この間に液晶を注入してシール剤で封入すると共
に、対向するアレイ基板と対向基板の外側に偏光板を配
置することにより液晶パネルを構成する。本実施の形態
によれば、制御電極配線（本実施の形態ではゲート配線
２）を保護するマスク層を形成することなく実施の形態
７と同様の効果が得られる。
【００８８】
【発明の効果】この発明によれば、信号配線を低抵抗化
するために、Ａｌ膜あるいはＡｌ合金膜による単層膜、
または表面層にＡｌ系金属膜を有する多層膜を用いてゲ
ート配線等の信号配線を構成した場合でも、その表面を
金属膜あるいは非金属膜または金属膜と非金属膜との多
層膜からなるマスク層によって被覆して、信号配線間の
短絡欠陥部を確実にエッチング除去することにより、信
号配線間の短絡を防止できる。また短絡欠陥部を除去後
マスク層を除去することによりマスク層による短絡欠陥
を防止できる。また、信号配線間の上層に形成されてい
る絶縁層等を部分的に除去して信号配線間の欠陥短絡部
を露出させてエッチングすることにより、マスク層形成
等の工程数を増加させずに信号配線間の短絡欠陥を防止
できる。また、信号配線の表面層に硬度の高い金属層を
形成しブラシ洗浄後にレジストを形成しパターニングす
ることにより、信号配線間の短絡を防止できる。その結
果、比抵抗が小さい材料を用いて信号配線を構成するこ
とができるため、そのパターンを細線化でき、高開口率
化による低消費電力の液晶表示装置の高歩留りで製造す
ることができる。
するために、Ａｌ膜あるいはＡｌ合金膜による単層膜、
または表面層にＡｌ系金属膜を有する多層膜を用いてゲ
ート配線等の信号配線を構成した場合でも、その表面を
金属膜あるいは非金属膜または金属膜と非金属膜との多
層膜からなるマスク層によって被覆して、信号配線間の
短絡欠陥部を確実にエッチング除去することにより、信
号配線間の短絡を防止できる。また短絡欠陥部を除去後
マスク層を除去することによりマスク層による短絡欠陥
を防止できる。また、信号配線間の上層に形成されてい
る絶縁層等を部分的に除去して信号配線間の欠陥短絡部
を露出させてエッチングすることにより、マスク層形成
等の工程数を増加させずに信号配線間の短絡欠陥を防止
できる。また、信号配線の表面層に硬度の高い金属層を
形成しブラシ洗浄後にレジストを形成しパターニングす
ることにより、信号配線間の短絡を防止できる。その結
果、比抵抗が小さい材料を用いて信号配線を構成するこ
とができるため、そのパターンを細線化でき、高開口率
化による低消費電力の液晶表示装置の高歩留りで製造す
ることができる。
【図１】 この発明の実施の形態１による液晶表示装置
の製造工程を示す断面図である。
の製造工程を示す断面図である。
【図２】 この発明の実施の形態１の作用を説明するた
めの図である。
めの図である。
【図３】 この発明の実施の形態１の作用を説明するた
めの図である。
めの図である。
【図４】 この発明の実施の形態１の作用を説明するた
めの図である。
めの図である。
【図５】 この発明の実施の形態２による液晶表示装置
の製造工程を示す断面図である。
の製造工程を示す断面図である。
【図６】 この発明の実施の形態４による液晶表示装置
の製造工程を示す断面図である。
の製造工程を示す断面図である。
【図７】 この発明の実施の形態４による液晶表示装置
の製造工程を示す断面図である。
の製造工程を示す断面図である。
【図８】 この発明の実施の形態５による液晶表示装置
の製造工程を示す断面図である。
の製造工程を示す断面図である。
【図９】 この発明の実施の形態６による液晶表示装置
の製造工程を示す断面図である。
の製造工程を示す断面図である。
【図１０】 この発明の実施の形態７による液晶表示装
置の製造工程を示す断面図である。
置の製造工程を示す断面図である。
【図１１】 この発明の実施の形態７による液晶表示装
置の製造工程を示す断面図である。
置の製造工程を示す断面図である。
【図１２】 この発明の実施の形態８による液晶表示装
置の製造工程を示す断面図である。
置の製造工程を示す断面図である。
【図１３】 この発明の実施の形態８による液晶表示装
置の製造工程を示す断面図である。
置の製造工程を示す断面図である。
【図１４】 この発明の実施の形態９による液晶表示装
置の製造工程を示す断面図である。
置の製造工程を示す断面図である。
【図１５】 この発明の実施の形態１０による液晶表示
装置の製造工程を示す断面図である。
装置の製造工程を示す断面図である。
【図１６】 この発明の実施の形態１１による液晶表示
装置の製造工程を示す断面図である。
装置の製造工程を示す断面図である。
【図１７】 従来のこの種液晶表示装置の製造工程を示
す断面図である。
す断面図である。
１ 基板、２ ゲート配線、３ 共通配線、４ マスク
層、５ ゲート絶縁膜、６ 半導体層、７ オーミック
コンタクト層、８ 画素電極、９ 金属膜、１０ ソー
ス電極、１１ ドレイン電極、１２ 保護膜、１３ 配
線、１４ 短絡欠陥部、１５ 開口部、１６ 金属膜、
１７ レジストパターン、１８ チャネル保護膜、１９
半導体層、２０ アモルファスシリコン膜、２１ チ
ャネル、２２ ゲート配線、２３ ゲート電極、２４
ソース・ドレイン領域、２５ 絶縁膜、２６ コンタク
トホール、２７補助容量用配線、２８ ゲート端子部、
２９ レジストパターン、３０ Ａｌ2 Ｏ3 、３１ 端
子、３２ コンタクトホール、３３ 端子接続配線、３
４ 溝部、３５ 金属膜。
層、５ ゲート絶縁膜、６ 半導体層、７ オーミック
コンタクト層、８ 画素電極、９ 金属膜、１０ ソー
ス電極、１１ ドレイン電極、１２ 保護膜、１３ 配
線、１４ 短絡欠陥部、１５ 開口部、１６ 金属膜、
１７ レジストパターン、１８ チャネル保護膜、１９
半導体層、２０ アモルファスシリコン膜、２１ チ
ャネル、２２ ゲート配線、２３ ゲート電極、２４
ソース・ドレイン領域、２５ 絶縁膜、２６ コンタク
トホール、２７補助容量用配線、２８ ゲート端子部、
２９ レジストパターン、３０ Ａｌ2 Ｏ3 、３１ 端
子、３２ コンタクトホール、３３ 端子接続配線、３
４ 溝部、３５ 金属膜。
Claims (27)
- 【請求項１】 透明絶縁性基板と、制御電極および制御
電極配線と、半導体層と、上記半導体層と共に半導体素
子を構成する第一の電極、第一の電極配線および第二の
電極と、上記制御電極および制御電極配線と上記半導体
層の間に形成された絶縁膜と、上記第二の電極と電気的
に接続された透明導電膜からなる画素電極と、上記画素
電極上を除去領域とする保護膜を有する第一の基板、 上記第一の基板と共に液晶材料を挟持する第二の基板を
備えた液晶表示装置の製造方法において、 上記制御電極および制御電極配線を形成後に、上記制御
電極および制御電極配線を被覆する形状にマスク層を形
成する工程と、 上記マスク層に被覆されていない上記制御電極および制
御電極配線のパターン欠陥部をエッチングする工程を含
むことを特徴とする液晶表示装置の製造方法。 - 【請求項２】 マスク層は、制御電極および制御電極配
線を構成する材料に対するエッチング液に侵食されない
材料により形成されることを特徴とする請求項１記載の
液晶表示装置の製造方法。 - 【請求項３】 マスク層は、高融点金属膜、あるいは上
記高融点金属膜と、上記高融点金属膜をパターニングす
るために形成されパターン欠陥部をエッチングした後に
除去されるレジストパターンにより構成されることを特
徴とする請求項２記載の液晶表示装置の製造方法。 - 【請求項４】 透明絶縁性基板と、制御電極および制御
電極配線と、半導体層と、上記半導体層と共に半導体素
子を構成する第一の電極、第一の電極配線および第二の
電極と、上記制御電極および制御電極配線と上記半導体
層の間に形成された絶縁膜と、上記第二の電極と電気的
に接続された透明導電膜からなる画素電極と、上記画素
電極上を除去領域とする保護膜を有する第一の基板、 上記第一の基板と共に液晶材料を挟持する第二の基板を
備えた液晶表示装置の製造方法において、 上記制御電極および制御電極配線を形成後に、上記制御
電極および制御電極配線を被覆する形状にマスク層を形
成する工程と、 上記マスク層に被覆されていない上記制御電極および制
御電極配線のパターン欠陥部をエッチングする工程と、 上記マスク層を除去する工程を含むことを特徴とする液
晶表示装置の製造方法。 - 【請求項５】 マスク層の形状は、制御電極あるいは制
御電極配線によるパターン間の少なくとも一部分に開口
部を有する形状であることを特徴とする請求項４記載の
液晶表示装置の製造方法。 - 【請求項６】 マスク層は、制御電極および制御電極配
線を構成する材料と互いに選択的エッチングが可能な材
料により形成されることを特徴とする請求項４または請
求項５記載の液晶表示装置の製造方法。 - 【請求項７】 マスク層は、レジストパターンにより構
成されることを特徴とする請求項４〜６のいずれか一項
記載の液晶表示装置の製造方法。 - 【請求項８】 マスク層は、金属膜と、上記金属膜をパ
ターニングするために形成されるレジストパターンによ
り構成されることを特徴とする請求項４〜６のいずれか
一項記載の液晶表示装置の製造方法。 - 【請求項９】 透明絶縁性基板と、制御電極および制御
電極配線を形成後、この制御電極および制御電極配線を
被服する形状にマスク層を形成し、上記マスク層に被服
されていないパターン欠陥部をエッチングする工程を含
んで形成された制御電極および制御電極配線と、半導体
層と、上記半導体層と共に半導体素子を構成する第一の
電極、第一の電極配線および第二の電極と、上記制御電
極および制御電極配線と上記半導体層の間に形成された
絶縁膜と、上記第二の電極と電気的に接続された透明導
電膜からなる画素電極と、上記画素電極上を除去領域と
する保護膜を有する第一の基板、 上記第一の基板と共に液晶材料を挟持する第二の基板を
備えたことを特徴とする液晶表示装置。 - 【請求項１０】 透明絶縁性基板と、制御電極、制御電
極配線および制御電極端子と、半導体層と、上記半導体
層と共に半導体素子を構成する第一の電極、第一の電極
配線および第二の電極と、上記制御電極および制御電極
配線と上記半導体層の間に形成された絶縁膜と、上記第
二の電極と電気的に接続された透明導電膜からなる画素
電極と、上記画素電極上を除去領域とする保護膜を有す
る第一の基板、 上記第一の基板と共に液晶材料を挟持する第二の基板を
備えた液晶表示装置の製造方法において、 上記制御電極あるいは制御電極配線における近接するパ
ターン間の上記絶縁膜および上記保護膜の一部を除去す
る工程と、 上記保護膜および上記絶縁膜に被覆されていない上記制
御電極および制御電極配線のパターン欠陥部をエッチン
グする工程を含むことを特徴とする液晶表示装置の製造
方法。 - 【請求項１１】 制御電極あるいは制御電極配線におけ
る近接するパターン間の絶縁膜を除去する工程は、制御
電極端子上の上記絶縁膜を除去する工程と同時に行うこ
とを特徴とする請求項１０記載の液晶表示装置の製造方
法。 - 【請求項１２】 透明絶縁性基板と、表面が陽極酸化処
理された制御電極および制御電極配線と、半導体層と、
上記半導体層と共に半導体素子を構成する第一の電極、
第一の電極配線および第二の電極と、上記制御電極およ
び制御電極配線と上記半導体層の間に形成された絶縁膜
と、上記第二の電極と電気的に接続された透明導電膜か
らなる画素電極と、上記画素電極上を除去領域とする保
護膜を有する第一の基板、 上記第一の基板と共に液晶材料を挟持する第二の基板を
備えた液晶表示装置の製造方法において、 上記制御電極および制御電極配線の表面の陽極酸化処理
は、上記制御電極あるいは制御電極配線における近接す
るパターン間の一部にレジストを形成後行われると共
に、 上記レジストが形成されていた部分上の上記絶縁膜およ
び上記保護膜を除去する工程と、 上記保護膜および上記絶縁膜に被覆されていない上記制
御電極および制御電極配線のパターン欠陥部をエッチン
グする工程を含むことを特徴とする液晶表示装置の製造
方法。 - 【請求項１３】 制御電極および制御電極配線は、Ａｌ
あるいはＡｌ合金により形成されることを特徴とする請
求項１〜８のいずれか一項または請求項１２記載の液晶
表示装置の製造方法。 - 【請求項１４】 制御電極および制御電極配線は、Ｃ
ｒ、Ｔｉ、ＴａおよびＭｏのいずれかーつ、あるいはこ
られの金属を含むＡｌ合金以外の合金によって形成され
ることを特徴とする請求項４〜７のいずれか一項または
請求項１０または請求項１１記載の液晶表示装置の製造
方法。 - 【請求項１５】 制御電極および制御電極配線のパター
ン欠陥部のエッチングは、ウェットエッチング法、ある
いはドライエッチング法を用いることを特徴とする請求
項１〜８のいずれか一項または請求項１０〜１４のいず
れか一項記載の液晶表示装置の製造方法。 - 【請求項１６】 透明絶縁性基板と、制御電極、制御電
極配線および制御電極端子と、半導体層と、上記半導体
層と共に半導体素子を構成する第一の電極、第一の電極
配線および第二の電極と、上記制御電極および制御電極
配線と上記半導体層の間に形成された絶縁膜と、上記第
二の電極と電気的に接続された透明導電膜からなる画素
電極と、上記画素電極上を除去領域とする保護膜を有す
る第一の基板、 上記第一の基板と共に液晶材料を挟持する第二の基板を
備え、 上記制御電極あるいは制御電極配線における近接するパ
ターン間の上記絶縁膜および上記保護膜の一部を除去
後、上記保護膜および上記絶縁膜に被服されていないパ
ターン欠陥部をエッチングして上記制御電極あるいは制
御電極配線の短絡を防止することを特徴とする液晶表示
装置。 - 【請求項１７】 透明絶縁性基板と、制御電極および制
御電極配線と、半導体層と、上記半導体層と共に半導体
素子を構成する第一の電極、第一の電極配線および第二
の電極と、上記制御電極および制御電極配線と上記半導
体層の間に形成された絶縁膜と、上記第二の電極と電気
的に接続された透明導電膜からなる画素電極と、上記画
素電極上を除去領域とする保護膜を有する第一の基板、 上記第一の基板と共に液晶材料を挟持する第二の基板を
備えた液晶表示装置の製造方法において、 上記制御電極および制御電極配線は、ＡｌまたはＡｌ合
金、および硬度が高い金属を順次成膜して二層膜を形成
する工程と、 上記二層膜の表面をブラシにより洗浄した後レジストを
形成し、上記二層膜をエッチングする工程により形成さ
れることを特徴とする液晶表示装置の製造方法。 - 【請求項１８】 二層膜を構成する硬度が高い金属膜
は、Ａｌ合金膜と同じエッチング液あるいはエッチング
ガスによりエッチングできる金属により形成されること
を特徴とする請求項１７記載の液晶表示装置の製造方
法。 - 【請求項１９】 二層膜を構成する硬度が高い金属膜
は、Ａｌ合金膜よりエッチング速度が大きい金属により
形成されることを特徴とする請求項１８記載の液晶表示
装置の製造方法。 - 【請求項２０】 二層膜のエッチング条件は、Ａｌ合金
膜より硬度が高い金属膜の方が速くエッチングされる条
件であることを特徴とする請求項１８記載の液晶表示装
置の製造方法。 - 【請求項２１】 二層膜のエッチング工程において、ド
ライエッチング法を用い、上記ドライエッチングのエッ
チングガスに酸素を含有させることを特徴とする請求項
１８記載の液晶表示装置の製造方法。 - 【請求項２２】 二層膜を構成する硬度が高い金属膜
は、上記二層膜のエッチングおよびエッチングレジスト
の除去後に、除去されることを特徴とする請求項１７〜
２１のいずれか一項記載の液晶表示装置の製造方法。 - 【請求項２３】 二層膜を構成する硬度が高い金属膜
は、高融点金属により形成され、上記高融点金属膜の除
去は、Ａｌ合金膜の陽極酸化処理により行われることを
特徴とする請求項２２記載の液晶表示装置の製造方法。 - 【請求項２４】 透明絶縁性基板と、ＡｌまたはＡｌ合
金および硬度が高い金属を順次成膜して二層膜を形成
後、この二層膜の表面をブラシにより洗浄した後にレジ
ストを形成して上記二層膜をエッチングすることにより
形成された制御電極および制御電極配線と、半導体層
と、上記半導体層と共に半導体素子を構成する第一の電
極、第一の電極配線および第二の電極と、上記制御電極
および制御電極配線と上記半導体層の間に形成された絶
縁膜と、上記第二の電極と電気的に接続された透明導電
膜からなる画素電極と、上記画素電極上を除去領域とす
る保護膜を有する第一の基板、 上記第一の基板と共に液晶材料を挟持する第二の基板を
備えたことを特徴とする液晶表示装置。 - 【請求項２５】 透明絶縁性基板と、制御電極および制
御電極配線と、半導体層と、上記半導体層と共に半導体
素子を構成する第一の電極、第一の電極配線および第二
の電極と、上記制御電極および制御電極配線と上記半導
体層の間に形成された絶縁膜と、上記第二の電極と電気
的に接続された透明導電膜からなる画素電極と、上記画
素電極上を除去領域とする保護膜を有する第一の基板、 上記第一の基板と共に液晶材料を挟持する第二の基板を
備えた液晶表示装置の製造方法において、 上記第一の電極、第二の電極および第一の電極配線は、
表面層がＡｌまたはＡｌ合金による多層膜上に硬度が高
い金属膜を形成する工程と、 上記硬度が高い金属膜の表面をブラシにより洗浄した後
レジストを形成し、上記多層膜をエッチングする工程に
より形成されることを特徴とする液晶表示装置の製造方
法。 - 【請求項２６】 透明絶縁性基板と、制御電極および制
御電極配線と、半導体層と、ＡｌまたはＡｌ合金による
多層膜上に硬度が高い金属を形成後、この硬度が高い金
属膜の表面をブラシにより洗浄した後にレジストを形成
して上記多層膜をエッチングすることにより形成され
た、上記半導体層と共に半導体素子を構成する第一の電
極、第一の電極配線および第二の電極と、上記制御電極
および制御電極配線と上記半導体層の間に形成された絶
縁膜と、上記第二の電極と電気的に接続された透明導電
膜からなる画素電極と、上記画素電極上を除去領域とす
る保護膜を有する第一の基板、 上記第一の基板と共に液晶材料を挟持する第二の基板を
備えたことを特徴とする液晶表示装置。 - 【請求項２７】 硬度が高い金属は、ブラシ洗浄により
上記金属の表面に傷等が生じない硬度を有する金属であ
ることを特徴とする請求項１７〜２３のいずれか一項ま
たは請求項２５記載の液晶表示装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06955397A JP3805470B2 (ja) | 1997-03-24 | 1997-03-24 | 液晶表示装置の製造方法および液晶表示装置用ｔｆｔアレイ基板の製造方法 |
| TW086109145A TW525032B (en) | 1997-03-24 | 1997-06-30 | Liquid crystal display device and its manufacturing method |
| KR1019970046577A KR100254154B1 (ko) | 1997-03-24 | 1997-09-10 | 액정 표시 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06955397A JP3805470B2 (ja) | 1997-03-24 | 1997-03-24 | 液晶表示装置の製造方法および液晶表示装置用ｔｆｔアレイ基板の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005363386A Division JP2006216936A (ja) | 2005-12-16 | 2005-12-16 | 液晶表示装置とその製造方法およびそれに用いられるｔｆｔアレイ基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10268345A true JPH10268345A (ja) | 1998-10-09 |
| JP3805470B2 JP3805470B2 (ja) | 2006-08-02 |
Family
ID=13406051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06955397A Expired - Lifetime JP3805470B2 (ja) | 1997-03-24 | 1997-03-24 | 液晶表示装置の製造方法および液晶表示装置用ｔｆｔアレイ基板の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP3805470B2 (ja) |
| KR (1) | KR100254154B1 (ja) |
| TW (1) | TW525032B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010017422A (ko) * | 1999-08-11 | 2001-03-05 | 박종섭 | 박막 트랜지스터-액정 표시 장치의 제조방법 |
| US7098985B2 (en) | 2002-09-12 | 2006-08-29 | Seiko Epson Corporation | Multilayer external connection structure having third layer covering sidewalls of the first and second, made of reflective conductive material |
| JP2006308686A (ja) * | 2005-04-26 | 2006-11-09 | Nec Kagoshima Ltd | 液晶表示装置の製造方法 |
| JP2009025803A (ja) * | 2007-07-18 | 2009-02-05 | Samsung Electronics Co Ltd | 表示基板及びその製造方法 |
-
1997
- 1997-03-24 JP JP06955397A patent/JP3805470B2/ja not_active Expired - Lifetime
- 1997-06-30 TW TW086109145A patent/TW525032B/zh not_active IP Right Cessation
- 1997-09-10 KR KR1019970046577A patent/KR100254154B1/ko not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010017422A (ko) * | 1999-08-11 | 2001-03-05 | 박종섭 | 박막 트랜지스터-액정 표시 장치의 제조방법 |
| US7098985B2 (en) | 2002-09-12 | 2006-08-29 | Seiko Epson Corporation | Multilayer external connection structure having third layer covering sidewalls of the first and second, made of reflective conductive material |
| JP2006308686A (ja) * | 2005-04-26 | 2006-11-09 | Nec Kagoshima Ltd | 液晶表示装置の製造方法 |
| JP4491375B2 (ja) * | 2005-04-26 | 2010-06-30 | 日本電気株式会社 | 液晶表示装置の製造方法 |
| JP2009025803A (ja) * | 2007-07-18 | 2009-02-05 | Samsung Electronics Co Ltd | 表示基板及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW525032B (en) | 2003-03-21 |
| KR100254154B1 (ko) | 2000-05-01 |
| JP3805470B2 (ja) | 2006-08-02 |
| KR19980079357A (ko) | 1998-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4169896B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JP3763381B2 (ja) | 液晶表示装置の製造方法 | |
| JP2865039B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| JP4187819B2 (ja) | 薄膜装置の製造方法 | |
| US6707513B2 (en) | Active matrix substrate and manufacturing method thereof | |
| KR950008931B1 (ko) | 표시패널의 제조방법 | |
| JP4166300B2 (ja) | 液晶表示装置の製造方法 | |
| US6157430A (en) | Active matrix liquid crystal device including brush-clearable multiple layer electrodes and a method of manufacturing the same | |
| US7105872B2 (en) | Thin film semiconductor element and method of manufacturing the same | |
| JP4217287B2 (ja) | Ｔｆｔアレイ基板およびこれを用いた液晶表示装置 | |
| US7561223B2 (en) | Device and method for protecting gate terminal and lead | |
| JPH10268345A (ja) | 液晶表示装置およびその製造方法 | |
| JP3276573B2 (ja) | 液晶表示装置とこれに用いられる薄膜トランジスタの製造方法 | |
| JP2937126B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| JP3200639B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| JP2006216936A (ja) | 液晶表示装置とその製造方法およびそれに用いられるｔｆｔアレイ基板 | |
| JP2585267B2 (ja) | 液晶表示装置 | |
| JPH11194361A (ja) | 薄膜トランジスタアレイ基板の製造方法及び液晶表示装置 | |
| JP3424618B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| JP3480791B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2000035592A (ja) | 液晶表示装置 | |
| JPS6269670A (ja) | 表示装置用基板の製造方法 | |
| JPH07325321A (ja) | 液晶表示装置の製造方法 | |
| KR0145898B1 (ko) | 액정 표시장치의 패드 형성방법 및 구조 | |
| KR100623820B1 (ko) | 액정표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051018 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060327 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060425 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060510 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120519 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120519 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130519 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140519 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |