JP2010271732A - 半導体素子の接触部及びその製造方法並びに表示装置用薄膜トランジスタ表示板及びその製造方法 - Google Patents

半導体素子の接触部及びその製造方法並びに表示装置用薄膜トランジスタ表示板及びその製造方法 Download PDF

Info

Publication number
JP2010271732A
JP2010271732A JP2010161992A JP2010161992A JP2010271732A JP 2010271732 A JP2010271732 A JP 2010271732A JP 2010161992 A JP2010161992 A JP 2010161992A JP 2010161992 A JP2010161992 A JP 2010161992A JP 2010271732 A JP2010271732 A JP 2010271732A
Authority
JP
Japan
Prior art keywords
contact
film transistor
thin film
transistor array
array panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010161992A
Other languages
English (en)
Other versions
JP5302275B2 (ja
Inventor
Seung-Taek Lim
承 澤 林
Koshoku Ko
香 植 孔
Hanki Haku
範 基 白
Bong-Joo Kang
奉 周 姜
Young-Joon Rhee
榮 ▲ジュン▼ 李
Kwon-Young Choi
權 永 崔
Won-Joo Kim
垣 ▲ジュ▼ 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020020052509A external-priority patent/KR100870014B1/ko
Priority claimed from KR1020020053220A external-priority patent/KR100870009B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2010271732A publication Critical patent/JP2010271732A/ja
Application granted granted Critical
Publication of JP5302275B2 publication Critical patent/JP5302275B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Abstract

【課題】比抵抗が低いながらも接触特性が良い接触部を含み、優れた接触特性を有する接触部を含む薄膜トランジスタ表示板及びその製造方法を提供する。
【解決手段】絶縁基板と、ゲート線と、ゲート絶縁層と、半導体層と、データ線と、前記データ線と分離されているドレーン電極と、前記半導体層を覆っていて前記ドレーン電極を露出する第１接触孔、前記ゲート線の一部を露出する第２接触孔、前記データ線の一部を露出する第３接触孔を有する保護膜と、前記第１接触孔を通じて前記ドレーン電極と連結される画素電極と、前記第２接触孔を通じて前記ゲート線と連結されているゲート接触補助部材と、前記第３接触孔を通じて前記データ線に連結されるデータ接触補助部材とを含み、前記データ接触補助部材は凹凸を有することを特徴とする薄膜トランジスタ表示板を提供する。
【選択図】図２０

Description

本発明は半導体素子の接触部及びその製造方法並びに薄膜トランジスタ表示板及びその製造方法に関する。
半導体素子の配線は可能な限り信号遅延なく信号を伝達しなければならないので比抵抗が低い金属、特にアルミニウム（Al）またはアルミニウム合金のようなアルミニウム系の金属を用いるのが一般的である。しかし、アルミニウム系の金属は物理的または化学的な特性が弱いために他の物質との接触部で腐蝕が発生して半導体素子の特性を低下させるという問題点を持っている。
特に、液晶表示装置でのように画素電極材料として用いる透明な導電物質であるITOで配線の接触部分を補強する場合、配線をアルミニウム系の金属で作れば配線が腐食する問題が発生する。このような問題を解決するためにアルミニウム系金属と接触しても腐蝕が発生しないIZO（商品名：出光興産（株）の非晶性インジウム亜鉛透明酸化物） で接触部分を補強する技術が提示されたが、IZOと配線の接触抵抗に大きな問題がある。このような問題を解決するためにIZOまたはITOと接触特性に優れた導電物質を介在する方法が開発されたが、写真エッチング工程が追加されて製造工程が複雑で製造費用が増加するという問題がある。
液晶表示装置用表示板は多数個の導電層と絶縁層が積層された層状構造を有し、これを製造するためには複数の写真工程が必要であるが、写真工程が多ければ多いほど生産費用が増加するために写真工程の数を減少させるのが好ましい。
一方、液晶表示装置用表示板に形成した配線の断線または薄膜トランジスタの誤動作有無を検査するためにグロス検査を実施するが、グロス検査はテスターの探針チップを配線の接触部分に接触させた後、検査信号を印加することによって行われる。
しかし、グロス検査のために探針チップを配線の接触部分に接触させる時、探針チップが固定されず接触部分上を滑りながら接触部分を掻くことによって配線の接触部が損傷し、探針チップにクズが付く。配線の接触部の補強材料として用いられるITOまたはIZOは比抵抗が大きいためにこれらが探針チップに積もれば探針チップの接触抵抗が大きくなって検査の信頼性が落ちる。
本発明の課題は、優れた接触特性を有する接触部を含む薄膜トランジスタ表示板を提供することにある。
絶縁基板と、
前記絶縁基板上に形成されているゲート線と、
前記基板上に形成されているゲート絶縁層と、
前記ゲート絶縁層上に形成されている半導体層と、
少なくとも一部は前記半導体層上部に位置するデータ線と、
少なくとも一部は前記半導体層上部に位置し前記データ線と分離されているドレーン電極と、
前記半導体層を覆っていて前記ドレーン電極を露出する第１接触孔、前記ゲート線の一部を露出する第２接触孔、前記データ線の一部を露出する第３接触孔を有する保護膜と、
前記保護膜上に形成されていて前記第１接触孔を通じて前記ドレーン電極と連結される画素電極と、
前記保護膜上に形成されていて前記第２接触孔を通じて前記ゲート線と連結されているゲート接触補助部材と、
前記保護膜上に形成されていて前記第３接触孔を通じて前記データ線に連結されるデータ接触補助部材とを含み、
前記データ接触補助部材は凹凸を有することを特徴とする薄膜トランジスタ表示板を提供する。
また、
絶縁基板と、
前記絶縁基板上に形成されているゲート電極と、
前記ゲート電極上に形成されているゲート絶縁層と、
前記ゲート電極と対応される前記ゲート絶縁層上に形成されている半導体層と、
少なくとも一部が前記半導体層上部に位置し溝を有しているデータ線と、
少なくとも一部は前記半導体層上部に位置し、前記データ線から分離されているドレーン電極と、
前記半導体層を覆っており、前記ドレーン電極を露出する第１接触孔、前記データ線の溝を露出する第２接触孔を有する保護膜と、
前記保護膜上に形成されていて前記第１接触孔を通じて前記ドレーン電極と連結される画素電極と、
前記保護膜上に形成されていて前記第２接触孔を通じて前記データ線に連結されるデータ接触補助部材とを含み、
前記データ接触補助部材は前記データ線の前記溝に沿って連結されることを特徴とする薄膜トランジスタ表示板を提供する。
本発明の一実施例による半導体素子の接触部の配置図である。 図１aに示した半導体素子の接触部をIb-Ib´線に沿って切って示した断面図である。 図１a及び図１bに示した半導体素子の接触部を本発明の一実施例によって製造する中間過程での半導体素子の接触部の断面図である。 本発明の一実施例による液晶表示装置の概略図である。 本発明の一実施例による液晶表示装置用薄膜トランジスタ表示板の配置図である。 図３に示した薄膜トランジスタ表示板をIV-IV’線に沿って切って示した断面図である。 図３及び図４に示した薄膜トランジスタ表示板を本発明の一実施例によって製造する方法の中間段階での薄膜トランジスタ表示板の配置図である。 図５aに示した薄膜トランジスタ表示板をVb-Vb’線に沿って切断した断面図である。 図３及び図４に示した薄膜トランジスタ表示板を本発明の一実施例によって製造する方法の中間段階での薄膜トランジスタ表示板の配置図である。 図６aに示した薄膜トランジスタ表示板をVIb-VIb’線に沿って切断した断面図であって、図５bの次の段階を示した図面である。 図３及び図４に示した薄膜トランジスタ表示板を本発明の一実施例によって製造する方法の中間段階での薄膜トランジスタ表示板の配置図である。 図７aに示した薄膜トランジスタ表示板をVIIb-VIIb’線に沿って切断した断面図であって、図６bの次の段階を示した図面である。 図３及び図４に示した薄膜トランジスタ表示板を本発明の一実施例によって製造する方法の中間段階での薄膜トランジスタ表示板の配置図である。 図８aに示した薄膜トランジスタ表示板をVIIIb-VIIIb’線に沿って切断した断面図であって、図７bの次の段階を示した図面である。 本発明の他の実施例による液晶表示装置用薄膜トランジスタ表示板の配置図である。 図９に示した薄膜トランジスタ表示板をX-X’線に沿って切って示した断面図である。 図９に示した薄膜トランジスタ表示板をXI-XI’線に沿って切って示した断面図である。 図９乃至図１１に示した薄膜トランジスタ表示板を本発明の一実施例によって製造する方法の最初段階での薄膜トランジスタ表示板の配置図である。 図１２aに示した薄膜トランジスタ表示板をXIIb-XIIb’線に沿って切って示した断面図であって、ゲート線形成直後を示す。 図１２aに示した薄膜トランジスタ表示板をXIIc-XIIc’線に沿って切って示した断面図であって、ゲート線形成直後を示す。 図１２aに示した薄膜トランジスタ表示板をXIIb-XIIb’線に沿って切って示した断面図であって、図１２bの次の段階、つまりデータ線パターニング直前での図面である。 図１２aに示した薄膜トランジスタ表示板をXIIc-XIIc’線に沿って切って示した断面図であって、図１２cの次の段階、つまりデータ線パターニング直前での図面である。 図１３a及び図１３bの次の段階、つまりデータ線パターニング直後での薄膜トランジスタ表示板の配置図である。 図１４aに示した薄膜トランジスタ表示板をXIVb-XIVb’線に沿って切って示した断面図である。 図１４aに示した薄膜トランジスタ表示板をXIVc-XIVc’線に沿って切って示した断面図である。 図１４aに示した薄膜トランジスタ表示板をXIVb-XIVb’線に沿って切って示した断面図であって、図１４b及び図１４cの次の段階を工程順序によって示した図面である。 図１４aに示した薄膜トランジスタ表示板をXIVc-XIVc’線に沿って切って示した断面図であって、図１４b及び図１４cの次の段階を工程順序によって示した図面である。 図１４aに示した薄膜トランジスタ表示板をXIVb-XIVb’線に沿って切って示した断面図であって、図１４b及び図１４cの次の段階を工程順序によって示した図面である。 図１４aに示した薄膜トランジスタ表示板をXIVc-XIVc’線に沿って切って示した断面図であって、図１４b及び図１４cの次の段階を工程順序によって示した図面である。 図１４aに示した薄膜トランジスタ表示板をXIVb-XIVb’線に沿って切って示した断面図であって、図１４b及び図１４cの次の段階を工程順序によって示した図面である。 図１４aに示した薄膜トランジスタ表示板をXIVc-XIVc’線に沿って切って示した断面図であって、図１４b及び図１４cの次の段階を工程順序によって示した図面である。 図１７a及び図１７bの次の段階での薄膜トランジスタ表示板の配置図である。 図１８aに示した薄膜トランジスタ表示板をXVIIIb-XVIIIb’線に沿って切って示した断面図である。 図１８aに示した薄膜トランジスタ表示板をXVIIIc-XVIIIc’線に沿って切って示した断面図である。 本発明の他の実施例による薄膜トランジスタ表示板の配置図である。 図１９に示した薄膜トランジスタ表示板をXX-XX’線に沿って切って示した断面図である。 本発明の一実施例によって図１９及び図２０に示した薄膜トランジスタ表示板を製造する方法の中間段階での配置図である。 図２１aに示した薄膜トランジスタ表示板をXXIb-XXIb’線に沿って切断した断面図である。 本発明の一実施例によって図１９及び図２０に示した薄膜トランジスタ表示板を製造する方法の中間段階での配置図である。 図２２aに示した薄膜トランジスタ表示板をXXIIb-XXIIb’線に沿って切断した断面図であって、図２１bの次の段階を示した図面である。 本発明の他の実施例による薄膜トランジスタ表示板の断面図である。 図２３に示した薄膜トランジスタ表示板を本発明の一実施例によって製造する方法の中間段階での薄膜トランジスタ表示板の断面図である。 図２３に示した薄膜トランジスタ表示板を本発明の一実施例によって製造する方法の中間段階での薄膜トランジスタ表示板の断面図である。 図２３に示した薄膜トランジスタ表示板を本発明の他の実施例によって製造する方法の中間段階での薄膜トランジスタ表示板の断面図である。 図２３に示した薄膜トランジスタ表示板を本発明の他の実施例によって製造する方法の中間段階での薄膜トランジスタ表示板の断面図である。 本発明の他の実施例による薄膜トランジスタ表示板の配置図である。 図２６に示した薄膜トランジスタ表示板をXXVII-XXVII’線に沿って切って示した断面図である。 図２６に示した薄膜トランジスタ表示板をXXVIII-XXVIII’線に沿って切って示した断面図である。 本発明の他の実施例による薄膜トランジスタ表示板の断面図である。
以下、添付した図面を参照して本発明の実施例について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な相異なる形態に実現することができ、ここで説明する実施例に限定されない。
図面で多様な層及び領域を明確に表現するために厚さを拡大して示した。明細書全体を通じて類似な部分については同一図面符号を付けた。層、膜、領域、板などの部分が他の部分”上に”あると言う時、これは他の部分”直上に”ある場合だけでなく、その中間に他の部分がある場合も含む。反対に、ある部分が他の部分の”直上に”あると言う時、中間に他の部分がないことを意味する。
次に、本発明の実施例による半導体素子の接触部及びその製造方法とこれを含む薄膜トランジスタ表示板及びその製造方法について図面を参照して詳細に説明する。
図１aは本発明の一実施例による半導体素子の接触部の配置図であり、図１bは図１aに示した半導体素子の接触部をIb-Ib線に沿って切って示した断面図であり、図１cは図１a及び図１bに示した半導体素子の接触部を本発明の一実施例によって製造する中間過程での半導体素子の接触部の断面図である。
半導体素子、特に液晶表示装置の信号を伝達する配線としては信号の遅延を最少化するために１５μΩcm以下の低い比抵抗を有するアルミニウム（Al）またはアルミニウム合金などアルミニウム系列の金属が適している。この時、配線は外部から信号を受けたり、外部に信号を伝達するために他の導電層と連結されなければならないなが、他の導電層と連結される接触部で接触抵抗が小さくなければならない。
このために本発明の一実施例による半導体素子の接触部で、基板７０上に形成されている配線７２は、図１a及び図１bのように、下部膜７２pと上部膜７２qを含む。下部膜７２pはクロム（Cr）、モリブデン（Mo）またはモリブデン合金などのようにIZOに対して低い接触抵抗を有すると同時に乾式エッチングが可能な導電物質からなり、上部膜７２qは比抵抗が低いアルミニウム系の金属からなる。下部膜７２pの幅は上部膜７２qより大きくて、上部膜７２qの縁が下部膜７２pの上に位置し、下部膜７２pの縁が上部膜７２qの縁の外側に位置する。なお、ここに記した用語「縁」は、各パターンの輪郭線をいう。
配線７２上には絶縁膜７４が一旦形成されるが、絶縁膜７４には配線７２、特に下部膜７２pの少なくとも一部を露出する接触孔７５を形成する。
絶縁膜７４の上部にはIZOからなる導電体７６が形成されており、IZO導電体７６は接触孔７５を通じて配線７２、特に配線７２の下部膜７２pと接触している。
図１ｂのように、接触孔７５は下部膜７２pの縁を露出するように設定することもでき、この時、露出された下部膜７２pの縁と接触孔７５の壁の間の間隔（d）は所定値以下、例えば、約２μm以下であるのが好ましい。それは両者の間隔（d）が所定値より大きい場合、導電体７６が接触孔７５の段差または配線７２下部のアンダーカットによって断線しやすいためである。
本発明の一実施例によって図１a及び図１bに示した半導体素子の接触部を製造する方法では、図１cのようにまず、基板７０の上部にクロム、モリブデンまたはモリブデン合金の下部膜７２pとアルミニウムまたはアルミニウム合金の上部膜７２qを順次に積層し、上部膜７２q上にレジスト膜７８を形成する。レジスト膜７８は通常の感光性有機物を露光・現像して形成できる。次に、レジスト膜７８をエッチングマスクとしてエッチング液を使って上部膜７２qを湿式エッチングする。また、乾式エッチングでも、腐食性ガスによる等方性エッチング、又は、リアクティブ・イオン・エッチングのように異方性の弱い方法を使えばよい。化学的湿式エッチングは等方的に行われるのでレジスト膜７８縁下部の上部膜７２qが、横方向エッチングで除去されてアンダーカットが生じる。その後、レジスト膜７８をエッチングマスクとして下部膜７２pを異方性乾式エッチングする。プラズマエッチングのような通常の乾式エッチングでは、エッチングが一方向、例えば、上下方向に進められる異方性エッチングであるので下部膜７２pの縁はレジスト膜７８の縁とほとんど一致する。そうなると、下部膜７２pの縁部分が上部膜７２qの外部に露出され、下部膜７２pの縁が上部膜７２qの縁と一定の距離を維持する。
下部膜７２pの材料がクロムである場合には乾式エッチングを適用するための好ましい厚さは約５００Å以下、さらに好ましくは３００Å程度である。
一方、下部膜７２pの下に乾式エッチングが可能な他の膜（図示せず）がある場合にはその膜と下部膜７２pを連続して乾式エッチングすることができて製造工程が単純化できるが、時によっては同一エッチング条件で連続エッチングが可能であり、この場合には特に工程単純化の面から有利である。一例として、下部膜７２p下にシリコンなどの半導体層（図示せず）がある場合がある。半導体層は乾式エッチングが可能であるので下部膜７２pと同一、類似なエッチング条件を適用して乾式エッチングすれば製造工程を非常に単純化することができる。
次に、レジスト膜７８を除去して絶縁膜７４を積層し配線７２を覆った後、絶縁膜７４を写真エッチングして配線７２を露出する接触孔７５を形成する。接触孔７５は配線７２の下部膜７２pを露出するが、図１a及び１bに示したように下部膜７２pの縁を露出させることもできる。次に、IZOを積層してパターニングし接触孔７５を通じて配線７２、特に露出された下部膜７２pと接触する導電体７６を形成する。
本発明の他の実施例によれば同一なエッチング方法を使用するもののエッチング時間などエッチング条件を異ならせて下部膜７２pと上部膜７２qの側面エッチング程度を調節する。例えば、上部膜７２qに対してはエッチング時間を長くし、下部膜７２pに対してはエッチング時間を短くする。このようにすれば、下部膜７２pが上部膜７２qの外側に露出され得る。このため、上部膜用のエッチング剤として下部膜をエッチングし難い薬剤を用いるとよい。
このような半導体素子の接触部及びその製造方法は液晶表示装置及びその製造方法にも適用することができる。
図２は本発明の一実施例による液晶表示装置の概略図である。
本発明の一実施例による液晶表示装置は一対の表示板１００、２００とその間の液晶層３を含む。一対の表示板のうち、一つの表示板１００を“薄膜トランジスタ表示板”と呼び、複数の薄膜トランジスタQ、複数の画素電極１９０、複数のゲート線１２１及び複数のデータ線１７１を含む。各画素電極１９０は少なくとも一つの薄膜トランジスタQを通じて一対のゲート線１２１及びデータ線１７１と連結されている。他の表示板２００は画素電極１９０と共に電場を生成する共通電極２７０と色相表示のための複数の色フィルター２３０を備えている。画素電極１９０と共通電極２７０は両者の間の液晶層を誘電体とする液晶蓄電器として作用する。共通電極２７０は薄膜トランジスタ表示板１００に備えられることができ、この時には画素電極１９０と共通電極２７０が全て線状または棒状である。
以下、このような接触部を含む液晶表示装置用薄膜トランジスタ表示板及び製造方法について図面を参照して詳細に説明する。
まず、図３及び図４を参照して本発明の一実施例による液晶表示装置用薄膜トランジスタ表示板について詳細に説明する。
図３は本発明の一実施例による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図４は図３に示した薄膜トランジスタ表示板をIV-IV’線に沿って切って示した断面図である。
絶縁基板１１０上にゲート信号を伝達する複数のゲート線１２１が形成されている。ゲート線１２１は主に横方向にのびており、ゲート線１２１の一部領域は複数のゲート電極１２３として動作する。また、ゲート線の他の一部は図３面内で下方向に突出して複数の拡張部１２７を構成する。
ゲート線１２１は物理的性質が異なる二つの膜、つまり、下部膜１２１pとその上の上部膜１２１qを含む。上部膜１２１qはゲート信号の遅延や電圧降下を軽減できるように低い比抵抗の金属、例えば、アルミニウム（Al）やアルミニウム合金などアルミニウム系の金属からなる。これとは異なって、下部膜１２１pは他の物質、特にIZOとの物理的、化学的、電気的接触特性が優れていて乾式エッチングが可能な物質、例えば、モリブデン（Mo）、モリブデン合金[例:モリブデン-タングステン（MoW）合金]、クロム（Cr）などからなる。下部膜１２１pと上部膜１２１qの組み合わせの例としてはクロム/アルミニウム-ネオジウム（Nd）合金がある。図４でゲート電極１２３の下部膜と上部膜は各々図面符号１２３p、１２３qで、拡張部１２７の下部膜と上部膜は各々図面符号１２７p、１２７qで表示されている。

下部膜１２１pの縁（輪郭線）は上部膜１２１qの縁付近に位置し、上部膜１２１pの縁とほとんど平行である。上部膜１２１qの縁は下部膜１２１ｐの上に位置して、上下の縁の間隔は、何処にあっても、ほとんど同一になっている。これにより、下部膜１２１pの上側表面が外部に露出されて下部膜１２１pと上部膜１２１qの側面が全体的に階段形状をなす。また、下部膜１２１pと上部膜１２１qの側面は各々傾いており、その傾斜角が基板１１０の表面に対して約３０〜８０゜となるように、エッチング条件を調整する。この条件は、等方性エッチングでは自動的に満足されるが、異方性エッチングでは、薬剤の選定・配合などを実験的に設定する必要がある。
ゲート線１２１上には窒化シリコン（SiNx）などからなるゲート絶縁膜１４０が形成されている。
ゲート絶縁膜１４０上部には水素化非晶質シリコンなどからなる複数の線状半導体１５１が形成されて、データ線の並列配線となっている。線状半導体１５１は主に縦方向にのびており、これから複数の突出部１５４がゲート電極１２３に向かってのびて出ており、この部分が薄膜トランジスタになっている。また、線状半導体１５１はゲート線１２１と出会う地点付近で幅が大きくなってゲート線１２１の広い面積を覆っている。
半導体１５１の上部にはシリサイドまたはn型不純物が高濃度でドーピングされているn+水素化非晶質シリコンなどの物質で作られた複数の線状及び島型抵抗性接触部材１６１、１６５が形成されている。線状接触部材１６１はデータ線の並列配線となり、ソース電極となる複数の突出部１６３を有しており、この突出部１６３とドレイン電極となる島型接触部材１６５は対をなして半導体１５１の突出部１５４上に位置する。
半導体１５１と抵抗性接触部材１６１、１６５の側面もやはり傾いており、傾斜角は３０〜８０゜である。
抵抗接触部材１６１、１６５及びゲート絶縁膜１４０上には各々データ線１７１、ドレーン電極１７５及び維持蓄電器用導電体１７７が形成されている。
データ線１７１は主に縦方向にのびてゲート線１２１と交差しデータ電圧を伝達する。各データ線１７１からドレーン電極１７５に向かってのびた複数の枝がソース電極１７３を構成する。一対のソース電極１７３とドレーン電極１７５は互いに分離されており、ゲート電極１２３に対して互いに反対側に位置する。ゲート電極１２３、ソース電極１７３及びドレーン電極１７５は半導体１５１の突出部１５４と共に薄膜トランジスタ（TFT）を構成し、薄膜トランジスタのチャンネルはソース電極１７３とドレーン電極１７５の間の突出部１５４に形成される。
維持蓄電器用導電体１７７はゲート線１２１の拡張部１２７と重なっている。

データ線１７１、ドレーン電極１７５及び維持蓄電器用導電体１７７もまた、モリブデン（Mo）、モリブデン合金、クロム（Cr）などの下部膜１７１p、１７５p、１７７pとその上に位置したアルミニウム系列金属である上部膜１７１q、１７５q、１７７qからなる。
データ線１７１、ドレーン電極１７５及び維持蓄電器用導電体１７７の下部膜１７１p、１７５p、１７７pと上部膜１７１q、１７５q、１７７qもゲート線１２１と同様にその側面が約３０〜８０゜の角度で各々傾いており、下部膜１７１p、１７５p、１７７pの縁が上部膜１７１q、１７５q、１７７qの縁付近に位置し、上部膜上部膜１７１q、１７５q、１７７q縁と平行に内側にほとんど均一な距離だけ入っている。これにより、上部膜１７１q、１７５q、１７７qが外部に露出されて下部膜１７１p、１７５p、１７７pと上部膜１７１q、１７５q、１７７qの側面が全体的に階段模様をなす。
抵抗性接触部材１６１、１６５は、その下部の半導体１５１、１５４と、その上部のデータ線１７１、ドレーン電極１７５の間にだけ存在し、接触抵抗を低くする役割を果たす。線状半導体１５１はソース電極１７３とドレーン電極１７５の間をはじめとしてデータ線１７１及びドレーン電極１７５に覆われずに露出された部分を有しており、大部分の所では線状半導体１５１の幅がデータ線１７１の幅より小さいが、前述したようにゲート線１２１と出会う部分で幅が広くなってゲート線１２１とデータ線１７１の間の絶縁を強化する。
データ線１７１、ドレーン電極１７５及び維持蓄電器用導電体１７７と露出された半導体１５１部分の上には、絶縁膜として、平坦化特性に優れ感光性を有する有機物質、プラズマ化学気相蒸着（PECVD）で形成されるa-Si:C:O、a-Si:O:Fなど低誘電率絶縁物質、または無機物質である窒化シリコンなどで保護膜１８０を形成している。
保護膜１８０にはドレーン電極１７５、維持蓄電器用導電体１７７及びデータ線１７１の端部１７９を各々露出する複数の接触孔１８５、１８７、１８９が形成されており、またゲート線１２１の端部１２５を露出する複数の接触孔１８２がゲート絶縁膜１４０をも貫通して形成されている。
接触孔１８２、１８５、１８７、１８９はゲート線１２１の端部１２５、ドレーン電極１７５、維持蓄電器用導電体１７７及びデータ線１７１の端部１７９の下部膜１２５p、１７５p、１７７p、１７９pを露出するが、図３及び図４ではこれに加えて接触孔１８２、１８５、１８７、１８９が下部膜１２５p、１７５p、１７７p、１７９pの縁の境界線のうちの一部を露出した状態を示している。
保護膜１８０上にはIZOからなる複数の画素電極１９０及び複数の接触補助部材９２、９７が形成されている。
画素電極１９０は接触孔１８５、１８７を通じてドレーン電極１７５及び維持蓄電器用導電体１７７と各々物理的・電気的に連結されている。また薄膜トランジスタが導通した時に、ドレーン電極１７５からデータ電圧の印加を受け、導電体１７７にデータ電圧を伝達する。
図２を再び参考すれば、データ電圧が印加された画素電極１９０は共通電圧の印加を受ける他の表示板２００の共通電極２７０と協働して電場を生成し、これによって二つの電極１９０、２７０の間の液晶層３の液晶分子を再配列する。
また、前述したように、画素電極１９０と共通電極２７０は液晶蓄電器を構成して薄膜トランジスタが遮断された後にも印加された電圧を維持するが、電圧維持能力を強化するために液晶蓄電器と並列に連結された他の蓄電器をおき、これを“維持蓄電器”という。維持蓄電器は画素電極１９０及びこれの上方に隣接するゲート線１２１（これを“前段ゲート線”と言う）の重畳などで作られ、維持蓄電器の静電容量、つまり、保持容量を増やすためにゲート線１２１を拡張した拡張部１２７をおいて重畳面積を大きくする一方、画素電極１９０と連結されて拡張部１２７と重なる維持蓄電器用導電体１７７を保護膜１８０の下において二つの間の距離を近くする。
画素電極１９０はまた、隣接するゲート線１２１及びデータ線１７１と重なって開口率を高めているが、重ならない構成とすることも可能である。
接触補助部材９２、９７は接触孔１８２、１８９を通じてゲート線の端部１２５及びデータ線の端部１７９と各々連結される。接触補助部材９２、９７はゲート線１２１及びデータ線１７１の各端部１２５、１７９と外部装置との接着性を補完し、これらを保護する役割を果たすもので必須のものではなく、これらの適用有無は選択的である。
上述したように、IZOとの接触特性が良い、ゲート線１２１、データ線１７１、ドレーン電極１７５及び維持蓄電器用導電体１７７の下部膜１２１p、１７１p、１７５p、１７７pが縁付近で露出されており、接触孔１８２、１８５、１８７、１８９は下部膜１２５p、１７５p、１７７p、１７９pの少なくとも一部縁を露出させているので、IZOからなる画素電極１９０及び接触補助部材９２、９７がこれら下部膜１２５p、１７５p、１７７p、１７９pと充分に広い面積で接触できるためにこれらの間に低い接触抵抗を確保することができる。また、ゲート線１２１、データ線１７１、ドレーン電極１７５及び維持蓄電器用導電体１７７の側面が階段模様をしているので、画素電極１９０及び接触補助部材９２、９７の大きな段差なくスムースに連結される。
本発明の他の実施例によれば画素電極１９０の材料として透明な導電性ポリマーなどを用い、反射型（reflective）液晶表示装置の場合、不透明な反射性金属を用いてもよい。この時、接触補助部材９２、９７は画素電極１９０と異なる物質、特にIZOで作ることができる。
以下、図３及び図４に示した液晶表示装置用薄膜トランジスタ表示板を本発明の一実施例によって製造する方法について図５a乃至図８b及び図３と図４を参照して詳細に説明する。
図５a、図６a、図７a及び図８aは図３及び図４に示した薄膜トランジスタ表示板を本発明の一実施例によって製造する方法の中間段階での薄膜トランジスタ表示板の配置図であって、その順序によって羅列しており、図５b、図６b、図７b及び図８bは各々図５a、図６a、図７a及び図８aに示した薄膜トランジスタ表示板をVb-Vb’線、VIb-VIb’線、VIIb-VIIb’線及びVIIIb-VIIIb’線に沿って切断した断面図である。
まず、透明なガラスなどで作られた絶縁基板１１０上に二つの層の金属膜、つまり、下部金属膜と上部金属膜をスパッタリングなどで順次に積層する。下部金属膜はIZOとの接触特性に優れた金属、例えば、モリブデン、モリブデン合金またはクロムなどで構成され、５００Å程度の厚さを有するのが好ましい。上部金属膜はアルミニウム系列金属からなり、２５００Å程度の厚さを有するのが好ましい。
図５a及び図５bに示すように、上部金属膜上に感光膜４２を形成し、これを露光・現像の後、エッチングマスクとして上部金属膜と下部金属膜を順次にパターニングして複数のゲート電極１２３と複数の拡張部１２７を含むゲート線１２１を形成した後、感光膜４２を除去する。
アルミニウム系金属である上部膜１２１qのパターニングは、例えば、モリブデンとアルミニウムに対して全て側面傾斜を与えながらエッチングすることができるアルミニウムエッチング液であるCH3COOH（８〜１５％）/HNO3（５〜８％）/H3PO4（５０〜６０％）/H2O（残り）を使用した湿式エッチングで進める。湿式エッチングは等方的に行われるので側面エッチングによって感光膜４２下部分の上部膜金属が削られてアンダーカットが生じる。下部膜１２１pのパターニングは感光膜４２をそのまま置いた状態で乾式エッチングで行なう。乾式エッチングは非等方的に上下方向にだけ進められるのでパターニングされた下部膜１２１pの縁は感光膜４２の縁とほとんど同一になり、これにより上部膜１２１qの外部に露出される。また、上部膜１２１qと下部膜１２１pをエッチングする時、同一感光膜を使用するものの、エッチング方法だけを別にするので下部膜１２１pと上部膜１２１qの縁が均一な距離を維持する。
図６a及び図６bに示すように、ゲート絶縁膜１４０、真性非晶質シリコン層、不純物非晶質シリコン層の三層膜を連続して積層し、不純物非晶質シリコン層と真性非晶質シリコン層を写真エッチングして複数の線状不純物半導体１６４と複数の突出部１５４を各々含む線状真性半導体１５１を形成する。ゲート絶縁膜１４０の材料としては窒化シリコンが良く、積層温度は２５０〜５００℃、厚さは２０００〜５０００Å程度であるのが好ましい。
次に、二つの層の金属膜、つまり、下部膜と上部膜をスパッタリングなどで順次に積層する。下部膜はIZOとの接触特性に優れたクロムからなり、５００Å程度の厚さを有するのが好ましい。上部膜は２５００Å程度の厚さを有するのが好ましく、材料としてはアルミニウムまたは２atomic％のNdを含むAl-Nd合金が適切であり、スパッタリング温度は１５０℃程度が好ましい。
図７a及び図７bに示すように、上部膜上に感光膜４４を形成しこれをエッチングマスクとして上部膜を湿式エッチングで、下部膜を乾式エッチングで順次にパターニングし複数のソース電極１７３を各々含む複数のデータ線１７１、複数のドレーン電極１７５及び複数の維持蓄電器用導電体１７７を形成する。エッチング条件はゲート線１２１を形成する時と同一にすることができ、ゲート線１２１と同様にデータ線１７１、ドレーン電極１７５及び維持蓄電器用導電体１７７の下部膜１７１p、１７５p、１７７pの縁が上部膜１７１q、１７５q、１７７qの縁と均一な距離を維持しながら外部に露出される。
次に、感光膜４４を除去したりそのまま置いた状態で、データ線１７１、ドレーン電極１７５及び維持蓄電器用導電体１７７で覆われず露出された不純物半導体１６４部分を除去することによって複数の突出部１６３を各々含む複数の線状抵抗性接触部材１６１と複数の島型抵抗性接触部材１６５を完成する一方、その下の真性半導体１５１部分を露出させる。露出された真性半導体１５１部分の表面を安定化させるために酸素プラズマを引き続き実施するのが好ましい。
次に、図８a及び図８bのように、保護膜１８０を積層し写真エッチング工程でゲート絶縁膜１４０と共に乾式エッチングして複数の接触孔１８２、１８５、１８７、１８９を形成する。接触孔１８２、１８５、１８７、１８９はゲート線１２１の端部１２５、ドレーン電極１７５、維持蓄電器用導電体１７７及びデータ線１７１の端部１７９の下部膜１２５p、１７５p、１７７p、１７９pを露出する。図８a及び８bには下部膜１２５p、１７５p、１７７p、１７９pの縁が露出されているように示されているが、この時には接触孔１８２、１８５、１８７、１８９の底のゲート絶縁膜１４０の上表面部分が削られたり、全体が切られて基板１１０が露出されることがある。
次は最後の工程で、図３及び４に示すように、IZO膜をスパッタリングで積層して写真エッチングにより複数の画素電極１９０と複数の接触補助部材９２、９７を形成する。スパッタリング標的としては出光興産（株）のIDIXO（商品名：参考文献＝月刊ディスプレイ、1998年3月号、15-20頁、（株）テクノタイムズ社発行）を使用することができ、In2O3及びZnOを含み、インジウムと亜鉛の総量で亜鉛が占める含有量は約１５〜２０atomic％範囲であるのが好ましい。また、IZOのスパッタリング温度は２５０℃以下であるのが接触抵抗を最少化するために好ましい。
図４に示すように、画素電極１９０及び接触補助部材９２、９７は接触孔１８２、１８５、１８７、１８９でIZOとの接触特性が良い下部膜１２１p、１７１p、１７５p、１７７pと充分に広い面積で接触する。また、ゲート線１２１、データ線１７１、ドレーン電極１７５及び維持蓄電器用導電体１７７の側面が階段模様をしているので、画素電極１９０及び接触補助部材９２、９７は大きな段差なくスムースに連結される。
このように、本実施例による薄膜トランジスタ表示板ではゲート線１２１及びデータ線１７１が低い比抵抗を有するアルミニウムまたはアルミニウム合金を含みながらも、これら信号線とIZO画素電極１９０の間の接触抵抗を最少化することができる。また、別途の写真エッチング工程を行なわずにエッチングの種類だけを別にして接触部縁のアルミニウム系金属膜を除去して製造工程を単純にすることができる。
図９乃至図１１を参照して本発明の他の実施例による液晶表示装置用薄膜トランジスタ表示板について詳細に説明する。
図９は本発明の他の実施例による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図１０及び図１１は各々図９に示した薄膜トランジスタ表示板をX-X’線及びXI-XI’線に沿って切って示した断面図である。
図９乃至図１１のように、本実施例による液晶表示装置用薄膜トランジスタ表示板の層状構造はほとんど図３及び図４に示した液晶表示装置用薄膜トランジスタ表示板の層状構造と同一である。つまり共通部分として、基板１１０上に複数のゲート電極１２３を含む複数のゲート線１２１が形成されており、その上にゲート絶縁膜１４０、複数の突出部１５４を含む複数の線状半導体１５１、複数の突出部１６３を各々含む複数の線状抵抗性接触部材１６１及び複数の島型抵抗性接触部材１６５が順次に形成されている。抵抗性接触部材１６１、１６５及びゲート絶縁膜１４０上には複数のソース電極１５３を含む複数のデータ線１７１、複数のドレーン電極１７５、複数の維持蓄電器用導電体１７７が形成されており、その上に保護膜１８０が形成されている。保護膜１８０及び/またはゲート絶縁膜１４０には複数の接触孔１８２、１８５、１８７、１８９が形成されており、保護膜１８０上には複数の画素電極１９０と複数の接触補助部材９２、９７が形成されている。
しかし、図３及び図４に示した薄膜トランジスタ表示板と異なって、本実施例による薄膜トランジスタ表示板はゲート線１２１に拡張部をおく代わりゲート線１２１と同一層にゲート線１２１から電気的に分離された複数の維持電極線１３１をおいて維持蓄電器用導電体１７７と重なって維持蓄電器を作る。維持電極線１３１もやはりゲート線１２１と同様に下部膜１３１pと上部膜１３１qを含み、上部膜１３１qの縁が下部膜１３１pの縁から一定の距離をおいて内側に外置している。維持電極線１３１は共通電圧などの予め定められた電圧の印加を外部から受け、画素電極１９０とゲート線１２１の重畳で発生する保持容量が充分である場合、維持電極線１３１と維持蓄電器用導電体１７７は省略することもできる。
また、線状半導体１５１及び抵抗性接触部材１６１、１６５とともに、複数の島型半導体１５７及びその下の複数の島型接触部材１６７が維持蓄電器用導電体１７７とゲート絶縁膜１４０の間に備えられている。
半導体１５１、１５７は薄膜トランジスタが位置する突出部１５４を除けばデータ線１７１、ドレーン電極１７５、維持蓄電器用導電体１７７及びその下部の抵抗性接触部材１６１、１６５、１６７と実質的に同一な平面形態を有している。具体的には、島型半導体１５７と維持蓄電器用導電体１７７及び島型抵抗性接触部材１６７は実質的に同一な平面形態を有している。これとは異なって、線状半導体１５１はデータ線１７１及びドレーン電極１７５とその下部の抵抗性接触部材１６１、１６５の下に存在する部分の他にもソース電極１７３とドレーン電極１７５の間にこれらに覆われずに露出された部分を有している。
以下、図９乃至図１１の構造を有する液晶表示装置用薄膜トランジスタ表示板を本発明の一実施例によって製造する方法について図１２a乃至図１８c及び図９乃至図１１を参照して詳細に説明する。
図１２aは図９乃至図１１に示した薄膜トランジスタ表示板を本発明の一実施例によって製造する方法の最初段階での薄膜トランジスタ表示板の配置図であり、図１２b及び１２cは各々図１２aに示した薄膜トランジスタ表示板をXIIb-XIIb’線及びXIIc-XIIc’線に沿って切って示した断面図であって、ゲート線形成直後を示す。図１３a及び１３bは各々図１２aに示した薄膜トランジスタ表示板をXIIb-XIIb’線及びXIIc-XIIc’線に沿って切って示した断面図であって、図１２b及び図１２cの次の段階、つまりデータ線パターニング直前での図面であり、図１４aは図１３a及び１３bの次の段階での薄膜トランジスタ表示板の配置図であり、図１４b及び１４cは各々図１４aに示した薄膜トランジスタ表示板をXIVb-XIVb’線及びXIVc-XIVc’線に沿って切って示した断面図であり、図１５a、１６a、１７aと図１５b、１６b、１７bは各々図１４aに示した薄膜トランジスタ表示板をXIVb-XIVb’線及びXIVc-XIVc’線に沿って切って示した断面図で、図１４b及び１４cの次の段階を工程順序によって示した図面であり、図１８aは図１７a及び図１７bの次の段階での薄膜トランジスタ表示板の配置図であり、図１８b及び１８cは各々図１８aに示した薄膜トランジスタ表示板をXVIIIb-XVIIIb’線及びXVIIc-XVIIc’線に沿って切って示した断面図である。
まず、図１２a乃至１２cに示すように、絶縁基板１１０上に写真エッチング工程で複数のゲート線１２３を各々含む複数のゲート線１２１及び複数の維持電極線１３１を形成する。ゲート線１２１と維持電極線１３１は各々下部膜１２１p、１３１pと上部膜１２１q、１３１qを含む。
図１３a及び１３bに示すように、ゲート絶縁膜１４０、真性非晶質シリコン層１５０、不純物非晶質シリコン層１６０を化学気相蒸着法を利用して各々約１５００Å乃至約５０００Å、約５００Å乃至約２０００Å、約３００Å乃至約６００Åの厚さで連続蒸着する。次に、データ線になる下部膜１７０pと上部膜１７０qをスパッタリングなどの方法で連続して積層し導電体層１７０を形成した後、その上に感光膜５０を１μm乃至２μmの厚さで塗布する。
その後、光マスク（図示せず）を通じて感光膜５０に光を照射した後、現像する。現像された感光膜の厚さは位置によって異なるが、図１４b及び１４cで感光膜は厚さがしだいに小さくなる第１乃至第３部分からなる。領域（A）（以下、“配線領域”と言う）に位置した第１部分と領域（C）（以下、“チャンネル領域”と言う）に位置した第２部分は各々図面符号５２と５４で示しており、領域（B）（以下、“その他の領域”と言う）に位置した第３部分に対する図面符号は付与しなかったが、これは第３部分では感光膜が完全に除去されて下の導電体層１７０が露出されているためである。第１部分５２と第２部分５４の厚さの比は後続工程での工程条件によって異なるものの、第２部分５４の厚さを第１部分５２の厚さの１/２以下にするのが好ましく、例えば、４０００Å以下であるのがよい。
このように、位置によって感光膜の厚さを異ならせる方法は多様なものがありえるが、露光マスクに透明領域と遮光領域だけでなく、半透明領域をおくのがその例である。半透明領域にはスリットパターン、格子パターンまたは透過率が中間であるか厚さが中間である薄膜が備えられる。スリットパターンを使用する時には、スリットの幅やスリット間の間隔が写真工程に使用する露光器の分解能より小さいのが好ましい。他の例としてはリフローが可能な感光膜を用いることである。つまり、透明領域と遮光領域だけを有した通常のマスクでリフロー可能な感光膜パターンを形成した後、リフローさせて感光膜が残留していない領域に流して薄い部分を形成する。
適切な工程条件を与えれば感光膜５２、５４の厚さの差のために下部層を選択的にエッチングすることができる。したがって、一連のエッチング段階を通じて図１４aに示したような複数のソース電極１７３を各々含む複数のデータ線１７１、複数のドレーン電極１７５及び複数の維持蓄電器用導電体１７７を形成し複数の突出部１６３を各々含む複数の線状抵抗性接触部材１６１及び複数の島型抵抗性接触部材１６５、１６７、そして複数の突出部１５４を含む複数の線状半導体１５１及び複数の島型半導体１５７を形成する。
説明の便宜上、配線領域（A）に位置した導電体層１７０、不純物非晶質シリコン層１６０、真性非晶質シリコン層１５０の部分を第１部分とし、チャンネル領域（C）に位置した導電体層１７０、不純物非晶質シリコン層１６０、真性非晶質シリコン層１５０の部分を第２部分とし、その他の領域（B）に位置した導電体層１７０、不純物非晶質シリコン層１６０、真性非晶質シリコン層１５０の部分を第３部分とする。
このような構造を形成する順序の第一例は次の通りである。
（１）その他の領域（B）に位置した導電体層１７０、不純物非晶質シリコン層１６０及び真性非晶質シリコン層１５０のそれぞれ第３部分を除去、
（２）チャンネル領域（C）に位置した感光膜の第２部分５４を除去、
（３）チャンネル領域（C）に位置した導電体層１７０及び不純物非晶質シリコン層１６０のそれぞれ第２部分を除去、そして
（４）配線領域（A）に位置した感光膜の第１部分５２を除去。
このような順序の他の例は次の通りである。
（１）その他の領域（B）に位置した導電体層１７０の第３部分除去、
（２）チャンネル領域（C）に位置した感光膜の第２部分５４除去、
（３）その他の領域（B）に位置した不純物非晶質シリコン層１６０及び真性非晶質シリコン層１５０の各第３部分を除去、
（４）チャンネル領域（C）に位置した導電体層１７０の第２部分除去、
（５）配線領域（A）に位置した感光膜の第１部分５２除去、そして
（６）チャンネル領域（C）に位置した不純物非晶質シリコン層１６０の第２部分除去。
ここでは第１例について説明する。
まず、図１５a及び１５bに示すように、その他の領域（B）に露出されている導電体層１７０の上部膜１７０qの第３部分を湿式エッチングで除去し、次に露出された下部膜１７０pの第３部分を異方性乾式エッチングで除去しその下部の不純物非晶質シリコン層１６０第３部分を露出させる。
維持蓄電器用導電体１７７がこの段階で完成され、図面符号１７４はデータ線１７１とドレーン電極１７５がまだついている状態の導電体である。乾式エッチングを使用するために感光膜５２、５４の上の部分がある程度の厚さで削られることもある。
図１６a及び１６bに示すように、その他の領域（B）に位置した不純物非晶質シリコン層１６０及びその下部の真性非晶質シリコン層１５０の第３部分を除去するとともに、チャンネル領域（C）の感光膜第２部分５４を除去して下の導電体１７４第２部分を露出させる。感光膜の第２部分５４の除去は不純物非晶質シリコン層１６０及び真性非晶質シリコン層１５０の第３部分の除去と同時に、または別途に行なう。チャンネル領域（C）に残っている第２部分５４のクズはアッシング（灰化処理）で除去する。
この段階で線状及び島型真性半導体１５１、１５７と島型抵抗性接触部材１６７が完成される。そして図面符号１６４は線状抵抗性接触部材１６１と島型抵抗性接触部材１６５がまだついている状態にある線状の不純物非晶質シリコン層１６０を示し、これを以下では不純物半導体という。
ここで、導電体層１７０の下部膜１７０pとその下部の不純物非晶質シリコン層１６０と真性非晶質シリコン層１５０を連続して乾式エッチングすることによって製造工程を単純化することができ、この場合に同一エッチングチャンバーで三層１７０p、１６０、１５０に対する乾式エッチングを連続遂行するインシチュ（in-situ：其の場での）方法で行うことができるが、そうでなくてもよい。
上部膜１７０qと下部膜１７０ｐを連続して湿式エッチングする場合には上部膜１７０q のアンダーカットが激しくなって感光膜５２、５４が付着性が劣化するのでその後のエッチング工程をうまく行うことができず、本実施例のように上部膜１７０qだけを湿式エッチングして下部膜１７０pは乾式エッチングすればこのような問題が無くなる。
次に、図１７a及び１７bに示したようにチャンネル領域（C）に位置した導電体１７４及び線状の不純物半導体１６４の第２部分をエッチングして除去する。また、残っている感光膜第１部分５２も除去する。
この時、図１７bに示すようにチャンネル領域（C）に位置した線状真性半導体１５１の突出部１５４上の部分が除去されて厚さが薄くなることがあり、感光膜の第１部分５２もこの時ある程度は削られて薄くなる。
チャンネル領域（C）は他の部分との接触がない部分であるから、チャンネル領域（C）に位置した導電体１７４第２部分に対するエッチングはその他の領域（B）でのエッチングとは異なっていかなる種類でも関係ない。つまり、上部膜１７４qと下部膜１７４pに全て湿式エッチングを適用したり乾式エッチングを適用してもよく、二つのうちのいずれか一つには湿式エッチング、他の一つには乾式エッチングを適用してもよい。ただし、下部膜１７４pに乾式エッチングを適用すればその下の不純物半導体１６４及び真性半導体１５１上に金属残留物が残って薄膜トランジスタの特性が低下することがあるので湿式エッチングを適用するのが好ましい。この変形として、乾式エッチングの後に、リンスのつもりで、短時間の湿式エッチングをしてもよい。
このようにすれば、導電体１７４の各々が一つのデータ線１７１と複数のドレーン電極１７５に分離されながら完成し、不純物半導体１６４の各々が一つの線状抵抗性接触部材１６１と複数の島型抵抗性接触部材１６５に分けられて完成される。
図１８a及び１８bに示すように、窒化シリコンをCVD方法で約２５０℃以上で蒸着したり、平坦化特性に優れたアクリル系の有機絶縁物質を塗布したり、a-Si:C:O膜またはa-Si:O:F膜などを含む低誘電率絶縁物質をPECVD方法で積層して保護膜１８０を形成した後、保護膜１８０をゲート絶縁膜１４０とともにエッチングして複数の接触孔１８２、１８５、１８７、１８９を形成する。
最後に、図９乃至図１１に示すように、５００Å乃至１５００Å厚さのIZO層をスパッタリング方法で蒸着して写真エッチングし複数の画素電極１９０及び複数の接触補助部材９２、９７を形成する。IZOのエッチングは（HNO3/（NH4）2Ce（NO3）6/H2O）など、クロム用エッチング液を使用する湿式エッチングが好ましく、このエッチング液はアルミニウムを腐蝕させないためにデータ線１７１、ドレーン電極１７５、維持蓄電器用導電体１７７及びゲート線１２１が腐食されるのを防止することができる。
本実施例ではデータ線１７１、ドレーン電極１７５及び維持蓄電器用導電体１７７とその下部の抵抗性接触部材１６１、１６５、１６７及び半導体１５１、１５７を一つの写真工程で形成するので製造工程を単純化することができる。
図１９は本発明の他の実施例による薄膜トランジスタ表示板を示した配置図であり、図２０は図１９に示した薄膜トランジスタ表示板をXX-XX’線に沿って切って示した断面図である。
図１９及び図２０のように、本実施例による薄膜トランジスタ表示板の層状構造はほとんど図３及び図４に示した薄膜トランジスタ表示板の層状構造と同一である。つまり、基板１１０上に複数のゲート電極１２１及び複数の拡張部１２７を各々含む複数のゲート線１２１が形成されており、その上にゲート絶縁膜１４０、複数の突出部１５４を各々含む複数の線状半導体１５１、そして複数の突出部１６３を含む複数の線状抵抗性接触部材１６１及び複数の島型抵抗性接触部材１６５が順次に形成されている。抵抗性接触部材１６１、１６５上には複数のソース電極１７３を各々含む複数のデータ線１７１、複数のドレーン電極１７５、複数の維持蓄電器用導電体１７７が形成されていてその上に保護膜１８０が形成されている。保護膜１８０及び/またはゲート絶縁膜１４０には複数の接触孔１８２、１８５、１８７、１８９が形成されており、保護膜１８０上には複数の画素電極１９０と複数の接触補助部材９２、９７が形成されている。
図３及び図４に示した薄膜トランジスタ表示板とは異なって、ゲート線１２１が単一膜で構成されており、ゲート線１２１及びデータ線１７１の端部１２５、１７９、ドレーン電極及び維持蓄電器用導電体１７７を各々露出する接触孔１８２、１８９、１８５、１８７がこれらの縁を露出させない。また、データ線１７１の端部１７９には二つの孔または溝１８６が形成されており、この孔または溝１８６はゲート絶縁膜１４０にまで深くのびている。
この時、溝１８６の数は必要に応じてさらに多くしても少なくしてもよく、溝１８６の模様も長方形など多様に変形できる。
接触孔１８９に位置した接触補助部材９７は溝１８６の壁面に沿って連結されて凹凸を有する。このような凹凸はグロス検査をする時、接触補助部材９７に接触する探針のチップに大きい摩擦力を与えて滑らないようにする。グロス検査とは薄膜トランジスタ表示板を完成した後、ゲート線１２１、データ線１７１など信号線の断線または薄膜トランジスタの誤動作の有無を検査するためのものであって、探針チップを信号線１２１、１７１の端部１２５、１７９に接触させた後、検査信号を印加する方法で行なわれる。
図１９及び図２０に示した薄膜トランジスタ表示板を製造する方法について図２１a乃至図２２bと図１９及び図２０を参照して説明する。
図２１a及び２２aは図１９及び図２０に示した薄膜トランジスタ表示板を本発明の一実施例によって製造する方法の中間段階での薄膜トランジスタ表示板の配置図であり、図２１bは図２１aに示した薄膜トランジスタ表示板をXXIb-XXIb’線に沿って切断した断面図であり、図２２bは図２２aに示した薄膜トランジスタ表示板をXXIIb-XXIIb’線に沿って切断した断面図であって、図２１bの次の段階を示した図面である。
まず、図２１a及び図２１bに示すように、透明な絶縁基板１１０上に複数のゲート線１２３と複数の拡張部１２７を含む複数のゲート線１２１を形成しその上にゲート絶縁層１４０を形成した後、ゲート絶縁層１４０上に複数の突出部１５４を含む複数の線状真性半導体１５１と複数の不純物半導体１６４を形成する。次に、基板１１０上に二重膜構造を有して複数のソース電極１７３を含む複数のデータ線１７１、複数のドレーン電極１７５及び複数の維持蓄電器用導電体１７７を形成した後、これらに覆われずに露出された不純物半導体１６４部分を除去して複数の突出部１６３を各々含む複数の抵抗性接触部材１６３、１６５を完成する一方、その下の真性半導体１５１を露出させる。この時、データ線１７１の端部１７９には二つの溝１８６をおく。
図２２a及び２２bに示すように、基板１１０上に有する保護膜１８０を積層しゲート絶縁膜１４０とともにエッチングしてゲート線１２１の端部、ドレーン電極１７５、維持蓄電器用導電体１７７及びデータ線１７１の端部１７９を各々露出する複数の接触孔１８２、１８５、１８７、１８９を形成する。この中でデータ線１７１の端部１７９を露出する接触孔１８９は溝１８６を少なくとも一部露出するようにする。図面からは接触孔１８９が溝１８６より大きくて二つの溝１８６の縁が接触孔１８９の内側に位置する。この時、溝１８６を通じて露出されているゲート絶縁層１４０部分も除去される。
最後に、複数の画素電極１９０と複数の接触補助部材９２、９７を保護膜１８０上に形成する。
図２３は本発明の他の実施例による薄膜トランジスタ表示板の断面図であって、図１９に示した配置を有する薄膜トランジスタ表示板の例である。
本実施例による薄膜トランジスタ表示板の積層構造はほとんど図２０に示した薄膜トランジスタ表示板と同一である。
しかし、溝１８６がデータ線１７１の終わり部分１７９の上部膜１７９qにだけ空いている。
図２３に示した薄膜トランジスタ表示板を製造する方法について図２４aと図２４b及び図２５aと図２５bを参照して説明する。
図２４a及び図２４bは図２３に示した薄膜トランジスタ表示板を本発明の一実施例によって製造する方法の中間段階での薄膜トランジスタ表示板の断面図であり、図２５a及び図２５bは図２３に示した薄膜トランジスタ表示板を本発明の他の実施例によって製造する方法の中間段階での薄膜トランジスタ表示板の断面図である。
図２４a及び図２５aに示したように絶縁基板１１０上に複数のゲート電極１２３と複数の拡張部１２７を含む複数のゲート線１２１、ゲート絶縁層１４０、複数の突出部１５４を各々含む複数の線状真性半導体１５１、そして複数の不純物半導体１６４を形成した後、下部金属膜と上部金属膜を引き続き積層する。
図２４a及び２４bに示した実施例ではまず、図２４aに示したように上部膜上に溝１８６のパターンが備えられた感光膜６２を形成する。感光膜６２をエッチングマスクとして上部膜をエッチングし複数のソース電極１７３を含む複数のデータ線１７１、複数のドレーン電極１７５及び複数の維持蓄電器用導電体１７７の上部膜１７１q、１７５q、１７７qを形成し、感光膜６２を除去する。次に、図２４bに示すように、データ線１７１の端部１７９に備えられた溝１８６を覆う感光膜６４を形成した後、上部膜１７１q、１７５q、１７７qと感光膜６４をマスクとして下部膜１７０pをエッチングしデータ線１７１、ドレーン電極１７５及び維持蓄電器用導電体１７７を完成する。次に、露出された不純物半導体１６４部分と感光膜６４を除去する。
図２５a及び２５bに示した実施例ではまず、図２５aに示すように、溝１８６のパターンがない感光膜６６を上部膜上に形成した後、これをマスクとして上部膜と下部膜を順次にまたは同時にエッチングし、露出された不純物半導体１６４部分と感光膜６６を除去する。次に、図２５bに示すように溝１８６のパターンを有する感光膜６８を形成しこれをエッチングマスクとして上部膜１７１q、１７５q、１７７qをエッチングすることによって溝１８６を形成して感光膜６８を除去する。
最後に、図２３に示したように保護膜１８０を積層してゲート絶縁膜１４０とともにエッチングし接触孔１８２、１８５、１８７、１８９を完成した後、画素電極１９０及び接触補助部材９２、９７を形成する。
一方、維持蓄電器用導電体１７７は下部膜１７７pだけで構成されることもできる。この場合、図２４a及び図２４bに示した例では図２４aの感光膜６２が維持蓄電器用導電体１７７部分を覆わず、その代わりに図２４bの感光膜６４が維持蓄電器用導電体１７７部分を覆う。図２５a及び図２５bに示した例では図２５bの感光膜６８が維持蓄電器用導電体１７７部分を覆わない。
また、上部膜と下部膜のパターニングを位置によって厚さが異なる一つの感光膜（図示せず）だけを使用して行うこともできる。感光膜の厚さはデータ線１７１、ドレーン電極１７５及び維持蓄電器用導電体１７７の上で最も厚く、溝１８６上ではその次に厚く、残りの部分の上では最も薄いか、０である。
図２６は本発明の他の実施例による薄膜トランジスタ表示板の配置図であり、図２７及び図２８は各々図２６に示した薄膜トランジスタ表示板をXXVII-XXVII’線及びXXVIII-XXVIII’線に沿って切って示した断面図である。
図２６乃至図２８に示すに、本実施例による薄膜トランジスタ表示板の層状構造はほとんど図９乃至図１１に示した薄膜トランジスタ表示板と同一である。つまり、基板１１０上に複数のゲート電極１２７を含む複数のゲート線１２１と複数の維持電極線１３１が形成されており、その上にゲート絶縁膜１４０、複数の突出部１５４を含む複数の線状半導体１５１及び複数の島型半導体１５７、複数の突出部１６３を含む複数の線状抵抗性接触部材１６１及び複数の島型抵抗性接触部材１６５、１５７が形成されている。抵抗性接触部材１６１、１６５、１６７上には複数のソース電極１７３を各々含む複数のデータ線１７１、複数のドレーン電極１７５、複数の維持蓄電器用導電体１７７が各々形成されていてその上に保護膜１８０が形成されている。保護膜１８０及び/またはゲート絶縁膜１４０には複数の接触孔１８２、１８５、１８７、１８９が形成されており、保護膜１８０上には複数の画素電極１９０と複数の接触補助部材９２、９７が形成されている。
しかし、図９乃至図１１に示した薄膜トランジスタ表示板とは異なって、ゲート線１２１及び維持電極線１３１が単一膜からなっており、ゲート線１２１及びデータ線１７１の端部１２５、１７９、ドレーン電極及び維持蓄電器用導電体１７７を各々露出する接触孔１８２、１８９、１８５、１８７がこれらの縁を露出させない。また、データ線１２１の端部１７９には二つの溝１８６が形成されており、この溝１８６はゲート絶縁膜１４０にまでのびている。
上述したように、接触孔１８９に位置した接触補助部材９７は溝１８６の壁面に沿って連結されて凹凸を有するが、このような凹凸はグロス検査時に接触する探針チップに大きい摩擦力を与えて滑らないようにする。
図２９は本発明の他の実施例による薄膜トランジスタ表示板の構造を示した断面図であって、図２６に示した配置を有する薄膜トランジスタ表示板の例である。
本実施例による薄膜トランジスタ表示板の積層構造はほとんど図２７及び図２８に示した薄膜トランジスタ表示板と同一である。
しかし、溝１８６がデータ線１７１の終わり部分１７９の上部膜１７９qにだけ空いている。
以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態もまた本発明の権利範囲に属する。
３ 液晶層
４４、５０、６６、６８ 感光膜
５２ 感光膜の第１部分
５４ 感光膜の第２部分
７０ 基板
７２ｐ、１２１ｐ、１７１ｐ、１７４ｐ、１７５ｐ、１７７ｐ 下部膜
７２ｑ、１２１ｑ、１７１ｑ、１７４ｑ、１７５ｑ、１７７ｑ 上部膜
７４ 絶縁膜
７５ 接触孔
７６ IZO導電体
７８ レジスト膜
９２、９７ 接触補助部材
１００、２００ 表示板
１１０ 基板
１２１ ゲート線
１２３ ゲート電極
１２５ ゲート線の端部分
１２７ 拡張部
１３１ 維持電極線
１４０ ゲート絶縁膜
１５１、１５７、１５４ 半導体
１６０ 不純物非晶質シリコン層
１６１、１６５、１６３ 抵抗性接触部材
１７１ データ線
１７３ ソース電極
１７４ 導電体
１７５ ドレイン電極
１７７ 維持蓄電器用導電体
１７９ データ線の端部分
１８０ 保護膜
１８２、１８５、１８７、１８９ 接触孔
１８６ 溝または孔
１９０ 画素電極
２７０ 共通電極
ｄ 接触孔内周と下部膜縁との間隔

Claims (9)

  1. 絶縁基板と、
    前記絶縁基板上に形成されているゲート線と、
    前記基板上に形成されているゲート絶縁層と、
    前記ゲート絶縁層上に形成されている半導体層と、
    少なくとも一部は前記半導体層上部に位置するデータ線と、
    少なくとも一部は前記半導体層上部に位置し前記データ線と分離されているドレーン電極と、
    前記半導体層を覆っていて前記ドレーン電極を露出する第１接触孔、前記ゲート線の一部を露出する第２接触孔、前記データ線の一部を露出する第３接触孔を有する保護膜と、
    前記保護膜上に形成されていて前記第１接触孔を通じて前記ドレーン電極と連結される画素電極と、
    前記保護膜上に形成されていて前記第２接触孔を通じて前記ゲート線と連結されているゲート接触補助部材と、
    前記保護膜上に形成されていて前記第３接触孔を通じて前記データ線に連結されるデータ接触補助部材とを含み、
    前記データ接触補助部材は凹凸を有することを特徴とする薄膜トランジスタ表示板。
  2. 前記データ線はクロム層と前記クロム層上のアルミニウム層を含むことを特徴とする、請求項１に記載の薄膜トランジスタ表示板。
  3. 前記データ接触補助部材はIZOを含むことを特徴とする、請求項２に記載の薄膜トランジスタ表示板。
  4. 前記半導体層と前記データ線及び前記ドレーン電極の間に形成されていて前記データ線及び前記ドレーン電極と実質的に同一な平面模様を有する抵抗性接触部材をさらに含み、
    前記半導体層は前記データ線と前記ドレーン電極の間を除けば前記抵抗性接触部材と実質的に同一な平面模様を有することを特徴とする、請求項１に記載の薄膜トランジスタ表示板。
  5. 絶縁基板と、
    前記絶縁基板上に形成されているゲート電極と、
    前記ゲート電極上に形成されているゲート絶縁層と、
    前記ゲート電極と対応される前記ゲート絶縁層上に形成されている半導体層と、
    少なくとも一部が前記半導体層上部に位置し溝を有しているデータ線と、
    少なくとも一部は前記半導体層上部に位置し、前記データ線から分離されているドレーン電極と、
    前記半導体層を覆っており、前記ドレーン電極を露出する第１接触孔、前記データ線の溝を露出する第２接触孔を有する保護膜と、
    前記保護膜上に形成されていて前記第１接触孔を通じて前記ドレーン電極と連結される画素電極と、
    前記保護膜上に形成されていて前記第２接触孔を通じて前記データ線に連結されるデータ接触補助部材とを含み、
    前記データ接触補助部材は前記データ線の前記溝に沿って連結されることを特徴とする薄膜トランジスタ表示板。
  6. 前記データ線はクロム層と前記クロム層上のアルミニウム層を含むことを特徴とする、請求項５に記載の薄膜トランジスタ表示板。
  7. 前記データ接触補助部材はIZOを含むことを特徴とする、請求項６に記載の薄膜トランジスタ表示板。
  8. 前記アルミニウム層が前記溝を有することを特徴とする、請求項６に記載の薄膜トランジスタ表示板。
  9. 前記溝は前記基板を露出することを特徴とする、請求項５に記載の薄膜トランジスタ表示板。
JP2010161992A 2002-09-02 2010-07-16 半導体素子の接触部及びその製造方法並びに表示装置用薄膜トランジスタ表示板及びその製造方法 Expired - Fee Related JP5302275B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020020052509A KR100870014B1 (ko) 2002-09-02 2002-09-02 박막 트랜지스터 기판
KR2002-052509 2002-09-02
KR1020020053220A KR100870009B1 (ko) 2002-09-04 2002-09-04 배선의 접촉부 및 그 제조 방법과 이를 포함하는 박막트랜지스터 어레이 기판 및 그 제조 방법
KR2002-053220 2002-09-04

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003309757A Division JP2004096115A (ja) 2002-09-02 2003-09-02 半導体素子の接触部及びその製造方法並びに表示装置用薄膜トランジスタ表示板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010271732A true JP2010271732A (ja) 2010-12-02
JP5302275B2 JP5302275B2 (ja) 2013-10-02

Family

ID=31497749

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2003309757A Pending JP2004096115A (ja) 2002-09-02 2003-09-02 半導体素子の接触部及びその製造方法並びに表示装置用薄膜トランジスタ表示板及びその製造方法
JP2010161992A Expired - Fee Related JP5302275B2 (ja) 2002-09-02 2010-07-16 半導体素子の接触部及びその製造方法並びに表示装置用薄膜トランジスタ表示板及びその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2003309757A Pending JP2004096115A (ja) 2002-09-02 2003-09-02 半導体素子の接触部及びその製造方法並びに表示装置用薄膜トランジスタ表示板及びその製造方法

Country Status (6)

Country Link
US (2) US7294855B2 (ja)
EP (1) EP1394597B1 (ja)
JP (2) JP2004096115A (ja)
CN (1) CN100465704C (ja)
DE (1) DE60336441D1 (ja)
TW (1) TWI293138B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016195280A (ja) * 2011-02-24 2016-11-17 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8514340B2 (en) * 2002-11-08 2013-08-20 Lg Display Co., Ltd. Method of fabricating array substrate having double-layered patterns
JP4802462B2 (ja) * 2004-07-27 2011-10-26 三菱電機株式会社 薄膜トランジスタアレイ基板の製造方法
KR20060016920A (ko) * 2004-08-19 2006-02-23 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR100699995B1 (ko) * 2004-09-02 2007-03-26 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그 제조 방법
US7859606B2 (en) 2004-09-15 2010-12-28 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
TWI278090B (en) * 2004-10-21 2007-04-01 Int Rectifier Corp Solderable top metal for SiC device
KR101100883B1 (ko) * 2004-11-08 2012-01-02 삼성전자주식회사 박막 트랜지스터 표시판
US7786742B2 (en) * 2006-05-31 2010-08-31 Applied Materials, Inc. Prober for electronic device testing on large area substrates
US7602199B2 (en) * 2006-05-31 2009-10-13 Applied Materials, Inc. Mini-prober for TFT-LCD testing
KR20080019398A (ko) * 2006-08-28 2008-03-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101394434B1 (ko) * 2007-06-29 2014-05-15 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
KR101072379B1 (ko) * 2007-07-20 2011-10-11 엘지디스플레이 주식회사 리프트오프 방법 및 이를 이용한 액정표시장치용 어레이기판의 제조방법
CN101424837B (zh) * 2007-11-02 2010-08-25 上海中航光电子有限公司 液晶显示装置阵列基板的制造方法
KR20090110485A (ko) * 2008-04-18 2009-10-22 삼성전자주식회사 표시 기판, 이를 이용한 액정 표시 장치 및 어레이 기판의제조방법
CN101261962B (zh) * 2008-04-24 2010-08-18 友达光电股份有限公司 有源元件阵列基板及其制造方法
TWI500159B (zh) * 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101930930B (zh) * 2009-06-26 2012-01-25 比亚迪股份有限公司 一种在氧化铟锡玻璃基板上形成铬铝铬金属走线的方法
TWI830077B (zh) * 2009-08-07 2024-01-21 日商半導體能源研究所股份有限公司 半導體裝置
CN102034749B (zh) * 2009-09-25 2013-09-04 北京京东方光电科技有限公司 阵列基板及其制造方法
JP5275517B2 (ja) * 2010-07-21 2013-08-28 シャープ株式会社 基板及びその製造方法、表示装置
JP5848918B2 (ja) 2010-09-03 2016-01-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101750430B1 (ko) * 2010-11-29 2017-06-26 삼성디스플레이 주식회사 박막 트랜지스터 표시판의 제조 방법
KR20210034703A (ko) * 2011-01-28 2021-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법 및 반도체 장치
CN102446732A (zh) * 2011-11-29 2012-05-09 上海华力微电子有限公司 提高多次曝光稳定性的栅极返工工艺
KR20140020565A (ko) * 2012-08-09 2014-02-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
KR102290801B1 (ko) * 2013-06-21 2021-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2015228426A (ja) * 2014-06-02 2015-12-17 大日本印刷株式会社 配線部材
CN104865765B (zh) * 2015-06-19 2018-10-30 合肥鑫晟光电科技有限公司 阵列基板及制作方法、显示面板及制作方法和显示装置
CN105068325A (zh) * 2015-08-31 2015-11-18 深圳市华星光电技术有限公司 Psva型液晶显示面板
CN105116642B (zh) * 2015-09-24 2018-07-17 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
JP2017143108A (ja) * 2016-02-08 2017-08-17 株式会社ジャパンディスプレイ 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR102598970B1 (ko) * 2016-07-29 2023-11-06 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
CN106206324B (zh) * 2016-08-31 2019-03-26 深圳市华星光电技术有限公司 一种金属绝缘层半导体结构的制造方法
CN107037655A (zh) * 2017-05-26 2017-08-11 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示器件
JP7456773B2 (ja) * 2019-07-16 2024-03-27 京東方科技集團股▲ふん▼有限公司 アレイ基板、ディスプレイパネル、表示装置及びアレイ基板の製造方法
CN111710652A (zh) * 2020-06-12 2020-09-25 信利(仁寿)高端显示科技有限公司 一种tft基板的连接孔制作方法及tft基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000199917A (ja) * 1998-10-26 2000-07-18 Sharp Corp 液晶表示装置の製造方法および液晶表示装置
JP2000221542A (ja) * 1999-01-29 2000-08-11 Fujitsu Ltd 薄膜トランジスタ基板
JP2001066639A (ja) * 1999-06-03 2001-03-16 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04253342A (ja) * 1991-01-29 1992-09-09 Oki Electric Ind Co Ltd 薄膜トランジスタアレイ基板
TW409194B (en) * 1995-11-28 2000-10-21 Sharp Kk Active matrix substrate and liquid crystal display apparatus and method for producing the same
KR100190023B1 (ko) * 1996-02-29 1999-06-01 윤종용 박막트랜지스터-액정표시장치 및 그 제조방법
KR100392909B1 (ko) * 1997-08-26 2004-03-22 엘지.필립스 엘시디 주식회사 박막트랜지스터및그의제조방법
KR100307385B1 (ko) 1997-03-05 2001-12-15 구본준, 론 위라하디락사 액정표시장치의구조및그제조방법
JP3102392B2 (ja) 1997-10-28 2000-10-23 日本電気株式会社 半導体デバイスおよびその製造方法
KR100316072B1 (ko) 1997-12-10 2002-11-27 엘지.필립스 엘시디 주식회사 액정 표시 장치 제조 방법 및 그 구조
KR100590742B1 (ko) * 1998-05-11 2007-04-25 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
JP2000267595A (ja) * 1999-03-15 2000-09-29 Toshiba Corp 表示装置用アレイ基板の製造方法
US6218221B1 (en) * 1999-05-27 2001-04-17 Chi Mei Optoelectronics Corp. Thin film transistor with a multi-metal structure and a method of manufacturing the same
KR100333273B1 (ko) * 1999-08-02 2002-04-24 구본준, 론 위라하디락사 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
US6885064B2 (en) * 2000-01-07 2005-04-26 Samsung Electronics Co., Ltd. Contact structure of wiring and a method for manufacturing the same
KR100366768B1 (ko) * 2000-04-19 2003-01-09 삼성전자 주식회사 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
JP4630420B2 (ja) * 2000-05-23 2011-02-09 ティーピーオー ホンコン ホールディング リミテッド パターン形成方法
KR100751185B1 (ko) * 2000-08-08 2007-08-22 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
JP4342711B2 (ja) * 2000-09-20 2009-10-14 株式会社日立製作所 液晶表示装置の製造方法
TWI220029B (en) * 2000-10-12 2004-08-01 Au Optronics Corp Thin film transistor liquid crystal display and its manufacturing method
KR100720095B1 (ko) * 2000-11-07 2007-05-18 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100729764B1 (ko) 2000-11-15 2007-06-20 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100750919B1 (ko) 2001-02-05 2007-08-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20020083249A (ko) * 2001-04-26 2002-11-02 삼성전자 주식회사 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100412619B1 (ko) * 2001-12-27 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000199917A (ja) * 1998-10-26 2000-07-18 Sharp Corp 液晶表示装置の製造方法および液晶表示装置
JP2000221542A (ja) * 1999-01-29 2000-08-11 Fujitsu Ltd 薄膜トランジスタ基板
JP2001066639A (ja) * 1999-06-03 2001-03-16 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016195280A (ja) * 2011-02-24 2016-11-17 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
CN100465704C (zh) 2009-03-04
US7294855B2 (en) 2007-11-13
EP1394597A3 (en) 2006-06-21
EP1394597B1 (en) 2011-03-23
US20040041149A1 (en) 2004-03-04
DE60336441D1 (de) 2011-05-05
JP5302275B2 (ja) 2013-10-02
EP1394597A2 (en) 2004-03-03
US20080044996A1 (en) 2008-02-21
CN1495478A (zh) 2004-05-12
US7883942B2 (en) 2011-02-08
TW200500759A (en) 2005-01-01
TWI293138B (en) 2008-02-01
JP2004096115A (ja) 2004-03-25

Similar Documents

Publication Publication Date Title
JP5302275B2 (ja) 半導体素子の接触部及びその製造方法並びに表示装置用薄膜トランジスタ表示板及びその製造方法
JP4883878B2 (ja) 配線の接触構造及びその製造方法とこれを含む薄膜トランジスタ基板及びその製造方法
US7649581B2 (en) Array substrate of an LCD comprising first and second gate insulating layers and method of fabricating the same
JP4754877B2 (ja) 液晶表示装置およびその製造方法
JP4544860B2 (ja) 半導体素子の接触部の製造方法、並びにこれを含む液晶表示装置用薄膜トランジスタアレイ基板の製造方法
US7666697B2 (en) Thin film transistor substrate and method of manufacturing the same
US20070138481A1 (en) Thin film transistor array panel and manufacturing method thereof
JP2005122182A (ja) 表示素子用の薄膜トランジスタ基板及び製造方法
US7422916B2 (en) Method of manufacturing thin film transistor panel
KR100886241B1 (ko) 액정표시소자의 제조방법
KR100799463B1 (ko) 액정표시장치 및 그 제조방법
JP2007013083A (ja) 薄膜トランジスタ基板及びその製造方法
JP4731897B2 (ja) 薄膜トランジスタ表示板とその製造方法
JP5329019B2 (ja) 薄膜トランジスタアレイ基板及びその製造方法
KR100874643B1 (ko) 액정표시소자 및 그 제조방법
JP2006078643A (ja) 半透過型液晶表示装置およびその製造方法
KR20020080559A (ko) 박막 트랜지스터 기판 및 그 제조 방법
JP4799926B2 (ja) 半透過型ｔｆｔアレイ基板、および半透過型液晶表示装置
JP2005026690A (ja) 薄膜トランジスタ表示板及びその製造方法
KR100656910B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20050055384A (ko) 액정표시패널 및 그 제조 방법
KR100625030B1 (ko) 액정표시소자의 제조방법
JP4863667B2 (ja) 液晶表示装置とその製造方法
KR20060059579A (ko) 박막 트랜지스터 기판의 제조방법
KR20040061206A (ko) 액정표시패널 및 그 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120713

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120713

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130620

R150 Certificate of patent or registration of utility model

Ref document number: 5302275

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees