CN106206324B - 一种金属绝缘层半导体结构的制造方法 - Google Patents

一种金属绝缘层半导体结构的制造方法 Download PDF

Info

Publication number
CN106206324B
CN106206324B CN201610795147.3A CN201610795147A CN106206324B CN 106206324 B CN106206324 B CN 106206324B CN 201610795147 A CN201610795147 A CN 201610795147A CN 106206324 B CN106206324 B CN 106206324B
Authority
CN
China
Prior art keywords
silicon film
crystal silicon
semiconductor structure
dielectric layer
non crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610795147.3A
Other languages
English (en)
Other versions
CN106206324A (zh
Inventor
磨光阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201610795147.3A priority Critical patent/CN106206324B/zh
Publication of CN106206324A publication Critical patent/CN106206324A/zh
Application granted granted Critical
Publication of CN106206324B publication Critical patent/CN106206324B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate

Abstract

本发明提出了一种金属绝缘层半导体结构的制造方法，该结构包括在基板上从内至外依次堆叠的氢化非晶硅薄膜、高浓度掺杂的N型氢化非晶硅薄膜、金属层和光刻胶层。该方法包括湿法蚀刻金属层的步骤，灰化光刻胶层、氢化非晶硅薄膜和高浓度掺杂的N型氢化非晶硅薄膜的步骤，干法蚀刻氢化非晶硅薄膜和高浓度掺杂的N型氢化非晶硅薄膜的步骤，湿法蚀刻金属层的步骤。使用该方法加工金属绝缘层半导体结构，能够减少导电层与金属层之间形成的寄生电容。本发明适用于金属绝缘层半导体结构的光掩膜。

Description

一种金属绝缘层半导体结构的制造方法
技术领域
本发明涉及光掩膜制造工艺领域，尤其涉及一种金属绝缘层半导体结构的制造方法。
背景技术
随着薄膜晶体管液晶显示屏的清晰度的提高，薄膜晶体管光掩膜的布线电路(TFTMask Layout)越来越密集。密集设置的金属线因互相重叠而形成大量的寄生电容。寄生电容的存在使得薄膜晶体管液晶显示屏的驱动电路的RC延时增大，耗能增加，甚至导致薄膜晶体管液晶显示屏出现残像、串扰和画面显示不良等问题。
图1为薄膜晶体管液晶显示屏的驱动原理图。如图1所示，DL为数据线，GL为栅极线，CL为电源线，G为薄膜晶体管的栅极，D为薄膜晶体管的漏极，S为薄膜晶体管的源极，H为存储电容，I为液晶电容。所述寄生电容包括数据线与栅极线重叠形成的电容A、栅极线与源极线重叠形成的电容B、电源线与源极线重叠形成的电容C、栅极线与漏极线重叠形成的电容E和栅极线与电源线重叠形成的电容F。
图2A是金属绝缘层半导体的结构示意图。如图2A所示，金属绝缘层半导体结构包括在基板5上从内至外依次堆叠的氢化非晶硅薄膜4、高浓度掺杂的N型氢化非晶硅薄膜3、金属层2和光刻胶层1。
现有金属绝缘层半导体结构的制造方法包括以下步骤：
步骤一，对金属层进行湿法蚀刻，蚀刻后的金属层的截面长度小于光刻胶层的截面长度，如图2B所示；
步骤二，对高浓度掺杂的N型氢化非晶硅薄膜和氢化非晶硅薄膜进行干法蚀刻，由于光刻胶层的保护作用，蚀刻后的高浓度掺杂的N型氢化非晶硅薄膜和氢化非晶硅薄膜的截面长度均等于光刻胶层的截面长度，如图2C所示；
步骤三，对光刻胶层进行灰化处理，灰化后的光刻胶层的截面长度等于金属层的截面长度，该步骤中的灰化处理不会对金属层、高浓度掺杂的N型氢化非晶硅薄膜和氢化非晶硅薄膜造成影响，如图2D所示；
步骤四，再次对金属层进行湿法蚀刻，如图2E所示；
步骤五，再次对光刻胶层进行灰化处理，灰化后的光刻胶层的长度稍大于金属层的截面长度，然后对高浓度掺杂的N型氢化非晶硅薄膜进行干法蚀刻，在光刻胶层的保护下，蚀刻后的高浓度掺杂的N型氢化非晶硅薄膜的截面长度的等于光刻胶层的截面长度，如图2F所示。
在薄膜晶体管微电驱动结构中，高浓度掺杂的N型氢化非晶硅薄膜和氢化非晶硅薄膜相对为导电层。通过上述方法得到的导电层的截面长度远大于金属层的截面长度，从而使得导电层与金属层之间易产生额外的寄生电容。
发明内容
针对上述现有技术中的问题，本发明提出了一种金属绝缘层半导体结构的制造方法。
本发明所述的一种金属绝缘层半导体结构的制造方法，所述金属绝缘层半导体结构包括在基板上从内至外依次堆叠的氢化非晶硅薄膜、高浓度掺杂的N型氢化非晶硅薄膜、金属层和光刻胶层，所述制造方法包括以下步骤：
第一次湿法蚀刻金属层，使其截面长度等于D1；
第一次灰化光刻胶层、氢化非晶硅薄膜和高浓度掺杂的N型氢化非晶硅薄膜，使光刻胶层的截面长度等于D2，氢化非晶硅薄膜和高浓度掺杂的N型氢化非晶硅薄膜的截面长度均等于D3；
第一次干法蚀刻氢化非晶硅薄膜和高浓度掺杂的N型氢化非晶硅薄膜，使氢化非晶硅薄膜和高浓度掺杂的N型氢化非晶硅薄膜的截面长度均等于D4；
第二次湿法蚀刻金属层，使其截面长度等于D5；
第二次灰化光刻胶层，使其截面长度等于D6，第二次干法蚀刻氢化非晶硅薄膜和高浓度掺杂的N型氢化非晶硅薄膜，使高浓度掺杂的N型氢化非晶硅薄膜的截面长度等于D7，氢化非晶硅薄膜的截面长度等于D8。
在一个实施方式中，D2≥D1。
在一个实施方式中，D3＞D2。
在一个实施方式中，D4＝D2。实施方式中，D6≥D5。
实施方式中，D7＞D6。
实施方式中，D8＞D7。
优选的是，D3＞D1＝D2＝D4＞D8＞D7＞D6＝D5。
使用本发明所述的一种金属绝缘层半导体结构的制造方法，能够降低导电层与金属层的相对横截面的残余量，减少导电层与源极线和电源线的相对截面面积，增大导电层与金属层间距，减少导电层与金属层之间形成的寄生电容。
上述技术特征可以各种适合的方式组合或由等效的技术特征来替代，只要能够达到本发明的目的。
附图说明
在下文中将基于实施例并参考附图来对本发明进行更详细的描述。其中：
图1是背景技术中提到的薄膜晶体管液晶显示屏的驱动原理图；
图2A是背景技术中提到的金属绝缘层半导体的结构示意图；
图2B是背景技术中实施步骤一所得到的金属绝缘层半导体的结构示意图；
图2C是背景技术中实施步骤二所得到的金属绝缘层半导体的结构示意图；
图2D是背景技术中实施步骤三所得到的金属绝缘层半导体的结构示意图；
图2E是背景技术中实施步骤四所得到的金属绝缘层半导体的结构示意图；
图2F是背景技术中实施步骤五所得到的金属绝缘层半导体的结构示意图；
图3A是实施例中实施步骤一所得到的金属绝缘层半导体的结构示意图；
图3B是实施例中实施步骤二所得到的金属绝缘层半导体的结构示意图；
图3C是实施例中实施步骤三所得到的金属绝缘层半导体的结构示意图；
图3D是实施例中实施步骤四所得到的金属绝缘层半导体的结构示意图；
图3E是实施例中实施步骤五所得到的金属绝缘层半导体的结构示意图；
图4是采用现有制造方法加工的金属绝缘层半导体结构中导电层与金属层的相对横截面积对比图，7为导电层；
图5是采用实施例所述的一种金属绝缘层半导体结构的制造方法加工的金属绝缘层半导体结构中导电层与金属层的相对横截面积对比图。
在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例。
具体实施方式
下面将结合附图对本发明所述的一种金属绝缘层半导体结构的制造方法作进一步说明。
本实施例所述的一种金属绝缘层半导体结构的制造方法，如图2A所示，金属绝缘层半导体结构包括在基板5上从内至外依次堆叠的氢化非晶硅薄膜4、高浓度掺杂的N型氢化非晶硅薄膜3、金属层2和光刻胶层1，所述制造方法包括以下步骤：
步骤一，第一次湿法蚀刻金属层2，使其截面长度等于D1，如图3A所示；
步骤二，第一次灰化光刻胶层1、氢化非晶硅薄膜4和高浓度掺杂的N型氢化非晶硅薄膜3，使光刻胶层1的截面长度等于D2，氢化非晶硅薄膜4和高浓度掺杂的N型氢化非晶硅薄膜3的截面长度均等于D3，如图3B所示；
步骤三，第一次干法蚀刻氢化非晶硅薄膜4和高浓度掺杂的N型氢化非晶硅薄膜3，使氢化非晶硅薄膜4和高浓度掺杂的N型氢化非晶硅薄膜3的截面长度均等于D4，如图3C所示；
步骤四，第二次湿法蚀刻金属层2，使其截面长度等于D5，如图3D所示；
步骤五，第二次灰化光刻胶层1，使其截面长度等于D6，第二次干法蚀刻氢化非晶硅薄膜4和高浓度掺杂的N型氢化非晶硅薄膜3，使高浓度掺杂的N型氢化非晶硅薄膜3的截面长度等于D7，氢化非晶硅薄膜4的截面长度等于D8，如图3E所示；
D3＞D1＝D2＝D4＞D8＞D7＞D6＝D5。
如图4和图5所示，改善前的导电层7截面超出金属层2截面的轮廓较明显，改善后的导电层7截面突出的轮廓较不明显，沟道内的导电层7与金属层2截面基本持平。
最早的蚀刻技术是利用特定的溶液与薄膜发生化学反应来去除薄膜未被光阻覆盖的部分，这种蚀刻方式也就是所谓的湿法蚀刻。因为湿法蚀刻是利用化学反应来进行薄膜的去除，而化学反应本身不具有方向性，因此湿法蚀刻的过程为等向性，一般而言，湿法蚀刻适用于定义3微米以上的线宽。
湿法蚀刻的过程可分为三个步骤：
1)化学蚀刻液扩散至待蚀刻材料的表面；
2)化学蚀刻液与待蚀刻材料发生化学反应；
3)反应后的产物从蚀刻材料的表面扩散至溶液中，并随溶液排出。
大部分的湿法蚀刻过程包含多个化学反应步骤，但最常发生的反应是将待蚀刻层表面先予以氧化，再将此氧化层溶解，并随溶液排出，如此反复进行以达到蚀刻的效果。
湿法蚀刻的速率可通过改变溶液浓度及温度的方式予以控制。溶液浓度可改变反应物质到达及离开待蚀刻物表面的速率，一般而言，当溶液浓度增加时，蚀刻速率将会提高。而提高溶液温度可加速化学反应速率，进而加速蚀刻速率。
干法蚀刻是用等离子体进行薄膜蚀刻的技术。当气体以等离子体形式存在时，它具备两个特点：一方面等离子体中的这些气体化学活性比常态下时要强很多，根据被蚀刻材料的不同，选择合适的气体，就可以更快地与材料进行反应，实现蚀刻去除的目的；另一方面，还可以利用电场对等离子体进行引导和加速，使其具备一定能量，当其轰击被蚀刻物的表面时，会将被蚀刻物材料的原子击出，从而达到利用物理上的能量转移来实现蚀刻的目的。因此，干法蚀刻是晶圆片表面物理和化学两种过程平衡的结果。
干法蚀刻工艺可分为物理性蚀刻与化学性蚀刻两种方式。物理性蚀刻是利用辉光放电将气体电离成带正电的离子，再利用偏压将离子加速，溅击在被蚀刻物的表面而将被蚀刻物的原子击出，该过程完全是物理上的能量转移，故称为物理性蚀刻。其特色在于，具有非常好的方向性，可获得接近垂直的蚀刻轮廓。但是由于离子是全面均匀地溅射在被蚀刻物上，所以光刻胶和被蚀刻材料同时被蚀刻，造成蚀刻选择性偏低。同时，被击出的物质并非挥发性物质，这些物质容易二次沉积在被蚀刻薄膜的表面及其侧壁上。因此，在超大规模集成化制作工艺中，很少使用完全物理方式的干法蚀刻方法。
化学性蚀刻又称为等离子体蚀刻(PLASMA Etching，PE)，是利用等离子体将蚀刻气体电离并形成带电离子、分子及反应性很强的原子团，它们扩散到被蚀刻薄膜表面后与被蚀刻薄膜的表面原子反应生成具有挥发性的反应产物，并被真空设备抽离反应腔。因这种反应完全利用化学反应，故称为化学性蚀刻。这种蚀刻方式与前面所讲的湿法蚀刻类似，只是反应物与产物的状态从液态改为气态，并以等离子体来加快反应速率。因此，化学性干法蚀刻具有与湿法蚀刻类似的优点与缺点，即具有较高的掩膜/底层的选择比及等向性。鉴于化学性蚀刻等向性的缺点，在半导体工艺中，只在蚀刻不需要图形转移的步骤中应用纯化学蚀刻方法。
使用最为广泛的干法蚀刻是结合物理性的离子轰击与化学反应的反应离子蚀刻(RIE)。这种方式兼具非等向性与高蚀刻选择比的双重优点。蚀刻的进行主要靠化学反应来实现，加入离子轰击的作用有两方面：
1)破坏被蚀刻材质表面的化学键以提高反应速率。
2)将二次沉积在被蚀刻薄膜表面的产物或聚合物打掉，以使被蚀刻表面能充分与蚀刻气体接触。由于在表面的二次沉积物可被离子打掉，而在侧壁上的二次沉积物未受到离子的轰击，可以保留下来阻隔蚀刻表面与反应气体的接触、使得侧壁不受蚀刻，所以采用这种方式可以获得非等向性的蚀刻效果。
光刻胶(Photo Resist，PR)是一种经紫外曝光后能改变在显影液中可溶性的有机混合物，典型的光刻胶具有三种基本成分，这三种基本成分分别是树脂(聚合物材料)、感光剂和有机溶剂。光刻胶的物理性质为液体，干燥后能形成一层光刻胶膜。在晶圆的生产过程中，光刻胶的主要作用是保护其下的材料在离子注入或蚀刻中维持原有的状态；
半导体光刻胶去除工艺(PR Strip)，一般意义上说分成两种：传统的湿法去光刻胶和先进的干法去光刻胶，两者都是通过化学反应来去除光刻胶，进行的反应也都是各向同性；
半导体去光刻胶工艺的早期是将整盒晶圆一起浸入酸槽，由酸液将光刻胶去除。这种方法的优点是可以将光刻胶去除的很干净，但是缺点也同样明显，速度太慢，生产效率低，并且由于酸液的各向同性腐蚀，对多晶硅和金属蚀刻后去光刻胶的特征尺寸控制极为不利。所以，目前已经很少使用了，更多的是作为干法去光刻胶的一种补充，作为干法去光刻胶后的清洗存在于业界；
与传统的湿法去光刻胶相比，干法去光刻胶具有去胶灰化率高，可靠性高的优点。其工艺特点在于要经由等离子和气体扩散气进行真空腔体反应。由于光刻胶的主要成分是树脂、感光材料和有机溶剂，它们的分子结构都是长链型的碳、氢、氧组成，因此采用氧等离子体去胶工艺，即利用氧等离子体中的高反应活性的单原子氧与光刻胶中的碳氢氧高分子化合物发生聚合反应，从而生成易挥发的反应物，最终达到去除光刻胶层的目的。这个工艺，通常又被称为灰化工艺(PR Ashing)，灰化率(Ashing Rate，AR)即为衡量工艺的一个标准，即指单位时间内去除光刻胶的厚度。
虽然在本文中参照了特定的实施方式来描述本发明，但是应该理解的是，这些实施例仅仅是本发明的原理和应用的示例。因此应该理解的是，可以对示例性的实施例进行许多修改，并且可以设计出其他的布置，只要不偏离所附权利要求所限定的本发明的精神和范围。应该理解的是，可以通过不同于原始权利要求所描述的方式来结合不同的从属权利要求和本文中所述的特征。还可以理解的是，结合单独实施例所描述的特征可以使用在其他所述实施。

Claims (8)

1.一种金属绝缘层半导体结构的制造方法，所述金属绝缘层半导体结构包括在基板上从内至外依次堆叠的氢化非晶硅薄膜、高浓度掺杂的N型氢化非晶硅薄膜、金属层和光刻胶层，其特征在于：所述制造方法包括以下步骤：
第一次湿法蚀刻金属层，使其截面长度等于D1，
第一次灰化光刻胶层、氢化非晶硅薄膜和高浓度掺杂的N型氢化非晶硅薄膜，使光刻胶层的截面长度等于D2，氢化非晶硅薄膜和高浓度掺杂的N型氢化非晶硅薄膜的截面长度均等于D3，
第一次干法蚀刻氢化非晶硅薄膜和高浓度掺杂的N型氢化非晶硅薄膜，使氢化非晶硅薄膜和高浓度掺杂的N型氢化非晶硅薄膜的截面长度均等于D4，
第二次湿法蚀刻金属层，使其截面长度等于D5，
第二次灰化光刻胶层，使其截面长度等于D6，第二次干法蚀刻氢化非晶硅薄膜和高浓度掺杂的N型氢化非晶硅薄膜，使高浓度掺杂的N型氢化非晶硅薄膜的截面长度等于D7，氢化非晶硅薄膜的截面长度等于D8。
2.根据权利要求1所述的金属绝缘层半导体结构的制造方法，其特征在于：D2≥D1。
3.根据权利要求2所述的金属绝缘层半导体结构的制造方法，其特征在于：D3＞D2。
4.根据权利要求3所述的金属绝缘层半导体结构的制造方法，其特征在于：D4＝D2。
5.根据权利要求4所述的金属绝缘层半导体结构的制造方法，其特征在于：D6≥D5。
6.根据权利要求5所述的金属绝缘层半导体结构的制造方法，其特征在于：D7＞D6。
7.根据权利要求6所述的金属绝缘层半导体结构的制造方法，其特征在于：D8＞D7。
8.根据权利要求1所述的金属绝缘层半导体结构的制造方法，其特征在于：D3＞D1＝D2＝D4＞D8＞D7＞D6＝D5。
CN201610795147.3A 2016-08-31 2016-08-31 一种金属绝缘层半导体结构的制造方法 Active CN106206324B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610795147.3A CN106206324B (zh) 2016-08-31 2016-08-31 一种金属绝缘层半导体结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610795147.3A CN106206324B (zh) 2016-08-31 2016-08-31 一种金属绝缘层半导体结构的制造方法

Publications (2)

Publication Number Publication Date
CN106206324A CN106206324A (zh) 2016-12-07
CN106206324B true CN106206324B (zh) 2019-03-26

Family

ID=58086407

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610795147.3A Active CN106206324B (zh) 2016-08-31 2016-08-31 一种金属绝缘层半导体结构的制造方法

Country Status (1)

Country Link
CN (1) CN106206324B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110120426B (zh) * 2018-02-07 2023-01-10 南京京东方显示技术有限公司 一种薄膜晶体管的制造方法及薄膜晶体管

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1495478A (zh) * 2002-09-02 2004-05-12 ���ǵ�����ʽ���� 触点结构及制造方法，薄膜晶体管阵列面板及制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6524876B1 (en) * 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
JP2003202589A (ja) * 2001-12-28 2003-07-18 Fujitsu Display Technologies Corp 液晶表示装置及びその製造方法
KR20060081470A (ko) * 2005-01-07 2006-07-13 삼성전자주식회사 박막트랜지스터 기판과 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1495478A (zh) * 2002-09-02 2004-05-12 ���ǵ�����ʽ���� 触点结构及制造方法，薄膜晶体管阵列面板及制造方法

Also Published As

Publication number Publication date
CN106206324A (zh) 2016-12-07

Similar Documents

Publication Publication Date Title
JP6017600B2 (ja) 複数の膜を有するスペーサを形成するエッチング方法
US9384992B2 (en) Plasma processing method
CN101833239B (zh) 基板处理方法
JP2003077900A (ja) 半導体装置の製造方法
TW201724175A (zh) 製造半導體元件的方法
CN106298790B (zh) 快闪存储器的形成方法
CN106206324B (zh) 一种金属绝缘层半导体结构的制造方法
CN104347513B (zh) 用于改进的栅极间隔件控制的利用多层外延硬掩膜的cmos制造方法
CN102201365A (zh) 用于制造半导体器件的方法
JP2015170763A (ja) 半導体装置の製造方法
CN102915953A (zh) 无定形碳膜的处理方法，开口的形成方法
CN101676799A (zh) 基材的蚀刻方法
KR20050016077A (ko) 고유전율 막의 정확한 패터닝
KR20020009188A (ko) 반도체 제조에서의 식각 방법
CN102243995A (zh) 高压工艺中不同厚度栅氧的集成方法
KR100587677B1 (ko) 전계효과 트랜지스터 구조 및 그의 제조방법
TW201620006A (zh) 半導體裝置之製造方法
CN104022034A (zh) 半导体结构的形成方法
CN101399192A (zh) 栅极及nmos晶体管的制作方法
CN109585290B (zh) 半导体器件及其形成方法
CN103165451A (zh) 半导体器件的结构及制造方法
US10347487B2 (en) Cell contact
CN102468168B (zh) Mos晶体管的形成方法
CN101777485A (zh) 刻蚀方法
CN110676222A (zh) 显示基板的制造方法、显示基板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant