JP2015228426A - 配線部材 - Google Patents

配線部材 Download PDF

Info

Publication number
JP2015228426A
JP2015228426A JP2014113756A JP2014113756A JP2015228426A JP 2015228426 A JP2015228426 A JP 2015228426A JP 2014113756 A JP2014113756 A JP 2014113756A JP 2014113756 A JP2014113756 A JP 2014113756A JP 2015228426 A JP2015228426 A JP 2015228426A
Authority
JP
Japan
Prior art keywords
layer
contact hole
electrode
conductive layer
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014113756A
Other languages
English (en)
Inventor
充孝 永江
Mitsutaka Nagae
充孝 永江
健 冨野
Takeshi Tomino
健 冨野
直子 沖本
Naoko Okimoto
直子 沖本
慎也 藤本
Shinya Fujimoto
慎也 藤本
徹 三好
Toru Miyoshi
徹 三好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2014113756A priority Critical patent/JP2015228426A/ja
Publication of JP2015228426A publication Critical patent/JP2015228426A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】本発明は、コンタクトホール内での上部導電層の断線を抑制し、上部導電層および下部導電層の接続不良を抑制することが可能な配線部材を提供することを主目的とする。
【解決手段】本発明は、樹脂を含む第1樹脂層と、上記第1樹脂層上にパターン状に形成され、無機導電性材料を含む下部導電層と、上記第1樹脂層上に形成され、上記下部導電層上にコンタクトホールを有し、感光性樹脂を含む第2樹脂層と、上記第2樹脂層上に形成され、上記コンタクトホール内で上記下部導電層と接続され、導電性材料を含む上部導電層と、を有し、上記コンタクトホールの下端面内に上記下部導電層の端部が配置されており、上記コンタクトホールの上記下端面の外周に上記第1樹脂層と上記第2樹脂層とが接触している接触部分を有することを特徴とする配線部材を提供することにより、上記目的を達成する。
【選択図】図1

Description

本発明は、下部導電層、樹脂を含む絶縁層および上部導電層を有し、上記絶縁層に設けられたコンタクトホール内で下部導電層および上部導電層が接続された配線部材に関する。
樹脂を含む絶縁層を介して2つの電極が配置された配線部材は、例えば、半導体トランジスタや静電容量式のタッチパネルセンサ等の種々のデバイスに用いられている(例えば、特許文献1、2)。上記配線部材においては、通常、上記絶縁層にコンタクトホールを設け、上記コンタクトホール内で両電極を接続する構成が採用されている。
ここで、上記配線部材における上記コンタクトホールは、2つの電極を接続可能な任意の位置に形成することが可能であるが、通常は、両方の電極上にのみ形成されている。
また、上記コンタクトホールを有する絶縁層はフォトリソグラフィ法を用いて好適に形成することができる。具体的には、無機導電性材料を含む下部導電層を有する構成上に、感光性樹脂を含む感光性樹脂組成物を塗布して塗膜を形成した後、コンタクトホール部分をパターン状に露光した後、現像することにより絶縁層を形成することができる。
しかしながら、上記方法により得られた絶縁層においては、以下の問題がある。
すなわち、無機導電性材料を含む下部導電層と、感光性樹脂を含む塗膜とでは、両者の密着性を十分に図ることができず、現像時においてコンタクトホールに存在する現像液が下部導電層と塗膜との間に浸入しやすくなることから、コンタクトホールの下部導電層側において塗膜が過剰に現像され、コンタクトホールの縦断面形状が、逆テーパー形状または垂直形状になりやすいという問題がある。また、コンタクトホールの縦断面形状が逆テーパー形状または垂直形状を有する場合、絶縁層上に形成される上部導電層がコンタクトホールの側面に形成されない場合や、側面で断線して下部導電層と接続することが困難となる問題がある。
特開2012−138550号公報 特開2013−210732号公報
本発明は、上記実情に鑑みてなされたものであり、コンタクトホール内における上部導電層の断線を抑制し、上部導電層および下部導電層の接続不良を抑制することが可能な配線部材を提供することを主目的とする。
上記目的を達成するために、本発明は、樹脂を含む第1樹脂層と、上記第1樹脂層上にパターン状に形成され、無機導電性材料を含む下部導電層と、上記第1樹脂層上に形成され、上記下部導電層上にコンタクトホールを有し、感光性樹脂を含む第2樹脂層と、上記第2樹脂層上に形成され、上記コンタクトホール内で上記下部導電層と接続され、導電性材料を含む上部導電層と、を有し、上記コンタクトホールの下端面内に上記下部導電層の端部が配置されており、上記コンタクトホールの上記下端面の外周に上記第1樹脂層と上記第2樹脂層とが接触している接触部分を有することを特徴とする配線部材を提供する。
本発明によれば、上記コンタクトホールの下端面内に上記下部導電層の端部が配置されており、上記コンタクトホールの上記下端面の外周に上記第1樹脂層と上記第2樹脂層とが接触している接触部分を有することにより、コンタクトホールの縦断面形状を、上記接触部分において順テーパー形状となるようにすることができる。よって、コンタクトホール内において、上部導電層の断線を抑制することができ、下部導電層および上部導電層の接続不良を抑制することができる。
上記発明においては、上記上部導電層が、無機導電性材料を含むことが好ましい。ドライプロセスによる成膜法を用いて上部導電層を好適に形成することができ、上部導電層の断線を効果的に抑制することができるからである。
上記発明においては、上記上部導電層の平面視形状が、上記コンタクトホール全体と重なる形状であることが好ましい。上部導電層を用いて、コンタクトホールを埋めることができ、下部導電層との接続しやすくすることができるからである。
上記発明においては、上記配線部材が、基板と、上記基板上に形成されたソース電極およびドレイン電極と、上記ソース電極および上記ドレイン電極の間のチャネル領域において上記基板上に形成された有機半導体層と、上記ソース電極、上記ドレイン電極および上記有機半導体層を覆うように形成され、上記ドレイン電極上に形成されたコンタクトホールを有するゲート絶縁層と、上記ゲート絶縁層上に形成されたゲート電極と、上記ゲート絶縁層上に形成され上記コンタクトホール内で上記ドレイン電極と接続された中間電極とを有する有機半導体素子に用いられる配線部材であって、上記第1樹脂層が上記基板であり、上記下部導電層が上記ドレイン電極であり、上記第2樹脂層が上記ゲート絶縁層であり、上記上部導電層が上記中間電極であることが好ましい。
上記発明においては、上記配線部材が、基板と、上記基板上に形成されたソース電極およびドレイン電極と、上記ソース電極および上記ドレイン電極の間のチャネル領域において上記基板上に形成された有機半導体層と、上記ソース電極、上記ドレイン電極および上記有機半導体層を覆うように形成され、上記ドレイン電極上に形成されたコンタクトホールを有するゲート絶縁層と、上記ゲート絶縁層上に形成されたゲート電極と、上記ゲート絶縁層上に形成され上記コンタクトホール内で上記ドレイン電極と接続された中間電極と、上記中間電極を覆うように形成され上記中間電極上にコンタクトホールを有する誘電体層と、上記誘電体層上に形成され上記コンタクトホール内で上記中間電極と接続された外部入出力電極とを有する有機半導体素子に用いられる配線部材であって、上記第1樹脂層が上記ゲート絶縁層であり、上記下部導電層が上記中間電極であり、上記第2樹脂層が上記誘電体層であり、上記上部導電層が上記外部入出力電極であることが好ましい。
上記発明においては、上記配線部材が、基板と、上記基板上に形成されたソース電極およびドレイン電極と、上記ソース電極および上記ドレイン電極の間のチャネル領域において上記基板上に形成された有機半導体層と、上記ソース電極、上記ドレイン電極および上記有機半導体層を覆うように形成され、上記ドレイン電極上に形成されたコンタクトホールを有するゲート絶縁層と、上記ゲート絶縁層上に形成されたゲート電極と、上記ゲート電極上に形成され、上記ドレイン電極上に形成されたコンタクトホールを有する誘電体層と、上記誘電体層上に形成され、上記コンタクトホール内で上記ドレイン電極と接続された外部入出力電極とを有する有機半導体素子に用いられる配線部材であって、上記第1樹脂層が上記基板であり、上記下部導電層が上記ドレイン電極であり、上記第2樹脂層が上記ゲート絶縁層および誘電体層の積層体であり、上記上部導電層が上記外部入出力電極であることが好ましい。
上記発明においては、上記配線部材が、基板と、上記基板上に形成されたゲート電極と、上記ゲート電極を覆うように形成されたゲート絶縁層と、上記ゲート絶縁層上に形成されたソース電極およびドレイン電極と、上記ソース電極および上記ドレイン電極の間のチャネル領域において上記基板上に形成された有機半導体層と、上記ソース電極、上記ドレイン電極および上記有機半導体層を覆うように形成され、上記ドレイン電極上にコンタクトホールが形成された誘電体層と、上記誘電体層上に形成され、上記コンタクトホール内で上記ドレイン電極と接続された外部入出力電極とを有する有機半導体素子に用いられる配線部材であって、上記第1樹脂層が上記ゲート絶縁層であり、上記下部導電層が上記ドレイン電極であり、上記第2樹脂層が上記誘電体層であり、上記上部導電層が上記外部入出力電極であることが好ましい。
本発明の配線部材を有機半導体素子に用いることにより、コンタクトホール内での各電極の断線を抑制することができるからである。
本発明の配線部材は、コンタクトホール内における上部導電層の断線を抑制し、上部導電層および下部導電層の接続不良を抑制することが可能であるといった作用効果を奏する。
本発明の配線部材の一例を示す概略平面図および断面図である。 本発明におけるコンタクトホールおよび下部導電層の位置関係について説明する説明図である。 本発明におけるコンタクトホールおよび下部導電層の位置関係について説明する説明図である。 本発明の配線部材の他の例を示す概略断面図である。 本発明の配線部材の他の例を示す概略断面図である。 本発明の配線部材の他の例を示す概略断面図である。 本発明の配線部材の他の例を示す概略断面図である。 本発明の配線部材の他の例を示す概略断面図である。 従来の配線部材の一例を示す概略平面図および断面図である。 従来におけるコンタクトホールおよび下部導電層の位置関係について説明する説明図である。
以下、本発明の配線部材の詳細を説明する。
本発明の配線部材は、樹脂を含む第1樹脂層と、上記第1樹脂層上にパターン状に形成され、無機導電性材料を含む下部導電層と、上記第1樹脂層上に形成され、上記下部導電層上にコンタクトホールを有し、感光性樹脂を含む第2樹脂層と、上記第2樹脂層上に形成され、上記コンタクトホール内で上記下部導電層と接続され、導電性材料を含む上部導電層と、を有し、上記コンタクトホールの下端面内に上記下部導電層の端部が配置されており、上記コンタクトホールの上記下端面の外周に上記第1樹脂層と上記第2樹脂層とが接触している接触部分を有することを特徴とするものである。
本発明において、「コンタクトホールの下端面」とは、コンタクトホールの下部導電層側の開口部分をいう。また、「コンタクトホールの上端面」とは、コンタクトホールの上部導電層側の開口部分をいう。
本発明の配線部材について図を用いて説明する。
図1(a)は本発明の配線部材の一例を示す概略断面図であり、図1(b)は図1(a)のA−A線断面図である。また、図2(a)、(b)は図1(a)、(b)におけるコンタクトホールの下端面と下部導電層の位置関係について説明する説明図であり、図2(b)は図2(a)のA−A線断面図である。
図1(a)、(b)に示すように、本発明の配線部材10は、樹脂を含む第1樹脂層1と、第1樹脂層1上にパターン状に形成され、無機導電性材料を含む下部導電層2と、第1樹脂層1上に形成され、下部導電層2上にコンタクトホール3を有し、感光性樹脂を含む第2樹脂層4と、第2樹脂層4上に形成され、コンタクトホール3内で下部導電層2と接続され、導電性材料を含む上部導電層5と、を有する。
また、図2(a)、(b)に示すように、本発明においては、コンタクトホール3の下端面31内に、下部導電層2の端部が配置されており、コンタクトホール3の下端面31の外周に第1樹脂層1と第2樹脂層4とが接触している接触部分Xを有することを特徴とする。
なお、図1(a)において上部導電層5と重なるコンタクトホール3の位置については一点破線で示しており、図1(a)および図2(a)において、上部導電層または第2樹脂層と重なる下部導電層の形成位置については破線で示している。
本発明によれば、上記コンタクトホールの下端面内に上記下部導電層の端部が配置されており、上記コンタクトホールの上記下端面の外周に上記第1樹脂層と上記第2樹脂層とが接触している接触部分を有することにより、コンタクトホールの縦断面形状を、上記接触部分において順テーパー形状となるようにすることができる。よって、コンタクトホール内において、コンタクトホールの側面および下部導電層上に上部導電層を形成しやすくすることができ、下部導電層および上部導電層の接続不良を抑制することができる。
ここで、図9(a)、(b)および図10(a)、(b)に示すように、従来の配線部材10’においては、下部導電層および上部導電層上にのみコンタクトホールが配置されるように第2樹脂層4にコンタクトホール3’が形成されている。より具体的には、下部導電層2が形成されている領域にのみコンタクトホール3’が配置されるように、第2樹脂層4にコンタクトホール3’が形成されている。しかしながら、上述したように、無機導電性材料を含む下部導電層2と感光性樹脂を含む第2樹脂層4とでは、第2樹脂層4の形成時における両者の密着性を十分なものとすることが困難である場合があり、図9(b)および図10(b)に示すように、コンタクトホール3’の縦断面形状が逆テーパー形状や、図示はしないが垂直形状になるという問題がある。
なお、図9(a)、(b)は従来の配線部材の一例を示す概略平面図および断面図であり、図10(a)、(b)は図9(a)、(b)におけるコンタクトホールおよび下部導電層の位置関係について説明する説明図である。なお、図9(b)、図10(b)はそれぞれ図9(a)、図10(a)のA−A線断面図である。
これに対して、図1(a)、(b)および図2(a)、(b)に示すように、本発明の配線部材10は、上記コンタクトホール3の下端面31内に、下部導電層2の端部が配置されており、コンタクトホール3の下端面31の外周に第1樹脂層1と第2樹脂層4とが接触している接触部分Xを有することにより、コンタクトホール3の縦断面形状を、上記接触部分Xにおいて順テーパー形状となるようにすることができる。よって、コンタクトホール3内において、コンタクトホール3の側面に上部導電層5を形成しやすくすることができ、下部導電層2および上部導電層5の接続不良を抑制することができる。
また、本発明によれば、コンタクトホールの下端面と下部導電層の位置関係を調整することにより、第1樹脂層および第2樹脂層の密着性を利用して、コンタクトホールの縦断面形状を調整することができる。よって、従来から用いられる第2樹脂層と同様の方法を用いて、良好な縦断面形状を有するコンタクトホールを有する第2樹脂層を形成することができる。
以下、本発明の配線部材の各構成について説明する。
1.第2樹脂層
本発明における第2樹脂層は、第1樹脂層上に形成され、下部導電層上にコンタクトホールを有し、感光性樹脂を含むものである。
(1)コンタクトホール
本発明におけるコンタクトホールは、第2樹脂層に形成されるものであり、コンタクトホールの下端面内に下部導電層の端部が配置されており、コンタクトホールの下端面の外周に第1樹脂層と第2樹脂層とが接触している接触部分を有することを特徴とする。
コンタクトホールの下端面と、下部導電層との位置関係としては、コンタクトホールの下端面内に下部導電層の端部を配置することができる位置関係であれば特に限定されず、配線部材の用途等に応じて適宜選択することができる。
コンタクトホールの下端面と、下部導電層と位置関係としては、例えば、図2(a)に示すように、コンタクトホール3の下端面31内に、下部導電層2の一辺の端部が配置されていてもよい。例えば、図3(a)に示すように、コンタクトホールの下端面31内に、下部導電層2の角部が配置されていてもよい。また、例えば、下部導電層2がドット状等である場合は、図3(b)に示すように、コンタクトホールの下端面31内に下部導電層2の全周の端部が内包されて配置されていてもよい。また、例えば下部導電層2がライン状である場合は、図3(c)に示すように、コンタクトホールの下端面31内に、下部導電層2の対向する2辺の端部が配置されていてもよい。
なお、図3(a)〜(c)は、本発明におけるコンタクトホールの下端面と下部導電層との位置関係を説明する説明図である。図3(a)〜(c)において第2樹脂層の重なる下部導電層の形成位置については破線で示している。
本発明におけるコンタクトホールは、コンタクトホールの下端面の外周に第1樹脂層と第2樹脂層とが接触している接触部分を有することを特徴とする。また、上記構成を有することにより、コンタクトホールの縦断面形状を、上記接触部分において順テーパー形状となるようにすることができる。
ここで、「コンタクトホールの縦断面形状が、上記接触部分において順テーパー形状となる。」とは、第1樹脂層表面に対して垂直方向の断面形状において、コンタクトホールの下端面と上記接触部分におけるコンタクトホールの側面とのなす角度が、90°以上となることをいい、好ましくは91°〜179°の範囲内、より好ましくは100°〜150°の範囲内である。
なお、コンタクトホールの下端面と上記接触部分におけるコンタクトホールの側面とのなす角は、図2(a)においてαで示す角度をいう。
本発明においては、コンタクトホールの縦断面形状が上記接触部分において順テーパー形状を有していればよく、例えば、下部導電層と第2導電層とが接触する第2接触部分において垂直形状または逆テーパー形状を有していてもよい。
ここで、「コンタクトホールの縦断面形状が、上記第2接触部分において垂直形状または逆テーパー形状となる。」とは、第1樹脂層表面に対して垂直方向の断面形状において、コンタクトホールの下端面と第2接触部分におけるコンタクトホールの側面とのなす角度が、90°未満となることをいい、好ましくは30°〜89°の範囲内、より好ましくは30°〜60°の範囲内、さらに好ましくは30°〜45°の範囲内である。
なお、コンタクトホールの下端面と上記第2接触部分におけるコンタクトホールの側面とのなす角は、図2(b)においてβで示す角度をいう。
コンタクトホールの上端面および下部端面の平面視形状としては、本発明の配線部材の用途等に応じて適宜選択することができ、特に限定されず、一般的な配線部材に用いられるものと同様とすることができる。例えば、上記平面視形状としては、円形状、楕円形状、正方形状、長方形状、多角形状等を挙げることができる。
コンタクトホールの下端面の大きさとしては、下部導電層と上部導電層とを接続させることができれば特に限定されないが、例えば、5μm〜300μmの範囲内、なかでも10μm〜100μmの範囲内、特に20μm〜50μmの範囲内であることが好ましい。コンタクトホールの下端面の大きさが小さすぎる場合は、上部導電層を形成する際にコンタクトホールが詰まって下部導電層と上部導電層とを接続させることが困難となる可能性があるからである。また、コンタクトホールの下端面の大きさが大きすぎる場合は、コンタクトホール自体が大きくなり、配線部材の高精細化を図ることが困難となる可能性があるからである。また、上部導電層を形成するための導電性材料が多く必要となり、配線部材の製造コストが高くなる可能性があるからである。
コンタクトホールの上端面の大きさとしては、下部導電層と上部導電層とを接続させることができれば特に限定されないが、例えば、5μm〜300μmの範囲内、なかでも10μm〜100μmの範囲内、特に20μm〜50μmの範囲内であることが好ましい。コンタクトホールの上端面の大きさが小さすぎる場合は、上部導電層を形成する際にコンタクトホールが詰まって下部導電層と上部導電層とを接続させることが困難となる可能性があるからである。また、コンタクトホールの上端面の大きさが大きすぎる場合は、コンタクトホール自体が大きくなり、配線部材の高精細化を図ることが困難となる可能性があるからである。また、上部導電層を形成するための導電性材料が多く必要となり、配線部材の製造コストが高くなる可能性があるからである。
上記コンタクトホールの下端面およびコンタクトホールの側面のなす角の大きさ、上記コンタクトホールの上端面および下端面の大きさは、例えば、走査型電子顕微鏡(SEM)等の顕微鏡観察像を用い、上記観察像を計測して求めることができる。
また、上記コンタクトホールの上端面および下端面の大きさは、上記コンタクトホールの上端面および下端面の平面視形状が長辺および短辺を有する形状である場合は、長辺の長さをいう。
コンタクトホールの深さとしては、下部導電層および上部導電層を接続させることができれば特に限定されず、通常、第2樹脂層の厚みと同様である。
(2)第2樹脂層
第2樹脂層は、上述したコンタクトホールを有していればよく、例えば、第1樹脂層上の全面に形成されていてもよく、例えば、所定のパターン形状で形成されていてもよい。例えば、本発明の配線部材が表示装置に用いられるものである場合は、第2樹脂層が表示領域に対応する領域にパターン形状で形成されていてもよい。また、第2樹脂層は単層であってもよく、複数の樹脂層が積層されたものであってもよい。
第2樹脂層の厚みとしては、所望の絶縁性を示すことができれば特に限定されず、配線部材の用途等に応じて適宜選択することができる。第2樹脂層の厚みとしては、例えば、1μm〜50μmの範囲内、なかでも1μm〜20μmの範囲内、特に1μm〜5μmの範囲内であることが好ましい。第2樹脂層の厚みが薄すぎると、第1樹脂層上に良好に第2樹脂層を形成することが困難となる可能性があるからであり、第2樹脂層の厚みが厚すぎるとコンタクトホールを形成することが困難となる可能性があるからである。
本発明において、「厚み」は、一般的な測定方法によって得られる厚みをいう。厚みの測定方法としては、例えば、触針で表面をなぞり凹凸を検出することによって厚みを算出する触針式の方法や、分光反射スペクトルに基づいて厚みを算出する光学式の方法、走査型電子顕微鏡(SEM)等の顕微鏡観察像を用いた方法等を挙げることができる。なお、厚みとして、対象となる構成の複数箇所における厚み測定結果の平均値が用いられてもよい。
第2樹脂層は、感光性樹脂を含む。
上記感光性樹脂としては、一般的な配線部材に用いられるものと同様とすることができ、ネガ型感光性樹脂であってもよく、ポジ型感光性樹脂であってもよいが、通常、ネガ型感光性樹脂が好適に用いられる。
ネガ型感光性樹脂としては、一般的なネガ型感光性樹脂を用いることができ、例えば、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等を挙げることができる。また、ネガ型感光性樹脂としては、例えば、架橋型樹脂をベースとした化学増幅型感光性樹脂、具体的にはポリビニルフェノールに架橋剤を加え、さらに酸発生剤を加えた化学増幅型感光性樹脂等が挙げられる。また、アクリル系ネガ型感光性樹脂として、紫外線照射によりラジカル成分を発生する光重合開始剤と、分子内にアクリル基を有し、発生したラジカルにより重合反応を起こして硬化する成分と、その後の現像により未露光部が溶解可能となる官能基(例えば、アルカリ溶液による現像の場合は酸性基をもつ成分)とを含有するものを用いることができる。上記のアクリル基を有する成分のうち、比較的低分子量の多官能アクリル分子としては、ジペンタエリスリトールヘキサアクリレート(DPHA)、ジペンタエリスリトールペンタアクリレート(DPPA)、テトラメチルペンタトリアクリレート(TMPTA)等が挙げられる。また、高分子量の多官能アクリル分子としては、スチレン−アクリル酸−ベンジルメタクリレート共重合体の一部のカルボン酸基部分にエポキシ基を介してアクリル基を導入したポリマーや、メタクリル酸メチル−スチレン−アクリル酸共重合体等が挙げられる。
一方、ポジ型感光性樹脂としては、一般的なポジ型感光性樹脂を用いることができ、例えば、ノボラック樹脂をベース樹脂とした化学増幅型感光性樹脂等が挙げられる。
第2樹脂層は、必要に応じて、感光性樹脂以外の成分を含んでいてもよい。このような成分としては、例えば、本発明の配線部材が、有機半導体素子である場合、遮光性材料を挙げることができる。この場合、第2樹脂層は遮光層として用いられる。
遮光性材料としては、有機半導体層が吸収する波長であって、オフ電流の増加や有機半導体層の劣化の原因となる波長の光を遮蔽することができるものであれば特に限定されるものではない。このような遮光性材料としては、例えば光を吸収する材料を挙げることができ、具体的には有機半導体層が吸収する波長にもよるが、カーボンブラック、チタンブラック、黒色酸化鉄等の金属酸化物、硫化ビスマス等の金属硫化物、フタロシアニンブラック、ニグロシン、アニリンブラック、ペリレンブラック等の黒色有機顔料、赤、緑、青等の有彩色有機顔料の混合物等を挙げることができる。また、光を散乱する材料を用いることもでき、具体的には酸化珪素、酸化アルミニウム、硫酸バリウム、酸化チタン、チタン酸バリウム等の無機物の微粒子、アクリル系樹脂、ジビニルベンゼン系樹脂、ベンゾグアナミン系樹脂、スチレン系樹脂、メラミン系樹脂、アクリル−スチレン系樹脂、ポリカーボネート系樹脂、ポリエチレン系樹脂、ポリ塩化ビニル系樹脂等の有機物の微粒子、あるいは、これらの2種以上の混合系の微粒子を挙げることができる。
第2樹脂層の形成方法としては、一般的な感光性樹脂を用いた樹脂層の形成方法と同様とすることができ、例えば、フォトリソグラフィ法を挙げることができる。より具体的には、感光性樹脂を含む塗工液を第1樹脂層上に塗布して塗膜を形成し、上記塗膜を露光および現像してコンタクトホールを形成することにより、第2樹脂層を形成することができる。
上記塗工液は、必要に応じて溶媒等を含んでいてもよい。溶媒については、一般的な樹脂層の形成方法に用いられるものと同様とすることができる。
上記塗工液の塗布方法としては、一般的な塗布方法とすることができ、例えば、スピンコート法、ダイコート法、ロールコート法、バーコート法、LB法、ディップコート法、スプレーコート法、ブレードコート法、およびキャスト法等を挙げることができる。
露光方法および現像方法については、一般的なフォトリソグラフィ法に用いられる方法と同様とすることができるため、ここでの説明は省略する。
2.第1樹脂層
本発明における第1樹脂層は、樹脂を含むものである。また、第1樹脂層は、上述した第2樹脂層や下部導電層を支持するものである。
第1樹脂層の形態としては、その表面上に第2樹脂層および下部導電層を形成することができれば特に限定されない。例えば、支持基材上に第1樹脂層が形成されていてもよく、第1樹脂層が支持基材を兼ねていてもよい。
第1樹脂層は、樹脂を含むものである。
第1樹脂層が支持基材を兼ねる場合、樹脂としては、例えば、ポリエチレンテレフタラート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルホン(PES)、ポリイミド(PI)、ポリエーテルエーテルケトン(PEEK)、ポリカーボネート(PC)、ポリフェニレンサルファイド(PPS)およびポリエーテルイミド(PEI)等を挙げることができる。
また、第1樹脂層が支持基材上に形成されたものである場合、感光性樹脂、光硬化性樹脂、熱硬化性樹脂等を挙げることができる。感光性樹脂としては、上述した第2樹脂層の項で説明した感光性樹脂の中から適宜選択して用いることができる。
一方、光硬化性樹脂、熱硬化性樹脂としては、一般的なものを用いることができ、例えば、特開2012−222203号公報に挙げられたものを用いることができる。
第1樹脂層の厚みとしては、本発明の配線部材の用途に応じて適宜選択することができ、特に限定されない。例えば、第1樹脂層が、支持基材を兼ねる場合は、25μm〜200μmの範囲内、なかでも30μm〜150μmの範囲内、特に50μm〜125μmの範囲内であることが好ましい。
一方、第1樹脂層が支持基材上に形成されたものである場合は、0.1μm〜20μmの範囲内、なかでも1μm〜10μmの範囲内、特に1μm〜5μmの範囲内であることが好ましい。
第1樹脂層は、透明性を有していてもよく、透明性を有していていなくてもよい。
第1樹脂層が透明性を有する場合は、例えば、全光透過率が80%以上であることが好ましく、90%以上であることがより好ましい。ここで、第1樹脂層の全光透過率は、JIS K7361−1(プラスチック−透明材料の全光透過率の試験方法)により測定することができる。
第1樹脂層の形成方法としては、第2樹脂層および下部導電層を支持することができる第1樹脂層を形成することができれば特に限定されない。
例えば、第1樹脂層が支持基材を兼ねる場合は、市販のものを用いてもよい。
また、第1樹脂層が支持基材上に形成されたものである場合は、例えば、樹脂を含む塗工液を支持基材上に塗布し、硬化等の固化処理をすることにより形成することができる。
また、第1樹脂層は、フォトリソグラフィ法、印刷法等を用いて形成してもよい。
3.下部導電層
本発明における下部導電層は、上記第1樹脂層上にパターン状に形成され、無機導電性材料を含むものである。
下部導電層の平面視形状としては、コンタクトホールの下端面内に下部導電層の端部を配置することができる形状であれば特に限定されず、本発明の配線部材の用途等に応じて適宜選択することができる。例えば、ライン形状、電極パッドに用いられるパッド形状等を挙げることができる。
より具体的には、下部導電層の平面視形状としては、配線部材が有機半導体素子に用いられる場合は、ソース電極、ドレイン電極およびデータ配線の形状を挙げることができる。また、ゲート電極とともに形成される中間電極の形状を挙げることができる。
下部導電層の厚みとしては、所望の導電性を有することができれば特に限定されないが、例えば、30nm〜1000nmの範囲内、なかでも50nm〜500nmの範囲内、特に100nm〜300nmの範囲内であることが好ましい。
下部導電層の厚みが厚すぎると、コンタクトホール内において第1樹脂層および下部導電層の間で段差が形成されることにより、上部導電層および下部導電層を良好に形成することが困難となる可能性があるからである。また、下部導電層の厚みが薄すぎると良好な導電性を示すことが困難となる可能性があるからである。
下部導電層は無機導電性材料を含むものである。
本発明に用いられる無機導電性材料としては、所望の導電性を示すことができれば特に限定されず、例えば、例えば、Ta、Ti、Al、Zr、Cr、Nb、Hf、Mo、Au、Ag、Pt、Cu、Mo−Ta合金、Ag合金、Cu合金、Al合金等の金属材料、ITO(酸化インジウムスズ)、IZO(酸化インジウム亜鉛)等の透明導電性無機材料等を挙げることができる。
下部導電層の形成方法としては、一般的な導電層の形成方法と同様とすることができ、例えば、第1樹脂層の全面に上述した無機導電性材料を用いて導電層を成膜し、フォトリソグラフィ法等を用いてエッチングする方法を挙げることができる。
導電層の成膜方法としては、例えば、ドライプロセスによる成膜方法を好適に用いることができ、例えば、真空蒸着法、スパッタ法、イオンプレーティング法等を挙げることができる。
また、下部導電層の形成方法としては、上述した方法以外にも、例えば、金属マスクを用いてパターン状に成膜する方法、無機導電性材料を含むインクを用いて印刷法により形成する方法等を挙げることができる。
4.上部導電層
本発明における上部導電層は、上記第2樹脂層上に形成され、上記コンタクトホール内で上記下部導電層と接続され、導電性材料を含むものである。
上部導電層は、上記第2樹脂層上に形成することができ、上記コンタクトホール内で上記下部導電層と接続することができればよく、第2樹脂層上の全面に形成されていてもよく、第2樹脂層上にパターン状に形成されていてもよい。
上部導電層をパターン状に形成する場合、上部導電層の平面視形状としては、第2樹脂層上に形成することができ、コンタクトホール内で下部導電層と接続することが可能な形状であれば特に限定されず、本発明の配線部材の形状等に応じて適宜選択することができる。
上部導電層の平面視形状としては、コンタクトホールおよび下部導電層と少なくとも一部重なる形状であれば特に限定されないが、コンタクトホール全体と重なる形状であることが好ましい。上部導電層を用いて、コンタクトホールを埋めることができ、下部導電層との接続しやすくすることができるからである。
上部導電層の平面視形状としては、例えば、本発明の配線部材が有機半導体素子である場合は、外部入出力電極に対応するパターン形状を挙げることができる。
上部導電層の厚みとしては、所望の導電性を示すことができ、下部導電層と接続させることができれば特に限定されないが、例えば、30nm〜1μmの範囲内、なかでも50nm〜500nmの範囲内、特に100nm〜300nmの範囲内であることが好ましい。上部導電層の厚みが厚すぎると、導電性材料が多く必要となることから製造コストが高くなる可能性があるからである。また、上部導電層の厚みが薄すぎると良好な導電性を示すことが困難となる可能性があるからである。また、上述した範囲内においては、上部導電層はより薄いことが好ましい。上部導電層の厚みが薄いほど、コンタクトホールの縦断面形状による上部導電層の断線への影響が大きくなることから、本発明による作用効果を高く発揮することができるからである。
上部導電層は、導電性材料を含むものである。
導電性材料としては、上述した下部導電層に用いられる無機導電性材料を用いることができる。また、導電性材料としては、PEDOT/PSS(ポリエチレンジオキシチオフェン/ポリスチレンスルホン酸)等の導電性を有する有機材料を用いることもできる。
本発明においては、無機導電性材料を用いることがより好ましい。後述するドライプロセスによる成膜法を用いて上部導電層を好適に形成することができ、上部導電層の断線を効果的に抑制することができるからである。
上部導電層の形成方法としては、一般的な導電層の形成方法と同様とすることができ、例えば、上述した下部導電層の形成方法と同様の形成方法を用いることができる。
また、上部導電層の形成方法としては、導電性材料を含むインクを用いて、印刷法等を用いて形成することができる。
本発明においては、上部導電層がドライプロセスによる成膜方法を用いて形成されていることが好ましい。真空蒸着法等を用いて上部導電層を形成した場合は、コンタクトホールの縦断面形状による上部導電層の断線への影響が大きくなることから、本発明による作用効果を高く発揮することができるからである。
5.配線部材
本発明の配線部材は、上述した第1樹脂層、下部導電層、第2樹脂層および上部導電層を有していれば特に限定されない。
このような配線部材の用途としては、例えば、有機半導体素子、タッチパネルセンサ、RF−ID(Radio Frequency Identification)、有機エレクトロルミネッセンス素子等に用いることができる。本発明においては、なかでも、配線部材が有機半導体素子に用いられるものであることが好ましい。
以下、本発明の配線部材が、有機半導体素子に用いられるものである場合について説明する。
図4〜図8は本発明の配線部材の他の例を示す概略断面図であり、配線部材が有機半導体素子に用いられるものである例について示している。
図4に示すように、本発明の配線部材を適用可能な有機半導体素子40は、基板21と、基板21上に形成されたソース電極22およびドレイン電極23と、ソース電極22およびドレイン電極23の間のチャネル領域において基板21上に形成された有機半導体層24と、ソース電極22、ドレイン電極23および有機半導体層24を覆うように形成され、ドレイン電極23上にコンタクトホール3aを有するゲート絶縁層25と、ゲート絶縁層25上に形成されたゲート電極26と、ゲート絶縁層25上に形成され、コンタクトホール3a内でドレイン電極23と接続された中間電極27とを有するものである。
図4においては、基板21が第1樹脂層1に該当し、ドレイン電極23が下部導電層2に該当し、ゲート絶縁層25が第2樹脂層4に該当し、中間電極27が上部導電層5に該当する。また、コンタクトホール3aがコンタクトホール3に該当し、コンタクトホール3aの下端面の外周に基板21とゲート絶縁層25とが接触する接触部分X1を有する。
図5に示すように本発明の配線部材を適用可能な有機半導体素子40は、図4に示す有機半導体素子40にさらに、ゲート電極26および中間電極27上に形成され、中間電極27上に第2コンタクトホール3bを有するパッシベーション層28と、パッシベーション層28上に形成され第2コンタクトホール3b内で中間電極27と接続された外部入出力電極29とを有するものである。
図5に示すように、本発明においては、第2コンタクトホール3bの下端面内に中間電極27の端部が配置しており、第2コンタクトホール3bの下端面の外周にゲート絶縁層25とパッシベーション層28とが接触する接触部分X2を有していることがより好ましい。ゲート絶縁層、中間電極、パッシベーション層および外部入出力電極についても、本発明における第1樹脂層、下部導電層、第2樹脂層および上部導電層の位置関係とすることができるため、有機半導体素子における電極間の断線をより好適に抑制することができるからである。
図6に示すように本発明の配線部材を適用可能な有機半導体素子40は、基板21と、基板21上に形成されたソース電極22およびドレイン電極23と、ソース電極22およびドレイン電極23の間のチャネル領域において基板21上に形成された有機半導体層24と、ソース電極22、ドレイン電極23および有機半導体層24を覆うように形成され、ドレイン電極23上にコンタクトホール3を有するゲート絶縁層25と、ゲート絶縁層25上に形成されたゲート電極26と、ゲート電極を覆うように形成され、ドレイン電極上に形成されたコンタクトホール3を有するパッシベーション層28と、パッシベーション層28上に形成されコンタクトホール3内でドレイン電極23と接続された外部入出力電極29とを有するものである。
図6においては、基板21が第1樹脂層1に該当し、ドレイン電極23が下部導電層に該当し、ゲート絶縁層25およびパッシベーション層28の積層体が第2樹脂層4に該当し、外部入出力電極29が上部導電層5に該当する。
図7に示すように本発明の配線部材を適用可能な有機半導体素子40は、基板21と、基板21上に形成されたゲート電極26と、ゲート電極26を覆うように形成されたゲート絶縁層25と、ゲート絶縁層25上に形成されたソース電極22およびドレイン電極23と、ゲート絶縁層25上のソース電極22およびドレイン電極23の間のチャネル領域に形成された有機半導体層24と、ゲート絶縁層25上に形成され、ドレイン電極23上にコンタクトホール3aを有するパッシベーション層28と、パッシベーション層28上に形成され、コンタクトホール3a内でドレイン電極23と接続された外部入出力電極29とを有するものである。
図7においては、ゲート絶縁層25が第1樹脂層1に該当し、ドレイン電極23が下部導電層2に該当し、パッシベーション層28が第2樹脂層4に該当し、外部入出力電極29が上部導電層5に該当する。また、コンタクトホール3aが本発明におけるコンタクトホール3に該当し、コンタクトホール3aの下端面の外周にゲート絶縁層25とパッシベーション層28とが接触する接触部分X2を有する。
図8に示す有機半導体素子40に用いられる配線部材は、ゲート絶縁層25とパッシベーション層28との間に形成された遮光層30を有する例について示している。
なお、図8において説明していない符号については、図8で説明した内容と同様とすることができるため、ここでの説明は省略する。
以下、有機半導体素子における各構成について説明する。
なお、以下の説明において「有機トランジスタ」とは、ソース電極、ドレイン電極、有機半導体層およびゲート電極を有するものを指す。
(1)基板
基板は、有機半導体素子における各構成を支持するものである。
基板としては所定の自己支持性を備えるものであれば特に限定されるものではなく、有機半導体素子の用途等に応じて任意の機能を有する基板を用いることができる。基板としては、ガラス基板等の可撓性を有さないリジット基板、および樹脂からなるフィルム等の可撓性を有するフレキシブル基板を挙げることができる。
また、基板は単一層からなるものであってもよく、または、複数の層が積層された構成を有するものであってもよい。複数の層が積層された構成を有する基板としては、例えば、プラスチック樹脂からなる基板上に、硬化性樹脂を含む平坦化層が形成されたものを挙げることができる。プラスチック樹脂からなる基板上に硬化性樹脂組成物を塗布して平坦化層を形成することにより、プラスチック樹脂からなる基板に凹凸があっても表面を平坦化することができ、有機半導体素子内の断線などの欠陥を未然に防ぐことができる。
また、この場合、さらにバリア層を積層してもよい。シリコン酸化物などの絶縁性のバリア層であれば、基板表面及び上記平坦化層の下が好ましく、金属系バリア層であれば、上記平坦化層の下が好ましい。これにより、バリア層に傷が入ることがなくバリア性が維持できる。
基板の厚みは、通常、1mm以下であることが好ましく、中でも50μm〜700μmの範囲内であることが好ましい。なお、基板が複数の層が積層された構成を有するものである場合、上記厚みは各層の厚みの総和を意味する。
基板としては、本発明における第1樹脂層を用いることができる。なお、基板を第1樹脂層として用いられる場合は、通常、基板自体が樹脂を含むもの、または樹脂を含む平坦化層を有するものが用いられる。
(2)ソース電極およびドレイン電極
ソース電極およびドレイン電極は、ソース電極およびドレイン電極の間に所望のチャネル領域を有するように形成されるものである。
ソース電極およびドレイン電極の形成位置としては、本発明における有機半導体トランジスタの構造に応じて適宜選択することができ、例えば、図4等に示すように、有機半導体素子40がトップゲート型構造の有機半導体トランジスタを有する場合は、基板21上に形成されてもよく、図7等に示すように、有機半導体素子40がボトムゲート型構造の有機半導体トランジスタを有する場合は、ゲート絶縁層25上に形成されてもよい。
ソース電極およびドレイン電極間のチャネル領域の大きさは、有機半導体素子の用途等に応じて適宜選択されるものであり、特に限定されるものではない。
チャネル長さとしては、チャネル領域内に有機半導体層を形成可能な程度であれば特に限定されないが、1μm〜100μmの範囲内であることが好ましく、特に3μm〜50μmの範囲内、さらに5μm〜15μmの範囲内であることが好ましい。チャネル長さとは、ソース電極およびドレイン電極間の距離をいう。
ドレイン電極としては、本発明における下部導電層を用いることができる。また、ソース電極は、通常、ドレイン電極とともに形成される。
ドレイン電極に用いられる材料、厚み、形成方法については、上述した下部導電層の項で説明した内容と同様とすることができるため、ここでの説明は省略する。
(3)ゲート電極
ゲート電極の形成位置としては、本発明における有機半導体トランジスタの構造に応じて適宜選択することができ、例えば、図7等に示すように、有機半導体素子40がボトムゲート型構造の有機半導体トランジスタを有する場合はゲート絶縁層25上に形成されてもよく、図4等に示すように、有機半導体素子40がトップゲート構造の有機半導体トランジスタを有する場合は、基板21上に形成されてもよい。
有機半導体素子が、トップゲート構造の有機半導体トランジスタを有する場合は、ゲート電極とともに、図4等に示すように、ドレイン電極23に接続された中間電極27が形成されてもよい。この場合、中間電極に用いられる導電性材料としては、ゲート電極に用いられる導電性材料と同様とすることができる。
中間電極としては、本発明における下部導電層または上部導電層を用いることができる。また、中間電極は、通常、ゲート電極とともに形成される。
ゲート電極および中間電極に用いられる材料、厚み、形成方法については、上述した下部導電層または上部導電層の項で説明した内容と同様とすることができるため、ここでの説明は省略する。
(4)ゲート絶縁層
ゲート絶縁層は、ソース電極およびドレイン電極と、ゲート電極とを絶縁するものである。
ゲート絶縁層としては、本発明における第1樹脂層または第2樹脂層を用いることができる。
ゲート絶縁層の材料、厚みおよび形成方法については、上述した第1樹脂層または第2樹脂層の項で説明した内容と同様とすることができるため、ここでの説明は省略する。
(5)有機半導体層
有機半導体層は、上記基板上の上記ソース電極およびドレイン電極間のチャネル領域を含む領域に形成されるものである。また、有機半導体層は、有機半導体トランジスタに半導体特性を付与するものである。
有機半導体層の形成位置としては、有機半導体トランジスタの構造に応じて適宜決定される。具体的には、トップコンタクト型の有機半導体トランジスタの場合は、基板上に有機半導体層が形成され、有機半導体層上にソース電極およびドレイン電極が形成される。ボトムコンタクト型の有機半導体トランジスタの場合は、基板上に形成されたソース電極およびドレイン電極上に有機半導体層が形成される。
有機半導体層は、ソース電極およびドレイン電極の間のチャネル領域に形成されていれば特に限定されず、具体的なパターン形状等については、公知の有機半導体素子に用いられるものと同様とすることができるため、ここでの説明は省略する。
有機半導体層に用いられる有機半導体材料としては、所望の半導体特性を備える有機半導体層を得ることができれば特に限定されるものではなく、一般的に有機半導体トランジスタに用いられる有機半導体材料を用いることができる。このような有機半導体材料としては、例えば、π電子共役系の芳香族化合物、鎖式化合物、有機顔料、有機ケイ素化合物等を挙げることができる。より具体的には、ペンタセン等の低分子系有機半導体材料、および、ポリピロール、ポリ(N−置換ピロール)、ポリ(3−置換ピロール)、ポリ(3,4−二置換ピロール)等のポリピロール類、ポリチオフェン、ポリ(3−置換チオフェン)、ポリ(3,4−二置換チオフェン)、ポリベンゾチオフェン等のポリチオフェン類、ポリイソチアナフテン等のポリイソチアナフテン類、ポリチェニレンビニレン等のポリチェニレンビニレン類、ポリ(p−フェニレンビニレン)等のポリ(p−フェニレンビニレン)類、ポリアニリン、ポリ(N−置換アニリン)等のポリアニリン類、ポリアセチレン等のポリアセチレン類、ポリジアセチレン、ポリアズレン等のポリアズレン類等の高分子系有機半導体材料を挙げることができる。有機半導体材料は1種類のみであってもよく、2種類以上であってもよい。
有機半導体層の厚みは、所望の半導体特性が得られる程度であればよく、上記有機半導体材料の種類等に応じて適宜選択される。具体的に、有機半導体層の厚みは、1nm〜1000nmの範囲内であることが好ましく、特に5nm〜300nmの範囲内、さらに20nm〜100nmの範囲内であることが好ましい。有機半導体層の厚みが厚すぎると、本態様の有機半導体素子において、電流オフ時においても回り込み電流によってドレイン電流が生じ、これに起因してオフ電流が大きくなる場合があるからである。一方、有機半導体層の厚みが薄すぎると、有機半導体材料の種類によっては有機半導体層の半導体特性が不足する可能性があるからである。
有機半導体層の形成方法としては、一般的な有機半導体層の形成方法と同様とすることができる。例えば、ソース電極およびドレイン電極が形成された基板の全面に有機半導体層を形成した後、有機半導体層を真空紫外光を用いてエッチングする方法を挙げることができる。また、フォトリソグラフィ法や印刷法を用いることもできる。
(6)誘電体層
有機半導体素子においては、有機半導体層上に形成された誘電体層を有していてもよい。上記誘電体層としては、例えば、遮光層、パッシベーション層を挙げることができる。
(a)遮光層
有機半導体素子においては、有機半導体層上に形成された遮光層を有していてもよい。遮光層は、有機半導体層への光照射を防ぐために設けられるものである。遮光層が形成されていることにより、オフ電流の増加や有機半導体層の経時的劣化を抑制することができる。
また、遮光層としては、本発明における第2樹脂層を用いることができる。遮光層に用いられる材料、厚みおよび形成方法については、上述した第2樹脂層の項で説明した内容と同様とすることができるため、ここでの説明は省略する。
(b)パッシベーション層
有機半導体素子においては、有機半導体層上に形成されたパッシベーション層を有していてもよい。パッシベーション層は、空気中に存在する水分や酸素の作用により有機半導体層が劣化するのを防止するために設けられるものである。
また、上述した遮光層を有する場合は、遮光層上にパッシベーション層が形成されていることが好ましい。ここで、遮光層は絶縁性が不十分である場合がある。そのため、例えば、外部入出力電極として表示装置に用いられる画素電極を例に説明すると、画素電極と隣接する画素電極や配線との間にリーク電流が発生し、画素電極電位が保持できない場合がある。また、上記遮光層は誘電率が大きい場合があり、画素電極と配線間の寄生容量が大きくなり、配線からのノイズにより画素電極電位が変動する場合がある。また、上記遮光層は遮光性粒子を含有しているため、表面に凹凸を有している場合があり、遮光層表面に金属層を形成した場合、金属層のエッチング残渣が残りやすくなるなどの場合がある。このような場合に、パッシベーション層を形成することにより、絶縁性の低下、寄生容量の低下を抑制することができ、表面平坦性を確保することができるからである。
パッシベーション層としては、本発明における第2樹脂層を用いることができる。パッシベーション層に用いられる材料、厚みおよび形成方法については、上述した第2樹脂層の項で説明した内容と同様とすることができるため、ここでの説明は省略する。
(7)外部入出力電極
有機半導体素子は、ゲート絶縁層またはパッシベーション層上に形成された外部入出力電極を有していてもよい。
外部入出力電極としては、一般的な有機半導体素子に用いられるものと同様とすることができる。例えば、有機半導体素子を表示装置の駆動に用いる場合は、画素電極を挙げることができる。また、有機半導体素子を圧力センサーや温度センサーに用いる場合は、入力電極を挙げることができる。
外部入出力電極としては、本発明における上部導電層を用いることができる。外部入出力電極に用いられる材料、厚みおよび形成方法については、上述した上部導電層の項で説明した内容と同様とすることができるため、ここでの説明は省略する。
(8)その他の構成
本発明の配線部材が適用される有機半導体素子は、上述の構成を有していれば特に限定されず、他の構成を有していてもよい。
このような構成としては、例えば、ソース電極およびドレイン電極の形成面に形成されソース電極に接続されるデータ配線、有機半導体素子が表示装置に用いられ外部接続端子、検査用端子等を挙げることができる。
これらの構成については、一般的な有機半導体素子に用いられるものと同様とすることができるため、ここでの説明は省略する。
本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
以下に実施例および比較例を示し、本発明をさらに詳細に説明する。
[実施例]
0.7mm厚のガラス基板上にネガ型感光性樹脂をスピンコートにて塗布し150℃で30分間焼成し1μmの平坦化層を形成した。
次に全面にアルミニウムを厚み200nmでスパッタした。続いて、アルミニウムスパッタ膜上にポジ型フォトレジストをスピンコートにて塗布してレジスト層を形成し、フォトマスクを用いた露光および現像工程を経て、レジスト層をパターニングした。エッチング処理を施して、レジスト層が形成されていない部位のアルミニウムスパッタ膜をエッチングした後、レジスト層を除去した。これにより、ゲート電極を形成した。
次に、紫外線感光性アクリル系樹脂をスピンコートしてゲート絶縁層を形成し、フォトマスクを介した露光およびアルカリ現像工程を行い、ゲート絶縁層のパターニングを行った。次いで、150℃のオーブンにて30分間加熱硬化させ、膜厚1μmのゲート絶縁層を形成した。
上記ゲート絶縁層上に銀を厚み80nmでスパッタした。次に、銀スパッタ膜上にポジ型フォトレジストをスピンコートにて塗布してレジスト層を形成し、フォトマスクを用いた露光および現像工程を経て、レジスト層をパターニングした。次いで、エッチング処理を施して、レジスト層が形成されていない部位の銀スパッタ膜をエッチングした後、レジスト層を除去した。これにより、ソース電極およびドレイン電極を形成した。
次に、チオフェン系ポリマーをキシレンに固形分濃度1wt%にて溶解させた有機半導体のキシレン溶液を準備し、ソース電極およびドレイン電極を形成したゲート絶縁層上にスピンコートにて塗布し、厚み50nmの有機半導体層をゲート絶縁層上の全面に形成した。次いで、ポジ型レジストを有機半導体層上にスピンコートしてレジスト層を形成し、フォトマスクを介した露光およびアルカリ現像工程を行い、レジスト層をパターニングした。
次に、大気下で、波長172nm、照度3mW/cmの真空紫外線を60秒間照射し、レジスト層で覆われている部位以外の有機半導体層をエッチング除去し、有機半導体層のパターニングを行った。その後、レジスト層を除去した。
次に、紫外線感光性アクリル系樹脂をスピンコートしてパッシベーション層を形成し、フォトマスクを介した露光およびアルカリ現像工程を行い、ドレイン電極上にコンタクトホールが形成されるようにパッシベーション層のパターニングを行った。次いで、150℃のオーブンにて30分間加熱硬化させ、厚み3μmのパッシベーション層を形成した。この時のコンタクトホールの上端面および下端面は30μm×30μmの四角形状であった。また、下部のドレイン電極とコンタクトホールの下端面とが15μm×30μmの範囲で重なるように形成した。つまり残りのコンタクトホールの下端面の15μm×30μmの範囲は直下にゲート絶縁層がある状態で形成した。
次にコンタクトホール内、コンタクトホール内のドレイン電極上、およびパッシベーション層上の全面にアルミニウムを厚み200nmでスパッタした。続いて、アルミニウムスパッタ膜上にポジ型フォトレジストをスピンコートにて塗布してレジスト層を形成し、フォトマスクを用いた露光および現像工程を経て、レジスト層をパターニングした。エッチング処理を施して、レジスト層が形成されていない部位のアルミニウムスパッタ膜をエッチングした後、レジスト層を除去した。これにより、画素電極を形成した。以上の手順により、有機半導体素子を作製した。
上記有機半導体素子のドレイン電極と画素電極のコンタクトを確認した所、10個中10個とも抵抗値20Ωであり良好な導通を得た。
また、コンタクトホールにおけるゲート絶縁層およびパッシベーション層の接触部分の断面SEMを確認したところ、コンタクトホールの側面とのなす角は145°であり、パッシベーション層が順テーパー形状であった。
[比較例]
パッシベーション層を形成する際に、コンタクトホールの全ての範囲である30μm×30μmの範囲がドレイン電極上にのみ形成される配置としたこと以外は実施例と同様のプロセスで有機半導体素子を作製した。
上記有機半導体素子のドレイン電極と画素電極のコンタクトを確認したところ、10個中7個は抵抗値20Ωであったが、残りの3個に関しては導通を確認することができなかった。導通不良の場所の断面SEMを確認した所パッシベーション層が逆テーパーになり画素電極とコンタクトしていない事が確認された。
以上のことから、安定的にスルーホール形状を形成するには本案件のような構造が有効であることが確認された。
1 … 第1樹脂層
2 … 下部導電層
3、3’、3a … コンタクトホール
4 … 第2樹脂層
5 … 上部導電層
10 … 配線部材
31、31’ … 下端面
32 … 上端面
X、X1、X2 … 接触部分

Claims (7)

  1. 樹脂を含む第1樹脂層と、
    前記第1樹脂層上にパターン状に形成され、無機導電性材料を含む下部導電層と、
    前記第1樹脂層上に形成され、前記下部導電層上にコンタクトホールを有し、感光性樹脂を含む第2樹脂層と、
    前記第2樹脂層上に形成され、前記コンタクトホール内で前記下部導電層と接続され、導電性材料を含む上部導電層と、
    を有し、
    前記コンタクトホールの下端面内に前記下部導電層の端部が配置されており、前記コンタクトホールの前記下端面の外周に前記第1樹脂層と前記第2樹脂層とが接触している接触部分を有することを特徴とする配線部材。
  2. 前記上部導電層が、無機導電性材料を含むことを特徴とする請求項1に記載の配線部材。
  3. 前記上部導電層の平面視形状が、前記コンタクトホール全体と重なる形状であることを特徴とする請求項1または請求項2に記載の配線部材。
  4. 前記配線部材が、基板と、前記基板上に形成されたソース電極およびドレイン電極と、前記ソース電極および前記ドレイン電極の間のチャネル領域において前記基板上に形成された有機半導体層と、前記ソース電極、前記ドレイン電極および前記有機半導体層を覆うように形成され、前記ドレイン電極上に形成されたコンタクトホールを有するゲート絶縁層と、前記ゲート絶縁層上に形成されたゲート電極と、前記ゲート絶縁層上に形成され前記コンタクトホール内で前記ドレイン電極と接続された中間電極とを有する有機半導体素子に用いられる配線部材であって、
    前記第1樹脂層が前記基板であり、前記下部導電層が前記ドレイン電極であり、前記第2樹脂層が前記ゲート絶縁層であり、前記上部導電層が前記中間電極であることを特徴とする請求項1から請求項3までのいずれかの請求項に記載の配線部材。
  5. 前記配線部材が、基板と、前記基板上に形成されたソース電極およびドレイン電極と、前記ソース電極および前記ドレイン電極の間のチャネル領域において前記基板上に形成された有機半導体層と、前記ソース電極、前記ドレイン電極および前記有機半導体層を覆うように形成され、前記ドレイン電極上に形成されたコンタクトホールを有するゲート絶縁層と、前記ゲート絶縁層上に形成されたゲート電極と、前記ゲート絶縁層上に形成され前記コンタクトホール内で前記ドレイン電極と接続された中間電極と、前記中間電極を覆うように形成され前記中間電極上にコンタクトホールを有する誘電体層と、前記誘電体層上に形成され前記コンタクトホール内で前記中間電極と接続された外部入出力電極とを有する有機半導体素子に用いられる配線部材であって、
    前記第1樹脂層が前記ゲート絶縁層であり、前記下部導電層が前記中間電極であり、前記第2樹脂層が前記誘電体層であり、前記上部導電層が前記外部入出力電極であることを特徴とする請求項1から請求項3までのいずれかの請求項に記載の配線部材。
  6. 前記配線部材が、基板と、前記基板上に形成されたソース電極およびドレイン電極と、前記ソース電極および前記ドレイン電極の間のチャネル領域において前記基板上に形成された有機半導体層と、前記ソース電極、前記ドレイン電極および前記有機半導体層を覆うように形成され、前記ドレイン電極上に形成されたコンタクトホールを有するゲート絶縁層と、前記ゲート絶縁層上に形成されたゲート電極と、前記ゲート電極上に形成され、前記ドレイン電極上に形成されたコンタクトホールを有する誘電体層と、前記誘電体層上に形成され、前記コンタクトホール内で前記ドレイン電極と接続された外部入出力電極とを有する有機半導体素子に用いられる配線部材であって、
    前記第1樹脂層が前記基板であり、前記下部導電層が前記ドレイン電極であり、前記第2樹脂層が前記ゲート絶縁層および誘電体層の積層体であり、前記上部導電層が前記外部入出力電極であることを特徴とする請求項1から請求項3までのいずれかの請求項に記載の配線部材。
  7. 前記配線部材が、基板と、前記基板上に形成されたゲート電極と、前記ゲート電極を覆うように形成されたゲート絶縁層と、前記ゲート絶縁層上に形成されたソース電極およびドレイン電極と、前記ソース電極および前記ドレイン電極の間のチャネル領域において前記基板上に形成された有機半導体層と、前記ソース電極、前記ドレイン電極および前記有機半導体層を覆うように形成され、前記ドレイン電極上にコンタクトホールが形成された誘電体層と、前記誘電体層上に形成され、前記コンタクトホール内で前記ドレイン電極と接続された外部入出力電極とを有する有機半導体素子に用いられる配線部材であって、
    前記第1樹脂層が前記ゲート絶縁層であり、前記下部導電層が前記ドレイン電極であり、前記第2樹脂層が前記誘電体層であり、前記上部導電層が前記外部入出力電極であることを特徴とする請求項1から請求項3までのいずれかの請求項に記載の配線部材。
JP2014113756A 2014-06-02 2014-06-02 配線部材 Pending JP2015228426A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014113756A JP2015228426A (ja) 2014-06-02 2014-06-02 配線部材

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014113756A JP2015228426A (ja) 2014-06-02 2014-06-02 配線部材

Publications (1)

Publication Number Publication Date
JP2015228426A true JP2015228426A (ja) 2015-12-17

Family

ID=54885747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014113756A Pending JP2015228426A (ja) 2014-06-02 2014-06-02 配線部材

Country Status (1)

Country Link
JP (1) JP2015228426A (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000199917A (ja) * 1998-10-26 2000-07-18 Sharp Corp 液晶表示装置の製造方法および液晶表示装置
JP2001127155A (ja) * 1999-10-29 2001-05-11 Hitachi Ltd ビルドアップ基板、及びその製法
JP2003243833A (ja) * 2002-02-18 2003-08-29 Nec Corp 多層配線構造
JP2004096115A (ja) * 2002-09-02 2004-03-25 Samsung Electronics Co Ltd 半導体素子の接触部及びその製造方法並びに表示装置用薄膜トランジスタ表示板及びその製造方法
JP2007150240A (ja) * 2005-11-29 2007-06-14 Lg Philips Lcd Co Ltd 薄膜トランジスタ及びその製造方法、薄膜トランジスタを備えたアレイ基板及びその製造方法
JP2007220803A (ja) * 2006-02-15 2007-08-30 Shinko Electric Ind Co Ltd 多層配線基板及びその接続方法
JP2010123778A (ja) * 2008-11-20 2010-06-03 Sony Corp 薄膜半導体装置の製造方法
JP2012216564A (ja) * 2011-03-31 2012-11-08 Dainippon Printing Co Ltd 有機半導体素子およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000199917A (ja) * 1998-10-26 2000-07-18 Sharp Corp 液晶表示装置の製造方法および液晶表示装置
JP2001127155A (ja) * 1999-10-29 2001-05-11 Hitachi Ltd ビルドアップ基板、及びその製法
JP2003243833A (ja) * 2002-02-18 2003-08-29 Nec Corp 多層配線構造
JP2004096115A (ja) * 2002-09-02 2004-03-25 Samsung Electronics Co Ltd 半導体素子の接触部及びその製造方法並びに表示装置用薄膜トランジスタ表示板及びその製造方法
JP2007150240A (ja) * 2005-11-29 2007-06-14 Lg Philips Lcd Co Ltd 薄膜トランジスタ及びその製造方法、薄膜トランジスタを備えたアレイ基板及びその製造方法
JP2007220803A (ja) * 2006-02-15 2007-08-30 Shinko Electric Ind Co Ltd 多層配線基板及びその接続方法
JP2010123778A (ja) * 2008-11-20 2010-06-03 Sony Corp 薄膜半導体装置の製造方法
JP2012216564A (ja) * 2011-03-31 2012-11-08 Dainippon Printing Co Ltd 有機半導体素子およびその製造方法

Similar Documents

Publication Publication Date Title
US9865664B2 (en) Thin film transistor array and manufacturing method of the same
JP2008112962A (ja) 薄膜トランジスタ、電気光学装置および電子機器
EP3166156B1 (en) Organic thin film transistor and preparation method thereof, array substrate and preparation method thereof, display device
US20080128685A1 (en) Organic semiconductor device, manufacturing method of same, organic transistor array, and display
JP6394096B2 (ja) 圧力センサ装置
JP5741832B2 (ja) アクティブマトリックス基板及びアクティブマトリックス基板の製造方法、液晶表示装置
JP6314687B2 (ja) 圧力センサ装置
JP2006154168A (ja) アクティブマトリクス基板、電気光学装置、電子デバイス、及びアクティブマトリクス基板の製造方法
JP5655421B2 (ja) 半導体装置、表示装置、および電子機器
US10583586B2 (en) Imprint mold and manufacturing method of the same
JP2007335560A (ja) 有機薄膜トランジスタ、表示装置、有機薄膜トランジスタの製造方法
JP2009087996A (ja) 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
JP2012038924A (ja) 半導体装置、表示装置、および電子機器
JP2015233044A (ja) 有機半導体素子の製造方法および有機半導体素子
JP2009231325A (ja) 薄膜トランジスタアレイ、その製造方法およびそれを用いたアクティブマトリクス型ディスプレイ
JP2016001689A (ja) 有機半導体素子
JP5870502B2 (ja) 有機半導体素子およびその製造方法
JP2015228426A (ja) 配線部材
JP6435651B2 (ja) 有機半導体素子
JP6277625B2 (ja) 有機半導体素子およびその製造方法
JP5685932B2 (ja) 薄膜トランジスタ
JP6160361B2 (ja) 有機半導体素子およびその製造方法
JP2015197633A (ja) 薄膜トランジスタアレイおよびその製造方法
JP2016018854A (ja) 有機半導体素子の製造方法
TWI646668B (zh) Thin film transistor array, manufacturing method thereof, and image display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180731

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190212