TWI293138B - Contact structure of semiconductor device, manufacturing method thereof, thin film transistor array panel including contact structure, and manufacturing method thereof - Google Patents

Contact structure of semiconductor device, manufacturing method thereof, thin film transistor array panel including contact structure, and manufacturing method thereof Download PDF

Info

Publication number
TWI293138B
TWI293138B TW092124224A TW92124224A TWI293138B TW I293138 B TWI293138 B TW I293138B TW 092124224 A TW092124224 A TW 092124224A TW 92124224 A TW92124224 A TW 92124224A TW I293138 B TWI293138 B TW I293138B
Authority
TW
Taiwan
Prior art keywords
film
layer
contact
array panel
conductive layer
Prior art date
Application number
TW092124224A
Other languages
English (en)
Other versions
TW200500759A (en
Inventor
Baek Bum-Gee
Choi Kwon-Young
Rhee Young-Joon
Kang Bong-Joo
Lim Seung-Taek
Kong Hyang-Shik
Kim Won-Joo
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020020052509A external-priority patent/KR100870014B1/ko
Priority claimed from KR1020020053220A external-priority patent/KR100870009B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200500759A publication Critical patent/TW200500759A/zh
Application granted granted Critical
Publication of TWI293138B publication Critical patent/TWI293138B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Description

1293138 玖、發明說明： 【發明所屬之技術領域】 本發明關於半導體裝置之接觸結構、其製造方法、包 括接觸結構之薄膜電晶體陣列面板及其製造方法。 【先前技術】 -用於半導體裝置之配線通常由—具有低電阻係數之金 屬組成，例如含有金屬之鋁’例如鋁及鋁合金，供以最小 之信號延遲傳送。#，含有金屬之銘具有不&之物理性及 化學性特徵，以致於錢於其他材料之接_容易腐触， 而破壞半導體裝置之特徵。 特別是’-液晶顯示H(LCD)可強化—配線與像素電極 所用透明導電性銦錫氧化物(IT0)之接觸。儘管銦鋅氧化物 (剛不會腐#含有金屬m可建議替代ιτ〇,但是㈣ 與配線之間仍有高接觸電阻問題。另一建議為將另一具有 艮好接觸特徵之導電體介置於配線與IT〇iuz〇之間，惟， 該另-導電體需要額外之絲刻製程，因而增加製造過程 之複雜性及生產成本。 一用於LCD之面板通常具有—層狀結構，其包括複數導 電層及絕緣層，且需要複數微影蝕刻步驟以製造LCD面板 。由於生產成本_著微影制步驟增加而增加，因此較 佳為減少微影韻刻步驟之數量。 八門 用於檢查中斷及LCD面板上薄膜電晶體（TFTs) 故障《式係藉由將一測試器之探針尖端接觸於之接 觸件且施加測試信號於接觸件而執行。
87825.DOC 1293138 惟’由㈣針尖端無法固定於接觸件上之—點且可能在 靖“之表面上，月冑，因此其會刮損接觸件且受到殘留物 \〜由於τ強化足1丁0及1zo具有高電阻係數，探針尖端 二|之么田物會增加尖端之接觸電阻，* p奪低了總體測 试之穩定性。 【發明内容】 本發明提供-種半導體裝置之接觸結構，其包括：一可 乾姓刻之下導電膜；—上導電膜，其形成於下膜上且包括 銘或銘合金’上膜具有位於下膜上之緣部；一絕緣物，並 具有一接觸孔以曝露至少一部分下膜；及一 ιζο層，其形-成於絕緣物上且通過接觸孔以接觸下膜。 接觸孔較佳為曝露下膜之至少—緣部，且下膜之緣部與 上膜之緣部之間距離實質上呈均一。 下膜較佳為包括鉻。 提供一種形成一半導體裝置之接觸結構的方法，其包括 •形成一下導電膜；形成一上導電膜於下膜上，上膜包括 鋁或鋁合金；形成一光阻材料於上膜上；使用光阻材料做 為一蝕刻光罩而濕蝕刻上膜，以在光阻材料下方產生一側 切口；使用光阻材料做為一蝕刻光罩而乾蝕刻下膜；形成 一絕緣層，其具有一接觸孔以曝露至少一部分下膜；及形 成一IZO層於絕緣層上，：[Z0層通過接觸孔以接觸下膜。 接觸孔較佳為曝露下膜之至少一緣部，且丁膜較佳為包 括鉻。 提供一種薄膜電晶體陣列面板，其包括：一閘極導電層
87825.DOC 1293138 其开）成於一絕緣基板上；一閘極絕緣層，其形成於閘極 導電層上；一半導體層，其形成於閘極絕緣層上；一資料 導笔層’其至少一部分形成於半導體層上；一純化層，其 形成於資料導電層上；及一IZO導電層，其形成於鈍化層 上’其中閘極導電層及資料導電層至少一者包括一可乾蝕 刻之下膜及一形成於下膜上之上膜，上膜包括鋁或鋁合金 且其具有位於下膜上之緣部，及IZO層接觸於下膜。 下膜之緣部與相鄰上膜之緣部之間距離實質上呈均一。 較佳為，下膜包括鉻，且下膜具有一等於或小於約500 埃厚度。 較佳為貝料導電層包括彼此分離之一資料線及一汲極， 且IZO導私層包含一接觸於汲極之像素電極、一接觸於一 部刀閘極導私層之閘極接觸輔助件及一接觸於一部分資料 線之資料接觸辅助件。 半導眼層可具有實質上相同於資料導電層者之平坦形狀 不同勺是纟冑分位於資料線與沒極之間。 鈍化層可接觸於半導體層。 提供-種製造一薄膜電晶體陣列面板的方法，其包括 形成@極導^層於_絕緣基板上；形成—閘極絕緣層 形成一半導體層·并彡4 ^ 、 ，形成一資料導電層，其包括一資料線 一汲極，形成一保謹《， 曼Θ 其具有一接觸孔於至少一部分 極導電層及資料導電；· 包增，及形成一 IZO導電層，其通過 觸孔而連接於至少—却八 、 Θ刀閘極導電層及資料導電層，其 至少一邵分閘極導雷 層及為料導電層包括一可乾蝕刻之
87825.DOC 1293138 膜及一由鋁或鋁合金構成之上膜。 至少-部分閘極導電層及資料導電層之形成較佳為包括 ^序4下膜及上膜成—光阻材料於上膜上；渴 韻刻上膜；及乾蝕刻下膜。 較佳為’下膜包括絡，且且 埃厚度。 且下膜具有一寺於或小於約500 半導體層較佳為包括一本質膜及一外質膜。 依本發明之實施例所示，資料導電層及半導體層之形成 :精由㈣單-光阻材料而進行，且光阻材料包含一具有 =厚度且位於-配線區上之第—部分、_具有較小^第 2度之第二厚度且位於—通道區上之第二部分及-較薄 於第二部分且位於一其餘區上之第三部分。 光阻材料係利用單一光罩形成。 、1私導私層本貝膜、外質膜及資料導電層之形成較佳 為包括：依序沉積閘極絕緣層、—本質非晶錢、一外質 =晶碎膜、^下膜及-上膜，其皆包括位於配線區上之第 一:分、、位於通道區上之第：部分及位於其餘區上之第三 邵分，塗佈-光阻材料於導電層上；透過_光罩而將光阻 材料曝光；將光阻材料顯影；藉由去除上膜、下膜、外質 :晶錢及本質非晶輕之第三部分，及域、下膜及外 貝非晶矽膜之第二部分，以形成資料導電層、外質膜及内 外膜；及去除光阻材料圖案。 、依本發明之實施例所示，資料導電層、外質膜及内外膜 <形成包括：執行濕蝕刻，以去除上膜之第三部分且曝露
87825.DOC 1293138 下膜之第二邵为，執行乾蝕刻，以去除下膜之第三部分且 曝露外質非晶硬膜之第三部分；執行乾姓刻，以去除外質 非晶硬膜與本質非晶碎膜之第三部分及光阻材料之第二部 分’使上膜之第二部分曝露且内外膜係由本質非晶矽膜完 成；去除上膜之第二部分；去除下膜之第二部分，使資料 導電層完成；去除外質非晶錢之第二部分，&外質膜完 成；及去除光阻材料之第一部分。 光阻材料<第一部分之去除較佳為在上膜之第二部分之 去除與下膜之第二部分之去除之間執行。 提供一種薄膜電晶體陣列面板，其包括：一閘極線，其 形成於絕緣基板上；—閘極絕緣層，其形成於閘極線上 :一半導體層，其形成於閘極絕緣層上；一資料線，其至 少:部分形成於半導體層上；一汲極，其至少一部分形成 、；半導層上且分隔於資料線；一鈍化層，其形成於半導 層上，且具有一曝露出汲極之第一接觸孔、一曝露出一 部刀閘極、’泉之第二接觸孔及一曝露出一部分資料線之第三 接觸孔，一像素電極，其通過第一接觸孔而連接於汲極； 一間^接觸輔助件，其通過第二接觸孔而連接於閘極線； 及一資料接觸辅助件，其通過第三接觸孔而連接於資料線 且具有不均勻性。 較佳為，資料線包括一鉻膜及一位於鉻膜上之鋁膜，且 資料接觸輔助件包含ΙΖ〇β 薄膜電晶體陣列面板可進一步包含一歐姆接觸層，其介 置於半導體層與資料線m之間，且具有實質上相同於
87825.DOC -11 - 1293138 資料線及沒極者之平坦形狀，及半導體層具有實質上相同 於歐姆接觸層者之平坦形狀，不同的是其一部分位於資料 線與汲極之間。 提供一種薄膜電晶體陣列面板，其包括：一絕緣基板； 一閘極，其形成於基板上；一閘極絕緣層，其形成於閘極 上；一半導體層，其形成於閘極絕緣層上且相對立於閑極 ;一資料線，其至少一部分形成於半導體層上且具有一溝 渠；一汲極，其至少一部分形成於半導體層上且分隔於資 料線；一鈍化層，其形成於半導體層上，且具有一曝露出 汲極 < 第一接觸孔及一曝露出資料線溝渠之第二接觸孔；- 一像素電極，其通過第一接觸孔而連接於汲極；及一資料 接觸輔助件，其通過第二接觸孔而連接於資料線且沿著資 料線溝渠延伸。 、較佳為，資料線包括_鉻膜及—位於絡膜上之銘膜，且 資料接觸辅助件包含ΙΖΟ。 溝渠僅提供於鋁膜處，或溝渠曝露出基板。 【實施方式】 本發明現在即參考附圖完整說明於後，圖中揭示本發明 之實施例，惟，本發明另可用多種型式實施，且不應拘限 於本文内載述之實施例。 在圖式中’諸層及區域之尺寸及相對尺寸為求清楚而予 =加大1中相同之參考編號係指相同元件·。可以瞭解的 疋田7C件例如-層、膜、區域、基板或面板稱為在另一 疋件上Β争，其可直接在另—元件上或者亦可存在介置元
87825.DOC -12- 1293138 接觸孔75較佳為曝露下膜％之一緣部 ::部與相鄰接觸孔75之'緣部之間距離等於：。:: :值，例如大約2微米。因為若該距離大於預定值 ： =會因制孔75處之高度差及料72處之鳥口而產生 斷接。 在圖1A及1B所示本發明實施例接觸結構之一製造方法 中，=由鉻、细或细合金構成之下膜72p及一由銘或銘合金 構成 < 上膜72q係依序沉積，且一光阻材料”形成於上膜 72q上’如圖⑴所示。上膜％使用光阻材料78做為一蚀刻 光罩而以一蝕刻劑進行濕蝕刻，等向性化學濕蝕刻將光阻 材料78侧切。隨後，下膜72p使用光阻材料做為一蝕刻光罩 而進行乾蝕刻，非等向性乾蝕刻產生幾乎垂直之蝕刻構型 ，以致於下膜72p之緣部幾乎一致於光阻材料78者。據此， 下膜72p之緣部位於上膜72q之緣部以外，且下膜72p之緣部 與上膜7 2 q者之間距離即呈均一。 當使用路做為下膜72p之材料時，下膜72p進行乾蝕刻之 一較佳厚度為等於或小於約5〇〇埃，且較佳約3〇〇埃。 當另一可乾姓刻之膜（圖中未示）位於下膜72p下方時，下 膜72p與該另一膜依序乾蝕刻以簡化製造過程，特別是當二 膜可在相同蝕刻條件下蝕刻時。此另一膜之實例係一半導 體膜，較佳為包括石夕。 去除光阻材料78後，沉積一絕緣層74以令其覆蓋配線72 ’絕緣層74係經光學性蚀刻，以形成一用於曝露一部分配 線72之接觸孔75。接觸孔75曝露配線72之一部分下膜72p
87825.DOC -14- 1293138 ，且較佳為包括下膜72p之一緣部。一 IZO層係經沉積及圖 案化，以形成一接觸於配線72之導電體76，特別是通過接 觸孔75之配線72之下膜72p。 依本發明之另一實施例所示，下膜72p及上膜72q之側向 蝕刻構型係藉由令其蝕刻條件差異化，例如蝕刻時間，同 時使用相同蝕刻類型而調節。例如，上膜72q之蝕刻時間較 長於下膜72p者，使下膜72p曝露於上膜72q之外。 上述接觸結構及其製造方法可用於一LCD及其製造方法。 圖2係本發明實施例LCD之示意圖。 請參閱圖2, 一LCD包括一對面板100及200以及一介置於 其間之液晶層3。一面板100稱為"TFT陣列面板’’，其包括 複數TFTs Q、複數像素電極190、複數閘極線121及複數資 料線171，各像素電極190經由至少一 TFTs Q以連接於一對 閘極線121及資料線17卜另一面板200包括一用於產生電場 以配合於像素電極190之共用電極270，及用於色彩顯示之 複數濾色片230。像素電極190及共用電極270有如一備有液 晶誘電質之液晶電容器CLC，共用電極270可提供於TFT陣 列面板100上，且像素電極190及共用電極270具有棒或條形 狀。 一包括一接觸結構在内之用於LCD之TFT陣列面板將參 考圖3及4詳述於後。 圖3係一用於本發明實施例LCD之舉例TFT陣列面板之 布局圖，及圖4係沿圖3之線IV-IV’所取之TFT陣列面板之截 面圖。 87825.DOC -15- 1293138 用於傳輸閘極信號之複數閘極線121形成㈣緣基板ιι〇 上，各閘極線m實質上延伸於—橫向且各閑極線i2i之複 數邵分係形成複數閑極123,各閘極線121包括朝下延伸之 複數膨脹部127。 閘極線121包括具有不同物理特徵之二膜，即一下膜12 & 及上膜121(ϊ，上膜121 q較佳由低電阻係數之金屬構成， 包括含有金屬之I呂，例如鋁及鋁合金，以;咸少閘極線121 内之信號延遲或電壓降。另方面，下膜121p較佳由例如路
鉬及鉬合金等材料構成，其可乾蝕刻且與其他材料如IZO 有良好接觸㈣。下冑材料及上膜材料之適當舉例組合為· 絡及銘•数合金。 下膜121p之緣部係位於上膜121q之緣部以内，且下膜 121p炙緣部與上膜12iq之緣部之間距離為均一，以致於下 膜121p之頂表面曝露，且上膜121(1及下膜121p之橫向側形 成階級狀。此外，上膜121q及下膜121p之橫向側呈漸縮狀 ，且相關於基板110—表面之橫向側傾斜角度範圍約3〇_8〇 度。 一較佳由氮化矽（SiNx)構成之閘極絕緣層140形成於閘 極線121上。 較佳由氫化非晶矽（簡寫成”a_Si’’）構成之複數半導體條 151形成於閘極絕緣層14〇上，各半導體條151實質上延伸於 一縱向且具有分支趨向閘極123之複數突起154。各半導體 條15 1之寬度係在接近於閘極線121處變大，以致於半導體 條151覆蓋閘極線121之大片面積。 87825.DOC -16- 1293138 較佳由矽化物或重度摻入η型雜質之n+氫化a-Si構成之 複數歐姆接觸條及凸塊161及165形成於半導體條151上，各 歐姆接觸條161具有複數突起163，且突起163與歐姆接觸 凸塊165係成對地位於半導體條151之突起ι54上。 半導體條1 5 1及歐姆接觸件161及1 65之橫向側呈漸縮狀 ’且其傾斜角度較佳為在一大約30-80度範圍内。 複數資料線1 71、複數汲極1 7 5及複數儲存電容器導電體 177形成於歐姆接觸件161及165及閘極絕緣層ι4〇上。 用於傳輸資料電壓之資料線171實質上延伸於一縱向且 相X於閘極線121，伸向汲極17 5之各資料線171之複數分支 係形成複數源極173。各對源極173及汲極175彼此分離，且 相關於一閘極12 3而彼此相對。沿著一半導體條15 1之一突 起154之一閘極123、一源極173及一汲極175形成一 TFT， 其具有一通道且形成於源極173與汲極175之間之突起154 内。 儲存電容器導電體177疊覆於閘極線121之膨脹部127。 資料線17卜汲極175及儲存電容器導電體177亦包括一較 佳由i目、鉬合金或鉻構成之下膜171ρ、175ρ&177ρ，及一 位於其上且較佳由含有金屬之鋁構成之上膜171q、175q及 177q。 相同於閘極線121的是，資料線17卜汲極ι75及儲存電容 态導電體177之下膜171p、175p及177p以及上膜171q、175q 及177q具有漸縮狀之橫向側，且其傾斜角度範圍大約3〇_8〇 度。下膜171p、175p及177p之緣部亦位於上膜171q、175q
87825.DOC -17- 1293138 及177q之緣部以内，且下膜171?、175ρ&Π7ρ之緣部與上 膜171q、175q及177q之緣部之間距離為均一，以致於下膜 Π1ρ、175ρ及177p之頂表面曝露，且上膜171(1、17恥及17% 以及下膜171ρ、175ρ及Π7ρ之橫向側全部形成階級狀。 歐姆接觸件161及165僅介置於下層半導體條151與其上 層貝料線171及上層汲極175之間，並減低其間之接觸電阻 。半導體條151包括複數曝露部分，亦即未受到資料線171 及;及極175覆盖，例如位於源極1及沒極175之間之部分。 儘管半導體條15 1在大部分地方皆較窄於資料線丨71，但是 半導體條151之寬度在接近於閘極線處變大，如上所述，以 增加閘極線121與資料線171之間之絕緣。 一鈍化層1 80形成於資料線17卜汲極175、儲存導電體177 及半導體條1 5 1之曝露部分上，鈍化層1 8〇較佳由一具有良 好平坦特徵之光敏性有機材料、利用電漿增強化學氣體沉 積（PECVD)形成之低誘電性絕緣材料例如a_Si:c:〇及 a-Si:0:F或無機材料例如氮化矽構成。 鈍化層180具有複數接觸孔185、ι87及189，以利分別曝 露沒極175、儲存導電體177及資料線171之末端部分179。 鈍化層180及閘極絕緣層14〇具有接觸孔182,以曝露閘極線 121之末端部分125。 接觸孔182、185、187及189分別曝露閘極線12卜資料線 171、汲極175及儲存電容器導電體177之下膜121p、171p 、175p及177p，且此外，圖3及4揭示出接觸孔182、185、 187及 189曝露下膜 I21p、171p、175p及 177p。 87825.DOC -18- 1293138 之複數接觸辅助件 複數像素電極1 90及較佳由IZ0構成 92及97皆形成於鈍化層ι8〇上。 像素電極190通過接觸孔185而實體性且電力性連接於沒 極175及通過接觸孔187而連接於儲存電容器導電體⑺，以 利於像素電極19G自汲極175接收資料電壓，且將收到之資 料笔壓傳送至儲存電容器導電體177。 請回到圖2,供給以資料電壓之像素電極i嶋生電場以 配口另-基板200上之共用電極27G，使設置於其間之液晶 層3内之液晶分子重新定位。 :如上所述，一像素電極19〇及一共用電極形成一液晶 電容器CLC，其儲存TFTQ切斷後之施加電壓。另一電容器 %為一儲存電容器”，其並聯於液晶電容器Clc，用於增加 電壓儲存量。儲存電容器係藉由將像素電極⑽叠覆於相鄭 <閘極線121 (稱為"先前之閘極線”）而實施，儲存電容器之 :谷，即儲存電容，其藉由提供膨脹部127於閘極線12丨以 增加重宜面積及藉由提供儲存電容器導電體177於像素電 才〇下方以增加端子之間之距離而增加，該導電體連接於 像素電極190且疊覆膨脹部丨27。 像素私極1 90疊覆閘極線12 1及資料線1 71，以增加孔徑比 ，但是此為選項性。 接觸辅助件92及97分別通過接觸孔182及189而連接於閘 極、泉121之曝露末端部分125及資料線171之曝露末端部分 179 ’接觸輔助件92、97並非必要者，但是較佳為用於保護 曝露部分125及179及補充曝露部分125及179與外部裝置之
87825.DOC -19- 1293138 黏接。 如上所述，閘極線12 1、資料線171、汲極175及儲存電容 器導電體177之下膜121p、171p、175p及177p係與IZO有良 好接觸特徵，其皆在緣部處曝露，且接觸孔182、185、187 及189曝露下膜121p、171p、175p及177p之至少一緣部。據 此，像素電極1 90及接觸輔助件92及97即以足夠大之接觸面 積接觸於下膜121p、171p、175p及177p，以提供低接觸電 阻。此外，閘極線121、資料線171、汲極175及儲存電容器 導電體177之階級狀橫向側使像素電極190及接觸輔助件92 及97具有平滑輪廓，而無突然之高度差。 依本發明之另一實施例所示，像素電極190係由透明之導 電性聚合物構成。針對一反射型LCD，像素電極190係由不 透明之反射型金屬構成。在諸例子中，接觸輔助件92及97 可由例如IZO材料構成，不同於像素電極190。 一種製造圖3及4所示本發明實施例TFT陣列面板之方法 將參考圖5A至8B以及圖3、4詳述於後。 圖5八、6八、7人及8八係本發明實施例製造方法之中間步 驟中之圖3及4所示TFT陣列面板之布局圖，及圖5B、6B、 7B及 8B 係分另ij 沿圖 5A、6A、7A及 8A之線 VB-VB，、VIB-VIB， 、VIIB-VIIB’及VIIIB-VIIIB’所取之TFT陣列面板之截面圖。 二層導電膜（即一下導電膜及一上導電膜）係依序濺鍍於 一絕緣基板110上，例如透明玻璃。下導電膜較佳由鉬、鉬 合金及鉻構成，其與IZO有良好接觸特徵，且較佳為具有 一約500埃厚度。上導電膜較佳由含有金屬之铭構成，且較 87825.DOC -20- 1293138 佳為具有一約2,500埃厚度。 請參閱圖5A及5B，形成一光阻材料42於上導電膜上之後 ，上導電膜及下導電膜使用光阻材料42做為一蝕刻光罩而 依序圖案化，以开》成包括複數閘極123及複數膨脹部127在 内之複數閘極線1 2 1，及隨後去除光阻材料42。 上膜12 1 q之圖案化係利用濕姓刻執行，較佳為使用一包 括 5-8% CH3C00H、5-8% HN〇3、50-60% h3P〇3、及其餘 為H2〇在内之鋁蝕刻劑，其可依傾斜之蝕刻構型蝕刻鋁及 鉬。由於濕姓刻係等向性姓刻一物件，在光阻材料緣部 下方之上膜1 2 1 q部分即因為橫向蝕刻而蝕除，以產生側切 口。下膜12 1 p之圖案化係利用乾蝕刻進行且保持光阻材料 42，由於乾蝕刻係非等向性蝕刻一物件，例如沿著一垂直 方向而蚀刻物件，故乾蝕刻產生幾乎垂直之蝕刻構型，以 致於圖案化之下膜121p之緣部幾乎對應於光阻材料42者， 使得下膜121p之緣部位於上膜121〇1之緣部以外。再者，由 於上膜12lq及下膜12lp之圖案化係使用不同於光阻材料者 之蝕刻類型而進行，下膜121p之緣部與上膜i21q者之間之 距離即呈均一。 請參閱圖6A及6B，一閘極絕緣層14〇、一本質非晶矽層 及一外質非晶矽層依序沉積後，外質非晶矽層及本質非晶 石夕層進行光蝕刻，以在閘極絕緣層14〇上形成複數外質半導 體條164及包括複數突起154在内之本質半導體條1 5 1。閘極 絕緣層140較佳由氮化矽構成且厚度約2,〇〇〇埃至約5,〇〇〇 埃’及沉積溫度較佳在約25(rc至約5〇〇°c範圍内。
87825.DOC -21 - 1293138 之^部分隸除或去除，㈣露練UG之頂表面。
最後，如圖3及4所示，禎盤你主& L — I 像素包極190及複數接觸輔助 t精由減鍍及光㈣—加層而形成域化層⑽ 上。㈣目標物之一實例為日本Idemitsu公司生產之 腿〇(銦X-金屬氧化物），濺鍍目標物包括in2〇3及Zn〇，且 相關於鋅及銦總和之鋅比率較佳為在約15侧子％範圍 内’㈣減低㈣電阻之較佳濺鍍溫度係等m於約250 〇C。 在本發明實施例之TFT陣列面板中，閑極線121及資料線 171包括低電阻係數之鋁或鋁合金，同時其在ιζ〇像素電極 1_90义間有取小之接觸電阻。再者，接近於接觸結構緣部之 含有金屬之鋁膜係利用不同蝕刻類型去除，而不需要額外 之光蝕刻步驟，藉此簡化製造過程。 一種用於本發明另一實施例LCDiTFT陣列面板將參考 圖9-11詳述於後。 圖9係用於本發明另一實施例[CD之舉例tft陣列面板 之布局圖’及圖1〇及11係分別沿圖9之線χ_χ，及線ΧΙ-ΧΓ 所取之TFT陣列面板之截面圖。 如圖9-11所示，此實施例LCD之TFT陣列面板之一層狀結 構幾乎相同於圖3及4所示者。換言之，包括複數閘極123 在内之複數閘極線121形成於一基板11〇上，且一閘極絕緣 層140、包括複數突起154在内之複數半導體條151及包括複 數突起163及複數歐姆接觸凸塊165在内之複數歐姆接觸條 161依序形成於其上。包括複數源極173在内之複數資料線
87825.DOC -23- 1293138 171、複數汲極175及複數儲存電容器導電體177形成於歐姆 接觸件163、165上，且一鈍化層18〇形成於其上。複數接觸 孔182、185、187及189提供於純化層⑽及/或閘極絕緣層 140處，且複數像素電極19〇及複數接觸輔助件％ ' 97形^ 於純化層180上。 不同於圖3及4所示TFT陣列面板的是，此實施例之τρτ 陣列面板係在相同於閘極線121所在之層上提供複數儲存 電極線131，其分離於閘極線121，且令儲存電極線131疊覆 儲存電容器導電體177,以形成儲存電容器，而無閘極線i2i <膨脹部。如同閘極線121者，儲存電極線131包括一下膜 131p及一上膜131(1，且上膜131(1之緣部在下膜Ulp之緣部 内，且其間維持一均一之距離。儲存電極線131供以一預定 電壓，例如共用電壓。若藉由疊覆閘極線121及像素電極19〇 而產生之儲存電容係足夠，則沿著儲存電容器導電體1 77 之儲存電極線13 1可以省略。 此外’以及半導體條151與歐姆接觸件丨63及165，其上方 之複數半導體凸塊157及複數歐姆接觸件167係提供於儲存 導電體177與閘極絕緣層140之間。 半導體條及凸塊151及157具有幾乎相同於資料線17卜汲 極175及儲存電容器導電體177以及下層歐姆接觸件161、 165及167者之平坦形狀，不同的是TFTs備有突起154，特 別是’半導體凸塊157、歐姆接觸件167及儲存導電體177 具有幾乎相同之平坦形狀。半導體條丨5 1包括一些未受到資 料線17:1、汲極175及儲存導電體177覆蓋之曝露部分，例如
87825.DOC -24- 1293138 位於源極1 7 3與沒極17 5之間之部分。 現在，一種製造圖9-11所示本發明實施例TFT陣列面板 之方法將參考圖12A-18C以及圖9-11詳述於後。 圖1 2A係本發明實施例製造方法之第一步驟中之圖9-1 1 所示TFT陣列面板之布局圖；圖12B及12C係分別沿圖12A 之線XIIB-XIIB’及XIIC-XIIC所取之TFT陣列面板之截面 圖；圖13A及13B係分別沿圖12A之線XIIB-XIIB’及 XIIC-XIIC’所取之TFT陣列面板之截面圖，且說明圖12B及 12C所示步騾後之步驟；圖14A係圖13A及13B所示步騾後 之步驟中之TFT陣列面板之布局圖；圖14B及14C係分別沿 圖14A之線XIVB-XIVB’、XIVC-XIVC’所取之TFT陣列面板 之截面圖；圖15A、16A及17A及圖15B、16B及17B係分別 沿圖14A之線XIVB-XIVB·及XIVC-XIVC’所取之TFT陣列 面板之截面圖，且說明圖14B及14C所示步驟後之步驟；圖 18A係圖17A及17B所示步騾後之步驟中之TFT陣列面板之 布局圖；及圖18B及18C係分別沿圖18A之線 XVIIIB-XVIIIB’及 XVIIIC-XVIIIC’所取之 TFT陣列面板之 截面圖。 請參閱圖12A-12C，包括複數閘極123及複數儲存電極線 131在内之複數閘極線121係利用光蝕刻而形成於一基板 110上，閘極線121及儲存電極線131包括下膜121p及13 lp 及上膜121q及131q。 如圖13A及13B所示，一閘極絕緣層140、一本質非晶矽 層150及一外質非晶矽層160利用CVD依序沉積，使層140 87825.DOC -25- 1293138 、150及160分別有大約1，500-5,000埃、大約500·2 〇〇〇埃及 大约300-600埃厚度。一包括一下膜17〇{)及一上膜17叫在内 之導電層170利用濺鍍沉積，及一大約u微米厚度之光阻 膜50塗佈於導電層170上。 光阻膜50透過一曝光光罩（圖中未示）而曝光，且顯影以 致於光阻材料具有一位置依存性之厚度。圖14β及i4c所示 之光阻材料包括減小厚度之複數個第一至第三部分，位於 配線區A上之第一部分52及位於通道區c上之第二部分54 係刀別以參考編號52及54表示，而無參考編號指定於位於 其餘區B上之第三部分，因為其實質上為零厚度，以曝露 導電層170之下層部分。第二部分54對於第一部分52之厚度 比係依據後續製程步驟中之製程條件而調整，較佳為第二 部刀54之厚度等於或小於第一部分之一半厚度，且特別 是等於或小於4,〇〇〇埃。 光阻材料之位置依存性厚度係利用數項技術取得，例如 ，藉由提供半透明區於曝光光罩上以及半透明區與阻光之 不透明區上。半透明區可具有一縫隙圖案、一格子圖案、 一備有中透射比或中厚度之薄膜，當使用一縫隙圖案時， 較佳為缝隙寬度或縫隙之間距離較小於微影製程所用之曝 光機 < 解析度。另一實例為使用可逆流之光阻材料，詳言 之，一旦由可逆流材料組成之光阻圖案係使用一僅有透明 區與不透明區之-般曝光光罩形成時，其即進行逆流製程 以流至無光阻材料之區域上，藉此形成薄部分。 田使用適當之製程條件時，光阻材料52及54之不同厚度
87825.DOC -26- 1293138 可用於選擇性触刻下層，因此，包括複數源極i73在内之複 數資料線17卜複數汲極丨取複數儲存導電體177以及包括 複數突起⑹、複數歐姆接觸凸塊165及167在内之複數歐姆 接觸條161、包括複數突起154在内之複數半導體條i5i及複 數半導體凸塊15 7係由一系列蝕刻步驟取得。 為了闡述，配線區A上之導電層17〇、外質非晶矽層16〇 及本質非晶碎層15G之諸部分皆稱為第_部分，通道^上 〈導電層17G、外質非日日日$層⑽及本質非衫層15()之諸部 刀稱為第一邵分，及其餘區B上之導電層1、外質非晶 矽層160及本質非晶矽層15〇之諸部分稱為第三部分。. 形成此一結構之一舉例順序如下： ⑴去除配線區A上之導電層17〇、外質非晶碎層16〇及本 質非晶矽層150之第三部分； (2)去除光阻材料之第二部分μ ; ()去除通道區c上之導電層17〇及外質非晶矽層16〇之第 二部分；及 (4)去除光阻材料之第一部分52。 另一舉例順序如下： (1) 去除導電層17〇之第三部分； (2) 去除光阻材料之第二部分54 ; (3) 去除外貝非晶矽層16〇及本質非晶矽層工兄之第三部 分； (4) 去除導電層17〇之第二部分； (5) 去除光阻材料之第一部分52;及
87825.DOC •27- 1293138 (6)去除外質非晶矽層160之第二部分。 第一實例詳述於後。 如圖15A及15B所示，配線區A上之導電層17〇之上膜17〇q 之曝路第二邵分係利用濕蝕刻去除，下膜丨7〇p之曝露第三 部分則利用乾蝕刻去除，以曝露外質非晶矽層i 6〇之下層第 二邵分。 儲存私谷為導電體1 77係在此步驟中完成，參考編號1 74 表π包括相互連接之資料線171及汲極175在内之導電層 170部分，乾蝕刻可以蝕除光阻材料52及54之頂部分。 請參閱圖16Α及16Β，區域Β上之外質非晶矽層16〇及本質 非晶矽層150之第三部分較佳為利用乾蝕刻去除，且光阻材 料之第二部分54係去除以曝露導電層174之第二部分。光阻 材料之第二部分54之去除係執行同時於或獨立於外質非晶 矽層160及本質非晶矽層15〇之第三部分之去除，留在通道 區c上之光阻材料之剩餘第二部分54則利用灰化去除。 半導體條及凸塊151及157以及歐姆接觸凸塊ι67係在此 步驟中完成，參考編號164表示包括相互連接之歐姆接觸條 及凸塊161及165在内之外質非晶矽層16〇部分，稱之為，，外 質半導體條”。 導電層170之下膜170ρ、外質非晶矽層16〇及本質非晶矽 層150依序乾蝕刻，以簡化製造過程。在此例子中，三個膜 及層170ρ、160及150之乾蝕刻可在現場之單一容室内進行。 施加濕蚀刻至上膜170q及施加乾姓刻至下膜1 7可以解 決依序濕姓刻上膜170q及下膜170p產生嚴重側切口而造成 87825.DOC -28- 1293138 光阻材料脫落、妨礙後續姓刻等問題。 如圖17A及17B所示，通道區c上之導電體174及外質非晶 矽條164之第二部分以及光阻材料之第一部分52係去除。 如圖17B所示，通道區C上之本質半導體條ι51之突起ι54 之頂部分可去除，以令厚度減小，且光阻材料之第一部分 52蝕刻至一預定厚度。 由於通道區C在導電層170與一下層導電層之間並無接 觸’任意I虫刻程序皆可施加於導電體174之第二部分，不同 於在其餘區B上之蝕刻。例如，濕蝕刻及乾蝕刻任一者可 施加於上膜174q及下膜174p，或濕蝕刻施加於二膜174q及 Π4ρ之任一者，同時乾蝕刻施加於二膜174q、174p之另一 者。惟’由於下膜174p之乾餘刻會在外質半導體ι64及本質 半導體151上留下金屬殘留物，其破壞^^之特徵，因此 濕蝕刻較適用於下膜174p。由於二膜174(1及174p之後續濕 蝕刻會使光阻材料之第一部分52脫落，如上所述，第一部 分52足去除較佳為在下膜174?去除之前且上膜17句去除之 後進行。 依此，各導電體174分割成欲完成之一資料線m及複數 汲極175，且各外質半導體條164分割成欲完成之一歐姆接 觸條161及複數歐姆接觸凸塊165。 其/人’一純化層180係藉由在大約25(M5〇crc溫度範圍内 以化學氣體沉積氮化矽、藉由生長低誘電性材料例如 a-Si:C:0或a-Si:〇:F、藉由氮化矽之cvd或藉由塗佈一有機 絕緣材料例如具有良好拋光特徵之以丙烯基為主之材料而
87825.DOC -29- 1293138 形成。請參閱圖18 A及18B，鈍化層180以及閘極絕緣層14〇 係光蝕刻以形成複數接觸孔182、185、187及189。 最後，如圖9至11所示，一具有大約500埃與大約i 5 〇〇 埃之間厚度範圍之IZO層係經濺鍍及光蝕刻，以形成複數 像素電極190及複數接觸輔助件92及97。IZO層之餘刻較佳 為包括使用HN〇3/(NH4)2Ce(N〇3)6/H2〇之鉻蝕刻劑進行濕 蝕刻，其不致於腐蝕資料線171、汲極175及儲存電容器導 電體177之鋁。 此實施例藉由使用單一微影製程步驟形成資料線丨7卜沒 極175及儲存電容器導電體177以及歐姆接觸件161、165及 167及半導體條及凸塊151及157，而簡化製造過程。 一種用於本發明另一實施例LCD之TFT陣列面板將參考 圖19及20詳述於後。 圖19係用於本發明另一實施例LCD之舉例TFT陣列面板 之布局圖，及圖20係沿圖19之線XX-XX，所取之TFT陣列面 板之截面圖。 如圖19及20所示，此實施例LCD之TFT陣列面板之一層 狀結構幾乎相同於圖3及4所示者。換言之，包括複數閘極 123及複數膨脹部127在内之複數閘極線121形成於一基板 110上，且一閘極絕緣層140、包括複數突起154在内之複數 半導體條15卜及包括複數突起163及複數歐姆接觸凸塊ι65 在内之複數歐姆接觸條161依序形成於其上。包括複數源極 173在内之複數資料線17卜複數汲極175及複數儲存電容器 導電體177形成於歐姆接觸件163及165及閘極絕緣層14〇上 87825.DOC -30- 1293138 ，且一鈍化層180形成於其上。複數接觸孔i82、i85、i87 及189提供於鈍化層180及/或閘極絕緣層14〇處，且複數像 素電極190及複數接觸輔助件92及97形成於鈍化層18〇上。 不同於圖3及4所示TFT陣列面板的是，此實施例之tft 陣列面板内之閘極線121包括單一膜。此外，用於曝露出閘 極線末端部分125、汲極175、儲存電容器導電體177及資料 線171末端部分179之接觸孔182、185、187及189並未曝露 其緣部，各資料線171之末端部分179具有二朝下延伸至基 板110之溝渠186。 溝渠186之數量並非固定，且溝渠186之形狀可修改成任 意形狀，例如長方形。 位於接觸孔1 8 9處之接觸輔助件9 7沿著溝渠1 8 6之表面延 伸，以具有不均勻性，不均勻性使接觸於接觸辅助件97之 探針尖端有大的摩擦可做總體測試，藉此防止針尖滑移。 總體測試係藉由將探針尖端接觸於接觸辅助件92及97且隨 後施加電壓於此處，以在TFT陣列面板完成後檢查信號線 之中斷，例如閘極線12 1及資料線1 71，及TFTs之故障失 效。 一種製造圖19及20所示本發明實施例TFT陣列面板之方 法將參考圖21A至22B以及圖19及20詳述於後。 圖21A及22A係本發明實施例製造方法之中間步驟中之 圖19及20所示TFT陣列面板之布局圖，及圖21B及22B係分 別沿圖21八及22入之線又又18-乂乂川’及又又11]8-又乂118’所取之 TFT陣歹面板之截面圖。 87825.DOC -31 - 1293138 請參閱圖21A及21B，包括複數閘極123及複數膨脹部127 在内之複數閘極線121形成於一透明絕緣基板丨1〇上，一閘 極絕緣層140形成於其上，且包括複數突起154在内之複數 本質半導體條1 5 1及複數外質半導體條丨64形成於閘極絕緣 層140上。形成包括複數源極173在内之複數資料線17卜複 數汲極175及複數儲存電容器導電體177後，未受到資料線 171、汲極175及儲存電容器導電體177覆蓋之外質半導體條 164部分係去除以完成包括複數突起ι63及複數歐姆接觸凸 塊165在内之複數歐姆接觸條161，且曝露部分本質半導體 條1 5 1。一溝渠186提供於各資料線171之一末端部分179， 以曝露部分閘極絕緣層14〇。 請參閱圖22A及22B，沉積一鈍化層18〇後，鈍化層180 及閘極絕緣層140係經光蝕刻以形成複數接觸孔182、ι85 、1 8 7及1 8 9 ’用於分別曝露出閘極線121之末端部分12 5、 沒極175、儲存電容器導電體in及資料線171之末端部分 179。接觸孔189曝露至少一部分溝渠186，圖中揭示接觸孔 1 8 9係大到足以曝露溝渠1 § 6之緣部。溝渠1 8 6内之閘極絕緣 層140之曝露部分係在此步驟中去除。 最後，曝露複數像素電極190及複數接觸輔助件92及97 形成於鈍化層180上，如圖19及20所示。 圖23係圖19所示本發明另一實施例之TFT陣列面板之截 面圖。 如圖23所示，此實施例LCD之TFT陣列面板之一層狀結 構幾乎相同於圖20所示者。惟，不同於圖20所示TFT陣列 87825.DOC -32- 1293138 面板的是，溝渠186僅提供於資料線171之末端部分179之上 膜179q處。 製造圖23所不本發明實施例TFT陣列面板之方法將參考 圖24A-25B詳述於後。 圖24A及24B係本發明實施例製造方法之中間步驟中之 圖23所不TFT陣列面板之截面圖，及圖25A及25]3係本發明 另一貫施例製造方法之中間步驟中之圖23所示TFT陣列面 板之截面圖。 請參閱圖24A及25A，包括複數閘極ία及複數膨脹部127‘ 在内之複數閘極線121、一閘極絕緣層14〇、包括複數突起 154在内之複數本質半導體條151及複數外質半導體條164 依序形成於一絕緣基板110上，且一下導電膜及一上導電膜 依序沉積。 依圖24A及24B之實施例所示，一具有溝渠186圖案之光 阻材料62形成於上膜上，如圖24A所示。上膜係使用光阻 材料62做為一蝕刻光罩而蝕刻，以形成包括複數源極173 在内之複數資料線171、複數汲極175及複數儲存電容器導 電體177之上膜I71q、175q及177q，且隨後去除光阻材料62 。形成一光阻材料64以覆蓋資料線171之末端部分179上之 溝渠186,且下膜使用光阻材料64及上膜171q、175q及177q 做為一蚀刻光罩而蚀刻，以完成資料線17 1、沒極17 5及儲 存電容器導電體177。隨後，去除複數外質半導體條164及 光阻材料64之曝露部分。 依圖25 A、25B之實施例所示，形成一不含溝渠186圖案 87825.DOC -33- 1293138 之光阻材料66於上膜上之後，上膜及下膜即使用光阻材料 62做為一蝕刻光罩而依次或同時蚀刻，且去除複數外質半 導體條164及光阻材料66之曝露部分，如圖25A所示。請參 閱圖25B，在形成一具有溝渠186圖案之光阻材料68後，上 膜l7lq、175q及1 77q使用光阻材料68做為一蚀刻光罩而蚀 刻形成溝渠186，及去除光阻材料68。 最後，沉積一鈍化層180後，鈍化層180及閘極絕緣層140 係經光蝕刻以形成複數接觸孔182、185、187及189，且複 數像素電極190及複數接觸輔助件92及97形成於鈍化層180 上，如圖23所示。 或者，儲存電容器導電體177僅包括下膜177P。在此例子 中，如圖24A及24B之實施例所示，圖24A所示之光阻材料 62並不覆蓋儲存電容器導電體丨77，而圖24B所示之光阻材 料64覆蓋儲存電容器導電體177。反之，如圖25A及25B之 實施例所示，圖25B所示之光阻材料68並不覆蓋儲存電容 器導電體177。 一具有位置依存性厚度之光阻材料可用於上膜及下膜二 者之圖案化，在資料線171、汲極175及儲存電容器導電體 177上之光阻材料為最厚，在溝渠上者為次厚，及在其餘部 分上者為最薄或零厚度。 圖26係用於本發明另一實施例LCD之舉例TFT陣列面板 之布局圖，及圖27及28係分別沿圖26之線XXVII-XXVir及 χχνπι-χχνιΐΓ所取之TFT陣列面板之截面圖。 如圖26-28所示，此實施例LCD之TFT陣列面板之一層狀 87825.DOC -34- 1293138 結構幾乎相同於圖9-1 1所示者。換言之，包括複數閘極123 及複數儲存電極線1 3 1在内之複數閘極線丨2 1形成於一基板 11〇上，且一閘極絕緣層140、包括複數突起154及複數半導 體凸塊157在内之複數半導體條151及包括複數突起163及 複數歐姆接觸凸塊1 65、167在内之複數歐姆接觸條ι61依序 形成於其上。包括複數源極173在内之複數資料線171、複 數汲極1 75及複數儲存電容器導電體177形成於歐姆接觸件 161、165及167上，且一鈍化層180形成於其上。複數接觸 孔1 82、1 85、1 87及1 89提供於鈍化層1 80及/或閘極絕緣層 140處’且複數像素電極19〇及複數接觸辅助件92及97形成 於鈍化層180上。 不同於圖9-11所示TFT陣列面板的是，此實施例之TFT陣 列面板内之閘極線121包括單一膜。此外，用於曝露出閘極 線末端部分125、汲極175、儲存電容器導電體177及資料線 171末端部分179之接觸孔182、185、187及189並未曝露其 緣部’各資料線171之末端部分179具有二朝下延伸至基板 110之溝渠186。 如上所述，位於接觸孔1 89處之接觸輔助件97沿著溝渠 186<表面延伸，以具有不均勻性，不均勻性使接觸於接觸 辅助件97之探針尖端有大的摩擦可做總體測試，藉此防止 針尖滑移。 圖29係圖26所示本發明另一實施例之tft陣列面板之截 面圖。 如圖29所示，此實施例lcd之TFT陣列面板之一層狀結
87825.DOC -35- 1293138 構幾乎相同於圖27及28所示者。惟，不同於圖27及28所示 TFT陣列面板的是，溝渠186僅提供於資料線171之末端部 分179之上膜179q處。 儘管本發明已參考於較佳實施例詳細說明於前，習於此 技者可以瞭解的是在不脫離文後申請專利範圍所載之本發 明精神與範疇下，仍可達成多種修改及替換。 【圖式簡單說明】 本發明之上述及其他優點將藉由詳述其較佳實施例且參 考於附圖而更為明確，其中： 圖1A係本發明實施例半導體裝置之接觸件之布局圖； 圖1B係沿圖1A之線IA-IA’所取之接觸件之截面圖； 圖1C係本發明實施例製造方法之中間步驟中之圖1A及 1B所示接觸結構之截面圖； 圖2係本發明實施例LCD之示意圖； 圖3係用於本發明實施例LCD之舉例TFT陣列面板之布 局圖； 圖4係沿圖3之線IV-IVf所取之TFT陣列面板之截面圖； 圖5八、6八、7八及8八係本發明實施例製造方法之中間步 驟中之圖3及4所示TFT陣列面板之布局圖； 圖58、6丑、7；8及83係分別沿圖5八、6八、7八及8八之線 VB-VB、VIB-VIB’、VIIB-VIIB，及 VIIIB-VIIIB，所取之 TFT 陣列面板之截面圖； 圖9係用於本發明另一實施例LCD之舉例TFT陣列面板 之布局圖； 87825.DOC -36- 1293138 圖10及11係分別沿圖9之線X-X*及ΧΙ-ΧΓ所取之TFT陣列 面板之截面圖； 圖12A係本發明實施例製造方法之第一步驟中之圖9-11 所示TFT陣列面板之布局圖； 圖12B及12C係分別沿圖12A之線XIIB-XIIB’及 XIIC-XIIC’所取之TFT陣列面板之截面圖； 圖13A及13B係分別沿圖12A之線XIIB-XIIB’及 XIIC-XIIC，所取之TFT陣列面板之截面圖，且說明圖12B及 12C所示步驟後之步驟； 圖14A係圖13A及13B所示步驟後之步驟中之TFT陣列面 板之布局圖； 圖14B及14C係分別沿圖14A之線XIVB-XIVB’及 XIVC-XIVC’所取之TFT陣列面板之截面圖； 圖15A、16A及17A以及圖15B、16B及17B係分別沿圖14A 之線XIVB-XIVB，及XIVC-XIVC·所取之TFT陣列面板之截 面圖，且說明圖14B及14C所示步驟後之步驟； 圖18A係圖17A及17B所示步驟後之步驟中之TFT陣列面 板之布局圖； 圖18B及18C係分另lJ沿圖18A之線XVIIIB-XVIIIB1及 XVIIIC-XVIIIC所取之TFT陣列面板之截面圖； 圖19係用於本發明另一實施例LCD之舉例TFT陣列面板 之布局圖； 圖20係沿圖19之線XX-XX7斤取之TFT陣列面板之截面 圖； 87825.DOC -37- 1293138 圖21A及22A係本發明實施例製造方法之中間步驟中之 圖19及20所示TFT陣列面板之布局圖； 圖213及228係分別沿圖21八及22八之線乂乂1丑-乂乂16’及 XXIIB-XXIIB’所取之TFT陣列面板之截面圖； 圖23係本發明另一實施例之TFT陣列面板之截面圖； 圖24A及24B係本發明實施例製造方法之中間步騾中之 圖23所示TFT陣列面板之截面圖； 圖25A及25B係本發明另一實施例製造方法之中間步驟 中之圖23所示TFT陣列面板之截面圖； 圖26係用於本發明另一實施例LCD之舉例TFT陣列面板 之布局圖； 圖27及28係分別沿圖26之線XXVII-XXVir及 χχνπι-χχνιΐΓ所取之TFT陣列面板之截面圖；及 圖29係本發明另一實施例之TFT陣列面板之截面圖。 【圖式代表符號說明】 3 :液晶層 42、44、52、54、62、64、66、68 :光阻材料 70 :基板 72 :配線 74 :絕緣層 75 :接觸孔 76 :導電體 78 :光阻材料 92、97 :接觸輔助件 87825.DOC -38- 1293138 100、200 :面板 110 :絕緣基板 121、125 :閘極線 123 :閘極 131、137 :儲存電極線 _ 140 :閘極絕緣層 150 :本質非晶矽層 151、154、157 :半導體 160 :外質非晶矽層 161、163、165、167 :歐姆接觸件 164 :外質半導體長條 170 :導電層 171、179 :資料線 173 :源極 174 :導電體 175 ·•汲極 177 :儲存電容器導電體 180 :鈍化層 182、185、186、187、189 :接觸孔 190 :像素電極 230 :濾色片 270 :共用電極 87825.DOC -39-

Claims (1)

  1. 年月曰修(更)正本 1293^3名124224號專利申請案） 中文申請專利範圍替換本(95心2月) 拾、申請專利範圍： I 一種半導體裝置之接觸結構，該接觸結構包含： 一可乾蝕刻之下導電膜； 一上導電膜，其形成於下膜上且包括鋁或鋁合金，上 膜具有位於下膜上之緣部； 一絕緣物，其具有一接觸孔以曝露至少一部分下膜； 及 IZO層，其形成於絕緣物上且通過接觸孔以接觸下 膜。 戈申咕專利範圍第1項之接觸結構，其中接觸孔曝露下膜 之至少一緣部。 如申Μ專利範園第1項之接觸結構，其中下膜之緣部與上 膜之緣部之間距離實質上呈均一。 如申蜎專利範圍第1項之接觸結構，其中下膜包含鉻。 種形成半導體裝置之接觸結構的方法，該方法包含·· 形成一下導電膜； 形成一上導電麟下膜上，上膜包括銘或銘合金； 形成一光阻材料於上膜上； 使用光阻材料做為一颠刻光罩而濕蚀刻上膜，以在光 Ρ且材料下方產生一侧切口； 使用光阻材料做為一韻刻光罩而乾姓刻 下膜； 形成，、邑緣層，其具有一接觸孔以曝露至少-部分下 膜；及 形成一ΙΖΟ層於絕緣層±，ΙΖ〇層通過接觸孔以接觸下 ^93138 戈申叫專利範圍第5項之方法，其中接觸孔曝露下膜之至 少一緣部。 •如申請專利範圍第5項之方法，其中下膜包含鉻。 / •—種薄膜電晶體陣列面板，其包含： - 一閘極導電層，其形成於一絕緣基板上； 一閘極絕緣層，其形成於閘極導電層上； 一半導體層，其形成於閘極絕緣層上； 一資料導電層，其至少一部分形成於半導體層上； _ 一鈍化層，其形成於資料導電層上且包含一接觸孔； 及 一IZO導電層，其形成於鈍化層上， 其中閘極導電層及資料導電層至少一者包括一可乾 飿刻《下膜及-形成於下膜上之上膜，上膜包括錯或銘 合金且其具有位於下膜上之緣部，及IZO層通過該接觸孔 以接觸於下膜。 •如申睛專利範圍第8項之薄膜電晶體陣列面板，其中下膜· 之緣部係接近於相鄰上膜之緣部。 1〇·如申請專利範圍第8項之薄膜電晶體陣列面板，其中ιζ〇 - 導電層接觸於下膜之一緣部。 · U·如申請專利範圍第8項之薄膜電晶體陣列面板，其中ιζ〇 導電層接觸於上膜。 12·如申請專利範圍第8項之薄膜電晶體陣列面板，其中下膜 之緣邵與相鄰上膜之緣部之間距離實質上呈均一。 -2- !293138 13·如申請專利範圍第8項之薄膜電晶體陣列面板，其中下膜 包含鉻。 14·如申請專利範圍第13項之薄膜電晶體陣列面板，其中下 膜具有一等於或小於500埃厚度。 / 15·如申請專利範圍第8項之薄膜電晶體陣列面板，其中資料 · 導電層包含彼此分離之一資料線及一汲極，且IZ〇導電 · 層包含一接觸於沒極之像素電極、一接觸於一部分閘極 導電層之閘極接觸辅助件及一接觸於一部分資料線之資 料接觸辅助件。 參 如申請專利範圍第15項之薄膜電晶體陣列面板，其中半 導體層具有實質上相同於資料導電層者之平坦形狀，不 同的是其一邵分位於資料線與沒極之間。 17·如申請專利範圍第8項之薄膜電晶體陣列面板，其中鈍化 層接觸於半導體層。 18·—種製造一薄膜電晶體陣列面板的方法，該方法包含： 形成一閘極導電層於一絕緣基板上； 形成-閘極絕緣層； · 形成一半導體層； 形成一資料導電層，其包括一資料線及一汲極； · 形成一保護層’其具有一接觸孔於至少一部分閘極導 ， 電層及資料導電層；及 形成一 IZO導電層，其通過接觸孔而連接於至少一部 分閘極導電層及資料導電層， 其中至少一部分閘極導電層及資料導電層包括一由 -3- I293138 鋁或鋁合金構成之上膜及一接觸該IZ〇導電層之可乾蝕 刻之下膜。 ‘ 19.如申請專利範圍第18項之方法，其中至少一部分閘極導. 電層及資料導電層之形成包含： / 依序沉積下膜及上膜； 形成一光阻材料於上膜上； 濕蝕刻上膜；及 20·如申請專利範圍第19項之方法，其中下膜包含路。 21·如申請專利範圍第2〇項之方法，其中下膜具等於或 小於500埃厚度。 22.如申請專利範圍第18項之方法’其中半導體層包含一本 質膜及一外質膜。 23·如申請專利範圍第22項之方法，其中資料導電層及半導 =之形成係藉由蚀刻單一光阻材料而進行，且光阻材 ―匕含-具有第一厚度且位於一配線區上之第一部分、 :具有較小於第一厚度之第二厚度且位於一通道區上之 部:邵分及-較薄於第二部分且位於—其難上之第三 難23項…其一料係利用單 25.===4項之方法，其中閉極導電層、本質 外为膜及資料導電層之形成包含： 夷 饭序沉積間極絕緣層、—本質非晶錢、—外質非晶 _ 4 - 1293138 梦膜一下膜及一上膜，其皆包括位於配線區上之第一 部分、位於通道區上之第二部分、及位於其餘區上之第 三部分； - 塗佈一光阻材料於導電層上； ·# 透過一光罩而將光阻材料曝光； 將光阻材料顯影，· 藉由去除上膜、下膜、外質非晶矽膜及本質非晶矽膜 <第三部分，及上膜、下膜及外質非晶矽膜之第二部分 ，以形成資料導電層、外質膜及内外膜；及 書 去除光阻材料圖案。 26.如申請專利範圍第24項之方法，其中資料導電層、外質 膜及内外膜之形成包含： 執行濕蝕刻，以去除上膜之第三部分且曝露下膜之第 三部分； 執行乾蝕刻，以去除下膜之第三部分且曝露外質非晶 矽膜之第三部分； Θ 執行乾蝕刻，以去除外質非晶矽膜與本質非晶矽膜之鲁 $三部分及光阻材料之第二部分，使上膜之第二部分曝 露且内外膜係由本質非晶矽膜完成； 、 去除上膜之第二部分； 去除下膜之第二部分，使資料導電層完成； 去除外質非晶矽膜之第二部分，使外質膜完成；及 去除光阻材料之第一部分。 7·如申凊專利範圍第26項之方法，其中光阻材料之第一部 1293138 分之去除係在上臌；I —、 、 <弟一邵分之去除與下膜之第二部分 之去除之間執行。 28.-種薄膜電晶體陣列面板，其包含： -閘極線，其形成於—絕緣基板上； -閘極絕緣層’其形成於閘極線上； 半導體層’其形成於閘極絕緣層上； 一資料線’其至少—部分形成於半導體層上； 及極，其至少一部分形成於半導體層上且分隔於資 料線； 一鈍化層，其形成於半導體層上，且具有一曝露出汲 極 < 第一接觸孔、一曝露出一部分閘極線之第二接觸孔 及一曝露出一部分資料線之第三接觸孔； 一像素電極，其通過第一接觸孔而連接於汲極； 一閘極接觸辅助件，其通過第二接觸孔而連接於閘極 線；及 一資料接觸辅助件，其通過第三接觸孔而連接於資料 線且具有不均勻性。 29·如申請專利範圍第28項之薄膜電晶體陣列面板，其中資 料線包含一鉻膜及一位於鉻膜上之鋁膜。 30·如申請專利範圍第29項之薄膜電晶體陣列面板，其中資 料接觸輔助件包含IZO。 3 U如申請專利範圍第28項之薄膜電晶體陣列面板，進一步 包含一歐姆接觸層，其介置於半導體層與資料線及汲極 之間，且具有實質上相同於資料線及汲極者之平坦形狀 1293138 ，及半導體層具有實質上相同於歐姆接觸層者之平坦形 狀，不同的是其一邵分位於資料線與汲極之間。 32· —種薄膜電晶體陣列面板’其包含： 一絕緣基板； 一閘極，其形成於基板上； 一閘極絕緣層，其形成於閘極上； 一半導體層，其形成於閘極絕緣層上且相對立於閘極； 一資料線，其至少一部分形成呤半導體層上且具有一 溝渠； 一汲極，其至少一部分形成於半導體層上且分隔於資 料線； 一鈍化層，其形成於半導體層上，且具有一曝露出沒 極之第一接觸孔及一曝露出資料線溝渠之第二接觸孔； 一像素電極，其通過第一接觸孔而連接於汲極；及 一資料接觸辅助件，其通過第二接觸孔而連接於資料 線且沿著資料線溝渠延伸。 33·如申請專利範圍第32項之薄膜電晶體陣列面板，其中資 料線包含一鉻膜及一位於鉻膜上之鋁膜。 34·如申請專利範圍第33項之薄膜電晶體陣列面板，其中資 料接觸辅助件包含IZO。 35·如申請專利範園第33項之薄膜電晶體陣列面板，其中溝 渠提供於銘膜處。 36·如申請專利範圍第32項之薄膜電晶體陣列面板，其中溝 渠曝露出基板。
TW092124224A 2002-09-02 2003-09-02 Contact structure of semiconductor device, manufacturing method thereof, thin film transistor array panel including contact structure, and manufacturing method thereof TWI293138B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020020052509A KR100870014B1 (ko) 2002-09-02 2002-09-02 박막 트랜지스터 기판
KR1020020053220A KR100870009B1 (ko) 2002-09-04 2002-09-04 배선의 접촉부 및 그 제조 방법과 이를 포함하는 박막트랜지스터 어레이 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
TW200500759A TW200500759A (en) 2005-01-01
TWI293138B true TWI293138B (en) 2008-02-01

Family

ID=31497749

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092124224A TWI293138B (en) 2002-09-02 2003-09-02 Contact structure of semiconductor device, manufacturing method thereof, thin film transistor array panel including contact structure, and manufacturing method thereof

Country Status (6)

Country Link
US (2) US7294855B2 (zh)
EP (1) EP1394597B1 (zh)
JP (2) JP2004096115A (zh)
CN (1) CN100465704C (zh)
DE (1) DE60336441D1 (zh)
TW (1) TWI293138B (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8514340B2 (en) * 2002-11-08 2013-08-20 Lg Display Co., Ltd. Method of fabricating array substrate having double-layered patterns
JP4802462B2 (ja) * 2004-07-27 2011-10-26 三菱電機株式会社 薄膜トランジスタアレイ基板の製造方法
KR20060016920A (ko) * 2004-08-19 2006-02-23 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR100699995B1 (ko) * 2004-09-02 2007-03-26 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그 제조 방법
US7859606B2 (en) 2004-09-15 2010-12-28 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
TWI278090B (en) * 2004-10-21 2007-04-01 Int Rectifier Corp Solderable top metal for SiC device
KR101100883B1 (ko) * 2004-11-08 2012-01-02 삼성전자주식회사 박막 트랜지스터 표시판
US7786742B2 (en) * 2006-05-31 2010-08-31 Applied Materials, Inc. Prober for electronic device testing on large area substrates
US7602199B2 (en) * 2006-05-31 2009-10-13 Applied Materials, Inc. Mini-prober for TFT-LCD testing
KR20080019398A (ko) * 2006-08-28 2008-03-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101394434B1 (ko) * 2007-06-29 2014-05-15 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
KR101072379B1 (ko) * 2007-07-20 2011-10-11 엘지디스플레이 주식회사 리프트오프 방법 및 이를 이용한 액정표시장치용 어레이기판의 제조방법
CN101424837B (zh) * 2007-11-02 2010-08-25 上海中航光电子有限公司 液晶显示装置阵列基板的制造方法
KR20090110485A (ko) * 2008-04-18 2009-10-22 삼성전자주식회사 표시 기판, 이를 이용한 액정 표시 장치 및 어레이 기판의제조방법
CN101261962B (zh) * 2008-04-24 2010-08-18 友达光电股份有限公司 有源元件阵列基板及其制造方法
TWI500159B (zh) * 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101930930B (zh) * 2009-06-26 2012-01-25 比亚迪股份有限公司 一种在氧化铟锡玻璃基板上形成铬铝铬金属走线的方法
TWI830077B (zh) * 2009-08-07 2024-01-21 日商半導體能源研究所股份有限公司 半導體裝置
CN102034749B (zh) * 2009-09-25 2013-09-04 北京京东方光电科技有限公司 阵列基板及其制造方法
JP5275517B2 (ja) * 2010-07-21 2013-08-28 シャープ株式会社 基板及びその製造方法、表示装置
JP5848918B2 (ja) 2010-09-03 2016-01-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101750430B1 (ko) * 2010-11-29 2017-06-26 삼성디스플레이 주식회사 박막 트랜지스터 표시판의 제조 방법
KR20210034703A (ko) * 2011-01-28 2021-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법 및 반도체 장치
US8709920B2 (en) * 2011-02-24 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102446732A (zh) * 2011-11-29 2012-05-09 上海华力微电子有限公司 提高多次曝光稳定性的栅极返工工艺
KR20140020565A (ko) * 2012-08-09 2014-02-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
KR102290801B1 (ko) * 2013-06-21 2021-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2015228426A (ja) * 2014-06-02 2015-12-17 大日本印刷株式会社 配線部材
CN104865765B (zh) * 2015-06-19 2018-10-30 合肥鑫晟光电科技有限公司 阵列基板及制作方法、显示面板及制作方法和显示装置
CN105068325A (zh) * 2015-08-31 2015-11-18 深圳市华星光电技术有限公司 Psva型液晶显示面板
CN105116642B (zh) * 2015-09-24 2018-07-17 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
JP2017143108A (ja) * 2016-02-08 2017-08-17 株式会社ジャパンディスプレイ 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR102598970B1 (ko) * 2016-07-29 2023-11-06 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
CN106206324B (zh) * 2016-08-31 2019-03-26 深圳市华星光电技术有限公司 一种金属绝缘层半导体结构的制造方法
CN107037655A (zh) * 2017-05-26 2017-08-11 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示器件
JP7456773B2 (ja) * 2019-07-16 2024-03-27 京東方科技集團股▲ふん▼有限公司 アレイ基板、ディスプレイパネル、表示装置及びアレイ基板の製造方法
CN111710652A (zh) * 2020-06-12 2020-09-25 信利(仁寿)高端显示科技有限公司 一种tft基板的连接孔制作方法及tft基板

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04253342A (ja) * 1991-01-29 1992-09-09 Oki Electric Ind Co Ltd 薄膜トランジスタアレイ基板
TW409194B (en) * 1995-11-28 2000-10-21 Sharp Kk Active matrix substrate and liquid crystal display apparatus and method for producing the same
KR100190023B1 (ko) * 1996-02-29 1999-06-01 윤종용 박막트랜지스터-액정표시장치 및 그 제조방법
KR100392909B1 (ko) * 1997-08-26 2004-03-22 엘지.필립스 엘시디 주식회사 박막트랜지스터및그의제조방법
KR100307385B1 (ko) 1997-03-05 2001-12-15 구본준, 론 위라하디락사 액정표시장치의구조및그제조방법
JP3102392B2 (ja) 1997-10-28 2000-10-23 日本電気株式会社 半導体デバイスおよびその製造方法
KR100316072B1 (ko) 1997-12-10 2002-11-27 엘지.필립스 엘시디 주식회사 액정 표시 장치 제조 방법 및 그 구조
KR100590742B1 (ko) * 1998-05-11 2007-04-25 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
JP4184522B2 (ja) 1999-01-29 2008-11-19 富士通株式会社 薄膜トランジスタ基板
JP3463006B2 (ja) * 1998-10-26 2003-11-05 シャープ株式会社 液晶表示装置の製造方法および液晶表示装置
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
JP2000267595A (ja) * 1999-03-15 2000-09-29 Toshiba Corp 表示装置用アレイ基板の製造方法
US6218221B1 (en) * 1999-05-27 2001-04-17 Chi Mei Optoelectronics Corp. Thin film transistor with a multi-metal structure and a method of manufacturing the same
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
KR100333273B1 (ko) * 1999-08-02 2002-04-24 구본준, 론 위라하디락사 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
US6885064B2 (en) * 2000-01-07 2005-04-26 Samsung Electronics Co., Ltd. Contact structure of wiring and a method for manufacturing the same
KR100366768B1 (ko) * 2000-04-19 2003-01-09 삼성전자 주식회사 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
JP4630420B2 (ja) * 2000-05-23 2011-02-09 ティーピーオー ホンコン ホールディング リミテッド パターン形成方法
KR100751185B1 (ko) * 2000-08-08 2007-08-22 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
JP4342711B2 (ja) * 2000-09-20 2009-10-14 株式会社日立製作所 液晶表示装置の製造方法
TWI220029B (en) * 2000-10-12 2004-08-01 Au Optronics Corp Thin film transistor liquid crystal display and its manufacturing method
KR100720095B1 (ko) * 2000-11-07 2007-05-18 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100729764B1 (ko) 2000-11-15 2007-06-20 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100750919B1 (ko) 2001-02-05 2007-08-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20020083249A (ko) * 2001-04-26 2002-11-02 삼성전자 주식회사 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100412619B1 (ko) * 2001-12-27 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판의 제조 방법

Also Published As

Publication number Publication date
CN100465704C (zh) 2009-03-04
US7294855B2 (en) 2007-11-13
EP1394597A3 (en) 2006-06-21
JP2010271732A (ja) 2010-12-02
EP1394597B1 (en) 2011-03-23
US20040041149A1 (en) 2004-03-04
DE60336441D1 (de) 2011-05-05
JP5302275B2 (ja) 2013-10-02
EP1394597A2 (en) 2004-03-03
US20080044996A1 (en) 2008-02-21
CN1495478A (zh) 2004-05-12
US7883942B2 (en) 2011-02-08
TW200500759A (en) 2005-01-01
JP2004096115A (ja) 2004-03-25

Similar Documents

Publication Publication Date Title
TWI293138B (en) Contact structure of semiconductor device, manufacturing method thereof, thin film transistor array panel including contact structure, and manufacturing method thereof
EP1939673B1 (en) Liquid crystal display panel and manufacturing method of the same
JP4408271B2 (ja) 液晶表示装置及びその製造方法
JP4790134B2 (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
US7960199B2 (en) Thin film transistor (TFT) array substrate and fabricating method thereof that protect the TFT and a pixel electrode without a protective film
JP4280727B2 (ja) 液晶表示装置用アレイ基板の製造方法
TW544934B (en) A vertically aligned mode liquid crystal display
TWI395001B (zh) 薄膜電晶體陣列面板之製造方法
JP2003043513A (ja) 液晶表示装置用アレー基板及びその製造方法
KR101636998B1 (ko) 박막 트랜지스터 및 그 제조 방법
JP4452453B2 (ja) 液晶表示装置の製造方法
KR101431136B1 (ko) 박막 트랜지스터 기판의 제조 방법
KR20080042755A (ko) 박막트랜지스터 액정 디스플레이 화소 구조 및 그 제조방법
TW201024882A (en) Array substrate for display device and method for fabricating the same
TW200402888A (en) Thin film transistor array panel and manufacturing method thereof
JP2007034285A (ja) 薄膜トランジスタの製造方法
KR20000033047A (ko) 박막트랜지스터의제조방법
US20050079657A1 (en) Manufacturing method of a thin film transistor array substrate
TW200524166A (en) Thin film transistor array panel and manufacturing method thereof
TWI374327B (en) Method of manufacturing thin film transistor array panel and liquid crystal display
JP5679397B2 (ja) 薄膜トランジスタ基板の製造方法
JP2678044B2 (ja) アクティブマトリクス基板の製造方法
KR101012718B1 (ko) 액정표시장치용 어레이기판 제조방법
US7605416B2 (en) Thin film translator array panel and a method for manufacturing the panel
TWI245145B (en) A thin film transistor array panel

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees