JPH09252003A - バンプの形成方法及びバンプを有する半導体装置の製造方法 - Google Patents
バンプの形成方法及びバンプを有する半導体装置の製造方法Info
- Publication number
- JPH09252003A JPH09252003A JP5930496A JP5930496A JPH09252003A JP H09252003 A JPH09252003 A JP H09252003A JP 5930496 A JP5930496 A JP 5930496A JP 5930496 A JP5930496 A JP 5930496A JP H09252003 A JPH09252003 A JP H09252003A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- bumps
- resist
- forming
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05558—Shape in side view conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
Abstract
(57)【要約】 （修正有）
【課題】 バンプ高さの誤差を減少させ、ボンディング
不良を防止する。 【解決手段】 厚膜レジスト６を用いてメッキによりバ
ンプ７を形成し、バンプの表面を研磨して平坦化した後
に、前記レジストを除去する。 【効果】 前記平坦化によってバンプ高さの誤差が減少
し、一括接続を行なう際に、ボンディングツールの加圧
力が各バンプに均一に加わり、加熱が各バンプに均一に
加わるので、ボンディング不良が生じにくくなる。
不良を防止する。 【解決手段】 厚膜レジスト６を用いてメッキによりバ
ンプ７を形成し、バンプの表面を研磨して平坦化した後
に、前記レジストを除去する。 【効果】 前記平坦化によってバンプ高さの誤差が減少
し、一括接続を行なう際に、ボンディングツールの加圧
力が各バンプに均一に加わり、加熱が各バンプに均一に
加わるので、ボンディング不良が生じにくくなる。
Description
【０００１】
【発明の属する技術分野】本発明は、バンプの形成方法
及びバンプを有する半導体装置の製造方法に関し、特
に、精度の高いバンプの形成に適用して有効な技術に関
するものである。
及びバンプを有する半導体装置の製造方法に関し、特
に、精度の高いバンプの形成に適用して有効な技術に関
するものである。
【０００２】
【従来の技術】半導体装置の製造では、半導体ウェハの
主面上に回路を形成した後に、半導体ウェハを個々の半
導体ペレットに分割し、各半導体ペレットとプリント基
板等に実装する際に接続端子になるリードとを接続した
後に、パッケージに収容して半導体装置ができあがる。
主面上に回路を形成した後に、半導体ウェハを個々の半
導体ペレットに分割し、各半導体ペレットとプリント基
板等に実装する際に接続端子になるリードとを接続した
後に、パッケージに収容して半導体装置ができあがる。
【０００３】このリードと半導体チップとの接続のため
に、金，ハンダ，銅等を用いた突起電極であるバンプを
半導体チップに形成し、このバンプとリードとを位置合
わせしてボンディングツールを押し当て加圧・加熱する
ことによって、バンプとリードとを一括して接続（ギャ
ングボンディング）する方法がある。
に、金，ハンダ，銅等を用いた突起電極であるバンプを
半導体チップに形成し、このバンプとリードとを位置合
わせしてボンディングツールを押し当て加圧・加熱する
ことによって、バンプとリードとを一括して接続（ギャ
ングボンディング）する方法がある。
【０００４】このようなバンプには半球形状のマッシュ
ルームバンプと円筒形状のストレートウォールバンプと
が有る。マッシュルームバンプは縦方向以外に横方向に
もメッキが成長するので、バンプピッチの微細化が進む
とバンプ間でのショートが起りやすくなる。これに対し
て、ストレートウォールバンプでは、縦方向にのみメッ
キが成長するのでプロセスマージンがあり、前記微細化
に適応し得る。このストレートウォールバンプの製造プ
ロセスを、以下説明する。
ルームバンプと円筒形状のストレートウォールバンプと
が有る。マッシュルームバンプは縦方向以外に横方向に
もメッキが成長するので、バンプピッチの微細化が進む
とバンプ間でのショートが起りやすくなる。これに対し
て、ストレートウォールバンプでは、縦方向にのみメッ
キが成長するのでプロセスマージンがあり、前記微細化
に適応し得る。このストレートウォールバンプの製造プ
ロセスを、以下説明する。
【０００５】先ず、ホトリソグラフィ技術を用いて電極
パッド上に形成された保護膜を選択的に除去して開口を
設け、レジストを除去してからバリアメタルをウェハ全
面に形成する。次に、厚膜レジストを塗布し、ホトリソ
グラフィ技術によってバンプメッキ用の開口を設け、バ
リアメタルを電極として電解メッキにてバンプを形成す
る。この後、厚膜レジストを除去し、バンプをマスクと
して露出しているバリアメタルをエッチング除去する。
パッド上に形成された保護膜を選択的に除去して開口を
設け、レジストを除去してからバリアメタルをウェハ全
面に形成する。次に、厚膜レジストを塗布し、ホトリソ
グラフィ技術によってバンプメッキ用の開口を設け、バ
リアメタルを電極として電解メッキにてバンプを形成す
る。この後、厚膜レジストを除去し、バンプをマスクと
して露出しているバリアメタルをエッチング除去する。
【０００６】このようなバンプの形成方法については、
工業調査会刊行の「ＴＡＢ技術入門」の第７３頁乃至第
８１頁に記載されている。
工業調査会刊行の「ＴＡＢ技術入門」の第７３頁乃至第
８１頁に記載されている。
【０００７】
【発明が解決しようとする課題】このようなバンプの形
成においてメッキ条件の僅かな違い等の原因によって、
バンプの高さにある程度の誤差が生じてしまう。この誤
差が例えば６μｍ程度あった場合には、バンプ間で最大
１２μｍ程度の高さの違いが生じてしまうこともある。
このようなバンプ高さの違いによって、前記一括接続を
行なう際に、前記ボンディングツールの加圧力が各バン
プによって異なることとなり、加熱が各バンプに均一に
加わらずに、一部のバンプの接続が不良となるボンディ
ング不良が生じてしまう。このようなボンディング不良
が生じると、半導体装置が作動不良或いは作動不能とな
り、装置の信頼性が低下する。
成においてメッキ条件の僅かな違い等の原因によって、
バンプの高さにある程度の誤差が生じてしまう。この誤
差が例えば６μｍ程度あった場合には、バンプ間で最大
１２μｍ程度の高さの違いが生じてしまうこともある。
このようなバンプ高さの違いによって、前記一括接続を
行なう際に、前記ボンディングツールの加圧力が各バン
プによって異なることとなり、加熱が各バンプに均一に
加わらずに、一部のバンプの接続が不良となるボンディ
ング不良が生じてしまう。このようなボンディング不良
が生じると、半導体装置が作動不良或いは作動不能とな
り、装置の信頼性が低下する。
【０００８】このようなバンプ高さの誤差による影響は
バンプのピッチが小さくなるにつれ、より深刻な問題と
なる。
バンプのピッチが小さくなるにつれ、より深刻な問題と
なる。
【０００９】本発明の目的は、バンプ高さの誤差を減少
させ、ボンディング不良を防止することが可能な技術を
提供することにある。
させ、ボンディング不良を防止することが可能な技術を
提供することにある。
【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１２】厚膜レジストを用いてメッキによりバンプ
を形成し、バンプの表面を研磨して平坦化した後に、前
記レジストを除去する。
を形成し、バンプの表面を研磨して平坦化した後に、前
記レジストを除去する。
【００１３】上述した手段によれば、前記平坦化によっ
てバンプ高さの誤差が減少し、一括接続を行なう際に、
ボンディングツールの加圧力が各バンプに均一に加わ
り、加熱が各バンプに均一に加わるので、ボンディング
不良が生じにくくなる。
てバンプ高さの誤差が減少し、一括接続を行なう際に、
ボンディングツールの加圧力が各バンプに均一に加わ
り、加熱が各バンプに均一に加わるので、ボンディング
不良が生じにくくなる。
【００１４】それによって、バンプ高さの誤差によるボ
ンディング不良を防止することが可能となる。
ンディング不良を防止することが可能となる。
【００１５】以下、本発明の構成について、実施の形態
とともに説明する。
とともに説明する。
【００１６】なお、実施の形態を説明するための全図に
おいて、同一機能を有するものは同一符号を付け、その
繰り返しの説明は省略する。
おいて、同一機能を有するものは同一符号を付け、その
繰り返しの説明は省略する。
【００１７】
【発明の実施の形態】図１乃至図７に示すのは、本発明
の一実施の形態であるバンプの形成方法を工程ごとに示
す要部縦断面図である。
の一実施の形態であるバンプの形成方法を工程ごとに示
す要部縦断面図である。
【００１８】図中、１は所定の回路を主面に形成した半
導体基板、２は半導体基板に形成した回路と外部端子と
を接続するために半導体基板１に設けられたアルミニウ
ムの電極パッド、３は半導体ペレットを保護する保護絶
縁膜であり、本実施の形態では水分の浸入を防止するプ
ラズマＣＶＤ法によるＳｉＮ膜３ａとα線ソフトエラー
を防止するポリイミド系の樹脂膜３ｂとを積層した構成
となっている。
導体基板、２は半導体基板に形成した回路と外部端子と
を接続するために半導体基板１に設けられたアルミニウ
ムの電極パッド、３は半導体ペレットを保護する保護絶
縁膜であり、本実施の形態では水分の浸入を防止するプ
ラズマＣＶＤ法によるＳｉＮ膜３ａとα線ソフトエラー
を防止するポリイミド系の樹脂膜３ｂとを積層した構成
となっている。
【００１９】先ず、バンプ形成面にレジスト４を塗布
し、ホトリソグラフィ技術によってパターニングしたレ
ジスト４をマスクとしてエッチングを行ない、バンプを
形成する電極パッド２上の保護絶縁膜３を選択的に除去
し開口を設ける。この状態を図１に示す。
し、ホトリソグラフィ技術によってパターニングしたレ
ジスト４をマスクとしてエッチングを行ない、バンプを
形成する電極パッド２上の保護絶縁膜３を選択的に除去
し開口を設ける。この状態を図１に示す。
【００２０】レジスト４を除去した後に、バリアメタル
５を半導体基板１全面にスパッタ法によって形成する。
この状態を図２に示す。バリアメタル５としては、電極
パッド２と密着性の高いＣｒ或いはＴｉ等の薄膜と、バ
ンプ形成材料と密着性の高いＷ，Ｐｔ，Ａｇ，Ｃｕ，Ｎ
ｉ等の薄膜とを積層した多層金属膜を形成する。
５を半導体基板１全面にスパッタ法によって形成する。
この状態を図２に示す。バリアメタル５としては、電極
パッド２と密着性の高いＣｒ或いはＴｉ等の薄膜と、バ
ンプ形成材料と密着性の高いＷ，Ｐｔ，Ａｇ，Ｃｕ，Ｎ
ｉ等の薄膜とを積層した多層金属膜を形成する。
【００２１】次に１０〜５０μｍ厚の厚膜レジスト６を
塗布し、ホトリソグラフィ技術によりバンプメッキ用の
開口をパターニングする。この状態を図３に示す。
塗布し、ホトリソグラフィ技術によりバンプメッキ用の
開口をパターニングする。この状態を図３に示す。
【００２２】バリアメタル５を電極として電解メッキ法
を用い、開口内のバリアメタル５にバンプ形成材料であ
る金を付着させてバンプ７を形成する。この状態を図４
に示す。
を用い、開口内のバリアメタル５にバンプ形成材料であ
る金を付着させてバンプ７を形成する。この状態を図４
に示す。
【００２３】形成したバンプ７をＣＭＰ（Chemical Mec
hanical Polishing）法によって研磨し平坦化する。こ
の状態を図５に示す。ＣＭＰ法とは例えば薬液をつけた
研磨布にデバイスを形成したウェハを押し当てながら回
転させ、薬液の化学的作用と研磨布の物理的作用との相
乗効果によって表面を研磨する方法である。
hanical Polishing）法によって研磨し平坦化する。こ
の状態を図５に示す。ＣＭＰ法とは例えば薬液をつけた
研磨布にデバイスを形成したウェハを押し当てながら回
転させ、薬液の化学的作用と研磨布の物理的作用との相
乗効果によって表面を研磨する方法である。
【００２４】研磨後にレジスト６を除去し、バリアメタ
ル５及びバンプ７を露出させる。この状態を図７に示
す。形成したバンプ７をマスクとして露出しているバリ
アメタル５をエッチング除去し、バンプ７の形成工程が
完了する。この状態を図７に示す。
ル５及びバンプ７を露出させる。この状態を図７に示
す。形成したバンプ７をマスクとして露出しているバリ
アメタル５をエッチング除去し、バンプ７の形成工程が
完了する。この状態を図７に示す。
【００２５】本実施の形態では、ＣＭＰ法によって研磨
を行なうので、バンプ高さを高い精度で均一化すること
ができる。また、バンプ形成時のレジストが付着した状
態で研磨を行なうので、ＣＭＰ法に用いる薬液によるダ
メージを防止することができ、研磨時のバンプの損傷が
少なく、素子形成面への異物の付着も防止できる。
を行なうので、バンプ高さを高い精度で均一化すること
ができる。また、バンプ形成時のレジストが付着した状
態で研磨を行なうので、ＣＭＰ法に用いる薬液によるダ
メージを防止することができ、研磨時のバンプの損傷が
少なく、素子形成面への異物の付着も防止できる。
【００２６】このようにしてバンプを形成した半導体チ
ップを実装した状態を図８に例示する。
ップを実装した状態を図８に例示する。
【００２７】この例ではＴＡＢ（Tape Automated Bondi
ng）テープに実装したＴＣＰ（TapeCarrier Package）
型の半導体装置を示し、ＴＡＢテープは、ポリイミド等
の絶縁性樹脂フィルムからなる基材８に、接着剤を介し
て或いは直接に銅箔等の導体膜を形成し、この導体膜を
エッチングによって加工しリード９を形成する。このリ
ード９の一端が半導体チップ１０のバンプ７と位置合わ
せされ、加熱・加圧されてリード９とバンプ７とが接続
される。ボンディングが終了すると、半導体チップ１０
は、耐湿性の向上を主たる目的として、半導体チップ１
０の主面及びリード９の接続部分にエポキシ等の液状の
封止樹脂１１を塗布しこれを加熱固化させたポッティン
グ封止が行なわれる。
ng）テープに実装したＴＣＰ（TapeCarrier Package）
型の半導体装置を示し、ＴＡＢテープは、ポリイミド等
の絶縁性樹脂フィルムからなる基材８に、接着剤を介し
て或いは直接に銅箔等の導体膜を形成し、この導体膜を
エッチングによって加工しリード９を形成する。このリ
ード９の一端が半導体チップ１０のバンプ７と位置合わ
せされ、加熱・加圧されてリード９とバンプ７とが接続
される。ボンディングが終了すると、半導体チップ１０
は、耐湿性の向上を主たる目的として、半導体チップ１
０の主面及びリード９の接続部分にエポキシ等の液状の
封止樹脂１１を塗布しこれを加熱固化させたポッティン
グ封止が行なわれる。
【００２８】なお、本実施の形態ではＣＭＰ法を用いて
バンプの研磨を行なったが他の研磨方法を用いても本発
明は実施可能である。
バンプの研磨を行なったが他の研磨方法を用いても本発
明は実施可能である。
【００２９】以上、本発明者によってなされた発明を、
前記実施の形態に基づき具体的に説明したが、本発明
は、前記実施の形態に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。
前記実施の形態に基づき具体的に説明したが、本発明
は、前記実施の形態に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。
【００３０】例えば、前記の実施の形態では、半導体チ
ップにバンプを形成する場合について説明したが、例え
ば実装基板或いはＴＡＢテープ等他のバンプ形成に本発
明を用いても有効である。
ップにバンプを形成する場合について説明したが、例え
ば実装基板或いはＴＡＢテープ等他のバンプ形成に本発
明を用いても有効である。
【００３１】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００３２】（１）本発明によれば、バンプ高さの誤差
を少なくすることができるという効果がある。
を少なくすることができるという効果がある。
【００３３】（２）本発明によれば、前記効果（１）に
より、バンプとリードとの接続不良が減少するという効
果がある。
より、バンプとリードとの接続不良が減少するという効
果がある。
【００３４】（３）本発明によれば、前記効果（２）に
より、半導体装置の信頼性が向上するという効果があ
る。
より、半導体装置の信頼性が向上するという効果があ
る。
【図面の簡単な説明】
【図１】本発明の一実施の形態であるバンプの形成方法
を示す要部縦断面図である。
を示す要部縦断面図である。
【図２】本発明の一実施の形態であるバンプの形成方法
を示す要部縦断面図である。
を示す要部縦断面図である。
【図３】本発明の一実施の形態であるバンプの形成方法
を示す要部縦断面図である。
を示す要部縦断面図である。
【図４】本発明の一実施の形態であるバンプの形成方法
を示す要部縦断面図である。
を示す要部縦断面図である。
【図５】本発明の一実施の形態であるバンプの形成方法
を示す要部縦断面図である。
を示す要部縦断面図である。
【図６】本発明の一実施の形態であるバンプの形成方法
を示す要部縦断面図である。
を示す要部縦断面図である。
【図７】本発明の一実施の形態であるバンプの形成方法
を示す要部縦断面図である。
を示す要部縦断面図である。
【図８】ＴＡＢテープに実装したＴＣＰ型の半導体装置
を示す縦断面図である。
を示す縦断面図である。
１…半導体基板、２…電極パッド、３…保護絶縁膜、３
ａ…ＳｉＮ膜、３ｂ…ポリイミド系の樹脂膜、４…レジ
スト、５…バリアメタル、６…レジスト、７…バンプ、
８…基材、９…リード、１０…半導体チップ、１１…封
止樹脂１１。
ａ…ＳｉＮ膜、３ｂ…ポリイミド系の樹脂膜、４…レジ
スト、５…バリアメタル、６…レジスト、７…バンプ、
８…基材、９…リード、１０…半導体チップ、１１…封
止樹脂１１。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊東 恭二 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内
Claims (8)
- 【請求項１】 バンプの形成方法であって、 バンプ形成面にレジストを塗布する工程と、 前記レジストにバンプ形成用の開口を行なう工程と、 バンプを形成する工程と、 前記バンプを研磨する工程と、 前記レジストを除去する工程と、を備えたことを特徴と
するバンプの形成方法。 - 【請求項２】 前記研磨をＣＭＰ法で行なうことを特徴
とする請求項１に記載のバンプの形成方法。 - 【請求項３】 前記バンプの研磨が行なわれた後に前記
レジストを除去することを特徴とする請求項１又は請求
項２に記載のバンプの形成方法。 - 【請求項４】 前記バンプを電解メッキ法で形成するこ
とを特徴とする請求項１乃至請求項３の何れかに記載の
バンプの形成方法。 - 【請求項５】 半導体チップに形成した回路の外部との
接続端子として用いるバンプを有する半導体装置の製造
方法であって、 バンプ形成面にレジストを塗布する工程と、 前記レジストにバンプ形成用の開口を行なう工程と、 バンプを形成する工程と、 前記バンプを研磨する工程と、 前記レジストを除去する工程と、を備えたことを特徴と
するバンプを有する半導体装置の製造方法。 - 【請求項６】 前記研磨をＣＭＰ法で行なうことを特徴
とする請求項５に記載のバンプを有する半導体装置の製
造方法。 - 【請求項７】 前記バンプの研磨が行なわれた後に前記
レジストを除去することを特徴とする請求項５又は請求
項６に記載のバンプを有する半導体装置の製造方法。 - 【請求項８】 前記バンプを電解メッキ法で形成するこ
とを特徴とする請求項５乃至請求項７の何れかに記載の
バンプの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5930496A JPH09252003A (ja) | 1996-03-15 | 1996-03-15 | バンプの形成方法及びバンプを有する半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5930496A JPH09252003A (ja) | 1996-03-15 | 1996-03-15 | バンプの形成方法及びバンプを有する半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09252003A true JPH09252003A (ja) | 1997-09-22 |
Family
ID=13109509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5930496A Pending JPH09252003A (ja) | 1996-03-15 | 1996-03-15 | バンプの形成方法及びバンプを有する半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09252003A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6809020B2 (en) | 2000-05-01 | 2004-10-26 | Seiko Epson Corporation | Method for forming bump, semiconductor device and method for making the same, circuit board, and electronic device |
| KR100649319B1 (ko) * | 2005-10-28 | 2006-11-24 | 동부일렉트로닉스 주식회사 | 본딩 패드의 형성 방법 및 그에 의해 형성된 본딩 패드를포함하는 반도체 소자 |
| JP2007214571A (ja) * | 2006-02-08 | 2007-08-23 | Ccp Contact Probes Co Ltd | 均一な共平面性を有する多層フリップチップバンプの高さを制御する方法及び関連装置 |
| US7278897B2 (en) | 2003-01-23 | 2007-10-09 | Kawasaki Microelectronics, Inc. | Method of manufacturing display device having columnar spacers |
| JP2008004870A (ja) * | 2006-06-26 | 2008-01-10 | Fujikura Ltd | 配線板及び配線板の製造方法 |
| JP2008270816A (ja) * | 2007-04-20 | 2008-11-06 | Samsung Electronics Co Ltd | 均一な無電解メッキ厚さを得ることができる半導体素子の製造方法 |
| WO2009122867A1 (ja) * | 2008-03-31 | 2009-10-08 | 日本電気株式会社 | 半導体装置、複合回路装置及びそれらの製造方法 |
| US8486760B2 (en) | 2009-10-01 | 2013-07-16 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same |
-
1996
- 1996-03-15 JP JP5930496A patent/JPH09252003A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6809020B2 (en) | 2000-05-01 | 2004-10-26 | Seiko Epson Corporation | Method for forming bump, semiconductor device and method for making the same, circuit board, and electronic device |
| KR100514230B1 (ko) * | 2000-05-01 | 2005-09-13 | 세이코 엡슨 가부시키가이샤 | 범프의 형성방법 및 반도체장치의 제조방법 |
| US7278897B2 (en) | 2003-01-23 | 2007-10-09 | Kawasaki Microelectronics, Inc. | Method of manufacturing display device having columnar spacers |
| KR100649319B1 (ko) * | 2005-10-28 | 2006-11-24 | 동부일렉트로닉스 주식회사 | 본딩 패드의 형성 방법 및 그에 의해 형성된 본딩 패드를포함하는 반도체 소자 |
| JP2007214571A (ja) * | 2006-02-08 | 2007-08-23 | Ccp Contact Probes Co Ltd | 均一な共平面性を有する多層フリップチップバンプの高さを制御する方法及び関連装置 |
| JP2008004870A (ja) * | 2006-06-26 | 2008-01-10 | Fujikura Ltd | 配線板及び配線板の製造方法 |
| JP2008270816A (ja) * | 2007-04-20 | 2008-11-06 | Samsung Electronics Co Ltd | 均一な無電解メッキ厚さを得ることができる半導体素子の製造方法 |
| WO2009122867A1 (ja) * | 2008-03-31 | 2009-10-08 | 日本電気株式会社 | 半導体装置、複合回路装置及びそれらの製造方法 |
| US8486760B2 (en) | 2009-10-01 | 2013-07-16 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8230588B2 (en) | Method of making an electronic device and electronic device substrate | |
| US6972480B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
| JP3152180B2 (ja) | 半導体装置及びその製造方法 | |
| JP3335575B2 (ja) | 半導体装置およびその製造方法 | |
| JP4212293B2 (ja) | 半導体装置の製造方法 | |
| JP3313547B2 (ja) | チップサイズパッケージの製造方法 | |
| JP3502800B2 (ja) | 半導体装置の製造方法 | |
| EP1906445A2 (en) | Manufacturing method of semiconductor device | |
| TWI381459B (zh) | Semiconductor device and manufacturing method thereof | |
| JP3189799B2 (ja) | 半導体装置の製造方法 | |
| JP3538029B2 (ja) | 半導体装置の製造方法 | |
| US7964493B2 (en) | Method of manufacturing semiconductor device | |
| JPH09252003A (ja) | バンプの形成方法及びバンプを有する半導体装置の製造方法 | |
| JPH1092865A (ja) | 半導体装置およびその製造方法 | |
| JP4334397B2 (ja) | 半導体装置及びその製造方法 | |
| JP4215571B2 (ja) | 半導体装置の製造方法 | |
| JPH11204560A (ja) | 半導体装置及びその製造方法 | |
| JP3279470B2 (ja) | 半導体装置およびその製造方法 | |
| JPH10135366A (ja) | Ｂｇａ半導体パッケージの外部端子の製造方法 | |
| JP2000216185A (ja) | 柱状電極付き半導体ウエハ及びその製造方法並びに半導体装置及びその製造方法 | |
| US6734042B2 (en) | Semiconductor device and method for fabricating the same | |
| JP3424164B2 (ja) | 半導体装置の製造方法 | |
| JP4286264B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10223626A (ja) | 半導体チップ，半導体チップの製造方法，半導体装置，電子装置 | |
| KR100900480B1 (ko) | 반도체 패키지 |