JP2007214571A - 均一な共平面性を有する多層フリップチップバンプの高さを制御する方法及び関連装置 - Google Patents

均一な共平面性を有する多層フリップチップバンプの高さを制御する方法及び関連装置 Download PDF

Info

Publication number
JP2007214571A
JP2007214571A JP2007029556A JP2007029556A JP2007214571A JP 2007214571 A JP2007214571 A JP 2007214571A JP 2007029556 A JP2007029556 A JP 2007029556A JP 2007029556 A JP2007029556 A JP 2007029556A JP 2007214571 A JP2007214571 A JP 2007214571A
Authority
JP
Japan
Prior art keywords
flip chip
polishing
chip bump
bump
height
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007029556A
Other languages
English (en)
Other versions
JP4753207B2 (ja
Inventor
Jung-Tang Huang
黄榮堂
Pen-Shan Chao
趙本▲善▼
Hou-Jun Hsu
許后竣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CCP CONTACT PROBES CO Ltd
Original Assignee
CCP CONTACT PROBES CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CCP CONTACT PROBES CO Ltd filed Critical CCP CONTACT PROBES CO Ltd
Publication of JP2007214571A publication Critical patent/JP2007214571A/ja
Application granted granted Critical
Publication of JP4753207B2 publication Critical patent/JP4753207B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

【課題】均一な共平面性を有する多層フリップチップバンプの高さを制御する方法及び関連装置を提供する。
【解決手段】方法は、（ａ）フォトリソグラフィープロセスでフリップチップバンプのパターンを基板上に定め、（ｂ）ステップ（ａ）でつくられたフリップリップバンプのパターンに、電気めっき法で金属または合金を堆積してフリップチップバンプにし、（ｃ）電気めっき法で堆積されたフリップチップバンプを研磨法で平坦化させ、均一な共平面性を有する平面フリップチップにし、（ｄ）上記ステップ（ａ）からステップ（ｃ）を繰り返し、（ｅ）フォトレジストとシード層を除去し、（ｆ）平坦化された平面フリップチップバンプをリフロー炉に入れ、リフロープロセスで均一な共平面性を有する球面フリップチップバンプをつくるステップからなる。
【選択図】図２−１

Description

この発明は多層フォトリソグラフィーに法、電気めっき法及び研磨法で、アスペクト比と共平面性の高い多層電気めっきフリップチップバンプを製作する。このように作られたフリップチップバンプは放熱性と導電性に優れ、電子遷移が抑えられているため、あらゆる三次元多層実装に適する。
フリップチップ技術は、高Ｉ／Ｏ密度、低インダクタンス、短い接続線、小型化、優れた高周波雑音制御及び電磁遮蔽効果、はんだ接合部の自己校正、及び表面実装技術（ＳＭＴ）との適合性などを特長として、ＩＣ素子実装後の寸法を大幅に縮小して信号遅延と雑音を抑えることができるため、広く普及している。フリップチップ技術では、特にバンプの製作が重要である。低コストで間隔が短く、産量と信頼性の高いバンプは、開発の目標とされている。
バンプの製作方法については、蒸着法、電気めっき法、及びステンシル印刷法が主流である。ほかにも、スタッドバンピング法、NEC’s Micropunch and Die System、ソルダーボールバンピング法、ソルダーボールバンピング法、浸漬めっき法、転写法、無電解ニッケル−金めっき法などがある。
そのうち電気めっき法は、技術の成熟度とコスト削減に優れているため、フリップチップ実装の最もよく利用されるプロセスとしてＰＣＢ産業で長く利用されている。電気めっき法は他種の技術より狭いピッチに適し、フォトリソグラフィー法で製作可能なあらゆるピッチに対応しているため、狭ピッチ、高バンプ密度、低コストの製品に向いている。
しかし、電気めっきの品質と膜厚は、パターンのデザイン、密度、分布、アスペクト比、めっき液の成分、及び電流密度の分布などの要因に大きく影響される。アスペクト比の高低を問わず、頂部に近ければ近いほど、めっき層は電流の集中により迅速に堆積し、高さが不均一なキノコ状となる。これは多層微細構造の寸法計算の正確性に大きく影響する。とりわけ三次元実装技術では、めっき後バンプ高さの不均一は、リフロー後ソルダーボール高さの不均一、つまりバンプの共平面性が劣る原因とされる。
現在のフリップチップ実装では、多層バンプ、特に二層銅ポストバンプが最もよく利用されている。二層銅ポストバンプは電子遷移と熱の集中による信頼性低下を防ぎ、それに含まれる銅は、実装の信頼性、温度の適用範囲、機械的強度、接合密度、電気的特性及び放熱性を向上させる効果がある。銅バンプを製作する際、一般はその上に「キャップ」と呼ばれる薄い金属や合金をめっきする。銅バンプとキャップからなる二層構造は、銅ポスト（もしくは銅ピラー）と称する。二層銅ポストも従来の単層バンプと同じく、リフロープロセスで上半部を半球状に焼き上げなければならない。高アスペクト比の二層銅ポストは、バンプの高さを大きくして間隔を狭くすることができるため、実装密度の向上と製品の小型化に役立つ。大きなバンプ高さはアンダーフィルプロセスにも役立つ。というのも、高さが大きいバンプではアンダーフィル剤が早く流れ、均一に拡散できるため、放熱性の良い高粘性アンダーフィル剤を適用することができるからである。一方、リフロー後の高さを抑えるため、上記キャップは薄いものが望まれる。なぜならば、銅ポストと他の電子素子や基板との接合部とされるキャップは、リフロー後、高さが小さければ小さいほど電気的性能が良いからである。もっともキャップが薄い場合では、低下するアンダーフィル剤の毛細管現象を向上させるためには、腐食性の強いフラックスを使用しなければならない。
高さ７０μｍの単層電気めっき型バンプを例にすれば、その均一度はダイ上では約±５μｍであり、基板上では約±１０μｍであり、基板間では約±１５μｍである。高さ１００μｍ以上の二層バンプを例にすれば、その均一度はダイ上では約±１０μｍであり、基板上では約±１５μｍであり、基板間では約±２０μｍである。バンプの均一度は基板の大きさ、バンプ高さ、めっき液の成分、及びめっき設備の精密性によって変わり、一般に基板の大きさと正比例する。特に二層バンプの場合、バンプ間の不均一性が大きければ、共平面性が低下し、高さが不均一なバンプは他の基板と密着することができず、実装の歩留まりに影響する。それに鑑みて、電気めっきバンプの共平面性を向上させるためには、めっき設備と締付具の精密度を向上させる方法や、二段階めっきとステンシル印刷を合わせた方法や、特殊の締付具で圧力をかける方法などが開発されている。しかし、これらの方法はいずれもコスト増を伴う。特に基板やバンプに圧力をかける方法は、バンプ構造を壊して欠陥を形成し、後続のリフロープロセスと実装の信頼性に影響するおそれがある。
本発明と出願者が同じ台湾特許公開第463271号を参照する。同特許公開は、化学的機械的研磨（ＣＭＰ）またはそれに類した機械的研磨法を用いた場合、単層めっき金属や研磨スラリーの種類がバンプ高さの制御に対する影響を検討するうえ、めっき後のバンプ平坦度を機械的または化学的研磨法で一定範囲にする方法を掲示している。しかし、バンプの寸法と形状はパッケージの設計によって異なり、その構造も単層と多層がある。したがって、単層バンプの研磨を内容とする同特許公開は、多層バンプ研磨に対応することができない。それに鑑みて、本発明は同特許公開を基にして、研磨準備時間がより短く、バンプの共平面性がより良好な三次元多層フリップチップバンプの高さ制御技術及び装置を掲げることにする。
アメリカ特許US 6348401 B1を参照する。同特許は、パッドの上に薄い導電ＵＢＭ層を堆積し、電気めっき法でフォトレジストより薄い（フォトレジストの約２分の１）バンプ金属を堆積し、更に印刷法で同様の金属を第二層として堆積する。その後、バンプ金属に対してフォトレジストと同じ高さになるまで圧力をかけてから、余分の金属を除去し、高さが同じバンプ構造をつくる。この方法は電気めっきと印刷法の二段階からなるため、複雑な設備とプロセスを必要とするのみならず、バンプ金属を液体化させてから均一に除去することも容易ではない。また、二段接合の界面層には汚染や気泡により欠陥（例えば空隙）が生じやすく、リフロー後の機械的性質や実装の信頼性に大きく影響する。
アメリカ特許US 6975016 B2を参照する。同特許は、高圧ガスを入れる可撓ステンレス鋼容器と、その底部にめっきされる、バンプの高低に従って変形できる高弾性薄膜を設け、高圧ガスと高弾性薄膜を利用して、高さが不均一なバンプを基板に密着させることを内容とする。しかし、高圧ガスは基板とチップを破損させるおそれがあり、ステンレス鋼容器に薄膜をめっきするのも容易ではない（スパッタリングや蒸着法で弾性材料をめっきすることは困難である）。それに、パッケージ実装の信頼性は弾性材料の弾性係数と膜厚によって変わる。例えば、ステンレス鋼容器と弾性材料の熱膨張率が違いすぎれば、応力により界面剥離が発生しやすい。また、バンプの共平面性は製品ごとに変わるため、高圧ガスの圧力や、弾性材料の厚さと材質を随時に調整しなければならず、設備の調整、部品の交換に多大な時間とコストを費やしかねない。
アメリカ特許US 6975127 B2を参照する。同特許は、可鍛性の良い銅製プローブチップを備える試験基板を利用する。該プローブチップはＣＭＰ法で予め平坦化され、バンプ半径の少なくとも２倍の長さを有する。同特許による方法、このようなプローブチップを備えた基板で高さが不均一なバンプに圧力をかけ、その高さを同じにしてからウエハーに接合させる。しかし、バンプは試験基板の圧力により変形しやすい。バンプが変形すると、パッケージの電子信号とバンプの放熱効果は影響され、バンプとパッケージの設計は困難となる。
台湾特許公開第463271号 アメリカ特許US 6348401 B1 アメリカ特許US 6975016 B2 アメリカ特許US 6975127 B2
この発明は前記従来の問題を解決するため、均一な共平面性を有する多層フリップチップバンプの高さを制御する方法及び関連装置を提供することを課題とする。
この発明は、ＭＥＭＳ（微小電子機械システム）技術に属する多層フォトリソグラフィープロセス、電気めっきプロセス、研磨プロセス、フォトレジスト除去プロセスとシード層成膜プロセス、及びリフロープロセスからなる、均一な共平面性を有する多層フリップチップバンプの高さを制御する方法を提供する。該方法は、（ａ）フォトリソグラフィープロセスでフリップチップバンプのパターンを基板上に定め、（ｂ）ステップ（ａ）でつくられたフリップリップバンプのパターンに、電気めっき法で金属または合金を堆積してフリップチップバンプにし、（ｃ）電気めっき法で堆積されたフリップチップバンプを研磨法で平坦化させ、均一な共平面性を有する平面フリップチップにし、（ｄ）上記ステップ（ａ）からステップ（ｃ）を繰り返し、（ｅ）フォトレジストとシード層を除去し、（ｆ）平坦化された平面フリップチップバンプをリフロー炉に入れ、リフロープロセスで均一な共平面性を有する球面フリップチップバンプをつくるステップからなる。
この発明は更に均一な共平面性を有する多層フリップチップバンプの高さを制御する装置を提供する。そのうち研磨プロセスは、研磨台、研磨盤、研磨パッド、研磨スラリー及び基板締付具からなる研磨装置で行われる。
本発明は三次元ウエハーレベルの実装におけるフリップチップバンプの重要性に鑑みて、従来の単層バンプより共平面性が高く、高アスペクト比の多層フリップチップバンプを提供する。バンプに圧力をかけて平坦化させる従来の方法は、一定のバンプ共平面性を実現させることができるが、バンプや基板を変形・破損させ、電気的特性と放熱性に影響し、製品の信頼性と品質を大きく低下させるおそれがある。電気めっき技術の関連文献に指摘されているとおり、精密な電気めっき設備、締付具とμＡ高分解能の電源供給装置を利用しても、バンプの共平面性は電気めっきの関連パラメーターやめっき液の成分の影響により理想的にはなれない。特に大基板をめっきし、アスペクト比の大きい二層バンプを製作する場合では、バンプ間の高低差が大きいため、ダイ上のバンプ共平面度は±３μｍ以下に抑えることが困難である。そのほか、ＣＭＰ研磨装置でめっき後のバンプを研磨して高低差をなくすことも考えられるが、設備が高価であることはともかく、ＣＭＰ法に適する高低差は０．５μｍ〜２μｍであり、その研磨率は０．１〜０．２６μｍ／ｍｉｎ以下であってＭＭＲ（材料除去率）が極めて小さいため、数十ないし数百μｍに達するバンプ高低差には対応できない。それに鑑みて、本発明は高低差の大きい多層バンプを研磨できる安価な精密研磨装置を提供する。本発明による研磨装置は４枚の４インチウエハー基板を同時に研磨し、０．５〜０．７μ／ｍｉｎのＭＭＲをもってめっき後のバンプ表面を徹底的に平坦化・均一化して、バンプの共平面性を向上させることができる。詳しく言えば、本発明は下記の特長を有する。
従来のＣＭＰ研磨装置でなく低コストの簡易研磨装置で高低差数百μｍ以上のバンプを研磨する。研磨装置は、めっき後高低差の大きいマイクロプローブ、マイクロギアや一部のコネクターにも適する。研磨後のバンプは共平面性が高く、製品品質の向上に大きく役立つ。
実装時、平坦化されたバンプはすべてＩ／Ｏパッドに密着することができ、それにより実装の歩留まりが向上する。なお、バンプ高さが一致する場合では実装設備のパラメーターが一定となるため、バンプ高さに応じてパラメーターを随時に調整する必要がなくなり、それにかかる人件費やコストも節約できる。それ以外、実装設備に設けるセンサーや締付具も、バンプの共平面性の向上とともにコストが削減できる。
本発明による研磨技術は、めっき後バンプの共平面性を大きく向上させることができるため、精密で高価な電気めっき設備や締付具を必要とせず、作業員の素質に対する要求が低く、電源供給装置の分解能もμＡに達しなくてもよいため、製作コストを大幅に削減できる。
かかる装置の特徴を詳述するために、具体的な実施例を挙げ、図を参照して以下に説明する。
図１を参照する。以下に本発明で利用されるプロセス及び設備を説明する。
フォトリソグラフィー（露光及び現像）とは、ポジティブフォトレジスト、ネガティブフォトレジスト、ポリアミドなどをスピンコート法で基板の表面に塗布した後、マスクやステンシルをかけて露光させ、フリップチップバンプの構造を定めるプロセスをいう。
電気めっきとは、電源供給装置、めっき槽、加熱装置、温度制御フィードバック装置からなる電気めっき設備で多層フリップチップバンプの本体構造を製作するプロセスをいう。
研磨とは、研磨パッド、研磨液、ウエハーキャリア、研磨液攪拌ポンプからなる研磨設備で、均一性の悪いめっき後のバンプ構造を平坦化し、共平面性と表面均一性を向上させるプロセスをいう。
リフローとは、４つのリフロー領域を備えるReddish Electronics社製のSM500CEX強制対流式ホットエアリフロー炉でフリップチップバンプをリフローするプロセスをいう。
上記電気めっきプロセスでは、フリップチップバンプの金属成分はシード層により、金、銅、すず、すず鉛合金、すず銀合金、すず銅合金、すずビスマス合金、すず銀銅合金など、放熱性と導電性を兼ね備えた含鉛または鉛フリー金属／合金などが可能である。
上記研磨プロセスでは、めっき後の金属／合金の成分に応じて硬質または軟質の研磨パッドを使うことができる。硬質の研磨パッドはステンレス鋼や鋳鉄などの金属または非金属からなり、軟質の研磨パッドは不織布またはポリウレタンからなる。研磨パッドを支える研磨盤は硬質のステンレス鋼または鋳鉄からなる。研磨液の成分はめっき後の金属／合金の成分に応じて、Ａｌ２Ｏ３、ＳｉＯ２、ＣｅＯ２、ＺｒＯ２を使うことができる。
研磨時は、回転速度、研磨パッドの硬さ、研磨時間、荷重、研磨液の種類と成分などのパラメーターを調整し、バンプの高さを所定範囲まで研磨する。
図２−１から図２−３を参照する。本発明のフローは下記のとおりである。
ステップ１：図２−１（ａ）に示すように、スパッタリング法または蒸着法で基板１の上にクロム２と銅３からなるＵＢＭ（アンダーバリアメタル）シードレイヤーを形成する。
ステップ２：図２−１（ｂ）に示すように、第一厚膜フォトレジスト４をスピンコート法で塗布する。
ステップ３：図２−１（ｃ）に示すように、ソフトベーキング、フォトリソグラフィー及びハードベーキングで、第一バンプパターン５を定める。
ステップ４：図２−１（ｄ）に示すように、第一バンプ６をめっきする。
ステップ５：図２−２（ｅ）に示すように、研磨プロセスでめっき後の第一バンプ６の表面を研磨し、第一平面バンプ７にする。
ステップ６：図２−２（ｆ）に示すように、第二厚膜フォトレジスト８をスピンコート法で塗布する。
ステップ７：図２−２（ｇ）に示すように、ソフトベーキング、フォトリソグラフィー及びハードベーキングで、第二バンプパターン９を定める。
ステップ８：図２−２（ｈ）に示すように、第二バンプ１０をめっきする。
ステップ９：図２−３（ｉ）に示すように、研磨プロセスでめっき後の第二バンプ１０の表面を研磨し、第二平面バンプ１１にする。
ステップ１０：図２−３（ｊ）に示すように、アセトンやフォトレジスト除去剤で第一厚膜フォトレジスト４、第二厚膜フォトレジスト８、及びクロム２、銅３のＵＢＭシード膜を除去し、二層平面バンプ１１にする。
ステップ１１：図２−３（ｋ）に示すように、リフロープロセスで二層平面チップ１２を加熱して、二層球面バンプ１３にする。
上記ステップ２とステップ５は繰り返してもよい。より多層かつアスペクト比の大きいフリップチップバンプを製作するため、上記めっき材と研磨液はバンプ設計の条件に応じて変更できる。
図３を参照する。基板１は締付具３１で軟質研磨パッド２３の上に固定されている。めっき金属や合金のＭＲＲ（材料除去率）を向上させるため、締付具３１に荷重をかけても可能である。もっとも、荷重をかけすぎると締付具３１を振動させ、研磨品質を低下させるおそれがあるので、注意すべきである。
図４を参照する。締付具３１の外縁に、基板１を固定する透明ＰＶＣリング３２を設けることもできる。この場合、締付具３１は弾力性のある多孔質パッド３３と、これを囲んで基板と同じ高さを有するＰＶＣリング３２からなる。ＰＶＣリング３２は研磨過程に生じる応力に耐え、研磨の均一性を確保する効果がある。
以上はこの発明に好ましい実施例であって、この発明の実施の範囲を限定するものではない。よって、当権利者のなし得る修正、もしくは変更であって、この発明の意図の下においてなされ、この発明に対して均等の効果を有するものは、いずれもこの発明の特許請求の範囲に属するものとする。
この発明は既存の素子を使用するため、実施可能である。
本発明による多層フリップチップバンプの製作フローチャートである。 本発明による多層フリップチップバンプの製作方法を表す説明図ａ〜ｄである。 本発明による多層フリップチップバンプの製作方法を表す説明図ｅ〜ｈである。 本発明による多層フリップチップバンプの製作方法を表す説明図ｉ〜ｋである。 研磨設備の説明図である。 基板締付具の説明図である。
符号の説明
１ 基板
２ クロム堆積層
３ 銅堆積層
４ 第一厚膜フォトレジスト
５ 第一バンプパターン
６ 第一バンプ
７ 第一平面バンプ
８ 第二厚膜フォトレジスト
９ 第二バンプパターン
１０ 第二バンプ
１１ 第二平面バンプ
１２ 二層平面バンプ
１３ 二層球面バンプ
２１ 荷重
２２ 研磨スラリー
２３ 研磨パッド
２４ 研磨盤
２５ 研磨液貯蔵槽
２６ タービンポンプ
３１ 基板締付具
３２ ＰＶＣリング
３３ 多孔質弾性パッド

Claims (9)

  1. ＭＥＭＳ（微小電子機械システム）技術に属する多層フォトリソグラフィープロセス、電気めっきプロセス、研磨プロセス、フォトレジスト除去プロセスとシード層成膜プロセス、及びリフロープロセスからなる、均一な共平面性を有する多層フリップチップバンプの高さを制御する方法であって、
    （ａ）フォトリソグラフィープロセスでフリップチップバンプのパターンを基板上に定め、
    （ｂ）ステップ（ａ）でつくられたフリップリップバンプのパターンに、電気めっき法で金属または合金を堆積してフリップチップバンプにし、
    （ｃ）電気めっき法で堆積されたフリップチップバンプを研磨法で平坦化させ、均一な共平面性を有する平面フリップチップにし、
    （ｄ）上記ステップ（ａ）からステップ（ｃ）を繰り返し、
    （ｅ）フォトレジストとシード層を除去し、
    （ｆ）平坦化された平面フリップチップバンプをリフロー炉に入れ、リフロープロセスで均一な共平面性を有する球面フリップチップバンプをつくるステップからなることを特徴とする多層フリップチップバンプの高さ制御方法。
  2. 前記ステップ（ｂ）でつくられるフリップチップバンプの第一層は、シード層と同じく銅または銅合金からなることを特徴とする請求項１記載の多層フリップチップバンプの高さ制御方法。
  3. 前記ステップ（ｂ）でつくられるフリップチップバンプの第二層以上は、すず鉛合金または鉛フリーのすず、すず銀合金、すず銅合金、すずビスマス合金、またはすず銀銅合金からなることを特徴とする請求項１記載の多層フリップチップバンプの高さ制御方法。
  4. 前記ステップ（ｃ）でつくられる平面フリップチップバンプの高さを、研磨法で所定範囲にすることを特徴とする請求項１記載の多層フリップチップバンプの高さ制御方法。
  5. 均一な共平面性を有する多層フリップチップバンプの高さを制御する装置において、研磨プロセスが、研磨台、研磨盤、研磨パッド、研磨スラリー及び基板締付具からなる研磨装置で行われることを特徴とする多層フリップチップバンプの高さ制御装置。
  6. 前記研磨盤は硬質のステンレス鋼または鋳鉄からなることを特徴とする請求項５記載の多層フリップチップバンプの高さ制御装置。
  7. 前記研磨パッドは接着式の軟質パッドであることを特徴とする請求項５記載の多層フリップチップバンプの高さ制御装置。
  8. 前記研磨スラリーとして、研磨台の回転速度、めっき金属の成分及び研磨パッドの硬さに応じて、Ａｌ２Ｏ３、ＳｉＯ２、ＣｅＯ２またはＺｒＯ２を使用することを特徴とする請求項５記載の多層フリップチップバンプの高さ制御装置。
  9. 前記基板締付具は、弾力性のある多孔質パッドと、これを囲んで基板と同じ高さを有するリングからなることを特徴とする請求項５記載の多層フリップチップバンプの高さ制御装置。
JP2007029556A 2006-02-08 2007-02-08 バンプが均一な高さを有するように多層フリップチップバンプの高さを制御する方法 Expired - Fee Related JP4753207B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW095104212 2006-02-08
TW095104212A TW200731430A (en) 2006-02-08 2006-02-08 Controllable method for manufacturing uniform planarity of plating-based solder bumps on multi-layer flip chip used in the three-dimensional packaging

Publications (2)

Publication Number Publication Date
JP2007214571A true JP2007214571A (ja) 2007-08-23
JP4753207B2 JP4753207B2 (ja) 2011-08-24

Family

ID=38334573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007029556A Expired - Fee Related JP4753207B2 (ja) 2006-02-08 2007-02-08 バンプが均一な高さを有するように多層フリップチップバンプの高さを制御する方法

Country Status (3)

Country Link
US (1) US20070184579A1 (ja)
JP (1) JP4753207B2 (ja)
TW (1) TW200731430A (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090111299A1 (en) * 2007-10-31 2009-04-30 International Business Machines Corporation Surface Mount Array Connector Leads Planarization Using Solder Reflow Method
US7642135B2 (en) * 2007-12-17 2010-01-05 Skyworks Solutions, Inc. Thermal mechanical flip chip die bonding
US9035459B2 (en) 2009-04-10 2015-05-19 International Business Machines Corporation Structures for improving current carrying capability of interconnects and methods of fabricating the same
US8637392B2 (en) 2010-02-05 2014-01-28 International Business Machines Corporation Solder interconnect with non-wettable sidewall pillars and methods of manufacture
US8492891B2 (en) 2010-04-22 2013-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with electrolytic metal sidewall protection
US8232193B2 (en) 2010-07-08 2012-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming Cu pillar capped by barrier layer
US8344504B2 (en) 2010-07-29 2013-01-01 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Semiconductor structure comprising pillar and moisture barrier
US8314472B2 (en) 2010-07-29 2012-11-20 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Semiconductor structure comprising pillar
US8492892B2 (en) 2010-12-08 2013-07-23 International Business Machines Corporation Solder bump connections
US8536707B2 (en) 2011-11-29 2013-09-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor structure comprising moisture barrier and conductive redistribution layer
US8653658B2 (en) * 2011-11-30 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Planarized bumps for underfill control
US8803333B2 (en) 2012-05-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional chip stack and method of forming the same
CN103730382B (zh) * 2013-12-24 2016-08-24 华进半导体封装先导技术研发中心有限公司 一种铜铜键合凸点的制作方法
US9343420B2 (en) 2014-02-14 2016-05-17 Globalfoundries Inc. Universal solder joints for 3D packaging
US9324557B2 (en) 2014-03-14 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Method for fabricating equal height metal pillars of different diameters
US10546836B2 (en) 2016-09-22 2020-01-28 International Business Machines Corporation Wafer level integration including design/co-design, structure process, equipment stress management and thermal management
CN111370572B (zh) * 2020-02-28 2023-11-10 浙江东瓷科技有限公司 一种气密性电流传感器倒扣焊封装结构
CN117747455A (zh) * 2024-02-21 2024-03-22 北京大学 基于激光加工的微凸点基板及制备方法、微凸点互联结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120182A (ja) * 1992-10-08 1994-04-28 Fujitsu Ltd 研磨装置及び研磨方法
JPH0817832A (ja) * 1994-06-29 1996-01-19 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH08236524A (ja) * 1995-02-28 1996-09-13 Nec Corp 半導体装置の製造方法
JPH09252003A (ja) * 1996-03-15 1997-09-22 Hitachi Ltd バンプの形成方法及びバンプを有する半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19524739A1 (de) * 1994-11-17 1996-05-23 Fraunhofer Ges Forschung Kernmetall-Lothöcker für die Flip-Chip-Technik
US5769696A (en) * 1995-02-10 1998-06-23 Advanced Micro Devices, Inc. Chemical-mechanical polishing of thin materials using non-baked carrier film
JP3352352B2 (ja) * 1997-03-31 2002-12-03 新光電気工業株式会社 めっき装置、めっき方法およびバンプの形成方法
US6638847B1 (en) * 2000-04-19 2003-10-28 Advanced Interconnect Technology Ltd. Method of forming lead-free bump interconnections

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120182A (ja) * 1992-10-08 1994-04-28 Fujitsu Ltd 研磨装置及び研磨方法
JPH0817832A (ja) * 1994-06-29 1996-01-19 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH08236524A (ja) * 1995-02-28 1996-09-13 Nec Corp 半導体装置の製造方法
JPH09252003A (ja) * 1996-03-15 1997-09-22 Hitachi Ltd バンプの形成方法及びバンプを有する半導体装置の製造方法

Also Published As

Publication number Publication date
JP4753207B2 (ja) 2011-08-24
US20070184579A1 (en) 2007-08-09
TW200731430A (en) 2007-08-16

Similar Documents

Publication Publication Date Title
JP4753207B2 (ja) バンプが均一な高さを有するように多層フリップチップバンプの高さを制御する方法
US8492262B2 (en) Direct IMS (injection molded solder) without a mask for forming solder bumps on substrates
CN104051406B (zh) 半导体结构及其制造方法
CN101483144B (zh) 半导体器件及其制法、基板处理装置和半导体制造装置
JP6983123B2 (ja) 粘着性基材、粘着性基材を有する転写装置及び粘着性基材の製造方法
CN104716120A (zh) 半导体结构及其制造方法
JP2001319994A (ja) 半導体パッケージとその製造方法
US5829126A (en) Method of manufacturing probe card
TW201444004A (zh) 半導體結構及其製造方法
Zhong et al. Recent advances in wire bonding, flip chip and lead‐free solder for advanced microelectronics packaging
US7755200B2 (en) Methods and arrangements for forming solder joint connections
WO2015091673A1 (en) Bonded assemblies with pre-deposited polymer balls on demarcated areas and methods of forming such bonded assemblies
JPH03291950A (ja) 電子回路基板とその製造方法
JP2006237472A (ja) 半導体装置及びその製造方法
JP2018012885A5 (ja)
TWI686507B (zh) 用於承載晶片的軟質線路基板及其製造方法
TWI665774B (zh) 電子封裝件及其製法
WO2009130442A1 (en) Method of applying a bump to a substrate
Pun et al. Foldable substrates for wearable electronics
CN108538735A (zh) 金属凸块装置及其制造方法
TWI622108B (zh) 藉由平坦化減少焊墊拓撲差異
US20110244145A1 (en) Iron particulate-reinforced tin based matrix composite solder ball and flip chip ball placement method using same
KR100848887B1 (ko) 메탈 마스크의 표면처리방법 및 이를 이용한 범핑 방법
JP2003258161A (ja) 電子部品実装用配線基板
Lu et al. Evaluation of commercial electroless nickel chemicals for a low cost wafer bumping process

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100924

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100924

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101004

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101027

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110517

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4753207

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees