JP2006237472A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2006237472A JP2006237472A JP2005052989A JP2005052989A JP2006237472A JP 2006237472 A JP2006237472 A JP 2006237472A JP 2005052989 A JP2005052989 A JP 2005052989A JP 2005052989 A JP2005052989 A JP 2005052989A JP 2006237472 A JP2006237472 A JP 2006237472A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor device
- bump
- flat
- ball
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】 バンプの形状が崩れてしまう虞がなく、半導体装置自体の平坦度のバラツキを抑制することができ、その結果、検査の質を低下させることなく検査工程を省力化することができる半導体装置及びその製造方法を提供する。
【解決手段】 本発明のWLCSP(半導体装置)は、集積回路等が形成されたシリコン基板21の実装面21aにバンプボール22を設け、このバンプボール22の突出方向の先端部を平坦な研削面23としたことを特徴とする。
【選択図】 図1
【解決手段】 本発明のWLCSP(半導体装置)は、集積回路等が形成されたシリコン基板21の実装面21aにバンプボール22を設け、このバンプボール22の突出方向の先端部を平坦な研削面23としたことを特徴とする。
【選択図】 図1
Description
本発明は、半導体装置及びその製造方法に関し、特に、バンプの形状が崩れてしまう虞がなく、半導体装置自体の平坦度のバラツキを抑制することができ、その結果、検査の質を低下させることなく検査工程を省力化することができる技術に関するものである。
近年、ノート型パーソナルコンピュータ、デジタル式カメラ付き携帯用電話機等におけるように、電子機器の小型化、薄厚化、軽量化の進歩はめざましく、従来のデュアル・インライン・パッケージ(Dual Inline Package)等の半導体パッケージに替わってチップサイズの半導体パッケージが用いられてきている。
チップサイズの半導体パッケージとしては、例えば、半導体素子が金属バンプを介してキャリア用基板に接続され、このキャリア用基板の下面にプリント配線基板上に実装するための金属バンプが形成されたチップサイズパッケージ(CSP)があり、最近では、集積回路が形成された半導体基板の実装面に外部接続用の金属バンプが形成されたウエハレベル・チップサイズ・パッケージ(WLCSP:Wafer lebel Chip Size Package)(例えば、特許文献1参照)、あるいは、集積回路が形成された半導体基板を樹脂封止したパッケージの実装面にはんだボール(ボールバンプ)をエリアアレイ状に設けたBGA(Ball Grid Array)型半導体パッケージ(例えば、特許文献2参照)が提案されている。
チップサイズの半導体パッケージとしては、例えば、半導体素子が金属バンプを介してキャリア用基板に接続され、このキャリア用基板の下面にプリント配線基板上に実装するための金属バンプが形成されたチップサイズパッケージ(CSP)があり、最近では、集積回路が形成された半導体基板の実装面に外部接続用の金属バンプが形成されたウエハレベル・チップサイズ・パッケージ(WLCSP:Wafer lebel Chip Size Package)(例えば、特許文献1参照)、あるいは、集積回路が形成された半導体基板を樹脂封止したパッケージの実装面にはんだボール(ボールバンプ)をエリアアレイ状に設けたBGA(Ball Grid Array)型半導体パッケージ(例えば、特許文献2参照)が提案されている。
図5は従来のWLCSPの一例を示す側面図であり、図において、1はその実装面1aに集積回路(電子回路:図示略)が形成されたシリコンチップ、2はシリコンチップ1の実装面1aに設けられたはんだボール(バンプ)である。
このWLCSPでは、はんだボール2の突出方向(図中矢印方向)の先端部、すなわち実際に実装基板上に実装する部分は球状になっている。
このWLCSPでは、はんだボール2の突出方向(図中矢印方向)の先端部、すなわち実際に実装基板上に実装する部分は球状になっている。
図6は従来のBGA型半導体パッケージの一例を示す側面図であり、図において、11はフレキシブル回路基板、12は回路パターン、13はランド、14はレジスト樹脂、15は接続パッド、16は集積回路が形成された半導体チップ、17は電極、18はボンディングワイヤ、19は封止樹脂、20ははんだボール(はんだバンプ)である。
このはんだボール20は、フレキシブル回路基板11の実装面11aにエリアアレイ状に設けられている。
このBGA型半導体パッケージでは、はんだボール20の突出方向(図中矢印方向)の先端部、すなわち実際にプリント配線基板等の実装基板上に実装する部分は平坦面20aとされている。
この平坦面20aは、予めはんだボール20の融点付近まで熱しておいた平面板を必要最小限の圧力によって押し当てることにより形成される。
特開2000−228465号公報
特開2001−15630号公報
このはんだボール20は、フレキシブル回路基板11の実装面11aにエリアアレイ状に設けられている。
このBGA型半導体パッケージでは、はんだボール20の突出方向(図中矢印方向)の先端部、すなわち実際にプリント配線基板等の実装基板上に実装する部分は平坦面20aとされている。
この平坦面20aは、予めはんだボール20の融点付近まで熱しておいた平面板を必要最小限の圧力によって押し当てることにより形成される。
ところで、従来のWLCSPでは、はんだボール2が球状になっているために、このはんだボール2の実装面1aからの高さのバラツキが大きく、したがって、WLCSP自体の平坦度にバラツキが生じる虞があるという問題点があった。
また、特性検査の際に、はんだボール2にプローブを接触させて電気的特性を測定しているために、はんだボール2の表面にコンタクト痕と称される接触傷が生じ、このコンタクト痕を検査するためには、目視検査では不十分で、3次元的な外観検査を行う必要がある。この検査には高性能の3次元検査装置が必要であるが、この3次元検査装置は非常に高価なものであるから、検査コストが高くなり、したがって、製品の価格を押し上げてしまうという問題点があった。
また、特性検査の際に、はんだボール2にプローブを接触させて電気的特性を測定しているために、はんだボール2の表面にコンタクト痕と称される接触傷が生じ、このコンタクト痕を検査するためには、目視検査では不十分で、3次元的な外観検査を行う必要がある。この検査には高性能の3次元検査装置が必要であるが、この3次元検査装置は非常に高価なものであるから、検査コストが高くなり、したがって、製品の価格を押し上げてしまうという問題点があった。
一方、従来のBGA型半導体パッケージでは、予めはんだボール20の融点付近まで熱しておいた平面板をはんだボール20の先端部に押し当てることで平坦面20aを形成しているために、押し当てる際の圧力によりはんだボール20に力が加わり、したがって、このはんだボール20の力が加わった部分が外側に拡がってしまい、はんだボール20の形状が崩れてしまうという問題点があった。
本発明は、上記の事情に鑑みてなされたものであって、バンプの形状が崩れてしまう虞がなく、半導体装置自体の平坦度のバラツキを抑制することができ、その結果、検査の質を低下させることなく検査工程を省力化することができる半導体装置及びその製造方法を提供することを目的とする。
上記課題を解決するために、本発明は次の様な半導体装置及びその製造方法を提供した。
すなわち、本発明の半導体装置は、電子回路が形成された半導体基板を備えてなる半導体装置であって、前記半導体基板の実装面に、前記電子回路に接続されるとともに外方に向けて突出する複数のバンプを設け、これらのバンプの突出方向の先端部は、平坦な研削面または平坦な研磨面であることを特徴とする。
すなわち、本発明の半導体装置は、電子回路が形成された半導体基板を備えてなる半導体装置であって、前記半導体基板の実装面に、前記電子回路に接続されるとともに外方に向けて突出する複数のバンプを設け、これらのバンプの突出方向の先端部は、平坦な研削面または平坦な研磨面であることを特徴とする。
この半導体装置では、バンプの突出方向の先端部を平坦な研削面または平坦な研磨面としたことにより、半導体基板の実装面からのバンプの高さのバラツキが極めて小さくなる。これにより、半導体装置自体の平坦度にバラツキが生じる虞がなくなる。
また、バンプの突出方向の先端部を平坦な研削面または平坦な研磨面としたことで、バンプに変形や崩れ等が生じる虞が無くなり、バンプの形状が所定の形状に良好に保持される。
また、バンプの突出方向の先端部を平坦な研削面または平坦な研磨面としたことで、バンプに変形や崩れ等が生じる虞が無くなり、バンプの形状が所定の形状に良好に保持される。
また、特性検査の際にプローブが接触する部分は、バンプの研削面または研磨面であるから、特性検査後の外観検査では、この研削面または研磨面のコンタクト痕を検査すればよく、検査内容の削減が可能になる。この検査は、3次元検査装置に比べて安価な2次元検査装置で十分可能であるから、検査装置の機能が軽くなり、検査コストが低減される。これにより、半導体装置の品質が向上するとともに、その価格も低減される。
本発明の他の半導体装置は、電子回路が形成された半導体基板を備え、かつ該半導体基板と平面視で略同一の大きさの半導体装置であって、前記半導体基板の実装面に、前記電子回路に接続されるとともに外方に向けて突出する複数のバンプを設け、これらのバンプの突出方向の先端部は、平坦な研削面または平坦な研磨面であることを特徴とする。
この半導体装置では、バンプの突出方向の先端部を平坦な研削面または平坦な研磨面としたことにより、半導体基板の実装面からのバンプの高さのバラツキが極めて小さくなる。これにより、半導体装置自体の平坦度にバラツキが生じる虞がなくなる。
また、バンプの突出方向の先端部を平坦な研削面または平坦な研磨面としたことで、バンプに変形や崩れ等が生じる虞が無くなり、バンプの形状が所定の形状に良好に保持される。
また、バンプの突出方向の先端部を平坦な研削面または平坦な研磨面としたことで、バンプに変形や崩れ等が生じる虞が無くなり、バンプの形状が所定の形状に良好に保持される。
また、特性検査の際にプローブが接触する部分は、バンプの研削面または研磨面であるから、特性検査後の外観検査では、この研削面または研磨面のコンタクト痕を検査すればよく、検査内容の削減が可能になる。この検査は、3次元検査装置に比べて安価な2次元検査装置で十分可能であるから、検査装置の機能が軽くなり、検査コストが低減される。これにより、半導体装置の品質が向上するとともに、その価格も低減される。
前記研削面または研磨面の表面粗さ(Ra)は、10μm以下であることを特徴とする。
前記バンプは、はんだからなることを特徴とする。
前記はんだは、Sn−Ag系はんだ、Sn−Zn系はんだ、Sn−Cu系はんだ、Sn−Bi系はんだ、Sn−Au系はんだ、Sn−Cu−Zn系はんだ、Sn−Ag−Cu系はんだの群から選択された1種であることが好ましい。
前記はんだは、球状のはんだの表面を該はんだより融点の低いはんだ層にて被覆してなることを特徴とする。
前記バンプは、はんだからなることを特徴とする。
前記はんだは、Sn−Ag系はんだ、Sn−Zn系はんだ、Sn−Cu系はんだ、Sn−Bi系はんだ、Sn−Au系はんだ、Sn−Cu−Zn系はんだ、Sn−Ag−Cu系はんだの群から選択された1種であることが好ましい。
前記はんだは、球状のはんだの表面を該はんだより融点の低いはんだ層にて被覆してなることを特徴とする。
前記バンプは、球状の金属の表面をはんだ層にて被覆してなることを特徴とする。
前記球状の金属の一部は前記はんだ層から露出し、かつ、この露出面は平坦な研削面または平坦な研磨面であることが好ましい。
前記金属は、Cu、Au、Ag、Ni、Fe、Cr、Znの群から選択された1種または2種以上を含むことが好ましい。
前記球状の金属の一部は前記はんだ層から露出し、かつ、この露出面は平坦な研削面または平坦な研磨面であることが好ましい。
前記金属は、Cu、Au、Ag、Ni、Fe、Cr、Znの群から選択された1種または2種以上を含むことが好ましい。
本発明の半導体装置の製造方法は、電子回路が形成された半導体基板の実装面に、外方に向けて突出する複数のバンプを設け、これらバンプの突出方向の先端部を平坦な研削面または平坦な研磨面とした半導体装置の製造方法であって、前記半導体基板の実装面に外方に向けて突出する複数のバンプを形成し、次いで、これらのバンプの先端部を研削または研磨し、該先端部に平坦な研削面または平坦な研磨面を形成することを特徴とする。
この半導体装置の製造方法では、半導体基板の実装面に外方に向けて突出する複数のバンプを形成し、次いで、これらのバンプの先端部を研削または研磨し、該先端部に平坦な研削面または平坦な研磨面を形成するので、半導体基板の実装面からのバンプの高さのバラツキが極めて小さく、かつ、それ自体の平坦度にバラツキが生じる虞がない半導体装置が容易に作製される。
また、バンプの突出方向の先端部を平坦な研削面または平坦な研磨面としたことにより、品質が向上するとともに、その価格も低減した半導体装置が容易に作製される。
また、バンプの突出方向の先端部を平坦な研削面または平坦な研磨面としたことにより、品質が向上するとともに、その価格も低減した半導体装置が容易に作製される。
本発明の半導体装置によれば、半導体基板の実装面に、電子回路に接続されるとともに外方に向けて突出する複数のバンプを設け、これらのバンプの突出方向の先端部を平坦な研削面または平坦な研磨面としたので、半導体基板の実装面からのバンプの高さのバラツキを極めて小さく抑えることができる。したがって、半導体装置自体の平坦度のバラツキを極めて小さく抑えることができる。
また、バンプの突出方向の先端部を平坦な研削面または平坦な研磨面としたので、バンプの形状を良好に保持することができる。
また、バンプの突出方向の先端部を平坦な研削面または平坦な研磨面としたので、バンプの形状を良好に保持することができる。
また、特性検査後の外観検査では、研削面または研磨面のコンタクト痕を検査すればよいので、検査内容を削減することができ、検査装置の機能を軽くすることができ、検査コストの低減を図ることができる。したがって、半導体装置の品質を向上させることができ、その製品価格のコストダウンを図ることができる。
本発明の他の半導体装置によれば、電子回路が形成され平面視で半導体装置と略同一の大きさの半導体基板の実装面に、電子回路に接続されるとともに外方に向けて突出する複数のバンプを設け、これらのバンプの突出方向の先端部を平坦な研削面または平坦な研磨面としたので、半導体基板の実装面からのバンプの高さのバラツキを極めて小さく抑えることができる。したがって、半導体装置自体の平坦度のバラツキを極めて小さく抑えることができる。
また、バンプの突出方向の先端部を平坦な研削面または平坦な研磨面としたので、バンプの形状を良好に保持することができる。
また、バンプの突出方向の先端部を平坦な研削面または平坦な研磨面としたので、バンプの形状を良好に保持することができる。
また、特性検査後の外観検査では、研削面または研磨面のコンタクト痕を検査すればよいので、検査内容を削減することができ、検査装置の機能を軽くすることができ、検査コストの低減を図ることができる。したがって、半導体装置の品質を向上させることができ、その製品価格のコストダウンを図ることができる。
本発明の半導体装置の製造方法によれば、半導体基板の実装面に外方に向けて突出する複数のバンプを形成し、次いで、これらのバンプの先端部を研削または研磨し、該先端部に平坦な研削面または平坦な研磨面を形成するので、半導体基板の実装面からのバンプの高さのバラツキが極めて小さく、かつ、それ自体の平坦度にバラツキが生じる虞がない半導体装置を容易に作製することができる。
また、バンプの突出方向の先端部を平坦な研削面または平坦な研磨面としたので、品質の良いかつ安価な半導体装置を容易に作製することができる。
また、バンプの突出方向の先端部を平坦な研削面または平坦な研磨面としたので、品質の良いかつ安価な半導体装置を容易に作製することができる。
本発明の半導体装置及びその製造方法の各実施の形態について図面に基づき説明する。ここでは、半導体装置として、ウエハレベル・チップサイズ・パッケージ(WLCSP)を例にとり説明する。
なお、これらの実施形態は、発明の趣旨をより良く理解させるために詳細に説明するものであるから、特に指定の無い限り、本発明を限定するものではない。
なお、これらの実施形態は、発明の趣旨をより良く理解させるために詳細に説明するものであるから、特に指定の無い限り、本発明を限定するものではない。
「第1の実施形態」
図1は本発明の第1の実施形態のWLCSPを示す側面図であり、図において、符号21はその実装面21aに集積回路(電子回路:図示略)等が形成された平面視矩形状のシリコン基板(半導体基板)、22は前記集積回路に電気的に接続されると共に実装面21aに外方に向けて突出する様に形成されたバンプボールである。
このバンプボール22の突出方向(図中矢印方向)の先端部は、平坦な研削面23とされている。
図1は本発明の第1の実施形態のWLCSPを示す側面図であり、図において、符号21はその実装面21aに集積回路(電子回路:図示略)等が形成された平面視矩形状のシリコン基板(半導体基板)、22は前記集積回路に電気的に接続されると共に実装面21aに外方に向けて突出する様に形成されたバンプボールである。
このバンプボール22の突出方向(図中矢印方向)の先端部は、平坦な研削面23とされている。
このバンプボール22の形状としては、バラツキが小さいこと、取り扱いがし易いこと等を考慮すると、球形のものが好適である。球形の場合、その直径は250〜300μm程度である。
このバンプボール22の材料組成としては、はんだが好ましく、はんだとしては、用途に応じて高温はんだ、低温はんだのいずれを用いてもよい。
このバンプボール22の材料組成としては、はんだが好ましく、はんだとしては、用途に応じて高温はんだ、低温はんだのいずれを用いてもよい。
高温はんだとしては、Sn−鉛系はんだより融点の高いはんだであればよいが、好ましくは鉛を含まない無鉛はんだである。
無鉛はんだとしては、例えば、Sn−Ag系はんだ、Sn−Zn系はんだ、Sn−Cu系はんだ、Sn−Bi系はんだ、Sn−Au系はんだ、Sn−Cu−Zn系はんだ、Sn−Ag−Cu系はんだ等が好ましい。
無鉛はんだとしては、例えば、Sn−Ag系はんだ、Sn−Zn系はんだ、Sn−Cu系はんだ、Sn−Bi系はんだ、Sn−Au系はんだ、Sn−Cu−Zn系はんだ、Sn−Ag−Cu系はんだ等が好ましい。
このバンプボール22は、融点の高いはんだボールの外側を融点の低いはんだ層で覆った2層構造としてもよい。
この場合、例えば、Sn−Ag系はんだ、Sn−Zn系はんだ、Sn−Cu系はんだ、Sn−Au系はんだ、Sn−Cu−Zn系はんだ、Sn−Ag−Cu系はんだ等からなるはんだボールの外側を、これらのはんだより低融点のSn−Bi系はんだからなるはんだ層で覆った構成としてもよい。
この場合、例えば、Sn−Ag系はんだ、Sn−Zn系はんだ、Sn−Cu系はんだ、Sn−Au系はんだ、Sn−Cu−Zn系はんだ、Sn−Ag−Cu系はんだ等からなるはんだボールの外側を、これらのはんだより低融点のSn−Bi系はんだからなるはんだ層で覆った構成としてもよい。
また、Sn−Ag系はんだ、Sn−Zn系はんだ、Sn−Cu系はんだ、Sn−Bi系はんだ、Sn−Au系はんだ、Sn−Cu−Zn系はんだ,Sn−Ag−Cu系はんだ等からなるはんだボールの外側を、これらのはんだより低融点でありかつ共晶はんだ(融点:183℃)より融点の高いSn−鉛系はんだからなるはんだ層で覆った構成としてもよい。
このバンプボール22の研削面23の表面粗さ(Ra)は10μm以下であることが好ましく、より好ましくは5μm以下、さらに好ましくは1μm以下である。
このWLCSPを作製するには、まず、シリコン基板21の実装面21aに集積回路、必要に応じて各種センサ等の素子を、この実装面21aの周縁部にバンプボール22搭載用のパッド(図示略)を、それぞれ形成し、このパッドを除く実装面21a全面にパッシベーション膜を形成し、これら集積回路や素子を保護する。
次いで、実装面21aに露出されたパッドにバンプボール22を載置し、このバンプボール22を加熱してパッドとの接触部分を僅かに溶融させ、このバンプボール22をパッドに溶融・固定する。
ここまでの工程は、通常の半導体製造プロセスによる工程である。
ここまでの工程は、通常の半導体製造プロセスによる工程である。
次いで、バックグラインド装置等の研削装置を用いて、バンプボール22の突出方向の先端部を研削し、平坦な研削面23とする。
この研削工程では、バンプボール22に掛かる圧力は僅かなものであるから、研削によりバンプボール22が変形したり、あるいは崩れたりする虞はない。
この研削工程では、バンプボール22に掛かる圧力は僅かなものであるから、研削によりバンプボール22が変形したり、あるいは崩れたりする虞はない。
この研削面23を形成する替わりに、化学的機械研磨(CMP)装置等の研磨装置を用いて、バンプボール22の突出方向の先端部を研磨し、平坦な研磨面としてもよい。
以上により、本実施形態のWLCSPを作製することができる。
以上により、本実施形態のWLCSPを作製することができる。
ここでは、バンプボール22の先端部を研削することで、この先端部に平坦な研削面23を形成するので、シリコン基板21の実装面21aからのバンプボール22の高さのバラツキを極めて小さくすることができる。したがって、WLCSP自体の平坦度にバラツキが生じる虞もない。
バンプボール22の先端部を平坦面とする場合、従来のはんだボールの融点付近まで熱しておいた平面板を押し当てる方法では、得られた平坦面の表面粗さ(Ra)は本実施形態のものを大きく超えるものである。
本実施形態では、バンプボール22の突出方向の先端部を平坦な研削面23とすることにより、従来の平坦面と比べて表面粗さ(Ra)が格段に改善され、平坦度に優れたものとなる。
本実施形態では、バンプボール22の突出方向の先端部を平坦な研削面23とすることにより、従来の平坦面と比べて表面粗さ(Ra)が格段に改善され、平坦度に優れたものとなる。
本実施形態のWLCSPでは、スプリングピン・プローブカード等の検査装置の替わりにカンチレバー・プローブカード等の安価な検査装置を用いて、WLCSPの電気的特性を検査する。
この場合、カンチレバー・プローブカードのプローブ針をバンプボール22の研削面23に接触させて特性を検査するので、この研削面23にはコンタクト痕と称される傷が付くこととなる。
この場合、カンチレバー・プローブカードのプローブ針をバンプボール22の研削面23に接触させて特性を検査するので、この研削面23にはコンタクト痕と称される傷が付くこととなる。
このコンタクト痕は、研削面23にのみ生じるものであるから、目視検査によっても容易に確認することができる。なお、外観検査装置等の2次元検査装置を用いて検査をすれば、コンタクト痕の確認がさらに確実になる。
この様に、特性検査後の外観検査では、研削面23のコンタクト痕を検査すればよいので、検査が容易になり、検査装置もより簡便なものとなる。
この様に、特性検査後の外観検査では、研削面23のコンタクト痕を検査すればよいので、検査が容易になり、検査装置もより簡便なものとなる。
本実施形態のWLCSPによれば、シリコン基板21の実装面21aに、外方に向けて突出するバンプボール22を形成し、このバンプボール22の突出方向の先端部を平坦な研削面23としたので、シリコン基板21の実装面21aからのバンプボール22の高さのバラツキを極めて小さく抑えることができる。したがって、WLCSP自体の実装面における平坦度のバラツキを極めて小さく抑えることができる。
また、特性検査後の外観検査では、研削面23のコンタクト痕を検査すればよいので、検査を簡単化することができ、より簡便な検査装置を用いて検査を行うことができ、検査コストの低減を図ることができる。したがって、WLCSPの品質を向上させることができ、その製品価格のコストダウンを図ることができる。
本実施形態のWLCSPの製造方法によれば、シリコン基板21の実装面21aにバンプボール22を溶融・固定させ、次いで、バンプボール22の突出方向の先端部を研削し、平坦な研削面23とするので、バンプボール22の高さのバラツキを極めて小さく抑えることができ、実装面における平坦度のバラツキを極めて小さく抑えることができるWLCSPを得ることができる。
「第2の実施形態」
図2は本発明の第2の実施形態のウエハレベル・チップサイズ・パッケージ(WLCSP)を示す側面図、図3は同WLCSPのバンプボールを示す断面図であり、本実施形態のWLCSPが第1の実施形態のWLCSPと異なる点は、第1の実施形態のWLCSPでは、組成がはんだからなるバンプボール22を用い、このバンプボール22の先端部を平坦な研削面23としたのに対し、本実施形態のWLCSPでは、金属球31の表面をはんだ層32にて被覆したバンプボール33を用い、この金属球31及びはんだ層32の先端部を研磨することにより平坦な研磨面34とした点である。
図2は本発明の第2の実施形態のウエハレベル・チップサイズ・パッケージ(WLCSP)を示す側面図、図3は同WLCSPのバンプボールを示す断面図であり、本実施形態のWLCSPが第1の実施形態のWLCSPと異なる点は、第1の実施形態のWLCSPでは、組成がはんだからなるバンプボール22を用い、このバンプボール22の先端部を平坦な研削面23としたのに対し、本実施形態のWLCSPでは、金属球31の表面をはんだ層32にて被覆したバンプボール33を用い、この金属球31及びはんだ層32の先端部を研磨することにより平坦な研磨面34とした点である。
このバンプボール33は、はんだ層32の一部が溶融・固化することにより、シリコン基板21の実装面21aのパッド35上に固定されている。
この金属球31は、直径が200〜300μm程度の球形のもので、その組成としては、はんだより硬度の高い金属(または合金)が好ましく、例えば、Cu、Au、Ag、Ni、Fe、Cr、Sn、Znの群から選択された1種からなる金属、またはこれらの金属のうち2種以上を含む合金が好適に用いられる。この合金の例としては、Fe−Ni系合金、Cu−Ag系合金等がある。
この金属球31は、直径が200〜300μm程度の球形のもので、その組成としては、はんだより硬度の高い金属(または合金)が好ましく、例えば、Cu、Au、Ag、Ni、Fe、Cr、Sn、Znの群から選択された1種からなる金属、またはこれらの金属のうち2種以上を含む合金が好適に用いられる。この合金の例としては、Fe−Ni系合金、Cu−Ag系合金等がある。
はんだ層32としては、高温はんだ、低温はんだのいずれを用いてもよく、高温はんだとしては、Sn−鉛系はんだより融点の高いはんだ、例えば、鉛を含まない無鉛はんだが好ましい。
無鉛はんだとしては、例えば、Sn−Ag系はんだ、Sn−Zn系はんだ、Sn−Cu系はんだ、Sn−Bi系はんだ、Sn−Au系はんだ、Sn−Cu−Zn系はんだ、Sn−Ag−Cu系はんだ等が好ましい。
無鉛はんだとしては、例えば、Sn−Ag系はんだ、Sn−Zn系はんだ、Sn−Cu系はんだ、Sn−Bi系はんだ、Sn−Au系はんだ、Sn−Cu−Zn系はんだ、Sn−Ag−Cu系はんだ等が好ましい。
この研磨面34は、化学的機械研磨(CMP)装置等の研磨装置を用いて容易に得ることができる。この研磨面34は、研削面より平坦度が高いので、表面粗さ(Ra)も極めて小さなものとなる。
一例を挙げると、この研磨面34の表面粗さ(Ra)は1μm以下である。
一例を挙げると、この研磨面34の表面粗さ(Ra)は1μm以下である。
このバンプボール33は、中心部にはんだより硬度の高い金属球31があるため、このバンプボール33の先端部を研磨した場合、はんだ層32は容易に研磨されるが、金属球31は容易に研磨されない。したがって、研磨時間を制御することで金属球31の研磨量、すなわちバンプボール33の高さを精度良く制御することができ、その結果、バンプボール33の研磨面34の実装面21aからの高さを精度良く制御することができ、高さのバラツキも極めて小さなものとなる。
また、このWLCSPの電気的特性を検査する場合、カンチレバー・プローブカードのプローブ針をはんだより硬度の高い金属球31の研磨面34に接触させて特性を検査するので、この研磨面34にはコンタクト痕と称される傷が付き難い。
また、このWLCSPをプリント配線基板等の実装基板に実装する場合、バンプボール33の研磨面34がはんだより硬度の高い金属により構成されているので、バンプの変形や崩れも極めて小さなものとなり、実装の際にバンプの形状不良による不具合の発生等も無くなり、実装の精度及び信頼性が向上する。
図4は、このバンプボール33の変形例を示す断面図であり、このバンプボール41は、金属球31の実装面21a側の端部を平坦面42とした点がバンプボール33と異なる。
このバンプボール41は、その平坦面42をシリコン基板21の実装面21aのパッド35上に載置し、はんだ層32の一部を溶融・固化することにより、パッド35上に固定することができる。
このバンプボール41は、その平坦面42をシリコン基板21の実装面21aのパッド35上に載置し、はんだ層32の一部を溶融・固化することにより、パッド35上に固定することができる。
本発明の半導体装置は、シリコン基板21の実装面21aにバンプボール22を設け、このバンプボール22の先端部を研削して平坦な研削面23としたものであるから、WLCSPはもちろんのこと、この種以外のCSP、あるいはボール・グリッド・アレイ(BGA)等の半導体装置にも適用可能であり、その工業的効果は非常に大きなものである。
21…シリコン基板、21a…実装面、22、33、41…バンプボール、23…研削面、31…金属球、32…はんだ層、34…研磨面、42…平坦面。
Claims (10)
- 電子回路が形成された半導体基板を備えてなる半導体装置であって、
前記半導体基板の実装面に、前記電子回路に接続されるとともに外方に向けて突出する複数のバンプを設け、
これらのバンプの突出方向の先端部は、平坦な研削面または平坦な研磨面であることを特徴とする半導体装置。 - 電子回路が形成された半導体基板を備え、かつ該半導体基板と平面視で略同一の大きさの半導体装置であって、
前記半導体基板の実装面に、前記電子回路に接続されるとともに外方に向けて突出する複数のバンプを設け、
これらのバンプの突出方向の先端部は、平坦な研削面または平坦な研磨面であることを特徴とする半導体装置。 - 前記研削面または研磨面の表面粗さ(Ra)は、10μm以下であることを特徴とする請求項1または2記載の半導体装置。
- 前記バンプは、はんだからなることを特徴とする請求項1、2または3記載の半導体装置。
- 前記はんだは、Sn−Ag系はんだ、Sn−Zn系はんだ、Sn−Cu系はんだ、Sn−Bi系はんだ、Sn−Au系はんだ、Sn−Cu−Zn系はんだ、Sn−Ag−Cu系はんだの群から選択された1種であることを特徴とする請求項4記載の半導体装置。
- 前記はんだは、球状のはんだの表面を該はんだより融点の低いはんだ層にて被覆してなることを特徴とする請求項4記載の半導体装置。
- 前記バンプは、球状の金属の表面をはんだ層にて被覆してなることを特徴とする請求項1、2または3記載の半導体装置。
- 前記球状の金属の一部は前記はんだ層から露出し、かつ、この露出面は平坦な研削面または平坦な研磨面であることを特徴とする請求項7記載の半導体装置。
- 前記金属は、Cu、Au、Ag、Ni、Fe、Cr、Znの群から選択された1種または2種以上を含むことを特徴とする請求項7または8記載の半導体装置。
- 電子回路が形成された半導体基板の実装面に、外方に向けて突出する複数のバンプを設け、これらバンプの突出方向の先端部を平坦な研削面または平坦な研磨面とした半導体装置の製造方法であって、
前記半導体基板の実装面に外方に向けて突出する複数のバンプを形成し、
次いで、これらのバンプの先端部を研削または研磨し、該先端部に平坦な研削面または平坦な研磨面を形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005052989A JP2006237472A (ja) | 2005-02-28 | 2005-02-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005052989A JP2006237472A (ja) | 2005-02-28 | 2005-02-28 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006237472A true JP2006237472A (ja) | 2006-09-07 |
Family
ID=37044755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005052989A Pending JP2006237472A (ja) | 2005-02-28 | 2005-02-28 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006237472A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008218629A (ja) * | 2007-03-02 | 2008-09-18 | Fujikura Ltd | 半導体パッケージおよび電子部品 |
JP2009283628A (ja) * | 2008-05-21 | 2009-12-03 | Tamura Seisakusho Co Ltd | 半導体素子実装方法 |
JP2011009561A (ja) * | 2009-06-26 | 2011-01-13 | Disco Abrasive Syst Ltd | デバイスの検査方法 |
CN111843276A (zh) * | 2020-06-29 | 2020-10-30 | 上海邑和汽车科技有限公司 | 一种无焊膏钎焊工艺及组合焊料 |
-
2005
- 2005-02-28 JP JP2005052989A patent/JP2006237472A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008218629A (ja) * | 2007-03-02 | 2008-09-18 | Fujikura Ltd | 半導体パッケージおよび電子部品 |
JP2009283628A (ja) * | 2008-05-21 | 2009-12-03 | Tamura Seisakusho Co Ltd | 半導体素子実装方法 |
JP2011009561A (ja) * | 2009-06-26 | 2011-01-13 | Disco Abrasive Syst Ltd | デバイスの検査方法 |
CN111843276A (zh) * | 2020-06-29 | 2020-10-30 | 上海邑和汽车科技有限公司 | 一种无焊膏钎焊工艺及组合焊料 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7382049B2 (en) | Chip package and bump connecting structure thereof | |
US7638881B2 (en) | Chip package | |
US20090302468A1 (en) | Printed circuit board comprising semiconductor chip and method of manufacturing the same | |
WO2012049954A1 (ja) | 電子装置及び電子部品 | |
JP4965989B2 (ja) | 電子部品内蔵基板および電子部品内蔵基板の製造方法 | |
CN101308802A (zh) | 感测式半导体装置及其制法 | |
US7495255B2 (en) | Test pads on flash memory cards | |
US20090075404A1 (en) | Ball film for integrated circuit fabrication and testing | |
JP2006237472A (ja) | 半導体装置及びその製造方法 | |
US20150072474A1 (en) | Backside mold process for ultra thin substrate and package on package assembly | |
US20120224331A1 (en) | Low profile solder grid array technology for printed circuit board surface mount components | |
US8518743B2 (en) | Die structure and die connecting method | |
US20060027899A1 (en) | Structure with spherical contact pins | |
US20150076692A1 (en) | Flip chip assembly process for ultra thin substrate and package on package assembly | |
JP2005353692A (ja) | 半導体装置およびその製造方法 | |
US20090146299A1 (en) | Semiconductor package and method thereof | |
TW200408095A (en) | Chip size semiconductor package structure | |
JP4117603B2 (ja) | チップ状電子部品の製造方法、並びにその製造に用いる疑似ウェーハの製造方法 | |
US20180182697A1 (en) | Forming a stress compensation layer and structures formed thereby | |
US6348740B1 (en) | Bump structure with dopants | |
US9735132B1 (en) | Semiconductor package | |
JP2005183868A (ja) | 半導体装置およびその実装構造 | |
JP2008078385A (ja) | 半導体装置の製造装置及び半導体装置の製造方法 | |
TWI538135B (zh) | 具有導電薄膜的半導體結構及其製造方法 | |
US20100089612A1 (en) | Electrical connection element of packaging substrate |