JP2018012885A5 - - Google Patents

Download PDF

Info

Publication number
JP2018012885A5
JP2018012885A5 JP2017123821A JP2017123821A JP2018012885A5 JP 2018012885 A5 JP2018012885 A5 JP 2018012885A5 JP 2017123821 A JP2017123821 A JP 2017123821A JP 2017123821 A JP2017123821 A JP 2017123821A JP 2018012885 A5 JP2018012885 A5 JP 2018012885A5
Authority
JP
Japan
Prior art keywords
photoresist
substrate
feature
features
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017123821A
Other languages
English (en)
Other versions
JP6538116B2 (ja
JP2018012885A (ja
Filing date
Publication date
Application filed filed Critical
Publication of JP2018012885A publication Critical patent/JP2018012885A/ja
Publication of JP2018012885A5 publication Critical patent/JP2018012885A5/ja
Application granted granted Critical
Publication of JP6538116B2 publication Critical patent/JP6538116B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

フォトレジスト画定フィーチャは、集積回路チップ及びプリント回路板用の銅ピラー及び再配線層の配線、例えば、ボンドパッド及び間フィーチャ(line space feature)等を含む。フィーチャは、パッケージング技術においてしばしばダイと称される半導体ウエハチップ、またはエポキシ/ガラスプリント回路板等の基板にフォトレジストが塗布されるリソグラフィーのプロセスによって形成される。概して、フォトレジストが基板の表面に塗布され、パターンを有するマスクがフォトレジストに適用される。マスクを有する基板が、紫外線等の放射線に露光される。典型的には、放射線に露光されたフォトレジストの部分は、現像により取り除かれるかまたは除去され、基板の表面が露出される。マスクの特定のパターンに依存して、回路線または開口部の輪郭が形成され得、露出されなかったフォトレジストが基板上に残り、回路線パターンまたは開口部の壁を形成する。基板の表面は、金属シード層または他の導電性材料または基板の表面を導電性にすることができる金属合金材料を含む。パターン化されたフォトレジストを有する基板は、次いで、金属電気めっき浴、典型的には電気銅めっき浴に浸漬され、金属が回路線パターンまたは開口部に電気めっきされ、ピラー、ボンドパッド、または回路線、すなわち、間フィーチャ等のフィーチャが形成される。電気めっきが完了すると、剥離液によってフォトレジストの残りが基板から剥離され、フォトレジスト画定フィーチャを有する基板がさらに処理される。
再配線層の配線の金属電気めっきも、形態に関する同様の問題に直面している。ボンドパッド及び間フィーチャの形態における欠陥も、高度なパッケージング物品の性能を損なわせる。したがって、フィーチャが実質的に均一な表面形態を有する銅/フォトレジスト画定フィーチャを提供する電気銅めっきの方法及び化学の必要性が存在する。
本発明の銅/フォトレジスト画定フィーチャを電気めっきするための方法及び浴は、フィーチャが、実質的に平滑で、ノジュールが存在せず、ピラー、ボンドパッド、及び間フィーチャに関して、実質的に平坦なプロファイルを有する形態を有するように、フォトレジスト画定フィーチャのアレイが平均%TIRを有することを可能にする。本発明のフォトレジスト画定フィーチャは、基板上に残ったフォトレジストで電気めっきされ、基板の平面を超えて延在する。これは、基板の平面を超えて延在するが、基板内に嵌め込まれたフィーチャを画定するためにフォトレジストを使用しない、デュアルダマシン及びプリント回路板のめっきとは対照的である。フォトレジスト画定フィーチャとダマシン及びプリント回路板のフィーチャとの重要な違いは、ダマシン及びプリント回路板に関して、側壁を含むめっき表面が全て導電性であるということである。デュアルダマシン及びプリント回路板のめっき浴は、ボトムアップフィリングまたはスーパーコンフォーマルフィリングを提供する浴配合を有し、フィーチャの底部が、フィーチャの上部よりも迅速にめっきされる。フォトレジスト画定フィーチャにおいて、側壁は非導電性フォトレジストであり、めっきは導電性のシード層を有するフィーチャの底部でのみ生じ、どこで析出しようともコンフォーマルなまたは同じめっき速度で進行する。
本発明は、実質的に、環状形態を有する銅ピラーを電気めっきする方法に関して記載されるが、本発明は、ボンドパッド及び間フィーチャ等の他のフォトレジスト画定フィーチャにも適用される。概して、フィーチャの形状は、円形または円筒状に加えて、例えば、楕円形、八角形、及び長方形であり得る。本発明の方法は、好ましくは銅の円筒状ピラーを電気めっきするためのものである。
本発明の方法は、ピラー、ボンディングパッド、及び間フィーチャ等のフォトレジスト画定フィーチャを電気めっきするために使用され得るが、本方法は、本発明の好ましいフィーチャである銅ピラーをめっきするという状況において説明される。典型的には、銅ピラーは、最初に導電性シード層を半導体チップまたはダイ等の基板上に析出させることによって形成され得る。基板は、次いでフォトレジスト材料で被覆され、フォトレジスト層を紫外線等の放射線に選択的に露光するために画像化される。フォトレジスト層は、当該技術分野で既知の従来のプロセスによって半導体チップの表面に塗布され得る。フォトレジスト層の厚さは、フィーチャの高さに依存して異なり得る。典型的には、厚さは、1μm〜250μmの範囲である。パターン化されたマスクがフォトレジスト層の表面に適用される。フォトレジスト層は、ポジ型またはネガ型フォトレジストであり得る。フォトレジストがポジ型である場合、放射線に露光されたフォトレジストの部分が、アルカリ現像液等の現像液で除去される。基板またはダイ上のシード層まで貫通する、複数のビア等の開口部のパターンが表面上に形成される。ピラーのピッチは、20μm〜400μmの範囲であり得る。好ましくは、ピッチは、100μm〜350μmの範囲であり得る。ビアの直径は、フィーチャの直径に依存して異なり得る。ビアの直径は、2μm〜300μm、典型的には50μm〜225μmの範囲であり得る。次いで、構造全体が、本発明の反応生成物のうちの1つ以上を含有する電気銅めっき浴中に配置され得る。電気めっきは、各ビアの少なくとも一部を実質的に平坦な上部を有する銅ピラーで充填するために行われる。電気めっきは、どこで析出しようとも、スーパーコンフォーマルまたはスーパーフィリングではなく、コンフォーマルなまたは同じめっき速度である。次いで、銅ピラーを含む構造全体が、錫はんだまたは錫合金はんだ、例えば、錫/銀または錫/鉛合金等のはんだを含有する浴に移され、各銅ピラーの実質的に平坦な表面上にはんだバンプが電気めっきされてビアの部分を充填する。残りのフォトレジストは、当該技術分野で既知の従来の手段によって除去され、ダイ上にはんだバンプを有する銅ピラーのアレイが残される。ピラーで覆われていないシード層の残りは、当該技術分野で周知のエッチングプロセスを通して除去される。はんだバンプを有する銅ピラーは、有機積層体、シリコン、またはガラスでできていてもよい、プリント回路板、別のウエハもしくはダイ、またはインターポーザー等の基板の金属接点と接触するように配置される。はんだをリフローさせ、銅ピラーを基板の金属接点に接合するように、当該技術分野で既知の従来のプロセスによってはんだバンプが加熱される。はんだバンプをリフローさせるための従来のリフロープロセスが用いられ得る。リフローオーブンの一例は、5つの加熱ゾーン及び2つの冷却ゾーンを含むSikiama International,IncのFALCON 8500ツールである。リフローサイクルは、1−5回の範囲であり得る。銅ピラーは、物理的及び電気的の両方で基板の金属接点と接触している。次いで、アンダーフィル材料が、ダイ、ピラー、及び基板の間の空間を充填するために注入され得る。当該技術分野で周知の従来のアンダーフィル材料が使用され得る。

Claims (1)

  1. 前記1つ以上の銅フォトレジスト画定フィーチャは、ピラー、ボンドパッド、または間フィーチャである、請求項1に記載の方法。
JP2017123821A 2016-06-27 2017-06-26 ピラゾール化合物とビスエポキシドとの反応生成物を含有する電気銅めっき浴からフォトレジスト画定フィーチャを電気めっきする方法 Active JP6538116B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662354972P 2016-06-27 2016-06-27
US62/354,972 2016-06-27

Publications (3)

Publication Number Publication Date
JP2018012885A JP2018012885A (ja) 2018-01-25
JP2018012885A5 true JP2018012885A5 (ja) 2018-11-08
JP6538116B2 JP6538116B2 (ja) 2019-07-03

Family

ID=59091406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017123821A Active JP6538116B2 (ja) 2016-06-27 2017-06-26 ピラゾール化合物とビスエポキシドとの反応生成物を含有する電気銅めっき浴からフォトレジスト画定フィーチャを電気めっきする方法

Country Status (6)

Country Link
US (1) US10508349B2 (ja)
EP (1) EP3263745B1 (ja)
JP (1) JP6538116B2 (ja)
KR (1) KR101994907B1 (ja)
CN (1) CN107541757B (ja)
TW (1) TWI638067B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200131909A (ko) * 2018-04-09 2020-11-24 램 리써치 코포레이션 비-구리 라이너 층들 상의 구리 전기충진 (electrofill)
US11946153B2 (en) 2019-02-01 2024-04-02 Ishihara Chemical Co., Ltd. Copper or copper alloy electroplating bath

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6610192B1 (en) 2000-11-02 2003-08-26 Shipley Company, L.L.C. Copper electroplating
US6800188B2 (en) 2001-05-09 2004-10-05 Ebara-Udylite Co., Ltd. Copper plating bath and plating method for substrate using the copper plating bath
US7128822B2 (en) 2003-06-04 2006-10-31 Shipley Company, L.L.C. Leveler compounds
TW200613586A (en) * 2004-07-22 2006-05-01 Rohm & Haas Elect Mat Leveler compounds
EP1741804B1 (en) 2005-07-08 2016-04-27 Rohm and Haas Electronic Materials, L.L.C. Electrolytic copper plating method
CN102286760B (zh) * 2010-05-19 2016-10-05 诺发系统有限公司 用金属电化学填充高纵横比的大型凹入特征的方法、水溶液电镀槽溶液、电镀设备以及系统
US8546254B2 (en) 2010-08-19 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps using patterned anodes
JP6053773B2 (ja) * 2011-07-07 2016-12-27 アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツングAtotech Deutschland GmbH 銅又は銅合金表面への有機レジスト密着性の提供方法
US8747643B2 (en) * 2011-08-22 2014-06-10 Rohm And Haas Electronic Materials Llc Plating bath and method
TWI637467B (zh) * 2012-05-24 2018-10-01 欣興電子股份有限公司 中介基材及其製作方法
US9932684B2 (en) 2015-08-06 2018-04-03 Rohm And Haas Electronic Materials Llc Method of electroplating photoresist defined features from copper electroplating baths containing reaction products of alpha amino acids and bisepoxides
US10100421B2 (en) * 2015-08-06 2018-10-16 Dow Global Technologies Llc Method of electroplating photoresist defined features from copper electroplating baths containing reaction products of imidazole and bisepoxide compounds
US10006136B2 (en) * 2015-08-06 2018-06-26 Dow Global Technologies Llc Method of electroplating photoresist defined features from copper electroplating baths containing reaction products of imidazole compounds, bisepoxides and halobenzyl compounds
TWI608132B (zh) * 2015-08-06 2017-12-11 羅門哈斯電子材料有限公司 自含有吡啶基烷基胺及雙環氧化物之反應產物的銅電鍍覆浴液電鍍覆光阻劑限定之特徵的方法

Similar Documents

Publication Publication Date Title
JP2017036502A5 (ja)
JP2017036500A5 (ja)
JP2017036501A5 (ja)
US11270990B2 (en) Contoured package-on-package joint
US9418969B2 (en) Packaged semiconductor devices and packaging methods
US8476770B2 (en) Apparatus and methods for forming through vias
CN107481942B (zh) 具有高低不平的互连件的集成扇出结构
US7919408B2 (en) Methods for fabricating fine line/space (FLS) routing in high density interconnect (HDI) substrates
WO2010116622A1 (ja) 半導体素子用基板の製造方法および半導体装置
US10424539B2 (en) Wiring structure, semiconductor package structure and semiconductor process
TWI737215B (zh) 重佈線路結構的製備方法
US20170018489A1 (en) Solder bond site including an opening with discontinous profile
JP2018012885A5 (ja)
CN101330065B (zh) 凸点制作方法
KR20160001827A (ko) 인쇄회로기판 제조방법
US20070158199A1 (en) Method to modulate the surface roughness of a plated deposit and create fine-grained flat bumps
CN102005396A (zh) 凸点制作方法以及凸点结构
TWI222732B (en) Formation method for conductive bump
US20220336341A1 (en) Lithographically defined electrical interconnects from conductive pastes
Best et al. Advanced lithography and electroplating approach to form high-aspect ratio copper pillars
KR102554293B1 (ko) 전기 컴포넌트를 생산하기 위한 방법
CN107979921B (zh) 电路板及其制造方法
KR20090096168A (ko) 반도체 패키지의 제조 방법
Ju et al. Formation of high uniformity solder bump for wafer level package by tilted electrode ring
JP2002009427A (ja) プリント配線板上のバンプ形成方法