CN107481942B - 具有高低不平的互连件的集成扇出结构 - Google Patents

具有高低不平的互连件的集成扇出结构 Download PDF

Info

Publication number
CN107481942B
CN107481942B CN201611119842.4A CN201611119842A CN107481942B CN 107481942 B CN107481942 B CN 107481942B CN 201611119842 A CN201611119842 A CN 201611119842A CN 107481942 B CN107481942 B CN 107481942B
Authority
CN
China
Prior art keywords
conductive
dielectric layer
conductive line
over
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611119842.4A
Other languages
English (en)
Other versions
CN107481942A (zh
Inventor
林士庭
卢思维
林俊成
余振华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107481942A publication Critical patent/CN107481942A/zh
Application granted granted Critical
Publication of CN107481942B publication Critical patent/CN107481942B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

一种形成封装组件的方法，包括：在载体衬底上方形成第一介电层；在第一介电层上方形成导电通孔；利用第一化学物质处理导电通孔，从而使导电通孔的表面变得粗糙；以及将器件管芯和导电通孔模制在模制材料中。本发明实施例涉及具有高低不平的互连件的集成扇出结构。

Description

具有高低不平的互连件的集成扇出结构
技术领域
本发明实施例涉及具有高低不平的互连件的集成扇出结构。
背景技术
半导体集成电路(IC)产业经历了快速增长。IC材料和设计中的技术进步，已产生了数代的IC，每一代IC都比上一代IC具有更小和更复杂的电路。因此，半导体管芯具有封装在更小的区域内的越来越多的I/O焊盘，从而导致半导体IC封装中的困难。
在解决上述问题的一种方法中，利用使用集成的扇出(InFo)封装结构的工艺被使用。在InFo封装工艺中，在封装半导体管芯之前，将半导体管芯锯从晶圆锯切，并且仅封装“已知良好管芯”。此外，对管芯上的I/O焊盘进行再分布，或者扇出至比管芯更大的面积上。因此，封装在管芯的表面上的I/O焊盘的数量可以增加。通常通过使用诸如导电通孔和再分布线的金属互连件将I/O焊盘连接至外部电连接件来实现InFo封装件中I/O焊盘的再分布。然而由于两种材料的粘附性差，有时在金属连接件和它们周围的介电层之间的界面处发生分层。因此，I/O封装件的可靠性令人不满意。
发明内容
根据本发明的一些实施例，提供了一种形成封装组件的方法，包括：在载体衬底上方形成第一介电层；在所述第一介电层上方形成导电通孔；利用第一化学物质处理所述导电通孔，从而使所述导电通孔的表面变得粗糙；以及将器件管芯和所述导电通孔模制在模制材料中。
根据本发明的另一些实施例，还提供了一种形成封装组件的方法，包括：在载体衬底上方形成第一介电层；在所述第一介电层上方形成第一导电线；利用第一化学物质处理所述第一导电线，从而使所述第一导电线的表面变得粗糙；以及在所述第一导电线上方形成与所述第一导电线直接接触的第二介电层；在所述第二介电层上方形成穿透所述第二介电层的导电通孔，其中，所述导电通孔电连接至所述第一导电线；利用第二化学物质处理所述导电通孔，从而使所述导电通孔的表面变得粗糙；在所述第二介电层上方放置器件管芯；以及将所述器件管芯和所述导电通孔模制在模制材料中。
根据本发明的又一些实施例，还提供了一种半导体装置，包括：模塑料；器件管芯，模制在所述模塑料中；以及导电通孔，穿透所述模塑料，其中，所述导电通孔包括粗糙表面，并且所述表面的算术平均粗糙度(Ra)与所述表面的平均峰间间距(Sm)的比率大于1(Ra/Sm>1)。
附图说明
当结合附图进行阅读时，从下面的详细描述可以更好地理解本发明的各个方面。应该强调的是，根据工业中的标准实践，各个部件没有按比例绘制。事实上，为了更清楚的论述，各个部件的尺寸可以任意地增加或减小。
图1A和1B是根据本发明的各个方面的形成具有一个或多个半导体器件的封装组件的方法的流程图。
图2A、2B、2C、2D、2G、2H、2I、2J、2L、2M、2N、2O、2P、2Q、2R、2S和2T是根据一些实施例的封装组件的一部分的截面图。
图2B-1、2B-2、2B-3、2B-4、和2B-5是根据实施例的其中形成有导电再分布线的封装组件的一部分的截面图。
图2E示出了根据一些实施例的两条再分布线的表面结构。
图2F示出了粗糙的表面和表面粗糙度的一些测量。
图2H-1、2H-2、2H-3、2H-4、2H-5和2H-6是根据实施例的其中形成有导电通孔的封装组件的一部分的截面图。
图2K示出了根据一些实施例的两个通孔的表面结构。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以便于描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而在此使用的空间相对描述符可以同样地作相应的解释。
本发明通常涉及半导体器件及其形成方法。更具体地，本发明涉及具有高低不平的或粗糙的互连件的InFo封装组件。在本发明的实施例中，用一种特殊的化学物质处理InFo封装组件中的导电通孔和/或再分布线以便使其表面变得粗糙。由此产生的粗糙的表面，有助于提高周围的诸如聚苯并恶唑(PBO)或模制材料的介电材料与互连件的粘附，从而提高InFo封装组件的可靠性。本领域普通技术人员将会认识到半导体器件的其他实例可以受益于本发明的各个方面。
图1A和1B示出了根据本发明的各个方面的形成具有封装组件100的方法10的流程图。封装组件100可以包括模制在模制材料中的一个或多个半导体管芯。一个或多个半导体管芯与多个通孔、重分布线和诸如焊球的电连接件组装以形成一个或多个InFo封装件。随后，从封装组件100中切割出一个或多个InFo封装件以成为单独的InFo封装件。方法10仅仅是一个实例，并且不旨在限制本发明超出权利要求中明确列举的。可以在方法10之前，期间和之后提供额外的操作，并且对于方法的额外的实施例，所描述的一些操作可以被替换，消除或移动。以下结合图2A至图2T来描述方法10。
在操作12中，方法10(图1A)在载体(或载体衬底)102上方形成第一介电层104。参考图2A，在制造封装组件100过程中，载体102用于承载各个层和/或部件，并且将在以后的制造阶段被去除。在实施例中，载体102可以是玻璃载体、陶瓷载体等。介电层104也被称为缓冲层104。在实施例中，该介电层104包括聚合物，诸如聚酰亚胺、PBO、苯并环丁烯(BCB)、味之素构建膜(ABF)、阻焊(SR)膜等。介电层104可以包括其他介电材料。介电层104具有平坦的顶面和底面。虽然没有示出，介电层104通过粘合层附接至载体102，粘合层可以由诸如紫外(UV)胶、光-热转换(LTHC)胶的粘合剂或其他类型的粘合剂形成。
在操作14中，方法10(图1A)在介电层104上方形成第一重分布层(RDL)105。参考图2B，RDL 105包括多条导电线106。导电线106可以包括金属或金属合金，金属或金属合金包括铝、铜、钨和/或它们的合金。可以通过化学汽相沉积(CVD)、物理汽相沉积(PVD)、镀或其他方法形成导电线106。在一个实例中，通过沉积一个或多个金属层，并且使用光刻工艺图案化金属层来形成导电线106。在另一个实例中，导电线106的形成包括镀工艺，这将在下文中结合图2B-1至图2B-5来论述。
参考图2B-1，在介电层104上方形成晶种层106-1。晶种层106-1可以包括铜，铜合金，铝，钛，钛合金，或它们的组合。晶种层106-1可以包含一层或多层金属，并且可以通过CVD或PVD形成。
参考图2B-2，在晶种层106-1上方形成光刻胶(或抗蚀剂)层107，并且在光刻工艺中图案化光刻胶层107以具有多个开口107-1。光刻工艺可以包括将光刻胶层107暴露于限定各种几何形状的图案，实施曝光后烘烤工艺，显影光刻胶层107以形成开口107-1。通过开口107-1暴露出晶种层106-1的部分。
参考图2B-3，通过镀在开口107-1中形成金属部件106-2，镀可以是电镀或化学镀。金属部件106-2可以包括铜、铝、钨、镍或它们的合金。金属部件106-2和晶种层106-1可以包括相同的材料。可选地，它们可以包括不同的材料。
参考图2B-4，去除光刻胶107，从而在晶种层106-1的部分上留下金属部件106-2。在一个实例中，可以通过剥离去除光刻胶107。
参考图2B-5，实施蚀刻工艺以去除晶种层106-1的未被金属部件106-2覆盖的部分。晶种层106-1和金属部件106-2的保留部分共同地形成导电线106。蚀刻工艺可以是湿蚀刻、干蚀刻、反应离子蚀刻或其他合适的方法。
在操作16中，方法10(图1A)利用第一化学物质108处理导电线106以使导电线106的表面变得粗糙。参考图2C，将化学物质108施加于导电线106的顶面和侧壁表面。在实施例中，导电线106包括铜，并且化学物质108是包括HCOOH的酸性溶液。在实施例中，化学物质108包括浓度介于从0.1％到50％的范围内的HCOOH。在实施例中，化学物质108对微观结构和用于导电线106的材料(例如，铜)的晶粒尺寸具有选择性，以便增大其表面的局部粗糙度，这将在下文中描述。在实施例中，化学物质108可以是HCOOH，可以是H2SO4和H2O2的混合物或可以是HCOOH、H2SO4和H2O2的混合物。其他酸性溶液也可适用于化学物质108。可以使用喷涂、浸渍、浴或其他合适的方法将化学物质108应用于封装组件100。此外，可以在介于20摄氏度(℃)到50℃的温度下应用化学物质108并且持续时间介于10秒到10分钟。在下文中，将粗糙的导电线106被称为导电线106’(图2D)。
图2E示出了导电线106(在用化学物质108处理之前)和导电线106’(在用化学物质108处理之后)的表面的对比。与导电线106相比，导电线106’在幅值和频率方面表面粗糙度大幅增加。为方便讨论，导电部件(例如，导电线106’)的表面粗糙度在本发明中通过在工业中常用的两个参数Ra和Sm来表征。Ra是粗糙度幅值的绝对值的算术平均值，而Sm是该粗糙度的峰之间的平均间距(图2F)。此外，在本发明中将局部粗糙度(或局部表面粗糙度)R局部定义为Ra和Sm之间的比率。换句话说，R局部＝Ra/Sm。更大的R局部值表示在单位面积中具有更多峰和谷的更粗糙的表面。在用化学物质108处理之前，导电线106有相对光滑的表面(图2E)，这通过相相应表面的R局部小于1来表征。在用化学物质108处理之后，导电线106’具有相对更粗糙的表面(图2E)，这通过相应表面的R局部大于1来表征。在一些情况下，导电线106’的表面的R局部远大于1(R局部>>1)，诸如10以上。除了以上讨论的参数之外，可以使用表面粗糙度的其他测量方法或者用其他测量方法来代替以上讨论的参数。
在本实施例中，操作16通过调整化学物质108的浓度和/或诸如持续时间的各种应用参数来控制所产生的导电线106’的表面粗糙度。导电线106’的目标粗糙度取决于导电线106’的材料和将在导电线106’周围沉积的介电层的材料(稍后描述)之间的粘合强度。目标粗糙度也取决于所期望的导电线106’的电阻均匀性，由于当表面变粗糙之后，电阻均匀性通常减小。在实施例中，调整操作16，从而使得导电线106’的顶面和侧壁表面的Ra大于0.1微米(μm)，诸如介于0.1到约1μm之间。在特定的实施例中，调整操作16，从而使得导电线106’的顶面和侧壁表面的Ra介于从约0.25至约0.3μm之间，这产生可接受的电阻均匀性同时在相应的表面上提供足够的粗糙度(因此良好的粘附性)。
在操作18中，方法10(图1A)在导电线106’上方沉积第二介电层110。参考图2G，介电层110设置在导电线106’上方并且与导电线106’的顶面和侧壁表面直接接触。在实施例中，介电层110包括与介电层104相同的材料。在可选实施例中，介电层104和110可以包括不同的材料。在实施例中，该介电层110可以包括聚合物，诸如聚酰亚胺、PBO、聚苯并环丁烯(BCB)、味之素构建膜(ABF)、阻焊(SR)膜等。由于导电线106’的粗糙(或高低不平)表面，与粘附至导电线106相比，介电层110更好地粘附至导电线106’。在一些实验中，可以观察到粘附强度提高三倍以上。相比于传统的InFo封装件，这提供了InFo封装组件100中更好的耐久性。
在操作20中，方法10(图1A)在第二介电层110上方形成穿透第二介电层110的导电通孔112。参考图2H，形成多个通孔112。通孔112也被称为InFo通孔(TIV)112。如图所示，TIV112各自具有两部分，底部112B和顶部112A。底部112B穿透介电层110并且电接触一些导电线106’。顶部112A在介电层110之上延伸。在本实施例中，底部112B比顶部112A窄。在可选实施例中，底部112B与顶部112A可以具有相同的宽度或者底部112B可以宽于顶部112A。可以使用CVD、PVD、镀、或其他适合的技术形成TIV112。在图2H-1至图2H-6中示出了一个示例性形成工艺。
参考图2H-1，使用包括光刻、沉积和化学机械抛光(CMP)工艺的工艺在介电层110中形成底部112B。光刻工艺形成穿过介电层110的多个开口以暴露一些导电线106’。沉积工艺在介电层110上方沉积金属(或金属材料)并且金属填充到多个开口内。CMP工艺去除在介电层110上方延伸的金属的部分。金属的剩余部分变成TIV112的底部112B。在实施例中，底部112B可以包括铜、铝、钨、镍或其合金。
参考图2H-2，在介电层110上方沉积晶种层90。晶种层90可以包括铜、铜合金、铝、钛、钛合金或它们的组合。晶种层90可以包括一层或多层金属，并且可以通过CVD或PVD工艺形成。参考图2H-3，光刻胶层92形成在晶种层90上方并且通过光刻工艺被图案化位具有多个开口94。
参考图2H-4，使用镀工艺在开口94中形成金属部件96，镀可以为电镀或化学镀。金属部件96可以包括铜、铝、钨、镍或它们的合金。金属部件96和晶种层90可以包括相同的材料。可选地，它们可以包括不同的材料。
参考图2H-5，使用剥离或其他方法去除光刻胶层92。参考图2H-6，将金属部件96作为蚀刻掩模蚀刻晶种层90。去除晶种层90的未被金属部件96覆盖的部分。晶种层90的保留部分和金属部件96共同形成TIV112的顶部112A。虽然晶种层90被示出为与金属部件96分离的层，但是当晶种层90与金属部件96由相同或相似的材料形成时，两个层可以被合并，而在它们之间没有可区分的界面。在可选实施例中，在晶种层90和金属部件96之间可以具有可区分的界面。
在操作22中，方法10(图1A)利用第二化学物质114处理TIV112以使TIV112的表面变得粗糙。参考图2I，将第二化学物质114应用于TIV112。由于底部112B掩埋在介电层110中，因此只有顶部112A的顶面和侧壁表面通过第二化学物质114被粗糙化。因此，顶部112A和底部112B可以具有不同的表面粗糙度。粗糙的顶部112A被称为顶部112A’和粗糙的TIV112被称为TIV112’(图2J)。在实施例中，化学物质114对微观结构和用于TIV112的材料的晶粒尺寸具有选择性，以便增大其局部表面粗糙度。在实施例中，化学物质114包括与化学物质108相同的成分，但是具有不同的浓度，这是因为TIV112’和导电线106’可以具有不同的目标粗糙表面。在另一实施例中，化学物质114与化学物质108具有不同的成分。在各个实施例中，化学物质114可以包括HCOOH，包括H2SO4和H2O2的混合物或者包括HCOOH、H2SO4和H2O2的混合物并且具有介于0.1％至50％的浓度。其他酸性溶液也可适用于化学物质114。可以调整化学物质114以用于在TIV112’中使用的材料，并且可以被进一步调整以在TIV112’的表面上基于粘附需求和电阻均匀性需求产生局部粗糙度。用于导电线106’和TIV112’的粘附需求可以不同，至少部分由于环绕两个部件106’和112’的不同的介电材料。在一个实例中，导电线106’被PBO(介电层110)环绕而TIV112’被模制材料环绕，这将在下文中描述。
图2K示出了TIV112(在用化学物质114处理之前)和TIV112’(在用化学物质114处理之后)的表面的对比。与TIV112相比，TIV112’的表面粗糙度在幅值和频率方面大幅增加。在实施例中，TIV112’的R局部大于1。在实施例中，TIV112’的的R局部远大于1(R局部>>1)，诸如10以上。在实施例中，TIV112’的表面的算术平均粗糙度(Ra)大于0.1微米(μm)。
在操作24中，方法10(图1B)将多个器件管芯116放置在介电层110上方。参考图2L，器件管芯116可以各自包括有源器件(例如，晶体管)和/或无源器件(例如，电阻器、电容器、电感器)，并可能包括逻辑器件，存储器件，电源器件，计算器件等。该器件管芯116各自包括衬底118(例如，硅衬底)和金属柱119，金属柱119电连接至器件管芯116中的有源/无源器件。该器件管芯116进一步包括介电层120，其中金属柱119至少部分地掩埋在介电层120内。在本实施例中，金属柱119和介电层120具有共面的顶面。在另一个实施例中，金属柱119可突出于介电层120的顶面之上。在实施例中，该器件管芯116通过粘合层(未显示)附接到介电层110。例如，粘合层可施加在衬底118和介电层110之间。
在操作26中，方法10(图1B)将器件管芯116和TIV112’模制在模制材料122中。参考图2M，模制材料122填充各个间隙，诸如器件管芯116和TIV112’之间的间隙，并且模制材料122可以与介电层110直接接触。模制材料122可以包括模塑料、模制底部填充物、环氧树脂或树脂。如图2M所示，模制材料122的顶面高于器件管芯116和TIV112’的顶面。在本实施例中，如上所述，由于TIV112’具有高低不平的表面，所以与粘合至TIV112相比，模制材料122更好地粘合至TIV112’。在一些实施例中，已经观察到粘附强度提高三倍以上。相比于传统的InFo封装件，这有利地增加了封装组件100的可靠性和耐久性。
在操作28中，如图2N所示，方法10(图1B)减薄模制材料122以暴露TIV112’和金属柱119的顶面。在实施例中，操作28包括研磨工艺以减薄模制材料122。在另一个实施例中，操作28包括CMP工艺以减薄模制材料122。也可以通过操作28减薄TIV112’和金属柱119。作为操作28的结果，TIV112’的顶面、金属柱119的顶面和模制材料122的顶面变为共面。在实施例中，操作28进一步包括在减薄工艺之后的清洗工艺以除去由减薄工艺产生的任何金属残余物。
在操作30中，方法10(图1B)在模制材料122上方形成第二RDL 123。参考图2O，RDL123包括多个导电线124。一些导电线124电连接到TIV112’和金属柱119。在实施例中，RDL123的形成基本上类似于RDL 105的形成(图2B)，包括所使用的材料和所实施的步骤。在实施例中，导电线124可以包括含有铝、铜、钨和/或其合金的金属或者金属合金。
在操作32中，如图2P所示，方法10(图1B)采用第三化学物质126处理导电线124，以使导电线124的顶面和侧壁表面变得粗糙。粗糙化的导电线124称为导电线124’(图2Q)。在实施例中，操作32基本上类似于操作16。第三化学物质126可基本上类似于第一化学物质108。针对导电线124’所使用的材料，调整化学物质126，并且进一步调整以便满足导电线124’的目标粗糙度。在实施例中，导电线124’的表面粗糙度类似于导电线106’的表面粗糙度。
在操作34中，方法10(图1B)在导电线124’上方沉积介电层128并且介电层128与导电线124’直接接触(图2R)。在实施例中，操作34基本上类似于操作18。在实施例中，该介电层128可以包括聚合物，诸如聚酰亚胺、PBO、聚苯并环丁烯(BCB)、味之素构建膜(ABF)、阻焊(SR)膜等。由于导电线124’的粗糙(高低不平)的表面，与粘附至导电线124相比，介电层128更好地粘附至导电线124’。
在操作36中，方法10(图1B)实施进一步的步骤来完成封装组件100。例如，操作36可以在介电层128中形成导电通孔130(图2R)。导电通孔130电连接到导电线124’。操作36可以进一步在介电层128的顶面上方形成导电线132(图2R)。
操作36可以在导电线132上方形成电连接件(诸如微凸块或焊球)134并且电连接件134与导电线132直接接触(图2S)。在实施例中，该电连接件134的形成包括将焊球放置在导电线132的暴露部分上并且回流焊球。在另一个实施例中，该电连接件134的形成包括镀步骤以在导电线132上方形成焊料区和回流焊料区。
操作36还包括将封装组件100从载体102剥离，或以其他方式分离，并且将封装组件100锯切(或切割)成多个InFo封装件100A(图2T)。操作36还包括在InFo封装件100A上方安装另一个封装组件200以形成叠层封装(PoP)组件300(图2T)。如图2T所示，InFo封装件100A包括具有粗糙表面的各种导电部件106’，112’，124’。粗糙的表面促进相应的导电部件和周围的介电材料之间的更大的粘附性。因此，InFo封装件100A提供比传统的InFo封装件更好的可靠性和耐久性。在不同的实施例中，InFo封装件100A的一个或多个导电部件可以包括粗糙表面。从本发明可以衍生其他实施例。在一个实例中，InFo封装件不包括导电线106’和封装组件200可以直接地电连接到TIV112’。
虽然不打算被限制，但本发明的一个或多个实施例提供了半导体器件及其形成工艺的许多益处。例如，本发明的实施例提供了用于将器件管芯的I/O焊盘重新分布到更大的区域上的InFo封装件。诸如通孔和重分布线的重分布互连件具有高低不平(粗糙)的表面，该粗糙的表面增加了互连件和围绕互连件的介电材料之间的粘附性。这减少了互连件和介电材料之间的分层，并且提供了InFo封装件中的更好的可靠性和耐久性。
在一个示例性方面中，本发明涉及一种形成封装组件的方法。该方法包括：在载体衬底上方形成第一介电层；在第一介电层上方形成导电通孔；利用第一化学物质处理导电通孔，从而使导电通孔的表面变得粗糙；以及将器件管芯和导电通孔模制在模制材料中。
在另一示例性方面中，本发明涉及一种形成封装组件的方法。该方法包括：在载体衬底上方形成第一介电层；在第一介电层上方形成第一导电线；利用第一化学物质处理第一导电线，从而使第一导电线的表面变得粗糙。该方法还包括在第一导电线上方形成与第一导电线直接接触的第二介电层；和在第二介电层上方形成穿透第二介电层的导电通孔，其中，导电通孔电连接至第一导电线。该方法还包括利用第二化学物质处理导电通孔，从而使导电通孔的表面变得粗糙。该方法还包括在第二介电层上方放置器件管芯；以及将器件管芯和导电通孔模制在模制材料中。
在另一示例性方面中，本发明涉及一种装置。该装置包括：模塑料；器件管芯，模制在模塑料中；以及导电通孔，穿透模塑料。导电通孔包括粗糙表面。表面的算术平均粗糙度(Ra)与表面的平均峰间间距(Sm)的比率大于1(Ra/Sm>1)。
根据本发明的一些实施例，提供了一种形成封装组件的方法，包括：在载体衬底上方形成第一介电层；在所述第一介电层上方形成导电通孔；利用第一化学物质处理所述导电通孔，从而使所述导电通孔的表面变得粗糙；以及将器件管芯和所述导电通孔模制在模制材料中。
在上述方法中，所述导电通孔包括铜。
在上述方法中，所述第一化学物质包括HCOOH，包括H2SO4和H2O2的混合物或者包括HCOOH、H2SO4和H2O2的混合物。
在上述方法中，还包括：在形成所述第一介电层之前：在所述载体衬底上方形成第二介电层；在所述第二介电层上方形成导电线；以及利用第二化学物质处理所述导电线，从而使所述导电线的表面变得粗糙，其中：所述第一介电层形成于所述导电线上方并且与所述导电线直接接触。
在上述方法中，所述导电通孔和所述导电线各自包括铜；所述第一化学物质包括HCOOH，包括H2SO4和H2O2的混合物或者包括HCOOH、H2SO4和H2O2的混合物；并且第二化学物质包括HCOOH，包括H2SO4和H2O2的混合物或者包括HCOOH、H2SO4和H2O2的混合物。
在上述方法中，还包括：在所述模制材料上方形成导电线；以及利用第二化学物质处理所述导电线，从而使所述导电线的表面变得粗糙。
在上述方法中，还包括：在形成所述导电线之前：减薄所述模制材料以暴露所述导电通孔。
在上述方法中，所述导电通孔和所述导电线各自包括铜；所述第一化学物质包括HCOOH，包括H2SO4和H2O2的混合物或者包括HCOOH、H2SO4和H2O2的混合物；并且第二化学物质包括HCOOH，包括H2SO4和H2O2的混合物或者包括HCOOH、H2SO4和H2O2的混合物。
在上述方法中，还包括：在所述导电线上方形成介电层，并且所述介电层与所述导电线直接接触。
根据本发明的另一些实施例，还提供了一种形成封装组件的方法，包括：在载体衬底上方形成第一介电层；在所述第一介电层上方形成第一导电线；利用第一化学物质处理所述第一导电线，从而使所述第一导电线的表面变得粗糙；以及在所述第一导电线上方形成与所述第一导电线直接接触的第二介电层；在所述第二介电层上方形成穿透所述第二介电层的导电通孔，其中，所述导电通孔电连接至所述第一导电线；利用第二化学物质处理所述导电通孔，从而使所述导电通孔的表面变得粗糙；在所述第二介电层上方放置器件管芯；以及将所述器件管芯和所述导电通孔模制在模制材料中。
在上述方法中，所述导电线和所述导电通孔各自包括铜；所述第一化学物质包括HCOOH，包括H2SO4和H2O2的混合物或者包括HCOOH、H2SO4和H2O2的混合物；并且第二化学物质包括HCOOH，包括H2SO4和H2O2的混合物或者包括HCOOH、H2SO4和H2O2的混合物。
在上述方法中，所述第一化学物质和所述第二化学物质包括相同的成分，但是所述成分具有不同的浓度。
在上述方法中，将所述导电通孔和所述第一导电线被处理为具有不同的表面粗糙度。
在上述方法中，还包括：减薄所述模制材料以暴露所述导电通孔；在所述导电通孔上方形成电连接至所述导电通孔的第二导电线；利用第三化学物质处理所述第二导电线，从而使所述第二导电线的表面变得粗糙；以及在所述第二导电线上方沉积与所述第二导电线直接接触的第三介电层。
根据本发明的又一些实施例，还提供了一种半导体装置，包括：模塑料；器件管芯，模制在所述模塑料中；以及导电通孔，穿透所述模塑料，其中，所述导电通孔包括粗糙表面，并且所述表面的算术平均粗糙度(Ra)与所述表面的平均峰间间距(Sm)的比率大于1(Ra/Sm>1)。
在上述半导体装置中，所述导电通孔的所述表面的算术平均粗糙度(Ra)大于0.1微米(μm)。
在上述半导体装置中，还包括：第一导电线，位于所述模塑料的第一表面上方并且电连接至所述导电通孔，其中，所述第一导电线包括粗糙表面，并且所述第一导电线的表面的算术平均粗糙度(Ra)与所述第一导电线的表面的平均峰间间距(Sm)的比率大于1(Ra/Sm>1)。
在上述半导体装置中，还包括：第二导电线，位于所述模塑料的第二表面上方，并且电连接至所述导电通孔，其中：所述第二导电线包括粗糙表面；所述第二导电线的表面的算术平均粗糙度(Ra)与所述第二导电线的表面的平均峰间间距(Sm)的比率大于1(Ra/Sm>1)；以及器件管芯，模制在所述模塑料的所述第一表面和所述第二表面之间。
在上述半导体装置中，还包括：介电层，位于所述模塑料的第一表面上方，其中，所述第一导电线掩埋在所述介电层中。
在上述半导体装置中，所述导电通孔包括位于所述模塑料中的第一部分和位于所述介电层中的第二部分，并且所述第一部分和所述第二部分具有不同的表面粗糙度。
上面概述了若干实施例的部件、使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实现与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围、并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

Claims (20)

1.一种形成封装组件的方法，包括：
在载体衬底上方形成第一介电层；
形成穿过所述第一介电层的导电通孔的第一部分，其中，所述第一部分包括嵌入在所述第一介电层内的第一组相对侧壁表面；
在形成所述导电通孔的第一部分之后，在所述第一部分上方形成所述导电通孔的第二部分，其中，所述第二部分包括位于所述第一介电层之上的第二组相对侧壁表面；
利用第一化学物质处理所述导电通孔的第二部分，从而使所述导电通孔的第二部分的第二组相对侧壁表面变得粗糙，而所述导电通孔的第一部分的第一组相对侧壁表面由物理接触所述导电通孔的第一部分的所述第一介电层保护；以及
将器件管芯和所述导电通孔模制在模制材料中。
2.根据权利要求1所述的方法，其中，所述导电通孔包括铜。
3.根据权利要求2所述的方法，其中，所述第一化学物质包括HCOOH，包括H2SO4和H2O2的混合物或者包括HCOOH、H2SO4和H2O2的混合物。
4.根据权利要求1所述的方法，还包括：在形成所述第一介电层之前：
在所述载体衬底上方形成第二介电层；
在所述第二介电层上方形成导电线；以及
利用第二化学物质处理所述导电线，从而使所述导电线的表面变得粗糙，其中：
所述第一介电层形成于所述导电线上方并且与所述导电线直接接触。
5.根据权利要求4所述的方法，其中，所述导电通孔和所述导电线各自包括铜；所述第一化学物质包括HCOOH，包括H2SO4和H2O2的混合物或者包括HCOOH、H2SO4和H2O2的混合物；并且第二化学物质包括HCOOH，包括H2SO4和H2O2的混合物或者包括HCOOH、H2SO4和H2O2的混合物。
6.根据权利要求1所述的方法，还包括：
在所述模制材料上方形成导电线；以及
利用第二化学物质处理所述导电线，从而使所述导电线的表面变得粗糙。
7.根据权利要求6所述的方法，还包括：在形成所述导电线之前：
减薄所述模制材料以暴露所述导电通孔。
8.根据权利要求6所述的方法，其中，所述导电通孔和所述导电线各自包括铜；所述第一化学物质包括HCOOH，包括H2SO4和H2O2的混合物或者包括HCOOH、H2SO4和H2O2的混合物；并且第二化学物质包括HCOOH，包括H2SO4和H2O2的混合物或者包括HCOOH、H2SO4和H2O2的混合物。
9.根据权利要求6所述的方法，还包括：
在所述导电线上方形成介电层，并且所述介电层与所述导电线直接接触。
10.一种形成封装组件的方法，包括：
在载体衬底上方形成第一介电层；
在所述第一介电层上方形成第一导电线；
利用第一化学物质处理所述第一导电线，从而使所述第一导电线的表面变得粗糙；以及
在所述第一导电线上方形成与所述第一导电线直接接触的第二介电层；
形成穿透所述第二介电层的导电通孔的第一部分，其中，所述第一部分包括嵌入在所述第一介电层内的第一组相对侧壁表面，其中，所述导电通孔的第一部分电连接至所述第一导电线；
在形成所述导电通孔的第一部分之后，在所述第一部分上方形成所述导电通孔的第二部分，其中，所述第二部分包括位于所述第二介电层之上的第二组相对侧壁表面；
利用第二化学物质处理所述导电通孔的第二部分，从而使所述导电通孔的第二部分的第二组相对侧壁表面变得粗糙，而所述导电通孔的第一部分的第一组相对侧壁表面由物理接触所述导电通孔的第一部分的所述第二介电层保护；
在所述第二介电层上方放置器件管芯；以及
将所述器件管芯和所述导电通孔模制在模制材料中。
11.根据权利要求10所述的方法，其中，所述导电线和所述导电通孔各自包括铜；所述第一化学物质包括HCOOH，包括H2SO4和H2O2的混合物或者包括HCOOH、H2SO4和H2O2的混合物；并且第二化学物质包括HCOOH，包括H2SO4和H2O2的混合物或者包括HCOOH、H2SO4和H2O2的混合物。
12.根据权利要求11所述的方法，其中，所述第一化学物质和所述第二化学物质包括相同的成分，但是所述成分具有不同的浓度。
13.根据权利要求10所述的方法，其中，将所述导电通孔和所述第一导电线被处理为具有不同的表面粗糙度。
14.根据权利要求10所述的方法，还包括：
减薄所述模制材料以暴露所述导电通孔；
在所述导电通孔上方形成电连接至所述导电通孔的第二导电线；
利用第三化学物质处理所述第二导电线，从而使所述第二导电线的表面变得粗糙；以及
在所述第二导电线上方沉积与所述第二导电线直接接触的第三介电层。
15.一种半导体装置，包括：
模塑料；
介电层，位于所述模塑料的第一表面上方；
器件管芯，模制在所述模塑料中；以及
导电通孔，穿透所述模塑料，并且包括嵌入在所述介电层内的第一部分以及位于所述介电层之上的第二部分，所述第一部分具有第一组相对侧壁表面，所述第二部分具有第二组相对侧壁表面，其中，所述导电通孔的第二部分的第二组相对侧壁表面包括粗糙表面，并且所述第二组相对侧壁表面的算术平均粗糙度(Ra)与所述第二组相对侧壁表面的平均峰间间距(Sm)的比率大于1(Ra/Sm>1)，并且所述导电通孔的第一部分的第一组相对侧壁表面由所述介电层保护，
其中，所述第一组相对侧壁表面与包括所述粗糙表面的所述第二组相对侧壁表面不对准。
16.根据权利要求15所述的半导体装置，其中，所述导电通孔的所述表面的算术平均粗糙度(Ra)大于0.1微米(μm)。
17.根据权利要求15所述的半导体装置，还包括：
第一导电线，位于所述模塑料的第一表面上方并且电连接至所述导电通孔，其中，所述第一导电线包括粗糙表面，并且所述第一导电线的表面的算术平均粗糙度(Ra)与所述第一导电线的表面的平均峰间间距(Sm)的比率大于1(Ra/Sm>1)。
18.根据权利要求17所述的半导体装置，还包括：
第二导电线，位于所述模塑料的第二表面上方，并且电连接至所述导电通孔，其中：
所述第二导电线包括粗糙表面；
所述第二导电线的表面的算术平均粗糙度(Ra)与所述第二导电线的表面的平均峰间间距(Sm)的比率大于1(Ra/Sm>1)；以及
器件管芯，模制在所述模塑料的所述第一表面和所述第二表面之间。
19.根据权利要求17所述的半导体装置，其中，所述第一导电线掩埋在所述介电层中。
20.根据权利要求19所述的半导体装置，其中，所述导电通孔包括位于所述模塑料中的第一部分和位于所述介电层中的第二部分，并且所述第一部分和所述第二部分具有不同的表面粗糙度。
CN201611119842.4A 2016-06-07 2016-12-08 具有高低不平的互连件的集成扇出结构 Active CN107481942B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/175,696 2016-06-07
US15/175,696 US11056436B2 (en) 2016-06-07 2016-06-07 Integrated fan-out structure with rugged interconnect

Publications (2)

Publication Number Publication Date
CN107481942A CN107481942A (zh) 2017-12-15
CN107481942B true CN107481942B (zh) 2020-06-19

Family

ID=60482291

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611119842.4A Active CN107481942B (zh) 2016-06-07 2016-12-08 具有高低不平的互连件的集成扇出结构

Country Status (2)

Country Link
US (2) US11056436B2 (zh)
CN (1) CN107481942B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11056436B2 (en) 2016-06-07 2021-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out structure with rugged interconnect
US10354114B2 (en) 2016-06-13 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Fingerprint sensor in InFO structure and formation method
US11031342B2 (en) 2017-11-15 2021-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US11251121B2 (en) 2019-09-24 2022-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
US11862594B2 (en) * 2019-12-18 2024-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure with solder resist underlayer for warpage control and method of manufacturing the same
US11398420B2 (en) 2020-02-20 2022-07-26 Samsung Electronics Co., Ltd. Semiconductor package having core member and redistribution substrate
US11532524B2 (en) 2020-07-27 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit test method and structure thereof
US11315890B2 (en) * 2020-08-11 2022-04-26 Applied Materials, Inc. Methods of forming microvias with reduced diameter
KR20220026308A (ko) 2020-08-25 2022-03-04 삼성전자주식회사 반도체 패키지

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2086299A1 (en) * 1999-06-02 2009-08-05 Ibiden Co., Ltd. Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
EP2265101B1 (en) * 1999-09-02 2012-08-29 Ibiden Co., Ltd. Printed circuit board and method of manufacturing printed circuit board
US6921971B2 (en) * 2003-01-15 2005-07-26 Kyocera Corporation Heat releasing member, package for accommodating semiconductor element and semiconductor device
CN100546438C (zh) * 2004-03-31 2009-09-30 大见忠弘 电路基板及其制造方法
JP2006216712A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
US9324700B2 (en) * 2008-09-05 2016-04-26 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer over integrated passive device using conductive channels
EP2557597A4 (en) 2010-04-07 2014-11-26 Shimadzu Corp RADIATION DETECTOR AND METHOD FOR MANUFACTURING SAME
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8692129B2 (en) * 2011-03-31 2014-04-08 Ibiden Co., Ltd. Package-substrate-mounting printed wiring board and method for manufacturing the same
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US9508674B2 (en) * 2012-11-14 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage control of semiconductor die package
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) * 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9087832B2 (en) * 2013-03-08 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage reduction and adhesion improvement of semiconductor die package
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
JP6266907B2 (ja) * 2013-07-03 2018-01-24 新光電気工業株式会社 配線基板及び配線基板の製造方法
US9847315B2 (en) * 2013-08-30 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Packages, packaging methods, and packaged semiconductor devices
JP5662551B1 (ja) * 2013-12-20 2015-01-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US9735134B2 (en) * 2014-03-12 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with through-vias having tapered ends
US9646918B2 (en) * 2014-08-14 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US9659805B2 (en) * 2015-04-17 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and methods forming the same
JP2016207893A (ja) * 2015-04-24 2016-12-08 イビデン株式会社 プリント配線板およびその製造方法
TWI603407B (zh) * 2015-04-28 2017-10-21 精材科技股份有限公司 晶片封裝體及其製造方法
US11056436B2 (en) 2016-06-07 2021-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out structure with rugged interconnect

Also Published As

Publication number Publication date
US20180337137A1 (en) 2018-11-22
CN107481942A (zh) 2017-12-15
US11056436B2 (en) 2021-07-06
US20170352626A1 (en) 2017-12-07
US11282793B2 (en) 2022-03-22

Similar Documents

Publication Publication Date Title
CN107481942B (zh) 具有高低不平的互连件的集成扇出结构
US10510714B2 (en) Packaged semiconductor devices and packaging methods
US9818698B2 (en) EMI package and method for making same
CN107039287B (zh) 双侧集成扇出封装件
US20150294962A1 (en) Semiconductor Device and Method of Forming a Vertical Interconnect Structure for 3-D FO-WLCSP
US10892228B2 (en) Method of manufacturing conductive feature and method of manufacturing package
US11715699B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
TWI752608B (zh) 封裝結構及其形成方法
TWI653722B (zh) 半導體裝置以及製造之方法
TW201911438A (zh) 整合扇出型封裝的製造方法
US11967565B2 (en) Semiconductor devices including conductive structure and shielding layer and methods of manufacturing semiconductor devices
US11881458B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
US9646944B2 (en) Alignment structures and methods of forming same
US10290605B2 (en) Fan-out package structure and method for forming the same
TW201924015A (zh) 半導體元件及其製造方法
US10163801B2 (en) Structure and formation method of chip package with fan-out structure
KR100931424B1 (ko) 반도체장치 및 그 제조방법
US10283377B1 (en) Integrated fan-out package and manufacturing method thereof
TW202310289A (zh) 半導體封裝結構及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant