JP2003179059A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2003179059A
JP2003179059A JP2001378778A JP2001378778A JP2003179059A JP 2003179059 A JP2003179059 A JP 2003179059A JP 2001378778 A JP2001378778 A JP 2001378778A JP 2001378778 A JP2001378778 A JP 2001378778A JP 2003179059 A JP2003179059 A JP 2003179059A
Authority
JP
Japan
Prior art keywords
layer
wiring
film
semiconductor device
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001378778A
Other languages
English (en)
Other versions
JP3519715B2 (ja
Inventor
Masahiko Hasunuma
正彦 蓮沼
Atsuko Sakata
敦子 坂田
Toshiaki Komukai
敏章 小向
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001378778A priority Critical patent/JP3519715B2/ja
Priority to KR1020020010905A priority patent/KR100550505B1/ko
Priority to US10/084,065 priority patent/US6727593B2/en
Priority to CNB021180695A priority patent/CN1241261C/zh
Priority to TW091103782A priority patent/TWI292922B/zh
Publication of JP2003179059A publication Critical patent/JP2003179059A/ja
Priority to US10/776,202 priority patent/US20040159951A1/en
Application granted granted Critical
Publication of JP3519715B2 publication Critical patent/JP3519715B2/ja
Priority to KR1020050062165A priority patent/KR100567297B1/ko
Priority to US11/329,081 priority patent/US20060113674A1/en
Priority to US12/081,818 priority patent/US7675183B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20756—Diameter ranges larger or equal to 60 microns less than 70 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】配線パッド部におけるバリア膜のバリア性およ
び強度を向上させ、信頼性の向上を図る。 【解決手段】Ｓｉ基板２上に、層間絶縁膜３、拡散バリ
ア絶縁膜４、およびＣｕ配線５を複数層に積層して多層
配線構造とする。半導体装置１のパッド部Ｃｕ配線５ａ
の表面上にＴａ2Ｎ層１１およびＴａ層１２のペアを連
続して交互に２ペア以上積層し、複合積層構造のパッド
部バリアメタル膜１３を設ける。さらに、膜１３の表面
上にＡｌキャップ膜１４を設け、配線パッド部８ａを形
成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、配線の劣化を抑制
する技術に係り、特に配線パッド部の構造の改良を図っ
た半導体装置に関する。
【０００２】
【従来の技術】半導体装置として、例えば配線が多層に
わたって設けられている多層配線構造を有する半導体装
置では、その最上層に設けられている配線の表面（露出
面）が外部接続用の配線パッドとして用いられる。配線
がＣｕにより形成されている場合、Ｃｕには耐酸化性が
無いので、Ｃｕ層（Ｃｕ配線）を保護するために耐酸化
性に優れる保護導電層をキャップ膜として用いることが
一般的であり、特にＡｌ膜がキャップ膜として用いられ
ている。しかしながら、ＡｌとＣｕとは反応性が高いの
で、Ａｌキャップ膜をＣｕ表面上に直接積層すると、そ
の後の主な工程であるパッシベーション成膜工程や、あ
るいはバンプ、またはワイヤーボンディングなどの接続
工程等の熱プロセスにより、金属間化合物を形成し抵抗
を上昇させる問題が発生する。これを回避するために、
一般的にはＣｕ配線とＡｌキャップ膜との間に、Ｔａ系
またはＴｉ系のバリアメタル膜が設けられている。
【０００３】
【発明が解決しようとする課題】バリアメタル膜には、
前述したＣｕ、Ａｌ拡散バリア性に加え、プロービング
や、ワイヤーボンディング等の外力に対する耐機械的強
度が特性として要求される。ところが、一般的なＴａ2
Ｎ／Ｔａの２層からなる積層構造のバリアメタル膜で
は、特にプロービング時のデラミネーションによりバリ
アメタル膜が剥離してしまう問題があった。また、バリ
アメタル形成プロセスにおいて、特にＴａ系のバリアメ
タルにおいては、Ｔａ2Ｎの層を厚膜化するとスパッタ
リング工程におけるダストが増加し、このダストが原因
となってバリア性が劣化する問題があった。
【０００４】本発明は、以上説明したような課題を解決
するためになされたものであり、その目的とするところ
は、配線パッド部におけるバリア膜のバリア性および強
度を向上させることができ、信頼性の向上を図り得る半
導体装置を提供することにある。
【０００５】
【課題を解決するための手段】前記課題を解決するため
に、本発明に係る半導体装置は、基板上に所定パターン
に設けられた配線と、この配線のパッド部上に設けられ
た保護導電層と、前記配線と前記保護導電層との間に設
けられ、所定の金属元素からなる層と該金属元素を主成
分とする化合物からなる層とのペアを２ペア以上に積層
してなるバリア膜と、を具備することを特徴とするもの
である。
【０００６】この半導体装置においては、バリア膜が、
所定の金属元素からなる層と該金属元素を主成分とする
化合物からなる層とのペアを２ペア以上に積層した複合
積層構造に形成されている。これにより、バリア膜を構
成する各層は薄膜化されて形成可能であるとともに、高
強度および高バリア性を有している。また、各層の薄膜
化、および金属元素からなる層のペースティング効果に
より、成膜プロセスにおけるダストが大幅に低減される
ので、ダストを原因とする電気的不良を殆ど無くしてバ
リア性をより向上できる。
【０００７】
【発明の実施の形態】以下、本発明の詳細を図示の実施
形態によって説明する。
【０００８】図１は、本発明の一実施形態に係る半導体
装置１の構造を示す断面図であり、図２は、その工程断
面図である。
【０００９】先ず、図２（ａ）に示すように、Ｓｉ基板
２上に、ｌｏｗ−ｋ材料などからなる層間絶縁膜（ＩＬ
Ｄ：Inter-level Dielectrics）３、拡散バリア絶縁膜
４、およびＣｕ配線５を複数層に積層して形成し、多層
配線構造とする。本実施形態においては、Ｃｕ配線５
は、その配線部とコンタクトプラグ部（ビア部）とが一
体に形成された、いわゆるデュアルダマシン構造となっ
ている。Ｃｕ配線５と層間絶縁膜３との間には、配線用
バリアメタル膜７が設けられている。このバリアメタル
膜７は、後述するパッド部バリアメタル膜１３と同じ材
料によって形成されることが好ましい。本実施形態にお
いては、バリアメタル膜７は、層の厚さがそれぞれ１５
ｎｍずつに形成されたＴａ層７ａおよびＴａ2Ｎ層７ｂ
からなる２層構造に形成されている。この際、材料同士
の化学的な相性（性質）を考慮して、Ｃｕ配線５に直接
接触する内側の層をＴａ層７ａとし、このＴａ層７ａの
外側の層をＴａ2Ｎ層７ｂとした。
【００１０】また、基板２には、図示しない能動素子な
どの各種電子回路が設けられている。Ｃｕ配線５は、こ
れらの回路同士を電気的に接続したり、あるいはそれら
回路を図示しない外部電源や外部回路などに電気的に接
続したりするために、基板２上に所定の配線パターンで
設けられている。
【００１１】次に、各Ｃｕ配線５のうち、一部が半導体
装置１の配線パッド部８となる最上層のＣｕ配線（パッ
ド部Ｃｕ配線）５ａの表面上に、図２（ｂ）に示すよう
に、パッド部絶縁膜としてのｐ−ＳｉＮ膜９およびｄ−
ＴＥＯＳ膜１０を、それぞれ約７０ｎｍおよび４００ｎ
ｍずつ連続して積層（成膜）する。
【００１２】その後、図２（ｃ）に示すように、パッド
部Ｃｕ配線５ａの上面の一部が露出するように、リソグ
ラフィ工程およびＲＩＥ工程などによりｐ−ＳｉＮ膜９
およびｄ−ＴＥＯＳ膜１０をエッチングし、配線パッド
部８を開口した。
【００１３】次に、パッド部Ｃｕ配線５ａの露出面（表
面）に清浄化処理を施した後、図２（ｄ）に示すよう
に、スパッタリング工程により、Ｔａ2Ｎ層１１および
Ｔａ層１２を連続して交互に、かつ、同数ずつ複数層に
積層して、いわゆる複合積層構造のバリア膜（パッド部
バリアメタル膜）１３を成膜した。この際、材料同士の
化学的な相性（性質）を考慮して、パッド部Ｃｕ配線５
ａに直接接触する層がＴａ2Ｎ層１１となるように、ま
た後述する保護導電層１４に直接接触する層がＴａ層１
２となるように積層した。本実施形態においては、各Ｔ
ａ2Ｎ層１１と各Ｔａ層１２とがそれぞれ１層ずつペア
をなすように形成するとともに、このペアを２ペア（２
サイクル）以上積層した。このパッド部バリアメタル膜
１３の積層数およびその膜厚は、後述するように所定の
範囲内で適宜、適正な値に設定可能である。
【００１４】配線用バリアメタル膜７と同様に、パッド
部バリアメタル膜１３をＴａ2ＮおよびＴａによって形
成することにより、そのトップバリアメタル膜本来の機
能であるＣｕのＩＬＤ膜３中への拡散を抑制する効果を
得ることができる。また、成膜装置を兼用できるととも
に、成膜プロセスを統一して簡略化できるので、設備投
資を削減して半導体装置１の生産コストを低減できる。
また、下層Ｃｕ配線用バリアメタル膜を含めた配線用バ
リアメタル膜７と上層Ｃｕ／Ａｌバリアメタル膜である
パッド部バリアメタル膜１３とが接触した場合でも、そ
れら両バリアメタル膜７，１３は同じ材料から形成され
ているので、配線パッド部８における抵抗値の上昇や、
バリア性の劣化などを引き起こす反応が生じるおそれが
殆ど無い。したがって、半導体装置１の性能を劣化させ
る反応が配線パッド部８において生じるおそれが殆ど無
い。
【００１５】続けて、パッド部バリアメタル膜１３の露
出面（表面）を大気に晒すことなく、図２（ｅ）に示す
ように、その上に連続して保護導電層としてのＡｌキャ
ップ膜１４を約５００ｎｍ成膜した。
【００１６】次に、図２（ｆ）に示すように、Ａｌキャ
ップ膜１４およびパッド部バリアメタル膜１３をリソグ
ラフィ工程およびＲＩＥ工程により加工して、配線パッ
ド部８となる部分だけを残す。続けて、ｄ−ＴＥＯＳ膜
１０上に、さらに別のｄ−ＴＥＯＳ膜１５およびｐ−Ｓ
ｉＮ膜１６を、それぞれ約４００ｎｍおよび６００ｎｍ
ずつ連続して積層し、パッシベーション膜１７を成膜す
る。その後、Ａｌキャップ膜１４の上面の一部が露出す
るように、リソグラフィ工程およびＲＩＥ工程などによ
りｄ−ＴＥＯＳ膜１５およびｐ−ＳｉＮ膜１６をエッチ
ングし、配線パッド部８の開口部８ａを形成した。
【００１７】以後、予め決められている所定の工程を施
して、所望する複合積層構造のパッド部バリアメタル膜
１３を有する半導体装置１を得る。半導体装置１の配線
パッド部８には、図１（ａ）に示すように、その開口部
８ａに露出しているＡｌキャップ膜１４の露出面（表
面）に例えばＡｕボンディングワイヤ１８が接続され
る。これにより、半導体装置１は図示しない外部電源
や、他の電子回路（電気回路）などに電気的に接続され
る。図１（ｂ）は、図１（ａ）中円で囲んだ部分Ａを拡
大して示すものである。パッド部Ｃｕ配線５ａとＡｌキ
ャップ膜１４との間には、前述した工程により各層が薄
膜状に形成されたＴａ2Ｎ層１１およびＴａ層１２のペ
アが２ペア以上積層されて、薄膜化複合積層構造のパッ
ド部バリアメタル膜１３が形成されている。
【００１８】なお、図１（ａ）および図２（ｅ），
（ｆ）においては、図面を見易くするために、Ｔａ2Ｎ
層１１およびＴａ層１２をそれぞれ１層ずつだけ描い
て、バリアメタル膜１３を簡略化して示した。
【００１９】次に、本発明者らが行った実験およびその
結果について説明する。この実験は、パッド部バリアメ
タル膜１３のＴａ2Ｎ層１１およびＴａ層１２のペアの
積層数（積層サイクル）、およびそれらの層の厚さ（膜
厚）をそれぞれ所定の値に変化させてサンプルを形成
し、それら各サンプルの配線パッド部８におけるバリア
性、密着性（強度）、およびダストの発生状態の３項目
を検査したものである。具体的には、前述した製造工程
により作製した半導体装置１の各サンプルを、それぞれ
約４００℃で約２時間加熱試験し、配線パッド部８の電
気抵抗の変化を測定することにより、そのバリア性を調
べた。また、機械的強度評価として配線パッド部８に対
してプロービング試験を多数回行った後、続けてワイヤ
ーボンディングを行った。さらに、図示しないオーブン
（加熱装置）を用いて約１７５℃での放置試験を約１０
００時間行った後、デバイス動作試験を行って配線パッ
ド部８の抵抗上昇率の測定、およびシアテストを行っ
た。
【００２０】後述する表１〜表５は、以上の実験結果を
比較例および第１〜第４の各実施例ごとに示したもので
ある。これらの表１〜表５において、各検査項目の○お
よび×はそれぞれ次に述べる結果を表すものとする。Ｃ
ｕ／Ａｌバリア性において、○は抵抗上昇率が１０％未
満を、×は抵抗上昇率が１０％以上をそれぞれ表す。ボ
ンディング後バリア性において、○は抵抗上昇率が１０
％未満を、×は抵抗上昇率が１０％以上をそれぞれ表
す。ボンディング後密着性において、○は６０μｍＡｕ
ワイヤを用いたシアテスト試験強度が１５ｇｆ以上を、
×はシアテスト試験強度が１５ｇｆ未満をそれぞれ表
す。ダストにおいて、○は０．２μｍ以上のダストがウ
ェーハ１枚あたり１００個未満を、×はウェーハ１枚あ
たり１００個以上をそれぞれ表す。なお、表１は、従来
技術に対する本発明の優位性を比較するために、従来技
術によってＴａ2Ｎ層およびＴａ層をそれぞれ所定の厚
さで１層ずつ積層して形成した場合の実験結果を表した
ものであり、いわゆる比較例である。
【００２１】（比較例）表１に示すように、従来技術に
よってＴａ2Ｎ層およびＴａ層のペアが１層（１サイク
ル）積層された比較例では、ダスト性についてはすべて
のサンプルで良好な結果を得られた。ところが、その他
の項目については、Ｔａ2Ｎ層およびＴａ層をそれぞれ
約６０ｎｍおよび１０ｎｍ、あるいは約６０ｎｍずつ形
成した場合にのみ、Ｃｕ／Ａｌバリア性について良好な
結果を得られただけであった。
【００２２】
【表１】
【００２３】（第１実施例）表２に示すように、本実施
例では、Ｔａ2Ｎ層１１およびＴａ層１２をそれぞれの
層の厚さ（膜厚）を約３ｎｍ〜６０ｎｍまで変化させ
て、それら両層１１，１２のペアを２サイクル積層し
た。この第１実施例によれば、Ｔａ2Ｎ層１１およびＴ
ａ層１２をそれぞれ約３ｎｍの厚さに形成した場合、ダ
スト性については良好な結果を得られたが、Ｃｕ／Ａｌ
バリア性、ボンディング後バリア性、およびボンディン
グ後密着性については良好な結果を得ることができなか
った。また、Ｔａ2Ｎ層１１およびＴａ層１２をそれぞ
れ約６０ｎｍの厚さに形成した場合、Ｃｕ／Ａｌバリア
性、ボンディング後バリア性、およびボンディング後密
着性については良好な結果を得られたが、ダスト性につ
いては良好な結果を得ることができなかった。
【００２４】このように、第１実施例では、Ｔａ2Ｎ層
１１およびＴａ層１２をそれぞれ約５ｎｍ〜３０ｎｍの
厚さに形成した場合に、Ｃｕ／Ａｌバリア性、ボンディ
ング後バリア性、ボンディング後密着性、およびダスト
性のすべての項目について良好な結果を得られた。
【００２５】
【表２】
【００２６】（第２実施例）表３に示すように、本実施
例では、Ｔａ2Ｎ層１１およびＴａ層１２をそれぞれの
層の厚さ（膜厚）を約３ｎｍ〜６０ｎｍまで変化させ
て、それら両層１１，１２のペアを３サイクル積層し
た。この第２実施例の結果は、第１実施例と同様であっ
た。すなわち、Ｔａ2Ｎ層１１およびＴａ層１２をそれ
ぞれ約５ｎｍ〜３０ｎｍの厚さに形成した場合に、Ｃｕ
／Ａｌバリア性、ボンディング後バリア性、ボンディン
グ後密着性、およびダスト性のすべての項目について良
好な結果を得られた。
【００２７】
【表３】
【００２８】（第３実施例）表４に示すように、本実施
例では、Ｔａ2Ｎ層１１およびＴａ層１２をそれぞれの
層の厚さ（膜厚）を約３ｎｍ〜６０ｎｍまで変化させ
て、それら両層１１，１２のペアを６サイクル積層し
た。この第３実施例によれば、Ｔａ2Ｎ層１１およびＴ
ａ層１２をそれぞれ約３ｎｍの厚さに形成した場合は、
第１実施例と同じ結果であった。また、Ｔａ2Ｎ層１１
およびＴａ層１２をそれぞれ約６０ｎｍの厚さに形成し
た場合、Ｃｕ／Ａｌバリア性およびボンディング後バリ
ア性については良好な結果を得られたが、ボンディング
後密着性およびダスト性については良好な結果を得るこ
とができなかった。
【００２９】このように、第３実施例では、Ｔａ2Ｎ層
１１およびＴａ層１２をそれぞれ約５ｎｍ〜３０ｎｍの
厚さに形成した場合に、Ｃｕ／Ａｌバリア性、ボンディ
ング後バリア性、ボンディング後密着性、およびダスト
性のすべての項目について良好な結果を得られた。
【００３０】
【表４】
【００３１】（第４実施例）表５に示すように、本実施
例では、Ｔａ2Ｎ層１１およびＴａ層１２をそれぞれの
層の厚さ（膜厚）を約３ｎｍ〜６０ｎｍまで変化させ
て、それら両層１１，１２のペアを７サイクル積層し
た。この第４実施例によれば、Ｔａ2Ｎ層１１およびＴ
ａ層１２をそれぞれ約３ｎｍの厚さに形成した場合は、
第１実施例と同じ結果であった。また、Ｔａ2Ｎ層１１
およびＴａ層１２をそれぞれ約３０ｎｍまたは６０ｎｍ
の厚さに形成した場合、Ｃｕ／Ａｌバリア性およびボン
ディング後バリア性については良好な結果を得られた
が、ボンディング後密着性およびダスト性については良
好な結果を得ることができなかった。
【００３２】このように、第４実施例では、Ｔａ2Ｎ層
１１およびＴａ層１２をそれぞれ約５ｎｍまたは１０ｎ
ｍの厚さに形成した場合に、Ｃｕ／Ａｌバリア性、ボン
ディング後バリア性、ボンディング後密着性、およびダ
スト性のすべての項目について良好な結果を得られた。
【００３３】
【表５】
【００３４】これら比較例および第１〜第４の各実施例
の結果により、Ｔａ2Ｎ層１１およびＴａ層１２のそれ
ぞれの層の厚さ（単層膜厚）は約５ｎｍ以上が好ましい
ことが分かった。また、Ｔａ2Ｎ層１１およびＴａ層１
２のペアを２サイクル以上積層することにより、Ｔａ2
Ｎ層１１が極めて薄膜化されて形成された薄膜化複合積
層構造のパッド部バリアメタル膜１３でも、Ｔａ2Ｎ層
を約６０ｎｍに成膜した単ペア構成の比較例と略同等の
拡散バリア性を得ることができた。
【００３５】また、ダスト測定および密着性試験の結果
により、Ｔａ2Ｎ層１１およびＴａ層１２のそれぞれの
単層膜厚は約３０ｎｍ以下が好ましいことが分かった。
また、Ｔａ2Ｎ層１１およびＴａ層１２のそれぞれの層
の厚さは、破壊靭性値の観点からそれぞれ約３０ｎｍ以
下に形成することが好ましい。また、Ｔａ2Ｎ層１１お
よびＴａ層１２のペアの積層数は、６サイクル以下で低
ダスト、高密着性が実現できることが分かった。両層１
１，１２の積層数は、２サイクル以上であれば複合積層
構造によりバリア性および機械的強度特性として良好で
あるが、抵抗値の観点から６サイクル以下に設定される
ことが好ましい。
【００３６】さらに、Ｔａ2Ｎ層１１およびＴａ層１２
を連続して交互に、かつ、複数層に積層して形成するこ
とにより、それら各層１１，１２の成膜プロセス（スパ
ッタリング工程）において発生するダストの主な原因で
あるＴａ2Ｎ層１１の薄膜化を促進できることに加え
て、Ｔａ層１２のペースティング効果によりダストを大
幅に低減できることが分かった。一般に、拡散バリア性
としてはＴａ2Ｎが大きく寄与するが、機械的強度の測
定を行うと、Ｔａ2Ｎはセラミックスであるため破壊靭
性値が低く非常に割れ易い。これに対し、Ｔａは金属単
体であるので延性がある（ダクタイルである）。したが
って、パッド部バリアメタル膜１３を、薄膜状に形成さ
れたＴａ2Ｎ層１１とＴａ層１２との薄膜化複合積層構
造とすることにより、製造工程におけるダストを大幅に
低減しつつ、その機械的強度を大幅に向上して実装信頼
性の収率の向上を図ることができた。
【００３７】このように、本実施形態によれば、配線パ
ッド部８に設けられたパッド部バリアメタル膜１３はＴ
ａ2Ｎ層１１およびＴａ層１２からなる薄膜化複合積層
構造に形成されているので、バリア性および強度が向上
されて、信頼性が向上されている。
【００３８】なお、本発明に係る半導体装置は、前述し
た一実施形態には制約されない。本発明の趣旨を逸脱し
ない範囲で、それらの構成や、あるいは工程などの一部
を種々様々な設定に変更したり、あるいは各種設定を組
み合わせて用いたりして実施することができる。
【００３９】例えば、パッド部バリアメタル膜１３の形
成材料は、Ｔａ2ＮおよびＴａのペアに限定されず、Ｔ
ｉＮおよびＴｉ、ＮｂＮおよびＮｂ、ＷＮおよびＷ、あ
るいはＺｒＮおよびＺｒの各組み合わせなどでも構わな
い。あるいはそれら各ペアを１サイクルごとに適宜組み
換えて用いても構わない。また、化合物からなる層は、
窒化物に限らず、例えば前記各元素を基にした炭化物
や、あるいはホウ化物などでも構わない。すなわち、パ
ッド部配線５ａおよびキャップ膜１４のそれぞれの形成
材料に応じて、パッド部バリアメタル膜１３全体として
パッド部配線５ａとキャップ膜１４との反応を防ぐバリ
ア性を有する材料を、ＩＶａ族、Ｖａ族、またはＶＩａ
族の金属とその化合物などの中から選択して用いればよ
い。
【００４０】また、金属元素単体からなる層と、その化
合物からなる層とは、互いに異なる厚さに形成されても
構わない。この場合にも、各層の厚さをそれぞれ約５ｎ
ｍ以上３０ｎｍ以下とすることにより、パッド部バリア
メタル膜１３全体として、バリア性、ボンディング後バ
リア性、ボンディング後密着性、およびダスト性などを
前述した水準で満足させることが可能である。なお、化
合物からなる層は、化学量論組成であることが望ましい
が、これを多少外れた組成を有していてもよく、例えば
ＴａＮの場合、Ｎの元素比率が２０ａｔｍ％以上４０ａ
ｔｍ％以下程度の範囲内にあれば特に問題はない。配線
用バリアメタル膜７についても同様である。
【００４１】さらに、配線５（５ａ）は、前述したデュ
アルダマシン構造でなくともよい。シングルダマシン構
造であっても構わない。また、配線５（５ａ）および保
護導電層１４のそれぞれの形成材料も、Ｃｕ合金や、Ａ
ｌ合金、あるいはＣｕおよびＡｌ以外の金属元素からな
るものでも構わない。所望する半導体装置の性能などに
基づいて適宜、適正な材料を用いればよい。
【００４２】
【発明の効果】本発明に係る半導体装置によれば、配線
パッド部に設けられているバリア膜を複合積層構造とす
る。これにより、バリア性および強度を高めることがで
きるとともに、成膜プロセスにおけるダストを低減でき
るので、信頼性の向上を図ることができる。
【図面の簡単な説明】
【図１】一実施形態に係る半導体装置の構造を示す断面
図。
【図２】一実施形態に係る半導体装置の製造工程を示す
工程断面図。
【符号の説明】
１…半導体装置 ５…Ｃｕ配線 ５ａ…パッド部Ｃｕ配線 ８…配線パッド部 １１…Ｔａ2Ｎ層（金属元素を主成分とする化合物から
なる層） １２…Ｔａ層（金属元素からなる層） １３…パッド部バリアメタル膜（バリア膜） １４…Ａｌキャップ膜（保護導電層）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小向 敏章 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 Ｆターム(参考） 5F033 HH08 HH09 HH11 HH12 HH17 HH18 HH19 HH21 HH31 HH32 HH33 HH34 HH36 JJ01 JJ09 JJ11 JJ12 JJ17 JJ18 JJ19 JJ21 JJ31 JJ32 JJ33 JJ34 JJ36 KK09 KK11 KK12 KK17 KK18 KK19 KK21 KK31 KK32 KK33 KK34 KK36 MM02 MM05 MM08 MM12 MM13 NN06 NN07 QQ08 QQ09 QQ13 QQ37 RR04 RR06 SS04 TT02 VV07 WW00 WW02 XX13 5F044 EE06 EE11

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】基板上に所定パターンに設けられた配線
    と、 この配線のパッド部上に設けられた保護導電層と、 前記配線と前記保護導電層との間に設けられ、所定の金
    属元素からなる層と該金属元素を主成分とする化合物か
    らなる層とのペアを２ペア以上に積層してなるバリア膜
    と、 を具備することを特徴とする半導体装置。
  2. 【請求項２】前記バリア膜は、前記ペアを構成する各層
    が５ｎｍ以上３０ｎｍ以下に形成されていることを特徴
    とする請求項１に記載の半導体装置。
  3. 【請求項３】前記バリア膜は、前記各ペアの積層数が６
    ペア以下であることを特徴とする請求項１または２に記
    載の半導体装置。
  4. 【請求項４】前記バリア膜は、全て同じペアによって形
    成されていることを特徴とする請求項１に記載の半導体
    装置。
  5. 【請求項５】前記金属元素は、ＩＶａ族、Ｖａ族、また
    はＶＩａ族であることを特徴とする請求項１に記載の半
    導体装置。
  6. 【請求項６】前記化合物は、窒化物であることを特徴と
    する請求項５に記載の半導体装置。
  7. 【請求項７】前記配線はＣｕによって形成され、前記保
    護導電層はＡｌによって形成され、前記バリア膜はＴａ
    およびＴａ2Ｎのペアによって形成されていることを特
    徴とする請求項６に記載の半導体装置。
JP2001378778A 2001-03-01 2001-12-12 半導体装置 Expired - Fee Related JP3519715B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2001378778A JP3519715B2 (ja) 2001-12-12 2001-12-12 半導体装置
US10/084,065 US6727593B2 (en) 2001-03-01 2002-02-28 Semiconductor device with improved bonding
KR1020020010905A KR100550505B1 (ko) 2001-03-01 2002-02-28 반도체 장치 및 반도체 장치의 제조 방법
TW091103782A TWI292922B (ja) 2001-03-01 2002-03-01
CNB021180695A CN1241261C (zh) 2001-03-01 2002-03-01 半导体器件及半导体器件的制造方法
US10/776,202 US20040159951A1 (en) 2001-03-01 2004-02-12 Semiconductor device and manufacturing method of semiconductor device
KR1020050062165A KR100567297B1 (ko) 2001-03-01 2005-07-11 반도체 장치
US11/329,081 US20060113674A1 (en) 2001-03-01 2006-01-11 Semiconductor device and manufacturing method of semiconductor device
US12/081,818 US7675183B2 (en) 2001-03-01 2008-04-22 Semiconductor device including an insulating film and insulating pillars and manufacturing method of the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001378778A JP3519715B2 (ja) 2001-12-12 2001-12-12 半導体装置

Publications (2)

Publication Number Publication Date
JP2003179059A true JP2003179059A (ja) 2003-06-27
JP3519715B2 JP3519715B2 (ja) 2004-04-19

Family

ID=19186402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001378778A Expired - Fee Related JP3519715B2 (ja) 2001-03-01 2001-12-12 半導体装置

Country Status (1)

Country Link
JP (1) JP3519715B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005020321A1 (de) * 2003-08-14 2005-03-03 Infineon Technologies Ag Integrierte anschlussanordnung und herstellungsverfahren
JP2005217411A (ja) * 2004-01-30 2005-08-11 Chartered Semiconductor Mfg Ltd 集積回路を製造する方法および集積回路
JP2006165515A (ja) * 2004-11-11 2006-06-22 Denso Corp 半導体装置およびその製造方法
JP2007165884A (ja) * 2005-12-09 2007-06-28 Agere Systems Inc 熱的および機械的特性が改善されたボンド・パッドを有する集積回路
KR100807065B1 (ko) * 2006-12-27 2008-02-25 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법
JP2009295992A (ja) * 2009-07-29 2009-12-17 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置
KR101035597B1 (ko) * 2004-01-09 2011-05-19 매그나칩 반도체 유한회사 반도체 소자의 본딩 패드 구조
US9006900B2 (en) 2013-03-11 2015-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with advanced pad structure resistant to plasma damage and method for forming the same

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100433319C (zh) * 2003-08-14 2008-11-12 因芬尼昂技术股份公司 集成连接装置及制造方法
WO2005020321A1 (de) * 2003-08-14 2005-03-03 Infineon Technologies Ag Integrierte anschlussanordnung und herstellungsverfahren
US7619309B2 (en) 2003-08-14 2009-11-17 Infineon Technologies Ag Integrated connection arrangements
KR101035597B1 (ko) * 2004-01-09 2011-05-19 매그나칩 반도체 유한회사 반도체 소자의 본딩 패드 구조
JP2005217411A (ja) * 2004-01-30 2005-08-11 Chartered Semiconductor Mfg Ltd 集積回路を製造する方法および集積回路
JP4703200B2 (ja) * 2004-01-30 2011-06-15 チャータード・セミコンダクター・マニュファクチャリング・リミテッド 集積回路を製造する方法および集積回路
JP2006165515A (ja) * 2004-11-11 2006-06-22 Denso Corp 半導体装置およびその製造方法
JP4674522B2 (ja) * 2004-11-11 2011-04-20 株式会社デンソー 半導体装置
JP2007165884A (ja) * 2005-12-09 2007-06-28 Agere Systems Inc 熱的および機械的特性が改善されたボンド・パッドを有する集積回路
KR100807065B1 (ko) * 2006-12-27 2008-02-25 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법
JP2009295992A (ja) * 2009-07-29 2009-12-17 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置
US9006900B2 (en) 2013-03-11 2015-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with advanced pad structure resistant to plasma damage and method for forming the same
KR101524920B1 (ko) * 2013-03-11 2015-06-01 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 플라즈마 손상에 대해 저항하는 진보된 패드 구조물을 갖는 반도체 디바이스 및 이의 형성 방법
US9385081B2 (en) 2013-03-11 2016-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with advanced pad structure resistant to plasma damage and method for forming the same
US9666545B2 (en) 2013-03-11 2017-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with advanced pad structure resistant to plasma damage and metnod for forming same

Also Published As

Publication number Publication date
JP3519715B2 (ja) 2004-04-19

Similar Documents

Publication Publication Date Title
US7663239B2 (en) Semiconductor device and method for fabricating the same
WO2005119750A1 (ja) 半導体装置及びその製造方法
JP2007019188A5 (ja)
TWI290752B (en) Encapsulated damascene with improved overlayer adhesion
JP2002343859A (ja) 配線間の接続構造及びその製造方法
JP3519715B2 (ja) 半導体装置
TW560002B (en) Semiconductor device and process for the same
US20010023988A1 (en) Semiconductor device
JP3091026B2 (ja) 集積回路の配線
KR100863388B1 (ko) 전자 소자 및 그 제조방법
JP4896850B2 (ja) 半導体装置のＣｕ配線およびその製造方法
TW200426987A (en) Bond pad scheme for copper process and manufacture method thereof
JP2006324301A (ja) 半導体集積回路配線構造
TWI225288B (en) Chip structure
JP2003174096A (ja) 半導体装置の製造方法
JP2006261552A (ja) 半導体装置及びその製造方法
JPH05206134A (ja) 半導体装置とその製造方法
JP4295943B2 (ja) 半導体装置
JP5297622B2 (ja) 半導体装置
TWI479617B (zh) 半導體結構及其製造方法
JPH02186634A (ja) 集積回路装置の製造方法
JPH02188922A (ja) エレクトロニクス装置およびその製造方法
TW559840B (en) Metal-insulator-metal capacitor structure
JP2936483B2 (ja) 薄膜配線及び半導体装置
JP2004241735A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040121

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040129

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090206

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110206

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees