JP2001189385A - 半導体素子のヒューズ部及びその形成方法 - Google Patents
半導体素子のヒューズ部及びその形成方法Info
- Publication number
- JP2001189385A JP2001189385A JP2000383769A JP2000383769A JP2001189385A JP 2001189385 A JP2001189385 A JP 2001189385A JP 2000383769 A JP2000383769 A JP 2000383769A JP 2000383769 A JP2000383769 A JP 2000383769A JP 2001189385 A JP2001189385 A JP 2001189385A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- forming
- film
- interlayer insulating
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 230000015572 biosynthetic process Effects 0.000 title claims abstract 4
- 239000011229 interlayer Substances 0.000 claims abstract description 113
- 239000010410 layer Substances 0.000 claims abstract description 94
- 238000005530 etching Methods 0.000 claims abstract description 70
- 238000002161 passivation Methods 0.000 claims abstract description 58
- 230000001681 protective effect Effects 0.000 claims abstract description 11
- 239000004020 conductor Substances 0.000 claims description 41
- 239000000463 material Substances 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 claims description 6
- 239000002131 composite material Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 3
- 230000006870 function Effects 0.000 claims description 2
- 239000000126 substance Substances 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract 1
- 238000001259 photo etching Methods 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 229910052782 aluminium Inorganic materials 0.000 description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- 239000000758 substrate Substances 0.000 description 11
- 239000012535 impurity Substances 0.000 description 8
- 238000010521 absorption reaction Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- 238000003698 laser cutting Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体素子のヒューズ部及びその形成方法を
提供する。 【解決手段】 ヒューズ開口部１４８の側壁からの湿気
の侵入を防止するため、パッシベーション膜１４４から
なる保護膜を具備する。保護膜の形成には、まずヒュー
ズライン１２４の上部に蝕刻停止膜を形成し、この蝕刻
停止膜を利用してコンタクトホールとともにヒューズ開
口部１４８を形成する。次に、上層配線１４２’を形成
する導電物質層を形成し、ヒューズ開口部１４８部分の
導電物質を除去し、露出された蝕刻停止膜も除去する。
最後にパッシベーション膜１４４を形成し、ヒューズ開
口部１４８のレーザー照射部位のヒューズライン１２４
上部のパッシベーション膜１４４を除去する。この方法
によれば、工程の追加なしに保護膜を形成でき、層間絶
縁膜１２０、１２６、１４０の界面からの湿気の侵入を
防止できる。さらに、ヒューズ開口部１４８形成のため
の別の写真蝕刻工程が必要ない。
提供する。 【解決手段】 ヒューズ開口部１４８の側壁からの湿気
の侵入を防止するため、パッシベーション膜１４４から
なる保護膜を具備する。保護膜の形成には、まずヒュー
ズライン１２４の上部に蝕刻停止膜を形成し、この蝕刻
停止膜を利用してコンタクトホールとともにヒューズ開
口部１４８を形成する。次に、上層配線１４２’を形成
する導電物質層を形成し、ヒューズ開口部１４８部分の
導電物質を除去し、露出された蝕刻停止膜も除去する。
最後にパッシベーション膜１４４を形成し、ヒューズ開
口部１４８のレーザー照射部位のヒューズライン１２４
上部のパッシベーション膜１４４を除去する。この方法
によれば、工程の追加なしに保護膜を形成でき、層間絶
縁膜１２０、１２６、１４０の界面からの湿気の侵入を
防止できる。さらに、ヒューズ開口部１４８形成のため
の別の写真蝕刻工程が必要ない。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子及びそ
の製造方法に関し、特に半導体素子のヒューズ部及びそ
の形成方法に関する。
の製造方法に関し、特に半導体素子のヒューズ部及びそ
の形成方法に関する。
【０００２】
【従来の技術】一般的に半導体素子は多様な物質層パタ
ーンが積層されて具現され、最上層はパッシベーション
膜で覆われている。このパッシベーション膜は、普通丈
夫な膜質、たとえばシリコン窒化膜のような膜から形成
され、後続のパッケージ工程などで下部に伝えられる機
械的、電気的、化学的な衝撃を吸収し、内部の半導体素
子を保護する役割を果たす。
ーンが積層されて具現され、最上層はパッシベーション
膜で覆われている。このパッシベーション膜は、普通丈
夫な膜質、たとえばシリコン窒化膜のような膜から形成
され、後続のパッケージ工程などで下部に伝えられる機
械的、電気的、化学的な衝撃を吸収し、内部の半導体素
子を保護する役割を果たす。
【０００３】一方、半導体メモリ素子を含めて通常の半
導体素子は、欠陥などで動作しない回路を余分の回路に
置き換えるリペア工程や、一部回路の特性を応用に合う
ように変更するトリミング工程が行われる。このような
リペア工程やトリミング工程は、所定の配線の一部をレ
ーザーの照射などを利用して切断することにより行われ
る。このようにレーザーの照射により切断される配線を
ヒューズラインといい、その切断される部位とこれを包
む領域とをここではヒューズ部という。
導体素子は、欠陥などで動作しない回路を余分の回路に
置き換えるリペア工程や、一部回路の特性を応用に合う
ように変更するトリミング工程が行われる。このような
リペア工程やトリミング工程は、所定の配線の一部をレ
ーザーの照射などを利用して切断することにより行われ
る。このようにレーザーの照射により切断される配線を
ヒューズラインといい、その切断される部位とこれを包
む領域とをここではヒューズ部という。
【０００４】図１は従来の半導体素子、特に多層の金属
配線構造を採択したＤＲＡＭ素子を例としてそのメモリ
セルの一部とヒューズ部とを図示した断面図である。図
１の左側はセルアレイ領域を図示したものであり、セル
アレイ領域はトランジスタ１４、１６、１８とキャパシ
タ３０、３２、３４からなるメモリセル、多層の金属配
線３８、４２、層間絶縁膜２０、２６、３６、４０なら
びにパッシベーション膜４４を具備する。さらに、図１
の右側はヒューズ部を図示したものであり、ヒューズ部
はヒューズライン、すなわちトランジスタのドレイン領
域１６とビットラインコンタクトプラグ２２に連結する
ビットライン２４と、ヒューズライン２４の上部にある
層間絶縁膜３６、４０及びパッシベーション膜４４を所
定の幅に蝕刻して形成されたヒューズ開口部５０とから
なる。このヒューズ開口部５０を通じてレーザーが照射
され、その下部のヒューズライン２４が切断される。
配線構造を採択したＤＲＡＭ素子を例としてそのメモリ
セルの一部とヒューズ部とを図示した断面図である。図
１の左側はセルアレイ領域を図示したものであり、セル
アレイ領域はトランジスタ１４、１６、１８とキャパシ
タ３０、３２、３４からなるメモリセル、多層の金属配
線３８、４２、層間絶縁膜２０、２６、３６、４０なら
びにパッシベーション膜４４を具備する。さらに、図１
の右側はヒューズ部を図示したものであり、ヒューズ部
はヒューズライン、すなわちトランジスタのドレイン領
域１６とビットラインコンタクトプラグ２２に連結する
ビットライン２４と、ヒューズライン２４の上部にある
層間絶縁膜３６、４０及びパッシベーション膜４４を所
定の幅に蝕刻して形成されたヒューズ開口部５０とから
なる。このヒューズ開口部５０を通じてレーザーが照射
され、その下部のヒューズライン２４が切断される。
【０００５】ここで、便宜上各層間絶縁膜２０、２６、
３６、４０は一つの膜として図示したが、実際には複数
の絶縁膜が積層された膜からなりうる。さらに、トラン
ジスタのソース領域１８とキャパシタの下部電極３０と
を電気的に連結する下部電極コンタクトプラグ２８は、
ビットライン２４とは異なる平面上に存在するものであ
り、互いに出合わない。あわせて、ここではビットライ
ン２４がヒューズラインになるものと図示し説明してい
るが、ヒューズラインはビットラインに限らず、たとえ
ばワードライン１４にもなりえて、メモリ素子ではない
他の半導体素子では他の配線になることもある。このよ
うな事項は後述する本発明の実施例にもそのまま適用さ
れる。
３６、４０は一つの膜として図示したが、実際には複数
の絶縁膜が積層された膜からなりうる。さらに、トラン
ジスタのソース領域１８とキャパシタの下部電極３０と
を電気的に連結する下部電極コンタクトプラグ２８は、
ビットライン２４とは異なる平面上に存在するものであ
り、互いに出合わない。あわせて、ここではビットライ
ン２４がヒューズラインになるものと図示し説明してい
るが、ヒューズラインはビットラインに限らず、たとえ
ばワードライン１４にもなりえて、メモリ素子ではない
他の半導体素子では他の配線になることもある。このよ
うな事項は後述する本発明の実施例にもそのまま適用さ
れる。
【０００６】図１に示したように構成される一般的な半
導体素子のヒューズ部は次のような問題点がある。ま
ず、ヒューズ開口部５０の側壁に露出される層間絶縁膜
２６、３６、４０は、普通シリコン酸化膜から形成され
るが、特にセルアレイ領域と周辺回路領域との大きい段
差を緩和するために段差塗布性にすぐれたＢＰＳＧ（Ｂ
ｏｒｏｎ ｐｈｏｓｐｈｏｒｏｕｓ ｓｉｌｉｃａｔｅ
ｇｌａｓｓ）、ＰＳＧ（Ｐｈｏｓｐｈｏｒｏｕｓ ｓｉ
ｌｉｃａｔｅ ｇｌａｓｓ）、ＳＯＧ（Ｓｐｉｎ ｏｎ
ｇｌａｓｓ）、ＴＥＯＳ（Ｔｅｔｒａ ｅｔｈｙｌ ｏｒ
ｔｈｏ ｓｉｌｉｃａｔｅ）、ＵＳＧ（Ｕｎｄｏｐｅｄ
ｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜などを使用する。し
かし、このうち不純物がたくさん含まれた、たとえばボ
ロンが５重量％以上、あるいはリンが４重量％以上のＢ
ＰＳＧ、ＰＳＧ、ＳＯＧ、ＴＥＯＳなどの膜は湿気に弱
い。一方、ヒューズ部まで形成された半導体素子は、通
常高温、高湿、高圧で安定に動作しているかを評価する
ために、１００〜１５０℃の温度、８０〜１００％の湿
度、１．５〜３気圧（１．５×１０5〜３．０×１０5Ｐ
ａ）の圧力において信頼性テストを受ける。この時、こ
のように湿気に弱い層間絶縁膜の界面を通じて湿気が侵
入するようになれば、図２に示したように、近くの周辺
回路のタングステンまたはアルミニウムからなる金属配
線３８、４２と下部の層間絶縁膜３６、４０との界面が
参照符号５２で示したように剥離し、金属コンタクトの
電気的抵抗が高まって半導体素子の信頼性に致命的な悪
影響を及ぼす。このように湿気が層間絶縁膜２６、３
６、４０及びパッシベーション膜４４の界面あるいは層
間絶縁膜３６、４０と金属配線３８、４２との界面を通
じて侵入する理由は、各膜の内部より膜間界面のエネル
ギーレベルが低いためであると見られる。
導体素子のヒューズ部は次のような問題点がある。ま
ず、ヒューズ開口部５０の側壁に露出される層間絶縁膜
２６、３６、４０は、普通シリコン酸化膜から形成され
るが、特にセルアレイ領域と周辺回路領域との大きい段
差を緩和するために段差塗布性にすぐれたＢＰＳＧ（Ｂ
ｏｒｏｎ ｐｈｏｓｐｈｏｒｏｕｓ ｓｉｌｉｃａｔｅ
ｇｌａｓｓ）、ＰＳＧ（Ｐｈｏｓｐｈｏｒｏｕｓ ｓｉ
ｌｉｃａｔｅ ｇｌａｓｓ）、ＳＯＧ（Ｓｐｉｎ ｏｎ
ｇｌａｓｓ）、ＴＥＯＳ（Ｔｅｔｒａ ｅｔｈｙｌ ｏｒ
ｔｈｏ ｓｉｌｉｃａｔｅ）、ＵＳＧ（Ｕｎｄｏｐｅｄ
ｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜などを使用する。し
かし、このうち不純物がたくさん含まれた、たとえばボ
ロンが５重量％以上、あるいはリンが４重量％以上のＢ
ＰＳＧ、ＰＳＧ、ＳＯＧ、ＴＥＯＳなどの膜は湿気に弱
い。一方、ヒューズ部まで形成された半導体素子は、通
常高温、高湿、高圧で安定に動作しているかを評価する
ために、１００〜１５０℃の温度、８０〜１００％の湿
度、１．５〜３気圧（１．５×１０5〜３．０×１０5Ｐ
ａ）の圧力において信頼性テストを受ける。この時、こ
のように湿気に弱い層間絶縁膜の界面を通じて湿気が侵
入するようになれば、図２に示したように、近くの周辺
回路のタングステンまたはアルミニウムからなる金属配
線３８、４２と下部の層間絶縁膜３６、４０との界面が
参照符号５２で示したように剥離し、金属コンタクトの
電気的抵抗が高まって半導体素子の信頼性に致命的な悪
影響を及ぼす。このように湿気が層間絶縁膜２６、３
６、４０及びパッシベーション膜４４の界面あるいは層
間絶縁膜３６、４０と金属配線３８、４２との界面を通
じて侵入する理由は、各膜の内部より膜間界面のエネル
ギーレベルが低いためであると見られる。
【０００７】これを解決するために、米国特許第５，８
７９，９６６号に記載された発明は図３に示したよう
に、ヒューズ開口部５０の側壁にシリコン窒化膜のよう
な物質で保護膜４６を形成した構造のヒューズ部を提示
している。しかし、この保護膜４６はパッシベーション
膜４４の上にシリコン窒化膜を蒸着する工程とヒューズ
開口部５０の底の層間絶縁膜２６を露出させる写真蝕刻
工程とが追加で必要であるという短所がある。
７９，９６６号に記載された発明は図３に示したよう
に、ヒューズ開口部５０の側壁にシリコン窒化膜のよう
な物質で保護膜４６を形成した構造のヒューズ部を提示
している。しかし、この保護膜４６はパッシベーション
膜４４の上にシリコン窒化膜を蒸着する工程とヒューズ
開口部５０の底の層間絶縁膜２６を露出させる写真蝕刻
工程とが追加で必要であるという短所がある。
【０００８】さらに、図１及び図３に示したヒューズ開
口部５０は最上層のパッシベーション膜４４まで形成し
た後で、パッシベーション膜４４及び層間絶縁膜４０、
３６、２６を順に蝕刻してヒューズライン２４の上に所
定の厚みだけの層間絶縁膜２６が残るようにすることに
より形成されるのであるが、この時蝕刻しなければなら
ない膜がかなり厚く、それにより所要の時間も長くな
り、ヒューズライン２４の上に残しておく層間絶縁膜２
６の厚みを正確に調節し難い。
口部５０は最上層のパッシベーション膜４４まで形成し
た後で、パッシベーション膜４４及び層間絶縁膜４０、
３６、２６を順に蝕刻してヒューズライン２４の上に所
定の厚みだけの層間絶縁膜２６が残るようにすることに
より形成されるのであるが、この時蝕刻しなければなら
ない膜がかなり厚く、それにより所要の時間も長くな
り、ヒューズライン２４の上に残しておく層間絶縁膜２
６の厚みを正確に調節し難い。
【０００９】
【発明が解決しようとする課題】本発明の目的は、ヒュ
ーズ開口部の側壁を通じた湿気の侵入を防止できる半導
体素子のヒューズ部を提供することにある。本発明の他
の目的は、別途工程の追加なしにヒューズ開口部の側壁
に保護膜を形成できる半導体素子のヒューズ部の形成方
法を提供することにある。本発明のさらに他の目的は、
別途工程の追加なしに、ヒューズ開口部の蝕刻に所要す
る時間が短縮され、ヒューズラインの上部に残る層間絶
縁膜の厚みを正確に調節できる半導体素子のヒューズ部
の形成方法を提供することにある。
ーズ開口部の側壁を通じた湿気の侵入を防止できる半導
体素子のヒューズ部を提供することにある。本発明の他
の目的は、別途工程の追加なしにヒューズ開口部の側壁
に保護膜を形成できる半導体素子のヒューズ部の形成方
法を提供することにある。本発明のさらに他の目的は、
別途工程の追加なしに、ヒューズ開口部の蝕刻に所要す
る時間が短縮され、ヒューズラインの上部に残る層間絶
縁膜の厚みを正確に調節できる半導体素子のヒューズ部
の形成方法を提供することにある。
【００１０】
【課題を解決するための手段】上記の課題を達成するた
めの本発明による半導体素子のヒューズ部は、ヒューズ
ライン、ヒューズライン上に形成された第１及び第２層
間絶縁膜、ならびにヒューズ開口部の側壁を覆い保護膜
の機能を果たすパッシベーション膜を具備する。ここ
で、前記第１層間絶縁膜はヒューズ開口部により露出さ
れ、前記第２層間絶縁膜にはヒューズラインが切断され
る領域を限定するヒューズ開口部が形成され、前記パッ
シベーション膜は半導体素子の最上部層及び第２層間絶
縁膜の上部、ならびにヒューズ開口部の側壁にわたり一
体に形成される。
めの本発明による半導体素子のヒューズ部は、ヒューズ
ライン、ヒューズライン上に形成された第１及び第２層
間絶縁膜、ならびにヒューズ開口部の側壁を覆い保護膜
の機能を果たすパッシベーション膜を具備する。ここ
で、前記第１層間絶縁膜はヒューズ開口部により露出さ
れ、前記第２層間絶縁膜にはヒューズラインが切断され
る領域を限定するヒューズ開口部が形成され、前記パッ
シベーション膜は半導体素子の最上部層及び第２層間絶
縁膜の上部、ならびにヒューズ開口部の側壁にわたり一
体に形成される。
【００１１】上記の他の課題を達成するための本発明の
一様態によるヒューズ部の形成方法は次の通りである。
まず、ヒューズラインを形成し、ヒューズライン上に第
１層間絶縁膜を形成する。次いで、形成される半導体素
子の所定の導電層を利用し、第１層間絶縁膜上にヒュー
ズ開口部が形成される領域より若干広くヒューズ開口部
の形成に使用される蝕刻停止膜を形成し、蝕刻停止膜上
に第２層間絶縁膜を形成する。第２層間絶縁膜を蝕刻し
て半導体素子に必要なコンタクトホールを形成する。こ
の時、ヒューズ部では前記蝕刻停止膜を露出するヒュー
ズ開口部を同時に形成する。次いで、コンタクトホール
及びヒューズ開口部を含んだ基板全面に導電物質を蒸着
してパターニングし、上層配線を形成すると同時にヒュ
ーズ開口部に蒸着された導電物質を除去する。次いで、
ヒューズ開口部に露出された蝕刻停止膜を除去して第１
層間絶縁膜を露出し、上層配線及びヒューズ開口部を含
んだ第２層間絶縁膜の全面にパッシベーション膜を形成
する。最後に、ヒューズ開口部の底に蒸着されたパッシ
ベーション膜を除去し、第１層間絶縁膜を露出すること
によりヒューズ部を形成する。
一様態によるヒューズ部の形成方法は次の通りである。
まず、ヒューズラインを形成し、ヒューズライン上に第
１層間絶縁膜を形成する。次いで、形成される半導体素
子の所定の導電層を利用し、第１層間絶縁膜上にヒュー
ズ開口部が形成される領域より若干広くヒューズ開口部
の形成に使用される蝕刻停止膜を形成し、蝕刻停止膜上
に第２層間絶縁膜を形成する。第２層間絶縁膜を蝕刻し
て半導体素子に必要なコンタクトホールを形成する。こ
の時、ヒューズ部では前記蝕刻停止膜を露出するヒュー
ズ開口部を同時に形成する。次いで、コンタクトホール
及びヒューズ開口部を含んだ基板全面に導電物質を蒸着
してパターニングし、上層配線を形成すると同時にヒュ
ーズ開口部に蒸着された導電物質を除去する。次いで、
ヒューズ開口部に露出された蝕刻停止膜を除去して第１
層間絶縁膜を露出し、上層配線及びヒューズ開口部を含
んだ第２層間絶縁膜の全面にパッシベーション膜を形成
する。最後に、ヒューズ開口部の底に蒸着されたパッシ
ベーション膜を除去し、第１層間絶縁膜を露出すること
によりヒューズ部を形成する。
【００１２】上記のさらに他の課題を達成するための本
発明の他の様態によるヒューズ部の形成方法は次の通り
である。まず、ヒューズラインを形成し、ヒューズライ
ン上に第１層間絶縁膜を形成する。次いで、形成される
半導体素子の所定の導電層を利用し、第１層間絶縁膜上
にヒューズ開口部が形成される領域より若干広くヒュー
ズ開口部の形成に使用される蝕刻停止膜を形成し、蝕刻
停止膜の上に第２層間絶縁膜を形成する。第２層間絶縁
膜上に半導体素子の下層配線を形成した後、下層配線上
に第３層間絶縁膜を形成する。次いで、第３層間絶縁膜
を蝕刻して下層配線を露出するコンタクトホールを形成
する。この時、ヒューズ部では第３及び第２層間絶縁膜
を順次蝕刻し、前記蝕刻停止膜を露出するヒューズ開口
部を同時に形成する。次いで、コンタクトホール及びヒ
ューズ開口部を含めた第３層間絶縁膜の全面に半導体素
子の上層配線をなす導電物質を蒸着してパターニング
し、上層配線を形成すると同時にヒューズ開口部に蒸着
された導電物質を除去する。次いで、ヒューズ開口部に
露出された蝕刻停止膜を除去して第１層間絶縁膜を露出
し、上層配線及びヒューズ開口部を含んだ第３層間絶縁
膜の全面にパッシベーション膜を形成する。最後に、ヒ
ューズ開口部の底に蒸着されたパッシベーション膜を除
去して第１層間絶縁膜を露出することにより、ヒューズ
部を形成する。
発明の他の様態によるヒューズ部の形成方法は次の通り
である。まず、ヒューズラインを形成し、ヒューズライ
ン上に第１層間絶縁膜を形成する。次いで、形成される
半導体素子の所定の導電層を利用し、第１層間絶縁膜上
にヒューズ開口部が形成される領域より若干広くヒュー
ズ開口部の形成に使用される蝕刻停止膜を形成し、蝕刻
停止膜の上に第２層間絶縁膜を形成する。第２層間絶縁
膜上に半導体素子の下層配線を形成した後、下層配線上
に第３層間絶縁膜を形成する。次いで、第３層間絶縁膜
を蝕刻して下層配線を露出するコンタクトホールを形成
する。この時、ヒューズ部では第３及び第２層間絶縁膜
を順次蝕刻し、前記蝕刻停止膜を露出するヒューズ開口
部を同時に形成する。次いで、コンタクトホール及びヒ
ューズ開口部を含めた第３層間絶縁膜の全面に半導体素
子の上層配線をなす導電物質を蒸着してパターニング
し、上層配線を形成すると同時にヒューズ開口部に蒸着
された導電物質を除去する。次いで、ヒューズ開口部に
露出された蝕刻停止膜を除去して第１層間絶縁膜を露出
し、上層配線及びヒューズ開口部を含んだ第３層間絶縁
膜の全面にパッシベーション膜を形成する。最後に、ヒ
ューズ開口部の底に蒸着されたパッシベーション膜を除
去して第１層間絶縁膜を露出することにより、ヒューズ
部を形成する。
【００１３】前記ヒューズ開口部に蒸着された導電物質
の除去とその下の蝕刻停止膜の除去とは蝕刻選択比が小
さい蝕刻ガスまたは蝕刻液を使用して連続して行うこと
もできる。さらに、前記蝕刻停止膜はヒューズ開口部の
底のパッシベーション膜を除去した後に除去することも
できる。さらに、ヒューズ開口部の蝕刻停止膜を除去す
る時は若干過度蝕刻し、第１層間絶縁膜と蝕刻停止膜と
の界面がヒューズ開口部の側壁に露出されるようするこ
とが望ましい。
の除去とその下の蝕刻停止膜の除去とは蝕刻選択比が小
さい蝕刻ガスまたは蝕刻液を使用して連続して行うこと
もできる。さらに、前記蝕刻停止膜はヒューズ開口部の
底のパッシベーション膜を除去した後に除去することも
できる。さらに、ヒューズ開口部の蝕刻停止膜を除去す
る時は若干過度蝕刻し、第１層間絶縁膜と蝕刻停止膜と
の界面がヒューズ開口部の側壁に露出されるようするこ
とが望ましい。
【００１４】
【発明の実施の形態】以下、添付した図面を参照して本
発明の望ましい実施例を詳細に説明する。しかし、本発
明の実施例はさまざまな他の形に変形でき、本発明の範
囲が後述する実施例に限定されると解釈されるものでは
ない。以下、ある膜が他の膜の上部に存在すると説明さ
れる時、これは他の膜のすぐ上に存在することもあり、
その間に第３の膜が介在することもある。
発明の望ましい実施例を詳細に説明する。しかし、本発
明の実施例はさまざまな他の形に変形でき、本発明の範
囲が後述する実施例に限定されると解釈されるものでは
ない。以下、ある膜が他の膜の上部に存在すると説明さ
れる時、これは他の膜のすぐ上に存在することもあり、
その間に第３の膜が介在することもある。
【００１５】図４ないし図７は本発明の一実施例による
半導体素子のヒューズ部を形成する過程ならびにその結
果形成されたヒューズ部の構造を図示した断面図であ
る。まず図４はヒューズラインから、ヒューズ開口部の
形成時に使われる蝕刻停止膜まで形成された状態を図示
したものである。図４を参照すれば、通常の方法で基板
または層間絶縁膜１２０の上にヒューズライン１２４を
形成する。ヒューズライン１２４は必要により切断され
る半導体素子の所定の導電層になる。
半導体素子のヒューズ部を形成する過程ならびにその結
果形成されたヒューズ部の構造を図示した断面図であ
る。まず図４はヒューズラインから、ヒューズ開口部の
形成時に使われる蝕刻停止膜まで形成された状態を図示
したものである。図４を参照すれば、通常の方法で基板
または層間絶縁膜１２０の上にヒューズライン１２４を
形成する。ヒューズライン１２４は必要により切断され
る半導体素子の所定の導電層になる。
【００１６】次いで、ヒューズライン１２４の全面に層
間絶縁膜１２６を蒸着する。層間絶縁膜１２６は、たと
えばシリコン酸化膜であり、２０００〜５０００Å程度
の厚みに形成する。この層間絶縁膜１２６は最終的に完
成されたヒューズ部の構造（図７参照）において、レー
ザーの照射により切断されるヒューズライン１２４の上
部に所定の厚みで残ることになる絶縁膜であり、シリコ
ン酸化膜ではない他の物質から形成することもでき、そ
の厚みを異ならせることができることはもちろんであ
る。
間絶縁膜１２６を蒸着する。層間絶縁膜１２６は、たと
えばシリコン酸化膜であり、２０００〜５０００Å程度
の厚みに形成する。この層間絶縁膜１２６は最終的に完
成されたヒューズ部の構造（図７参照）において、レー
ザーの照射により切断されるヒューズライン１２４の上
部に所定の厚みで残ることになる絶縁膜であり、シリコ
ン酸化膜ではない他の物質から形成することもでき、そ
の厚みを異ならせることができることはもちろんであ
る。
【００１７】次いで、層間絶縁膜１２６の上に導電物質
を蒸着してパターニングし、半導体素子の所定の導電層
１３５を形成し、ヒューズ部ではその後ヒューズ開口部
の形成時に使われる蝕刻停止膜１３５’を形成する。こ
の蝕刻停止膜１３５’は多様な層から形成できるが、た
とえばＤＲＡＭ素子ではキャパシタ上部電極をなす層を
利用でき、ＤＲＡＭ素子だけでなくＳＲＡＭ素子や特定
の応用に用いられる集積回路では所定の配線層を利用で
きる。従って、その材質は不純物がドーピングされた多
結晶シリコンやアルミニウムやタングステンなどの金属
になりうる。さらに、図４において導電層１３５と蝕刻
停止膜１３５’とは同じ高さで同じ物質から形成された
ものとして図示されているが、蝕刻停止膜１３５’は導
電層１３５と異なる高さで異なる物質から形成されう
る。
を蒸着してパターニングし、半導体素子の所定の導電層
１３５を形成し、ヒューズ部ではその後ヒューズ開口部
の形成時に使われる蝕刻停止膜１３５’を形成する。こ
の蝕刻停止膜１３５’は多様な層から形成できるが、た
とえばＤＲＡＭ素子ではキャパシタ上部電極をなす層を
利用でき、ＤＲＡＭ素子だけでなくＳＲＡＭ素子や特定
の応用に用いられる集積回路では所定の配線層を利用で
きる。従って、その材質は不純物がドーピングされた多
結晶シリコンやアルミニウムやタングステンなどの金属
になりうる。さらに、図４において導電層１３５と蝕刻
停止膜１３５’とは同じ高さで同じ物質から形成された
ものとして図示されているが、蝕刻停止膜１３５’は導
電層１３５と異なる高さで異なる物質から形成されう
る。
【００１８】次いで、その上に、たとえばシリコン酸化
膜で層間絶縁膜１４０を形成する。次いで、図５に示し
たように、蝕刻停止膜１３５’が露出されるまで層間絶
縁膜１４０を蝕刻してヒューズ開口部１４８を形成す
る。このヒューズ開口部１４８は別の工程として形成す
るよりは、素子に必要なコンタクトホール１４８’を形
成するための層間絶縁膜１４０の蝕刻工程で同時に形成
することが望ましい。さらに、前述したように導電層１
３５と蝕刻停止膜１３５’が異なる高さで異なる物質か
ら形成された場合には、形成されるヒューズ開口部１４
８とコンタクトホール１４８’が異なる深さをもつであ
ろうが、各々蝕刻停止膜１３５’と導電層１３５とが露
出されるまで層間絶縁膜を蝕刻することにより同時に形
成できる。
膜で層間絶縁膜１４０を形成する。次いで、図５に示し
たように、蝕刻停止膜１３５’が露出されるまで層間絶
縁膜１４０を蝕刻してヒューズ開口部１４８を形成す
る。このヒューズ開口部１４８は別の工程として形成す
るよりは、素子に必要なコンタクトホール１４８’を形
成するための層間絶縁膜１４０の蝕刻工程で同時に形成
することが望ましい。さらに、前述したように導電層１
３５と蝕刻停止膜１３５’が異なる高さで異なる物質か
ら形成された場合には、形成されるヒューズ開口部１４
８とコンタクトホール１４８’が異なる深さをもつであ
ろうが、各々蝕刻停止膜１３５’と導電層１３５とが露
出されるまで層間絶縁膜を蝕刻することにより同時に形
成できる。
【００１９】次いで、基板全面に上層配線を形成するた
めに導電物質、たとえばアルミニウムやタングステンの
ような金属を蒸着すれば、図５に示したようにコンタク
トホール１４８’を埋め込み、ヒューズ開口部１４８に
は導電物質層１４２が形成される。図６を参照すれば、
基板全面に形成された導電物質層１４２がパターニング
されて上層配線１４２’が形成され、ヒューズ開口部１
４８では導電物質が全て除去されている。あわせて、導
電物質層１４２の除去でヒューズ開口部１４８に露出さ
れた蝕刻停止膜１３５’も除去され、ヒューズ開口部１
４８の周囲に若干１３５”が残っていることが分かる。
めに導電物質、たとえばアルミニウムやタングステンの
ような金属を蒸着すれば、図５に示したようにコンタク
トホール１４８’を埋め込み、ヒューズ開口部１４８に
は導電物質層１４２が形成される。図６を参照すれば、
基板全面に形成された導電物質層１４２がパターニング
されて上層配線１４２’が形成され、ヒューズ開口部１
４８では導電物質が全て除去されている。あわせて、導
電物質層１４２の除去でヒューズ開口部１４８に露出さ
れた蝕刻停止膜１３５’も除去され、ヒューズ開口部１
４８の周囲に若干１３５”が残っていることが分かる。
【００２０】ヒューズ開口部１４８に形成された導電物
質層１４２及び蝕刻停止膜１３５’はそれぞれの蝕刻ガ
スや蝕刻液を使用し、二段階の蝕刻により除去すること
ができるが、導電物質層１４２と蝕刻停止膜１３５’と
が同一の金属物質からなる場合は、導電物質層１４２を
蝕刻する一段階として除去される。さらに、導電物質層
１４２と蝕刻停止膜１３５’とをなす物質が異なる場合
でも、導電物質層１４２と蝕刻停止膜１３５’とをなす
二物質の蝕刻選択比が小さい蝕刻ガスや蝕刻液を使用し
て連続して蝕刻すると、除去が簡便である。すなわち、
たとえば導電物質層１４２と蝕刻停止膜１３５’とが各
々アルミニウムと多結晶シリコンからなる場合には、ア
ルミニウムの蒸着とリフロー時の熱により多結晶シリコ
ンがアルミニウムと反応して金属化し（参考として、多
結晶シリコンが金属化したことは走査電子顕微鏡で確認
することができる）、従って金属化した多結晶シリコン
は、たとえば３５〜６０ｓｃｃｍ（Standard Cubic Cen
timeters per Minute）のＢＣｌ3、３０〜５０ｓｃｃｍ
のＣｌ2を蝕刻ガスに使用してＮ2を１０〜２５ｓｃｃｍ
で流せば、１００〜２５０ｍＴｏｒｒ（１．３３〜３．
３３ｋＰａ）の圧力下かつ３００〜７００ＷのＲＦパワ
ーで１００〜１６０秒程度の時間アルミニウムをプラズ
マ蝕刻する過程で共に除去できる。
質層１４２及び蝕刻停止膜１３５’はそれぞれの蝕刻ガ
スや蝕刻液を使用し、二段階の蝕刻により除去すること
ができるが、導電物質層１４２と蝕刻停止膜１３５’と
が同一の金属物質からなる場合は、導電物質層１４２を
蝕刻する一段階として除去される。さらに、導電物質層
１４２と蝕刻停止膜１３５’とをなす物質が異なる場合
でも、導電物質層１４２と蝕刻停止膜１３５’とをなす
二物質の蝕刻選択比が小さい蝕刻ガスや蝕刻液を使用し
て連続して蝕刻すると、除去が簡便である。すなわち、
たとえば導電物質層１４２と蝕刻停止膜１３５’とが各
々アルミニウムと多結晶シリコンからなる場合には、ア
ルミニウムの蒸着とリフロー時の熱により多結晶シリコ
ンがアルミニウムと反応して金属化し（参考として、多
結晶シリコンが金属化したことは走査電子顕微鏡で確認
することができる）、従って金属化した多結晶シリコン
は、たとえば３５〜６０ｓｃｃｍ（Standard Cubic Cen
timeters per Minute）のＢＣｌ3、３０〜５０ｓｃｃｍ
のＣｌ2を蝕刻ガスに使用してＮ2を１０〜２５ｓｃｃｍ
で流せば、１００〜２５０ｍＴｏｒｒ（１．３３〜３．
３３ｋＰａ）の圧力下かつ３００〜７００ＷのＲＦパワ
ーで１００〜１６０秒程度の時間アルミニウムをプラズ
マ蝕刻する過程で共に除去できる。
【００２１】あわせて、ヒューズ開口部１４８の導電物
質層１４２と蝕刻停止膜１３５’とを蝕刻する時は、若
干過度蝕刻して下部の層間絶縁膜１２６を所定の厚みに
リセスさせることが望ましい。これは、吸湿経路になる
層間絶縁膜１２６と残存した蝕刻停止膜１３５”との界
面をヒューズ開口部１４８の側壁に露出させた後、後続
工程でヒューズ開口部１４８の側壁に湿気を遮断する保
護膜を形成することにより、吸湿経路をより完壁に遮断
するためである。さらに、この過度蝕刻はヒューズライ
ン１２４の上部に残る層間絶縁膜１２６の厚みをレーザ
ーによる切断効率が良い厚み、すなわち５００〜１００
００Å、より望ましくは１５００〜４５００Åに調節す
る役割も果たす。
質層１４２と蝕刻停止膜１３５’とを蝕刻する時は、若
干過度蝕刻して下部の層間絶縁膜１２６を所定の厚みに
リセスさせることが望ましい。これは、吸湿経路になる
層間絶縁膜１２６と残存した蝕刻停止膜１３５”との界
面をヒューズ開口部１４８の側壁に露出させた後、後続
工程でヒューズ開口部１４８の側壁に湿気を遮断する保
護膜を形成することにより、吸湿経路をより完壁に遮断
するためである。さらに、この過度蝕刻はヒューズライ
ン１２４の上部に残る層間絶縁膜１２６の厚みをレーザ
ーによる切断効率が良い厚み、すなわち５００〜１００
００Å、より望ましくは１５００〜４５００Åに調節す
る役割も果たす。
【００２２】一方、本実施例では上層配線１４２’を形
成する時にヒューズ開口部１４８の底に露出された蝕刻
停止膜１３５’を除去したが、この蝕刻停止膜１３５’
は後で除去することもできる。すなわち、ヒューズ開口
部１４８に蒸着された導電物質層１４２だけを除去し、
その上にすぐにパッシベーション膜１４４を形成した
後、後続するヒューズ開口部１４８の底に形成されたパ
ッシベーション膜１４４の除去過程（図７参照）で露出
された蝕刻停止膜１３５’を除去できる。
成する時にヒューズ開口部１４８の底に露出された蝕刻
停止膜１３５’を除去したが、この蝕刻停止膜１３５’
は後で除去することもできる。すなわち、ヒューズ開口
部１４８に蒸着された導電物質層１４２だけを除去し、
その上にすぐにパッシベーション膜１４４を形成した
後、後続するヒューズ開口部１４８の底に形成されたパ
ッシベーション膜１４４の除去過程（図７参照）で露出
された蝕刻停止膜１３５’を除去できる。
【００２３】図７に示した構造のヒューズ部を形成する
ためには、まず図６の結果物全面に耐湿性にすぐれる
膜、すなわちシリコン窒化膜、不純物がドーピングされ
ていないかあるいは低濃度でドーピングされたシリコン
酸化膜、またはこれらの複合膜からパッシベーション膜
１４４を形成する。そうすると、吸湿経路になる層間絶
縁膜１２６、１４０の界面がパッシベーション膜１４４
によって囲まれ、吸湿経路が遮断される。
ためには、まず図６の結果物全面に耐湿性にすぐれる
膜、すなわちシリコン窒化膜、不純物がドーピングされ
ていないかあるいは低濃度でドーピングされたシリコン
酸化膜、またはこれらの複合膜からパッシベーション膜
１４４を形成する。そうすると、吸湿経路になる層間絶
縁膜１２６、１４０の界面がパッシベーション膜１４４
によって囲まれ、吸湿経路が遮断される。
【００２４】次いで、レーザーが照射される領域のヒュ
ーズ開口部１４８の底の中央部分に蒸着されたパッシベ
ーション膜を除去して層間絶縁膜１２６を露出すること
により、最終的なヒューズ部を完成する。このヒューズ
開口部１４８の底の層間絶縁膜１２６を露出する過程は
別途の工程を追加するのではなく、ワイヤボンディング
のためのボンディングパッド（図示せず）を形成するた
めにパッシベーション膜１４４を蝕刻して上層配線１４
２’を露出する工程を利用することが望ましい。
ーズ開口部１４８の底の中央部分に蒸着されたパッシベ
ーション膜を除去して層間絶縁膜１２６を露出すること
により、最終的なヒューズ部を完成する。このヒューズ
開口部１４８の底の層間絶縁膜１２６を露出する過程は
別途の工程を追加するのではなく、ワイヤボンディング
のためのボンディングパッド（図示せず）を形成するた
めにパッシベーション膜１４４を蝕刻して上層配線１４
２’を露出する工程を利用することが望ましい。
【００２５】一方、ヒューズ開口部１４８の底のパッシ
ベーション膜１４４を蝕刻して除去する時、若干過度蝕
刻することによりヒューズライン１２４の上部に残る層
間絶縁膜１２６の厚みをもう一度適正な厚みに調節する
こともできる。図７を参照すれば、本実施例によるヒュ
ーズ部の構造は、素子の最上層及びヒューズ開口部１４
８の側壁にかけてパッシベーション膜１４４が一体に形
成されており、レーザーが照射される部位、すなわちヒ
ューズ開口部１４８の底中央には層間絶縁膜１２６が露
出されている。さらに、層間絶縁膜１２６はヒューズ開
口部１４８の角でその表面が若干リセスされ、ヒューズ
開口部１４８の側壁には層間絶縁膜１２６及び層間絶縁
膜１４０の界面が露出されており、その露出された界面
をパッシベーション膜１４４が覆い、より一層しっかり
と湿気の侵入を遮断できる。あわせて、パッシベーショ
ン膜１４４が除去されて露出されたヒューズ開口部１４
８の底中央部分も層間絶縁膜１２６が若干リセスされ、
ヒューズライン１２４の上部に適正な厚みの絶縁膜が残
る。
ベーション膜１４４を蝕刻して除去する時、若干過度蝕
刻することによりヒューズライン１２４の上部に残る層
間絶縁膜１２６の厚みをもう一度適正な厚みに調節する
こともできる。図７を参照すれば、本実施例によるヒュ
ーズ部の構造は、素子の最上層及びヒューズ開口部１４
８の側壁にかけてパッシベーション膜１４４が一体に形
成されており、レーザーが照射される部位、すなわちヒ
ューズ開口部１４８の底中央には層間絶縁膜１２６が露
出されている。さらに、層間絶縁膜１２６はヒューズ開
口部１４８の角でその表面が若干リセスされ、ヒューズ
開口部１４８の側壁には層間絶縁膜１２６及び層間絶縁
膜１４０の界面が露出されており、その露出された界面
をパッシベーション膜１４４が覆い、より一層しっかり
と湿気の侵入を遮断できる。あわせて、パッシベーショ
ン膜１４４が除去されて露出されたヒューズ開口部１４
８の底中央部分も層間絶縁膜１２６が若干リセスされ、
ヒューズライン１２４の上部に適正な厚みの絶縁膜が残
る。
【００２６】一方、図７の上部分に示したように平面レ
イアウトをもつヒューズ部では、一つのヒューズ開口部
１４８に一つのヒューズライン１２４が通り過ぎている
が、一つのヒューズ開口部１４８にいくつかのヒューズ
ライン１２４が通り過ぎるようにすることもできる。図
８ないし図１１は本発明の他の実施例による半導体素子
のヒューズ部を形成する過程ならびにその結果形成され
たヒューズ部の構造を図示した断面図であり、本実施例
は本発明をＤＲＡＭ素子に適用した例である。
イアウトをもつヒューズ部では、一つのヒューズ開口部
１４８に一つのヒューズライン１２４が通り過ぎている
が、一つのヒューズ開口部１４８にいくつかのヒューズ
ライン１２４が通り過ぎるようにすることもできる。図
８ないし図１１は本発明の他の実施例による半導体素子
のヒューズ部を形成する過程ならびにその結果形成され
たヒューズ部の構造を図示した断面図であり、本実施例
は本発明をＤＲＡＭ素子に適用した例である。
【００２７】まず図８はＤＲＡＭ素子の下層配線まで形
成された状態を図示したものであり、本実施例のヒュー
ズ部はセルアレイ領域と同時に形成される。すなわち、
通常の方法で基板１１０の上に素子分離膜１１２を形成
し、トランジスタのゲート電極１１４、ソース／ドレイ
ン領域１１８／１１６を形成した後、層間絶縁膜１２０
を基板全面に形成する。次いで、層間絶縁膜１２０を蝕
刻してドレイン領域１１６を露出するコンタクトホール
を形成した後、導電性物質、たとえば不純物がドーピン
グされた多結晶シリコン、金属シリサイド、あるいは多
結晶シリコンと金属シリサイドとの積層膜を蒸着してパ
ターニングし、コンタクトプラグ１２２及びビットライ
ン１２４を形成する。このビットライン１２４は図面の
右側ヒューズ部でヒューズラインをなす。もちろん、前
述したようにヒューズラインはビットライン１２４では
ないワードライン１１４から形成することもでき、ヒュ
ーズ部の高さを調整するために上または下に曲がって延
びるようにすることもできる。
成された状態を図示したものであり、本実施例のヒュー
ズ部はセルアレイ領域と同時に形成される。すなわち、
通常の方法で基板１１０の上に素子分離膜１１２を形成
し、トランジスタのゲート電極１１４、ソース／ドレイ
ン領域１１８／１１６を形成した後、層間絶縁膜１２０
を基板全面に形成する。次いで、層間絶縁膜１２０を蝕
刻してドレイン領域１１６を露出するコンタクトホール
を形成した後、導電性物質、たとえば不純物がドーピン
グされた多結晶シリコン、金属シリサイド、あるいは多
結晶シリコンと金属シリサイドとの積層膜を蒸着してパ
ターニングし、コンタクトプラグ１２２及びビットライ
ン１２４を形成する。このビットライン１２４は図面の
右側ヒューズ部でヒューズラインをなす。もちろん、前
述したようにヒューズラインはビットライン１２４では
ないワードライン１１４から形成することもでき、ヒュ
ーズ部の高さを調整するために上または下に曲がって延
びるようにすることもできる。
【００２８】次いで、ビットライン（ヒューズライン）
１２４の全面に層間絶縁膜１２６を蒸着する。層間絶縁
膜１２６はシリコン酸化膜で２０００〜５０００Å程度
の厚みに形成する。次いで、層間絶縁膜１２６、１２０
を蝕刻してソース領域１１８を露出するコンタクトホー
ルを形成する。このコンタクトホールに導電性物質、た
とえば不純物がドーピングされた多結晶シリコンを蒸着
してコンタクトプラグ１２８を形成した後、その上部に
キャパシタ下部電極１３０を形成する。図面において下
部電極１３０は単純スタック型として図示されている
が、シリンダ型、フィン型などの多様な形からなりえ
て、その表面に半球形グレーンも形成されうる。下部電
極１３０の全面に誘電膜１３２を形成し、その上に導電
性物質、たとえば不純物がドーピングされた多結晶シリ
コンを１２５０〜１５５０Å程度の厚みに蒸着して上部
電極層を形成する。
１２４の全面に層間絶縁膜１２６を蒸着する。層間絶縁
膜１２６はシリコン酸化膜で２０００〜５０００Å程度
の厚みに形成する。次いで、層間絶縁膜１２６、１２０
を蝕刻してソース領域１１８を露出するコンタクトホー
ルを形成する。このコンタクトホールに導電性物質、た
とえば不純物がドーピングされた多結晶シリコンを蒸着
してコンタクトプラグ１２８を形成した後、その上部に
キャパシタ下部電極１３０を形成する。図面において下
部電極１３０は単純スタック型として図示されている
が、シリンダ型、フィン型などの多様な形からなりえ
て、その表面に半球形グレーンも形成されうる。下部電
極１３０の全面に誘電膜１３２を形成し、その上に導電
性物質、たとえば不純物がドーピングされた多結晶シリ
コンを１２５０〜１５５０Å程度の厚みに蒸着して上部
電極層を形成する。
【００２９】次いで、上部電極層はパターニングされて
上部電極１３４をなすが、この時同時に図面の右側ヒュ
ーズ部ではレーザーが照射される領域、すなわちヒュー
ズ開口部が形成される領域より若干広く残るようにパタ
ーニングされる。ヒューズ部に残したこの上部電極層パ
ターン１３４’は、その後ヒューズ開口部を形成するた
めの層間絶縁膜の蝕刻時に蝕刻停止膜の役割を果たす。
この上部電極層は、たとえば多結晶シリコンからなる場
合３０〜５０ｓｃｃｍのＣｌ2、１０〜２０ｓｃｃｍの
ＳＦ6を蝕刻ガスとして使用し、３０〜５０ｍＴｏｒｒ
（４００〜６７０Ｐａ）の圧力下かつ１２０〜１５０Ｗ
のＲＦパワーで５０〜７０秒程度の時間プラズマ蝕刻す
ることにより蝕刻される。
上部電極１３４をなすが、この時同時に図面の右側ヒュ
ーズ部ではレーザーが照射される領域、すなわちヒュー
ズ開口部が形成される領域より若干広く残るようにパタ
ーニングされる。ヒューズ部に残したこの上部電極層パ
ターン１３４’は、その後ヒューズ開口部を形成するた
めの層間絶縁膜の蝕刻時に蝕刻停止膜の役割を果たす。
この上部電極層は、たとえば多結晶シリコンからなる場
合３０〜５０ｓｃｃｍのＣｌ2、１０〜２０ｓｃｃｍの
ＳＦ6を蝕刻ガスとして使用し、３０〜５０ｍＴｏｒｒ
（４００〜６７０Ｐａ）の圧力下かつ１２０〜１５０Ｗ
のＲＦパワーで５０〜７０秒程度の時間プラズマ蝕刻す
ることにより蝕刻される。
【００３０】次いでその上に、段差塗布性にすぐれたシ
リコン酸化膜から層間絶縁膜１３６を形成し、下層配線
１３８、１３８’を形成する。この下層配線１３８、１
３８’は導電物質、たとえばタングステンやアルミニウ
ムのような金属を全面に蒸着して（このように金属を利
用する場合には金属層の下部に障壁金属層を含むことが
できる）所望の配線パターンにパターニングすることに
より形成され、ヒューズ部では除去される。
リコン酸化膜から層間絶縁膜１３６を形成し、下層配線
１３８、１３８’を形成する。この下層配線１３８、１
３８’は導電物質、たとえばタングステンやアルミニウ
ムのような金属を全面に蒸着して（このように金属を利
用する場合には金属層の下部に障壁金属層を含むことが
できる）所望の配線パターンにパターニングすることに
より形成され、ヒューズ部では除去される。
【００３１】次いで、図９に示したように、基板全面に
層間絶縁膜１４０としてシリコン酸化膜を５０００〜１
００００Å程度の厚みに蒸着して蝕刻し、周辺回路領域
に必要な、たとえば感知増幅器や分割ワードラインドラ
イブに必要なコンタクトホール１４８’を形成する。こ
の時ヒューズ部では蝕刻停止膜１３４’が露出されるま
で層間絶縁膜１４０、１３６を順に蝕刻し、ヒューズ開
口部１４８を同時に形成する。コンタクトホール１４
８’とヒューズ開口部１４８とは各々異なる蝕刻深さを
もつが、各々下層配線１３８’と蝕刻停止膜１３４’と
が露出されるまで蝕刻することにより同時に形成でき
る。具体的に、シリコン酸化膜からなる層間絶縁膜１４
０、１３６を、たとえば３５〜５０ｓｃｃｍのＣＦ4、
３５〜５０ｓｃｃｍのＣＨＦ3を蝕刻ガスとして使用
し、Ａｒを３００〜４５０ｓｃｃｍで流しつつ、３００
〜５００ｍＴｏｒｒ（３．９９〜６．６５ｋＰａ）の圧
力下かつ１１００〜１４００ＷのＲＦパワーで１００〜
１５０秒程度の時間プラズマ蝕刻することにより、コン
タクトホール１４８’とヒューズ開口部１４８とを同時
に形成する。
層間絶縁膜１４０としてシリコン酸化膜を５０００〜１
００００Å程度の厚みに蒸着して蝕刻し、周辺回路領域
に必要な、たとえば感知増幅器や分割ワードラインドラ
イブに必要なコンタクトホール１４８’を形成する。こ
の時ヒューズ部では蝕刻停止膜１３４’が露出されるま
で層間絶縁膜１４０、１３６を順に蝕刻し、ヒューズ開
口部１４８を同時に形成する。コンタクトホール１４
８’とヒューズ開口部１４８とは各々異なる蝕刻深さを
もつが、各々下層配線１３８’と蝕刻停止膜１３４’と
が露出されるまで蝕刻することにより同時に形成でき
る。具体的に、シリコン酸化膜からなる層間絶縁膜１４
０、１３６を、たとえば３５〜５０ｓｃｃｍのＣＦ4、
３５〜５０ｓｃｃｍのＣＨＦ3を蝕刻ガスとして使用
し、Ａｒを３００〜４５０ｓｃｃｍで流しつつ、３００
〜５００ｍＴｏｒｒ（３．９９〜６．６５ｋＰａ）の圧
力下かつ１１００〜１４００ＷのＲＦパワーで１００〜
１５０秒程度の時間プラズマ蝕刻することにより、コン
タクトホール１４８’とヒューズ開口部１４８とを同時
に形成する。
【００３２】次いで、基板全面に上層配線を形成するた
めに導電物質、たとえばアルミニウムやタングステンの
ような金属を６５００〜１００００Å程度の厚みに蒸着
すれば、図９に示したようにコンタクトホール１４８’
を埋め込み、ヒューズ開口部１４８に導電物質層１４２
が形成される。図１０を参照すれば、基板全面に形成さ
れた導電物質層１４２がパターニングされて上層配線１
４２’が形成され、ヒューズ開口部１４８では導電物質
が全て除去されている。あわせて、導電物質層１４２の
除去でヒューズ開口部１４８に露出された蝕刻停止膜１
３４’も除去され、ヒューズ開口部１４８の周囲に若干
１３４”が残っていることが分かる。
めに導電物質、たとえばアルミニウムやタングステンの
ような金属を６５００〜１００００Å程度の厚みに蒸着
すれば、図９に示したようにコンタクトホール１４８’
を埋め込み、ヒューズ開口部１４８に導電物質層１４２
が形成される。図１０を参照すれば、基板全面に形成さ
れた導電物質層１４２がパターニングされて上層配線１
４２’が形成され、ヒューズ開口部１４８では導電物質
が全て除去されている。あわせて、導電物質層１４２の
除去でヒューズ開口部１４８に露出された蝕刻停止膜１
３４’も除去され、ヒューズ開口部１４８の周囲に若干
１３４”が残っていることが分かる。
【００３３】ヒューズ開口部１４８に形成された導電物
質層１４２及び蝕刻停止膜１３４’はそれぞれの蝕刻ガ
スや蝕刻液を使用して二段階の蝕刻により除去すること
ができるが、導電物質層１４２と蝕刻停止膜１３４’と
をなす二物質の蝕刻選択比が小さい蝕刻ガスや蝕刻液を
使用して連続して蝕刻すると、除去が簡便である。すな
わち、たとえば導電物質層１４２と蝕刻停止膜１３４’
が各々アルミニウムと多結晶シリコンからなる場合に
は、アルミニウムの蒸着とリフロー時の熱により多結晶
シリコンがアルミニウムと反応して金属化し、従って金
属化した多結晶シリコンは、たとえば３５〜６０ｓｃｃ
ｍのＢＣｌ3、３０〜５０ｓｃｃｍのＣｌ2を蝕刻ガスと
して使用し、Ｎ2を１０〜２５ｓｃｃｍで流しつつ、１
００〜２５０ｍＴｏｒｒ（１．３３〜３．３３ｋＰａ）
の圧力下かつ３００〜７００ＷのＲＦパワーで１００〜
１６０秒程度の時間アルミニウムをプラズマ蝕刻する過
程において共に除去される。
質層１４２及び蝕刻停止膜１３４’はそれぞれの蝕刻ガ
スや蝕刻液を使用して二段階の蝕刻により除去すること
ができるが、導電物質層１４２と蝕刻停止膜１３４’と
をなす二物質の蝕刻選択比が小さい蝕刻ガスや蝕刻液を
使用して連続して蝕刻すると、除去が簡便である。すな
わち、たとえば導電物質層１４２と蝕刻停止膜１３４’
が各々アルミニウムと多結晶シリコンからなる場合に
は、アルミニウムの蒸着とリフロー時の熱により多結晶
シリコンがアルミニウムと反応して金属化し、従って金
属化した多結晶シリコンは、たとえば３５〜６０ｓｃｃ
ｍのＢＣｌ3、３０〜５０ｓｃｃｍのＣｌ2を蝕刻ガスと
して使用し、Ｎ2を１０〜２５ｓｃｃｍで流しつつ、１
００〜２５０ｍＴｏｒｒ（１．３３〜３．３３ｋＰａ）
の圧力下かつ３００〜７００ＷのＲＦパワーで１００〜
１６０秒程度の時間アルミニウムをプラズマ蝕刻する過
程において共に除去される。
【００３４】あわせて、ヒューズ開口部１４８の導電物
質層１４２と蝕刻停止膜１３４’とを蝕刻する時は、若
干過度蝕刻して下部の層間絶縁膜１２６を所定の厚みに
リセスさせることが望ましい。これは、吸湿経路になる
層間絶縁膜１２６と残存した蝕刻停止膜１３４”、１３
２”との界面をヒューズ開口部１４８の側壁に露出させ
た後、後続工程にてヒューズ開口部１４８の側壁に湿気
を遮断する保護膜を形成することにより、吸湿経路をよ
り完壁に遮断するためである。さらに、この過度蝕刻は
ヒューズライン１２４の上部に残る層間絶縁膜１２６の
厚みをレーザーによる切断効率が良い厚み、すなわち５
００〜１００００Å、より望ましくは１５００〜４５０
０Åに調節する役割も果たす。
質層１４２と蝕刻停止膜１３４’とを蝕刻する時は、若
干過度蝕刻して下部の層間絶縁膜１２６を所定の厚みに
リセスさせることが望ましい。これは、吸湿経路になる
層間絶縁膜１２６と残存した蝕刻停止膜１３４”、１３
２”との界面をヒューズ開口部１４８の側壁に露出させ
た後、後続工程にてヒューズ開口部１４８の側壁に湿気
を遮断する保護膜を形成することにより、吸湿経路をよ
り完壁に遮断するためである。さらに、この過度蝕刻は
ヒューズライン１２４の上部に残る層間絶縁膜１２６の
厚みをレーザーによる切断効率が良い厚み、すなわち５
００〜１００００Å、より望ましくは１５００〜４５０
０Åに調節する役割も果たす。
【００３５】一方、本実施例では上層配線１４２’を形
成する時にヒューズ開口部１４８の底に露出された蝕刻
停止膜１３４’を除去したが、この蝕刻停止膜１３４’
の除去は後ですることもできる。すなわち、ヒューズ開
口部１４８に蒸着された導電物質層１４２だけを除去
し、その上にすぐにパッシベーション膜１４４を形成し
た後、後続するヒューズ開口部１４８の底に形成された
パッシベーション膜１４４の除去過程（図１１参照）で
露出された蝕刻停止膜１３４’を除去できる。
成する時にヒューズ開口部１４８の底に露出された蝕刻
停止膜１３４’を除去したが、この蝕刻停止膜１３４’
の除去は後ですることもできる。すなわち、ヒューズ開
口部１４８に蒸着された導電物質層１４２だけを除去
し、その上にすぐにパッシベーション膜１４４を形成し
た後、後続するヒューズ開口部１４８の底に形成された
パッシベーション膜１４４の除去過程（図１１参照）で
露出された蝕刻停止膜１３４’を除去できる。
【００３６】図１１を参照すれば、素子の最上層及びヒ
ューズ開口部１４８の側壁にパッシベーション膜１４４
が一体に形成されており、レーザーが照射される部位、
すなわちヒューズ開口部１４８の底中央には層間絶縁膜
１２６が露出されている。一方、図１１の右側上部分に
示したように平面レイアウトをもつヒューズ部では、一
つのヒューズ開口部１４８に一つのヒューズライン１２
４が通り過ぎているが、一つのヒューズ開口部１４８に
いくつかのヒューズライン１２４が通り過ぎるようにす
ることもできる。
ューズ開口部１４８の側壁にパッシベーション膜１４４
が一体に形成されており、レーザーが照射される部位、
すなわちヒューズ開口部１４８の底中央には層間絶縁膜
１２６が露出されている。一方、図１１の右側上部分に
示したように平面レイアウトをもつヒューズ部では、一
つのヒューズ開口部１４８に一つのヒューズライン１２
４が通り過ぎているが、一つのヒューズ開口部１４８に
いくつかのヒューズライン１２４が通り過ぎるようにす
ることもできる。
【００３７】図１１に示した構造のヒューズ部を形成す
るためには、まず図１０の結果物全面に耐湿性にすぐれ
る膜、すなわちシリコン窒化膜、不純物がドーピングさ
れていないか低濃度でドーピングされたシリコン酸化
膜、またはこれらの複合膜を形成する。本実施例では、
たとえば不純物がドーピングされていないシリコン酸化
膜を１０００〜２０００Å程度の厚みに蒸着し、その上
にシリコン窒化膜を５０００〜１００００Å程度の厚み
に蒸着する。そうすると、吸湿経路になる層間絶縁膜１
２６、１３６、１４０の界面が全てパッシベーション膜
１４４により囲まれ、吸湿経路が遮断される。
るためには、まず図１０の結果物全面に耐湿性にすぐれ
る膜、すなわちシリコン窒化膜、不純物がドーピングさ
れていないか低濃度でドーピングされたシリコン酸化
膜、またはこれらの複合膜を形成する。本実施例では、
たとえば不純物がドーピングされていないシリコン酸化
膜を１０００〜２０００Å程度の厚みに蒸着し、その上
にシリコン窒化膜を５０００〜１００００Å程度の厚み
に蒸着する。そうすると、吸湿経路になる層間絶縁膜１
２６、１３６、１４０の界面が全てパッシベーション膜
１４４により囲まれ、吸湿経路が遮断される。
【００３８】次いで、レーザーが照射される領域のヒュ
ーズ開口部１４８の底の中央部分に蒸着されたパッシベ
ーション膜を除去して層間絶縁膜１２６を露出すること
により、最終的なヒューズ部を完成する。このヒューズ
開口部１４８の底の層間絶縁膜１２６を露出する過程は
別の工程を追加するのではなく、ワイヤボンディングの
ためのボンディングパッドを形成するためにパッシベー
ション膜１４４を蝕刻して上層配線１４２’を露出する
工程を利用する。すなわち、たとえば６５〜９０ｓｃｃ
ｍのＣＦ4、１０〜２５ｓｃｃｍのＯ2を蝕刻ガスとして
使用し、Ａｒを８０〜１１０ｓｃｃｍで流しつつ、３０
０〜５００ｍＴｏｒｒ（３．９９〜６．６５ｋＰａ）の
圧力下かつ１０００〜１３００ＷのＲＦパワーで６０〜
９５秒程度の時間プラズマ蝕刻することにより層間絶縁
膜１２６が露出されたヒューズ部が形成され、チップの
所定位置に上層配線１４２’が露出されたボンディング
パッド（図示せず）が形成される。
ーズ開口部１４８の底の中央部分に蒸着されたパッシベ
ーション膜を除去して層間絶縁膜１２６を露出すること
により、最終的なヒューズ部を完成する。このヒューズ
開口部１４８の底の層間絶縁膜１２６を露出する過程は
別の工程を追加するのではなく、ワイヤボンディングの
ためのボンディングパッドを形成するためにパッシベー
ション膜１４４を蝕刻して上層配線１４２’を露出する
工程を利用する。すなわち、たとえば６５〜９０ｓｃｃ
ｍのＣＦ4、１０〜２５ｓｃｃｍのＯ2を蝕刻ガスとして
使用し、Ａｒを８０〜１１０ｓｃｃｍで流しつつ、３０
０〜５００ｍＴｏｒｒ（３．９９〜６．６５ｋＰａ）の
圧力下かつ１０００〜１３００ＷのＲＦパワーで６０〜
９５秒程度の時間プラズマ蝕刻することにより層間絶縁
膜１２６が露出されたヒューズ部が形成され、チップの
所定位置に上層配線１４２’が露出されたボンディング
パッド（図示せず）が形成される。
【００３９】一方、ヒューズ開口部１４８の底のパッシ
ベーション膜１４４を蝕刻して除去する時、若干過度蝕
刻することにより層間絶縁膜１２６を若干蝕刻し、ヒュ
ーズライン１２４の上部に残る層間絶縁膜１２６をもう
一度適正な厚みに調節することができる。さらに、本実
施例では蝕刻停止膜１３４’をキャパシタの上部電極と
同一の層にしたが、前述した一実施例のようにその上の
下層配線でも他の導電層にすることができることはもち
ろんである。
ベーション膜１４４を蝕刻して除去する時、若干過度蝕
刻することにより層間絶縁膜１２６を若干蝕刻し、ヒュ
ーズライン１２４の上部に残る層間絶縁膜１２６をもう
一度適正な厚みに調節することができる。さらに、本実
施例では蝕刻停止膜１３４’をキャパシタの上部電極と
同一の層にしたが、前述した一実施例のようにその上の
下層配線でも他の導電層にすることができることはもち
ろんである。
【００４０】
【発明の効果】以上前述したように、本発明によればヒ
ューズ開口部の側壁に保護膜が形成され、ヒューズ開口
部の側壁を通じた湿気の侵入を防止することができる。
特に本発明によれば、ヒューズ開口部の側壁に保護膜を
形成するために、別の工程を追加せずに既存の半導体素
子形成工程をそのまま利用できる。さらに、本発明では
周辺回路のコンタクトホールを形成する工程で層間絶縁
膜を蝕刻してヒューズ開口部を同時に形成するので、パ
ッシベーション膜まで形成した後でパッシベーション膜
及び層間絶縁膜を蝕刻してヒューズ開口部を形成する従
来の方法に比べて、ヒューズ開口部の形成のための装備
や所要時間を節約でき、大量生産体制での生産性が向上
する。あわせて、本発明によれば、ヒューズ開口部形成
時に蝕刻停止膜を使用し、さらに前記のように最終パッ
シベーション膜形成前にヒューズ開口部を形成し、その
蝕刻深さが浅くなるので、ヒューズラインの上部に残る
層間絶縁膜の厚みを適切に調節できる。
ューズ開口部の側壁に保護膜が形成され、ヒューズ開口
部の側壁を通じた湿気の侵入を防止することができる。
特に本発明によれば、ヒューズ開口部の側壁に保護膜を
形成するために、別の工程を追加せずに既存の半導体素
子形成工程をそのまま利用できる。さらに、本発明では
周辺回路のコンタクトホールを形成する工程で層間絶縁
膜を蝕刻してヒューズ開口部を同時に形成するので、パ
ッシベーション膜まで形成した後でパッシベーション膜
及び層間絶縁膜を蝕刻してヒューズ開口部を形成する従
来の方法に比べて、ヒューズ開口部の形成のための装備
や所要時間を節約でき、大量生産体制での生産性が向上
する。あわせて、本発明によれば、ヒューズ開口部形成
時に蝕刻停止膜を使用し、さらに前記のように最終パッ
シベーション膜形成前にヒューズ開口部を形成し、その
蝕刻深さが浅くなるので、ヒューズラインの上部に残る
層間絶縁膜の厚みを適切に調節できる。
【図１】従来の半導体素子のヒューズ部を示す断面図で
ある。
ある。
【図２】図１に示すヒューズ開口部の側壁で、層間絶縁
膜の界面に沿って湿気が侵入した場合を示す断面図であ
る。
膜の界面に沿って湿気が侵入した場合を示す断面図であ
る。
【図３】従来の方法によりヒューズ開口部の側壁に保護
膜が形成されたヒューズ部を示した断面図である。
膜が形成されたヒューズ部を示した断面図である。
【図４】本発明の一実施例によるヒューズ部を形成する
過程ならびにその結果形成された構造を示す断面図であ
る。
過程ならびにその結果形成された構造を示す断面図であ
る。
【図５】本発明の一実施例によるヒューズ部を形成する
過程ならびにその結果形成された構造を示す断面図であ
る。
過程ならびにその結果形成された構造を示す断面図であ
る。
【図６】本発明の一実施例によるヒューズ部を形成する
過程ならびにその結果形成された構造を示す断面図であ
る。
過程ならびにその結果形成された構造を示す断面図であ
る。
【図７】本発明の一実施例によるヒューズ部を形成する
過程ならびにその結果形成された構造を示す断面図であ
る。
過程ならびにその結果形成された構造を示す断面図であ
る。
【図８】本発明の他の実施例によるヒューズ部を形成す
る過程ならびにその結果形成された構造を示す断面図で
ある。
る過程ならびにその結果形成された構造を示す断面図で
ある。
【図９】本発明の他の実施例によるヒューズ部を形成す
る過程ならびにその結果形成された構造を示す断面図で
ある。
る過程ならびにその結果形成された構造を示す断面図で
ある。
【図１０】本発明の他の実施例によるヒューズ部を形成
する過程ならびにその結果形成された構造を示す断面図
である。
する過程ならびにその結果形成された構造を示す断面図
である。
【図１１】本発明の他の実施例によるヒューズ部を形成
する過程ならびにその結果形成された構造を示す断面図
である。
する過程ならびにその結果形成された構造を示す断面図
である。
１２０、１２６、１４０ 層間絶縁膜 １２４ ヒューズライン １３５ 導電層 １３５” 残っている蝕刻停止膜 １４２’ 上層配線 １４４ パッシベーション膜 １４８ ヒューズ開口部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 潘 孝洞 大韓民国京畿道水原市八達区霊通洞凰谷マ ウル双龍アパート243棟1601号 (72)発明者 高 成勳 大韓民国京畿道水原市長安区栗田洞三星ア パート203棟904号
Claims (18)
- 【請求項１】 半導体素子のヒューズ部であって、 ヒューズラインと、 前記ヒューズラインの上に形成された第１層間絶縁膜
と、 前記第１層間絶縁膜の上に形成され、前記第１層間絶縁
膜が露出されるヒューズ開口部が形成された第２層間絶
縁膜と、 前記半導体素子の最上部層の上部、前記第２層間絶縁膜
の上部、ならびに前記ヒューズ開口部の側壁にわたり一
体に形成され、前記ヒューズ開口部の側壁を通じた湿気
の侵入を遮断する保護膜としての機能を果たすパッシベ
ーション膜とを備えることを特徴とする半導体素子のヒ
ューズ部。 - 【請求項２】 前記パッシベーション膜は、耐湿性にす
ぐれるシリコン窒化膜、シリコン酸化膜またはこれらの
複合膜のいずれかからなることを特徴とする請求項１に
記載の半導体素子のヒューズ部。 - 【請求項３】 前記第１層間絶縁膜は前記ヒューズ開口
部により露出された部位において表面がリセスされ、前
記ヒューズ開口部の側壁には前記第１層間絶縁膜及び前
記第２層間絶縁膜の界面が露出され、前記パッシベーシ
ョン膜は前記露出された第１及び第２層間絶縁膜の界面
を覆っていることを特徴とする請求項１に記載の半導体
素子のヒューズ部。 - 【請求項４】 前記第１層間絶縁膜は、前記ヒューズ開
口部の側壁を覆うパッシベーション膜の端部地点におい
て表面がリセスされていることを特徴とする請求項１に
記載の半導体素子のヒューズ部。 - 【請求項５】 半導体素子のヒューズ部の形成方法であ
って、 ヒューズラインを形成する段階と、 前記ヒューズラインの上に第１層間絶縁膜を形成する段
階と、 前記半導体素子の所定の物質層を利用し、前記第１層間
絶縁膜の上にヒューズ開口部の形成に使用される蝕刻停
止膜を前記ヒューズ開口部が形成される領域より若干広
く形成する段階と、 前記蝕刻停止膜の上に第２層間絶縁膜を形成する段階
と、 前記第２層間絶縁膜を蝕刻し、前記半導体素子に必要な
コンタクトホールを形成すると同時に前記蝕刻停止膜が
露出されるヒューズ開口部を形成する段階と、 前記コンタクトホール及び前記ヒューズ開口部を含む第
２層間絶縁膜の全面に導電物質層を形成する段階と、 前記導電物質層をパターニングし、前記半導体素子の上
層配線を形成すると同時に前記ヒューズ開口部に形成さ
れた導電物質層を除去する段階と、 前記ヒューズ開口部に露出された蝕刻停止膜を除去する
段階と、 前記上層配線及び前記ヒューズ開口部を含む第２層間絶
縁膜の全面にパッシベーション膜を形成する段階と、 前記ヒューズ開口部の底に形成されたパッシベーション
膜を除去し、前記第１層間絶縁膜を露出する段階とを含
むことを特徴とする半導体素子のヒューズ部の形成方
法。 - 【請求項６】 前記パッシベーション膜は、耐湿性にす
ぐれるシリコン窒化膜、シリコン酸化膜あるいはこれら
の複合膜のいずれかからなることを特徴とする請求項５
に記載の半導体素子のヒューズ部の形成方法。 - 【請求項７】 前記ヒューズ開口部に形成された導電物
質層を除去する段階ならびに前記蝕刻停止膜を除去する
段階は、連続して行われることを特徴とする請求項５に
記載の半導体素子のヒューズ部の形成方法。 - 【請求項８】 前記蝕刻停止膜を除去する段階では、前
記蝕刻停止膜を若干過度蝕刻し、前記第１層間絶縁膜と
前記蝕刻停止膜との界面を前記ヒューズ開口部の側壁に
露出することを特徴とする請求項５に記載の半導体素子
のヒューズ部の形成方法。 - 【請求項９】 前記蝕刻停止膜を除去する段階は、前記
ヒューズ開口部の底に蒸着されたパッシベーション膜を
除去する段階に次いで行われることを特徴とする請求項
５に記載の半導体素子のヒューズ部の形成方法。 - 【請求項１０】 前記ヒューズ開口部の底に形成された
パッシベーション膜を除去する段階では、前記パッシベ
ーション膜を若干過度蝕刻し、前記ヒューズラインの上
部に残る第１層間絶縁膜の厚みを５００〜１００００Å
にすることを特徴とする請求項５に記載の半導体素子の
ヒューズ部の形成方法。 - 【請求項１１】 半導体素子のヒューズ部の形成方法で
あって、 ヒューズラインを形成する段階と、 前記ヒューズラインの上に第１層間絶縁膜を形成する段
階と、 前記半導体素子の所定の物質層を利用し、前記第１層間
絶縁膜の上にヒューズ開口部の形成に使用される蝕刻停
止膜を前記ヒューズ開口部が形成される領域より若干広
く形成する段階と、 前記蝕刻停止膜の上に第２層間絶縁膜を形成する段階
と、 前記第２層間絶縁膜の上において前記半導体素子のヒュ
ーズ部以外の部分に下層配線を形成する段階と、 前記下層配線の上に第３層間絶縁膜を形成する段階と、 前記第３層間絶縁膜を蝕刻して前記下層配線が露出され
るコンタクトホールを形成すると同時に、前記第３層間
絶縁膜及び前記第２層間絶縁膜を順次蝕刻して前記蝕刻
停止膜が露出されるヒューズ開口部を形成する段階と、 前記コンタクトホール及び前記ヒューズ開口部を含む第
３層間絶縁膜の全面に前記半導体素子の上層配線をなす
導電物質層を形成する段階と、 前記上層配線をなす導電物質層をパターニングし、前記
上層配線を形成すると同時に前記ヒューズ開口部に形成
された導電物質層を除去する段階と、 前記ヒューズ開口部に露出された蝕刻停止膜を除去する
段階と、 前記上層配線及び前記ヒューズ開口部を含む第３層間絶
縁膜の全面にパッシベーション膜を形成する段階と、 前記ヒューズ開口部の底に形成されたパッシベーション
膜を除去し、前記第１層間絶縁膜を露出する段階とを含
むことを特徴とする半導体素子のヒューズ部の形成方
法。 - 【請求項１２】 前記パッシベーション膜は、耐湿性に
すぐれるシリコン窒化膜、シリコン酸化膜あるいはこれ
らの複合膜のいずれかからなることを特徴とする請求項
１１に記載の半導体素子のヒューズ部の形成方法。 - 【請求項１３】 前記蝕刻停止膜は、前記下層配線と同
一の物質で同時に形成されることを特徴とする請求項１
１に記載の半導体素子のヒューズ部の形成方法。 - 【請求項１４】 前記半導体素子はＤＲＡＭ素子であ
り、前記蝕刻停止膜は前記ＤＲＡＭ素子のキャパシタ上
部電極をなす導電層と同一の物質で同時に形成されるこ
とを特徴とする請求項１１に記載の半導体素子のヒュー
ズ部の形成方法。 - 【請求項１５】 前記ヒューズ開口部に形成された上層
配線用の導電物質層を除去する段階ならびに前記蝕刻停
止膜を除去する段階では、前記導電物質層をなす物質と
前記蝕刻停止膜をなす物質との蝕刻選択比が小さい蝕刻
ガスまたは蝕刻液を使用し、前記導電物質層および前記
蝕刻停止膜を連続して除去することを特徴とする請求項
１１に記載の半導体素子のヒューズ部の形成方法。 - 【請求項１６】 前記蝕刻停止膜を除去する段階では、
前記蝕刻停止膜を若干過度蝕刻し、前記第１層間絶縁膜
と前記蝕刻停止膜との界面を前記ヒューズ開口部の側壁
に露出することを特徴とする請求項１１に記載の半導体
素子のヒューズ部の形成方法。 - 【請求項１７】 前記蝕刻停止膜を除去する段階は、前
記ヒューズ開口部の底に蒸着されたパッシベーション膜
を除去する段階に次いで行われることを特徴とする請求
項１１に記載の半導体素子のヒューズ部の形成方法。 - 【請求項１８】 前記ヒューズ開口部の底に形成された
パッシベーション膜を除去する段階では、前記パッシベ
ーション膜を若干過度蝕刻し、前記ヒューズラインの上
部に残る第１層間絶縁膜の厚みを５００〜１００００Å
にすることを特徴とする請求項１１に記載の半導体素子
のヒューズ部の形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990060356A KR100335498B1 (ko) | 1999-12-22 | 1999-12-22 | 반도체 소자의 퓨즈부 구조 및 그 형성방법 |
| KR1999P60356 | 1999-12-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001189385A true JP2001189385A (ja) | 2001-07-10 |
Family
ID=19628089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000383769A Pending JP2001189385A (ja) | 1999-12-22 | 2000-12-18 | 半導体素子のヒューズ部及びその形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6448113B2 (ja) |
| JP (1) | JP2001189385A (ja) |
| KR (1) | KR100335498B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7875954B2 (en) | 2006-12-19 | 2011-01-25 | Renesas Electronics Corporation | Semiconductor chip |
| JP2014160801A (ja) * | 2013-01-25 | 2014-09-04 | Seiko Instruments Inc | 半導体装置 |
| KR20200138791A (ko) * | 2018-05-03 | 2020-12-10 | 에이엠에스 아게 | 기판 관통 비아를 갖는 반도체 디바이스 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6518643B2 (en) * | 2001-03-23 | 2003-02-11 | International Business Machines Corporation | Tri-layer dielectric fuse cap for laser deletion |
| KR100425452B1 (ko) * | 2001-07-04 | 2004-03-30 | 삼성전자주식회사 | 반도체 소자의 리페어 퓨즈 개구 방법 |
| US6828199B2 (en) * | 2001-12-20 | 2004-12-07 | Advanced Micro Devices, Ltd. | Monos device having buried metal silicide bit line |
| KR100455378B1 (ko) * | 2002-02-09 | 2004-11-06 | 삼성전자주식회사 | 반도체 소자의 퓨즈 오픈방법 |
| KR100476694B1 (ko) | 2002-11-07 | 2005-03-17 | 삼성전자주식회사 | 반도체 장치의 퓨즈 구조물 및 그 제조 방법 |
| KR100937647B1 (ko) * | 2002-12-30 | 2010-01-19 | 동부일렉트로닉스 주식회사 | 프로그램이 가능한 커패시터 및 이의 제조 방법 |
| KR100952766B1 (ko) * | 2003-04-29 | 2010-04-14 | 크로스텍 캐피탈, 엘엘씨 | 리던던시 모듈을 구비한 씨모스 이미지센서의 제조방법 |
| KR100500458B1 (ko) * | 2003-10-07 | 2005-07-18 | 삼성전자주식회사 | 반도체 장치의 퓨즈박스 및 그 제조방법 |
| US7276440B2 (en) * | 2003-12-12 | 2007-10-02 | Chartered Semiconductor Manufacturing Ltd. | Method of fabrication of a die oxide ring |
| JP4504791B2 (ja) * | 2004-11-24 | 2010-07-14 | パナソニック株式会社 | 半導体回路装置及びその製造方法 |
| US7479447B2 (en) * | 2005-04-04 | 2009-01-20 | International Business Machines Corporation | Method of forming a crack stop void in a low-k dielectric layer between adjacent fuses |
| US8624346B2 (en) | 2005-10-11 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Exclusion zone for stress-sensitive circuit design |
| JP2007194496A (ja) * | 2006-01-20 | 2007-08-02 | Toshiba Corp | 半導体集積回路 |
| US20080003767A1 (en) * | 2006-06-29 | 2008-01-03 | Ik-Soo Choi | Method for fabricating semiconductor device |
| JP4348355B2 (ja) * | 2006-08-31 | 2009-10-21 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の製造方法 |
| US7910408B2 (en) * | 2006-10-26 | 2011-03-22 | International Business Machines Corporation | Damage propagation barrier and method of forming |
| US8125052B2 (en) * | 2007-05-14 | 2012-02-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Seal ring structure with improved cracking protection |
| US8643147B2 (en) * | 2007-11-01 | 2014-02-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Seal ring structure with improved cracking protection and reduced problems |
| JP5248170B2 (ja) * | 2008-04-03 | 2013-07-31 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8334582B2 (en) * | 2008-06-26 | 2012-12-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protective seal ring for preventing die-saw induced stress |
| US7906836B2 (en) * | 2008-11-14 | 2011-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Heat spreader structures in scribe lines |
| KR101624910B1 (ko) | 2009-12-04 | 2016-05-30 | 삼성전자주식회사 | 퓨즈 구조물 및 그 형성 방법 |
| US8592941B2 (en) | 2010-07-19 | 2013-11-26 | International Business Machines Corporation | Fuse structure having crack stop void, method for forming and programming same, and design structure |
| KR101994974B1 (ko) | 2013-01-10 | 2019-07-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP6636823B2 (ja) * | 2016-02-25 | 2020-01-29 | エイブリック株式会社 | 半導体装置およびヒューズ切断方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2695548B2 (ja) * | 1991-09-04 | 1997-12-24 | 富士通株式会社 | 半導体装置 |
| US5879966A (en) * | 1994-09-06 | 1999-03-09 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of making an integrated circuit having an opening for a fuse |
| US6004834A (en) * | 1995-11-29 | 1999-12-21 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device having a fuse |
| US6054340A (en) * | 1997-06-06 | 2000-04-25 | Motorola, Inc. | Method for forming a cavity capable of accessing deep fuse structures and device containing the same |
| JP3907279B2 (ja) * | 1997-08-26 | 2007-04-18 | 宮城沖電気株式会社 | 半導体装置の製造方法および検査方法 |
-
1999
- 1999-12-22 KR KR1019990060356A patent/KR100335498B1/ko not_active IP Right Cessation
-
2000
- 2000-12-18 JP JP2000383769A patent/JP2001189385A/ja active Pending
- 2000-12-18 US US09/739,186 patent/US6448113B2/en not_active Expired - Lifetime
-
2002
- 2002-07-19 US US10/199,538 patent/US6835998B2/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7875954B2 (en) | 2006-12-19 | 2011-01-25 | Renesas Electronics Corporation | Semiconductor chip |
| JP2014160801A (ja) * | 2013-01-25 | 2014-09-04 | Seiko Instruments Inc | 半導体装置 |
| KR20200138791A (ko) * | 2018-05-03 | 2020-12-10 | 에이엠에스 아게 | 기판 관통 비아를 갖는 반도체 디바이스 |
| US11367672B2 (en) | 2018-05-03 | 2022-06-21 | Ams Ag | Semiconductor device with through-substrate via |
| KR102456781B1 (ko) * | 2018-05-03 | 2022-10-21 | 에이엠에스-오스람 아게 | 기판 관통 비아를 갖는 반도체 디바이스 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010063321A (ko) | 2001-07-09 |
| US20020179998A1 (en) | 2002-12-05 |
| US20010005604A1 (en) | 2001-06-28 |
| US6835998B2 (en) | 2004-12-28 |
| US6448113B2 (en) | 2002-09-10 |
| KR100335498B1 (ko) | 2002-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100335498B1 (ko) | 반도체 소자의 퓨즈부 구조 및 그 형성방법 | |
| KR100351050B1 (ko) | 반도체소자의 퓨즈부 형성방법 | |
| USRE46549E1 (en) | Integrated circuit chip having anti-moisture-absorption film at edge thereof and method of forming anti-moisture-absorption film | |
| KR100322543B1 (ko) | 퓨즈부의 흡습 방지 기능이 향상된 반도체 장치 및 그 퓨즈부의 제조방법 | |
| JP4951228B2 (ja) | 段差被覆性を向上させた半導体ウェハー及びその製造方法 | |
| US7977232B2 (en) | Semiconductor wafer including cracking stopper structure and method of forming the same | |
| KR100491232B1 (ko) | 반도체 장치 | |
| JP3902507B2 (ja) | 半導体素子のリペアヒューズ開口方法 | |
| KR100442868B1 (ko) | 반도체 소자의 퓨즈 형성방법 | |
| US20060102942A1 (en) | Ferroelectric memory and method for manufacturing the same | |
| TWI387025B (zh) | 具有熔絲元件之半導體裝置之製造方法 | |
| US6982219B2 (en) | Semiconductor device with fuse box and method for fabricating the same | |
| KR100734251B1 (ko) | 반도체 소자의 퓨즈라인 개구부 형성방법 | |
| US20070102785A1 (en) | Semiconductor device with fuse and method of fabricating the same | |
| KR20000067293A (ko) | 메모리 소자의 퓨즈부 제조방법 | |
| KR20060098448A (ko) | 반도체소자의 퓨즈박스 형성방법 | |
| KR20080013160A (ko) | 금속 퓨즈를 포함하는 반도체 소자 및 그 제조 방법 | |
| KR20040060316A (ko) | 강유전체 메모리 소자의 형성방법 | |
| KR20060072375A (ko) | 반도체 메모리 소자 제조 방법 | |
| KR20080095650A (ko) | 메모리 소자의 제조방법 | |
| KR20010057198A (ko) | 반도체장치의 퓨즈부 형성방법 | |
| KR20090010272A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041004 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050916 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080421 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080519 |