JP3186266B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3186266B2 JP3186266B2 JP32443392A JP32443392A JP3186266B2 JP 3186266 B2 JP3186266 B2 JP 3186266B2 JP 32443392 A JP32443392 A JP 32443392A JP 32443392 A JP32443392 A JP 32443392A JP 3186266 B2 JP3186266 B2 JP 3186266B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring layer
- semiconductor device
- opening
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dicing (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に係り、より
詳しくは半導体基板の一主面上に複数の層間絶縁膜と金
属配線層とを具備する半導体装置のスクライブ・ライン
の構造に関する。
詳しくは半導体基板の一主面上に複数の層間絶縁膜と金
属配線層とを具備する半導体装置のスクライブ・ライン
の構造に関する。
【０００２】
【従来の技術】近年、半導体集積回路装置においては、
素子の高集積、高性能化に伴い、表面段差の低減のため
に、半導体基板上に層間絶縁膜として、高濃度リンガラ
ス（ＰＳＧ）膜やボロン・リンガラス（ＢＰＳＧ）膜が
採用されいる。
素子の高集積、高性能化に伴い、表面段差の低減のため
に、半導体基板上に層間絶縁膜として、高濃度リンガラ
ス（ＰＳＧ）膜やボロン・リンガラス（ＢＰＳＧ）膜が
採用されいる。
【０００３】この種の半導体装置においては、スクライ
ブ・ラインで前記高濃度ＰＳＧ膜もしくはＢＰＳＧ膜が
露出する。既知のように高濃度ＰＳＧ膜もしくはＢＰＳ
Ｇ膜には吸湿性があり、水分を吸うとリン酸が生成さ
れ、これがアルミ配線を侵食し、断線の問題が発生して
いた。
ブ・ラインで前記高濃度ＰＳＧ膜もしくはＢＰＳＧ膜が
露出する。既知のように高濃度ＰＳＧ膜もしくはＢＰＳ
Ｇ膜には吸湿性があり、水分を吸うとリン酸が生成さ
れ、これがアルミ配線を侵食し、断線の問題が発生して
いた。
【０００４】この問題に対し、シリコン窒化膜の耐湿性
を利用して、前記高濃度ＰＳＧ膜もしくはＢＰＳＧ膜の
少なくとも表面および側面がシリコン窒化膜で覆われる
ようにしてなるスクライブ・ラインの構造を有する半導
体装置が開示されている。
を利用して、前記高濃度ＰＳＧ膜もしくはＢＰＳＧ膜の
少なくとも表面および側面がシリコン窒化膜で覆われる
ようにしてなるスクライブ・ラインの構造を有する半導
体装置が開示されている。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置においては、スクライブ・ラインの構造に起
因した以下の問題点がある。
半導体装置においては、スクライブ・ラインの構造に起
因した以下の問題点がある。
【０００６】アルミ多層配線において、各層のアルミ配
線層のエッチング時に、スクライブ・ライン溝内の下層
層間絶縁膜の端にアルミ配線層のサイドウオ−ルとシリ
コン基板のエグレが形成される。ここで、このアルミ配
線層のサイドウオ−ルはシリコン基板との接触部が少な
く、また密着性が悪いため、この工程もしくは後工程に
おいて剥離されてしまい、チップ内に飛散し、アルミ配
線層間の断線やショ−ト等を引き起こす。
線層のエッチング時に、スクライブ・ライン溝内の下層
層間絶縁膜の端にアルミ配線層のサイドウオ−ルとシリ
コン基板のエグレが形成される。ここで、このアルミ配
線層のサイドウオ−ルはシリコン基板との接触部が少な
く、また密着性が悪いため、この工程もしくは後工程に
おいて剥離されてしまい、チップ内に飛散し、アルミ配
線層間の断線やショ−ト等を引き起こす。
【０００７】図８は、この種の半導体装置の製造工程を
示す断面図であり、上層配線層をなすアルミ配線層５ａ
のエッチング時に、スクライブ・ライン上の下層層間絶
縁膜をなすＢＰＳＧ膜３の端にアルミ配線層からなるサ
イドウオ−ル２０とシリコン基板１のエグレ２１が形成
された状態を示す。
示す断面図であり、上層配線層をなすアルミ配線層５ａ
のエッチング時に、スクライブ・ライン上の下層層間絶
縁膜をなすＢＰＳＧ膜３の端にアルミ配線層からなるサ
イドウオ−ル２０とシリコン基板１のエグレ２１が形成
された状態を示す。
【０００８】なお、図中、２はフィ−ルド酸化膜であ
る。
る。
【０００９】前述のように、このアルミ配線層からなる
サイドウオ−ル２０は、この工程もしくは後工程、例え
ばエッチング後のシリコン残査処理エッチングやレジス
ト膜剥離工程中において同時に剥離されてしまい、チッ
プ内に飛散し、アルミ配線層間の断線やショ−ト等を引
き起こし、半導体装置の信頼性および歩留りの上で問題
となっている。
サイドウオ−ル２０は、この工程もしくは後工程、例え
ばエッチング後のシリコン残査処理エッチングやレジス
ト膜剥離工程中において同時に剥離されてしまい、チッ
プ内に飛散し、アルミ配線層間の断線やショ−ト等を引
き起こし、半導体装置の信頼性および歩留りの上で問題
となっている。
【００１０】また、スクライブ・ライン領域内にアライ
メントマーク、バーニヤやモニター素子を挿入する場
合、それらの配置された領域の端部において、前述と同
様の問題が、発生している。
メントマーク、バーニヤやモニター素子を挿入する場
合、それらの配置された領域の端部において、前述と同
様の問題が、発生している。
【００１１】さらに、２層以上のアルミ多配線層を有す
る半導体装置の各アルミ多配線層のエッチングの際に
も、前述と同様の問題が、発生している。
る半導体装置の各アルミ多配線層のエッチングの際に
も、前述と同様の問題が、発生している。
【００１２】そこで、本発明はこのような問題点を解決
するものであり、その目的とするところは、耐湿性を維
持しながら、製造加工程等の影響の受けずらい、高信頼
性と高歩留りを有する半導体装置を提供するところにあ
る。
するものであり、その目的とするところは、耐湿性を維
持しながら、製造加工程等の影響の受けずらい、高信頼
性と高歩留りを有する半導体装置を提供するところにあ
る。
【００１３】
【課題を解決するための手段】本発明の半導体装置は、
チップ領域とスクライブ領域とを有する半導体装置であ
って、半導体基板上に設けられ、前記スクライブ領域内
に開孔部を有する層間絶縁膜と、前記開孔部の側面に配
設された金属膜からなるサイドウオールと、前記サイド
ウオールおよび前記開孔部によって露出した前記半導体
基板を覆う金属配線層と、前記金属配線層を覆うパッシ
ベーション膜と、を含むことを特徴とする。
チップ領域とスクライブ領域とを有する半導体装置であ
って、半導体基板上に設けられ、前記スクライブ領域内
に開孔部を有する層間絶縁膜と、前記開孔部の側面に配
設された金属膜からなるサイドウオールと、前記サイド
ウオールおよび前記開孔部によって露出した前記半導体
基板を覆う金属配線層と、前記金属配線層を覆うパッシ
ベーション膜と、を含むことを特徴とする。
【００１４】また本発明の半導体装置は、チップ領域と
スクライブ領域とを有する半導体装置であって、半導体
基板の上方に設けられた複数の層間絶縁膜と、前記スク
ライブ領域内に前記複数の層間絶縁膜にわたって形成さ
れた開孔部と、前記開孔部内に該開孔部を埋め込むよう
に形成された金属膜と、前記複数の層間絶縁膜と前記金
属膜との上方に設けられ、少なくとも前記開孔部を覆う
金属配線層と、前記金属配線層を覆うパッシベーション
膜と、を含むことを特徴とする。
スクライブ領域とを有する半導体装置であって、半導体
基板の上方に設けられた複数の層間絶縁膜と、前記スク
ライブ領域内に前記複数の層間絶縁膜にわたって形成さ
れた開孔部と、前記開孔部内に該開孔部を埋め込むよう
に形成された金属膜と、前記複数の層間絶縁膜と前記金
属膜との上方に設けられ、少なくとも前記開孔部を覆う
金属配線層と、前記金属配線層を覆うパッシベーション
膜と、を含むことを特徴とする。
【００１５】また本発明の半導体装置は、前記スクライ
ブ領域内に形成された前記開孔部の開孔サイズは、前記
チップ領域内に前記層間絶縁膜に形成された他の開孔部
の開孔サイズと同一であることを特徴とする。
ブ領域内に形成された前記開孔部の開孔サイズは、前記
チップ領域内に前記層間絶縁膜に形成された他の開孔部
の開孔サイズと同一であることを特徴とする。
【００１６】また本発明の半導体装置は、チップ領域と
スクライブ領域とを有する半導体装置であって、半導体
基板の上方に設けられ、前記スクライブ領域内に第１の
開孔部を有する第１の層間絶縁膜と、前記第１の層間絶
縁膜の開孔部を覆う第１の金属配線層と、前記第１の金
属配線層上に配設され、前記スクライブ領域内に第２の
開孔部を有する第２の層間絶縁膜と、前記第２の開孔部
を覆う第２の金属配線層と、前記第２の金属配線層を覆
うパッシベーション膜と、を含み、前記第１および前記
第２の開孔部の開孔サイズが、前記チップ領域内の前記
第１および前記第２の層間絶縁膜に同時に形成された他
の開孔部の開孔サイズと同一であることを特徴とする。
スクライブ領域とを有する半導体装置であって、半導体
基板の上方に設けられ、前記スクライブ領域内に第１の
開孔部を有する第１の層間絶縁膜と、前記第１の層間絶
縁膜の開孔部を覆う第１の金属配線層と、前記第１の金
属配線層上に配設され、前記スクライブ領域内に第２の
開孔部を有する第２の層間絶縁膜と、前記第２の開孔部
を覆う第２の金属配線層と、前記第２の金属配線層を覆
うパッシベーション膜と、を含み、前記第１および前記
第２の開孔部の開孔サイズが、前記チップ領域内の前記
第１および前記第２の層間絶縁膜に同時に形成された他
の開孔部の開孔サイズと同一であることを特徴とする。
【００１７】また本発明の半導体装置は、前記第１の開
孔部内および前記第２の開孔部内には、該第１および第
２の開孔部を埋め込む金属膜が形成されていることを特
徴とする。
孔部内および前記第２の開孔部内には、該第１および第
２の開孔部を埋め込む金属膜が形成されていることを特
徴とする。
【００１８】また本発明の半導体装置は、チップ領域と
スクライブ領域とを有する半導体装置であって、半導体
基板上に設けられ、前記スクライブ領域内に開孔部を有
する層間絶縁膜と、前記開孔部内に該開孔部を埋め込む
ように形成された金属膜と、前記層間絶縁膜と前記金属
膜との上方に設けられ、少なくとも前記開孔部を覆う金
属配線層と、前記金属配線層を覆うパッシベーション膜
と、を含み、前記スクライブ領域内の前記半導体基板内
には不純物拡散層が配設され、前記不純物拡散層は、前
記金属膜と前記金属配線層とを介して、前記チップ領域
内に形成された一定電位を供給する金属配線層に電気的
に接続されていることを特徴とする。
スクライブ領域とを有する半導体装置であって、半導体
基板上に設けられ、前記スクライブ領域内に開孔部を有
する層間絶縁膜と、前記開孔部内に該開孔部を埋め込む
ように形成された金属膜と、前記層間絶縁膜と前記金属
膜との上方に設けられ、少なくとも前記開孔部を覆う金
属配線層と、前記金属配線層を覆うパッシベーション膜
と、を含み、前記スクライブ領域内の前記半導体基板内
には不純物拡散層が配設され、前記不純物拡散層は、前
記金属膜と前記金属配線層とを介して、前記チップ領域
内に形成された一定電位を供給する金属配線層に電気的
に接続されていることを特徴とする。
【００１９】また本発明の半導体装置は、前記層間絶縁
膜と前記第１の層間絶縁膜と前記第２の層間絶縁膜と
は、ＰＳＧ膜及びＢＰＳＧ膜のいずれか一方であること
を特徴とする。
膜と前記第１の層間絶縁膜と前記第２の層間絶縁膜と
は、ＰＳＧ膜及びＢＰＳＧ膜のいずれか一方であること
を特徴とする。
【００２０】
【実施例】以下、本発明の代表的な実施例を図面を用い
て具体的に説明する。
て具体的に説明する。
【００２１】図１は、本発明の一実施例を示す半導体装
置の断面図である。なお、図中、１〜３、５ａは、上記
図８の従来の半導体装置と全く同一のものである。
置の断面図である。なお、図中、１〜３、５ａは、上記
図８の従来の半導体装置と全く同一のものである。
【００２２】図１において、この半導体装置は、フィ−
ルド酸化膜２が形成された半導体基板１の一主面上に、
層間絶縁膜をなすＢＰＳＧ膜３と、アルミ配線層５ａと
を具備し、前記ＢＰＳＧ膜３からなる絶縁膜には開孔部
４が設けられ、その表面および側面が、前記アルミ配線
層５で覆われ、さらに前記アルミ配線層５の直上に配設
されたシリコン窒化膜６からなるパッシベ−ション膜で
覆われるようにしてなるスクライブ・ライン構造を有す
る。
ルド酸化膜２が形成された半導体基板１の一主面上に、
層間絶縁膜をなすＢＰＳＧ膜３と、アルミ配線層５ａと
を具備し、前記ＢＰＳＧ膜３からなる絶縁膜には開孔部
４が設けられ、その表面および側面が、前記アルミ配線
層５で覆われ、さらに前記アルミ配線層５の直上に配設
されたシリコン窒化膜６からなるパッシベ−ション膜で
覆われるようにしてなるスクライブ・ライン構造を有す
る。
【００２３】なお、図中、５ａは前記アルミ配線層５と
同一の層で形成されたチップ内の配線をなすアルミ配線
層である。
同一の層で形成されたチップ内の配線をなすアルミ配線
層である。
【００２４】ここで、ＢＰＳＧ膜３、アルミ配線層５、
５ａ、およびシリコン窒化膜６の膜厚はそれぞれ４００
０〜１００００Å程度、４０００〜１００００Å程度、
および５０００〜１００００Å程度、ＢＰＳＧ膜３中の
Ｂ2Ｏ3およびＰ2Ｏ5濃度は、それぞれ２〜１０モル％程
度および２〜１０モル％程度に設定される。
５ａ、およびシリコン窒化膜６の膜厚はそれぞれ４００
０〜１００００Å程度、４０００〜１００００Å程度、
および５０００〜１００００Å程度、ＢＰＳＧ膜３中の
Ｂ2Ｏ3およびＰ2Ｏ5濃度は、それぞれ２〜１０モル％程
度および２〜１０モル％程度に設定される。
【００２５】次に、図１に示す半導体装置の製造方法の
一実施例を図１を用いて説明する。
一実施例を図１を用いて説明する。
【００２６】従来法により、半導体基板１の一主面上に
フィ−ルド酸化膜２と層間絶縁膜をなすＢＰＳＧ膜３と
を形成後、前記ＢＰＳＧ膜３からなる層間絶縁膜にコン
タクトホ−ル（図１に図示せず。）を形成する。このコ
ンタクトホ−ル形成と同時に、スクライブ・ライン形成
領域の前記ＢＰＳＧ膜３にスリット状の開孔部４を形成
する。
フィ−ルド酸化膜２と層間絶縁膜をなすＢＰＳＧ膜３と
を形成後、前記ＢＰＳＧ膜３からなる層間絶縁膜にコン
タクトホ−ル（図１に図示せず。）を形成する。このコ
ンタクトホ−ル形成と同時に、スクライブ・ライン形成
領域の前記ＢＰＳＧ膜３にスリット状の開孔部４を形成
する。
【００２７】次に、アルミ配線層５ａ形成と同時に、ス
クライブ・ライン形成領域の前記ＢＰＳＧ膜３に設けら
れたスリット状の開孔部４の表面および側面にアルミ配
線層５を形成後、前記アルミ配線層５を覆うようにシリ
コン窒化膜６からなるパッシベ−ション膜を形成する。
クライブ・ライン形成領域の前記ＢＰＳＧ膜３に設けら
れたスリット状の開孔部４の表面および側面にアルミ配
線層５を形成後、前記アルミ配線層５を覆うようにシリ
コン窒化膜６からなるパッシベ−ション膜を形成する。
【００２８】さらに、パッド部（図１に図示せず。）の
開孔と同時にスクライブ・ライン形成領域上の前記ＢＰ
ＳＧ膜３とシリコン窒化膜６をチップ端から２〜２０μ
ｍ程度の位置で選択的に除去し、図１に示す半導体装置
が得られる。
開孔と同時にスクライブ・ライン形成領域上の前記ＢＰ
ＳＧ膜３とシリコン窒化膜６をチップ端から２〜２０μ
ｍ程度の位置で選択的に除去し、図１に示す半導体装置
が得られる。
【００２９】上記実施例の構造および製造方法によれ
ば、チップ内からスクライブ・ライン上まで続くＢＰＳ
Ｇ膜３は、スクライブ・ライン上でアルミ配線層５によ
り終端されており、さらにシリコン窒化膜６により外気
に直接接する部分が全くないように被覆されているた
め、ＢＰＳＧ膜３の吸湿性がシリコン窒化膜６の耐湿性
で阻止される構造となっている。
ば、チップ内からスクライブ・ライン上まで続くＢＰＳ
Ｇ膜３は、スクライブ・ライン上でアルミ配線層５によ
り終端されており、さらにシリコン窒化膜６により外気
に直接接する部分が全くないように被覆されているた
め、ＢＰＳＧ膜３の吸湿性がシリコン窒化膜６の耐湿性
で阻止される構造となっている。
【００３０】さらに、スクライブ・ライン上のＢＰＳＧ
膜３は、コンタクトホ−ルの開孔の際にスリット状に開
孔されるが、その開孔部４の表面および側面にアルミ配
線層５を形成しているため、アルミ配線層５ａのエッチ
ング時に、スクライブ・ライン上のＢＰＳＧ膜３の端に
アルミ配線層のサイドウオ−ルが形成されることがな
い。よって、前述のようなアルミ配線層のサイドウオ−
ルのチップ内への飛散に起因したアルミ配線層間の断線
やショ−ト等の問題は回避できる。
膜３は、コンタクトホ−ルの開孔の際にスリット状に開
孔されるが、その開孔部４の表面および側面にアルミ配
線層５を形成しているため、アルミ配線層５ａのエッチ
ング時に、スクライブ・ライン上のＢＰＳＧ膜３の端に
アルミ配線層のサイドウオ−ルが形成されることがな
い。よって、前述のようなアルミ配線層のサイドウオ−
ルのチップ内への飛散に起因したアルミ配線層間の断線
やショ−ト等の問題は回避できる。
【００３１】その結果、耐湿性を維持しながら、製造加
工程等の影響の受けずらい、高信頼性と高歩留りを有す
る半導体装置が実現できる。
工程等の影響の受けずらい、高信頼性と高歩留りを有す
る半導体装置が実現できる。
【００３２】図９は、本発明の他の一実施例を示す半導
体装置の断面図である。なお、図中、１〜６、５ａは上
記図１の実施例の半導体装置と全く同一のものである。
体装置の断面図である。なお、図中、１〜６、５ａは上
記図１の実施例の半導体装置と全く同一のものである。
【００３３】図９において、この半導体装置は、上記図
１の実施例の半導体装置において、スクライブ・ライン
領域内にアライメントマーク、バーニヤやモニター素子
を挿入する場合の一実施例を示し、チップ領域３０とス
クライブ領域３１から構成され、このスクライブ領域３
１内にはアライメントマーク、バーニヤおよびモニター
素子を形成した一領域３２が配置されている。
１の実施例の半導体装置において、スクライブ・ライン
領域内にアライメントマーク、バーニヤやモニター素子
を挿入する場合の一実施例を示し、チップ領域３０とス
クライブ領域３１から構成され、このスクライブ領域３
１内にはアライメントマーク、バーニヤおよびモニター
素子を形成した一領域３２が配置されている。
【００３４】ここで、チップ領域３０とスクライブ領域
３１との接続領域の構造は、上記図１の実施例の半導体
装置と全く同一である。また、アルミ配線層５と前記一
領域３２との間の少なくともパッシベ−ション膜をなす
シリコン窒化膜にはスリット状の開孔部３３が設けられ
ている。
３１との接続領域の構造は、上記図１の実施例の半導体
装置と全く同一である。また、アルミ配線層５と前記一
領域３２との間の少なくともパッシベ−ション膜をなす
シリコン窒化膜にはスリット状の開孔部３３が設けられ
ている。
【００３５】上記実施例の構造によれば、アライメント
マーク、バーニヤおよびモニター素子は、ＢＰＳＧ膜３
もしくはシリコン窒化膜６で被覆されているため、上記
図１の実施例の半導体装置の効果に加え、前述のような
アルミ配線層のサイドウオ−ルのチップ内への飛散に起
因したアルミ配線層間の断線やショ−ト等の問題は回避
できる。
マーク、バーニヤおよびモニター素子は、ＢＰＳＧ膜３
もしくはシリコン窒化膜６で被覆されているため、上記
図１の実施例の半導体装置の効果に加え、前述のような
アルミ配線層のサイドウオ−ルのチップ内への飛散に起
因したアルミ配線層間の断線やショ−ト等の問題は回避
できる。
【００３６】また、前記アルミ配線層５と前記一領域３
２との間の少なくともパッシベ−ション膜をなすシリコ
ン窒化膜にはスリット状の開孔部３３が設けられている
ため、ダイシング時にスクライブ端部でクラックが発生
しても、それがチップ内に波及することを防止できる。
２との間の少なくともパッシベ−ション膜をなすシリコ
ン窒化膜にはスリット状の開孔部３３が設けられている
ため、ダイシング時にスクライブ端部でクラックが発生
しても、それがチップ内に波及することを防止できる。
【００３７】なお、図９において、スリット状の開孔部
３３はシリコン窒化膜にのみ設けたが、それに変えて、
シリコン窒化膜６およびＢＰＳＧ膜３を完全に除去した
構造とすることによって、その効果はより大きくなる。
３３はシリコン窒化膜にのみ設けたが、それに変えて、
シリコン窒化膜６およびＢＰＳＧ膜３を完全に除去した
構造とすることによって、その効果はより大きくなる。
【００３８】図２は、本発明の他の一実施例を示す半導
体装置の断面図である。なお、図中、１〜６、５ａは上
記図１の実施例の半導体装置と全く同一のものである。
体装置の断面図である。なお、図中、１〜６、５ａは上
記図１の実施例の半導体装置と全く同一のものである。
【００３９】図２において、この半導体装置は、フィ−
ルド酸化膜２が形成された半導体基板１の一主面上に、
層間絶縁膜をなすＢＰＳＧ膜３とアルミ配線層５ａとを
具備し、前記ＢＰＳＧ膜３からなる絶縁膜には開孔部４
が設けられ、前記ＢＰＳＧ膜３の開孔部４の側面に窒化
チタン膜もしくは窒化タングステン膜等から選ばれてな
るバリヤメタル膜７とタングステン膜８からなるサイド
ウオールを有し、前記サイドウオールおよび前記ＢＰＳ
Ｇ膜３の表面および側面が、前記アルミ配線層５で覆わ
れ、さらに前記アルミ配線層５の直上に配設されたシリ
コン窒化膜６からなるパッシベ−ション膜で覆われるよ
うにしてなるスクライブ・ライン構造を有する。
ルド酸化膜２が形成された半導体基板１の一主面上に、
層間絶縁膜をなすＢＰＳＧ膜３とアルミ配線層５ａとを
具備し、前記ＢＰＳＧ膜３からなる絶縁膜には開孔部４
が設けられ、前記ＢＰＳＧ膜３の開孔部４の側面に窒化
チタン膜もしくは窒化タングステン膜等から選ばれてな
るバリヤメタル膜７とタングステン膜８からなるサイド
ウオールを有し、前記サイドウオールおよび前記ＢＰＳ
Ｇ膜３の表面および側面が、前記アルミ配線層５で覆わ
れ、さらに前記アルミ配線層５の直上に配設されたシリ
コン窒化膜６からなるパッシベ−ション膜で覆われるよ
うにしてなるスクライブ・ライン構造を有する。
【００４０】なお、上記図２の実施例において、配線特
性の改善のために、バリヤメタル膜７に変えて、チタン
膜と窒化チタン膜の積層構造としても良い。
性の改善のために、バリヤメタル膜７に変えて、チタン
膜と窒化チタン膜の積層構造としても良い。
【００４１】次に、図２に示す半導体装置の製造方法の
一実施例を図２を用いて説明する。
一実施例を図２を用いて説明する。
【００４２】従来法により、半導体基板１の一主面上に
フィ−ルド酸化膜２と第１の層間絶縁膜をなすＢＰＳＧ
膜３とを形成後、前記ＢＰＳＧ膜３にコンタクトホ−ル
（図２に図示せず。）を形成する。このコンタクトホ−
ル形成と同時に、スクライブ・ライン形成領域の前記Ｂ
ＰＳＧ膜３にスリット状の開孔部４を形成する。
フィ−ルド酸化膜２と第１の層間絶縁膜をなすＢＰＳＧ
膜３とを形成後、前記ＢＰＳＧ膜３にコンタクトホ−ル
（図２に図示せず。）を形成する。このコンタクトホ−
ル形成と同時に、スクライブ・ライン形成領域の前記Ｂ
ＰＳＧ膜３にスリット状の開孔部４を形成する。
【００４３】次に、窒化チタンもしくは窒化タングステ
ン等から選ばれてなるバリヤメタル膜７を２００〜１０
００Å程度とタングステン膜８を４０００〜８０００Å
程度とをそれぞれ堆積後、エッチバック法により、スク
ライブ・ライン溝形成領域の前記ＢＰＳＧ膜３に設けら
れたスリット状の開孔部４の側面にバリヤメタル膜７と
タングステン膜８からなるサイドウオールを形成する。
続いて、アルミ配線層５ａ形成と同時に、前記サイドウ
オールおよび前記ＢＰＳＧ膜３の表面および側面にアル
ミ配線層５を形成後、前記アルミ配線層５を覆うように
シリコン窒化膜６を形成する。
ン等から選ばれてなるバリヤメタル膜７を２００〜１０
００Å程度とタングステン膜８を４０００〜８０００Å
程度とをそれぞれ堆積後、エッチバック法により、スク
ライブ・ライン溝形成領域の前記ＢＰＳＧ膜３に設けら
れたスリット状の開孔部４の側面にバリヤメタル膜７と
タングステン膜８からなるサイドウオールを形成する。
続いて、アルミ配線層５ａ形成と同時に、前記サイドウ
オールおよび前記ＢＰＳＧ膜３の表面および側面にアル
ミ配線層５を形成後、前記アルミ配線層５を覆うように
シリコン窒化膜６を形成する。
【００４４】さらに、パッド部（図１に図示せず。）の
開孔と同時にスクライブ・ライン溝形成領域上の前記Ｂ
ＰＳＧ膜３とシリコン窒化膜６をチップ端から２〜２０
μｍ程度の位置で選択的に除去し、図２に示す半導体装
置が得られる。
開孔と同時にスクライブ・ライン溝形成領域上の前記Ｂ
ＰＳＧ膜３とシリコン窒化膜６をチップ端から２〜２０
μｍ程度の位置で選択的に除去し、図２に示す半導体装
置が得られる。
【００４５】上記実施例の構造および製造方法によれ
ば、上記図１の実施例の半導体装置と同一の効果を有す
るとともに、スクライブ・ライン溝の段差が低減されて
いるため、パッシベ−ション膜のフォトエッチングの際
に、段差部にレジスト膜が溜り、レジスト膜膜厚が平坦
部に比較して厚くなり、スクライブ・ライン溝にパッシ
ベ−ション膜残りが発生することはない。
ば、上記図１の実施例の半導体装置と同一の効果を有す
るとともに、スクライブ・ライン溝の段差が低減されて
いるため、パッシベ−ション膜のフォトエッチングの際
に、段差部にレジスト膜が溜り、レジスト膜膜厚が平坦
部に比較して厚くなり、スクライブ・ライン溝にパッシ
ベ−ション膜残りが発生することはない。
【００４６】図３は、本発明の他の一実施例を示す半導
体装置の断面図である。なお、図中、１〜６、５ａは上
記図１の実施例の半導体装置と全く同一のものである。
体装置の断面図である。なお、図中、１〜６、５ａは上
記図１の実施例の半導体装置と全く同一のものである。
【００４７】図３において、この半導体装置は、フィ−
ルド酸化膜２が形成された半導体基板１の一主面上に、
層間絶縁膜をなすＢＰＳＧ膜３と、アルミ配線層５ａと
を具備し、前記ＢＰＳＧ膜３からなる絶縁膜には、チッ
プ内の開孔部（図３に図示せず。）と開孔サイズが同一
で、同時に形成された開孔部４が設けられ、前記開孔部
４内には窒化チタン膜もしくは窒化タングステン膜等か
ら選ばれてなるバリヤメタル膜９とタングステン膜１０
からなる金属層が埋め込まれている。ここで、チップ内
の開孔部は、すべて開孔サイズが同一であり、開孔サイ
ズが１μｍ程度以下であることが好ましい。さらに、そ
の表面が、アルミ配線層５で覆われ、さらに前記アルミ
配線層５の直上に配設されたシリコン窒化膜６からなる
パッシベ−ション膜で覆われるようにしてなるスクライ
ブ・ライン構造を有する。
ルド酸化膜２が形成された半導体基板１の一主面上に、
層間絶縁膜をなすＢＰＳＧ膜３と、アルミ配線層５ａと
を具備し、前記ＢＰＳＧ膜３からなる絶縁膜には、チッ
プ内の開孔部（図３に図示せず。）と開孔サイズが同一
で、同時に形成された開孔部４が設けられ、前記開孔部
４内には窒化チタン膜もしくは窒化タングステン膜等か
ら選ばれてなるバリヤメタル膜９とタングステン膜１０
からなる金属層が埋め込まれている。ここで、チップ内
の開孔部は、すべて開孔サイズが同一であり、開孔サイ
ズが１μｍ程度以下であることが好ましい。さらに、そ
の表面が、アルミ配線層５で覆われ、さらに前記アルミ
配線層５の直上に配設されたシリコン窒化膜６からなる
パッシベ−ション膜で覆われるようにしてなるスクライ
ブ・ライン構造を有する。
【００４８】ここで、上記図２の実施例において、配線
特性の改善のために、バリヤメタル膜７に変えて、チタ
ン膜等と窒化チタン膜もしくは窒化タングステン膜の積
層構造としても良い。
特性の改善のために、バリヤメタル膜７に変えて、チタ
ン膜等と窒化チタン膜もしくは窒化タングステン膜の積
層構造としても良い。
【００４９】なお、図３に示す半導体装置は図２の実施
例と同様の製造方法によって実現できる。
例と同様の製造方法によって実現できる。
【００５０】上記実施例の構造および製造方法によれ
ば、上記図１および図２の実施例の半導体装置と同一の
効果を有するとともに、図２の実施例に比較し、スクラ
イブ・ライン溝の占有面積を低減することができるた
め、半導体装置の縮小化が実現可能となる。
ば、上記図１および図２の実施例の半導体装置と同一の
効果を有するとともに、図２の実施例に比較し、スクラ
イブ・ライン溝の占有面積を低減することができるた
め、半導体装置の縮小化が実現可能となる。
【００５１】また、チップ内の開孔部は、すべて開孔サ
イズが同一であり、前記ＢＰＳＧ膜３からなる絶縁膜に
は、チップ内と同一サイズで、同時に形成された開孔部
４が設けられているため、加工性が良いため、高歩留ま
りの半導体装置が得られる。
イズが同一であり、前記ＢＰＳＧ膜３からなる絶縁膜に
は、チップ内と同一サイズで、同時に形成された開孔部
４が設けられているため、加工性が良いため、高歩留ま
りの半導体装置が得られる。
【００５２】図４は、本発明をアルミ２層配線を有する
半導体装置に適用した場合の一実施例を示す半導体装置
の断面図である。なお、図中、１〜６、９、１０、５ａ
は上記図３の実施例の半導体装置と全く同一のものであ
る。
半導体装置に適用した場合の一実施例を示す半導体装置
の断面図である。なお、図中、１〜６、９、１０、５ａ
は上記図３の実施例の半導体装置と全く同一のものであ
る。
【００５３】図４において、この半導体装置は、フィ−
ルド酸化膜２が形成された半導体基板１の一主面上に第
１の層間絶縁膜をなすＢＰＳＧ膜３と、１層目のアルミ
配線層５ａと、１層目のアルミ配線層５ａと２層目のア
ルミ配線層１５ａとの層間絶縁膜をなすシリコン酸化膜
１１と、２層目のアルミ配線層１５ａを具備し、前記Ｂ
ＰＳＧ膜３からなる絶縁膜にはチップ内に同時に形成さ
れた開孔サイズが同一である開孔部４が設けられ、前記
開孔部４内には窒化チタンもしくは窒化タングステン等
から選ばれてなるバリヤメタル膜９とタングステン膜１
０からなる金属層が埋め込まれている。また、その表面
が、アルミ配線層５で覆われ、さらに前記アルミ配線層
５の直上に配設された層間絶縁膜をなすシリコン酸化膜
１１と、パッシベ−ション膜をなすシリコン窒化膜６と
からなる積層膜で覆われるようにしてなるスクライブ・
ライン構造を有する。
ルド酸化膜２が形成された半導体基板１の一主面上に第
１の層間絶縁膜をなすＢＰＳＧ膜３と、１層目のアルミ
配線層５ａと、１層目のアルミ配線層５ａと２層目のア
ルミ配線層１５ａとの層間絶縁膜をなすシリコン酸化膜
１１と、２層目のアルミ配線層１５ａを具備し、前記Ｂ
ＰＳＧ膜３からなる絶縁膜にはチップ内に同時に形成さ
れた開孔サイズが同一である開孔部４が設けられ、前記
開孔部４内には窒化チタンもしくは窒化タングステン等
から選ばれてなるバリヤメタル膜９とタングステン膜１
０からなる金属層が埋め込まれている。また、その表面
が、アルミ配線層５で覆われ、さらに前記アルミ配線層
５の直上に配設された層間絶縁膜をなすシリコン酸化膜
１１と、パッシベ−ション膜をなすシリコン窒化膜６と
からなる積層膜で覆われるようにしてなるスクライブ・
ライン構造を有する。
【００５４】なお、図４に示す半導体装置は図２および
図３の実施例と同様の製造方法と従来の製造方法との組
合せによって実現できる。
図３の実施例と同様の製造方法と従来の製造方法との組
合せによって実現できる。
【００５５】上記実施例の構造および製造方法によれ
ば、アルミ２層配線を有する半導体装置においても、上
記図１、図２および図３の実施例の半導体装置と同一の
効果を有する。
ば、アルミ２層配線を有する半導体装置においても、上
記図１、図２および図３の実施例の半導体装置と同一の
効果を有する。
【００５６】図５は、本発明の他の一実施例を示す半導
体装置の断面図である。なお、図中、１〜３、６、１
１、５ａ、１５ａは上記図４の実施例の半導体装置と全
く同一のものである。
体装置の断面図である。なお、図中、１〜３、６、１
１、５ａ、１５ａは上記図４の実施例の半導体装置と全
く同一のものである。
【００５７】図５において、この半導体装置は、半導体
基板１の一主面上に第１の層間絶縁膜をなすＢＰＳＧ膜
３と、１層目のアルミ配線層５ａと２層目のアルミ配線
層１５ａとの層間絶縁膜をなすシリコン酸化膜１１と、
前記アルミ２層配線層とを具備し、前記ＢＰＳＧ膜３と
シリコン酸化膜１１の積層からなる絶縁膜にはチップ内
のビアホ−ル（図５に図示せず。）とに同時に形成され
た開孔サイズが同一である開孔部１２が設けられ、前記
開孔部１２内には窒化チタン膜もしくは窒化タングステ
ン膜等から選ばれてなるバリヤメタル膜１３とタングス
テン膜１４からなる金属層が埋め込まれている。ここ
で、チップ内の開孔部は、すべて開孔サイズが同一であ
り、開孔サイズが１μｍ程度以下であることが好まし
い。また、その表面が、チップ内の配線をなす２層目の
アルミ配線層１５ａと同一の層で同時に形成されたアル
ミ配線層１５で覆われ、さらに前記アルミ配線層１５の
直上に配設されたパッシベ−ション膜をなすシリコン窒
化膜６で覆われるようにしてなるスクライブ・ライン構
造を有する。
基板１の一主面上に第１の層間絶縁膜をなすＢＰＳＧ膜
３と、１層目のアルミ配線層５ａと２層目のアルミ配線
層１５ａとの層間絶縁膜をなすシリコン酸化膜１１と、
前記アルミ２層配線層とを具備し、前記ＢＰＳＧ膜３と
シリコン酸化膜１１の積層からなる絶縁膜にはチップ内
のビアホ−ル（図５に図示せず。）とに同時に形成され
た開孔サイズが同一である開孔部１２が設けられ、前記
開孔部１２内には窒化チタン膜もしくは窒化タングステ
ン膜等から選ばれてなるバリヤメタル膜１３とタングス
テン膜１４からなる金属層が埋め込まれている。ここ
で、チップ内の開孔部は、すべて開孔サイズが同一であ
り、開孔サイズが１μｍ程度以下であることが好まし
い。また、その表面が、チップ内の配線をなす２層目の
アルミ配線層１５ａと同一の層で同時に形成されたアル
ミ配線層１５で覆われ、さらに前記アルミ配線層１５の
直上に配設されたパッシベ−ション膜をなすシリコン窒
化膜６で覆われるようにしてなるスクライブ・ライン構
造を有する。
【００５８】次に、図５に示す半導体装置の製造方法の
一実施例を図５を用いて説明する。
一実施例を図５を用いて説明する。
【００５９】従来法により、半導体基板１の一主面上に
フィ−ルド酸化膜２と第１の層間絶縁膜をなすＢＰＳＧ
膜３とを形成後、前記ＢＰＳＧ膜３にコンタクトホ−ル
（図１に図示せず。）を形成する。この際前記ＢＰＳＧ
膜３にスクライブ・ライン溝の開孔はしない。
フィ−ルド酸化膜２と第１の層間絶縁膜をなすＢＰＳＧ
膜３とを形成後、前記ＢＰＳＧ膜３にコンタクトホ−ル
（図１に図示せず。）を形成する。この際前記ＢＰＳＧ
膜３にスクライブ・ライン溝の開孔はしない。
【００６０】次に、１層目のアルミ配線層５ａとアルミ
配線層間絶縁膜をなすシリコン酸化膜１１を形成後、前
記シリコン酸化膜１１にビアホ−ル（図５に図示せ
ず。）を形成する。このビアホ−ルの開孔の際、前記Ｂ
ＰＳＧ膜３と前記シリコン酸化膜１１の積層からなる絶
縁膜にチップ内のビアホ−ルと開孔サイズが同一である
スリット状の開孔部１２を形成する。
配線層間絶縁膜をなすシリコン酸化膜１１を形成後、前
記シリコン酸化膜１１にビアホ−ル（図５に図示せ
ず。）を形成する。このビアホ−ルの開孔の際、前記Ｂ
ＰＳＧ膜３と前記シリコン酸化膜１１の積層からなる絶
縁膜にチップ内のビアホ−ルと開孔サイズが同一である
スリット状の開孔部１２を形成する。
【００６１】さらに、窒化チタンもしくは窒化タングス
テン等から選ばれてなるバリヤメタル膜１３を２００〜
１０００Å程度とタングステン膜１４を４０００〜８０
００Å程度とをそれぞれ堆積後、エッチバック法によ
り、スクライブ・ライン形成領域の前記絶縁膜に設けら
れたスリット状の開孔部１２のにバリヤメタル膜７とタ
ングステン膜８を埋め込む。続いて、アルミ配線層１５
ａ形成と同時に、前記バリヤメタル膜７とタングステン
膜８および前記ＢＰＳＧ膜３の表面および側面にアルミ
配線層１５を形成後、前記アルミ配線層５を覆うように
シリコン窒化膜６を形成する。
テン等から選ばれてなるバリヤメタル膜１３を２００〜
１０００Å程度とタングステン膜１４を４０００〜８０
００Å程度とをそれぞれ堆積後、エッチバック法によ
り、スクライブ・ライン形成領域の前記絶縁膜に設けら
れたスリット状の開孔部１２のにバリヤメタル膜７とタ
ングステン膜８を埋め込む。続いて、アルミ配線層１５
ａ形成と同時に、前記バリヤメタル膜７とタングステン
膜８および前記ＢＰＳＧ膜３の表面および側面にアルミ
配線層１５を形成後、前記アルミ配線層５を覆うように
シリコン窒化膜６を形成する。
【００６２】さらに、パッド部（図５に図示せず。）の
開孔と同時にスクライブ・ライン溝形成領域上の前記Ｂ
ＰＳＧ膜３と前記シリコン酸化膜１１の積層からなる絶
縁膜とシリコン窒化膜６をチップ端から２〜２０μｍ程
度の位置で選択的に除去し、図５に示す半導体装置が得
られる。
開孔と同時にスクライブ・ライン溝形成領域上の前記Ｂ
ＰＳＧ膜３と前記シリコン酸化膜１１の積層からなる絶
縁膜とシリコン窒化膜６をチップ端から２〜２０μｍ程
度の位置で選択的に除去し、図５に示す半導体装置が得
られる。
【００６３】上記実施例の構造および製造方法によれ
ば、スクライブ・ライン上でチップ側のＢＰＳＧ膜３
は、２層目のアルミ配線層１５およびシリコン窒化膜６
により外気に直接接する部分が全くないように被覆され
ているため、ＢＰＳＧ膜３の吸湿性がシリコン窒化膜７
の耐湿性で阻止される構造となっている。
ば、スクライブ・ライン上でチップ側のＢＰＳＧ膜３
は、２層目のアルミ配線層１５およびシリコン窒化膜６
により外気に直接接する部分が全くないように被覆され
ているため、ＢＰＳＧ膜３の吸湿性がシリコン窒化膜７
の耐湿性で阻止される構造となっている。
【００６４】さらに、スクライブ・ライン上のＢＰＳＧ
膜３は、コンタクトホ−ルの開孔の際に開孔しないた
め、１層目のアルミ配線層４ａのエッチング時に、スク
ライブ・ライン溝上のＢＰＳＧ膜３の端に１層目のアル
ミ配線層のサイドウオ−ルが形成されることがない。
膜３は、コンタクトホ−ルの開孔の際に開孔しないた
め、１層目のアルミ配線層４ａのエッチング時に、スク
ライブ・ライン溝上のＢＰＳＧ膜３の端に１層目のアル
ミ配線層のサイドウオ−ルが形成されることがない。
【００６５】また、スクライブ・ライン上の前記ＢＰＳ
Ｇ膜３と前記シリコン酸化膜１１の積層からなる絶縁膜
は、ビアホ−ルの開孔の際にスリット状に開孔される
が、その開孔部１２の表面および側面にアルミ配線層１
５を形成しているため、アルミ配線層１５ａのエッチン
グ時に、スクライブ・ライン上の前記絶縁膜の端にアル
ミ配線層のサイドウオ−ルが形成されることがない。よ
って、前述のようなアルミ配線層のサイドウオ−ルのチ
ップ内への飛散に起因したアルミ配線層間の断線やショ
−ト等の問題は回避できる。
Ｇ膜３と前記シリコン酸化膜１１の積層からなる絶縁膜
は、ビアホ−ルの開孔の際にスリット状に開孔される
が、その開孔部１２の表面および側面にアルミ配線層１
５を形成しているため、アルミ配線層１５ａのエッチン
グ時に、スクライブ・ライン上の前記絶縁膜の端にアル
ミ配線層のサイドウオ−ルが形成されることがない。よ
って、前述のようなアルミ配線層のサイドウオ−ルのチ
ップ内への飛散に起因したアルミ配線層間の断線やショ
−ト等の問題は回避できる。
【００６６】その結果、耐湿性を維持しながら、製造加
工程等の影響の受けずらい、高信頼性と高歩留りを有す
る半導体装置が実現できる。
工程等の影響の受けずらい、高信頼性と高歩留りを有す
る半導体装置が実現できる。
【００６７】図６は、本発明の他の一実施例を示す半導
体装置の断面図である。なお、図中、１〜６、９〜１
１、１５、５ａ、１５ａは上記図１の実施例の半導体装
置と全く同一のものである。
体装置の断面図である。なお、図中、１〜６、９〜１
１、１５、５ａ、１５ａは上記図１の実施例の半導体装
置と全く同一のものである。
【００６８】図６において、この半導体装置は、半導体
基板１の一主面上に第１の層間絶縁膜をなすＢＰＳＧ膜
３と、１層目のアルミ配線層５ａと２層目のアルミ配線
層１５ａとの層間絶縁膜をなすシリコン酸化膜１１と、
前記アルミ２層配線層とを具備し、前記ＢＰＳＧ膜３に
はチップ内のコンタクトホ−ルと（図示せず。）同時に
形成され開孔サイズが同一である開孔部４が設けられ、
前記開孔部４内には窒化チタン膜もしくは窒化タングス
テン膜等から選ばれてなるバリヤメタル膜９とタングス
テン膜１０からなる金属層が埋め込まれている。また、
その表面が、アルミ配線層５および前記１層目のアルミ
配線層５上の前記層間絶縁膜をなすシリコン酸化膜１１
で覆われ、さらに、前記１層目のアルミ配線層５直上の
前記シリコン酸化膜１１にはチップ内のビアホ−ルと
（図示せず。）同時に形成され開孔サイズが同一である
開孔部１６が設けられ、前記開孔部１６内にはタングス
テン膜１７かが埋め込まれている。また、その表面が、
前記２層目のアルミ配線層１５および前記２層目のアル
ミ配線層１５直上のパッシベ−ション膜をなすシリコン
窒化膜６で覆われるようにしてなるスクライブ・ライン
構造を有する。
基板１の一主面上に第１の層間絶縁膜をなすＢＰＳＧ膜
３と、１層目のアルミ配線層５ａと２層目のアルミ配線
層１５ａとの層間絶縁膜をなすシリコン酸化膜１１と、
前記アルミ２層配線層とを具備し、前記ＢＰＳＧ膜３に
はチップ内のコンタクトホ−ルと（図示せず。）同時に
形成され開孔サイズが同一である開孔部４が設けられ、
前記開孔部４内には窒化チタン膜もしくは窒化タングス
テン膜等から選ばれてなるバリヤメタル膜９とタングス
テン膜１０からなる金属層が埋め込まれている。また、
その表面が、アルミ配線層５および前記１層目のアルミ
配線層５上の前記層間絶縁膜をなすシリコン酸化膜１１
で覆われ、さらに、前記１層目のアルミ配線層５直上の
前記シリコン酸化膜１１にはチップ内のビアホ−ルと
（図示せず。）同時に形成され開孔サイズが同一である
開孔部１６が設けられ、前記開孔部１６内にはタングス
テン膜１７かが埋め込まれている。また、その表面が、
前記２層目のアルミ配線層１５および前記２層目のアル
ミ配線層１５直上のパッシベ−ション膜をなすシリコン
窒化膜６で覆われるようにしてなるスクライブ・ライン
構造を有する。
【００６９】なお、図６に示す半導体装置は前述の実施
例の製造方法を応用することにより実現できる。
例の製造方法を応用することにより実現できる。
【００７０】上記実施例の構造および製造方法によれ
ば、アルミ２層配線を有する半導体装置においても、上
記実施例の半導体装置と同一の効果を有するとともに、
上記図５に示す実施例の半導体装置に比較し加工性が良
いため、高歩留りの半導体装置が得られる。
ば、アルミ２層配線を有する半導体装置においても、上
記実施例の半導体装置と同一の効果を有するとともに、
上記図５に示す実施例の半導体装置に比較し加工性が良
いため、高歩留りの半導体装置が得られる。
【００７１】図７は、本発明の他の一実施例を示す半導
体装置の断面図である。なお、図中、符号は上記図３の
実施例の半導体装置と全く同一のものである。
体装置の断面図である。なお、図中、符号は上記図３の
実施例の半導体装置と全く同一のものである。
【００７２】図７において、この半導体装置は、上記図
３の実施例と同一の構成に加え、スクライブ領域の半導
体基板１内の一領域には拡散層１７が設けられ、それが
バリヤメタル膜９とタングステン膜１０およびアルミ配
線層５を介し、例えば電源電位もしくは接地電位等の一
定電位を有するチップ内の金属配線層に接続されてい
る。
３の実施例と同一の構成に加え、スクライブ領域の半導
体基板１内の一領域には拡散層１７が設けられ、それが
バリヤメタル膜９とタングステン膜１０およびアルミ配
線層５を介し、例えば電源電位もしくは接地電位等の一
定電位を有するチップ内の金属配線層に接続されてい
る。
【００７３】上記実施例の構造によれば、前述の半導体
装置と同一の効果に加え、スクライブ・ラインを一定電
位に保持することができるため、外部ノイズ等の外乱か
らチップ内素子を遮蔽することができ、そのチップ内素
子への影響やナトルウムイオン等の妨害不純物のチップ
内への侵入等を防止することができるため、高信頼性を
有する半導体装置が実現できる。
装置と同一の効果に加え、スクライブ・ラインを一定電
位に保持することができるため、外部ノイズ等の外乱か
らチップ内素子を遮蔽することができ、そのチップ内素
子への影響やナトルウムイオン等の妨害不純物のチップ
内への侵入等を防止することができるため、高信頼性を
有する半導体装置が実現できる。
【００７４】ところで、上述の実施例においては、スク
ライブ・ライン上のパッシベ−ション膜の開孔部におい
て、そのパッシベ−ション膜が、それ以下の層間絶縁膜
を完全に覆わない構造の場合について述べたが、それに
変えて、そのパッシベ−ション膜が、それ以下の層間絶
縁膜を完全に覆う構造としても良い。
ライブ・ライン上のパッシベ−ション膜の開孔部におい
て、そのパッシベ−ション膜が、それ以下の層間絶縁膜
を完全に覆わない構造の場合について述べたが、それに
変えて、そのパッシベ−ション膜が、それ以下の層間絶
縁膜を完全に覆う構造としても良い。
【００７５】なお、上記実施例は、パッシベ−ション膜
としてシリコン窒化膜を用いた場合について述べたが、
それに代えて少なくともシリコン窒化膜を含む積層膜か
ら選ばれてなるパッシベ−ション膜を用いた場合につい
ても本発明は効果を発揮する。
としてシリコン窒化膜を用いた場合について述べたが、
それに代えて少なくともシリコン窒化膜を含む積層膜か
ら選ばれてなるパッシベ−ション膜を用いた場合につい
ても本発明は効果を発揮する。
【００７６】また、上記実施例は、層間絶縁膜膜が、Ｂ
ＰＳＧ膜を用いた場合について述べたが、それに代えて
少なくとも高濃度ＰＳＧ膜もしくは、ＢＰＳＧ膜を含む
層間絶縁膜を用いた場合についても本発明は効果であ
る。
ＰＳＧ膜を用いた場合について述べたが、それに代えて
少なくとも高濃度ＰＳＧ膜もしくは、ＢＰＳＧ膜を含む
層間絶縁膜を用いた場合についても本発明は効果であ
る。
【００７７】さらに、上記実施例は、アルミ２層配線層
を有する半導体装置の場合について述べたが、それに代
えてアルミ３層配線層以上もしくはアルミ配線層以外の
２層以上の金属配線層を有する半導体装置の場合につい
ても本発明は効果を発揮する。
を有する半導体装置の場合について述べたが、それに代
えてアルミ３層配線層以上もしくはアルミ配線層以外の
２層以上の金属配線層を有する半導体装置の場合につい
ても本発明は効果を発揮する。
【００７８】以上、本発明を実施例に基いて説明した
が、本発明は上記実施例に限定されることなく、その要
旨を逸しない範囲で種々変更が可能であることは言うま
でもない。
が、本発明は上記実施例に限定されることなく、その要
旨を逸しない範囲で種々変更が可能であることは言うま
でもない。
【００７９】
【発明の効果】以上述べたように、本発明の半導体装置
によれば、少なくともスクライブ・ライン上でチップ側
の層間絶縁膜は、金属配線層およびシリコン窒化膜によ
り外気に直接接する部分が全くないように被覆されてい
るため、耐湿性がある構造となっている。
によれば、少なくともスクライブ・ライン上でチップ側
の層間絶縁膜は、金属配線層およびシリコン窒化膜によ
り外気に直接接する部分が全くないように被覆されてい
るため、耐湿性がある構造となっている。
【００８０】さらに、スクライブ・ライン上の層間絶縁
膜の表面および側面が金属配線層で覆われているため、
金属配線層のエッチング時にも、スクライブ・ライン溝
上の前記層間絶縁膜の端に金属配線層のサイドウオ−ル
が形成されることがないため、金属配線層間の断線やシ
ョ−ト等の問題は回避できる。
膜の表面および側面が金属配線層で覆われているため、
金属配線層のエッチング時にも、スクライブ・ライン溝
上の前記層間絶縁膜の端に金属配線層のサイドウオ−ル
が形成されることがないため、金属配線層間の断線やシ
ョ−ト等の問題は回避できる。
【００８１】その結果、耐湿性を維持しながら、製造加
工程等の影響の受けずらい、高信頼性と高歩留りを有す
る半導体装置が実現できる。
工程等の影響の受けずらい、高信頼性と高歩留りを有す
る半導体装置が実現できる。
【図１】 本発明の半導体装置の一実施例を示す断面図
である。
である。
【図２】 本発明の半導体装置の他の一実施例を示す断
面図である。
面図である。
【図３】 本発明の半導体装置の他の一実施例を示す断
面図である。
面図である。
【図４】 本発明の半導体装置の他の一実施例を示す断
面図である。
面図である。
【図５】 本発明の半導体装置の他の一実施例を示す断
面図である。
面図である。
【図６】 本発明の半導体装置の他の一実施例を示す断
面図である。
面図である。
【図７】 本発明の半導体装置の他の一実施例を示す断
面図である。
面図である。
【図８】 従来の半導体装置の製造工程を示す断面図で
ある。
ある。
【図９】 本発明の半導体装置の他の一実施例を示す断
面図である。
面図である。
１ シリコン基板 ２ フィ−ルド酸化膜 ３ ＢＰＳＧ膜 ４ ＢＰＳＧ膜の開孔部 ５、５ａ、１５、１５ａ アルミ配線層 ６ シリコン窒化膜 ７、９、１３ バリヤメタル膜 ８ タングステン膜からなるサイドウオール １０、１４、１７ タングステン膜 １１ 二酸化シリコン膜 １２ ＢＰＳＧ膜と二酸化シリコン膜の開孔部 １６ 二酸化シリコン膜の開孔部 １７ 拡散層 ２０ アルミ配線層のサイドウオ−ル ２１ シリコン基板のエグレ ３０ チップ領域 ３１ スクライブ領域 ３２ アライメントマーク、バーニヤおよびモニター素
子を形成した一領域 ３３ シリコン窒化膜の開孔部
子を形成した一領域 ３３ シリコン窒化膜の開孔部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−205050（ＪＰ，Ａ) 特開 昭61−150268（ＪＰ，Ａ) 特開 昭56−33852（ＪＰ，Ａ) 特開 平２−37747（ＪＰ，Ａ) 特開 平２−54563（ＪＰ，Ａ) 特開 平２−270342（ＪＰ，Ａ) 特開 昭60−130173（ＪＰ，Ａ) 特開 平３−129855（ＪＰ，Ａ) 特開 平３−72653（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/301
Claims (7)
- 【請求項１】 チップ領域とスクライブ領域とを有する
半導体装置であって、 半導体基板上に設けられ、前記スクライブ領域内に開孔
部を有する層間絶縁膜と、 前記開孔部の側面に配設された金属膜からなるサイドウ
オールと、 前記サイドウオールおよび前記開孔部によって露出した
前記半導体基板を覆う金属配線層と、 前記金属配線層を覆うパッシベーション膜と、を含むこ
とを特徴とする半導体装置。 - 【請求項２】 チップ領域とスクライブ領域とを有する
半導体装置であって、 半導体基板の上方に設けられた複数の層間絶縁膜と、 前記スクライブ領域内に前記複数の層間絶縁膜にわたっ
て形成された開孔部と、 前記開孔部内に該開孔部を埋め込むように形成された金
属膜と、 前記複数の層間絶縁膜と前記金属膜との上方に設けら
れ、少なくとも前記開孔部を覆う金属配線層と、 前記金属配線層を覆うパッシベーション膜と、を含むこ
とを特徴とする半導体装置。 - 【請求項３】 請求項２において、 前記スクライブ領域内に形成された前記開孔部の開孔サ
イズは、前記チップ領域内に前記層間絶縁膜に形成され
た他の開孔部の開孔サイズと同一であることを特徴とす
る半導体装置。 - 【請求項４】 チップ領域とスクライブ領域とを有する
半導体装置であって、 半導体基板の上方に設けられ、前記スクライブ領域内に
第１の開孔部を有する第１の層間絶縁膜と、 前記第１の層間絶縁膜の開孔部を覆う第１の金属配線層
と、 前記第１の金属配線層上に配設され、前記スクライブ領
域内に第２の開孔部を有する第２の層間絶縁膜と、 前記第２の開孔部を覆う第２の金属配線層と、 前記第２の金属配線層を覆うパッシベーション膜と、を
含み、 前記第１および前記第２の開孔部の開孔サイズが、前記
チップ領域内の前記第１および前記第２の層間絶縁膜に
同時に形成された他の開孔部の開孔サイズと同一である
ことを特徴とする半導体装置。 - 【請求項５】 請求項４において、 前記第１の開孔部内および前記第２の開孔部内には、該
第１および第２の開孔部を埋め込む金属膜が形成されて
いることを特徴とする半導体装置。 - 【請求項６】 チップ領域とスクライブ領域とを有する
半導体装置であって、 半導体基板上に設けられ、前記スクライブ領域内に開孔
部を有する層間絶縁膜と、 前記開孔部内に該開孔部を埋め込むように形成された金
属膜と、 前記層間絶縁膜と前記金属膜との上方に設けられ、少な
くとも前記開孔部を覆う金属配線層と、 前記金属配線層を覆うパッシベーション膜と、を含み、 前記スクライブ領域内の前記半導体基板内には不純物拡
散層が配設され、 前記不純物拡散層は、前記金属膜と前記金属配線層とを
介して、前記チップ領域内に形成された一定電位を供給
する金属配線層に電気的に接続されていることを特徴と
する半導体装置。 - 【請求項７】 請求項１乃至６において、 前記層間絶縁膜と前記第１の層間絶縁膜と前記第２の層
間絶縁膜とは、ＰＳＧ膜及びＢＰＳＧ膜のいずれか一方
であることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32443392A JP3186266B2 (ja) | 1992-12-03 | 1992-12-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32443392A JP3186266B2 (ja) | 1992-12-03 | 1992-12-03 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001069409A Division JP3666401B2 (ja) | 2001-03-12 | 2001-03-12 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06177240A JPH06177240A (ja) | 1994-06-24 |
| JP3186266B2 true JP3186266B2 (ja) | 2001-07-11 |
Family
ID=18165756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32443392A Expired - Lifetime JP3186266B2 (ja) | 1992-12-03 | 1992-12-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3186266B2 (ja) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5633852A (en) * | 1979-08-29 | 1981-04-04 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS60130173A (ja) * | 1983-12-16 | 1985-07-11 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH0732242B2 (ja) * | 1984-12-24 | 1995-04-10 | 株式会社日立製作所 | 固体撮像装置の製造方法 |
| JP2905500B2 (ja) * | 1988-07-27 | 1999-06-14 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JPH0237747A (ja) * | 1988-07-28 | 1990-02-07 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH0254563A (ja) * | 1988-08-18 | 1990-02-23 | Seiko Epson Corp | 半導体装置 |
| JPH07120641B2 (ja) * | 1989-02-02 | 1995-12-20 | 松下電子工業株式会社 | 半導体装置 |
| JP2913716B2 (ja) * | 1989-04-13 | 1999-06-28 | セイコーエプソン株式会社 | 半導体装置 |
| JP2777426B2 (ja) * | 1989-10-16 | 1998-07-16 | 三洋電機株式会社 | 半導体装置の製造方法 |
-
1992
- 1992-12-03 JP JP32443392A patent/JP3186266B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06177240A (ja) | 1994-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9105706B2 (en) | Semiconductor device fabrication method capable of scribing chips with high yield | |
| JP4801296B2 (ja) | 半導体装置及びその製造方法 | |
| US7119009B2 (en) | Semiconductor device with dual damascene wiring | |
| US5707894A (en) | Bonding pad structure and method thereof | |
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| JP3305211B2 (ja) | 半導体装置及びその製造方法 | |
| US20110241177A1 (en) | Semiconductor wafer including cracking stopper structure and method of forming the same | |
| JP2001189385A (ja) | 半導体素子のヒューズ部及びその形成方法 | |
| US7557017B2 (en) | Method of manufacturing semiconductor device with two-step etching of layer | |
| JP2001185626A (ja) | 半導体素子のヒューズ部及びその形成方法 | |
| KR100368115B1 (ko) | 반도체 소자의 본딩 패드 구조 및 그 제조방법 | |
| KR20020010439A (ko) | 반도체 웨이퍼로부터 반도체 모듈을 분리하기 위한 장치 | |
| JP3186266B2 (ja) | 半導体装置 | |
| JP2002319619A (ja) | 半導体装置およびエッチング方法 | |
| US5106780A (en) | Semiconductor device and method of manufacturing the same | |
| JP2000195950A (ja) | 半導体装置及びその製造方法 | |
| JPH06260554A (ja) | 半導体装置 | |
| JP3666401B2 (ja) | 半導体装置 | |
| JPH0677315A (ja) | 半導体装置 | |
| US6686269B2 (en) | Semiconductor device having improved contact hole structure, and method of manufacturing the same | |
| JPH11121458A (ja) | 半導体装置 | |
| US5014109A (en) | Miniaturization of a contact hole in a semiconductor device | |
| US5814887A (en) | Semiconductor device and production method thereof | |
| JP2988943B2 (ja) | 配線接続孔の形成方法 | |
| JPH09148326A (ja) | 半導体素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080511 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090511 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 12 |