KR20020010439A

KR20020010439A - 반도체 웨이퍼로부터 반도체 모듈을 분리하기 위한 장치

Info

Publication number: KR20020010439A
Application number: KR1020000079685A
Authority: KR
Inventors: 로베르트 포이얼레; 도미니크 자비히나크
Original assignee: 추후제출; 인피니언 테크놀로지스 아게
Priority date: 1999-12-21
Filing date: 2000-12-21
Publication date: 2002-02-04
Also published as: DE19961790C1; EP1111670A3; US20010005617A1; EP1111670A2; TW480651B; JP2001203172A; US6528392B2; CN1310472A

Abstract

본 발명은 반도체 웨이퍼로부터 반도체 모듈을 분리시키기 위한 장치에 관한 것으로서, 절연층(3)의 두께를 얇게 하기 위해 스크라이브 프레임(R)과 반도체 모듈 사이의 천이 영역내에 정격 휴지점이 금속층 평면들(M2, M1) 사이의 콘택 홀과 함께 형성된다.

Description

반도체 웨이퍼로부터 반도체 모듈을 분리하기 위한 장치{DEVICE FOR SEPARATING SEMICONDUCTOR MODULE FROM SEMICONDUCTOR WAFER}

본 발명은 반도체 웨이퍼로부터 스크라이브(scribe) 프레임을 따라 예컨대 반도체 칩과 같은 반도체 모듈을 분리하기 위한 장치에 관한 것으로서, 상기 장치에서는 반도체 웨이퍼상에 절연층이 제공되고, 상기 절연층내에는 다수의 금속층 평면이 형성되며, 상기 금속층중 최상부의 금속층 평면과 그 아래에 놓인 금속층평면이 콘택 홀을 통해 전기적으로 연결된다.

웨이퍼로부터 반도체 모듈을 분리하는 것은 통상 반도체 웨이퍼내에서 개별 반도체 모듈들 사이의 경계를 정하는 스크라이브 프레임을 따라 절삭하는 공정을 통해 수행된다. 반도체 웨이퍼의 절삭 공정은 개별 반도체 모듈내에 균열이 형성되는 것이 확실하게 회피될 수 있도록 이루어져야 한다.

유럽 특허 공개 제 EP 0 806 795 A2호에는 웨이퍼로부터 스크라이브 프레임을 따라 반도체 모듈을 분리할 때 절연층내에 균열이 형성되는 것을 막기 위해 상기 절연층내에 다수의 금속층 평면이 형성되고, 상기 금속층중 최상부의 금속층 평면과 그 아래에 놓인 금속층 평면이 콘택 홀을 통해 전기적으로 연결되는 장치가 공지되어있다. 따라서 도입부에 언급된 방식의 장치 또는 청구항 제 1항의 전제부에 따른 장치는 상기 간행물에 공지되어있다.

특히 메모리 칩과 같은 반도체 모듈은 종종, 반도체 모듈과 스크라이브 프레임 사이의 천이 영역내에 놓이며, 웨이퍼 평면에 필요한, 그러나 반도체 웨이퍼의 절삭 공정 후에 삭제되는 정보를 저장하는 퓨즈를 포함한다. 이러한 이유때문에 상기 퓨즈가 바람직하게는 스크라이브 프레임의 양편으로 개별 부품이 절삭되는 에지 내지는 "커프(kerf)"내에 배치된다. 상기 퓨즈는 주로 정해진 전류 강도 이상의 전류에 의해 용융되는 다결정 실리콘으로 만들어진다. 이러한 소위 "폴리 퓨즈"는 지금까지 반도체 모듈의 커프내 퓨즈 윈도우의 에칭에 의해 제공되었다. 그로 인해 반도체 웨이퍼상의 절연층, 특히 이산화규소 층의 두께가 감소되고, 이는 반도체 웨이퍼의 절삭 공정을 더 쉽게 해 준다.

그러나 최근에는 폴리 퓨즈가 예컨대 절연된 하부층 위에 금속 박막을 증착시킴으로써 형성되는 금속 퓨즈로 점점 대체되고 있다. 상기 금속 퓨즈는 기존의 폴리 퓨즈보다 현저히 더 높게 위치하며, 소위 "폴리 평면" 위에 배치된다. 또한 다결정 실리콘 충전 구조물은 가능한 한 평평한 표면을 제공하기 위해 반도체 모듈과 스크라이브 프레임 사이의 천이 영역내에 삽입된다.

두 가지 조치, 즉 한 편으로는 금속 퓨즈의 사용을 늘리고, 다른 한편으로는 다결정 실리콘-충전 구조물을 삽입함으로써, 반도체 모듈과 스크라이브 프레임 사이의 천이 영역, 즉 커프내 절연층이 이전보다 훨씬 더 두꺼워지게 되고, 그로 인해 스크라이브 프레임을 따라 행해지는 절삭에 의해 반도체 웨이퍼로부터 개별 반도체 모듈을 분리하는 것이 훨씬 더 어려워진다. 그 결과, 어려워진 절삭 공정에 의해 균열이 형성되어 사용할 수 없게 되는 반도체 모듈이 늘어나기 때문에 반도체 모듈의 수율이 감소된다.

따라서 본 발명의 목적은 반도체 웨이퍼의 절삭 공정시 간단한 방법으로 균열 형성을 확실하게 막을 수 있는, 반도체 웨이퍼로부터 스크라이브 프레임을 따라 반도체 모듈을 분리하는 장치를 제공하는 것이다.

도 1은 스크라이브 프레임(R)에 근접하는 반도체 모듈 영역의 제 1 실시예.

도 2는 도 1의 면(AA)을 따라 접하는 반도체 모듈 영역의 제 2 실시예.

도면의 주요 부호 설명

M0, M1, M2 : 금속층 평면 C0, C1, C2 : 금속층 평면간의 연결층

R : 스크라이브 프레임 4 : 광전층 및 패시베이션층

1 : 반도체 기판 5 : 리세스

2 : p-도전 확산 구역 6 : 천이 영역을 위한 이중 화살표

3 : 이산화규소 층 7 : 산화물 층

상기 목적은 본 발명에 따라 도입부에 언급된 방식의 장치에 있어서, 반도체 모듈과 스크라이브 프레임 사이의 천이 영역내에 절연층을 얇게 만들기 위해 콘택 홀과 함께 상기 절연층 내로 삽입되는 추가 리세스가 제공됨으로써 달성된다.

본 발명에 따른 장치의 경우, 최상부의 금속층 평면과 그 아래에 놓이는 금속층 평면 사이의 연결을 위해 필요한 단계가 반도체 모듈과 스크라이브 프레임 사이의 천이 영역내에서 절연층을 더 얇게 만드는데 이용되며, 절연층이 얇게 형성되면 반도체 웨이퍼를 개별 반도체 모듈로 절삭하는 공정이 훨씬 더 간편해진다.

또한 반도체 모듈과 스크라이브 프레임 사이의 천이 영역에는 반도체 몸체 상에 절연층만 제공됨에 따라, 상기 영역에 다결정 실리콘-충전 구조물이 존재하지 않는다. 또한 상기 조치는 반도체 웨이퍼를 개별 반도체 모듈로 간단하게 절삭하는 공정에 유리하다. 이 때 상기 천이 영역은 약 3 ㎛의 폭을 갖는다.

본 발명은 하기에 도면에 따라 더 자세히 설명된다.

도 1 및 도 2는 스크라이브 프레임(R)에 인접하는, 균열-구조 또는 크랙스톱(crackstop)-구조(I)(도 1 비교) 및 에지 시일-구조(II)(도 2 비교)를 갖는 반도체 모듈의 에지 영역을 나타낸다. 크랙스톱-구조(I)는 스크라이브 프레임(R)을 따라 실행되는 절삭 공정시 경우에 따라 나타날 수 있는, 반도체 모듈 내부로 가느다란 균열이 확장되는 현상을 막아주며, 에지 시일-구조(II)는 습기 등에 대한 밀봉에 사용된다.

상기 두 구조(I 및 II)는 경우에 따라 확산 구역(2)의 하부에 p-도전 웰을 하나 더 포함할 수 있는 p-도전 실리콘-반도체 기판(1) 위에 놓인 p-도전 확산 구역(2)으로 연결되는 하부 연결층(C0), 하부 금속층 평면(M0), 상기 하부 금속층 평면(M0)과 중간 금속층 평면(M1) 사이의 중간 연결층(C1) 및 상기 중간 금속층 평면(M1)과 상부 금속층 평면(M2) 사이의 상부 연결층(C2)으로 구성된다. 상기 상부 금속층 평면(M2)은 에지 시일-구조(II)에서 접지(GND)-버스를 형성한다.

구조(I 및 II)는 이산화규소 층(3) 내에 삽입되고, 상기 구조(I)의 내부에는 광이미드층 및 패시베이션층(4)이 제공된다. 상기 광이미드층 및 패시베이션층(4)은 구조(II)의 상부 금속층(M2)을 덮는다.

도 1에서는 스크라이브 프레임(R)에 인접하는 영역이 커프(kerf)를 형성한다. 상기 영역 및 구조(I)의 상부에는 광이미드층 및 패시베이션층(4)이 생략된다.

연결층(C2)을 위한 개구와 함께, 본 발명에 따른 장치에는 이산화규소 층(3)의 커프 영역내에 리세스(5)가 형성되며, 이는 상기 영역내 산화물 두께를 감소시키기 위한 것이다. 상기 리세스(5)는 경우에 따라 더 넓게 형성되거나 더 많이 제공될 수도 있다.

또한 경우에 따라서는 커프 영역내에 금속-퓨즈를 증착하기 전에 이산화규소 층(3)을 얇게 할 수 있고, 얇아진 영역의 하부에 연결층(C2)용 홀과 함께 추가 리세스가 더 제공될 수 있다.

다시 말해서, 본 발명에 따른 장치의 경우 커프 영역에서, 즉 도 1에서 상부 금속층(M2)의 우측에서 이산화규소 층(3)이 얇아지며, 이를 위해 연결층(C2)용 홀을 형성시키는 프로세스 단계가 이용된다. 상기 프로세스 단계에 의해 커프 영역내에 리세스(5)가 형성됨에 따라, 상기 영역에서 이산화규소 층(3)의 두께가 현저하게 감소되고, 이는 추후에 스크라이브 프레임(R)을 따라 반도체 웨이퍼를 절삭하는 공정을 간소화시킨다.

추가로 도 1에 이중 화살표(6)로 표시되어있는, 반도체 모듈과 스크라이브 프레임(R) 사이의 천이 영역 내부에는 다결정 실리콘 충전, 즉 "폴리-필링(poly-filling) 구조"가 제공되지 않기 때문에, 여기에는 "얇아진" 이산화규소 층(3)만이 존재한다. 또한 상기 조치를 통해 반도체 웨이퍼를 개별 반도체 모듈로 절삭하는 공정에 도움이 된다.

도시된 실시예에는 3 개의 금속층 평면(M0, M1, M2) 및 3 개의 연결층(C0, C1, C2)가 제공된다. 물론 상기 금속층 평면은 2 개만 제공되거나, 3 개 이상이 그에 상응하는 연결층과 함께 제공될 수도 있다.

금속층 평면 및 연결층을 위해 예컨대 알루미늄이 사용된다. 그러나 경우에 따라 다른 물질도 사용될 수 있다.

또한 도시된 실시예에서는 p-도전 확산 구역(2) 외의 p-도전 실리콘-반도체 기판(1)이 얇은 산화물 층(7)에 의해 덮인다. 상기 산화물 층(7)은 경우에 따라서 생략될 수도 있다.

또한 본 발명에서는 커프 영역, 즉 도 1에서 상부 금속층(M2)의 우측에 "정격 휴지점"이 제공되며, 여기에는 커프 영역내에 상기 연결층(C2)과 동시에 적어도 하나의 추가 리세스(5)를 제공하기 위해 콘택 홀(C2) 형성 공정이 활용된다. 상기 리세스(5)에 의해 이산화규소 층(3)이 "얇아짐"에 따라, 스크라이브 프레임(R)내에서의 절삭 공정시 상기 이산화규소 층(3)이 더 쉽게 분리되고, 불리한 균열 형성의 위험이 현저하게 줄어든다.

본 발명을 통해 반도체 웨이퍼의 절삭 공정시 간단한 방법으로 확실하게 균열 형성을 막을 수 있는, 반도체 웨이퍼로부터 스크라이브 프레임을 따라 반도체 모듈을 분리하는 장치를 제공하는 것이 보증된다.

Claims

반도체 기판 웨이퍼상에 절연층(3)이 제공되고, 상기 절연층(3)내에 다수의금속층 평면(M0, M1, M2)이 형성되며, 상기 금속층들 중 최상부의 금속층 평면(M2)과 그 아래에 놓인 금속층 평면(M1)이 콘택 홀내 연결층(C2)에 의해 전기적으로 연결되는, 반도체 웨이퍼로부터 스크라이브 프레임(R)을 따라 반도체 모듈을 분리하기 위한 장치에 있어서,

상기 반도체 모듈과 스크라이브 프레임(R) 사이의 천이 영역에, 절연층(3)을 얇게 만들기 위해 콘택 홀과 함께 상기 절연층(3)에 형성되는 추가 리세스(5)가 제공되는 것을 특징으로 하는 장치.
제 1항에 있어서,

반도체 몸체(1)와 스크라이브 프레임(R) 사이의 상기 리세스(5) 영역내에서 상기 반도체 몸체(1) 위에 절연층(3)만 제공되는 것을 특징으로 하는 장치.
제 1항 또는 2항에 있어서,

상기 천이 영역의 폭이 약 3 ㎛인 것을 특징으로 하는 장치.
제 1항 내지 3항 중 어느 한 항에 있어서,

상기 천이 영역내 추가 리세스(5)와 함께 상기 절연층(5)이 또 다른 리세스들에 의해 얇아지는 것을 특징으로 하는 장치.