JPH11162829A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH11162829A JPH11162829A JP9337838A JP33783897A JPH11162829A JP H11162829 A JPH11162829 A JP H11162829A JP 9337838 A JP9337838 A JP 9337838A JP 33783897 A JP33783897 A JP 33783897A JP H11162829 A JPH11162829 A JP H11162829A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- manufacturing
- insulating film
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0275—Photolithographic processes using lasers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
(57)【要約】
【課題】 露光光の反射によるレジストパターンの崩れ
を防止し、微細なパターニングを可能とする。 【解決手段】 基板１１上に第１のＳｉＯ2膜１２を堆
積し、その第１のＳｉＯ2膜１２上に、０．１ｗｔ％以
上の濃度のＢ、Ｐのうち少なくとも一方を添加したＳｉ
Ｏ2膜１３を堆積し、さらにＳｉＯ2膜１３上にフォトレ
ジスト１５を塗布し、フォトレジスト１５を２００ｎｍ
以下の波長の光で露光する工程を含む。
を防止し、微細なパターニングを可能とする。 【解決手段】 基板１１上に第１のＳｉＯ2膜１２を堆
積し、その第１のＳｉＯ2膜１２上に、０．１ｗｔ％以
上の濃度のＢ、Ｐのうち少なくとも一方を添加したＳｉ
Ｏ2膜１３を堆積し、さらにＳｉＯ2膜１３上にフォトレ
ジスト１５を塗布し、フォトレジスト１５を２００ｎｍ
以下の波長の光で露光する工程を含む。
Description
【０００１】
【発明の属する技術分野】本発明は、微細なパターンを
含む半導体装置の製造方法に関し、特に露光光の反射に
よるレジストパターンの崩れを防止し、微細なパターニ
ングを可能とする半導体装置の製造方法に関する。
含む半導体装置の製造方法に関し、特に露光光の反射に
よるレジストパターンの崩れを防止し、微細なパターニ
ングを可能とする半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ
Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）のさらなる
高集積化及び高速化のために、ＬＳＩの設計ルールは微
細化してきている。これに従がい、露光光の波長は、例
えば３６５ｎｍ（水銀ランプのｉ線）から２４８ｎｍ
（ＫｒＦエキシマレーザー）へと短波長化の傾向にあ
る。そして、微細パターンの形成のために、露光光には
１９３ｎｍ（ＡｒＦエキシマレーザー）の光も使用され
つつある。
Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）のさらなる
高集積化及び高速化のために、ＬＳＩの設計ルールは微
細化してきている。これに従がい、露光光の波長は、例
えば３６５ｎｍ（水銀ランプのｉ線）から２４８ｎｍ
（ＫｒＦエキシマレーザー）へと短波長化の傾向にあ
る。そして、微細パターンの形成のために、露光光には
１９３ｎｍ（ＡｒＦエキシマレーザー）の光も使用され
つつある。
【０００３】これら短波長の露光光を用いて微細パター
ンを形成する場合、これまでの反射防止膜では、露光光
の反射によってレジストパターンが崩れてしまい所望の
微細パターンが得られない問題がある。特に、ダマシン
法で形成したアルミニウム配線上の層間絶縁膜をパター
ニングする際に、アルミニウム配線からの反露光光の射
によってレジストパターンの崩れが発生する。
ンを形成する場合、これまでの反射防止膜では、露光光
の反射によってレジストパターンが崩れてしまい所望の
微細パターンが得られない問題がある。特に、ダマシン
法で形成したアルミニウム配線上の層間絶縁膜をパター
ニングする際に、アルミニウム配線からの反露光光の射
によってレジストパターンの崩れが発生する。
【０００４】これら短波長の露光光を用いて所望の微細
パターンを形成するため、従来特開平７−１３０５９８
号公報に記載される反射防止膜の製造方法では、反射防
止膜として、Ｏ，Ｎ，Ｃをイオン注入したアモルファス
シリコン膜を用いる方法が開示され、また特開平５−２
１７８８４号公報に記載されるパターン形成方法では、
反射防止膜としてＳｉＯ2膜にＣｅをイオン注入した後
に熱処理する方法が開示されている。
パターンを形成するため、従来特開平７−１３０５９８
号公報に記載される反射防止膜の製造方法では、反射防
止膜として、Ｏ，Ｎ，Ｃをイオン注入したアモルファス
シリコン膜を用いる方法が開示され、また特開平５−２
１７８８４号公報に記載されるパターン形成方法では、
反射防止膜としてＳｉＯ2膜にＣｅをイオン注入した後
に熱処理する方法が開示されている。
【０００５】
【発明が解決しようとする課題】上述したように、短波
長の露光光を用いて微細パターンを形成する場合、これ
までの反射防止膜では、露光光の反射によってレジスト
パターンが崩れてしまい所望の微細パターンが得られな
い問題がある。例えば、ダマシン法で形成したアルミニ
ウム配線上の層間絶縁膜をパターニングする際に、アル
ミニウム配線からの反露光光の射によってレジストパタ
ーンの崩れが発生する。
長の露光光を用いて微細パターンを形成する場合、これ
までの反射防止膜では、露光光の反射によってレジスト
パターンが崩れてしまい所望の微細パターンが得られな
い問題がある。例えば、ダマシン法で形成したアルミニ
ウム配線上の層間絶縁膜をパターニングする際に、アル
ミニウム配線からの反露光光の射によってレジストパタ
ーンの崩れが発生する。
【０００６】このようなレジストパターンの崩れを抑え
るため、特開平７−１３０５９８号公報に開示されるア
モルファスシリコンを反射防止膜としてを利用する方法
では、半導体のアモルファスシリコンをイオン注入によ
って絶縁膜に変えない限り、パターニングの対象が金属
膜の場合には、配線間の絶縁が十分に確保できないた
め、アモルファスシリコンの絶縁性を高めるために高濃
度のイオン注入が必要となる。このため、基板へのイオ
ン衝撃ダメージによる半導体装置の歩留まり低下やイオ
ン注入時間の増加による生産性低下が生じてしまい、結
果として半導体装置のコストが増大するという欠点があ
る。
るため、特開平７−１３０５９８号公報に開示されるア
モルファスシリコンを反射防止膜としてを利用する方法
では、半導体のアモルファスシリコンをイオン注入によ
って絶縁膜に変えない限り、パターニングの対象が金属
膜の場合には、配線間の絶縁が十分に確保できないた
め、アモルファスシリコンの絶縁性を高めるために高濃
度のイオン注入が必要となる。このため、基板へのイオ
ン衝撃ダメージによる半導体装置の歩留まり低下やイオ
ン注入時間の増加による生産性低下が生じてしまい、結
果として半導体装置のコストが増大するという欠点があ
る。
【０００７】また、特開平５−２１７８８４号公報の反
射防止膜としてＳｉＯ2膜にＣｅをイオン注入する方法
では、半導体装置の製造工程においてＣｅをこれ以外の
目的で使用することがないため、イオン注入装置に特別
にＣｅ源を付帯させることが必要となり、半導体装置の
製造コストが増大するという欠点がある。
射防止膜としてＳｉＯ2膜にＣｅをイオン注入する方法
では、半導体装置の製造工程においてＣｅをこれ以外の
目的で使用することがないため、イオン注入装置に特別
にＣｅ源を付帯させることが必要となり、半導体装置の
製造コストが増大するという欠点がある。
【０００８】本発明の目的は、上記従来の課題を解決
し、露光光の反射によるレジストパターンの崩れを防止
し、微細なパターニングを可能とする半導体装置の製造
方法を提供することにある。
し、露光光の反射によるレジストパターンの崩れを防止
し、微細なパターニングを可能とする半導体装置の製造
方法を提供することにある。
【０００９】また、本発明の他の目的は、半導体装置の
チップ面積の縮小が可能となり、半導体装置の製造コス
トを低減することのできる導体装置の製造方法を提供す
ることにある。
チップ面積の縮小が可能となり、半導体装置の製造コス
トを低減することのできる導体装置の製造方法を提供す
ることにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
請求項１記載の本発明による半導体装置の製造方法は、
Ｂ、Ｐのうち少なくとも一方を添加した絶縁膜を堆積す
る工程と、前記絶縁膜上にフォトレジストを塗布する工
程と、前記フォトレジストを短波長の光で露光する工程
とを含むことを特徴とする。
請求項１記載の本発明による半導体装置の製造方法は、
Ｂ、Ｐのうち少なくとも一方を添加した絶縁膜を堆積す
る工程と、前記絶縁膜上にフォトレジストを塗布する工
程と、前記フォトレジストを短波長の光で露光する工程
とを含むことを特徴とする。
【００１１】請求項２の半導体装置の製造方法は、前記
Ｂ、Ｐのうち少なくとも一方を添加した絶縁膜を堆積す
る工程の前に、アルミニウムあるいはその合金を堆積す
る工程を含むことを特徴とする。
Ｂ、Ｐのうち少なくとも一方を添加した絶縁膜を堆積す
る工程の前に、アルミニウムあるいはその合金を堆積す
る工程を含むことを特徴とする。
【００１２】請求項３の半導体装置の製造方法は、基板
上に第１の絶縁膜を堆積する工程と、前記第１の絶縁膜
に配線溝を形成する工程と、前記配線溝に、アルミニウ
ムあるいはその合金を堆積する工程と、前記配線溝以外
の部分に堆積した前記、アルミニウムあるいはその合金
を除去する工程と、Ｂ、Ｐのうち少なくとも一方を添加
した第２の絶縁膜を堆積する工程と、前記第２の絶縁膜
上に第３の絶縁膜を堆積する工程と、前記第３の絶縁膜
上にフォトレジストを塗布する工程と、前記フォトレジ
ストを短波長の光で露光する工程とを含むことを特徴と
する。
上に第１の絶縁膜を堆積する工程と、前記第１の絶縁膜
に配線溝を形成する工程と、前記配線溝に、アルミニウ
ムあるいはその合金を堆積する工程と、前記配線溝以外
の部分に堆積した前記、アルミニウムあるいはその合金
を除去する工程と、Ｂ、Ｐのうち少なくとも一方を添加
した第２の絶縁膜を堆積する工程と、前記第２の絶縁膜
上に第３の絶縁膜を堆積する工程と、前記第３の絶縁膜
上にフォトレジストを塗布する工程と、前記フォトレジ
ストを短波長の光で露光する工程とを含むことを特徴と
する。
【００１３】請求項４の半導体装置の製造方法は、Ｂ、
Ｐのうち少なくとも一方を添加した前記絶縁膜は、Ｓｉ
Ｏ2膜にＢ、Ｐのうち少なくとも一方を添加してなるこ
とを特徴とする。
Ｐのうち少なくとも一方を添加した前記絶縁膜は、Ｓｉ
Ｏ2膜にＢ、Ｐのうち少なくとも一方を添加してなるこ
とを特徴とする。
【００１４】請求項５の半導体装置の製造方法は、Ｂ、
Ｐのうち少なくとも一方を添加した前記絶縁膜は、Ｂ及
びＰの濃度が０．１ｗｔ％以上であることを特徴とす
る。
Ｐのうち少なくとも一方を添加した前記絶縁膜は、Ｂ及
びＰの濃度が０．１ｗｔ％以上であることを特徴とす
る。
【００１５】請求項６の半導体装置の製造方法は、前記
フォトレジストを露光する短波長の光は、２００ｎｍ以
下の波長であることを特徴とする。
フォトレジストを露光する短波長の光は、２００ｎｍ以
下の波長であることを特徴とする。
【００１６】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１７】近年、微細パターンの形成のために、露光
光には１９３ｎｍ（ＡｒＦエキシマレーザー）の光も使
用されつつあり、また、さらなる短波長の光として、１
４８ｎｍ（Ｆ２レーザー）が存在する。これらの短波長
の露光光に対しては、従来の反射防止膜とは異なり、可
視光域で透過率の高いＳｉＯ2膜を反射防止膜として使
用できることが判明したが、ＳｉＯ2そのものだけでは
透過率がまだ大きいので、膜厚を厚くしなければなら
ず、半導体装置の製造に適さない。
光には１９３ｎｍ（ＡｒＦエキシマレーザー）の光も使
用されつつあり、また、さらなる短波長の光として、１
４８ｎｍ（Ｆ２レーザー）が存在する。これらの短波長
の露光光に対しては、従来の反射防止膜とは異なり、可
視光域で透過率の高いＳｉＯ2膜を反射防止膜として使
用できることが判明したが、ＳｉＯ2そのものだけでは
透過率がまだ大きいので、膜厚を厚くしなければなら
ず、半導体装置の製造に適さない。
【００１８】そこで、ＳｉＯ2にＢ（ホウ素）を０．１
ｗｔ％以上添加するか、あるいはＰ（リン）を０．１ｗ
ｔ％以上添加することにより、ＳｉＯ2の膜厚が１００
Åでも透過率が１０％以下となり、リソグラフィにおけ
るフォトレジストのパターン崩れが生じないことを新た
に見出した。特に、ダマシン法で形成したアルミニウム
配線上の層間絶縁膜をパターニングする際のアルミニウ
ム配線からの反射に対しても、レジストパターンの崩れ
は発生せず、所望の微細パターンが形成できるようにな
る。
ｗｔ％以上添加するか、あるいはＰ（リン）を０．１ｗ
ｔ％以上添加することにより、ＳｉＯ2の膜厚が１００
Åでも透過率が１０％以下となり、リソグラフィにおけ
るフォトレジストのパターン崩れが生じないことを新た
に見出した。特に、ダマシン法で形成したアルミニウム
配線上の層間絶縁膜をパターニングする際のアルミニウ
ム配線からの反射に対しても、レジストパターンの崩れ
は発生せず、所望の微細パターンが形成できるようにな
る。
【００１９】図１は本発明の半導体装置の製造方法の主
要製造工程における半導体装置の断面図である。本実施
形態では、本発明の製造方法をシリコン集積回路におけ
る配線工程に適用した場合を例示する。
要製造工程における半導体装置の断面図である。本実施
形態では、本発明の製造方法をシリコン集積回路におけ
る配線工程に適用した場合を例示する。
【００２０】標準的な集積回路製造方法を用いて形成し
た、ＳｉＯ2膜を堆積後の半導体装置の断面図を図１
（ａ）に示す。図１（ａ）において、１１はＳｉ（シリ
コン）基板、１２はＳｉＯ2膜（シリコン酸化膜）であ
る。
た、ＳｉＯ2膜を堆積後の半導体装置の断面図を図１
（ａ）に示す。図１（ａ）において、１１はＳｉ（シリ
コン）基板、１２はＳｉＯ2膜（シリコン酸化膜）であ
る。
【００２１】次に、図１（ｂ）に示すように、Ｂドープ
ＳｉＯ2膜１３を堆積させる。このＢドープＳｉＯ2膜１
３は、ＳｉＨ4とＯ2とＢ2Ｈ5を用いて基板温度４００〜
４５０℃で、常圧ＣＶＤ法により１００Åの厚さに堆積
させた。このＢドープＳｉＯ2膜１３のＢ（ホウ素）濃
度は、３ｗｔ％としている。
ＳｉＯ2膜１３を堆積させる。このＢドープＳｉＯ2膜１
３は、ＳｉＨ4とＯ2とＢ2Ｈ5を用いて基板温度４００〜
４５０℃で、常圧ＣＶＤ法により１００Åの厚さに堆積
させた。このＢドープＳｉＯ2膜１３のＢ（ホウ素）濃
度は、３ｗｔ％としている。
【００２２】次に、図１（ｃ）に示すように、フォトレ
ジスト１５を塗布後に、ＡｒＦエキシマレーザー光を露
光光１４として用いることにより、フォトレジスト１５
にパターンを転写した。
ジスト１５を塗布後に、ＡｒＦエキシマレーザー光を露
光光１４として用いることにより、フォトレジスト１５
にパターンを転写した。
【００２３】ＡｒＦエキシマレーザー光は、第２のＢド
ープＳｉＯ2膜１３によってほとんど吸収さえ、反射さ
れた光は５％以下であった。フォトレジスト１５は反射
光によってパターンを崩されることなく、所望のパター
ンを得ることができた。１６は、感光したフォトレジス
トを示す。また、露光光４の露光量は、１０〜１００ｍ
Ｊ／ｃｍ２で、露光時間を１００ｍｓｅｃとした。
ープＳｉＯ2膜１３によってほとんど吸収さえ、反射さ
れた光は５％以下であった。フォトレジスト１５は反射
光によってパターンを崩されることなく、所望のパター
ンを得ることができた。１６は、感光したフォトレジス
トを示す。また、露光光４の露光量は、１０〜１００ｍ
Ｊ／ｃｍ２で、露光時間を１００ｍｓｅｃとした。
【００２４】さらに、ドライエッチングで、ＳｉＯ2膜
１２をパターニングし、レジストを剥離すると、図１
（ｄ）に示すような絶縁膜のパターンが得られた。
１２をパターニングし、レジストを剥離すると、図１
（ｄ）に示すような絶縁膜のパターンが得られた。
【００２５】このとき、ＢドープＳｉＯ2膜１３は、そ
のまま絶縁膜として用いることができるため除去する必
要がないので、半導体装置の製造コストを上昇させるこ
ともない。
のまま絶縁膜として用いることができるため除去する必
要がないので、半導体装置の製造コストを上昇させるこ
ともない。
【００２６】次に、本発明の半導体装置の製造方法を適
用した第２の実施の形態をについて図面を参照して説明
する。
用した第２の実施の形態をについて図面を参照して説明
する。
【００２７】図２は本発明の半導体装置の製造方法の主
要工程における半導体装置の断面図である。本実施の形
態は、シリコン集積回路におけるダマシン配線の形成工
程に本発明を適用した場合を示している。
要工程における半導体装置の断面図である。本実施の形
態は、シリコン集積回路におけるダマシン配線の形成工
程に本発明を適用した場合を示している。
【００２８】図２(ａ)にＡｌ（アルミニウム）ダマシン
配線形成後の基板の断面図を示す。図２(ａ)において、
２１はＳｉ（シリコン）基板、２２は第１のＳｉＯ2膜
（シリコン酸化膜）、３１は第１のＳｉＯ2膜２２に形
成した配線溝に堆積された第１のＡｌである。ダマシン
配線では、絶縁膜である第１のＳｉＯ2膜２２上の配線
溝以外の部分に堆積したＡｌは除去され、反射率の高い
Ａｌ配線が第１のＳｉＯ2膜２２上に露出する。
配線形成後の基板の断面図を示す。図２(ａ)において、
２１はＳｉ（シリコン）基板、２２は第１のＳｉＯ2膜
（シリコン酸化膜）、３１は第１のＳｉＯ2膜２２に形
成した配線溝に堆積された第１のＡｌである。ダマシン
配線では、絶縁膜である第１のＳｉＯ2膜２２上の配線
溝以外の部分に堆積したＡｌは除去され、反射率の高い
Ａｌ配線が第１のＳｉＯ2膜２２上に露出する。
【００２９】次に、図２（ｂ）に示すように、１００Å
厚の第１のＢドープＳｉＯ2膜２３を常圧ＣＶＤ法で堆
積させた。このＢドープＳｉＯ2膜２３の成膜条件は上
述した第１の実施の形態と同じである。
厚の第１のＢドープＳｉＯ2膜２３を常圧ＣＶＤ法で堆
積させた。このＢドープＳｉＯ2膜２３の成膜条件は上
述した第１の実施の形態と同じである。
【００３０】さらに、図２（ｃ）に示すように、プラズ
マＣＶＤ法により、第２のＳｉＯ2膜３２を１．５μｍ
厚に堆積させた。
マＣＶＤ法により、第２のＳｉＯ2膜３２を１．５μｍ
厚に堆積させた。
【００３１】続いて、図２(ｄ)に示すように、フォトレ
ジスト２５を塗布後、ＡｒＦエキシマレーザーを光源と
してリソグラフィを行なうと、下層の第１のＡｌ３１か
らの反射光の影響を受けることなく、所望のパターンが
得られた。このレジストパターンを元に、図２（ｅ）に
示すように、ドライエッチングで第２のＳｉＯ2膜３２
に溝を形成した。
ジスト２５を塗布後、ＡｒＦエキシマレーザーを光源と
してリソグラフィを行なうと、下層の第１のＡｌ３１か
らの反射光の影響を受けることなく、所望のパターンが
得られた。このレジストパターンを元に、図２（ｅ）に
示すように、ドライエッチングで第２のＳｉＯ2膜３２
に溝を形成した。
【００３２】さらに、図２（ｆ）に示すように、第２の
Ａｌ３３を堆積後、化学機械研磨を用いてダマシン配線
を形成した。
Ａｌ３３を堆積後、化学機械研磨を用いてダマシン配線
を形成した。
【００３３】図２に示した半導体装置の製造方法によっ
て形成した半導体装置の断面図を図３に示す。
て形成した半導体装置の断面図を図３に示す。
【００３４】図３において、２１はＳｉ基板、２２は第
１のＳｉＯ2膜、２３は第１のＢドープＳｉＯ2膜、３２
は第２のＳｉＯ2膜、１０１は第１のＡｌ埋め込み配
線、１０２はスルーホール、１０３は第２のＡｌ埋め込
み配線、１０４は第２のＢドープＳｉＯ2膜である。こ
のような構造とすることにより、多層の微細なＡｌ埋め
込み配線を有する半導体装置を実現できる。
１のＳｉＯ2膜、２３は第１のＢドープＳｉＯ2膜、３２
は第２のＳｉＯ2膜、１０１は第１のＡｌ埋め込み配
線、１０２はスルーホール、１０３は第２のＡｌ埋め込
み配線、１０４は第２のＢドープＳｉＯ2膜である。こ
のような構造とすることにより、多層の微細なＡｌ埋め
込み配線を有する半導体装置を実現できる。
【００３５】上述した第１及び第２の実施の形態におけ
る半導体装置の製造方法では、ＢドープＳｉＯ2膜を反
射防止膜として用いた場合を説明した。しかし、ＳｉＨ
4とＯ2とＰＨ3を用い、基板温度４００〜４５０℃で常
圧ＣＶＤ法で形成できるＰ（リン）ドープＳｉＯ2膜を
反射防止膜として用いることも可能である。また、Ｂと
Ｐの両方をドープしたＳｉＯ2膜を用いることも可能で
ある。何れの膜を用いる場合でも、ＢとＰの濃度をそれ
ぞれ０．１ｗｔ％以上とすれば、反射防止膜としての機
能を果たしうる。
る半導体装置の製造方法では、ＢドープＳｉＯ2膜を反
射防止膜として用いた場合を説明した。しかし、ＳｉＨ
4とＯ2とＰＨ3を用い、基板温度４００〜４５０℃で常
圧ＣＶＤ法で形成できるＰ（リン）ドープＳｉＯ2膜を
反射防止膜として用いることも可能である。また、Ｂと
Ｐの両方をドープしたＳｉＯ2膜を用いることも可能で
ある。何れの膜を用いる場合でも、ＢとＰの濃度をそれ
ぞれ０．１ｗｔ％以上とすれば、反射防止膜としての機
能を果たしうる。
【００３６】また、これらのＳｉＯ2膜は、半導体装置
の製造に既に利用され、半導体製造装置も存在すること
から、製造コストを低減できる。
の製造に既に利用され、半導体製造装置も存在すること
から、製造コストを低減できる。
【００３７】また、ＡｒＦエキシマレーザーを用いた場
合を示したが、波長１４８ｎｍのＦ２レーザーを用いた
場合にも同様の効果が得られた。
合を示したが、波長１４８ｎｍのＦ２レーザーを用いた
場合にも同様の効果が得られた。
【００３８】なお、本発明は上述した実施の形態に限定
されるものではなく、その技術思想の範囲内において様
々に変形して実施することができる。
されるものではなく、その技術思想の範囲内において様
々に変形して実施することができる。
【００３９】
【発明の効果】以上説明したように本発明によれば、Ｂ
あるいはＰのうち少なくとも一方を含むＳｉＯ2膜を反
射防止膜として用いることにより露光光を吸収させるこ
とで下層からの反射光を抑制することができ、レジスト
パターンの崩れが防止され微細なパターニングが可能と
なるという効果が得られる。特に、ダマシン法で形成し
たＡｌ配線上の層間絶縁膜をパターニングする際のＡｌ
配線からの反射光の影響を抑えることができ、微細なパ
ターニングが実現できる。
あるいはＰのうち少なくとも一方を含むＳｉＯ2膜を反
射防止膜として用いることにより露光光を吸収させるこ
とで下層からの反射光を抑制することができ、レジスト
パターンの崩れが防止され微細なパターニングが可能と
なるという効果が得られる。特に、ダマシン法で形成し
たＡｌ配線上の層間絶縁膜をパターニングする際のＡｌ
配線からの反射光の影響を抑えることができ、微細なパ
ターニングが実現できる。
【００４０】また、これにより、ＬＳＩのチップ面積の
縮小が可能となり、ＬＳＩの製造コストを低減すること
ができる。
縮小が可能となり、ＬＳＩの製造コストを低減すること
ができる。
【００４１】さらに、従来のアモルファスシリコンを反
射防止膜としてを利用する方法のようなイオン注入も必
要ないので、基板へのイオン衝撃ダメージによる半導体
装置の歩留まり低下やイオン注入時間の増加による生産
性低下も生じない。
射防止膜としてを利用する方法のようなイオン注入も必
要ないので、基板へのイオン衝撃ダメージによる半導体
装置の歩留まり低下やイオン注入時間の増加による生産
性低下も生じない。
【００４２】また、反射防止膜としてＳｉＯ2膜にＣｅ
をイオン注入する方法のように、イオン注入装置に特別
にＣｅ源を付帯させる必要もない。
をイオン注入する方法のように、イオン注入装置に特別
にＣｅ源を付帯させる必要もない。
【図１】 本発明の半導体装置の製造方法の第１の実施
の形態における主要製造工程を示す断面図である。
の形態における主要製造工程を示す断面図である。
【図２】 本発明の半導体装置の製造方法の第２の実施
の形態における主要製造工程を示す断面図である。
の形態における主要製造工程を示す断面図である。
【図３】 図２に示した半導体の製造方法によって形成
した半導体装置の断面図である。
した半導体装置の断面図である。
１１，２１ Ｓｉ基板 １２，２２ 第１のＳｉＯ2膜 １３，２３ ＢドープＳｉＯ2膜 １４ 露光光 １５，２５ フォトレジスト １６ 露光したフォトレジスト ３１ 第１のＡｌ ３２ 第２のＳｉＯ2膜 ３３ 第２のＡｌ １０１ 第１のＡｌ埋め込み配線 １０２ スルーホール １０３ 第２のＡｌ埋め込み配線 １０４ 第２のＢドープＳｉＯ2膜
Claims (6)
- 【請求項１】 半導体装置の製造方法において、 Ｂ、Ｐのうち少なくとも一方を添加した絶縁膜を堆積す
る工程と、 前記絶縁膜上にフォトレジストを塗布する工程と、 前記フォトレジストを短波長の光で露光する工程とを含
むことを特徴とする半導体装置の製造方法。 - 【請求項２】 前記Ｂ、Ｐのうち少なくとも一方を添加
した絶縁膜を堆積する工程の前に、アルミニウムあるい
はその合金を堆積する工程を含むことを特徴とする請求
項１に記載の半導体装置の製造方法。 - 【請求項３】 半導体装置の製造方法において、 基板上に第１の絶縁膜を堆積する工程と、 前記第１の絶縁膜に配線溝を形成する工程と、 前記配線溝に、アルミニウムあるいはその合金を堆積す
る工程と、 前記配線溝以外の部分に堆積した前記、アルミニウムあ
るいはその合金を除去する工程と、 Ｂ、Ｐのうち少なくとも一方を添加した第２の絶縁膜を
堆積する工程と、 前記第２の絶縁膜上に第３の絶縁膜を堆積する工程と、 前記第３の絶縁膜上にフォトレジストを塗布する工程
と、 前記フォトレジストを短波長の光で露光する工程とを含
むことを特徴とする半導体装置の製造方法。 - 【請求項４】 Ｂ、Ｐのうち少なくとも一方を添加した
前記絶縁膜は、ＳｉＯ2膜にＢ、Ｐのうち少なくとも一
方を添加してなることを特徴とする請求項１から請求項
３に記載の半導体装置の製造方法。 - 【請求項５】 Ｂ、Ｐのうち少なくとも一方を添加した
前記絶縁膜は、Ｂ及びＰの濃度が０．１ｗｔ％以上であ
ることを特徴とする請求項１から請求項４に記載の半導
体装置の製造方法。 - 【請求項６】 前記フォトレジストを露光する短波長の
光は、２００ｎｍ以下の波長であることを特徴とする請
求項１から請求項５に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9337838A JPH11162829A (ja) | 1997-11-21 | 1997-11-21 | 半導体装置の製造方法 |
| US09/195,695 US6143671A (en) | 1997-11-21 | 1998-11-19 | Semiconductor device manufacturing method |
| CN98125105A CN1110066C (zh) | 1997-11-21 | 1998-11-20 | 半导体器件生产方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9337838A JPH11162829A (ja) | 1997-11-21 | 1997-11-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11162829A true JPH11162829A (ja) | 1999-06-18 |
Family
ID=18312457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9337838A Pending JPH11162829A (ja) | 1997-11-21 | 1997-11-21 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6143671A (ja) |
| JP (1) | JPH11162829A (ja) |
| CN (1) | CN1110066C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100380277B1 (ko) * | 2000-08-22 | 2003-04-16 | 주식회사 하이닉스반도체 | 미세패턴 형성방법 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6429120B1 (en) | 2000-01-18 | 2002-08-06 | Micron Technology, Inc. | Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals |
| US6420262B1 (en) * | 2000-01-18 | 2002-07-16 | Micron Technology, Inc. | Structures and methods to enhance copper metallization |
| US6376370B1 (en) | 2000-01-18 | 2002-04-23 | Micron Technology, Inc. | Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy |
| US7262130B1 (en) * | 2000-01-18 | 2007-08-28 | Micron Technology, Inc. | Methods for making integrated-circuit wiring from copper, silver, gold, and other metals |
| CN100460942C (zh) * | 2004-06-02 | 2009-02-11 | 中芯国际集成电路制造(上海)有限公司 | 硅上液晶器件及其制造方法 |
| CN100442108C (zh) | 2004-09-15 | 2008-12-10 | 中芯国际集成电路制造(上海)有限公司 | 用于硅上液晶器件的铝化学机械抛光回蚀 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57107053A (en) * | 1980-12-25 | 1982-07-03 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPH04144230A (ja) * | 1990-10-05 | 1992-05-18 | Nippon Steel Corp | 半導体装置及びその製造方法 |
| JPH05217884A (ja) * | 1992-01-29 | 1993-08-27 | Nec Corp | パターン形成方法 |
| JP3271185B2 (ja) * | 1993-10-29 | 2002-04-02 | ソニー株式会社 | 反射防止膜の製造方法 |
| FR2734264B1 (fr) * | 1995-05-19 | 1997-08-01 | Lafon Labor | Utilisation de derives d'alpha-aminomethyl-3,4-dichlorobenzyl-thioacetamide pour la fabrication d'un medicament inhibant la recapture de la dopamine et nouveaux composes pour cette utilisation |
| JPH09251943A (ja) * | 1996-03-15 | 1997-09-22 | Toshiba Corp | レジストパターン形成方法および半導体装置 |
-
1997
- 1997-11-21 JP JP9337838A patent/JPH11162829A/ja active Pending
-
1998
- 1998-11-19 US US09/195,695 patent/US6143671A/en not_active Expired - Fee Related
- 1998-11-20 CN CN98125105A patent/CN1110066C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100380277B1 (ko) * | 2000-08-22 | 2003-04-16 | 주식회사 하이닉스반도체 | 미세패턴 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1110066C (zh) | 2003-05-28 |
| US6143671A (en) | 2000-11-07 |
| CN1218275A (zh) | 1999-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6297170B1 (en) | Sacrificial multilayer anti-reflective coating for mos gate formation | |
| KR100598105B1 (ko) | 반도체 패턴 형성 방법 | |
| JP3445652B2 (ja) | 集積回路基板の上に位置するパターン化層を形成する方法 | |
| KR20000044928A (ko) | 반도체 소자의 트랜치 형성 방법 | |
| US6200907B1 (en) | Ultra-thin resist and barrier metal/oxide hard mask for metal etch | |
| US6306560B1 (en) | Ultra-thin resist and SiON/oxide hard mask for metal etch | |
| JP3003657B2 (ja) | 半導体装置の製造方法 | |
| JP4004014B2 (ja) | レジストパターンの形成方法 | |
| JP2004153125A (ja) | 加工用マスクの形成方法及び半導体装置の製造方法 | |
| US20060286486A1 (en) | Method of fabricating a semiconductor device | |
| JPH0774170A (ja) | 配線パターンの製造方法 | |
| JPH11162829A (ja) | 半導体装置の製造方法 | |
| US6187687B1 (en) | Minimization of line width variation in photolithography | |
| JP4994566B2 (ja) | ハイブリッド型低誘電率物質と炭素を含まない無機充填材を使用する微細電子素子のデュアルダマシン配線の製造方法 | |
| JPH04251925A (ja) | 半導体装置の製造方法 | |
| US20010055843A1 (en) | Method for fabricating semiconductor device | |
| US6156658A (en) | Ultra-thin resist and silicon/oxide hard mask for metal etch | |
| US20040058515A1 (en) | Semiconductor device and a fabrication method thereof | |
| US5512500A (en) | Method of fabricating semiconductor device | |
| JPH09321053A (ja) | 半導体装置及びその製造方法 | |
| JP2001326173A (ja) | パターン形成方法 | |
| JP3032089B2 (ja) | フォトマスク形成方法 | |
| JP3988873B2 (ja) | 半導体装置の製造方法 | |
| KR100309133B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH0722396A (ja) | ドライエッチング方法 |