JPH05217884A - パターン形成方法 - Google Patents
パターン形成方法Info
- Publication number
- JPH05217884A JPH05217884A JP1356592A JP1356592A JPH05217884A JP H05217884 A JPH05217884 A JP H05217884A JP 1356592 A JP1356592 A JP 1356592A JP 1356592 A JP1356592 A JP 1356592A JP H05217884 A JPH05217884 A JP H05217884A
- Authority
- JP
- Japan
- Prior art keywords
- film
- photoresist
- pattern
- semiconductor substrate
- reflection film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- ing And Chemical Polishing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】フォトレジストのパターン形成工程で問題にな
っている半導体基板からの反射光によるパターンの寸法
精度低下および形状劣化を解消する。 【構成】反射率の高い配線金属膜3が形成された半導体
基板1上にSiO2 膜4を成長させる。つぎにCe4+を
イオン注入して熱処理することにより、紫外線を吸収す
る反射防止膜4aを形成する。つぎにフォトレジスト5
を塗布したのち、露光・現像してフォトレジストパター
ン5aを形成する。 【効果】吸収型の反射防止膜を用いて干渉効果による寸
法変動およびパターン形状の劣化を防ぐことができた。
っている半導体基板からの反射光によるパターンの寸法
精度低下および形状劣化を解消する。 【構成】反射率の高い配線金属膜3が形成された半導体
基板1上にSiO2 膜4を成長させる。つぎにCe4+を
イオン注入して熱処理することにより、紫外線を吸収す
る反射防止膜4aを形成する。つぎにフォトレジスト5
を塗布したのち、露光・現像してフォトレジストパター
ン5aを形成する。 【効果】吸収型の反射防止膜を用いて干渉効果による寸
法変動およびパターン形状の劣化を防ぐことができた。
Description
【0001】
【産業上の利用分野】本発明はフォトレジストによる微
細パターンの形成方法に関するものである。
細パターンの形成方法に関するものである。
【0002】
【従来の技術】従来のフォトレジストのパターン形成方
法について、図3(a)〜(c)を参照して説明する。
法について、図3(a)〜(c)を参照して説明する。
【0003】はじめに図3(a)に示すように、SiO
2 膜などからなる段差パターン2を有する半導体基板1
にAl系の配線金属膜3を蒸着したのち、フォトレジス
ト5を塗布する。
2 膜などからなる段差パターン2を有する半導体基板1
にAl系の配線金属膜3を蒸着したのち、フォトレジス
ト5を塗布する。
【0004】つぎに図3(b)に示すように、露光装置
(図示せず)を用いて選択的に紫外線を照射する。この
とき配線金属膜3から矢印(→)のような反射光が発生
する。
(図示せず)を用いて選択的に紫外線を照射する。この
とき配線金属膜3から矢印(→)のような反射光が発生
する。
【0005】つぎに図3(c)に示すように、現像処理
を経て配線金属膜3をエッチングするためのフォトレジ
ストパターン5aを形成する。
を経て配線金属膜3をエッチングするためのフォトレジ
ストパターン5aを形成する。
【0006】
【発明が解決しようとする課題】従来のパターン形成工
程においては、図3(b)に示すように紫外線が配線金
属膜3によって反射され、矢印(→)のような反射光が
発生する。この反射光がフォトレジスト5内を進行して
未露光部であるべき図3(c)のフォトレジストパター
ン5a領域内に侵入する。
程においては、図3(b)に示すように紫外線が配線金
属膜3によって反射され、矢印(→)のような反射光が
発生する。この反射光がフォトレジスト5内を進行して
未露光部であるべき図3(c)のフォトレジストパター
ン5a領域内に侵入する。
【0007】フォトレジスト5に垂直に近い角度で入射
した光は配線金属膜3表面および大気との界面で繰り回
し反射して干渉効果を生じてパターンの寸法精度を劣化
させる。一方、斜めにフォトレジストパターン5a領域
内に侵入した光はフォトレジストパターン5a領域の感
光材を分解する。
した光は配線金属膜3表面および大気との界面で繰り回
し反射して干渉効果を生じてパターンの寸法精度を劣化
させる。一方、斜めにフォトレジストパターン5a領域
内に侵入した光はフォトレジストパターン5a領域の感
光材を分解する。
【0008】したがって露光・現像ののち、形成された
フォトレジストパターン5aは多重干渉効果により側壁
形状が劣化し、寸法のばらつきも大きくなる。
フォトレジストパターン5aは多重干渉効果により側壁
形状が劣化し、寸法のばらつきも大きくなる。
【0009】
【課題を解決するための手段】本発明のパターン形成方
法は、半導体基板の一主面上に二酸化シリコン膜を成長
させる工程と、前記二酸化シリコン膜にイオン注入した
のち熱処理することにより、紫外線を吸収する反射防止
膜を形成する工程と、前記反射防止膜の上にフォトレジ
スト膜を形成する工程と、前記フォトレジスト膜を選択
的に露光したのち現像して、残留した前記フォトレジス
ト膜からなるパターンを形成する工程とを含むものであ
る。
法は、半導体基板の一主面上に二酸化シリコン膜を成長
させる工程と、前記二酸化シリコン膜にイオン注入した
のち熱処理することにより、紫外線を吸収する反射防止
膜を形成する工程と、前記反射防止膜の上にフォトレジ
スト膜を形成する工程と、前記フォトレジスト膜を選択
的に露光したのち現像して、残留した前記フォトレジス
ト膜からなるパターンを形成する工程とを含むものであ
る。
【0010】
【実施例】本発明の第1の実施例について、図1(a)
〜(d)を参照して説明する。
〜(d)を参照して説明する。
【0011】はじめに図1(a)に示すように、平坦な
半導体基板1上に反射率の高いAl系の配線金属膜3を
蒸着する。
半導体基板1上に反射率の高いAl系の配線金属膜3を
蒸着する。
【0012】つぎに図1(b)に示すように、CVD法
などにより配線金属膜3上にSiO2 膜4を成長させ
る。
などにより配線金属膜3上にSiO2 膜4を成長させ
る。
【0013】つぎに図1(c)に示すように、SiO2
膜4表面近傍にCe4+をイオン注入したのち熱処理を行
なう。このCe4+の注入量はSiO2 膜4の重量に対し
て10%程度になるようにする。
膜4表面近傍にCe4+をイオン注入したのち熱処理を行
なう。このCe4+の注入量はSiO2 膜4の重量に対し
て10%程度になるようにする。
【0014】Ce4+イオンを含むSiO2 膜は370n
m以下の波長の光をすべて吸収する紫外線吸収材料であ
り、クルックスガラスと呼ばれている。
m以下の波長の光をすべて吸収する紫外線吸収材料であ
り、クルックスガラスと呼ばれている。
【0015】したがって、この工程によりCe4+イオン
を含むSiO2 膜は反射防止膜4aになる。つぎに反射
防止膜4a上にフォトレジスト5を回転塗布する。
を含むSiO2 膜は反射防止膜4aになる。つぎに反射
防止膜4a上にフォトレジスト5を回転塗布する。
【0016】つぎに図1(d)に示すように、マスク
(図示せず)を介して選択的に紫外線を照射したのち現
像して、フォトレジストパターン5aを形成する。
(図示せず)を介して選択的に紫外線を照射したのち現
像して、フォトレジストパターン5aを形成する。
【0017】こうして得られたフォトレジストパターン
5aは配線金属膜3からの反射による干渉効果を生じな
いので、パターンの寸法精度が向上した。反射防止膜4
aはアルカリ性現像液に溶解しないので、フォトレジス
トパターン5aの底の部分で溶解することはなく、形状
が劣化することはない。
5aは配線金属膜3からの反射による干渉効果を生じな
いので、パターンの寸法精度が向上した。反射防止膜4
aはアルカリ性現像液に溶解しないので、フォトレジス
トパターン5aの底の部分で溶解することはなく、形状
が劣化することはない。
【0018】つぎに本発明の第2の実施例について、図
2(a)〜(c)を参照して説明する。
2(a)〜(c)を参照して説明する。
【0019】はじめに図2(a)に示すように、SiO
2 膜などによる段差パターン2を有する半導体基板1上
にAl系の配線金属膜3を蒸着したのち、SiO2 膜4
を成長させる。
2 膜などによる段差パターン2を有する半導体基板1上
にAl系の配線金属膜3を蒸着したのち、SiO2 膜4
を成長させる。
【0020】つぎに図2(b)に示すように、Ce4+を
イオン注入したのち熱処理を行なって反射防止膜4aを
形成する。つぎにフォトレジスト5を回転塗布する。
イオン注入したのち熱処理を行なって反射防止膜4aを
形成する。つぎにフォトレジスト5を回転塗布する。
【0021】つぎに図2(c)に示すように、マスク
(図示せず)を介して選択的に紫外線を照射したのち現
像して、フォトレジストパターン5aを形成する。
(図示せず)を介して選択的に紫外線を照射したのち現
像して、フォトレジストパターン5aを形成する。
【0022】本実施例では、段差パターン2に囲まれた
配線金属膜3からの反射光が反射防止膜4aに吸収され
る。露光してはならないフォトレジストパターン領域内
に光が侵入することなく、パターンの形状および寸法精
度を向上することができた。
配線金属膜3からの反射光が反射防止膜4aに吸収され
る。露光してはならないフォトレジストパターン領域内
に光が侵入することなく、パターンの形状および寸法精
度を向上することができた。
【0023】
【発明の効果】反射率が高い半導体基板上に紫外線を吸
収する反射防止膜を形成することにより、半導体基板か
らの反射光を吸収する。その結果、フォトレジストパタ
ーンの寸法精度および形状を向上させることができた。
収する反射防止膜を形成することにより、半導体基板か
らの反射光を吸収する。その結果、フォトレジストパタ
ーンの寸法精度および形状を向上させることができた。
【図1】本発明の第1の実施例を工程順に示す断面図で
ある。
ある。
【図2】本発明の第2の実施例を工程順に示す断面図で
ある。
ある。
【図3】従来のフォトレジストのパターン形成方法を示
す断面図である。
す断面図である。
1 半導体基板 2 段差パターン 3 配線金属膜 4 SiO2 膜 4a 反射防止膜 5 フォトレジスト 5a フォトレジストパターン
Claims (1)
- 【請求項1】 半導体基板の一主面上に二酸化シリコン
膜を成長させる工程と、前記二酸化シリコン膜にイオン
注入したのち熱処理することにより、紫外線を吸収する
反射防止膜を形成する工程と、前記反射防止膜の上にフ
ォトレジスト膜を形成する工程と、前記フォトレジスト
膜を選択的に露光したのち現像して、残留した前記フォ
トレジスト膜からなるパターンを形成する工程とを含む
半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1356592A JPH05217884A (ja) | 1992-01-29 | 1992-01-29 | パターン形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1356592A JPH05217884A (ja) | 1992-01-29 | 1992-01-29 | パターン形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05217884A true JPH05217884A (ja) | 1993-08-27 |
Family
ID=11836691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1356592A Withdrawn JPH05217884A (ja) | 1992-01-29 | 1992-01-29 | パターン形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05217884A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6143671A (en) * | 1997-11-21 | 2000-11-07 | Nec Corporation | Semiconductor device manufacturing method |
KR100305207B1 (ko) * | 1994-04-20 | 2001-11-30 | 박종섭 | 반도체소자의금속배선형성방법 |
KR100354592B1 (ko) * | 1999-02-22 | 2002-09-30 | 인터내셔널 비지네스 머신즈 코포레이션 | 기판상에서의 임플랜트 방법 |
-
1992
- 1992-01-29 JP JP1356592A patent/JPH05217884A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100305207B1 (ko) * | 1994-04-20 | 2001-11-30 | 박종섭 | 반도체소자의금속배선형성방법 |
US6143671A (en) * | 1997-11-21 | 2000-11-07 | Nec Corporation | Semiconductor device manufacturing method |
KR100354592B1 (ko) * | 1999-02-22 | 2002-09-30 | 인터내셔널 비지네스 머신즈 코포레이션 | 기판상에서의 임플랜트 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6015650A (en) | Method for forming micro patterns of semiconductor devices | |
US7626238B2 (en) | Semiconductor devices having antireflective material | |
JP2001237174A (ja) | 反射型露光マスク | |
JP2910157B2 (ja) | フオトレジストコントラストの最適化方法 | |
US6177235B1 (en) | Antireflection treatment of reflective surfaces | |
JP3081655B2 (ja) | レジストパターンの形成方法 | |
JPH05217884A (ja) | パターン形成方法 | |
JPH07106224A (ja) | パターン形成方法 | |
JP3837279B2 (ja) | フォトレジストパターン形成方法及び半導体素子の製造方法 | |
JPH09218500A (ja) | レジストパターンの作製方法 | |
JPH07273021A (ja) | 半導体装置の製造方法 | |
JPH0620943A (ja) | レジストパターンの形成方法 | |
JPH06110214A (ja) | レジストパターンの形成方法 | |
JP2802611B2 (ja) | 位相反転マスク | |
JPH05232678A (ja) | 位相シフトフォトマスクの製造方法 | |
JPH0954438A (ja) | フォトレジストパターン及びその形成方法 | |
US7105279B2 (en) | Method for fabricating a patterned layer on a semiconductor substrate | |
KR960000181B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
JP2589346B2 (ja) | パターン形成方法 | |
JPH05197160A (ja) | パターン形成方法 | |
KR0129124B1 (ko) | 감광막 표면처리방법 | |
JPH03190217A (ja) | 半導体装置の製造方法 | |
JPH08293454A (ja) | レジストパターンの形成方法 | |
JP4075024B2 (ja) | パターンの形成方法 | |
JPH02101464A (ja) | パターン形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |