CN113764260A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN113764260A CN113764260A CN202010486143.3A CN202010486143A CN113764260A CN 113764260 A CN113764260 A CN 113764260A CN 202010486143 A CN202010486143 A CN 202010486143A CN 113764260 A CN113764260 A CN 113764260A
- Authority
- CN
- China
- Prior art keywords
- layer
- mask layer
- opening
- forming
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 145
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 239000000463 material Substances 0.000 claims description 169
- 238000005530 etching Methods 0.000 claims description 69
- 229920000642 polymer Polymers 0.000 claims description 13
- 238000012986 modification Methods 0.000 claims description 11
- 230000004048 modification Effects 0.000 claims description 11
- 230000015556 catabolic process Effects 0.000 claims description 10
- 238000004132 cross linking Methods 0.000 claims description 10
- 238000006731 degradation reaction Methods 0.000 claims description 10
- 238000005286 illumination Methods 0.000 claims description 9
- ARXJGSRGQADJSQ-UHFFFAOYSA-N 1-methoxypropan-2-ol Chemical compound COCC(C)O ARXJGSRGQADJSQ-UHFFFAOYSA-N 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- 239000006117 anti-reflective coating Substances 0.000 claims description 7
- HEDRZPFGACZZDS-UHFFFAOYSA-N Chloroform Chemical compound ClC(Cl)Cl HEDRZPFGACZZDS-UHFFFAOYSA-N 0.000 claims description 6
- WYURNTSHIVDZCO-UHFFFAOYSA-N Tetrahydrofuran Chemical compound C1CCOC1 WYURNTSHIVDZCO-UHFFFAOYSA-N 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- 229920000058 polyacrylate Polymers 0.000 claims description 6
- 239000004593 Epoxy Substances 0.000 claims description 5
- 238000001020 plasma etching Methods 0.000 claims description 3
- YLQBMQCUIZJEEH-UHFFFAOYSA-N tetrahydrofuran Natural products C=1C=COC=1 YLQBMQCUIZJEEH-UHFFFAOYSA-N 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 125000002887 hydroxy group Chemical group [H]O* 0.000 claims description 2
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N phenol group Chemical group C1(=CC=CC=C1)O ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 361
- 230000000875 corresponding effect Effects 0.000 description 22
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 10
- 238000001259 photo etching Methods 0.000 description 8
- 238000004528 spin coating Methods 0.000 description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 6
- 229910052799 carbon Inorganic materials 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- -1 SiCN Inorganic materials 0.000 description 2
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 125000003700 epoxy group Chemical group 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明实施例中公开了一种半导体结构及其形成方法，包括：提供基底，所述基底表面形成有第一掩膜层，所述第一掩膜层开设有第一开口；形成填充所述第一开口且暴露所述第一掩膜层的顶面的牺牲层；在所述第一掩膜层上形成第二掩膜层，所述第二掩膜层用于作为在所述第一掩膜层形成第二开口的初始掩膜。本发明实施例能够提高半导体结构的尺寸和精度。
Description
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
在半导体器件的形成过程中，经常需要在基底的不同区域形成不同的半导体结构。现有技术中，通常先在基底表面形成掩膜层，并在一个区域的硬掩膜层形成第一开口，在另一区域的硬掩膜层形成第二开口，并进一步以该硬掩膜层为掩膜，以形成不同的半导体结构。
然而，现有工艺形成的半导体结构，尺寸精度有待提高。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的尺寸精度。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：
提供基底，所述基底表面形成有第一掩膜层，所述第一掩膜层开设有第一开口；形成填充所述第一开口且暴露所述第一掩膜层的顶面的牺牲层；在所述第一掩膜层上形成第二掩膜层，所述第二掩膜层用于作为在所述第一掩膜层形成第二开口的初始掩膜。
相应的，本发明实施例还提供一种半导体结构，包括：
基底，所述基底上设有第一掩膜层，所述第一掩膜层内开设有第一开口；位于所述第一开口内的牺牲层，所述牺牲层填充所述第一开口；位于所述第一掩膜层上的第二掩膜层。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例通过在第一掩膜层的所述第一开口内形成填充所述第一开口且暴露所述第一掩膜层的顶面的牺牲层，使本发明实施例中的第一掩膜层表面本身的平整度得到提高，进而使得形成在所述第一掩膜层上的第二掩膜层的表面平整度相应提高，使后续光刻工艺的尺寸精度得到提高，从而使后续形成的半导体结构的尺寸精度也相应提高。
附图说明
图1至图4是一种半导体结构的形成方法中各步骤对应的结构示意图；
图5至图14是本发明实施例半导体结构的形成方法各步骤对应的结构示意图；
图15是本发明实施例半导体结构一实施例的结构示意图。
具体实施方式
如背景技术所述，现有工艺形成的半导体结构，尺寸精度有待提高。
参考图1至图4，现结合一种半导体结构的形成工艺，分析半导体结构尺寸精度不高的原因。
参考图1，在半导体基底100上形成硬掩膜层110，所述硬掩膜层形成有第一开口W1。
参考图2，在硬掩膜层110上形成硬掩膜覆盖层120，所述硬掩膜覆盖层120完全覆盖所述第一开口W1；其中，所述硬掩膜覆盖层120例如可以为旋涂碳(spin on carbon，SOC)层。旋涂碳层通过旋涂工艺所形成，用于提高所述硬掩膜覆盖层的表面平整度，为后续膜层的形成提供良好的界面状态。
参考图3，在硬掩膜覆盖层120上形成光刻掩膜层130；其中，光刻掩膜层上130具有用于形成第二开口的掩膜图形，该掩膜图形通过光刻显影得到。
参考图4，以所述光刻掩膜层130为掩膜，依次刻蚀硬掩膜覆盖层120和硬掩膜层110，在硬掩膜层上形成第二开口W2。
然而，发明人发现，上述工艺流程得到的半导体结构的尺寸精度不高。
发明人进一步研究后认为，基于所述硬掩膜层的第一开口W1的存在，使得后续在该硬掩膜层110上形成的层结构(如硬掩膜覆盖层120和光刻掩膜层130)在覆盖所述硬掩膜层110的同时，还需要填充所述硬掩膜层110的第一开口W1，进而使得具有第一开口W1区域的膜层表面高度低于其他区域的膜层，从而造成了膜层的表面平整度不高，在有些第一开口分布较多的区域，膜层之间的厚度偏差能够达到30nm甚至更多，从而影响了后续的光刻工艺，降低了后续形成的半导体结构的尺寸精度。
基于此，本发明实施例提供了一种半导体结构的形成方法，包括：提供基底，所述基底表面形成有第一掩膜层，所述第一掩膜层开设有第一开口；形成填充所述第一开口且暴露所述第一掩膜层的顶面的牺牲层；在所述第一掩膜层上形成第二掩膜层，所述第二掩膜层用于作为在所述第一掩膜层形成第二开口的初始掩膜。通过在所述第一开口内形成填充所述第一开口且暴露所述第一掩膜层的顶面的牺牲层，使本发明实施例中的第一掩膜层表面本身的平整度得到提高，进而使得形成在所述第一掩膜层上的第二掩膜层的表面平整度相应提高，使后续光刻工艺的尺寸精度得到提高，从而使后续形成的半导体结构的尺寸精度也相应提高。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图14是本发明实施例中半导体结构的形成方法各步骤对应的结构示意图。
参考图5，提供基底200，所述基底200表面形成有第一掩膜层210，所述第一掩膜层210开设有第一开口W21。
本实施例中，所述基底200用于为后续工艺提供工艺基础。所述基底200可以包括衬底，也可以包括衬底和形成在衬底上的有源器件。
所述衬底的材料可以为硅。在另一些实施例中，所述基底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述基底还能够为绝缘体上的硅基底或者绝缘体上的锗基底等其他类型的基底。所述有源器件是设置在衬底表面的半导体器件，其具体可以为晶体管、电容器、电阻器、二极管、光电二极管、熔断器等，并通过对应的半导体工艺形成在衬底表面。
所述基底200上还可以进一步包括待处理材料层，所述待处理材料层用于通过图形化后的第一掩膜层暴露出所述待处理材料层的部分区域，从而对暴露出的待处理材料层进行对应的工艺处理。以所述方法用于形成栅极结构为例，所述功能材料层可以为栅极材料层。在其他实施例中，根据实际工艺情况，所述功能材料层还可以为其他类型的材料层，例如层间介质层等。
可选的，所述基底200表面可以为平面，从而使得形成在所述基底200表面上的第一掩膜层的表面为平面。
所述第一掩膜层210用于在图形化后暴露出所述待处理材料层的部分区域。在本发明实施例中，所述第一掩膜层210可以为硬掩膜层，所述硬掩膜层可以满足较小关键尺寸下，对图形转移的精准度和稳定性的要求。
需要说明的是，在复杂器件结构的形成过程中，第一掩膜层的第一区域需要进行第一工艺处理，第一掩膜层的第二区域需要进行第二处理。对应的，在进行第一掩膜层的图形化时，则需要在第一区域开设第一开口，并对第一开口暴露的基底区域进行第一工艺，并进一步覆盖第一区域的第一开口，在第二区域开设第二开口，以进行第二工艺。本发明实施例主要说明在形成第一开口后，覆盖所述第一开口的过程。
在本实施例中，所述第一掩膜层210(硬掩膜层)的材料可以为氮化硅。氮化硅的硬度和致密度较高，有利于提高后续图形化的硬掩膜层的掩膜效果，而且氮化硅是半导体工艺中常用的介电材料，具有较高的工艺兼容性。在另一些实施例中，所述硬掩膜层的材料还可以为无定形碳。在其他实施例中，所述第一掩膜层的材料还可以选取SiOC，SiOCH，SiC，SiCN，SiO2，SiN，SiON中的一种或多种。
参考图6至图10，形成填充所述第一开口且暴露所述第一掩膜层的顶面的牺牲层。
通过形成填充所述第一开口且暴露所述第一掩膜层的顶面的牺牲层，使本发明中的第一掩膜层表面本身的平整度得到提高，进而使得形成在所述第一掩膜层上的第二掩膜层的表面平整度相应提高，使后续光刻工艺的尺寸精度得到提高，从而使后续形成的半导体结构的尺寸精度也相应提高。
在本实施例中，所述牺牲层可以完全填充所述第一开口，使所述牺牲层的顶面与所述第一掩膜层的顶面齐平，或者，还可以略微超出所述第一掩膜层的顶面。这是由于，在进行后续的膜层形成工艺时，影响膜层表面平整度的主要是底层膜层的凹陷，在凹陷较多时，容易造成膜层不同区域的厚度偏差。而在底层膜层具有超出底层表面凸点时，则很容易被后续形成的膜层完全覆盖，从而对后续形成的膜层平整度影响较小。
在其他可选的实施例中，所述牺牲层，还可以部分填充所述第一开口，所述牺牲层部分填充所述第一开口时，所述牺牲层在所述第一开口内的高度大于或等于所述第一开口深度的70％，从而填充所述第一开口的大部分空间，提高第一掩膜层表面的平整度，降低后续形成的第二掩膜层可能产生的厚度偏差，进而提高形成在所述第一掩膜层上的第二掩膜层的表面平整度。
其中，所述第一开口为多个，多个所述第一开口所处的区域为第一区域，所述第一区域以外的其他区域为第二区域；在所述第一开口内形成填平所述第一开口的牺牲层，可以采取如下的流程：
参考图6，形成完全覆盖所述第一掩膜层210表面的牺牲材料层221，所述牺牲材料层221完全填充所述第一开口W21，其中，位于第一区域10A的第一掩膜层210顶部的牺牲材料层的厚度小于位于第二区域20A的第一掩膜层210顶部的牺牲材料层的厚度。
所述牺牲材料层221用于后续形成所述牺牲层提供基础。
所述牺牲材料层221的材料为可以进行不同区域的改性处理的材料，从而根据不同区域的特性，进行不同处理。在本实施例中，所述牺牲材料层221可以为在光照下具有交联特性或降解特性的感光材料，从而可以采用光处理使得第一开口内材料与第一开口外的材料具有不同的特性，从而根据相应的特性去除第一开口外的材料，进而实现仅对第一开口的填充。
具体的，所述牺牲材料层221在光照下具有交联特性，对应的材料可以为环氧基和酚羟基类的聚合物；所述牺牲材料层在光照下具有降解特性，对应的材料可以为聚丙烯酸酯类聚合物。
所述牺牲材料层可以采用旋涂工艺形成在所述第一掩膜层表面。具体的，旋涂牺牲材料，在第一掩膜层表面上形成完全填充所述第一开口的牺牲材料层，并通过烘烤等工艺实现牺牲材料层的固化。其中，所述牺牲材料层的厚度不宜过大，也不宜过小，过大容易使后续去除牺牲材料层的步骤的工艺难度变大，过小则可能出现牺牲材料层没有被完全填充。在本发明实施例中，所述牺牲材料层的厚度可以为100nm～300nm。
其中，基于第一区域中具有所述多个开口，在成膜过程中，位于第一区域10A的第一掩膜层210顶部的牺牲材料层的厚度小于位于第二区域20A的第一掩膜层210顶部的牺牲材料层的厚度。
在本实施例中，还可以基于不同区域内不同厚度的牺牲材料层，实现填充在第一开口的牺牲层的形成。具体的，基于第一区域10A的第一掩膜层210顶部的牺牲材料层的厚度小于第二区域20A的牺牲材料层的厚度，如干法刻蚀去除预设厚度的牺牲材料层，以暴露第一区域10A的顶面，并同时控制刻蚀程度，保留位于第一开口内的牺牲材料层，并在后续步骤中进一步去除剩余在第二区域20A的牺牲材料层。
具体的，参考图7-图8，对牺牲材料层进行改性处理，使所述第一区域的牺牲材料层在第二刻蚀工艺中的刻蚀速率小于所述第二区域的牺牲材料层在第二刻蚀工艺中的刻蚀速率。
通过对所述牺牲材料层进行改性处理，使得所述第一区域内的牺牲材料层与所述第二区域内的牺牲材料层具有不同的特性，从而可以根据相应的特性去除第二区域内的牺牲材料层的材料，进而实现仅对第一区域内的第一开口的填充。
对应的，可以选取合适的改性处理工艺，使所述第二刻蚀工艺中，所述第二区域的牺牲材料层与所述第一区域的牺牲材料层的刻蚀选择比大于或等于10:1，从而在所述第二刻蚀工艺中实现对第二区域的牺牲材料层的去除。
在一个可选的示例中，所述牺牲材料层在光照下具有交联特性，例如，所述牺牲材料层可以为环氧基和酚羟基类的聚合物，从而可以对所述第一区域的牺牲材料层进行光处理，使所述第一区域的牺牲材料层在第二刻蚀工艺中的刻蚀速率小于所述第二区域的牺牲材料层在第二刻蚀工艺中的刻蚀速率，以使所述第一开口内的牺牲材料层不易去除，从而在后续第二刻蚀工艺中可以不被去除。对应的，所述改性处理可以是光处理，基于所述牺牲材料层的特性进行相应的改性处理，具体为：
参见图7，对所述第一区域10A的牺牲材料层221进行光处理。
对应的，可以采用光刻技术对所述牺牲材料层进行曝光。例如，采用紫外光进行所述牺牲材料层的光照步骤，其中，所述紫外光的波长为360～370nm，例如可以为365nm，强度为2000～3000mJ/cm2。
在另一个可选的示例中，所述牺牲材料层在光照下具有降解特性，例如，所述牺牲材料层可以为聚丙烯酸酯类聚合物，从而可以对所述第二区域的牺牲材料层进行光处理，使所述第一区域的牺牲材料层在第二刻蚀工艺中的刻蚀速率小于所述第二区域的牺牲材料层在第二刻蚀工艺中的刻蚀速率，以使所述第一开口内的牺牲材料层不易去除，从而在后续第二刻蚀工艺中可以不被去除。同样的，所述改性处理可以是光处理，基于所述牺牲材料层的特性进行相应的改性处理，具体为：
参见图8，对所述第二区域20A的牺牲材料层221进行光处理。
在本示例中，同样可以采用光刻技术对所述牺牲材料层进行曝光。例如，采用紫外光进行所述牺牲材料层的光照步骤，其中，所述紫外光的波长为360～370nm，例如可以为365nm，强度为2000～3000mJ/cm2。
参考图9，采用第一刻蚀工艺去除所述第一区域10A的牺牲材料层221，直至暴露出所述第一区域10A的第一掩膜层210顶面。
通过第一刻蚀工艺，以去除所述第一区域的牺牲材料层，直至暴露出所述第一区域的第一掩膜层顶面，从而保留位于第一开口内的牺牲材料层作为牺牲层。
在本发明实施例中，可以采用刻蚀厚度易于控制的干法刻蚀工艺作为所述第一刻蚀工艺，从而在刻蚀暴露出所述第一区域的第一掩膜层顶面时停止，避免刻蚀位于第一开口内的牺牲材料层。
需要说明的是，在进行所述第一刻蚀工艺时，所述第一刻蚀工艺同时减薄所述第二区域的牺牲材料层，从而降低后续第二刻蚀工艺的工艺成本。对应的，本步骤中，采用干法刻蚀工艺，去除预设厚度的牺牲材料层，直至剩余在所述第一区域10A中的牺牲材料层221与所述第一掩膜层210的表面齐平，从而保留填充在所述第一开口内的牺牲材料层。
其中，去除牺牲材料层的过程可以采用具有各向异性特性的刻蚀工艺，以实现对刻蚀厚度的精确控制。在本发明实施例中，所述干法刻蚀工艺为等离子刻蚀工艺，其中，刻蚀气体为H2、CO2、CH4、O2中的一种或多种。
参考图10，采用所述第二刻蚀工艺去除所述第二区域20A的牺牲材料层，直至暴露出所述第二区域的第一掩膜层210顶面。
其中，所述第二刻蚀工艺是与所述改性处理工艺相匹配的工艺，从而使改性后的牺牲材料层在所述第二刻蚀工艺中，所述第二区域的牺牲材料层与所述第一区域的牺牲材料层的刻蚀选择比大于或等于10:1。
可选的，所述第二刻蚀工艺可以为湿法刻蚀工艺，在所述牺牲材料层在光照下具有交联特性时，例如，在所述牺牲材料层为环氧基和酚羟基类的聚合物时，所述第二刻蚀工艺采用的刻蚀液为氯仿或四氢呋喃。其中，所述第二刻蚀工艺还可以为剥离工艺，对应的，以氯仿或四氢呋喃为剥离液，以去除所述牺牲材料层。
在光处理所述第一区域内的牺牲材料层后，所述第一开口内的牺牲材料层已经不易去除，进一步通过与所述牺牲材料层相适应的第二刻蚀工艺(如剥离工艺)，即可去除所述第一掩膜层表面上的第二区域的牺牲材料层。
在其他示例中，在所述牺牲材料层在光照下具有降解特性，例如，在所述牺牲材料层为聚丙烯酸酯类聚合物时，所述第二刻蚀工艺采用的刻蚀液为丙二醇甲醚(PGME)，其中，所述第二刻蚀工艺还可以为剥离工艺，对应的，以丙二醇甲醚剥离液，以去除所述牺牲材料层。
在对所述第二区域的牺牲材料层进行光处理后，所述第二区域的牺牲材料层相对易于去除，进一步通过与光处理后的所述牺牲材料层相适应的第二刻蚀工艺，即可去除所述第一掩膜层表面上的第二区域的牺牲材料层。
需要说明的是，本步骤去除所述第二区域的牺牲材料层时，可能会产生少量残留物，但基于残留物易于被层结构覆盖，且不会对层结构的表面平整度产生影响，使得本发明实施例并不会由于残留物产生影响。
需要说明的是，在本发明实施例中，可以进行所述第一刻蚀工艺之后进行所述第二刻蚀工艺，也可以进行所述第二刻蚀工艺之后进行所述第一刻蚀工艺，本发明在此不做具体的限制。
在一些特定的示例中，例如所述牺牲材料层在液态时的粘稠度较低，则在所述牺牲材料层的表面为平整表面，对应的，则可以仅通过去除预设厚度的牺牲材料层，直至剩余在所述第一开口的牺牲材料层与所述第一掩膜层的表面齐平，即可以使所述第一区域和第二区域的第一掩膜层上方的牺牲材料层被完全去除，仅剩填充在第一开口内的牺牲材料层。
接着，在形成填充所述第一开口且暴露所述第一掩膜层的顶面的牺牲层之后，参考图11，形成覆盖所述硬掩膜层210(即第一掩膜层)的硬掩膜覆盖层230。
所述硬掩膜覆盖(HM cap)层230，用于进一步提高所述硬掩膜层210的表面平整度，从而为后续膜层的形成提供良好的界面态。所述硬掩膜覆盖层可以为旋涂碳(spin oncarbon，SOC)层。旋涂碳层通过旋涂工艺所形成，工艺成本较低；而且，通过采用旋涂碳层，可以明显提高所述硬掩膜层的表面平整度。在其他实施例中，所述硬掩膜覆盖层的材料还可以为氧化硅。
具体的，所述硬掩膜覆盖层为旋涂碳层时，可以通过旋涂工艺形成。
接着，参考图12，形成覆盖所述硬掩膜覆盖层230的抗反射涂层240。
所述抗反射涂层240用于减小曝光时的反射效应，从而提高图形的转移精度。本实施例中，所述抗反射涂层为硅抗反射涂层(Si-ARC)，Si-ARC层有利于增加光刻工艺过程中的曝光景深(DOF)，有利于提高曝光均匀性，而且，Si-ARC层中富含硅，有利于提高所述抗反射涂层240的硬度，从而有利于进一步提高图形的转移精度。
接着，参考图13，在所述第一掩膜层210上形成第二掩膜层250。
所述第二掩膜层250用于作为在所述第一掩膜层210形成第二开口的初始掩膜。
在本实施例中，所述第一掩膜层210为硬掩膜层，所述第二掩膜层250为光刻掩膜层。对应的所述光刻掩膜层250的材料可以为光刻胶。所述光刻胶可以为正性光刻胶，也可以为负性光刻胶，本发明在此不做具体的限定。
所述第二掩膜层250开设有与第二开口对应的掩膜开口，从而可以对所述第二掩膜层的掩膜开口暴露的第一掩膜层210上形成第二开口。其中，所述第二开口可以位于所述第一区域和/或所述第二区域，本发明在此不做具体的限制。
具体的，所述第二掩膜层250的形成过程可以包括：在所述抗反射涂层240上形成第二掩膜材料层，曝光并显影所述第二掩膜材料层，以形成所述掩膜开口。其中，所述第二掩膜材料层为光刻胶层，可以通过旋涂、固化工艺形成，所述曝光显影可以采用相应的工艺参数实现。
参考图14，在形成所述第二掩膜层后，本发明实施例还进一步进行第一掩膜层的刻蚀，在本发明实施例中，所述第一掩膜层210为硬掩膜层，对应的，硬掩膜层的刻蚀流程可以包括：
以所述第二掩膜层为初始掩膜，依次刻蚀所述抗反射涂层240、所述硬掩膜覆盖层230和所述硬掩膜层210，在所述硬掩膜层210上形成第二开口W22；去除剩余的所述光刻掩膜层、所述硬掩膜覆盖层和所述抗反射涂层。
其中，所述刻蚀工艺可以为等离子刻蚀工艺，在等离子刻蚀工艺中，依次刻蚀所述抗反射涂层240、所述硬掩膜覆盖层230和所述硬掩膜层210，从而在所述硬掩膜层上形成第二开口。进一步的，在形成所述第二开口后，去除剩余的所述光刻掩膜层、所述硬掩膜覆盖层和所述抗反射涂层，从而可以在后续工艺中，以刻蚀后的所述硬掩膜层为掩膜，进行后续的工艺制程。
本发明实施例中，通过在第一掩膜层的所述第一开口内形成填充所述第一开口且暴露所述第一掩膜层的顶面的牺牲层，使第一掩膜层表面本身的平整度得到提高，进而使得形成在所述第一掩膜层上的第二掩膜层的表面平整度相应提高，使后续光刻工艺的尺寸精度得到提高，从而使后续形成的半导体结构的尺寸精度也相应提高。
本发明实施例还提供一种半导体结构，参考图15，包括：
基底300，所述基底300上设有第一掩膜层310，所述第一掩膜层310内开设有第一开口W31；位于所述第一开口W31内的牺牲层320，所述牺牲层320填充所述第一开口W31；位于所述第一掩膜层310上的第二掩膜层350。
所述基底的材料可以为硅。在另一些实施例中，所述基底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述基底还可以是绝缘体上的硅基底或者绝缘体上的锗基底等其他类型的基底。所述有源器件是设置在衬底表面的半导体器件，其具体可以为晶体管、电容器、电阻器、二极管、光电二极管、熔断器等，并通过对应的半导体工艺形成在衬底表面。
所述基底上还可以进一步包括待处理材料层，所述待处理材料层用于通过图形化后的第一掩膜层暴露出所述待处理材料层的部分区域，从而对暴露出的待处理材料层进行对应的工艺处理。以所述方法用于形成栅极结构为例，所述功能材料层可以为栅极材料层。在其他实施例中，根据实际工艺情况，所述功能材料层还可以为其他类型的材料层，例如层间介质层等。
可选的，所述基底表面可以为平面，从而使得形成在所述基底表面上的第一掩膜层的表面为平面。
所述第一掩膜层310用于在图形化后暴露出所述待处理材料层的部分区域。在本发明实施例中，所述第一掩膜层310可以为硬掩膜层，所述硬掩膜层可以满足较小关键尺寸下，对图形转移的精准度和稳定性的要求。
在本实施例中，所述第一掩膜层310(硬掩膜层)的材料可以为氮化硅。氮化硅的硬度和致密度较高，有利于提高后续图形化的硬掩膜层的掩膜效果，而且氮化硅是半导体工艺中常用的介电材料，具有较高的工艺兼容性。在另一些实施例中，所述硬掩膜层的材料还可以为无定形碳。在其他实施例中，所述第一掩膜层310的材料还可以选取SiOC，SiOCH，SiC，SiCN，SiO2，SiN，SiON中的一种或多种。
在本实施例中，位于所述第一开口W31内的牺牲层320，所述牺牲层完全填充所述第一开口W31，使本申请中的第一掩膜层310表面本身的平整度得到提高，进而使得形成在所述第一掩膜层310上的第二掩膜层350的表面平整度相应提高，使后续光刻工艺的尺寸精度得到提高，从而使后续形成的半导体结构的尺寸精度也相应提高。
在其他可选的实施例中，所述牺牲层，还可以部分填充所述第一开口，所述牺牲层部分填充所述第一开口时，所述牺牲层在所述第一开口内的高度大于或等于所述第一开口深度的70％，从而填充所述第一开口的大部分空间，提高第一掩膜层表面的平整度，降低后续形成的第二掩膜层可能产生的厚度偏差，进而提高形成在所述第一掩膜层上的第二掩膜层的表面平整度。
进一步的，所述牺牲层320在光照下具有交联特性，或，所述牺牲层在光照下具有降解特性。
所述牺牲材料层的材料可以为在光照下具有交联特性或降解特性的感光材料，从而可以采用光刻工艺使第一开口内材料与第一开口外的材料具有不同的特性，从而根据相应的特性去除第一开口外的材料，进而实现仅对第一开口的填充。
具体的，所述牺牲材料层在光照下具有交联特性，对应的材料可以为环氧基和酚羟基类的聚合物；所述牺牲材料层在光照下具有降解特性，对应的材料可以为聚丙烯酸酯类聚合物。
所述牺牲材料层可以采用旋涂工艺形成在所述第一掩膜层表面。具体的，旋涂牺牲材料，在第一掩膜层表面上形成完全填充所述第一开口的牺牲材料层，并通过烘烤等工艺实现牺牲材料层的固化。其中，所述牺牲材料层的厚度不宜过大，也不宜过小，过大容易使后续去除牺牲材料层的步骤的工艺难度变大，过小则可能出现牺牲材料层没有被完全填充。在本发明实施例中，所述牺牲材料层的厚度可以为100nm～300nm。
可以采用光刻技术对所述牺牲材料层进行曝光。例如，采用紫外光进行所述牺牲材料层的光照步骤，其中，所述紫外光的波长为360～370nm，例如可以为365nm，强度为2000～3000mJ/cm2。
可选的，所述第一掩膜层310为硬掩膜层，所述第二掩膜层350为光刻掩膜层，所述第一掩膜层310和所述第二掩膜层350之间还包括覆盖所述硬掩膜层的硬掩膜覆盖层330，和，覆盖所述硬掩膜覆盖层330的抗反射涂层340。
对应的所述光刻掩膜层的材料可以为光刻胶。所述光刻胶可以为正性光刻胶，也可以为负性光刻胶，可以通过旋涂、固化工艺形成，本发明在此不做具体的限定。
所述第二掩膜层350开设有与第二开口W32对应的掩膜开口，从而可以对所述第二掩膜层350的掩膜开口暴露的第一掩膜层310上形成第二开口。
本发明实施例中，通过在所述第一开口内设置有填充所述第一开口的牺牲层，使本申请中的第一掩膜层表面本身的平整度得到提高，进而使得形成在所述第一掩膜层上的第二掩膜层的表面平整度相应提高，使后续光刻工艺的尺寸精度得到提高，从而使后续形成的半导体结构的尺寸精度也相应提高。
所述半导体结构可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底表面形成有第一掩膜层，所述第一掩膜层开设有第一开口；
填充所述第一开口且暴露所述第一掩膜层的顶面的牺牲层；
在所述第一掩膜层上形成第二掩膜层，所述第二掩膜层用于作为在所述第一掩膜层形成第二开口的初始掩膜。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲层完全填充所述第一开口或部分填充所述第一开口；所述牺牲层部分填充所述第一开口时，所述牺牲层在所述第一开口内的高度大于或等于所述第一开口深度的70％。
3.如权利要求1或2所述的半导体结构的形成方法，其特征在于，所述第一开口为多个，多个所述第一开口所处的区域为第一区域，所述第一区域以外的其他区域为第二区域；所述在所述第一开口内形成填平所述第一开口的牺牲层，包括：
形成完全覆盖所述第一掩膜层表面的牺牲材料层，所述牺牲材料层完全填充所述第一开口，其中，位于第一区域的第一掩膜层顶部的牺牲材料层的厚度小于位于第二区域的第一掩膜层顶部的牺牲材料层的厚度；
对牺牲材料层进行改性处理，使所述第一区域的牺牲材料层在第二刻蚀工艺中的刻蚀速率小于所述第二区域的牺牲材料层在第二刻蚀工艺中的刻蚀速率；
进行所述改性处理之后，采用第一刻蚀工艺去除所述第一区域的牺牲材料层，直至暴露出所述第一区域的第一掩膜层顶面；
进行所述改性处理之后，采用所述第二刻蚀工艺去除所述第二区域的牺牲材料层，直至暴露出所述第二区域的第一掩膜层顶面。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，进行所述第一刻蚀工艺之后进行所述第二刻蚀工艺；所述第一刻蚀工艺同时减薄所述第二区域的牺牲材料层，所述第二刻蚀工艺中，所述第二区域的牺牲材料层与所述第一区域的牺牲材料层的刻蚀选择比大于或等于10:1。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述牺牲材料层在光照下具有交联特性；
所述改性处理包括：对所述第一区域的牺牲材料层进行光处理。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述牺牲材料层为环氧基和酚羟基类的聚合物。
7.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第二刻蚀工艺为湿法刻蚀工艺，所述第二刻蚀工艺采用的刻蚀液为氯仿或四氢呋喃。
8.如权利要求4所述的半导体结构的形成方法，其特征在于，所述牺牲材料层在光照下具有降解特性；
所述改性处理包括：对所述第二区域的牺牲材料层进行光处理。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述牺牲材料层为聚丙烯酸酯类聚合物。
10.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第二刻蚀工艺为湿法刻蚀工艺，所述第二刻蚀工艺采用的刻蚀液为丙二醇甲醚。
11.如权利要求5或8所述的半导体结构的形成方法，其特征在于，所述光处理采用紫外光。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述紫外光的波长为360～370nm，强度为2000～3000mJ/cm2。
13.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一刻蚀工艺为干法刻蚀工艺。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述干法刻蚀工艺为等离子刻蚀工艺，其中，刻蚀气体为H2、CO2、CH4、O2中的一种或多种。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一掩膜层为硬掩膜层，所述第二掩膜层为光刻掩膜层，所述形成填充所述第一开口且暴露所述第一掩膜层的顶面的牺牲层之后，所述在所述第一掩膜层上形成第二掩膜层之前，还包括：
形成覆盖所述硬掩膜层的硬掩膜覆盖层；
形成覆盖所述硬掩膜覆盖层的抗反射涂层。
16.如权利要求15所述的半导体结构的形成方法，其特征在于，所述在所述第一掩膜层上形成第二掩膜层之后，还包括：
以所述第二掩膜层为初始掩膜，依次刻蚀所述硬掩膜覆盖层、所述抗反射涂层和所述硬掩膜层，在所述硬掩膜层上形成第二开口；其中，所述第二开口位于所述第一区域和/或所述第二区域；
去除剩余的所述第二掩膜层、所述硬掩膜覆盖层和所述抗反射涂层。
17.一种半导体结构，其特征在于，包括：
基底，所述基底上设有第一掩膜层，所述第一掩膜层内开设有第一开口；
位于所述第一开口内的牺牲层，所述牺牲层填充所述第一开口；
位于所述第一掩膜层上的第二掩膜层。
18.如权利要求17所述的半导体结构，其特征在于，所述牺牲层在光照下具有交联特性，或，所述牺牲层在光照下具有降解特性。
19.如权利要求17所述的半导体结构，其特征在于，所述牺牲层在光照下具有交联特性时，所述牺牲层为环氧基和酚羟基类的聚合物；
所述牺牲层在光照下具有降解特性时，所述牺牲层为聚丙烯酸酯类聚合物。
20.如权利要求17所述的半导体结构，其特征在于，所述第一掩膜层为硬掩膜层，所述第二掩膜层为光刻掩膜层，所述第一掩膜层和所述第二掩膜层之间还包括覆盖所述硬掩膜层的硬掩膜覆盖层，和，覆盖所述硬掩膜覆盖层的抗反射涂层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010486143.3A CN113764260A (zh) | 2020-06-01 | 2020-06-01 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010486143.3A CN113764260A (zh) | 2020-06-01 | 2020-06-01 | 半导体结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113764260A true CN113764260A (zh) | 2021-12-07 |
Family
ID=78782660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010486143.3A Pending CN113764260A (zh) | 2020-06-01 | 2020-06-01 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113764260A (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101030539A (zh) * | 2006-02-27 | 2007-09-05 | 台湾积体电路制造股份有限公司 | 制作半导体元件的方法 |
| CN101154046A (zh) * | 2006-09-30 | 2008-04-02 | 中芯国际集成电路制造(上海)有限公司 | 双镶嵌结构的制造方法 |
| CN101303525A (zh) * | 2008-06-23 | 2008-11-12 | 上海集成电路研发中心有限公司 | 一种双重图形曝光工艺 |
| CN101308330A (zh) * | 2007-05-16 | 2008-11-19 | 上海华虹Nec电子有限公司 | 利用可显影填充材料的两次图形曝光方法 |
| TW200910417A (en) * | 2007-08-29 | 2009-03-01 | Promos Technologies Inc | Method of forming micro-patterns |
| CN101399226A (zh) * | 2007-09-28 | 2009-04-01 | 海力士半导体有限公司 | 形成半导体器件的图案的方法 |
| CN101923285A (zh) * | 2009-06-09 | 2010-12-22 | Asml荷兰有限公司 | 光刻方法和布置 |
| CN102082081A (zh) * | 2009-11-26 | 2011-06-01 | 海力士半导体有限公司 | 形成半导体器件的精细图案的方法 |
| CN103247577A (zh) * | 2012-02-01 | 2013-08-14 | 爱思开海力士有限公司 | 包括精细图案的半导体器件的制造方法 |
| CN110114882A (zh) * | 2019-03-27 | 2019-08-09 | 京东方科技集团股份有限公司 | 显示基板、显示装置、掩模板和制造方法 |
-
2020
- 2020-06-01 CN CN202010486143.3A patent/CN113764260A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101030539A (zh) * | 2006-02-27 | 2007-09-05 | 台湾积体电路制造股份有限公司 | 制作半导体元件的方法 |
| CN101154046A (zh) * | 2006-09-30 | 2008-04-02 | 中芯国际集成电路制造(上海)有限公司 | 双镶嵌结构的制造方法 |
| CN101308330A (zh) * | 2007-05-16 | 2008-11-19 | 上海华虹Nec电子有限公司 | 利用可显影填充材料的两次图形曝光方法 |
| TW200910417A (en) * | 2007-08-29 | 2009-03-01 | Promos Technologies Inc | Method of forming micro-patterns |
| CN101399226A (zh) * | 2007-09-28 | 2009-04-01 | 海力士半导体有限公司 | 形成半导体器件的图案的方法 |
| CN101303525A (zh) * | 2008-06-23 | 2008-11-12 | 上海集成电路研发中心有限公司 | 一种双重图形曝光工艺 |
| CN101923285A (zh) * | 2009-06-09 | 2010-12-22 | Asml荷兰有限公司 | 光刻方法和布置 |
| CN102082081A (zh) * | 2009-11-26 | 2011-06-01 | 海力士半导体有限公司 | 形成半导体器件的精细图案的方法 |
| CN103247577A (zh) * | 2012-02-01 | 2013-08-14 | 爱思开海力士有限公司 | 包括精细图案的半导体器件的制造方法 |
| CN110114882A (zh) * | 2019-03-27 | 2019-08-09 | 京东方科技集团股份有限公司 | 显示基板、显示装置、掩模板和制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9418862B2 (en) | Method for integrated circuit patterning | |
| JP5047728B2 (ja) | 半導体素子の微細パターン形成方法 | |
| US8039195B2 (en) | Si device making method by using a novel material for packing and unpacking process | |
| US7256136B2 (en) | Self-patterning of photo-active dielectric materials for interconnect isolation | |
| JP5052771B2 (ja) | 塩基性物質拡散障壁膜を使用する微細電子素子のデュアルダマシン配線の製造方法 | |
| JP2008072101A (ja) | 半導体素子の微細パターン形成方法 | |
| US8470708B2 (en) | Double patterning strategy for contact hole and trench in photolithography | |
| US20130175658A1 (en) | Tone inversion with partial underlayer etch for semiconductor device formation | |
| US8835324B2 (en) | Method for forming contact holes | |
| CA2843399A1 (en) | Improved sidewall image transfer process | |
| US10170354B2 (en) | Subtractive methods for creating dielectric isolation structures within open features | |
| US20120266810A1 (en) | Planarization system for high wafer topography | |
| WO2004102274A2 (en) | Use of spin-on, photopatternable, interplayer dielectric materials and intermediate semiconductor device structure utilizing the same | |
| CN109427554B (zh) | 一种化学溶液和形成半导体器件的方法 | |
| US7226873B2 (en) | Method of improving via filling uniformity in isolated and dense via-pattern regions | |
| CN102201365B (zh) | 用于制造半导体器件的方法 | |
| CN108122830B (zh) | 半导体装置的形成方法 | |
| CN109148272B (zh) | 半导体器件及其形成方法 | |
| CN117334561A (zh) | 基底的处理方法 | |
| CN113764260A (zh) | 半导体结构及其形成方法 | |
| US10186542B1 (en) | Patterning for substrate fabrication | |
| US11923199B2 (en) | Method and structure of middle layer removal | |
| US11626293B2 (en) | Method of manufacturing a semiconductor device | |
| US7642184B2 (en) | Method for dual damascene process | |
| TWI840706B (zh) | 製造半導體裝置和圖案化半導體結構的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |