DE102004034820B4 - Verfahren zum Einebnen aktiver Schichten von TMR-Bauelementen auf einer Halbleiterstruktur - Google Patents
Verfahren zum Einebnen aktiver Schichten von TMR-Bauelementen auf einer Halbleiterstruktur Download PDFInfo
- Publication number
- DE102004034820B4 DE102004034820B4 DE102004034820A DE102004034820A DE102004034820B4 DE 102004034820 B4 DE102004034820 B4 DE 102004034820B4 DE 102004034820 A DE102004034820 A DE 102004034820A DE 102004034820 A DE102004034820 A DE 102004034820A DE 102004034820 B4 DE102004034820 B4 DE 102004034820B4
- Authority
- DE
- Germany
- Prior art keywords
- layer
- dummy
- etching
- dielectric
- depositing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Verfahren
zum Einebnen aktiver Schichten von TMR-Bauelementen (34a–34f) auf einer Halbleiterstruktur,
mit den folgenden Schritten:
– Bereitstellen einer Halbleiterstruktur (10) mit einer oberen Dielektrikumsschicht (28) sowie Metallisierungsgebieten (18, 20, 30a, 30c, 32a), die an der Oberfläche derselben ausgebildet sind;
– Abscheiden von TMR-Bauelementen (34a–34f) an ausgewählten Stellen auf den Metallisierungsgebieten (18, 20, 30a, 30c, 32a), wobei diese TMR-Bauelemente (34a–34f) über eine bekannte Höhe über der Oberfläche der oberen Dielektrikumsschicht (28) verfügen;
– Abscheiden einer ersten dielektrischen Schicht (60) auf der Oberfläche der genannten Dielektrikumsschicht (28) sowie über den TMR-Bauelementen (34a–34f);
– Herstellen einer Attrappenschicht (58) aus dielektrischem Material auf der ersten dielektrischen Schicht (60) mit einer Dicke, die der bekannten Höhe der TMR-Bauelemente (34a–34f) entspricht;
– Herstellen einer Attrappenstrukturmuster-Maske auf der Attrappenschicht (58) aus dielektrischem Material;
– Ätzen der Attrappenschicht (58) aus dielektrischem Material mit Selektivität hinsichtlich der ersten dielektrischen Schicht (60), um Abschnitte...
– Bereitstellen einer Halbleiterstruktur (10) mit einer oberen Dielektrikumsschicht (28) sowie Metallisierungsgebieten (18, 20, 30a, 30c, 32a), die an der Oberfläche derselben ausgebildet sind;
– Abscheiden von TMR-Bauelementen (34a–34f) an ausgewählten Stellen auf den Metallisierungsgebieten (18, 20, 30a, 30c, 32a), wobei diese TMR-Bauelemente (34a–34f) über eine bekannte Höhe über der Oberfläche der oberen Dielektrikumsschicht (28) verfügen;
– Abscheiden einer ersten dielektrischen Schicht (60) auf der Oberfläche der genannten Dielektrikumsschicht (28) sowie über den TMR-Bauelementen (34a–34f);
– Herstellen einer Attrappenschicht (58) aus dielektrischem Material auf der ersten dielektrischen Schicht (60) mit einer Dicke, die der bekannten Höhe der TMR-Bauelemente (34a–34f) entspricht;
– Herstellen einer Attrappenstrukturmuster-Maske auf der Attrappenschicht (58) aus dielektrischem Material;
– Ätzen der Attrappenschicht (58) aus dielektrischem Material mit Selektivität hinsichtlich der ersten dielektrischen Schicht (60), um Abschnitte...
Description
- Die Erfindung betrifft ein Verfahren zum Einebnen aktiver Schichten von TMR (TMR = Tunneling-Magneto-Resistance = Tunnelmagnetwiderstand)-Bauelementen auf einer Halbleiterstruktur und allgemein ein Verfahren zum Herstellen isolierender Attrappen-Füllstrukturen, genauer gesagt, die Verwendung derartiger Strukturen, um den strengen Musterfaktorregeln für Kühlstrukturen während der Schritte der Herstellung der Bauelemente zu genügen, um ein Kurzschließen aktiver TJ (TJ = Tunnelübergang)-Bauelemente und insbesondere ein Kurzschließen zwischen Metallisierungsleitungen oberhalb und unterhalb der TJ-Bauelemente zu vermeiden.
- Wie es dem Fachmann gut bekannt ist, besteht bei der Herstellung von Halbleiter-Bauelementen schon immer das Ziel, die Größe von Komponenten und Schaltkreisen zu verringern, wobei gleichzeitig die Anzahl der Schaltkreise und/oder Schaltungselemente auf einem einzelnen Halbleiter-Bauteil immer weiter zunimmt. Diese andauernde, erfolgreiche Größenverringerung der Schaltungselemente hat auch eine Verkleinerung der Größe von Leitungen erforderlich gemacht, die Bauelemente und Schaltkreise verbinden. Wenn jedoch die Leitungen immer kleiner werden, nimmt ihr Widerstand zu. Ferner nimmt, wenn die Anzahl von Dielektrikumsschichten bzw. dielektrischer Schichten erhöht wird, die kapazitive Kopplung zwischen Leitungen in derselben Ebene sowie auf benachbarten Ebenen zu.
- In der Vergangenheit wurden Aluminium für metallische Verbindungsleitungen und Siliciumoxid als Dielektrikum verwendet. Jedoch begünstigen neuere Herstelltechniken Kupfer als Metall für Verbindungsleitungen, und als dielektrisches Material werden verschiedene Materialien mit niedrigem K-Wert (organisch und anorganisch) als vorteilhaft angesehen. Es ist nicht überraschend, dass diese Änderungen der Materialien Änderungen bei den Bearbeitungsverfahren erforderlich gemacht haben. Insbesondere hat, da es schwierig ist, Kupfer zu ätzen, ohne dass es zu nicht hinnehmbaren Schäden am dielektrischen Material kommt, die Technik zum Herstellen metallischer Verbindungsleitungen deutliche Änderungen erfahren. D. h., dass zwar Aluminiumverbindungen durch Abscheiden einer Schicht aus Aluminium und anschließende Fotoresist- Lithografie- und Ätzvorgänge, um ein gewünschtes Muster von Aluminiumleitungen zu belassen, hergestellt werden konnten, dass jedoch die Herstellung von Verbindungsleitungen aus Kupfer typischerweise durch einen Prozess erfolgt, der nun allgemein als Damaszier- oder Feinstrukturierprozess bezeichnet wird. Der Damaszier-Prozess ist beinahe die Umkehrung des Ätzens, wobei einfach gesagt, ein Graben, ein Kanal oder eine Durchführung in das darunter liegende Dielektrikum eingeschnitten, eingeätzt oder auf andere Weise in diesem ausgebildet wird, wobei dann ein Auffüllen mit Metall (d. h. Kupfer) erfolgt. Das außerhalb der Gräben und Durchführungen abgeschiedene Material wird dann weg poliert.
- Der Prozess ist ziemlich unkompliziert, wenn Metallisierungsleitungen oder eine Kupferschicht in nur einer Ebene auszubilden sind. Jedoch werden, wie es dem Fachmann bekannt ist, Halbleiter-Bauteile heutzutage mit mehreren Ebenen auf einem Chip hergestellt, und demgemäß müssen auch Metallisierungen oder Verbindungen, die Abmessungen in der Größenordnung von 100 nm (Nanometer) und weniger aufweisen, in jeder Ebene hergestellt werden. Ferner müssen nicht nur mehrere Metallisierungsebenen hergestellt werden, sondern diese müssen auch miteinander verbunden werden. Es ist ersichtlich, dass es schwierig ist, Durchführungen durch das Dielektrikum hindurch auszubilden (die dann mit Kupfer aufgefüllt werden), die mit einer Genauigkeit von 100 nm mit einer Verbindungsleitung in einer anderen Ebene im selben Halbleiter-Bauteil ausgerichtet sind.
- Jedoch existieren hinsichtlich der Herstellung einiger Halbleiter-Bauteile, wie TJ(Tunnel Junction = Tunnelübergang)- bzw. TMR-Elemente, noch weitere Probleme, die gelöst werden müssen. Zum Beispiel führt die Einebnung in offenen Gebieten angrenzend an dicht gepackte TJ-Elemente häufig zu erheblichen Problemen einer "Schüsselbildung". Genauer gesagt, führt die TJ-Einebnung, wie sie während der Herstellung von MRAM(Magnetic Random Access Memory)-Elementen erforderlich ist, zu speziellen Schwierigkeiten, da die Höhe dieser dicht gepackten TJ-Elemente wesentlich geringer als die typische Höhe einer Durchführung ist. Daher neigen die sich ergebenden Strukturen stärker zu Kurzschlüssen als dies bei einer normalen Damaszier-Metalldoppelebene der Fall ist, und es sind strenge Musterfaktorregeln erforderlich, wenn die Füllstrukturen aus derselben Art magnetischer Elemente bestehen, wie sie für aktive TJ-Elemente verwendet werden. Es hat sich gezeigt, dass diese strengen Regeln erforderlich sind, um zu vermeiden, dass aktive TJs durch Metallisierungsleitungen kurzgeschlossen werden, und um auch Kurzschlüsse zwischen Metallleitungen über und unter den TJs zu vermeiden. Diese Füllstrukturen führen zu einem unzuverlässigen elektrischen Pfad zwischen den beiden Metallebenen, und sie müssen sorgfältig platziert werden, um unerwünschte elektrische Verbindungen zu vermeiden. Daher werden durch die strengen Formfaktorregeln zwar die Probleme hinsichtlich des Kurzschließens aktiver TJs gelöst, jedoch führt die Anwendung dieser Regeln zu schwerwiegenden Einschränkungen beim Design von Leiter bahnebenen, und es kommt häufig zu ineffektiven Leiterbahnen und vergeudeter Silicium-"Nutzfläche".
- Aus der
US 6 396 123 B1 ist ein Verfahren zum Herstellen einer Halbleiteranordnung bekannt, bei dem zum Einebnen einzelner Ebenen Dummy-Füllstrukturen verwendet werden. - Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Einebnen aktiver Schichten von TMR-Bauelementen auf einer Halbleiterstruktur zu schaffen, bei dem beim Herstellen von Attrappen-Füllstrukturen die genannte Schüsselbildung im Wesentlichen vermieden wird.
- Diese Auf gabe ist durch das Verfahren gemäß dem beigefügten Anspruch 1 gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen. Bei einer bevorzugten Ausführungsform dieses Verfahrens wird zunächst eine Halbleiterstruktur mit mindestens einer Schicht einer eingebetteten Metall-Leiterbahn bereitgestellt. Auf dieser Struktur wird durch Abscheiden magnetischer Schichten und durch reaktives Ionenätzen von Filmen unter Verwendung von einer oder mehrerer Schichten aus Metall und Isolatoren als Hartmaske eine magnetische Schichtstruktur ausgebildet. Auf diesen wird eine erste Metallisierungsdünnschicht, z. B. aus Siliciumnitrid, Siliciumcarbid oder Aluminiumoxid-Zusammensetzungen abgeschieden. Eine dünne dielektrische Schicht aus einem Material wie SiN oder SiC fördert typischerweise die Anhaftung und verhindert die Diffusion von Cu und anderer metallischer Elemente. Ferner wird diese erste dielektrische Schicht selektiv in Bezug auf die zweite abgeschiedene dielektrische Schicht geätzt, wobei sie dieselbe Dicke wie die Höhe der magnetischen Elemente aufweisen sollte. Diese zweite dielektrische Schicht kann dann mit großen Toleranzen strukturiert werden, ohne dass Bedenken hinsichtlich einer Maskengenauigkeit zu beachten wären. Ferner benötigt die Maske keine genaue Ausrichtung in Bezug auf die vorigen Lithografieebenen, weswegen sie viel billiger hergestellt werden kann. Das Abätzen der zweiten dielektrischen Schicht bis herunter zur ersten dielektrischen Schicht sorgt für eine nicht leitende Attrappen-Füllstruktur, wodurch Musterfaktorregeln für die Einebnung des Isolators nach der Abscheidung einer dritten Isolierschicht oder eines Schichtstapels genügt werden kann. Die zweite Schicht aus dielektrischem Material wird so geätzt, dass Materialabschnitte oder Attrappenstrukturen mit einer Höhe verbleiben, die der Höhe aktiver Halbleiter-Bauelemente auf der Oberfläche der ersten Schicht aus dielektrischem Material entsprechen. Auf den aktiven Halbleiter-Bauelementen und den Attrappenstrukturen wird eine dritte Schicht aus dielektrischem Material abgeschieden, deren Dicke größer als die Höhe der aktiven Halbleiter-Bauelemente ist.
- Für ein vollständigeres Verständnis der Erfindung, sowie betreffend Vorteile derselben, wird nun auf die folgende Beschreibung in Verbindung mit den beigefügten Zeichnungen Bezug genommen, in denen Folgendes dargestellt ist:.
-
1 ist eine Schnittansicht eines Teils einer bekannten Halbleiterstruktur mit Zwischenebenen mit Metallisierungsleitungen und Durchführungen sowie Halbleiter-Bauelementen;. -
2A ist eine der1 entsprechende Ansicht, wobei jedoch zusätzlich Halbleiter-Bauelemente wie TJ (Tunnelübergänge) auf den Metallisierungsleitungen und dem umgebenden Dielektrikum abgeschieden sind; -
2B zeigt die bekannte Struktur der2A mit einer zusätzlichen Dielektrikumsschicht, z. B. aus SiO2, vor einem CMP (chemisch-mechanisches Polieren); -
2C zeigt die Struktur der2B nach dem CMP zum Einebenen der TJs, wobei auch veranschaulicht ist, wie im umgebenden Dielektrikum in Gebieten, die nicht durch TJs oder Attrappen-Füllstrukturen belegt sind, Schüsselbildung auftritt; -
3A veranschaulicht den bekannten Prozess der Verwendung nicht aktiver TJs als Attrappen-Füllstruktur zum Vermeiden eines übermäßigen Polierens bei CMP oder Schüsselbildung; -
3B veranschaulicht eine weitere bekannte Bearbeitung zum Einebnen der aktiven oder funktionellen TJs der3A ; -
3C bis3F veranschaulichen den weiteren Prozessablauf zum Hinzufügen einer anderen Metallisierungsebene zur Struktur der3B ; und -
4A bis4D veranschaulichen den Prozess der Verwendung von Attrappen-Füllstrukturen und einer Einebnung von TJs gemäß einer Ausführungsform der Erfindung. - In der
1 ist eine Halbleiterstruktur mit Schichten aus aktiven Elementen wie FETs (Feldeffekttransistoren) und Metallisierungsschichten dargestellt. Wie dargestellt, existiert eine erste Schicht10 mit Source/Drain-Gebieten des FET, die mit12a und12b gekennzeichnet sind, wobei auch eine Gatestruktur14 vorhanden ist. Eine Schicht aus Siliciumoxid oder einem dielektrischen Material16 bedeckt die Schicht10 und die Gatestruktur14 . Es ist eine leitende Durchführung18 vorhanden, die das Source/Drain-Gebiet12b mit einer ersten Metallisierungsschicht wie einer Kupferleitung20 in einer zweiten Schicht des dielektrischen Materials22 verbindet. Bei der dargestellten Ausführungsform ist auch eine Schicht aus Siliciumnitrid24 dargestellt, die die zwei dielektrischen Schichten16 und22 in üblicher Weise trennt, um eine Ätzstoppschicht zu bilden, die beim Ätzen der Gräben für die Kupfer- oder Metallisierungsleitung20 genutzt wird. Eine andere Siliciumnitridschicht26 bedeckt die Metallisierungsleitungen20 und das umgebende dielektrische Material22 . Darauf folgt eine andere dielektrische Schicht wie eine Siliciumoxidschicht (SiO2)28 , die die Siliciumnitridschicht26 bedeckt. Hier sei darauf hingewiesen, dass die Schicht10 mit den aktiven Halbleiterelementen wie FETs mit den Source/Drain-Gebieten12a und12b und dem Gate14 auch über eigene Metallisierungsleitungen (nicht dargestellt) verfügen, wie sie in der Siliciumoxidschicht22 enthalten sind. Wie es ebenfalls dargestellt ist, existieren in der Schicht28 aus dielektrischem Material Leitungen und Gebiete einer Metallisierung (M2), die die Bezugszahlen30a ,30b ,30c und30d tragen. Typischerweise existieren auch eine oder mehrere Durchführungen32 , die die in der Siliciumoxidschicht vorhandenen Metallisierungsleitungen30a und30b verbinden und sich zur ersten, in der dielektrischen Schicht2 abgeschiedenen Metallisierungsleitung20 erstrecken. - So ist an dieser Stelle eine Halbleiterstruktur mit mehreren Metallisierungsschichten und aktiven Halbleiterelementen dargestellt. Es ist zu beachten, dass die erörterte Halbleiterstruktur der Metallisierungsleitung nur ein Beispiel bildet, wobei bei anderen Ausführungsformen der Erfindung mehr oder weniger Schichten mit anderen Halbleiterstrukturen vorhanden sein können. In jedem Fall wurden jedoch, wie es in der
1 dargestellt ist, die Metallisierungsgebiete30a ,30b ,30c und30d sowie das dielektrische Material oder das Siliciumoxid28 einer CMP-Bearbeitung unterzogen, so dass diese Struktur nun zur Bearbeitung oder Abscheidung weiterer Halbleiterelemente geeignet ist. - Es wird nun auf die
2A Bezug genommen, in der die Struktur der1 dargestellt ist, wobei jedoch zusätzlich TMR-Elemente34a ,34b ,34c ,34d ,34e und34f wie z. B. TJs mit bekannter Höhe direkt über den Metallisierungs- oder Leiterbahnebenen30a und30b abgeschieden sind. D. h., dass bei einer XPC(Cross Point Memory Cell = Schnittpunkts-Speicherzelle)-Architektur die TMR-Elemente direkt auf dem Schalter und der Lese-Leiterbahn abgeschieden sind. Bei einer FET-Architektur (nicht dargestellt) wird jedoch vor dem Abscheiden von TMR-Elementen als Erstes eine dünne Isolierschicht auf der Metallisierung (Schalter-Leiterbahn) abgeschieden. Dann werden die TMR-Elemente abgeschieden und durch eine lokale Verbindung mit der Lese-Leiterbahn verbunden. Jedoch ist bei der vorliegenden Ausführungsform davon ausgegangen, dass die Schaltungsanordnung kein aktives TJ-Element über der Metallisierung30c und30d benötigt, und dass es auch nicht dazu geeignet ist. - Jedoch ist es, wie es dem Fachmann bekannt ist, bei der Einebnung von TJs und MRAM(Magnetic Random Access Memory)-Strukturen erforderlich, für Füllstrukturen sehr strenge Musterfaktorregeln einzuhalten, um eine Schüsselbildung zu vermeiden, wie sie typischerweise zu einem Kurzschluss eines oder mehrerer aktiver TJs oder Kurzschlüssen zwischen den Leiterbahnebenen oberhalb und unterhalb führen kann, insbesondere in Chipgebieten ohne TJ-Arrays. Diese strengen Musterfaktorregeln erlegen den Designfreiheitsgraden für diese Strukturen schwerwiegende Einschränkungen auf, was häufig zu schlecht genutzten Leiterbahnebenen und verfügbarem Silicium führt.
- Unter Bezugnahme auf die
2B und2C wird nun das Problem einer übermäßigen "Schüsselbildung" veranschaulicht, wie es auftritt, wenn die strengen Musterfaktorregeln nicht befolgt werden. Wie dargestellt, wird eine dielektrische Schicht42 aus einem Material wie SiO2 Durchführung oder Si3N4 usw. auf der Halbleiterstruktur der2A mit einer Höhe von ungefähr 150 mm abgeschieden. Wie es aus der2A erkennbar ist, existieren dicht gepackte TJ-Strukturen34a ,34b ,34c ,34d ,34e und34f mit bekannter Höhe, die als Stoppgrenze beim CMP dienen können, jedoch existiert rechts von den TJs34c und34f ein unbelegtes Gebiet. Dieses unbelegte Gebiet ist sehr anfällig für ein übermäßiges Polieren oder eine Schüsselbildung des Dielektrikums während des CMP-Prozesses. Wie es aus der2C erkennbar ist, ist das große Gebiet der dielektrischen Schicht42 rechts vom TJ-Element34c übermäßig poliert, wodurch ein Gebiet44 mit Schüsselbildung erzeugt ist, in dem das gesamte dielektrische Material42 entfernt ist, so dass ein Teil der Fläche der Metallisierung30c freigelegt ist. Wie es der Fachmann erkennt, kann, da die Abscheidung eines beliebigen Materials über dem Dielektrikum42 , einschließlich leitender Materialien, mit der genannten Fläche der Metallisierung30c in Kontakt tritt, bei einer Weiterverarbeitung der Struktur sehr leicht ein Defekt auftreten, so dass die Struktur weggeworfen werden muss. Daher werden gemäß dem Stand der Technik TJ-Elemente häufig auf einer Metallisierung oder einem anderen unbelegten Gebiet abgeschieden, wobei sie jedoch nicht verbunden oder aktiviert werden, so dass sie als TJ-"Attrappen"elemente bezeichnet werden. Diese TJ-Attrappenelemente werden gleichzeitig mit aktiven TJ-Elementen hergestellt, weswegen sie über dieselbe bekannte Höhe wie die aktiven TJ-Elemente34a bis34f verfügen. Demgemäß würden, als Beispiel, Attrappenelemente46a und46b , wie sie in der3A dargestellt sind, abgeschieden werden, um den strengen Formfaktorregeln zu genügen. Demgemäß enthalten die großen Flächen der Metallisierung und des Dielektrikums28 , die in der2A nicht mit Schüsselbildung-Bauelementen belegt sind, nun die Attrappenelemente46a und46b . Dann wird, gemäß einem bekannten Beispiel, auf den TJ-Elementen34a bis34f und auch den Attrappenelementen oder nicht aktiven TJ-Elementen46a und46b eine Siliciumnitridschicht42 abgeschieden. Diese wird anschließend einem CMP-Prozess unterzogen, um, wie es in der3B dargestellt ist, für eine ebene Oberfläche zur weiteren Verarbeitung zu sorgen. Jedoch tragen, abweichend vom Beispiel der2C , die Attrappenelemente oder nicht aktiven TJs46a und46b dazu bei, eine Schüsselbildung über den Metallisierungsgebieten30c und30b zu verhindern. - Gemäß der
3C wurde die CMP-Schicht42 typischerweise durch einen anderen dielektrischen Schichtstapel48 mit einer Höhe von ungefähr 400 nm bedeckt, der dann durch eine standardmäßige DUV(tiefes Ultraviolett)-Lithografiestrukturierung strukturierend geätzt wurde, gefolgt von reaktivem Ionenätzen. Es ist zu beachten, dass als Material für den dielektrischen Schichtstapel48 jedes geeignete Material (Kombinationen) gewählt werden kann, wie es bei der Herstellung von Halbleiter-Bautelementen verwendet wird, einschließlich SiO2-Materialien mit niedrigem K-Wert und dergleichen. Insbesondere wird ein Ätzstopp gebildet, wodurch für verbesserte Prozesskontrolle gesorgt ist, wenn mit einer dünnen Schicht aus z. B. SiN gestartet wird, die niedrigere Ätzraten als die dielektrische Hauptschicht zeigt. Demgemäß veranschaulicht die3D Gräben50a bis50e , die für die dritte Metallisierungsebene verwendet werden. Jedoch stoppt, wie es in der3D dargestellt ist, der Grabenätzvorgang an der Oberfläche der TMR-Elemente, einschließlich den TMR-Attrappenelementen46a und46b , so dass die M2-Metallisierung30c nicht freigelegt wird. In der3D ist das obere der Attrappenelemente46a und46b erkennbar. Dem in der3D veranschaulichten Grabenätzvorgang folgt typischerweise ein weiterer Lithografie- und Ätzschritt durch die Siliciumnitridschicht42 mittels einer Durchführung oder eines Gebiets52 im Graben50d , wie es in der3E dargestellt ist. Daher kommt es, wenn die Gräben, einschließlich des Grabens50d , und die Durchführung52 mit Kupfer aufgefüllt werden, zu einer Verbindung zur Leiterbahn der M2-Metallisierung30a , wie es in der3F dargestellt ist. - Auch wird in der
3F eine typischerweise abgeschiedene Tantal/Tantalnitrid-Auskleidung54 in den eingeätzten Gräben50a bis50e und der eingeätzten Durchführung52 abgeschieden, der dann typischerweise die Abscheidung von Kupfer56a bis56e folgt. Der Kupferabscheidung folgt wiederum ein CMP-Prozess. Jedoch vergeudet, wie bereits angegeben, der vorstehend erörterte Prozess typischerweise Silicium-Nutzfläche, da den strengen Füllfaktorregeln gefolgt wird, wobei TJ-Attrappenelemente verwendet werden, um Kurzschlüsse zwischen aktiven TJ-Elementen zu vermeiden. - Es wird erneut auf die
2A Bezug genommen, in der aktive TMR-Elemente oder TJ-Stapel34a bis34f mit "bekannter" Höhe dargestellt sind, die auf der Metallisierung30a und30b positioniert sind. Jedoch existieren, wie oben erörtert, keine aktiven oder inaktiven TJ-Elemente auf den Metallisierungsgebieten30c und30d rechts von den TJ-Elementen34c und34f . - Daher wird gemäß der Erfindung, und wie es in der
4A dargestellt ist, ein dielektrisches Material, wie eine "Attrappen"schicht58 aus Siliciumoxid auf den TJs34a bis34f mit einer Höhe3 hergestellt, die der "bekannten" Höhe der aktiven TJs34a bis34f entspricht, wie oben erörtert. Auch kann, wie es in der4A dargestellt ist, vor dem Abscheiden der dielektrischen Schicht58 eine Siliciumnitridschicht60 auf den TJs34a bis34f sowie der restlichen, nicht bedeckten Metallisierung und dem Siliciumoxid abgeschieden werden, wie es in der4A dargestellt ist, um als Ätzstoppschicht zu dienen. - Wie ausgeführt, bildet die dielektrische Schicht
54 ein Attrappen-Fülloxid, und sie wird dazu verwendet, Attrappenstrukturen auszubilden. Daher wird, wozu erneut auf die4A Bezug genommen wird, eine Fotoresistmaske mit Abschnitten62a und62b über den nicht belegten Gebieten so strukturiert, dass nach dem Ätzen Attrappen-Füllstrukturen in den nicht belegten Gebieten verbleiben, um eine Schüsselbildung während eines folgenden CMP-Prozesses zu vermeiden. Jedoch ist es wesentlich zu beachten, dass, da die aktiven TJs34a bis34f bereits an ihren genauen Positionen abgeschieden wurden, der strukturierte Fotoresist62a und62b , und demgemäß die zum Ätzen des Attrappen-Fülldielektrikums oder der Siliciumoxidschicht58 verwendete Fotoresistmaske, nicht der präzisen Maskengenauigkeit genügen muss, um die durch die Füllmusterregeln zum Abscheiden von TJs erforderliche strenge Ausrichtung zu erreichen. Daher können billigere Lithografietechniken verwendet werden, wie solche mit MUV (mittleres Ultraviolett) statt mit DUV (tiefes Ultraviolett). Ferner können zum Ätzen der Attrappen-Füllstrukturen, wie der Attrappen-Füllstrukturen64a und64b , wie sie in der4B dargestellt ist, wirtschaftliche Ätztechniken verwendet werden, einschließlich des robusten Ätzens des Dielektrikums mit einem Material, das hoch selektiv hinsichtlich des Ätzstopps in Form der Siliciumnitrid- oder Siliciumcarbidschicht60 ist. Es ist jedoch wesentlich, zu beachten, dass die Höhe der Attrappenstrukturen64a und64b im Wesentlichen dieselbe wie diejenige der aktiven TJs34a bis34f sein muss. Jedoch können die Größe und die Platzierung gegenüber den Leiterbahnen darüber und darunter frei ausgewählt werden. So sind, abweichend von den in Bezug auf die bekannten Verfahren der3A und3B erörterten Attrappenstrukturen, ein zusätzlicher Fotoresistmaskenabschnitt22c (4A ) und eine zusätzliche Attrappenstruktur64c (4B ) dargestellt, die beim Stand der Technik nicht vorhanden sind. - Gemäß einer Ausführungsform der Erfindung wird, wenn der Fotoresist mit den Gebieten
62a und62b geätzt wurde, die dielektrische Schicht58 durch eine Chemikalie geätzt, die hinsichtlich Si3N4 (Siliciumnitrid) sehr selektiv ist, so dass dann, wenn der Ätzprozess die Si3N4-Schicht60 erreicht, dieselbe stoppt. So verbleiben Abschnitte der SiO2-Schicht58 über den unbelegten Gebieten mit einer Höhe oder Dicke, die derjenigen der aktiven TJ-Elemente entspricht. Dann werden die verbliebenen Fotoresistmaskenabschnitte abgezogen, und die aus der dielektrischen Schicht58 gebildeten verbliebenen Attrappenstrukturen werden einem CMP-Prozess unterzogen, so dass die Struktur der4B verbleibt. - Es wird nun auf die
4C Bezug genommen, gemäß der bei einer Ausführungsform der Erfindung die aktiven TJs34a bis34f sowie die Attrappen-Füllstrukturen64a und64b aus Siliciumoxid sowie die tragende Metallisierung und das Siliciumoxid durch eine dielektrische Schicht66 bedeckt werden, die hinsichtlich Kupferdiffusion resistent ist. Wie es gut bekannt ist, ist zu diesem Zweck eine Siliciumnitrid(Si3N4)-Schicht mit einer Dicke von ungefähr 150 nm besonders geeignet. Zu anderen geeigneten dielektrischen Materialien gehören Siliciumoxynitrid (SiON), Siliciumcarbid (SiC) und Aluminiumoxid (Al2O3). Die Schicht66 aus Siliciumnitrid oder einem anderen Dielektrikum wird dann ebenfalls einem CMP-Prozess bis zur Oberfläche der TJ-Strukturen34a bis34f und der Attrappenstrukturen64a bis64d unterzogen, wie es in der4D dargestellt ist. Dann wird die polierte Schicht aus Siliciumnitrid oder einem anderen dielektrischen Material, das dazu verwendet wird, die Diffusion von Kupfer zu verhindern, durch eine andere dielektrische Schicht48 , wie eine solche aus Siliciumdioxid, abgedeckt, was durch Abscheiden von ungefähr 400 nm auf dieselbe Weise erfolgt, wie es oben in Bezug auf die3C erörtert wurde. Dann wird, wie es in Bezug auf die3C bis3F erörtert wurde, die Siliciumoxidschicht48 zunächst geätzt, um die Gräben50a bis50e auszubilden. Dem Grabenätzen folgen das Strukturieren und Ätzen der Durchführung52 . Anschließend werden eine Tantalnitrid-Auskleidung52 und Kupfer abgeschieden, um die Leiterbahnen oder Leitungen56a bis56e der Metallisierung zu erzeugen, gefolgt von einem CMP-Prozess am Kupfer, um noch eine weitere Ebene elektronischer Elemente und/oder einer Metallisierung zu ermöglichen. Demgemäß besteht ein weiterer Unterschied einer gemäß der Erfindung hergestellten Struktur gegenüber einer solchen, wie sie in den3F und3G dargestellt ist, darin, dass die Metallisierungsleitungen durch die dielektrischen Attrappen-Füllstrukturen64a und64b getrennt sind, so dass geringe Gefahr eines Kurzschlusses hinsichtlich der Metallisierungsebene26 besteht. - An der beschriebenen Ausführungsform können zahlreiche Modifizierungen vorgenommen werden, ohne dass dadurch der Schutzumfang verlassen wird; z. B. können Abmessungen und Schichtdicken variiert werden.
Claims (17)
- Verfahren zum Einebnen aktiver Schichten von TMR-Bauelementen (
34a –34f ) auf einer Halbleiterstruktur, mit den folgenden Schritten: – Bereitstellen einer Halbleiterstruktur (10 ) mit einer oberen Dielektrikumsschicht (28 ) sowie Metallisierungsgebieten (18 ,20 ,30a ,30c ,32a ), die an der Oberfläche derselben ausgebildet sind; – Abscheiden von TMR-Bauelementen (34a –34f ) an ausgewählten Stellen auf den Metallisierungsgebieten (18 ,20 ,30a ,30c ,32a ), wobei diese TMR-Bauelemente (34a –34f ) über eine bekannte Höhe über der Oberfläche der oberen Dielektrikumsschicht (28 ) verfügen; – Abscheiden einer ersten dielektrischen Schicht (60 ) auf der Oberfläche der genannten Dielektrikumsschicht (28 ) sowie über den TMR-Bauelementen (34a –34f ); – Herstellen einer Attrappenschicht (58 ) aus dielektrischem Material auf der ersten dielektrischen Schicht (60 ) mit einer Dicke, die der bekannten Höhe der TMR-Bauelemente (34a –34f ) entspricht; – Herstellen einer Attrappenstrukturmuster-Maske auf der Attrappenschicht (58 ) aus dielektrischem Material; – Ätzen der Attrappenschicht (58 ) aus dielektrischem Material mit Selektivität hinsichtlich der ersten dielektrischen Schicht (60 ), um Abschnitte der Attrappenschicht (58 ) als Attrappenstrukturen (62a –62c ) auf der Oberfläche der oberen Dielektrikumsschicht (28 ) zu belassen, wobei diese Attrappenstrukturen (62a –62c ) eine Höhe aufweisen, die der genannten bekannten Höhe entspricht; und – Abscheiden einer anderen Schicht (66 ) aus dielektrischem Material auf den TMR-Bauelementen (34a –34f ) und den Attrappenstrukturen (62a –62c ), wobei diese andere Schicht (66 ) aus dielektrischem Material eine Dicke aufweist, die zumindest größer als die genannte bekannte Höhe der TMR-Bauelemente (34a –34f ) ist. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Halbleiterstruktur (
10 ) eine solche gemäß einer XPC-Architektur ist und die TMR-Bauelemente (34a –34f ) direkt auf der Oberseite der Metallisierung abgeschieden sind. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Halbleiterstruktur (
10 ) eine solche gemäß einer FET-Architektur ist, die Metallisierung durch eine dünne Isolierschicht bedeckt ist und die TMR-Bauelemente (34a –34f ) auf der Oberseite derselben abgeschieden sind und sie über eine lokale Verbindung mit einer benachbarten Lese-Leiterbahn verbunden sind. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die TMR-Bauelemente (
34a –34f ) mindestens zwei Metallisierungsschichten (20 ,30a ) aufweisen. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die erste dielektrische Schicht (
60 ) gegen die Diffusion von Kupferatomen und -ionen resistent ist. - Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass der Schritt des Abscheidens einer ersten dielektrischen Schicht (
60 ) den Schritt beinhaltet, dass eine Schicht abgeschieden wird, die aus der aus Siliciumnitrid (Si3N4), Siliciumoxynitrid (SiON), Siliciumcarbid (SiC) und Aluminiumoxid (Al2O3) bestehenden Gruppe ausgewählt ist. - Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass der Schritt des Abscheidens einer anderen Schicht (
66 ) eines dielektrischen Materials den Schritt des Abscheidens einer Schicht aus Siliciumoxid (SiO2) beinhaltet. - Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass der Schritt des Abscheidens einer anderen Schicht (
66 ) eines dielektrischen Materials den Schritt des Abscheidens einer Schicht aus einem Dielektrikum mit niedrigem K-Wert beinhaltet. - Verfahren nach Anspruch 7, gekennzeichnet durch die folgenden Schritte: – Einätzen von Leiterbahngräben in die Siliciumoxidschicht (
66 ) bis herunter zur ersten dielektrischen Schicht (60 ); – weiteres Einätzen von Durchführungen durch die erste dielektrische Schicht (60 ) in ausgewählten Gräben zu den Metallisierungsgebieten in der oberen Dielektrikumsschicht (28 ); und – Auffüllen der Gräben und der Durchführungen mit einem leitenden Metall. - Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die Schritte des Einätzens von Gräben und Durchführungen das Herstellen einer Ätzmaske durch Lithografie und reaktives Ionenätzen des Siliciumoxids beinhalten.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Schritt des Ätzens der Attrappenschicht (
58 ) aus dielektrischem Material den Schritt des Strukturierens einer Hartmaske durch mittlere Ultraviolett-Lithografie und des Ätzens der Attrappenschicht (58 ) aus dielektrischem Material mit einem für Siliciumnitrid selektiven Oxidätzverfahren beinhaltet. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass zu den aktiven Schichten von TMR-Bauelementen (
34a –34f ) solche mit Tunnelübergang gehören. - Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass das leitende Metall Kupfer ist.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Schritt des Ätzens der Attrappenschicht (
58 ) aus dielektrischem Material die Schritte des Abscheidens der Attrappenschicht (58 ) mit einer Dicke, die der genannten bekannten Höhe entspricht, und des Ätzens zum Beseitigen der gesamten Attrappenschicht (58 ) mit Ausnahme derjenigen Abschnitte, die durch die Fotoresistmaske geschützt sind, beinhaltet. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Schritt des Abscheidens von TMR-Bauelementen (
34a –34f ) gemäß den Musterfaktorregeln für Füllstrukturen erfolgt, wobei der Schritt des Ätzens der Attrappenschicht (58 ) weniger strengen Regeln folgt und wobei mittlere Ultraviolett-Lithografie verwendet wird. - Verfahren nach Anspruch 9, gekennzeichnet durch den Schritt des Abscheidens eines Überzugs aus Tantalnitrid (TaN) auf den Leiterbahngräben und Durchführungen.
- Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die Schritte des Herstellens und Ätzens der Attrappenschicht (
58 ) den Schritt des Abscheidens der Attrappenschicht (58 ) mit einer Dicke, die der genannten bekannten Höhe entspricht, des Ätzens der Attrappenschicht (58 ) mittels eines zur ersten dielektrischen Schicht (60 ) selektiven Prozesses und des Entfernens einer Fotoresistmaske, um die Attrappenstruktur zurückzulassen, beinhaltet.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/628,149 | 2003-07-28 | ||
US10/628,149 US6913990B2 (en) | 2003-07-28 | 2003-07-28 | Method of forming isolation dummy fill structures |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102004034820A1 DE102004034820A1 (de) | 2005-03-03 |
DE102004034820B4 true DE102004034820B4 (de) | 2007-05-24 |
Family
ID=34103312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102004034820A Expired - Fee Related DE102004034820B4 (de) | 2003-07-28 | 2004-07-19 | Verfahren zum Einebnen aktiver Schichten von TMR-Bauelementen auf einer Halbleiterstruktur |
Country Status (2)
Country | Link |
---|---|
US (1) | US6913990B2 (de) |
DE (1) | DE102004034820B4 (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7259024B2 (en) * | 2005-07-07 | 2007-08-21 | Infineon Technologies Ag | Method of treating a substrate in manufacturing a magnetoresistive memory cell |
US7427550B2 (en) | 2006-06-29 | 2008-09-23 | International Business Machines Corporation | Methods of fabricating passive element without planarizing |
US7539046B2 (en) | 2007-01-31 | 2009-05-26 | Northern Lights Semiconductor Corp. | Integrated circuit with magnetic memory |
US7844936B2 (en) * | 2007-08-22 | 2010-11-30 | Infineon Technologies Ag | Method of making an integrated circuit having fill structures |
KR100898220B1 (ko) * | 2007-09-07 | 2009-05-18 | 주식회사 동부하이텍 | 반도체 소자 및 그 제조방법 |
US7962878B2 (en) * | 2008-02-26 | 2011-06-14 | Infineon Technologies Ag | Method of making an integrated circuit using pre-defined interconnect wiring |
US9343463B2 (en) * | 2009-09-29 | 2016-05-17 | Headway Technologies, Inc. | Method of high density memory fabrication |
US8560982B2 (en) * | 2011-06-27 | 2013-10-15 | Xilinx, Inc. | Integrated circuit design using through silicon vias |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6396123B1 (en) * | 1999-10-15 | 2002-05-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device provided with on-chip decoupling condenser utilizing CMP dummy patterns |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001196372A (ja) * | 2000-01-13 | 2001-07-19 | Mitsubishi Electric Corp | 半導体装置 |
-
2003
- 2003-07-28 US US10/628,149 patent/US6913990B2/en not_active Expired - Fee Related
-
2004
- 2004-07-19 DE DE102004034820A patent/DE102004034820B4/de not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6396123B1 (en) * | 1999-10-15 | 2002-05-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device provided with on-chip decoupling condenser utilizing CMP dummy patterns |
Also Published As
Publication number | Publication date |
---|---|
US6913990B2 (en) | 2005-07-05 |
DE102004034820A1 (de) | 2005-03-03 |
US20050026341A1 (en) | 2005-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102005033916B4 (de) | Ausrichtung eines MTJ-Stapels an Leiterbahnen in Abwesenheit von Topographie | |
DE102005034386B4 (de) | Tiefe Justiermarken auf Rand-Chips zum anschließenden Ausrichten von opaken Schichten | |
DE102005036073B4 (de) | Verfahren zum Herstellen einer Leiterbahn mit ferromagnetischem Liner einer magnetischen Speichereinrichtung | |
DE10324866B4 (de) | Verfahren zum Herstellen eines magnetischen Direktzugriffsspeichers | |
DE10253938B4 (de) | Verfahren zur gleichzeitigen Herstellung einer Bonding-Pad-Struktur und eines Stapelkondensators in einer Halbleitervorrichtung | |
DE102005020060B4 (de) | Verfahren zum Strukturieren eines Dielektrikums mit kleinem ε unter Anwendung einer Hartmaske | |
DE19834917A1 (de) | Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen | |
DE102017117937A1 (de) | Aufgeteilte Schienenstrukturen, die sich in angrenzenden Metallschichten befinden | |
DE102004030860B4 (de) | Verfahren zum Schützen eines Metallisierungsgebiets in einer Halbleiterstrukturmit mindestens einem Metallisierungsgebiet | |
DE10054109C2 (de) | Verfahren zum Bilden eines Substratkontakts in einem Feldeffekttransistor, der über einer vergrabenen Isolierschicht gebildet ist | |
DE102004034822A1 (de) | MRAM und Verfahren zu dessen Herstellung | |
DE60132152T2 (de) | Herstellungsverfahren von einem randlosen Kontakt auf Bitleitungskontaktstutzen mit einer Ätzstopschicht | |
DE102011002769B4 (de) | Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement | |
DE4420365A1 (de) | Isolierverfahren bei der Herstellung von Halbleiterkomponenten und eine integrierte Schaltung für eine Speicheranordnung | |
DE102006001107A1 (de) | Verfahren zum Herstellen von MRAM-Zellen | |
DE102005034667A1 (de) | Einkapseln von Leiterbahnen von Halbleiter-Einrichtungen | |
DE10122976A1 (de) | Verfahren zum Ausbilden eines selbstjustierenden Kontakts und Herstellungsverfahren für eine Halbleitervorrichtung mit einem selbstjustierenden Kontakt | |
DE102004034820B4 (de) | Verfahren zum Einebnen aktiver Schichten von TMR-Bauelementen auf einer Halbleiterstruktur | |
EP1314165B1 (de) | Speicherzellenanordnung und verfahren zu deren herstellung | |
DE102006053435A1 (de) | Speicherzellenanordnungen und Verfahren zum Herstellen von Speicherzellenanordnungen | |
DE19531602C2 (de) | Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren | |
DE10328350A1 (de) | Isolierende Deckschicht und leitende Deckschicht in Halbleiterbauelementen mit magnetischen Materiallagen | |
DE102021113390A1 (de) | Struktur und verfahren für mram-vorrichtungen mit einer slot-durchkontaktierung | |
DE102006025405B4 (de) | Verfahren zur Herstellung einer Metallisierungsschicht eines Halbleiterbauelements mit unterschiedlich dicken Metallleitungen | |
DE102007043709B4 (de) | Mehrschichtige Halbleiterleistungsschaltung mit einer Durchkontaktierungsstruktur und Verfahren zur Bildung einer Durchkontaktierungsstruktur in einer mehrschichtigen Halbleiter-Leistungsschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |