JP2000208304A - チップ型サ―ミスタ及びチップ型サ―ミスタの抵抗値修正方法 - Google Patents

Abstract

(57)【要約】 【課題】 サーミスタ素体２と、サーミスタ素体２の一
面２ａ上において一方端が互いに対向し、他方端がサー
ミスタ素体２の端部に向かってそれぞれ延びるように形
成された第１，第２の表面電極３，４と、第１，第２の
表面電極３，４にそれぞれ電気的に接続されており、か
つサーミスタ素体２の端部に形成された第１，第２の外
部電極８，９とを備えるチップ型サーミスタにおいて、
チップ状に完成した後、サーミスタの抵抗値を容易にか
つ精度良く調整する。 【解決手段】 第１，第２の表面電極３，４が異なる電
極材料からなる複数の層３ａ〜３ｃ，４ａ〜４ｃを積層
した構造を有し、対向する各層３ａ〜３ｃ，４ａ〜４ｃ
の一方端間の距離が最下層３ａ，４ａから上方に向かう
につれて広がるように第１，第２の表面電極３，４の一
方端が階段状に形成されており、第１，第２の表面電極
３，４の階段状に形成された一方端の部分以外の部分を
被覆する絶縁層５，６を備えることを特徴としている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば温度補償回
路や温度検出素子に用いられるサーミスタに関し、より
詳細には、サーミスタ素体表面に互いに対向するように
第１，第２の表面電極を形成してなるサーミスタ及び該
サーミスタの抵抗値修正方法に関する。

【０００２】

【従来の技術】従来、正もしくは負の抵抗温度特性を有
する半導体セラミックスを用いたチップ型サーミスタ
が、温度検出素子や温度補償回路などにおいて幅広く用
いられている。また、プリント回路基板等に容易に表面
実装し得るチップ型サーミスタとして、種々の構造のも
のが提案されている。

【０００３】チップ型サーミスタにおいては、サーミス
タ素体自体の比抵抗にばらつきがあると共に、製造工程
上、素子寸法にもばらつきがあるため、製造された個々
のチップ型サーミスタの完成品において抵抗値にばらつ
きがあることが知られている。

【０００４】図１５及び図１６は、チップ型サーミスタ
を製造した後、チップ型サーミスタの抵抗値を修正する
ことができる従来のチップ型サーミスタの一例を示す斜
視図及び断面図である。図１５に示すように、サーミス
タ素体４１の両端部には、チップ型サーミスタを半田付
け等により表面実装するための外部電極４２及び４３が
設けられている。図１６に示すように、サーミスタ４１
の内部には、面状の内部電極４４及び４５が設けられて
おり、内部電極４４及び４５はそれぞれ外部電極４２及
び４３に電気的に接続されている。サーミスタ素体４１
の一面の上には、トリミング用導体層４６が設けられて
いる。このトリミング用導体層４６は、内部電極４４及
び４５と対向するように設けられている。従って、内部
電極４４、トリミング用導体層４６、及び内部電極４５
によって抵抗値が規定されている。

【０００５】このような従来のチップ型サーミスタ４０
において抵抗値の修正は、トリミング用導体層４６のト
リミング領域４６ａにレーザービームを照射し、トリミ
ング溝を形成するか、あるいはトリミング用導体層４６
の一部または全部を除去することによりなされている。

【０００６】しかしながら、このような抵抗値の調整方
法は、完成したサーミスタ毎にレーザービーム等の照射
を行う必要があり、大量に製造されたサーミスタに対し
ては効率的でないという問題があった。さらに、レーザ
ーのエネルギーによる発熱で、サーミスタ素体のセラミ
ックに微小なクラックを発生するおそれがあり、このよ
うなクラックのため抵抗値がばらつくおそれがあった。

【０００７】本発明の目的は、チップ状に完成した後、
サーミスタの抵抗値を容易にかつ精度良く調整すること
ができるチップ型サーミスタ及び該チップ型サーミスタ
の抵抗値修正方法を提供することにある。

【０００８】

【課題を解決するための手段】請求項１に記載の発明の
チップ型サーミスタは、サーミスタ素体と、サーミスタ
素体の一面上において一方端が互いに対向し、他方端が
サーミスタ素体の端部に向かってそれぞれ延びるように
形成された第１，第２の表面電極と、第１，第２の表面
電極にそれぞれ電気的に接続されており、かつサーミス
タ素体端部に形成された第１，第２の外部電極とを備
え、第１，第２の表面電極が異なる電極材料からなる複
数の層を積層した構造を有し、対向する各層の一方端間
の距離が最下層から上方に向かうにつれて広がるように
第１，第２の表面電極の一方端が階段状に形成されてお
り、第１，第２の表面電極の階段状に形成された一方端
の部分以外の第１，第２の表面電極の部分を被覆する絶
縁層をさらに備えることを特徴とする。

【０００９】請求項２に記載の発明では、第１，第２の
表面電極を構成する各層が、それぞれ異なるエッチング
液で溶解する材料から形成されている。請求項３に記載
の発明のチップ型サーミスタは、請求項１または請求項
２に記載の発明のチップ型サーミスタの抵抗値を修正し
た後のチップ型サーミスタであり、第１，第２の表面電
極の一方端において最下層より上方の所定層までの各層
の端部が該所定層の端面にほぼ揃うように除去されてい
ることを特徴とする。

【００１０】請求項４に記載の発明は、請求項１に記載
の発明に係るチップ型サーミスタの抵抗値修正方法であ
り、第１，第２の表面電極の一方端の最下層より上方の
所定層までの各層の端部を、チップ型サーミスタが所定
の抵抗値となるように除去することを特徴とする。

【００１１】請求項５に記載の発明は、請求項２に記載
の発明に係るチップ型サーミスタの抵抗値修正方法であ
り、上記請求項４に記載の発明に従い、第１，第２の表
面電極の一方端の最下層より上方の所定層までの各層の
端部を、チップ型サーミスタが所定の抵抗値となるよう
に除去するに際し、除去すべき各層の構成材料に応じて
異なるエッチング液を用い、各層の端部を上方層から下
方層に順次エッチングにより除去することを特徴とす
る。

【００１２】なお、本発明に係るチップ型サーミスタ
は、正の抵抗温度特性を有するサーミスタ素体及び負の
抵抗温度特性を有するサーミスタ素体のいずれを用いる
ものであってもよく、すなわち、サーミスタはＮＴＣサ
ーミスタ及びＰＴＣサーミスタのいずれであってもよ
い。

【００１３】

【発明の実施の形態】以下、図面を参照しつつ本発明の
非限定的な実施例を挙げることにより、本発明を明らか
にする。

【００１４】図１及び図２は、本発明の一実施例に係る
チップ型サーミスタを示す側面図及び平面図である。チ
ップ型サーミスタ１は、半導体セラミックスよりなるサ
ーミスタ素体２を用いて構成されている。サーミスタ素
体２の上面２ａ上には、第１，第２の表面電極３，４が
形成されている。第１の表面電極３は、複数の層３ａ，
３ｂ，３ｃを積層することにより構成されている。第２
の表面電極４も同様に、複数の層４ａ，４ｂ，４ｃを積
層することにより構成されている。第１，第２の表面電
極３，４を構成する層３ａ，４ａと、層３ｂ，４ｂと、
層３ｃ，４ｃは異なる電極材料から形成されている。ま
た、このような異なる電極材料として、異なるエッチン
グ液で溶解する材料を用いることにより、層３ａ，４
ａ、層３ｂ，４ｂ、または層３ｃ，４ｃを選択的にエッ
チングすることができる。本実施例では、最下層３ａ，
４ａをＮｉ／Ｃｒ合金膜から形成し、その上の層３ｂ，
４ｂをＣｕ膜から形成し、その上の層３ｃ，４ｃをＡｇ
膜から形成している。Ｎｉ／Ｃｒ合金膜は塩酸系溶剤で
エッチングすることができ、Ｃｕ膜は硫酸系溶剤でエッ
チングすることができ、Ａｇ膜は硝酸系溶剤でエッチン
グすることができる。なお、各層の厚みは約０．５μｍ
となるように形成している。

【００１５】また、第１，第２の表面電極３，４におい
て対向する各層の一方端間の距離は、最下層の層３ａ，
４ａから上方に向かうにつれて広がるように形成されて
いる。すなわち、層３ｂ，４ｂ間の距離は、層３ａ，４
ａ間の距離よりも長くなるように形成されており、層３
ｃ，４ｃ間の距離は、層３ｂ，４ｂ間の距離よりも長く
なるように形成されている。本実施例では、層３ｂ，４
ｂの一方端が、下層である層３ａ，４ａの一方端より１
０μｍ内側に位置するように形成されており、層３ｃ，
４ｃの一方端が、下層である層３ｂ，４ｂの一方端より
１０μｍ内側に位置するように形成されている。第１の
表面電極３及び第２の表面電極４の一方端においては、
このように最下層から上方に向かうにつれて、各層の一
方端が順次内側に位置しており、全体として階段状に形
成されている。また、図２に示すように、層３ａ〜３ｃ
及び４ａ〜４ｃの両側の側方端部も階段状になるように
形成されている。

【００１６】第１，第２の表面電極３，４の階段状に形
成された一方端の部分以外の第１，第２の表面電極３，
４の部分は、それぞれ絶縁層５，６により被覆されてい
る。本実施例では、ポリイミド樹脂により被覆されてい
る。絶縁層５，６の一方端は、図１に示すように、第
１，第２の表面電極３，４の最上層である層３ｃ，４ｃ
の一方端よりも１０μｍ内側になるように形成されてい
る。

【００１７】第１，第２の表面電極３，４を構成する各
層３ａ〜３ｃ，４ａ〜４ｃの他方端は、セラミック素体
２の両端部へ向かってそれぞれ延びており、これらの他
方端に電気的に接続するように、外部電極８，９が設け
られている。セラミック素体２の下面２ｂ上には、絶縁
層７が設けられている。本実施例において絶縁層７は、
ポリイミド樹脂から形成されている。

【００１８】最下層である層３ａ，４ａの電極材料は、
サーミスタ素体２と電気的にオーミック接続する材料を
用いることが好ましく、それより上層の２層目以降は、
上述のように異なるエッチング液で溶解させることが可
能な電極材料を選ぶことが好ましい。

【００１９】図３は、図１及び図２に示す実施例のチッ
プ型サーミスタの縦方向断面図である。本実施例のチッ
プ型サーミスタの抵抗値は、第１の表面電極３の最下層
である層３ａと、第２の表面電極４の最下層である層４
ａの対向距離（すなわち層３ａの一方端と層４ａの一方
端間の距離）により決定される。従って、図３に示す状
態では、距離Ａにより決定される。このような状態のチ
ップ型サーミスタ１の抵抗値を測定し、測定された抵抗
値が所望の抵抗値である場合にはこの状態のままで使用
することができる。しかしながら、所望の抵抗値より低
い場合には、図４に示すように、層３ｂの一方端より外
側に出ている層３ａの一方端の部分、及び層４ｂの一方
端より外側に出ている層４ａの一方端の部分を除去し、
層３ａ，４ａ間の対向距離を長くすることにより、抵抗
値を修正することができる。本実施例では、層３ａ，４
ａはＮｉ／Ｃｒ合金膜から形成されているので、エッチ
ング液として塩酸系溶剤を用いることにより、層３ａ，
４ａを選択的にエッチングすることができる。このよう
な選択的エッチングにより、図４に示すように、層３
ａ，４ａの一方端は、その上層である層３ｂ，４ｂの一
方端の端面にほぼ揃うようになるまでエッチング除去さ
れる。また図４には図示されないが、層３ａ，４ａの両
側側方の端部（一方端の端面に対し略垂直方向の端部）
も同様に上方の層３ｂ，４ｂの側方端面に揃うまで除去
される。

【００２０】以上のように層３ａ，４ａの端部をエッチ
ング除去することにより、図４に示すように、層３ａ，
４ａの一方端の端面は、その上の層である層３ｂ，４ｂ
の一方端の端面にほぼ揃うようになるので、層３ａ，４
ａ間の対向距離が広がり、Ａ１となる。このように電極
間距離が広がることにより、チップ型サーミスタの抵抗
値を上昇させることができる。この状態で抵抗値を測定
し、所望の抵抗値である場合にはこの状態で用いること
ができる。また、所望の抵抗値より低い場合には、さら
に以下のようにして、層３ａ，４ａ間の距離を長くする
ようエッチング処理を施す。

【００２１】先ず、Ｃｕ膜からなる層３ｂ，４ｂを、エ
ッチング液として硫酸系溶剤を用いてエッチングし、層
３ｂ，４ｂの一方端の端面が、その上層である層３ｃ，
４ｃの一方端の端面に揃うまでエッチング除去する。図
示されないが、層３ｂ，４ｂの両側側方の端面も同様に
その上層である層３ｃ，４ｃの両側端面に揃うまで除去
される。

【００２２】以上のようにして、層３ｂ，４ｂの各端面
が層３ｃ，４ｃの各端面にほぼ揃うように除去され後退
するので、次にその下層の３ａ，４ｂを上記と同様にし
て塩酸系溶剤をエッチング液として用いエッチング除去
し、層３ａ，４ａの各端面を、それぞれその上層の層３
ｂ，３ｃ及び４ｂ，４ｃの各端面に揃える。これによ
り、図５に示すように、各層３ａ〜３ｃ及び４ａ〜４ｃ
の端面が揃い、この結果層３ａと４ａの一方端間の距離
がさらに広くなり、Ａ２となる。従って、電極間距離が
広がり、抵抗値が上昇する。

【００２３】以上のように、本実施例のチップ型サーミ
スタは、完成後において電極間距離を調整することがで
き、抵抗値を容易に修正することができる。以上の実施
例においては、表面電極３，４の両側の側方端部も階段
状に形成しているが、側方端部については必ずしも階段
状に形成する必要はない。

【００２４】次に、チップ型サーミスタ１についての具
体的な実験例につき説明する。以下の要領で、上記チッ
プ型サーミスタ１を作製した。先ず、Ｍｎ化合物、Ｎｉ
化合物及びＣｏ化合物をバインダーと共に混練し、スラ
リーを調製し、これをドクターブレード法によりシート
状に成形し、６５×６５ｍｍの平面形状を有するように
カットし、矩形のグリーンシートを得た。図６（ａ）に
示すように、複数枚の上記グリーンシート１１を積層
し、圧着した後、１３００℃１時間の条件で焼成し、図
６（ｂ）に示す、５０×５０×０．５ｍｍの寸法のサー
ミスタウエハー１２を得た。

【００２５】次に、図６（ｃ）に示すように、ウエハー
１２の上面の全体に、表面電極を構成する各層１３ａ，
１３ｂ，１３ｃを順次スパッタリングにより形成し、積
層した。最下層の層１３ａとしては、サーミスタ素体と
電気的にオーミック接続される材料であるＮｉ／Ｃｒ合
金膜を形成し、層１３ｂとしてはＣｕ膜を形成し、層１
３ｃとしてはＡｇ膜を形成した。各層１３ａ，１３ｂ，
１３ｃの厚みは約０．５μｍとなるように形成した。

【００２６】次に、図６（ｄ）に示すように、層１３ｃ
の上に、フォトレジスト材をスピンコートし、厚み約１
μｍのフォトレジスト層１４を形成した。次に、図６
（ｅ）に示すように、フォトレジスト層１４の上に所定
パターン形状のマスク１５を配置して露光し、図６
（ｆ）に示すように、フォトレジスト層１４を溶剤を用
いて現像し、パターニングした。

【００２７】次に、図７（ａ）に示すように、層１３ｃ
のうち、フォトレジスト層１４で覆われていない部分
を、Ａｇ膜のエッチング液である硝酸系溶剤を用いてエ
ッチングし、層１３ｃをパターニングした。その後、図
７（ｂ）に示すように、フォトレジスト層１４を溶剤に
より剥離した。このパターニングにより、分離した層１
３ｃ間の距離はおよそ１００μｍとした。なお、サーミ
スタの抵抗値の精度は、この電極間の距離に大きく依存
する。フォトリソグラフィーの加工精度及び求める抵抗
値の関係から、電極間の対向距離は、数十〜数百μｍ程
度とすることが好ましい。

【００２８】次に、図７（ｃ）に示すように、フォトレ
ジスト材を全面上にスピンコート法で厚さ約１μｍとな
るように塗布し、フォトレジスト層１６を形成した。次
に、図７（ｄ）に示すように、フォトレジスト層１６の
上にマスク１７を配置し、露光した。マスク１７として
は、露光現像後のフォトレジスト層１６の端部が層１３
ｃの端部より１０μｍ外側に位置するようなパターン形
状を有するものを用いた。

【００２９】図７（ｅ）に示すように、露光後溶剤を用
いて現像し、フォトレジスト層１６をパターニングし
た。次に、硫酸系溶剤をエッチング液として用い、Ｃｕ
膜からなる層１３ｂをエッチングし、層１３ｂをパター
ニングした。パターニングした後、残存しているフォト
レジスト層１６を溶剤により剥離し、図８（ａ）に示す
ように、パターニングされた層１３ｂを得た。図８
（ａ）に示すように、層１３ｂの端面は、層１３ｃの端
面よりも１０μｍ外側に位置するようパターニングされ
ている。

【００３０】次に、１８（ｂ）に示すように、全面上に
フォトレジスト材を塗布し、フォトレジスト層１８を形
成した後、フォトレジスト層１８の上にマスク１９を配
置し、露光した。マスク１９としては、層１３ｂの端部
より１０μｍ外側までの領域を露光することができるパ
ターンを有するものを用いた。

【００３１】次に、図８（ｃ）に示すように、フォトレ
ジスト層１８を現像してパターニングした。フォトレジ
スト層１８により覆われていない層１３ａの部分を、Ｎ
ｉ／Ｃｒ合金膜のエッチング液である塩酸系溶剤を用い
てエッチングした。

【００３２】次に、図８（ｄ）に示すように、パターニ
ング後、残存しているフォトレジスト層１８を溶剤によ
り剥離し、パターニングされた層１３ａを得た。図８
（ｄ）に示すように、層１３ａの端部が、層１３ｂの端
部よりも１０μｍ外側に位置するようにパターニングさ
れている。

【００３３】次に、図８（ｅ）に示すように、全面上
に、感光性のポリイミド樹脂溶液をスピンコート法で厚
み１０μｍとなるように塗布し、ポリイミド膜２０を形
成した。ポリイミド膜２０の上にマスク２１を配置し、
マスク２１を通して露光することにより、ポリイミド膜
２０を露光した。マスク２１としては、露光領域が最上
層である層１３ｃの端部より１０μｍ内側になるような
パターンを有するマスクを用いた。

【００３４】図９（ａ）に示すように、その後ポリイミ
ド膜２０を現像し、その後硬化させて厚み３μｍのポリ
イミド膜２０を形成した。ポリイミド膜２０は、その端
部が層１３ｃの端部より１０μｍ内側に位置するように
形成されている。

【００３５】次に、図９（ｂ）に示すように、ウエハー
１２の裏面全体に、ポリイミド膜２２を形成した。次
に、図９（ｃ）に示すように、層１３ａ〜１３ｃを形成
した主面全体上に、フォトレジスト材をスピンコート法
で塗布し、厚み１．５μｍのフォトレジスト層２３を形
成した。次に、マスク２４を用いて、フォトレジスト層
２３を露光した。マスク２４としては、露光領域の両端
がポリイミド膜２０の端部より１０μｍ内側となるパタ
ーンを有するものを用いた。

【００３６】次に、図９（ｄ）に示すように、露光した
フォトレジスト層２３を現像した。図９（ｄ）に示すよ
うに、フォトレジスト層２３の両端部は、ポリイミド膜
２０の端部より１０μｍ内側に位置するように形成され
ている。

【００３７】次に、図９（ｅ）に示すように、ウエハー
１２をダイシングカットして、短冊状の素子を得た。次
に、図１０（ａ）及び（ｂ）に示すように、短冊状素子
の側面に、Ｎｉ／Ｃｒ合金膜及びＡｇ膜をスパッタリン
グで厚み約１μｍとなるように形成し下地電極とした
後、この下地電極の上に、湿式電解メッキで、Ｎｉ膜を
形成した後、次いでＳｎ膜を形成した。それぞれの膜厚
は２μｍとした。このようにして、下地電極の上にメッ
キにより金属膜を形成することにより、短冊状素子の両
端部に外部電極２５及び２６を形成した。なお、図１０
において（ａ）は短冊状素子の縦方向断面図を示してお
り、（ｂ）は短冊状素子の平面図を示している。以下、
（ａ）及び（ｂ）は同様の断面図及び平面図を示してい
る。

【００３８】上記のように、第１，第２の表面電極とな
る層１３ａ〜１３ｃの階段状の部分を、外部電極２５，
２６形成の際フォトレジスト層２３で被覆しておくこと
により、これらの部分にメッキ膜等が形成されるのを防
いでいる。

【００３９】次に、図１１（ａ）及び（ｂ）に示すよう
に、短冊状素子を０．８ｍｍ幅でダイシングカットし
て、チップ状の素子を得た。次に、図１２（ａ）及び
（ｂ）に示すように、フォトレジスト層２３を溶剤で剥
離して、最終形状のチップ型サーミスタを得た。得られ
たチップ型サーミスタは、図１及び図２に示すチップ型
サーミスタと同様の構造を有している。

【００４０】図１２に示す状態でチップ型サーミスタの
抵抗値を測定し、所望の抵抗値である場合には、そのま
ま用いることができる。所望の抵抗値より低い場合に
は、図４を参照して説明したように、最下層の電極であ
るＮｉ／Ｃｒ合金膜からなる層１３ａを塩酸系溶剤でエ
ッチングし、図１３（ａ）及び（ｂ）に示すように、そ
の上の層である層１３ｂの端面にほぼ揃うように形成し
て、電極間距離を広げ、抵抗値を上昇させる。この状態
でチップ型サーミスタの抵抗値を測定し、所望の抵抗値
である場合にはそのまま用いることができる。

【００４１】所望の抵抗値より低い場合には、図５を参
照して説明したように、Ｃｕ膜からなる層１３ｂ及びＮ
ｉ／Ｃｒ合金膜からなる層１３ａを、それぞれ硫酸系溶
剤及び塩酸系溶剤を用いてエッチングし、層１３ｃの端
面にほぼ揃うようにそれらの端部を除去する。これによ
り、層１３ａからなる電極間の距離がさらに広がり、抵
抗値を上昇させることができる。

【００４２】以上のように、チップ状に完成した後のサ
ーミスタの抵抗値を測定し、必要に応じてエッチング液
中に浸漬して電極の各層の端部をエッチング除去するこ
とにより抵抗値を調整することができる。従って、例え
ば、図１２に示す状態で所定の抵抗値を示すものをラン
ク１とし、図１３に示す状態で所定の抵抗値を示すもの
をランク２とし、図１４に示す状態で所定の抵抗値を示
すものをランク３としてクラス分けし、ランク２及びラ
ンク３のものについては、同じランクのものを一括して
同時にエッチング処理を行い、抵抗値を修正することが
できる。従って、多量のチップ型サーミスタについて効
率良くかつ精度良く抵抗値を調整することができる。

【００４３】本発明のチップ型サーミスタでは、第１，
第２の表面電極の段差の幅に応じて、電極間距離を調節
することができるので、チップ型サーミスタの抵抗値を
高い精度で修正することができる。上記の実施例におい
ては、各段差の幅は１０μｍとなるように形成されてい
るので、電極間の距離を１０μｍ毎に高い精度で広げて
いくことができる。

【００４４】また、上記実施例では、第１，第２の表面
電極を構成する各層の電極材料として、異なるエッチン
グ液で溶解する材料を用いているので、異なるエッチン
グ液を用いることにより、選択的に各層をエッチングす
ることができ、最下層の電極間距離を高い精度で設定す
ることができる。従って、高い精度で抵抗値を修正する
ことができる。

【００４５】また、本発明のチップ型サーミスタにおい
ては、第１，第２の表面電極の階段状に形成された一方
端の部分以外の部分を被覆する絶縁層（第１図及び第２
図における絶縁層５，６及び図９〜図１２におけるポリ
イミド膜２０）が設けられている。このように階段状部
分を除き電極全体を絶縁層で被覆することにより、第
１，第２の表面電極の階段状部分の層をエッチングする
際、階段状部分以外の部分がエッチングされないよう保
護することができる。

【００４６】上記実施例では、３つの層からなる第１，
第２の表面電極を例にして説明したが、本発明はこれに
限定されるものではなく、さらに多くの層から第１，第
２の表面電極を構成させてもよい。

【００４７】また、上記実施例においては、第１，第２
の表面電極として、矩形形状の電極を示したが、本発明
はこれに限定されるものではなく、例えば凹凸を有する
くし歯状の表面電極を対向して設けてもよい。この場
合、一方のくし歯電極の凸部が他方のくし歯電極の凹部
に嵌まり合うような配置状態とすることが好ましい。こ
のようなくし歯電極とすることにより、サーミスタの抵
抗値を低くすることができ、また、くし歯の本数の増減
により容易に任意の抵抗値を設定することができる。

【００４８】

【発明の効果】請求項１に記載の発明に係るチップ型サ
ーミスタでは、第１，第２の表面電極が複数の層を積層
した構造を有し、対向する各層の一方端間の距離が最下
層から上方に向かうにつれて広がるように階段状に形成
されている。従って、この階段状に形成された第１，第
２の表面電極の端部を、階段の段毎に除去することによ
り、サーミスタの抵抗値を修正することができる。この
ような第１，第２の表面の階段状の段部は、例えばフォ
トリソグラフィー技術により形成することができるの
で、高い精度で形成することができる。従って、抵抗値
の修正も、高い精度で行うことができる。

【００４９】請求項２に記載の発明に係るチップ型サー
ミスタでは、第１，第２の表面電極を構成する各層が、
それぞれ異なるエッチング液で溶解する材料から形成さ
れている。従って、抵抗値を修正するため各層の一方端
部をエッチング除去する場合、エッチング液を選択する
ことにより、特定の層のみを選択的にエッチング除去す
ることができる。従って、抵抗値の修正をより容易に行
うことができる。

【００５０】請求項３に記載の発明のチップ型サーミス
タは、上記の抵抗値修正により得られるチップ型サーミ
スタである。最下層より上方の所定層までの各層の端部
が該所定層の端面にほぼ揃うように除去されており、従
って、抵抗値を決定する電極間距離となる最下層の一方
端間の距離を、各層毎に定められた対向距離のいずれか
に合わせるよう調整することができ、高い精度で抵抗値
を修正することができる。

【００５１】請求項４に記載の発明によれば、第１，第
２の表面電極の一方端の最下層より上方の所定層までの
各層の端部を、チップ型サーミスタが所定の抵抗値とな
るように除去する。この抵抗値修正方法によれば、チッ
プ状に完成した後、各サーミスタの抵抗値を測定し、表
面電極の階段状部分のどの層までの端部を除去する必要
があるかにより、各サーミスタをクラス分けし、クラス
分けしたサーミスタについては同時に一括して抵抗値の
修正を行うことができる。従って、同時に多量のサーミ
スタについて精度良く抵抗値の調整を行うことができ
る。

【００５２】請求項５に記載の発明では、除去すべき各
層の構成材料に応じて異なるエッチング液を用い、各層
の端部をエッチングにより除去する。この方法によれ
ば、上記のようにクラス分けしたサーミスタについて、
同一のエッチング液中に多量のサーミスタを浸漬させて
電極の各層の端部をエッチング除去することができる。
従って、大量に製造されたサーミスタをエッチング液に
同時に浸漬させて、抵抗値の調整を行うことができる。
従って、精度良くかつ効率的に抵抗値の調整を行うこと
ができる。

【図面の簡単な説明】

【図１】本発明の一実施例のチップ型サーミスタを示す
側面図。

【図２】本発明の一実施例のチップ型サーミスタを示す
平面図。

【図３】本発明の一実施例のチップ型サーミスタを示す
縦方向断面図。

【図４】図３に示す実施例において、表面電極の最下層
を除去し２層目の端面に揃えた状態を示す縦方向断面
図。

【図５】図３に示す実施例において、表面電極の最下層
及び２層目の端部をエッチング除去し、３層目（最上
層）の端面に揃えた状態を示す縦方向断面図。

【図６】本発明の一実施例の製造工程を示す断面図。

【図７】本発明の一実施例の製造工程を示す断面図。

【図８】本発明の一実施例の製造工程を示す断面図。

【図９】本発明の一実施例の製造工程を示す断面図。

【図１０】短冊状素子に外部電極を形成した状態を示し
ており、（ａ）は断面図、（ｂ）は平面図。

【図１１】短冊状素子をカッティングした後の状態を示
しており、（ａ）は断面図、（ｂ）は平面図。

【図１２】表面電極の階段状部分からフォトレジスト層
を剥離した後の状態を示しており、（ａ）は断面図、
（ｂ）は平面図。

【図１３】図１２に示す実施例において、表面電極の最
下層の端部をエッチング除去し、２層目の端面に揃えた
状態を示しており、（ａ）は断面図、（ｂ）は平面図。

【図１４】図１２に示す実施例において、表面電極の最
下層及び２層目の端部を、３層目（最上層）の端面に揃
えた状態を示しており、（ａ）は断面図、（ｂ）は平面
図。

【図１５】従来のチップ型サーミスタを示す斜視図。

【図１６】従来のチップ型サーミスタを示す縦方向断面
図。

【符号の説明】

１…チップ型サーミスタ ２…サーミスタ素体 ２ａ…サーミスタ素体の上面 ２ｂ…サーミスタ素体の下面 ３，４…第１，第２の表面電極 ３ａ〜３ｃ，４ａ〜４ｃ…第１，第２の表面電極を構成
する層 ５，６，７…絶縁層 ８，９…外部電極 １１…グリーンシート １２…サーミスタウエハー １３ａ，１３ｂ，１３ｃ…表面電極を構成する層 １４…フォトレジスト層 １５…マスク １６…フォトレジスト層 １７…マスク １８…フォトレジスト層 １９…マスク ２０…ポリイミド膜 ２１…マスク ２２…ポリイミド膜 ２３…フォトレジスト層 ２４…マスク ２５，２６…外部電極

Claims (5)

【特許請求の範囲】
1. 【請求項１】 サーミスタ素体と、 前記サーミスタ素体の一面上において一方端が互いに対
   向し、他方端が前記サーミスタ素体の端部に向かってそ
   れぞれ延びるように形成された第１，第２の表面電極
   と、 前記第１，第２の表面電極にそれぞれ電気的に接続され
   ており、かつサーミスタ素体端部に形成された第１，第
   ２の外部電極とを備え、 前記第１，第２の表面電極が異なる電極材料からなる複
   数の層を積層した構造を有し、対向する各層の一方端間
   の距離が最下層から上方に向かうにつれて広がるように
   前記第１，第２の表面電極の一方端が階段状に形成され
   ており、 前記第１，第２の表面電極の階段状に形成された一方端
   の部分以外の前記第１，第２の表面電極の部分を被覆す
   る絶縁層をさらに備えるチップ型サーミスタ。
2. 【請求項２】 前記第１，第２の表面電極を構成する各
   層が、それぞれ異なるエッチング液で溶解する材料から
   形成されている請求項１に記載のチップ型サーミスタ。
3. 【請求項３】 前記第１，第２の表面電極の一方端にお
   いて、最下層より上方の所定層までの各層の端部が該所
   定層の端面にほぼ揃うように除去されている請求項１ま
   たは２に記載のチップ型サーミスタ。
4. 【請求項４】 請求項１に記載のチップ型サーミスタの
   抵抗値を修正する方法であって、 前記第１，第２の表面電極の一方端の最下層より上方の
   所定層までの各層の端部を、チップ型サーミスタが所定
   の抵抗値となるように除去することを特徴とするチップ
   型サーミスタの抵抗値修正方法。
5. 【請求項５】 請求項２に記載のチップ型サーミスタの
   抵抗値を修正する方法であって、 除去すべき各層の構成材料に応じて異なるエッチング液
   を用い、各層の端部を上方層から下方層に順次エッチン
   グにより除去することを特徴とする請求項４に記載のチ
   ップ型サーミスタの抵抗値修正方法。