CN114999754A - 一种热敏电阻的制作方法及热敏电阻 - Google Patents

一种热敏电阻的制作方法及热敏电阻 Download PDF

Info

Publication number
CN114999754A
CN114999754A CN202110227654.8A CN202110227654A CN114999754A CN 114999754 A CN114999754 A CN 114999754A CN 202110227654 A CN202110227654 A CN 202110227654A CN 114999754 A CN114999754 A CN 114999754A
Authority
CN
China
Prior art keywords
copper foil
foil layer
layer
thermistor
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110227654.8A
Other languages
English (en)
Other versions
CN114999754B (zh
Inventor
李健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sky Chip Interconnection Technology Co Ltd
Original Assignee
Sky Chip Interconnection Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sky Chip Interconnection Technology Co Ltd filed Critical Sky Chip Interconnection Technology Co Ltd
Priority to CN202110227654.8A priority Critical patent/CN114999754B/zh
Publication of CN114999754A publication Critical patent/CN114999754A/zh
Application granted granted Critical
Publication of CN114999754B publication Critical patent/CN114999754B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/144Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being welded or soldered
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H01C7/021Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient formed as one or more layers or coatings
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Thermistors And Varistors (AREA)

Abstract

本申请公开了一种热敏电阻的制作方法及热敏电阻,该热敏电阻的制作方法包括:提供一热敏芯板,热敏芯板包括热敏材料层以及设置于热敏材料层相对两侧的第一铜箔层和第二铜箔层;在热敏芯板设置有第一铜箔层的一侧面的中部位置处开设一槽体;其中,该槽体将第一铜箔层分隔为第三铜箔层和第四铜箔层;在第一铜箔层上设置第一绝缘层;在第一绝缘层上分别对应于第三铜箔层和第四铜箔层间隔形成第一焊盘和第二焊盘,以得到热敏电阻。通过上述方式,本申请中的热敏电阻的制作方法有效提高了整张热敏芯板的利用率,且避免了钻孔发热对相应得到的热敏电阻性能的不利影响,并提高了相应的加工效率及该热敏电阻的电性能。

Description

一种热敏电阻的制作方法及热敏电阻
技术领域
本申请涉及电阻技术领域,特别是涉及一种热敏电阻的制作方法及热敏电阻。
背景技术
现今,市场上的PTC(正温度系数热敏电阻)通常是通过对半固化片、铜箔进行多次层压,然后机械钻孔,并电镀后,使上、下铜箔互联后制作得到。
然而,采用此种方法制作得到PTC,因需要多次高温压合,以及机械钻孔都将产生大量的热量,而大量的发热将对PTC的产品性能产生极为不利影响,且由于需要在PTC板上进行图形制作及钻孔也会对PTC的体积造成损耗,进而使整个PTC板的实际利用面积也会大幅减少。
发明内容
本申请提供了一种热敏电阻的制作方法及热敏电阻,以解决现有技术中的热敏电阻的制作方法会伴随有大量的发热,而对热敏电阻的产品性能产生不利影响,且还会导致热敏电阻的的实际利用面积大幅减少的问题。
为解决上述技术问题,本申请采用的一个技术方案是:提供一种热敏电阻的制作方法,其中,该热敏电阻的制作方法包括:提供一热敏芯板,热敏芯板包括热敏材料层以及设置于热敏材料层相对两侧的第一铜箔层和第二铜箔层;在热敏芯板设置有第一铜箔层的一侧面的中部位置处开设一槽体;其中,槽体的深度大于第一铜箔层的厚度,且小于第一铜箔层和热敏材料层的厚度之和,以将第一铜箔层分隔为第三铜箔层和第四铜箔层;在第一铜箔层上设置第一绝缘层;在第一绝缘层上分别对应于第三铜箔层和第四铜箔层间隔形成第一焊盘和第二焊盘,以得到热敏电阻;其中,第一焊盘和第二焊盘分别对应连接第三铜箔层和第四铜箔层。
其中,在热敏芯板对应于第一铜箔层的一侧面的中部位置处开设一槽体的步骤之后,在第一铜箔层上设置第一绝缘层的步骤之前,还包括:在槽体中填充绝缘材料。
其中,在第一铜箔层上设置第一绝缘层的步骤之后,在第一绝缘层上分别对应于第三铜箔层和第四铜箔层间隔形成第一焊盘和第二焊盘,以得到热敏电阻的步骤之前,还包括:在第二铜箔层上设置第二绝缘层。
其中,在第一绝缘层上分别对应于第三铜箔层和第四铜箔层间隔形成第一焊盘和第二焊盘,以得到热敏电阻的步骤包括:在第一绝缘层上分别对应于第三铜箔层和第四铜箔层的第一设定位置处和第二设定位置处依次进行钻孔及孔金属化,并在第一绝缘层上形成覆铜层;在覆铜层上分别对应于第一设定位置处和第二设定位置处间隔形成第一焊盘和第二焊盘,以得到热敏电阻。
其中,在第一绝缘层上分别对应于三铜箔层和第四铜箔层的第一设定位置处和第二设定位置处依次进行钻孔及孔金属化,并在第一绝缘层上形成覆铜层的步骤包括:在第一绝缘层上分别对应于第三铜箔层和第四铜箔层的第一设定位置处和第二设定位置处依次进行激光钻孔及孔金属化,并在第一绝缘层上形成覆铜层。
其中,槽体位于热敏材料层中的部分的深度不大于热敏材料层的厚度。
其中,第三铜箔层和第四铜箔层对应于槽体呈对称设置。
为解决上述技术问题,本申请采用的又一个技术方案是:提供一种热敏电阻,其中,该热敏电阻包括:热敏材料层;第一铜箔层和第二铜箔层,分别设置于热敏材料层的相对两侧;其中,热敏材料层和第一铜箔层上开设有槽体,槽体的深度大于第一铜箔层的厚度,且小于第一铜箔层和热敏材料层的厚度之和,以将第一铜箔层分隔为第三铜箔层和第四铜箔层;第一绝缘层,设置在第一铜箔层上,且对应于第三铜箔层和第四铜箔层分别间隔开设有第一金属化过孔和第二金属化过孔;第一焊盘和第二焊盘,间隔设置在第一绝缘层上,且分别通过第一金属化过孔和第二金属化过孔连接至第三铜箔层和第四铜箔层。
其中,热敏电阻还包括第二绝缘层,第二绝缘层设置在第二铜箔层上。
其中,槽体位于热敏材料层中的部分的深度不大于热敏材料层的厚度。
本申请的有益效果是:区别于现有技术的情况,本申请中的热敏电阻的制作方法通过在包括有热敏材料层、第一铜箔层以及第二铜箔层的热敏芯板上设置有第一铜箔层的一侧面的中部位置处开设一槽体,并使该槽体的深度大于第一铜箔层的厚度,且小于第一铜箔层和热敏材料层的厚度之和,以将第一铜箔层分隔为第三铜箔层和第四铜箔层,从而能够通过切槽的方式造成热敏电阻不再通过第一铜箔层形成互通,而在第一铜箔层的左右形成物理隔断,以进而能够在第一铜箔层上设置第一绝缘层,并使该第一绝缘层上分别对应于第三铜箔层和第四铜箔层间隔形成第一焊盘和第二焊盘,以得到热敏电阻,也即通过将第一焊盘和第二焊盘设置在热敏芯板的同一侧,有效避免了在热敏芯板上进行图形制作及钻孔和孔金属化,以导通热敏芯板的相对两侧,也便不会造成热敏芯板的实际可利用面积的减少,故而有效提高了整张热敏芯板的利用率;且因不需要钻孔贯通热敏芯板,也便避免了在钻孔过程中,因摩擦发热对热敏电阻的性能产生的不利影响,并同时因省去了钻通孔的流程,而提高了相应的加工效率;此外,因无需反复进行多次高温层压,相应的加工步骤也更简单,避免了热敏电阻在加工过程中的重复性受热,从而有效提高了最终得到的热敏电阻产品的电性能。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。其中:
图1是本申请热敏电阻的制作方法一实施例的流程示意图;
图2-图7是图1中S11-S14对应的一实施方式的流程示意图;
图8是图1中S14的具体流程示意图;
图9是本申请热敏电阻一实施例的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
请参阅图1-图7,其中,图1是本申请热敏电阻的制作方法一实施例的流程示意图,图2-图7是图1中S11-S14对应的一实施方式的流程示意图。本实施例包括如下步骤:
S11:提供一热敏芯板,热敏芯板包括热敏材料层以及设置于热敏材料层相对两侧的第一铜箔层和第二铜箔层。
具体地,如图2所示,提供一热敏芯板21,该热敏芯板21即为制作热敏电阻封装件的基础材料,而具体包括热敏材料层211及覆盖在热敏材料层211相对两侧面的第一铜箔层212和第二铜箔层213。
其中,该热敏材料层211可理解为热敏芯板21中的功能层,也即能够在温度升高或降低时,表现出不同电阻值的材料层,而分别贴设于热敏材料层211相对两侧的第一铜箔层212和第二铜箔层213可用于与热敏电阻中的其他铜层或其焊盘连接,以进而构成为热敏电阻的封装引脚。
S12:在热敏芯板设置有第一铜箔层的一侧面的中部位置处开设一槽体,其中,槽体的深度大于第一铜箔层的厚度,且小于第一铜箔层和热敏材料层的厚度之和,以将第一铜箔层分隔为第三铜箔层和第四铜箔层。
进一步地,如图3所示,在热敏芯板21对应贴设有第一铜箔层212的一侧面的中部位置处开设一槽体214,也即由第一铜箔层212外侧的中部位置处,作为起始位置对热敏芯板21进行切槽,比如,使用机械刀轮在热敏芯板21上切割出一定深度及宽度的槽体214,并使得该槽体214的深度大于第一铜箔层212的厚度,且小于第一铜箔层212和热敏材料层211的厚度之和,以能够将第一铜箔层212分隔为第三铜箔层2121和第四铜箔层2122,从而对第一铜箔层212进行物理隔断。
可选地,该槽体214位于热敏材料层211中的部分的深度不大于热敏材料层211的厚度,且优选为不大于热敏材料层31厚度的二分之一,以防止过多的影响到热敏材料层211的电阻特性,并造成热敏芯板21的实际可利用面积的减少。
可选地,第三铜箔层2121和第四铜箔层2122对应于槽体214呈对称设置。
S13:在第一铜箔层上设置第一绝缘层。
具体地,如图4所示,在对热敏芯板21进行切槽后,进一步在切槽后的第一铜箔层212上设置第一绝缘层22,比如,在第一铜箔层212的外侧涂布一层液态树脂膜,以固化后得到第一绝缘层22。
可选地,该第一绝缘层22具体可以是绝缘树脂、半固化片或其他任一合理的绝缘材料层,本申请对此不做限定。
S14:在第一绝缘层上分别对应于第三铜箔层和第四铜箔层间隔形成第一焊盘和第二焊盘,以得到热敏电阻,其中,第一焊盘和第二焊盘分别对应连接第三铜箔层和第四铜箔层。
进一步地,如图5-图7所示,在第一绝缘层22上分别对应于第三铜箔层2121和第四铜箔层2122的设定位置处,依次间隔形成第一焊盘241和第二焊盘242,比如,分别对应于第三铜箔层2121和第四铜箔层2122的中部位置处,依次进行钻孔,并使相应得到的第一通孔221和第二通孔222分别贯穿第三铜箔层2121和第四铜箔层2122,以进而对该第一通孔221和第二通孔222进行孔金属化(电镀、沉铜),并由此得到覆盖于第一绝缘层22上及第一通孔221和第二通孔222底部的第一铜箔层212上的覆铜层24。然后再对该覆铜层24进行图案化制作,以分别对应于第一通孔221和第二通孔222的位置处,形成第一焊盘241和第二焊盘242,从而得到相应的热敏电阻。
由此可知,该第一焊盘241和第二焊盘242分别对应连接第三铜箔层2121和第四铜箔层2122,从而对应于热敏电阻的两个连接端,而分别能够与外部器件,或相应电路板中的电路层实现连接,以在有电流自第一焊盘241流入时,该电流能够依次通过第三铜箔层2121、热敏材料层211、第二铜箔层213,再经热敏材料层211后流入到第四铜箔层2122,进而由第二焊盘242流出,以实现相应的热敏电阻功能。也即,本申请中的热敏电阻通过避免对应于热敏芯板21的相对两侧分别形成第一焊盘241和第二焊盘242,从而能够有效规避在热敏材料层211中钻通孔,并进行孔金属化,以连通第一铜箔层212和第二铜箔层213所带来的大量的发热,对热敏电阻的产品性能所产生的不利影响,且同时还避免了在热敏材料层211中钻孔,而造成的对热敏材料层211中的有效利用体积的损耗,因而也便能够使得整个热敏电阻的实际利用面积得到有效提升。
其中,进一步地,在一实施例中,在上述S12之后,S13之前,还可以具体包括如下步骤:在槽体214中填充绝缘材料。
其中,为保证最终成品的热敏电阻不致于由开设槽体214的位置处裂开或断开,而影响到产品的正常使用,在第一铜箔层212上设置第一绝缘层22之后,还需要在该槽体214中填充绝缘材料,比如,树脂材料,以完全塞满该槽体214,进而增加热敏电阻在槽体214位置处的强度,并对应于第一焊盘241和第二焊盘242的位置处,对第三铜箔层2121、第四铜箔层2122及热敏材料层211进行相应的电气隔离,以能够分别对应形成热敏电阻的两个对外接线端。
可理解的,该绝缘材料可同于第一绝缘层22的制成材料,且在上述S13中,具体还可以首先使用液态树脂材料塞满该槽体214,并继续在第一铜箔层212上涂布一层该液态树脂材料,以固化该液态树脂材料后,得到相应的第一绝缘层22。而在其他实施例中,该绝缘材料还可以不同于第一绝缘层22的制成材料,或采用其他任一合理的绝缘材料来替代该液态树脂材料,或不进行填充,而直接采用空气(或抽真空处理)进行相应的电气隔离,本申请对此不做限定。
其中,进一步地,在一实施例中,在上述S13之后,S14之前,还可以具体包括如下步骤:在第二铜箔层213上设置第二绝缘层23。
其中,因无需在第二铜箔层213对应形成热敏电阻的焊盘,以构成为热敏电阻的接线端,为保证第二铜箔层213不会在后续使用中被损伤,还可以在该第二铜箔层213上设置第二绝缘层23,以对第二铜箔层213进行防护。
请继续参阅图5-图7,在一实施例中,本申请的热敏电阻的制作方法除了包括上述S11-S14之外,还进一步包括一些更为具体的步骤。具体地,上述S14具体还可以包括以下步骤:
S141:在第一绝缘层上分别对应于第三铜箔层和第四铜箔层的第一设定位置处和第二设定位置处依次进行钻孔及孔金属化,并在第一绝缘层上形成覆铜层。
具体的,如图5和图6所示,在第一铜箔层212上贴设有第一绝缘层22后,进一步在第一绝缘层22上分别对应于三铜箔层和第四铜箔层2122的第一设定位置处和第二设定位置处,比如,对应于第三铜箔层2121和第四铜箔层2122的中部位置处,依次进行钻孔,以得到第一通孔221和第二通孔222,并使该第一通孔221和第二通孔222分别贯穿第三铜箔层2121和第四铜箔层2122,以进而对该第一通孔221和第二通孔222进行孔金属化处理,并由此得到覆盖于第一绝缘层22上及第一通孔221和第二通孔222底部的第一铜箔层212上的覆铜层24。
S142:在覆铜层上分别对应于第一设定位置处和第二设定位置处间隔形成第一焊盘和第二焊盘,以得到热敏电阻。
进一步地,如图7所示,在覆铜层24进行图案化制作,以分别对应于第一通孔221和第二通孔222的第一设定位置处和第二设定位置处,依次间隔形成第一焊盘241和第二焊盘242,从而得到相应的热敏电阻。
其中,进一步地,在一实施例中,在上述S141,还可以具体包括如下步骤:在第一绝缘层22上分别对应于第三铜箔层2121和第四铜箔层2122的第一设定位置处和第二设定位置处依次进行激光钻孔及孔金属化,并在第一绝缘层22上形成覆铜层24。
可理解的,在对第一绝缘层22上通过激光钻孔的方式,分别对应于三铜箔层和第四铜箔层2122的第一设定位置处和第二设定位置处进行钻孔,能够有效避免机械钻孔方式在钻孔过程中因摩擦发热,而对热敏电阻的性能所产生的不利影响。
基于总的发明构思,本申请还提供了一种热敏电阻,请参阅图9,图9是本申请热敏电阻一实施例的结构示意图。本实施例中的热敏电阻3包括:热敏材料层31、第一铜箔层32、第二铜箔层33、第一绝缘层35、第一焊盘37以及第二焊盘38。
其中,第一铜箔层32和第二铜箔层33,分别设置于热敏材料层31的相对两侧,且该热敏材料层31和第一铜箔层32上还开设有槽体34,该槽体34的深度大于第一铜箔层32的厚度,而小于第一铜箔层32和热敏材料层31的厚度之和,以将第一铜箔层32分隔为第三铜箔层321和第四铜箔层322。
第一绝缘层35设置在第一铜箔层32上,且分别对应于第三铜箔层321和第四铜箔层322的中部位置处,该第一绝缘层35上间隔开设有第一金属化过孔351和第二金属化过孔352,且该第一金属化过孔351和第二金属化过孔352均贯穿该第一绝缘层35。
进一步地,第一焊盘37和第二焊盘38分别间隔设置在该第一绝缘层35上,且分别对应于第一金属化过孔351和第二金属化过孔352的所在位置处,并通过第一金属化过孔351和第二金属化过孔352连接至第三铜箔层321和第四铜箔层322。
由此可知,该第一焊盘37和第二焊盘38分别对应连接第三铜箔层321和第四铜箔层322,从而对应于热敏电阻3的两个连接端,而分别能够与外部器件,或相应电路板中的电路层实现连接,以在有电流自第一焊盘37流入时,该电流能够依次通过第三铜箔层321、热敏材料层31、第二铜箔层33,再经热敏材料层31后流入到第四铜箔层322,进而由第二焊盘38流出,以实现相应的热敏功能。也即,本申请中的热敏电阻3通过避免对应于热敏材料层31的相对两侧分别形成第一焊盘37和第二焊盘38,从而能够有效规避在热敏材料层31中钻通孔,并进行孔金属化,以连通第一铜箔层32和第二铜箔层33所带来的大量的发热,对热敏电阻3的产品性能所产生的不利影响,且同时还避免了在热敏材料层31中钻孔,而造成的对热敏材料层31中的有效利用体积的损耗,因而也便能够使得整个热敏电阻3的实际利用面积得到有效提升。
其中,为保证最终成品的热敏电阻3不致于由开设槽体34的位置处裂开或断开,而影响到产品的正常使用,在该槽体34中还填充有绝缘材料,比如,树脂材料,以完全塞满该槽体34,进而增加热敏电阻3在槽体34位置处的强度,并对应于第一焊盘37和第二焊盘38的位置处,对第三铜箔层321、第四铜箔层322及热敏材料层31进行相应的电气隔离,以能够分别对应形成热敏电阻3的两个对外接线端。
可选地,该绝缘材料可同于第一绝缘层35的制成材料,也可以不同于第一绝缘层35的制成材料,且该绝缘材料为树脂材料,或其他任一合理的绝缘材料,本申请对此不做限定。
其中,为保证第二铜箔层33不会在后续使用中被损伤,在热敏电阻3的第二铜箔层33上还设置有第二绝缘层36,以对第二铜箔层33进行防护。
可选地,槽体34位于热敏材料层31中的部分的深度不大于热敏材料层31的厚度,且优选为不大于热敏材料层31厚度的二分之一,以防止过多的影响到热敏材料层31的电阻特性,并造成热敏芯板21的实际可利用面积的减少。
可选地,第三铜箔层321和第四铜箔层322对应于槽体34呈对称设置。
本申请的有益效果是:区别于现有技术的情况,本申请中的热敏电阻的制作方法通过在包括有热敏材料层、第一铜箔层以及第二铜箔层的热敏芯板上设置有第一铜箔层的一侧面的中部位置处开设一槽体,并使该槽体的深度大于第一铜箔层的厚度,且小于第一铜箔层和热敏材料层的厚度之和,以将第一铜箔层分隔为第三铜箔层和第四铜箔层,从而能够通过切槽的方式造成热敏电阻不再通过第一铜箔层形成互通,而在第一铜箔层的左右形成物理隔断,以进而能够在第一铜箔层上设置第一绝缘层,并使该第一绝缘层上分别对应于第三铜箔层和第四铜箔层间隔形成第一焊盘和第二焊盘,以得到热敏电阻,也即通过将第一焊盘和第二焊盘设置在热敏芯板的同一侧,有效避免了在热敏芯板上进行图形制作及钻孔和孔金属化,以导通热敏芯板的相对两侧,也便不会造成热敏芯板的实际可利用面积的减少,故而有效提高了整张热敏芯板的利用率;且因不需要钻孔贯通热敏芯板,也便避免了在钻孔过程中,因摩擦发热对热敏电阻的性能产生的不利影响,并同时因省去了钻通孔的流程,而提高了相应的加工效率;此外,因无需反复进行多次高温层压,相应的加工步骤也更简单,避免了热敏电阻在加工过程中的重复性受热,从而有效提高了最终得到的热敏电阻产品的电性能。
以上仅为本申请的实施方式,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种热敏电阻的制作方法,其特征在于,所述热敏电阻的制作方法包括:
提供一热敏芯板,所述热敏芯板包括热敏材料层以及设置于所述热敏材料层相对两侧的第一铜箔层和第二铜箔层;
在所述热敏芯板设置有所述第一铜箔层的一侧面的中部位置处开设一槽体;其中,所述槽体的深度大于所述第一铜箔层的厚度,且小于所述第一铜箔层和所述热敏材料层的厚度之和,以将所述第一铜箔层分隔为第三铜箔层和第四铜箔层;
在所述第一铜箔层上设置第一绝缘层;
在所述第一绝缘层上分别对应于所述第三铜箔层和所述第四铜箔层间隔形成第一焊盘和第二焊盘,以得到所述热敏电阻;其中,所述第一焊盘和所述第二焊盘分别对应连接所述第三铜箔层和所述第四铜箔层。
2.根据权利要求1所述的热敏电阻的制作方法,其特征在于,所述在所述热敏芯板对应于所述第一铜箔层的一侧面的中部位置处开设一槽体的步骤之后,所述在所述第一铜箔层上设置第一绝缘层的步骤之前,还包括:
在所述槽体中填充绝缘材料。
3.根据权利要求1所述的热敏电阻的制作方法,其特征在于,所述在所述第一铜箔层上设置第一绝缘层的步骤之后,所述在所述第一绝缘层上分别对应于所述第三铜箔层和所述第四铜箔层间隔形成第一焊盘和第二焊盘,以得到所述热敏电阻的步骤之前,还包括:
在所述第二铜箔层上设置第二绝缘层。
4.根据权利要求1所述的热敏电阻的制作方法,其特征在于,所述在所述第一绝缘层上分别对应于所述第三铜箔层和所述第四铜箔层间隔形成第一焊盘和第二焊盘,以得到所述热敏电阻的步骤包括:
在所述第一绝缘层上分别对应于所述第三铜箔层和所述第四铜箔层的第一设定位置处和第二设定位置处依次进行钻孔及孔金属化,并在所述第一绝缘层上形成覆铜层;
在所述覆铜层上分别对应于所述第一设定位置处和所述第二设定位置处间隔形成所述第一焊盘和所述第二焊盘,以得到所述热敏电阻。
5.根据权利要求4所述的热敏电阻的制作方法,其特征在于,所述在所述第一绝缘层上分别对应于所述三铜箔层和所述第四铜箔层的第一设定位置处和第二设定位置处依次进行钻孔及孔金属化,并在所述第一绝缘层上形成覆铜层的步骤包括:
在所述第一绝缘层上分别对应于所述第三铜箔层和所述第四铜箔层的所述第一设定位置处和所述第二设定位置处依次进行激光钻孔及孔金属化,并在所述第一绝缘层上形成所述覆铜层。
6.根据权利要求1所述的热敏电阻的制作方法,其特征在于,
所述槽体位于所述热敏材料层中的部分的深度不大于所述热敏材料层厚度的二分之一。
7.根据权利要求1所述的热敏电阻的制作方法,其特征在于,
所述第三铜箔层和所述第四铜箔层对应于所述槽体呈对称设置。
8.一种热敏电阻,其特征在于,所述热敏电阻包括:
热敏材料层;
第一铜箔层和第二铜箔层,分别设置于所述热敏材料层的相对两侧;其中,所述热敏材料层和所述第一铜箔层上开设有槽体,所述槽体的深度大于所述第一铜箔层的厚度,且小于所述第一铜箔层和所述热敏材料层的厚度之和,以将所述第一铜箔层分隔为第三铜箔层和第四铜箔层;
第一绝缘层,设置在所述第一铜箔层上,且对应于所述第三铜箔层和所述第四铜箔层分别间隔开设有第一金属化过孔和第二金属化过孔;
第一焊盘和第二焊盘,间隔设置在所述第一绝缘层上,且分别通过所述第一金属化过孔和所述第二金属化过孔连接至所述第三铜箔层和所述第四铜箔层。
9.根据权利要求8所述的热敏电阻,其特征在于,
所述热敏电阻还包括第二绝缘层,所述第二绝缘层设置在所述第二铜箔层上。
10.根据权利要求8所述的热敏电阻,其特征在于,
所述槽体位于所述热敏材料层中的部分的深度不大于所述热敏材料层的厚度。
CN202110227654.8A 2021-03-01 2021-03-01 一种热敏电阻的制作方法及热敏电阻 Active CN114999754B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110227654.8A CN114999754B (zh) 2021-03-01 2021-03-01 一种热敏电阻的制作方法及热敏电阻

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110227654.8A CN114999754B (zh) 2021-03-01 2021-03-01 一种热敏电阻的制作方法及热敏电阻

Publications (2)

Publication Number Publication Date
CN114999754A true CN114999754A (zh) 2022-09-02
CN114999754B CN114999754B (zh) 2023-06-02

Family

ID=83018127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110227654.8A Active CN114999754B (zh) 2021-03-01 2021-03-01 一种热敏电阻的制作方法及热敏电阻

Country Status (1)

Country Link
CN (1) CN114999754B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208304A (ja) * 1999-01-13 2000-07-28 Murata Mfg Co Ltd チップ型サ―ミスタ及びチップ型サ―ミスタの抵抗値修正方法
CN2636386Y (zh) * 2002-11-15 2004-08-25 宝电通科技股份有限公司 表面安装型积层热敏阻抗装置及电路保护装置
US20110273264A1 (en) * 2009-01-16 2011-11-10 Shanghai Keter Polymer Material Co., Ltd. Laminated smd-type thermistors and manufacturing methods thereof
CN106448970A (zh) * 2016-05-19 2017-02-22 上海长园维安电子线路保护有限公司 一种可提高维持电流的高稳定性ptc热敏组件
CN107705944A (zh) * 2017-11-15 2018-02-16 江苏苏杭电子有限公司 高稳定性热敏电阻加工工艺
CN107920430A (zh) * 2017-11-15 2018-04-17 江苏苏杭电子有限公司 埋热敏电阻半导体线路板的加工工艺
CN109192422A (zh) * 2018-09-10 2019-01-11 深圳中科四合科技有限公司 一种ptc器件的制造方法及ptc器件
CN208767092U (zh) * 2018-09-10 2019-04-19 深圳中科四合科技有限公司 一种ptc器件
CN209747264U (zh) * 2019-04-23 2019-12-06 深圳市金瑞电子材料有限公司 用于激光打标的二次安全保护元件

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208304A (ja) * 1999-01-13 2000-07-28 Murata Mfg Co Ltd チップ型サ―ミスタ及びチップ型サ―ミスタの抵抗値修正方法
CN2636386Y (zh) * 2002-11-15 2004-08-25 宝电通科技股份有限公司 表面安装型积层热敏阻抗装置及电路保护装置
US20110273264A1 (en) * 2009-01-16 2011-11-10 Shanghai Keter Polymer Material Co., Ltd. Laminated smd-type thermistors and manufacturing methods thereof
CN106448970A (zh) * 2016-05-19 2017-02-22 上海长园维安电子线路保护有限公司 一种可提高维持电流的高稳定性ptc热敏组件
CN107705944A (zh) * 2017-11-15 2018-02-16 江苏苏杭电子有限公司 高稳定性热敏电阻加工工艺
CN107920430A (zh) * 2017-11-15 2018-04-17 江苏苏杭电子有限公司 埋热敏电阻半导体线路板的加工工艺
CN109192422A (zh) * 2018-09-10 2019-01-11 深圳中科四合科技有限公司 一种ptc器件的制造方法及ptc器件
CN208767092U (zh) * 2018-09-10 2019-04-19 深圳中科四合科技有限公司 一种ptc器件
CN209747264U (zh) * 2019-04-23 2019-12-06 深圳市金瑞电子材料有限公司 用于激光打标的二次安全保护元件

Also Published As

Publication number Publication date
CN114999754B (zh) 2023-06-02

Similar Documents

Publication Publication Date Title
JP4029759B2 (ja) 多層回路基板およびその製造方法
CA2616793C (en) Bending-type rigid printed wiring board and process for producing the same
EP2081204B1 (en) Three-dimensional liquid crystal polymer multilayer circuit boards including a membrane switch
CN213403657U (zh) 一种电路板
KR960019374A (ko) 전류 보호기
EP2081418B1 (en) Method for making three-dimensional liquid crystal polymer multilayer circuit boards
JPH05198946A (ja) 多層プリント回路基板の製造方法
CN105590914B (zh) 电子元件封装结构及制作方法
CN208767092U (zh) 一种ptc器件
CN114999754A (zh) 一种热敏电阻的制作方法及热敏电阻
CN110366329A (zh) 一种多层基板的制造方法及多层基板
EP0213336B1 (en) Method for making a flush surface laminate for a multilayer circuit board
CN109192422A (zh) 一种ptc器件的制造方法及ptc器件
JP2000133943A (ja) 多層基板の製造方法
WO2022160459A1 (zh) 一种电路板及其制造方法、电子装置
JPH04335596A (ja) スルーホールプリント配線基板の製造方法
JP4019717B2 (ja) 部品内蔵多層配線モジュール基板及びその製造方法
JP2001094255A (ja) プリント配線基板及びその製造方法
JPS6084844A (ja) 半導体装置
JPS63246897A (ja) 金属ベ−ス2層配線板の製造法
JP4850356B2 (ja) 層間接続構造および製造方法
CN113613412A (zh) 一种超薄无芯多层线路板及制备方法
JPH05226513A (ja) プラスチックピングリッドアレイ型パッケージ及びその製造方法
CN116489878A (zh) 可增层嵌埋内置元件的电路板结构及其制造方法
JPH0864966A (ja) 多層プリント基板とその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant