JP2007234655A - チップ型サーミスタ - Google Patents

Abstract

【課題】異なる電位に接続される電極間のギャップを大きくせずとも、より一層の低抵抗化を図ることができ、所望でない短絡や電極間マイグレーションが生じ難く、耐電圧性の低下が生じ難いチップ型サーミスタを提供する。
【解決手段】上面２ａと、底面２ｂと、一対の端面２ｃ，２ｄと、一対の側面２ｅ，２ｆとを有し、端面２ｃ，２ｄを結ぶ方向が長さ方向とされている直方体状のサーミスタ素体２の外表面に、第１，第２の電極３，４がギャップＧを隔てて形成されており、第１の電極が、サーミスタ素体２の底面２ｂの一部に支持している底面上電極部分２ａを少なくとも有し、ギャップＧが、サーミスタ素体２の底面上でサーミスタ素体２の幅方向に延びるギャップ部分Ｇ１，Ｇ２と、サーミスタ素体２の長さ方向に延びるギャップ部分Ｇ３，Ｇ４とを少なくとも有する、チップ型サーミスタ１。
【選択図】図１

Description

本発明は、チップ型サーミスタに関し、より詳細には、サーミスタ素体の外表面に、異なる電位に接続される第１，第２の電極が形成されているチップ型サーミスタに関する。

電子機器の小型化に伴って、使用されるサーミスタにおいても、小型化が要求されている。また、電子機器の小型化及び高密度化を図るために、回路基板に表面実装され得るチップ型のサーミスタが広く用いられている。

ところで、チップ型の正特性サーミスタでは、電圧低下に伴う電力損失を低減するために、抵抗値がより低いことが求められている。

従来、直方体状のサーミスタ素体を用いたチップ型サーミスタでは、低抵抗化を図る場合、異なる電位に接続される電極間の距離を短くする方法が採用されていた。すなわち、サーミスタ素体の外表面に第１の電極及び第２の電極を形成するに際し、第１の電極と第２の電極との間の距離を小さくすることにより、低抵抗化が図られていた。

下記の特許文献１には、図６に示すチップ型サーミスタが開示されている。チップ型サーミスタ１０１では、直方体状のサーミスタ素体１０２の外表面に第１，第２の電極１０３，１０４が形成されている。ここでは、サーミスタ素体１０２は、直方体状の形状を有する。すなわち、上面１０２ａと、下面１０２ｂと、第１，第２の端面１０２ｃ，１０２ｄと、第１，第２の側面１０２ｅ，１０２ｆとを有する。第１，第２の端面１０２ｃ，１０２ｄを結ぶ方向が長さ方向とされている。

第１の電極１０３は、側面１０２ｅを覆う側面上電極部分１０３ａと、上面１０２ａ、下面１０２ｂ、端面１０２ｃ，１０２ｄ上に至る電極周縁部１０３ｂとを有する。同様に、第２の電極１０４もまた、側面上電極部分１０４ａと、上面１０２ａ、下面１０２ｂ、端面１０２ｃ，１０２ｄに至っている電極周縁部１０４ｂとを有する。上記電極周縁部１０３ｂ，１０４ｂは、いずれも、上面１０２ａから端面１０２ｃ，１０２ｄを経て下面１０２ｂに至るように、サーミスタ素体１０２の外周を巻回するように形成されている。そして、電極周縁部１０３ｂと電極周縁部１０４ｂとが、ギャップｇを隔てて配置されている。このギャップｇの幅を小さくすることにより、低抵抗化を図ることができる。

チップ型サーミスタ１０１では、サーミスタ素体１０２の寸法を変えずとも、上記電極周縁部１０３ｂと電極周縁部１０４ｂとのギャップｇの幅を小さくすることにより、低抵抗化を図ることができるとされている。
特開２００３−２９７６０３号公報

特許文献１に記載のチップ型サーミスタ１０１のように、サーミスタ素体の外表面において、第１，第２の電極１０３，１０４をギャップｇを隔てて形成した構造では、前述したように、ギャップｇの幅を小さくすることにより、すなわち電極周縁部１０３ｂ，１０４ｂ間の距離を小さくすることにより低抵抗化が図られる。例えば、０．８×０．８×１．６ｍｍの外形寸法を有するサーミスタ素体１０２を用いた場合、サーミスタ素体の比抵抗が２．５Ω・ｃｍの場合、上記電極間距離を０．１ｍｍとした場合、抵抗値は５．８Ωとなり、電極間距離を０．２ｍｍとした場合には７．９Ωとなる。しかしながら、このように電極間距離を短くすると、実装時のはんだによりブリッジが形成され、第１，第２の電極１０３，１０４間が短絡するおそれがあった。また、電極間マイグレーションが発生したり、耐電圧が低下したりする。

すなわち、小型であり、より低抵抗を有し、しかも所望でない短絡や電極間マイグレーションが生じ難いサーミスタを提供することは困難であった。特に、上記ギャップｇの大きさ、すなわち上記電極間距離を０．１〜０．２ｍｍとした場合には、電極形成精度を高めなければならない。さもないと、上記はんだブリッジによる短絡や電極間マイグレーションが生じるおそれがある。また、耐電圧性も低下する。のみならず、形成精度が低いと、電極間距離にばらつきが生じ、耐電圧特性や抵抗値がばらつくという問題もあった。

本発明の目的は、上述した従来技術の欠点を解消し、より一層低抵抗化を図ることができ、しかも、低抵抗化を図ったとしても、所望でない第１，第２の電極間の短絡や電極間マイグレーションが生じ難く、耐電圧性の低下が生じ難い、チップ型サーミスタを提供することにある。

本発明によれば、上面と、底面と、一対の端面と、一対の側面とを有し、一対の端面を結ぶ方向が長さ方向である直方体状のサーミスタ素体と、前記サーミスタ素体の外表面に形成された第１，第２の電極とを備え、前記第１の電極が、前記サーミスタ素体の底面の一部に位置している底面上電極部分を少なくとも有し、前記第２の電極が前記サーミスタ素体の底面において第１の電極を挟んでサーミスタ素体の幅方向に延びる第１，第２のギャップ部と、前記サーミスタ素体の長さ方向に延びる第３，第４のギャップ部とを少なくとも有し、前記サーミスタ素体の底面から側面または端面に渡っているギャップを隔てて分離されて形成されている、チップ型サーミスタが提供される。

本発明に係るチップ型サーミスタのある特定の局面では、前記第１の電極が、前記底面上電極部分に連なっており、かつ前記サーミスタ素体の一対の側面に至る側面上電極部分がさらに備えられている。この場合には、第１の電極がサーミスタ素体の一対の側面に至る側面上電極部分を有し、該側面上電極部分もまた、ギャップを隔てて第２の電極と対向されることになり、より一層低抵抗のチップ型サーミスタを容易に提供することが可能となる。

また、本発明のさらに他の特定の局面では、前記第２の電極が、前記サーミスタ素体の底面において、前記第１の電極とギャップを隔てて配置されている底面上電極部分を有する。この場合には、第２の電極も底面上電極部分を有するため、底面側からチップ型サーミスタをはんだ等を用いて回路基板などに容易に表面実装することができる。

本発明に係るチップ型サーミスタのさらに別の特定の局面によれば、前記サーミスタ素体の一対の端面を結ぶ方向に貫通孔が形成されており、前記第２の電極が、前記サーミスタ素体の各端面において前記貫通孔の端部が位置している部分に設けられた端面上電極部分を有する。この場合には、上記貫通孔が設けられていることにより、第１，第２の電極間で取り出される抵抗値がより一層低められる。

本発明に係るチップ型サーミスタでは、直方体状のサーミスタ素体の外表面に第１，第２の電極が形成されているが、第１の電極が、サーミスタ素体の底面の一部に位置している底面上電極部分を少なくとも有し、第２の電極が、前記サーミスタ素体の底面において第１の電極を挟んでサーミスタ素体の幅方向に延びる第１，第２のギャップ部と、前記サーミスタ素体の長さ方向に延びる第３，第４のギャップ部とを少なくとも有するギャップを隔てて配置されているので、後述の実施形態の説明から明らかなように、同じ大きさの直方体状のサーミスタ素体を用いた場合、従来のチップ型サーミスタに比べて低抵抗化を図ることができる。

すなわち、サーミスタ素体の大きさ及び第１，第２の電極間のギャップの大きさを一定とした場合、従来のチップ型サーミスタに比べてより一層低抵抗化を図ることができる。そのため、ギャップの大きさをさほど小さくせずともよいため、実装時のはんだブリッジによる短絡のおそれが少なく、電極間マイグレーションが生じ難く、かつ耐電圧性の低下が生じ難い、信頼性に優れたチップ型サーミスタを提供することが可能となる。

以下、図面を参照しつつ本発明の具体的な実施形態を説明することにより、本発明を明らかにする。

図１（ａ）及び（ｂ）は、本発明の第１の実施形態に係るチップ型サーミスタの底面側から見た斜視図及び横断面図である。

チップ型サーミスタ１は、直方体状のサーミスタ素体２を有する。サーミスタ素体２は、正の抵抗温度特性を有するセラミックスからなる。従って、チップ型サーミスタ１は、正特性サーミスタである。

サーミスタ素体２は、上面２ａ、底面２ｂと、第１，第２の端面２ｃ，２ｄと、第１，第２の側面２ｅ，２ｆとを有する。第１の端面２ｃと、第２の端面２ｄとを結ぶ方向が長さ方向である。

なお、図１（ａ）では、第１，第２の端面２ｃ，２ｄは、第２の電極４で被覆されているため露出していないが、破線の引き出し線を用いて、第１，第２の端面２ｃ，２ｄの位置を示すこととする。

同様に、サーミスタ素体２の底面２ｂの位置についても、図１（ａ）では、破線の引き出し線を用いてその位置を示すこととする。

本実施形態のチップ型サーミスタ１では、サーミスタ素体２の外表面に第１の電極３と第２の電極４とが形成されている。第１の電極３と、第２の電極４とは、ギャップＧを隔てて対向されている。

第１の電極３は、サーミスタ素体２の底面上に位置している底面上電極部分３ａと、一対の側面２ｅ，２ｆ上に至っている側面上電極部分３ｂ，３ｃとを有する。側面上電極部分３ｂ，３ｃは、底面２ｂと側面２ｅ，２ｆとのなす端縁から側面２ｅ，２ｆと上面２ａとのなす端縁側に向かって延ばされているが、上面２ａには至っていない。

すなわち、例えば側面上電極部分３ｂの上面２ａ側に位置する端縁３ｄは、上面２ａには至っていない。

他方、ギャップＧは、上記第１の電極３の周囲を所定の幅で周回するように形成されている。そして、第１の電極３に対して上記ギャップＧを隔てて、第２の電極４が形成されている。第２の電極４は、上記ギャップＧを隔てて、サーミスタ素体２の残りの外表面部分を被覆するように形成されている。すなわち、第２の電極４は、ギャップＧを隔てて底面２ｂ上において第１の電極３に対向されている底面上電極部分４ａ，４ｂを有する。底面上電極部分４ａ，４ｂに連なるように、側面上電極部分４ｃ，４ｄが形成されている。また、図１では図示されていないが、第２の電極４は上面２の全面及び端面２ｃ，２ｄの全面を被覆するように設けられている。

上記ギャップＧは、サーミスタ素体２の底面２ｂ上において、第１の電極３の両側においてサーミスタ素体の幅方向に延びる第１，第２のギャップ部Ｇ１，Ｇ２を有する。ギャップ部Ｇ１，Ｇ２は、底面２ｂだけでなく、本実施形態では、第１の電極３が側面上電極部分３ｃを有するため、一対の側面にも至っている。

そして、サーミスタ素体２の長さ方向に延びる第３，第４のギャップ部Ｇ３，Ｇ４により、第１，第２のギャップ部Ｇ１，Ｇ２が接続され、環状のギャップＧが形成されている。本実施形態では、第１の電極３が、一対の側面上電極部分を有するため、第３，第４のギャップ部Ｇ３，Ｇ４は、図１（ａ）及び（ｂ）に示されているように、サーミスタ素体２の一対の側面に配置されている。

上記第１，第２の電極３，４は、適宜の電極材料により形成される。本実施形態では、スパッタリングにより下地層にＣｒ、中間層にＮｉ−Ｃｕからなる金属膜が形成され、該金属膜上に、Ｓｎめっき層を形成することにより、第１，第２の電極３，４が形成されている。より具体的には、サーミスタ素体２の外表面の全面にスパッタリングにより下地層にＣｒ膜、中間層にＮｉ−Ｃｕ膜を成膜し、しかる後、Ｓｎめっき膜を湿式めっきにより形成する。次に、上記ギャップＧが形成されている部分の電極膜を除去することにより、第１，第２の電極３，４が形成される。

なお、第１，第２の電極３，４の形成方法は上記方法に特に限定されず、スパッタリングやめっき膜の形成以外の薄膜形成法を用いてもよい。また、厚膜形成法により電極を形成してもよい。

さらに、ギャップＧの形成を最後に行わずに、ギャップＧが形成されるように第１，第２の電極３，４をそれぞれ形成してもよい。

本実施形態のチップ型サーミスタ１では、図６に示した従来のチップ型サーミスタ１０１に比べ、同じ寸法のサーミスタ素体を用いた場合、低抵抗化を図ることができる。これを具体的な実験例に基づき説明する。

いま、サーミスタ素体２，１０２として、長さ方向寸法が２．０ｍｍ、幅方向寸法が１．２ｍｍ及び高さが１．２ｍｍの比抵抗２．５Ω・ｃｍのセラミックスからなるサーミスタ素体を用意した。そして、チップ型サーミスタ１０１では、第１，第２の１０３，１０４間のギャップｇの寸法を０．２ｍｍとなるように、第１，第２の電極１０３，１０４を形成した。

他方、本実施形態のチップ型サーミスタ１では、同じ寸法のサーミスタ素体２の外表面において、上記ギャップＧの幅方向寸法は同じく０．２ｍｍとなるように、第１，第２の電極３，４を形成した。より具体的には、図１（ａ）における寸法Ａ１，Ａ２は０．３ｍｍ、Ｂは１．０ｍｍ、Ｃは０．８ｍｍ、ギャップＧの幅方向寸法は０．２ｍｍとした。

上記のようにして作製した従来のチップ型サーミスタ１０１の抵抗値を測定したところ、５．４７Ωであった。これに対して、本実施形態のチップ型サーミスタ１では、抵抗値は４．３９Ωとなった。すなわち、本実施形態によれば、従来のチップ型サーミスタ１０１と同じ寸法のサーミスタ素体を用い、ギャップの幅
、すなわち異なる電位に接続される第１，第２の電極間の距離を等しくした場合であっても、より一層低抵抗化を図り得ることがわかる。

本実施形態において、より一層の低抵抗化を図り得るのは、第１の電極３と第２の電極４とが対向している部分の断面積、すなわちギャップＧを隔てて対向している部分の長さが長くされていることによる。これは、本実施形態では、第１の電極３が、底面上電極部分３ａと、側面上電極部分３ｂ，３ｃとを有し、ギャップＧが、サーミスタ素体２の底面２ｂ上においてサーミスタ素体２の幅方向に延びるギャップ部Ｇ１，Ｇ２と、サーミスタ素体２の長さ方向に延び、ギャップ部Ｇ１，Ｇ２を接続しているギャップ部Ｇ３，Ｇ４とを有する環状のギャップとされていることによる。

従って、本実施形態のチップ型サーミスタ１では、同じ比抵抗及び同じ寸法のサーミスタ素体を用い、しかも第１，第２の電極間距離を等しくした場合であっても低抵抗化を図ることができる。言い換えれば、電極間距離をさほど小さくせずとも低抵抗のチップ型サーミスタ１を提供することができるので、実装時のはんだブリッジによる短絡が生じ難く、電極間マイグレーションも生じ難い。また、耐電圧性も高められる。しかも、電極間距離をさほど小さくせずともよいため、電極形成精度をさほど高くする必要もない。また、電極形成精度のばらつきによる特性のばらつきも生じ難い。

上記チップ型サーミスタ１は、プリント回路基板などに容易に表面実装することができる。すなわち、図２に模式的平面図で示すように、プリント回路基板１１上に、電極ランド１２〜１４が形成されている。この場合、チップ型サーミスタ１は、サーミスタ素体２の底面２ｂにおいて、第１の電極の底面上電極部分３ａと、第２の電極の底面上電極部分４ａ，４ｂとが存在するため、各底面上電極部分３ａ及び底面上電極部分４ａ，４ｂを、電極ランド１２と電極ランド１１，１３上に接続されるようにプリント回路基板１１上に搭載することにより、例えばリフローはんだ法により容易に表面実装することができる。

図３は、本発明の第２の実施形態のチップ型サーミスタを示すサーミスタ素体の底面側から見た斜視図であり、図４はサーミスタ素体の正面断面図である。

第２の実施形態のチップ型サーミスタ２１は、第１の実施形態と同様に、直方体状のサーミスタ素体２２を有する。サーミスタ素体２２は、上面２２ａと、底面２２ｂと、第１，第２の端面２２ｃ，２２ｄと、側面２２ｅ，２２ｆとを有する。第１，第２の端面２２ｃ，２２ｄを結ぶ方向が長さ方向であり、本実施形態では、サーミスタ素体２２内に、長さ方向に延びる貫通孔２２ｇが形成されている。すなわち、貫通孔２２ｇの一方端部は、第１の端面２ｃに開口しており、反対側の端部が第２の端面２２ｄに開口している。

本実施形態においてもサーミスタ素体２２は、正の温度特性を有するセラミックスにより構成されており、従って正特性サーミスタが構成されている。

また、第１の電極２３及び第２の電極２４，２５は、サーミスタ素体２２の外表面に形成されている。ここで、第１の電極２３は、底面２２ａ上に位置する底面上電極部分２３ａを有する。

他方、第２の電極２４，２５は、それぞれ、第１，第２の端面２２ｃ，２２ｄの略中央に設けられている端面上電極部分２４ａ，２５ａを有する。端面上電極部分２４ａ，２５ａは、それぞれ、上記貫通孔２２ｇの端部を覆うように形成されている。

他方、第２の電極２４，２５は、端面上電極部分２４ａ，２５ａに連なっており、かつ底面２２ａ上に位置している底面上電極部分２４ｂ，２５ｂをさらに有する。

そして、第１の電極２３は、上記第２の電極２４，２５と等しい幅のギャップＧを隔てて対向するように、サーミスタ素体２２の残りの表面に形成されている。すなわち、第１の電極２３は、底面上に位置している底面上電極部分２３ａと、一対の側面２２ｅ，２２ｆの全面を被覆している側面上電極部分２３ｂ，２３ｃ及び上面の全面を被覆している上面上電極部分２３ｄと、端面上に位置している端面上電極部分２３ｅ，２３ｆとを有する。そして、ギャップＧは、第２の電極２４，２５の周囲を所定幅で周回するように設けられている。

すなわち、ギャップＧは、サーミスタ素体２２の幅方向に延びるギャップ部Ｇ１１，Ｇ１２を有する。ギャップ部Ｇ１１，Ｇ１２は、サーミスタ素体２２の底面２２ｂ上に位置しており、第２の電極２４，２５は、ギャップ部Ｇ１１及びＧ１２を介して第１の電極２３に隔てられている。さらに、ギャップ部Ｇ１３，Ｇ１４がサーミスタ素体２２の長さ方向に延ばされて設けられている。すなわち、ギャップ部Ｇ１３，Ｇ１４は、サーミスタ素体２２の底面２２ｂ上においてサーミスタ素体２２の長さ方向に延ばされており、一方端がギャップ部Ｇ１１に連なっている。また、ギャップ部Ｇ１３，Ｇ１４は、底面２２ｂから端面２２ｃに至るように延ばされている。端面２２ｃ上においてギャップ部Ｇ１３，Ｇ１４は、底面２２ｂ側から上面２２ａ側に延ばされている。そして、ギャップ部Ｇ１３，Ｇ１４の他方端部が、端面２２ｃ上に設けられているギャップ部Ｇ１７により接続されている。ギャップ部Ｇ１７は、端面２２ｃ上において、サーミスタ素体２２の幅方向に延ばされている。

他方の端面２２ｄ側においても、同様に、ギャップ部Ｇ１２に連なるギャップ部Ｇ１５，Ｇ１６が設けられている。そして、ギャップ部Ｇ１５，Ｇ１６の他方端部は、端面２２ｄ上に設けられており、サーミスタ素体２２の幅方向に延びるギャップ部により連結されている。

よって、本実施形態では、上記ギャップＧを介して、第２の電極２４，２５は第１の電極２３と隔てられている。しかも、セラミックスからなるさらに素体２２内に上記貫通孔２２ｇが形成されている。従って、同じ寸法のサーミスタ素体を用いた場合、ギャップＧの幅方向寸法を同値とした場合、従来のチップ型サーミスタ１０１に比べてより一層の低抵抗化を図ることができる。これを具体的な実験例に基づき説明する。

前述した比較例として用意したチップ型サーミスタ１０１及び第１の実施形態のチップ型サーミスタ１の場合と同じサーミスタ素体をサーミスタ素体２２として用いた。そして、ギャップＧの幅方向寸法を０．２ｍｍとし、但し貫通孔２２ｇの直径は０．４ｍｍとした。この場合、図３における寸法Ｄ、すなわちギャップ部Ｇ１３，Ｇ１４の外側の第１の電極部分のサーミスタ素体２２の幅方向に沿う寸法は０．１ｍｍとなる。また、第２の電極２４，２５のサーミスタ素体２２の幅方向に沿う寸法は０．６ｍｍとなる。また、第２の電極２４の端面上電極部分２４ａの高さ方向寸法は０．９ｍｍとした。

その結果、上記比較例として用意した従来のチップ型サーミスタ１０１では、抵抗値は５．４７Ωであったのに対し、第２の実施形態では、抵抗値は２．１０Ωとなった。

従って、第２の実施形態によれば、第１の実施形態よりもさらに低抵抗のチップ型サーミスタを提供し得ることがわかる。

第２の実施形態のチップ型サーミスタ２１もまた、図５に平面図で示すように、プリント回路基板１１上の電極ランド１２〜１４に、容易に表面実装することができる。すなわち、サーミスタ素体２２の底面２２ｂ上に、第１の電極の底面上電極部分２３ａと、第２の電極２４，２５の底面上電極部分が位置しているため、電極ランド１２〜１４を有するプリント回路基板１１にリフローはんだ法等により容易に表面実装することができる。

（ａ）及び（ｂ）は、本発明の第１の実施形態に係るチップ型サーミスタの底面側から見た斜視図及び横断面図である。 第１の実施形態のチップ型サーミスタをプリント回路基板に実装した構造を示す模式的平面図。 本発明の第２の実施形態に係るチップ型サーミスタをサーミスタ素体の底面側から見た斜視図。 第２の実施形態のチップ型サーミスタに用いられているサーミスタ素体の縦断面図。 第２の実施形態のチップ型サーミスタをプリント回路基板に実装した構造を示す模式的部分切欠平面図。 従来のチップ型サーミスタを示す斜視図。

符号の説明

１…チップ型サーミスタ
２…サーミスタ素体
２ａ…上面
２ｂ…底面
２ｃ，２ｄ…第１，第２の端面
２ｅ，２ｆ…第１，第２の側面
３…第１の電極
３ａ…底面上電極部分
３ｂ，３ｃ…側面上電極部分
３ｄ…端縁
４…第２の電極
４ａ，４ｂ…底面上電極部分
４ｃ，４ｄ…側面上電極部分
４ｅ，４ｆ…端面上電極部分
１１…プリント回路基板
１２〜１４…電極ランド
２１…チップ型サーミスタ
２２…サーミスタ素体
２２ａ…上面
２２ｂ…底面
２２ｃ，２２ｄ…第１，第２の端面
２２ｅ，２２ｆ…第１，第２の側面
２２ｇ…貫通孔
２３…第１の電極
２３ａ…底面上電極部分
２３ｂ，２３ｃ…側面上電極部分
２３ｅ，２３ｆ…端面上電極部分
２４…第２の電極
２４ａ…端面上電極部分
２４ｂ…底面上電極部分
２５…第２の電極
２５ａ…端面上電極部分
２５ｂ…底面上電極部分
Ｇ…ギャップ
Ｇ１〜Ｇ４…ギャップ部
Ｇ１１〜Ｇ１７…ギャップ部

Claims (4)

1. 上面と、底面と、一対の端面と、一対の側面とを有し、一対の端面を結ぶ方向が長さ方向である直方体状のサーミスタ素体と、
   前記サーミスタ素体の外表面に形成された第１，第２の電極とを備え、
   前記第１の電極が、前記サーミスタ素体の底面の一部に位置している底面上電極部分を少なくとも有し、前記第２の電極が前記サーミスタ素体の底面において第１の電極を挟んでサーミスタ素体の幅方向に延びる第１，第２のギャップ部と、前記サーミスタ素体の長さ方向に延びる第３，第４のギャップ部とを少なくとも有し、前記サーミスタ素体の底面から側面または端面に渡っているギャップを隔てて分離されて形成されている、チップ型サーミスタ。
2. 前記第１の電極が、前記底面上電極部分に連なっており、かつ前記サーミスタ素体の一対の側面に至る側面上電極部分をさらに備える、請求項１に記載のチップ型サーミスタ。
3. 前記第２の電極が、前記サーミスタ素体の底面において、前記第１の電極とギャップを隔てて配置されている底面上電極部分を有する、請求項１または２に記載のチップ型サーミスタ。
4. 前記サーミスタ素体の一対の端面を結ぶ方向に貫通孔が形成されており、前記第２の電極が、前記サーミスタ素体の各端面において前記貫通孔の端部が位置している部分に設けられた端面上電極部分を有する、請求項１に記載のチップ型サーミスタ。

Images