JP5685957B2

JP5685957B2 - 薄膜サーミスタセンサおよびその製造方法

Info

Publication number: JP5685957B2
Application number: JP2011013532A
Authority: JP
Inventors: 均稲場; 長友　憲昭; 憲昭長友; 一太竹島
Original assignee: Mitsubishi Materials Corp
Current assignee: Mitsubishi Materials Corp
Priority date: 2011-01-26
Filing date: 2011-01-26
Publication date: 2015-03-18
Anticipated expiration: 2031-01-26
Also published as: JP2012156273A

Description

本発明は、例えば温度センサ、流量センサ等のセンサに用いられる薄膜サーミスタセンサおよびその製造方法に関するものである。

例えば、情報機器、通信機器、医療用機器、住宅設備機器、自動車用伝送機器等の温度センサ、流量センサとして、大きな負の温度係数を有する酸化物半導体の焼結体からなるサーミスタチップがある。このサーミスタチップを用いた薄膜サーミスタセンサは、基板の上面にサーミスタ薄膜と該サーミスタ薄膜に接続された櫛歯状などの一対の電極部とが形成されており、これらの電極部にはんだ付け、導電性接着剤または溶接等によってリードフレームを取り付けた構造のものである。

例えば、特許文献１には、絶縁基板と該絶縁基板の一面に形成された金属酸化物の感熱膜（サーミスタ薄膜）および一対の櫛歯状の電極層とからなる薄膜サーミスタチップと、一対の電極層に接合された一対のリードフレームとで構成された温度センサが記載されている。

特開２００６−３０８５０５号公報

上記従来の技術には、以下の課題が残されている。
薄膜サーミスタの電極部を形成する工程において、絶縁基板の表面粗さが粗いほど、アンカー効果によって電極膜の密着力が強くなり、工程における電極剥がれの不良が低減する。特に、電極部の接合強度が強化されると、リードフレームを接合させる場合でも、リードフレームとの溶接等の熱応力による剥がれが減少する。しかしながら、基板表面が粗い程、面内の段差が大きくなり、電気特性に関連するサーミスタ薄膜部分の断線や、櫛歯電極部分のクラックが発生してしまい、電気特性（抵抗値やＢ定数）が設計値から外れてばらつき、かつプロセスの歩留まりに影響する不都合があった。

本発明は、前述の課題に鑑みてなされたもので、電極部の良好な密着性が得られると共に設計値に対応する安定した電気特性を有する薄膜サーミスタセンサおよびその製造方法を提供することを目的とする。

本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明の薄膜サーミスタセンサは、絶縁基板または表面に絶縁層が形成された基板と、前記絶縁層または前記絶縁基板にパターン形成されたサーミスタ薄膜と、前記絶縁層または前記絶縁基板の上面から前記サーミスタ薄膜の上面または下面に亘ってパターン形成された一対の電極と、一対の前記電極に接続された一対のリードフレームと、を備え、前記一対の電極が、前記リードフレームが接続される一対の電極パッド部と、前記サーミスタ薄膜の上面または下面に積層される一対のサーミスタ電極部とを有し、前記絶縁層または前記絶縁基板の前記一対の電極パッド部が形成される電極領域が、前記サーミスタ薄膜が形成されるサーミスタ領域よりも表面粗さの大きい粗面とされていることを特徴とする。

この薄膜サーミスタセンサでは、絶縁層または絶縁基板の一対の電極パッド部が形成される電極領域が、サーミスタ薄膜が形成されるサーミスタ領域よりも表面粗さの大きい粗面とされているので、表面粗さの大きく粗面とされた電極領域上の電極パッド部については、大きいアンカー効果によって高い密着性を得ることができると共に、表面粗さの小さいサーミスタ領域上のサーミスタ薄膜については断線やサーミスタ電極部のクラックや剥離の発生を防ぐことができる。

また、本発明の薄膜サーミスタセンサは、前記電極領域の表面粗さＲａが、２００〜８００ｎｍとされていると共に、前記サーミスタ領域の表面粗さＲａが、１０〜１００ｎｍとされていることを特徴とする。
この薄膜サーミスタセンサでは、電極領域の表面粗さＲａが、２００〜８００ｎｍとされていると共に、サーミスタ領域の表面粗さＲａが、１０〜１００ｎｍとされているので、薄い電極パッド部で十分な密着性を得ることができると共に、適度な表面粗さによりサーミスタ電極部の剥離が防止でき、設計値に一致する良好な電気特性を得ることができる。

すなわち、電極領域の表面粗さＲａを上記範囲内とした理由は、２００ｎｍ未満であると、表面粗さが十分でなく、電極パッド部に必要とされる良好な密着性を得ることができず、８００ｎｍを超えると、電極パッド部を構成する白金等の金属膜を厚くしなければならず、高コストになるためである。また、サーミスタ領域の表面粗さＲａを上記範囲内とした理由は、１０ｎｍ未満であると、表面粗さが小さすぎてサーミスタ薄膜に積層されるサーミスタ電極部に剥離が生じるおそれがあるためであり、１００ｎｍを超えると、剥離や断線によって電気特性が設計値から外れてばらつき、かつプロセスの歩留まりに影響するためである。

本発明の薄膜サーミスタセンサの製造方法は、上記本発明の薄膜サーミスタセンサを作製する方法であって、絶縁基板または表面に絶縁層が形成された基板の上面に一対の電極をパターン形成する電極形成工程と、前記絶縁層または前記絶縁基板にサーミスタ薄膜をパターン形成するサーミスタ成膜工程と、一対の前記電極に一対のリードフレームを接続するリード接続工程とを有し、前記電極形成工程前に、予め前記絶縁層または前記絶縁基板の上面全体を前記サーミスタ領域に要求される所望の表面粗さとしておき、前記電極領域を、前記サーミスタ領域よりも表面粗さの大きい粗面とする粗面化工程を有していることを特徴とする。

すなわち、この薄膜サーミスタセンサの製造方法では、電極形成工程前に、電極領域を、サーミスタ領域よりも表面粗さの大きい粗面とする粗面化工程を有しているので、サーミスタ領域の表面を必要以上に粗くせずに、選択的に粗面化された電極領域上に電極パッド部を形成して高い密着性を得ることができる。

また、本発明の薄膜サーミスタセンサの製造方法は、上記本発明の薄膜サーミスタセンサを作製する方法であって、絶縁基板または表面に絶縁層が形成された基板の上面に一対の電極をパターン形成する電極形成工程と、前記絶縁層または前記絶縁基板にサーミスタ薄膜をパターン形成するサーミスタ成膜工程と、一対の前記電極部に一対のリードフレームを接続するリード接続工程とを有し、前記電極形成工程前に、予め前記絶縁層または前記絶縁基板の上面全体を前記電極領域に要求される所望の表面粗さとしておき、前記サーミスタ領域を、前記電極領域よりも表面粗さの小さい鏡面とする鏡面化工程を有していることを特徴とする。

すなわち、この薄膜サーミスタセンサの製造方法では、電極形成工程前に、サーミスタ領域を、電極領域よりも表面粗さの小さい鏡面とする鏡面化工程を有しているので、粗い電極領域の表面を維持したまま、選択的に鏡面化されたサーミスタ領域上にサーミスタ薄膜を形成して断線やクラックの発生を抑制することができる。

また、本発明の薄膜サーミスタセンサは、前記サーミスタ領域が凹部とされ、前記サーミスタ領域に前記絶縁層が埋設されて前記電極領域と面一とされていることを特徴とする。
さらに、本発明の薄膜サーミスタセンサの製造方法は、前記鏡面化工程で、サンドブラストにより前記サーミスタ領域を鏡面化すると共に凹部状とし、前記凹部状のサーミスタ領域に前記絶縁層を埋設して前記電極領域と面一にすることを特徴とする。

すなわち、この薄膜サーミスタセンサおよびその製造方法では、凹部状のサーミスタ領域に絶縁層が埋設されて電極領域と面一とされるので、サーミスタ薄膜の下地となる絶縁層による段差が無くなり、電極パッド部とサーミスタ電極部との段差による断線を防止することができる。

本発明によれば、以下の効果を奏する。
すなわち、本発明に係る薄膜サーミスタセンサおよびこの製造方法によれば、絶縁層または絶縁基板の一対の電極パッド部が形成される電極領域が、サーミスタ薄膜が形成されるサーミスタ領域よりも表面粗さの大きい粗面とされるので、大きいアンカー効果によって電極パッド部の高い密着性を得ることができると共に、サーミスタ薄膜の断線やサーミスタ電極部のクラックや剥離の発生が抑制される。
したがって、粗い表面の電極領域により電極パッド部の接合強度が強化され、リードフレームに実装する場合でも剥がれを防ぐことができると共に、電極領域よりも平坦なサーミスタ領域により設計値に一致した電気特性を安定して得ることができる。

本発明に係る薄膜サーミスタセンサおよびその製造方法の第１実施形態において、薄膜サーミスタセンサを示す断面図である。第１実施形態において、薄膜サーミスタセンサの製造方法を工程順に示す平面図である。第１実施形態において、薄膜サーミスタセンサの製造方法を工程順に示す平面図である。本発明に係る薄膜サーミスタセンサおよびその製造方法の第２実施形態において、薄膜サーミスタセンサを示す断面図である。第２実施形態において、薄膜サーミスタセンサの製造方法を工程順に示すを示す平面図である。

以下、本発明に係る薄膜サーミスタセンサおよびその製造方法の第１実施形態を、図１から図３を参照して説明する。なお、以下の説明に用いる各図面では、各部材又は構成を認識可能な大きさとするために、各部材の縮尺を適宜変更している。

本実施形態の薄膜サーミスタセンサ１は、図１および図２に示すように、表面に絶縁層２ａが形成された絶縁基板（基板）２と、絶縁層２ａ上にパターン形成されたサーミスタ薄膜３と、絶縁基板２の上面からサーミスタ薄膜３の下面かつ絶縁層２ａ上に亘ってパターン形成された一対の電極４と、一対の電極４に接続された一対のリードフレーム５と、を備えている。

上記絶縁基板２は、例えばアルミナ基板であり、上記絶縁層２ａは、例えばＳｉＯ_２膜である。
上記サーミスタ薄膜３は、例えばＭｎ−Ｃｏ系複合金属酸化物（例えば、Ｍｎ₃Ｏ₄−Ｃｏ₃Ｏ₄系複合金属酸化物）又は、Ｍｎ−Ｃｏ系複合金属酸化物に、Ｎｉ、Ｆｅ、Ｃｕのうち少なくとも一種類の元素を含む複合金属酸化物（例えば、Ｍｎ₃Ｏ₄−Ｃｏ₃Ｏ₄−Ｆｅ₂Ｏ₃系複合金属酸化物）からなる複合金属酸化物膜である。

本実施形態のサーミスタ薄膜３は、絶縁基板２上の絶縁層２ａの上面に、スパッタリング法により平面視略正方形状に成膜されたものである。
このサーミスタ薄膜３は、半導体の性状を呈し、温度が上昇すると抵抗が低くなる負特性、いわゆるＮＴＣサーミスタ（Negative Temperature Coefficient Thermistor）の性質を有している。

上記一対の電極４は、リードフレーム５が接続される一対の電極パッド部４ａと、サーミスタ薄膜３の下面と絶縁層２ａとの間に積層される一対のサーミスタ電極部４ｂとを有している。すなわち、一対の電極４は、図２の（ｆ）に示すように、サーミスタ薄膜３の上面に形成され互いに対向した一対の櫛歯状のサーミスタ電極部４ｂと、各サーミスタ電極部４ｂに接続された一対の引き出し電極である電極パッド部４ａとを有している。

また、一対の電極４は、絶縁基板２の上面からサーミスタ薄膜３の下面に亘ってＴｉ、Ｔａでパターン形成された密着層と該密着層上にＰｔでパターン形成されたＰｔ電極層とからなる一対のＰｔ／Ｔｉ接合層４ｃと、これらＰｔ／Ｔｉ接合層４ｃ上の電極パッド部４ａとなる領域にＮｉで形成された一対のＮｉめっき層４ｄと、で形成されている。

一対のＰｔ／Ｔｉ接合層４ｃは、一対のＮｉめっき層４ｄの下地層となるものであり、成膜される面の材料（本実施形態では絶縁基板２及びサーミスタ薄膜３）との接合強度がＮｉめっき層よりも高い。なお、Ｐｔ／Ｔｉ接合層４ｃの厚さは、１００〜１０００ｎｍに設定されている。また、このＮｉめっき層４ｄの厚さは、２０μｍ程度である。

上記絶縁基板２の一対の電極パッド部４ａが形成される電極領域２Ａは、サーミスタ薄膜３が形成されるサーミスタ領域２Ｂよりも表面粗さの大きい粗面とされている。
また、電極領域２Ａの表面粗さＲａ（算術平均粗さ）は、２００〜８００ｎｍとされていると共に、サーミスタ領域２Ｂの表面粗さＲａは、１０〜１００ｎｍとされている。

上記リードフレーム５は、ステンレス（ＳＵＳ）、コバールまたはインバー材料で形成されている。
この薄膜サーミスタセンサ１は、サーミスタ薄膜３上に積層されたＳｉＯ_２膜の絶縁性保護膜６と、該絶縁性保護膜６上に積層された保護ガラス印刷膜７と、接合されたリードフレーム５の端部を含めて絶縁基板２上の全体を封止する絶縁被覆層８を備えている。
上記絶縁被覆層８は、サーミスタ薄膜３及び電極４を内部に封止する保護膜であり、例えば、表面に滴下したセラミックスモールド材又はガラスペーストを焼成してモールドしたものである。

次に、このように構成された薄膜サーミスタセンサ１の製造方法について、図２及び図３を参照して説明する。

本実施形態の薄膜サーミスタセンサ１の製造方法は、表面に絶縁層２ａが形成された絶縁基板２の上面に一対の電極４をパターン形成する電極形成工程と、絶縁層２ａ上にサーミスタ薄膜３をパターン形成するサーミスタ成膜工程と、一対の電極４に一対のリードフレーム５を接続するリード接続工程とを有している。また、この薄膜サーミスタセンサ１の製造方法では、電極形成工程前に、予め絶縁基板２の上面全体をサーミスタ領域２Ｂに要求される所望の表面粗さとしておき、電極領域２Ａを、サーミスタ領域２Ｂよりも表面粗さの大きい粗面とする粗面化工程を有している。

以下に、薄膜サーミスタセンサ１の製造方法について具体的に説明する。
まず、図２の（ａ）に示すように、例えば表面粗さＲａが５０ｎｍである上面が鏡面化されたアルミナ基板の絶縁基板２を用意する。なお、この絶縁基板２の厚さは、例えば０．２μｍである。次に、図２の（ｂ）に示すように、絶縁基板２の上面のサーミスタ領域２Ｂ上に樹脂シート９を貼り付けてマスキングし、一対の電極領域２Ａだけを露出状態とする。この状態で、図２の（ｃ）に示すように、ＳｉＣ粉等を用いたサンドブラストにより電極領域２Ａだけを粗面化し、例えば表面粗さＲａを２００ｎｍとする。

次に、図２の（ｄ）に示すように、樹脂シート９を剥離した後、図２の（ｅ）に示すように、下地膜であるＳｉＯ_２の絶縁層２ａをサーミスタ領域２Ｂ上にスパッタでパターン成膜する。例えば、絶縁層２ａの厚さは、３００ｎｍとする。
さらに、図２の（ｅ）に示すように、スパッタリング法でＴｉ、Ｔａで密着層をパターン形成すると共に該密着層上にＰｔでＰｔ電極層をパターン形成して一対のＰｔ／Ｔｉ接合層４ｃを形成する。例えば、密着層の厚さは、３０ｎｍとし、Ｐｔ電極層の厚さは、３００ｎｍとする。なお、一対のサーミスタ電極部４ｂは、互いに対向する櫛歯状にパターン形成する。

より詳述すれば、所定のスパッタ条件でＰｔ／Ｔｉ接合層４ｃをスパッタリング法で成膜し、続いて、フォトリソグラフィ技術により、Ｐｔ／Ｔｉ接合層４ｃの上面であって一対の電極４を形成する領域にフォトレジスト膜をパターニングする。そして、フォトレジスト膜をマスクとして、ドライエッチング加工によりマスクされていないＰｔ／Ｔｉ接合層４ｃを選択的に除去する。そして、マスクとしていたフォトレジスト膜を除去する。これにより、電極パッド部４ａと櫛型状のサーミスタ電極部４ｂとを有する一対の電極４をパターン形成することができる。

次に、図３の（ａ）に示すように、サーミスタ領域２Ｂの絶縁層２ａ上にサーミスタ材料をパターン成膜し、焼成してサーミスタ薄膜３を形成する。
より詳述すれば、絶縁基板２の全面に所定のスパッタ条件で上述した複合金属酸化物膜をスパッタリング法で成膜する。続いて、フォトリソグラフィ技術により、複合金属酸化物膜の上面であってサーミスタ領域２Ｂの絶縁層２ａ上にフォトレジスト膜をパターニングする。

そして、フォトレジスト膜をマスクとして、所定の溶液を利用したウェットエッチング加工によりマスクされていない複合金属酸化物膜を選択的に除去する。そして、マスクとしていたフォトレジスト膜を除去する。これにより、絶縁基板２の上面（絶縁層２ａ上）に平面視略長方形状のサーミスタ薄膜３をパターン形成することができる。この後、耐熱性向上のために所定温度及び所定時間でアニール処理を行う。例えば、サーミスタ薄膜３の厚さは、５００ｎｍとする。また、上記焼成の温度は、７００〜８００℃とする。

この後、図３の（ｂ）に示すように、サーミスタ薄膜３上にＳｉＯ_２膜の絶縁性保護膜６をパターン形成する。例えば、絶縁性保護膜６の厚さは、５００〜１０００ｎｍとする。
さらに、図３の（ｃ）に示すように、絶縁性保護膜６上に保護ガラス印刷膜７を印刷により積層する。例えば、保護ガラス印刷膜７の厚さは、１０〜２０μｍとする。

次に、図３の（ｄ）に示すように、一対の電極領域２Ａ上のＰｔ／Ｔｉ接合層４ｃに一対のＮｉめっき層４ｄをパターン形成し、電極パッド部４ａを形成する。例えば、Ｎｉめっき層４ｄの厚さは、３０μｍとする。
すなわち、Ｎｉめっき時のサーミスタ電極部４ｂ上への析出を防ぐために、めっき用レジスト（図示略）を施し、Ｐｔ／Ｔｉ接合層４ｃの電極パッド部４ａ上に、スルファミン酸Ｎｉめっき浴によりＮｉめっきを成膜し、Ｎｉめっき層４ｄを形成する。これにより、一対の電極４が形成される。

そして、図３の（ｅ）に示すように、一対のＮｉめっき層４ｄ上にリードフレーム５の端部を、抵抗溶接またはレーザ溶接等による溶接でそれぞれ接合させる。
この後、接合されたリードフレーム５の端部を含めて絶縁基板２上の全体をガラスモールドの絶縁被覆層８で封止する。
すなわち、めっき用レジストを除去し、ガラスペーストを、リードフレーム５の端部を含む表面全体を覆うようにディスペンサーで表面に滴下、焼成し、絶縁被覆層８としてモールドすることで、薄膜サーミスタセンサ１が作製される。

このように本実施形態の薄膜サーミスタセンサ１では、一対の電極パッド部４ａが形成される電極領域２Ａが、サーミスタ薄膜３が形成されるサーミスタ領域２Ｂよりも表面粗さの大きい粗面とされているので、表面粗さの大きく粗面とされた電極領域２Ａ上の電極パッド部４ａについては、大きいアンカー効果によって高い密着性を得ることができると共に、表面粗さの小さいサーミスタ領域２Ｂ上のサーミスタ薄膜３については断線やサーミスタ電極部４ｂのクラックや剥離の発生を防ぐことができる。

また、電極領域２Ａの表面粗さＲａが、２００〜８００ｎｍとされていると共に、サーミスタ領域２Ｂの表面粗さＲａが、１０〜１００ｎｍとされているので、薄い電極パッド部４ａで十分な密着性を得ることができると共に、適度な表面粗さによりサーミスタ電極部４ｂの剥離が防止でき、設計値に一致する良好な電気特性を得ることができる。
さらに、薄膜サーミスタセンサ１の製造方法では、電極形成工程前に、電極領域２Ａを、サーミスタ領域２Ｂよりも表面粗さの大きい粗面とする粗面化工程を有しているので、サーミスタ領域２Ｂの表面を必要以上に粗くせずに、選択的に粗面化された電極領域２Ａ上に電極パッド部４ａを形成して高い密着性を得ることができる。

次に、本発明に係る薄膜サーミスタセンサおよびその製造方法の第２実施形態について、図４および図５を参照して以下に説明する。なお、以下の実施形態の説明において、上記実施形態において説明した同一の構成要素には同一の符号を付し、その説明は省略する。

第２実施形態と第１実施形態との異なる点は、第１実施形態では、電極領域２Ａを選択的にサーミスタ領域２Ｂよりも粗面化しているのに対し、第２実施形態の薄膜サーミスタセンサ２１の製造方法は、図４および図５に示すように、電極形成工程前に、予め絶縁基板２の上面全体を電極領域２Ａに要求される所望の表面粗さとしておき、サーミスタ領域２Ｂを、電極領域２Ａよりも表面粗さの小さい鏡面とする鏡面化工程を有している点である。

また、第２実施形態では、上記鏡面化工程において、サンドブラストによりサーミスタ領域２Ｂを鏡面化すると共に凹部状とし、凹部状のサーミスタ領域２Ｂに絶縁層２ａを埋設して電極領域２Ａと面一にしている。すなわち、第２実施形態の薄膜サーミスタセンサ２１では、図４に示すように、サーミスタ領域２Ｂが凹部とされ、サーミスタ領域２Ｂに絶縁層２ａが埋設されて電極領域２Ａと面一とされている。

以下に、第２実施形態の薄膜サーミスタセンサ２１の製造方法について具体的に説明する。

まず、図５の（ａ）に示すように、例えば上面が表面粗さＲａ：２７０ｎｍに粗面化されたアルミナ基板の絶縁基板２を用意する。なお、この絶縁基板２の厚さは、例えば０．２μｍである。次に、図５の（ｂ）に示すように、絶縁基板２の上面の一対の電極領域２Ａ上に樹脂シート９を貼り付けてマスキングし、サーミスタ領域２Ｂだけを露出状態とする。この状態で、図５の（ｃ）に示すように、ＳｉＣ粉等を用いたサンドブラストによりサーミスタ領域２Ｂだけを鏡面化し、例えば表面粗さＲａを５０ｎｍとする。なお、この際、サンドブラストによりサーミスタ領域２Ｂが削られて凹部状に形成される。例えば、サーミスタ領域２Ｂの深さは、２００ｎｍとする。

次に、図５の（ｄ）に示すように、樹脂シート９を剥離した後、図５の（ｅ）に示すように、下地膜であるＳｉＯ_２の絶縁層２ａをサーミスタ領域２Ｂ上にスパッタでパターン成膜する。例えば、絶縁層２ａの厚さは、２００ｎｍとする。なお、この際、絶縁層２ａで凹部状のサーミスタ領域２Ｂを埋めるように成膜し、電極領域２Ａと面一になるようにする。

さらに、図５の（ｅ）に示すように、スパッタリング法でＴｉ、Ｔａで密着層をパターン形成すると共に該密着層上にＰｔでＰｔ電極層をパターン形成して一対のＰｔ／Ｔｉ接合層４ｃを形成する。例えば、密着層の厚さは、５０ｎｍとし、Ｐｔ電極層の厚さは、２００ｎｍとする。
そして、以降の工程を第１実施形態と同様にすることで、第２実施形態の薄膜サーミスタセンサ２１が作製される。

このように第２実施形態の薄膜サーミスタセンサ２１の製造方法では、電極形成工程前に、サーミスタ領域２Ｂを、電極領域２Ａよりも表面粗さの小さい鏡面とする鏡面化工程を有しているので、粗い電極領域２Ａの表面を維持したまま、選択的に鏡面化されたサーミスタ領域２Ｂ上にサーミスタ薄膜３を形成して断線やクラックの発生を抑制することができる。
また、凹部状のサーミスタ領域２Ｂに絶縁層２ａが埋設されて電極領域２Ａと面一とされるので、サーミスタ薄膜３の下地となる絶縁層２ａによる段差が無くなり、電極パッド部４ａとサーミスタ電極部４ｂとの段差による断線を防止することができる。

なお、本発明の技術範囲は上記各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。

例えば、上記各実施形態では、アルミナ基板の絶縁基板を用いた場合を例にしたが、これに限られず、石英基板等の絶縁基板や、表面に熱酸化によるＳｉＯ₂層の絶縁層が形成されたシリコン基板又はその他の半導体基板でも構わない。

１，２１…薄膜サーミスタセンサ、２…絶縁基板、２ａ…絶縁層、２Ａ…電極領域、２Ｂ…サーミスタ領域、３…サーミスタ薄膜、４…電極、４ａ…電極パッド部、４ｂ…サーミスタ電極部、５…リードフレーム

Claims

絶縁基板または表面に基板用絶縁層が形成された基板と、
前記基板用絶縁層または前記絶縁基板にパターン形成されたサーミスタ薄膜と、
前記基板用絶縁層または前記絶縁基板の上面から前記サーミスタ薄膜の上面または下面に亘ってパターン形成された一対の電極と、
一対の前記電極に接続された一対のリードフレームと、を備え、
前記一対の電極が、前記リードフレームが接続される一対の電極パッド部と、前記サーミスタ薄膜の上面または下面に積層される一対のサーミスタ電極部とを有し、
前記基板用絶縁層または前記絶縁基板の前記一対の電極パッド部が形成される電極領域が、前記サーミスタ薄膜が形成されるサーミスタ領域よりも表面粗さの大きい粗面とされ、
前記サーミスタ領域が凹部とされ、
前記サーミスタ領域にサーミスタ領域埋設用絶縁層が埋設されて前記電極領域と面一とされていることを特徴とする薄膜サーミスタセンサ。
請求項１に記載の薄膜サーミスタセンサにおいて、
前記電極領域の表面粗さＲａが、２００〜８００ｎｍとされていると共に、前記サーミスタ領域の表面粗さＲａが、１０〜１００ｎｍとされていることを特徴とする薄膜サーミスタセンサ。
請求項１又は２に記載の薄膜サーミスタセンサを作製する方法であって、
前記絶縁基板または表面に前記基板用絶縁層が形成された前記基板の上面に一対の電極をパターン形成する電極形成工程と、
前記基板用絶縁層または前記絶縁基板にサーミスタ薄膜をパターン形成するサーミスタ成膜工程と、
一対の前記電極部に一対のリードフレームを接続するリード接続工程とを有し、
前記電極形成工程前に、予め前記基板用絶縁層または前記絶縁基板の上面全体を前記電極領域に要求される所望の表面粗さとしておき、前記サーミスタ領域を、前記電極領域よりも表面粗さの小さい鏡面とする鏡面化工程を有し、
前記鏡面化工程で、サンドブラストにより前記サーミスタ領域を鏡面化すると共に凹部状とし、
前記凹部状のサーミスタ領域に前記サーミスタ領域埋設用絶縁層を埋設して前記電極領域と面一にすることを特徴とする薄膜サーミスタセンサの製造方法。