JP5169314B2 - 積層電子部品 - Google Patents

Description

本発明は、セラミックスからなる素体と内部電極の積層構造を備える積層電子部品およびその製造方法に関する。

従来、サーミスタ、コンデンサ、インダクタ、ＬＴＣＣ(Low Temperature Co-fired Ceramics)、バリスタやそれらの複合体からなる積層電子部品の内部電極材料としては、Ａｇ、Ａｇ−Ｐｄなどが用いられてきた。しかしながら、これらの内部電極材料は高価であるため、より安価な材料である卑金属のＮｉが広く用いられるようになっている。他方、積層電子部品の外部電極材料としては、従来から導電性に優れ低温で焼成可能なＡｇが多用されており、例えば、このＡｇからなる外部電極（下地電極）上に、めっきによりＮｉ層およびＳｎ層からなる端子電極を形成して、積層電子部品を得る方法が広く行なわれている。

このような積層電子部品の１つであるＰＴＣ（Positive Temperature Coefficient）サーミスタ（温度上昇に伴って抵抗値が上昇する正温度特性を有するサーミスタ）の製造技術として、例えば、特許文献１には、内部電極材料としてＮｉ系金属を用い、外部電極材料としてＡｇを用いる技術が開示されている。

特開２００１−３１４７１号公報

しかし、上記従来のような電極材料を用いた場合、ＮｉとＡｇとは、相互の固溶性が十分ではないため、内部電極と外部電極との接合が不十分となってしまい、これに起因して両者の接続抵抗（接触抵抗）が不都合な程度に上昇してしまうという問題がある。また、内部電極として、Ｎｉ以外にもＣｕやＡｌを主成分として用いる製造技術も検討されているが、これらのＣｕやＡｌも、Ｎｉと同様に、従来の外部電極材料であるＡｇとの良好な接合を形成することが困難な傾向にあるため、上述したＮｉと同様に、接合不十分による接続抵抗の上昇が生じてしまう。

かかる不都合を解消すべく、近年、Ｎｉに対して全率固溶するＣｕを外部電極として用いる技術が注目されている。ところが、Ｃｕは比較的酸化されやすいため、例えば、Ｃｕを含有する導電性ペーストを焼成して外部電極を形成する際には、還元雰囲気下で焼成する必要があり、製造コストが増大してしまうといった不都合がある。また、例えば、ＰＴＣサーミスタを製造する場合には、還元雰囲気下で焼成するとＰＴＣ特性が得られなくなってしまう。その焼成後に、セラミックス素体を酸化する工程を行ってもＣｕが酸化して抵抗が増大し素子の特性が大幅に劣化する。

そこで、本発明は上記の事情に鑑みてなされたものであり、その目的は、Ｎｉ、Ｃｕ、またはＡｌを主成分とする内部電極を用いた場合に、内部電極と外部電極との良好な接合を形成でき、両者の低抵抗接続を実現できる積層電子部品およびその製造方法を提供することにある。

本発明者は、上記課題を解決すべく、外部電極の材料組成に着目して鋭意研究を行なった結果、金属成分としてＮｉ、Ｃｕ、またはＡｌを主として含む内部電極との接続抵抗を極めて低く抑えることができる成分及び組成を見出し、かつ、外部電極の材料成分の分布状態について新たな知見を得たことにより、本発明を完成するに至った。すなわち、本発明による積層電子部品は、主としてセラミックスからなる素体と、金属成分としてＮｉ、Ｃｕ、またはＡｌを主として含み、かつ、素体内に設けられた少なくとも１つの内部電極とを有する積層体と、金属成分としてＡｇおよびＺｎを含み、かつ、内部電極に接続された外部電極とを備えており、外部電極のＺｎの一部が、内部電極と外部電極との接合部の少なくとも一部においてそれら内部電極と外部電極との間（界面）に介在するものである。

このような構成を有する積層電子部品では、外部電極中のＡｇ、および、内部電極材料であるＮｉ、Ｃｕ、またはＡｌの双方への良好な接合を形成可能なＺｎが、内部電極と外部電極との接合部位に介在している。これにより、Ａｇは、Ｎｉ、ＣｕおよびＡｌに対して接合性が低いものの、Ｚｎが両者の間に介在して言わば両者の接合材として機能することにより、内部電極と外部電極との間に空隙が発生することが防止される。その結果、内部電極と外部電極の接合密度および強度を高められ（接合面積が増大し）、両者の接続抵抗を十分に低下させることができる。

好ましくは、外部電極のＺｎの一部が、素体と内部電極との接合部位（界面）の少なくとも一部において素体と内部電極との間にも介在している。このように、積層体の内部においてＮｉとＺｎの接合が形成されることにより、両者の接合面積および機械的な接合強度（固着強度）を更に増大させることができる。これにより、内部電極と外部電極の接続抵抗の更なる低下および接合強度の更なる向上を実現することができる。

さらに、本発明による積層電子部品の製造方法は、本発明の積層電子部品を有効に製造するための方法であり、主としてセラミックスからなる素体内に、金属成分としてＮｉ、Ｃｕ、またはＡｌを主として含む少なくとも１つの内部電極を設けて積層構造体を形成する工程と、積層構造体を焼成して積層体を形成する工程と、金属成分としてＡｇおよびＺｎを含む導電性ペーストを、積層体の内部電極と電気的に接続するように、積層体に塗布する工程と、導電性ペーストを焼成して外部電極を形成し、かつ、その焼成により、内部電極のＺｎの一部を、内部電極と外部電極との接合部位の少なくとも一部における内部電極と外部電極との間に介在させる工程とを有する。

このような方法では、導電性ペーストとしてＡｇおよびＺｎを含むものを用いてそれを焼成するので、焼成時にペースト中のＺｎが、外部電極に含まれるＡｇと内部電極との接合部に十分に且つ良好に拡散し、内部電極と外部電極との接合性が向上されるものと推定される。ただし、作用はこれに限定されない。また、導電性ペーストが、金属成分としてＣｕを含まないので、大気焼成が可能となる。これにより、焼成時の雰囲気制御が簡易になり、金属成分としてＣｕを含む場合に必要とされる還元雰囲気下での焼成が不要となる。またセラミック積層ＰＴＣのように還元雰囲気で特性が大幅に劣化する材料に対しても焼付法で信頼性の高い電極を安価に形成することが出来るようになる。

本発明の積層電子部品およびその製造方法によれば、外部電極または導電性ペーストの金属成分としてＡｇ以外にＺｎが含まれており、そのＺｎの一部が、内部電極と外部電極との接合部位における両者の間に介在するように構成されているので、内部電極に含まれるＮｉ、Ｃｕ、またはＡｌと、外部電極に含まれるＡｇとの良好な接合を形成でき、両者の接続抵抗を格別に低減することができる。また、本発明の積層電子部品の製造方法によれば、導電性ペーストの大気焼成によって外部電極を形成できるので、製造コストの増大を防止することもできる。

以下、本発明の実施の形態について、図面を参照して説明する。なお、図面中、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。

＜第１実施形態＞
図１は、本発明による積層電子部品の第１実施形態の概略構造を示す断面図である。
積層電子部品１は、セラミックスからなる素体２と、素体２内に形成された複数の内部電極３とを含む積層体４を有するＰＴＣサーミスタであり、換言すれば、素体２と内部電極３が積層された単位構造１０を少なくとも１つ備えたものである。より具体的には、積層体４の一方の側面に露出した端部を有する内部電極３と、積層体４の他方の側面に露出した端部を有する内部電極３とが交互に積層されている。

積層体４の両側面には、それらの側面を覆うように外部電極５，５が設けられており、各外部電極５は、積層体４の一方の側面から露出した内部電極３の群、あるいは積層体４の他方の面から露出した内部電極３の群に電気的に接続されている。

ここで、図２は、積層電子部品１の外部電極５，５の外側に、さらに、めっきにより端子電極７，７が形成された構造を示す概略断面図である。これらの端子電極７，７と、例えば、配線基板上の電極とがはんだ等により接合される。各端子電極７は、例えば、外部電極５側から積層形成されたＮｉ層７ａおよびＳｎ層７ｂを含む２層構造を有する。Ｎｉ層７ａは、Ｓｎ層７ｂと外部電極５との接触を防止して、Ｓｎによる外部電極５の腐食を防止するバリアメタルとして機能するものであり、その厚さは例えば２μｍ程度である。また、Ｓｎ層７ｂは、はんだの濡れ性を向上させる機能を有するものであり、その厚さは例えば４μｍ程度とされる。

本実施形態のように積層電子部品１としてＰＴＣサーミスタを作製する場合には、先述のとおり、素体２はセラミックス、具体的には、半導体セラミックスからなる必要があり、より具体的には、例えば、チタン酸バリウム系セラミックスからなるものである。このチタン酸バリウム系セラミックスにおいて、必要に応じて、Ｂａの一部をＣａ、Ｓｒ、Ｐｂなどで置換しても、あるいは、Ｔｉの一部をＳｎ、Ｚｒなどで置換してもよい。また、チタン酸バリウム系半導体セラミックスを得るために添加するドナー元素としては、Ｌａ、Ｙ、Ｓｍ、Ｃｅ、Ｄｙ、Ｇｄ等の希土類元素や、Ｎｂ、Ｔａ、Ｂｉ、Ｓｂ、Ｗ等の遷移元素を用いることができる。さらにかかるチタン酸バリウム系半導体セラミックスに、必要に応じてＳｉＯ₂やＭｎ等を適宜添加して用いてもよい。

このように素体２をチタン酸バリウム系半導体セラミックスで形成することにより、キュリー温度で電気抵抗が急上昇するというＰＴＣサーミスタの特性（ＰＴＣ特性）が良好に得られる。このようなＰＴＣサーミスタの用途としては、過電流保護、定温度発熱体、過熱検知などが挙げられる。

素体２を形成するために用いられるチタン酸バリウム系セラミックス粉末の合成方法としては、特に限定されるものではないが、例えば、水熱法、加水分解法、共沈法、固相法、ゾルゲル法等を用いることができ、必要に応じて仮焼が施されてもよい。

一方、内部電極３には、素体２との間での確実なオーミック接触を可能とする点から、Ｎｉ、Ｃｕ、またはＡｌを主成分とする材料が用いられ、これらの合金または複合材料であってもよく、低温焼成可能な素体２を用いることにより、Ｎｉ（融点：１４５０℃）に比べて融点の低いＣｕ（融点１０８３℃）およびＡｌ(融点６６０℃)を用いることができる。

他方、外部電極５は、例えば、積層体４の側面への導電性ペーストの塗布および焼成により得られる。外部電極５を形成するための導電性ペーストとしては、主として、ガラス粉末と、有機ビヒクル（バインダー）と、金属粉末とを含むものが挙げられ、導電性ペーストの焼成により、有機ビヒクルは揮散し、最終的にガラス成分および金属成分を含む外部電極５が形成される。なお、導電性ペーストには、必要に応じて、粘度調整剤、無機結合剤、酸化剤等種々の添加剤を加えてもよい。

本実施形態において、外部電極５は、金属成分としてＡｇ、および、Ｚｎを含むものであり、このＺｎが、内部電極３の構成成分であるＮｉ、Ｃｕ、またはＡｌと、外部電極５に含まれるＡｇとの接合部位に介在することにより、内部電極３と外部電極５との間の接合面積が増大され、これにより、接続抵抗を十分に低下させることができるとともに、内部電極３と外部電極５との機械的な接合強度をも高めることが可能となる。

ここで、外部電極５に含まれるＺｎの量は、Ａｇに対して１〜６０質量％、Ａｇに対して１０〜６０質量％、より好ましくは、Ａｇに対して２０〜６０質量％、更に好ましくはＡｇに対して２０〜４０質量％（Ｚｎの質量％＝１００×Ａ／（Ａ＋Ｂ）ここでＡ：一定量のペーストに含まれるＺｎの重量、Ｂ：一定量のペーストに含まれるＡｇの重量）とされる。

この外部電極５におけるＺｎの含有量が、１質量％以上であると、外部電極に含まれるＡｇと内部電極との接合部位にＺｎが供給され、内部電極と外部電極との間に空隙が生じてしまうことが抑制され、これにより両者の接合密度及び強度が高められ（接合面積が増大し）、その結果、接続抵抗を十分に低減できる傾向にある。このＺｎの含有量が、１０質量％以上、より好ましくは２０質量％以上であれば、更に優れた接続抵抗の低減効果を得ることが可能となる。

一方、外部電極５におけるＺｎの含有量が、６０質量％以下であると、外部電極５の表面にＮｉ／Ｓｎからなる端子電極７をめっきするときに、めっき液による外部電極５の腐食を抑止できる傾向にあり、その結果、内部電極３と外部電極５との接続抵抗を十分に低く、かつ、両者の機械的な接続強度（固着強度）を十分に高く維持することができる。その含有量が、好ましくは、４０質量％以下であると、その効果が一層高められ、その結果、内部電極３と外部電極５との固着強度をより一層向上できることが確認された。

さらに、図３は、ＦＩＢ（Focused Ion Beam）装置を用いて観察されたＺｎ含有の外部電極５とＮｉ含有の内部電極３との接合部位の状態を示す拡大写真である。同図に示す接合部位における金属元素分布は、ＥＤＳ(Energy Dispersive X-ray Spectroscopy)およびＥＰＭＡ（Electron-Probe Microanalyzer）を用いて確認されており、それらの元素記号を図中に併記した。

図３に示されるとおり、内部電極３のＮｉと、外部電極５を構成するＡｇとの接合部位に、Ｚｎが、言わばＮｉおよび素体のセラミックス領域ならびにＡｇ領域に画成された空隙（隙間）を埋めるように介在しており、Ｎｉ／Ｚｎ／Ａｇの複合構造または積層構造が形成されており、両者の接合部位（すなわち、内部電極３と外部電極５の境界部）にこのようなＺｎの介在による金属の複合構造が形成されることにより、両者の電気的接続および機械的接合が確保されることが理解される。

さらに、図３より、内部電極３と外部電極５の接合部位の界面近傍以外の領域、すなわち、素体２、内部電極３、内部電極のボイド、および外部電極５のより深い内部にもＺｎが拡散しており、しかも、積層体４の内部において、Ｚｎが内部電極３のＮｉと素体２との界面にも行きわたるように介在していることが判明した。このように、積層体４の内部においてもＮｉとＺｎの接合が形成されることから、両者の接続面積および接合強度（固着強度）を更に一層増大させることができる。この結果、内部電極３と外部電極５の接続抵抗の低下および接合強度の更なる向上が実現される。

次に、上記の本実施形態に係る積層電子部品１の製造方法について、図４〜図８を参照して説明する。図４〜図８は、積層電子部品１を製造する手順の一例を示す工程図である。

まず、出発原料として、ＢａＣＯ₃、ＴｉＯ₂および硝酸Ｓｍ溶液を所定量混合し、純水およびジルコニアボールとともにポリエチレン製ポットに入れて５時間粉砕混合した後、混合液を蒸発乾燥させて、得られた混合粉を１１００度で仮焼成する。

次に、仮焼粉に対して、再び、純水およびジルコニアボールを用いて、５〜３０時間ボールミルによる粉砕を行なった後、蒸発乾燥を行い、チタン酸バリウム半導体セラミック粉末を得る。例えば、組成が（Ｂａ_0.9985Ｇｄ_0.0015）_0.995（Ｔｉ_0.9985Ｎｂ_0.0015）Ｏ₃からなるチタン酸バリウム半導体セラミック粉末を得る。

次いで、得られた粉末に、有機溶剤、有機バインダおよび可塑剤等を添加して、セラミックスラリーとした後、ドクターブレード法により成形して、図４に示すシート状の素体２、いわゆるセラミックグリーンシートを得る。

さらに、図５に示すように、シート状の素体２上に、Ｎｉ、Ｃｕ、またはＡｌを金属成分として含有する導電性ペーストをスクリーン印刷することにより、内部電極３のパターンを形成する。

次に、図６に示すように、内部電極３が形成された複数の素体２と内部電極３が形成されていない複数の素体２とを交互に積層し、それを更に加圧して積層構造体４０を得る。

それから、図７に示すように、積層構造体４０を切断することにより個々の積層構造体４１に分割する。切断後の積層構造体４１の側面からは、内部電極３の端部が露出した状態とされている。

次に、積層構造体４１を、大気中で脱バインダ処理した後、Ｈ₂／Ｎ₂＝３／１００の強還元雰囲気中において１３００℃で２時間焼成を行い、焼結された積層体４を得る。その後、大気中において６００℃〜１０００℃の温度で１時間再酸化処理を施す。

次いで、図８に示すように、積層体４の側面に、Ａｇと、Ｚｎを含む導電性ペーストを塗布し、大気中において６００℃〜１０００℃の温度で１時間〜数時間で焼成して外部電極５を形成する。

以降の工程としては、図２に示すように、外部電極５の表面に、電気めっきによりＮｉ層７ａおよびＳｎ層７ｂを順次堆積させて端子電極７を形成する。例えば、Ｎｉ層７ａの形成では、バレルめっき方式を採用し、ワット浴を用いてＮｉを２μｍ析出させる。また、Ｓｎ層７ｂの形成では、バレルめっき方式を採用し、中性錫めっき浴を用いて、Ｓｎを４μｍ析出させる。それから、端子電極７上または図示しない配線基板の電極上にはんだを形成し、そのはんだを溶融させて端子電極７と基板の電極とを電気的に接続する。

かかる積層電子部品１の製造方法によれば、大気雰囲気にて外部電極５用の導電性ペーストを焼成できる。これにより、還元雰囲気で焼成する場合に比べて、雰囲気制御が簡易になるので、製造コストを低下させることができる。また、前記のとおり、特に、ＰＴＣサーミスタを作製する際には、外部電極形成用の導電性ペーストを還元雰囲気で焼成すると、積層体がＰＴＣ特性を発現しなくなるが、本発明によれば、積層体４のＰＴＣ特性を維持しつつ外部電極５を形成することができる。

なお、上述したとおり、本発明は、上記各実施形態に限定されるものではなく、その要旨を逸脱しない範囲内において適宜変更を加えることが可能である。素体２はセラミックスであればよく、半導体セラミックスである必要はない。例えば、積層電子部品１，９として積層セラミックコンデンサを作製する場合には、素体２は、絶縁性のセラミックスからなるものを用いることができる。さらに、内部電極３は、少なくとも１つ以上形成すればよい。またさらに、端子電極７は必ずしも必須ではない。

以下、本発明の実施例について説明するが、本発明はこれら実施例に限定されるものではない。

（実施例１）
上述した製造手順と同様にして、組成が（Ｂａ_0.9985Ｇｄ_0.0015）_0.995（Ｔｉ_0.9985Ｎｂ_0.0015）Ｏ₃からなる素体２と、Ｎｉからなる複数の内部電極３を有する３．２ｍｍ×１．６ｍｍ×０．５ｍｍサイズの積層体４を作製し、この積層体４の側面に、ＺｎおよびＡｇの含有割合が種々異なる導電性ペーストを塗布し、大気雰囲気中において６００℃で焼成して外部電極５を形成することにより、本発明による積層電子部品としてのＰＴＣサーミスタを得た。

（実施例２）
素体２としてＰｂ（Ｚｎ_1/3Ｎｂ_2/3）_0.1（Ｔｉ_0.43Ｚｒ_0.47）Ｏ₃に副成分としてＴａ₂Ｏ₅を０．２質量％添加したものを用い、内部電極３としてＣｕからなるものを用い、外部電極５形成用の導電性ペーストにおけるＺｎ量を、Ａｇに対して４０質量％としたこと以外は、実施例１と同様にして本発明による積層電子部品としてのＰＴＣサーミスタを得た。

（比較例１）
外部電極５形成用の導電性ペーストとして、Ａｇに対してＰｄを３０質量％含むものを用いたこと以外は、実施例１と同様にして従来の積層電子部品としてのＰＴＣサーミスタを得た。

（比較例２）
外部電極５形成用の導電性ペーストとして、Ａｇに対してＣｕを３０質量％含むものを用いたこと以外は、実施例１と同様にして従来の積層電子部品としてのＰＴＣサーミスタを得た。

（試験評価１）
実施例１で得られた種々のＰＴＣサーミスタについて、めっき液への浸漬試験後のＺｎ空孔率（％）および温度サイクル試験（ヒートショックテスト）での故障発生率（％）を測定した。めっき液への浸漬試験では、ＰＴＣサーミスタを５０℃のワット浴に３時間浸漬し、めっき後のＺｎ空孔率を、以下の式により算出した。
Ｚｎ空孔率＝１００×（浸漬試験前のＰＴＣサーミスタ重量−浸漬試験後のＰＴＣサーミスタ重量）／（（外部電極形成後のＰＴＣサーミスタ重量―外部電極形成前のＰＴＣサーミスタ重量）×外部電極中のＺｎの含有割合）

また、温度サイクル試験では、温度範囲−４０℃〜８５℃で７００サイクル実施する条件で、各ＰＴＣサーミスタにつき１００個のサンプルを用いて試験を行なった。なお、温度サイクル試験では、室温での抵抗が試験実施前に比して３０％上昇したチップを故障とみなした。

実施例１のＰＴＣサーミスタにおける測定結果を表１にまとめて示す。表１において、Ｚｎの含有割合は、Ａｇに対する質量％である。また、図９は、表１のデータをグラフ化したものである。図９において、Ａは浸漬試験後のＺｎの空孔率（％）を示し、Ｂは温度サイクル試験での故障発生率（％）を示す。

表１および図９より、Ｚｎの含有割合が１質量％未満の場合には、温度サイクル試験での故障発生率が比較的高いことが確認された。これは、Ｚｎ量の不足により、内部電極３と外部電極５との接合部位に生じた空隙がＺｎで十分に充填されず、両者の接合面積が過度に少なくなってしまうことによるものと推定される。

逆に、Ｚｎの含有割合が６０質量％を超過すると、空孔率が３％を超える程にめっき液による腐食が顕著となる傾向にあることが確認された。好ましくは、Ｚｎの含有割合が４０質量％以下であれば、浸漬試験後の空孔率を１％未満に抑えることができることも判明した。

次に、導電性ペースト中のＺｎの含有割合が異なる外部電極５が形成された実施例１のＰＴＣサーミスタについて、接触抵抗値および固着強度を測定した。

外部電極５の接触抵抗値は、以下のようにして測定した。まず、積層体４の側面に外部電極５を形成し、積層体４の表面をレジストで覆い端子電極７をめっき形成した後に、２５℃での抵抗値Ｒ１を測定した。次に、比較参照のために同様にして作製した積層体４に、外部電極５の代わりにＩｎＧａを室温で塗布して２５℃での抵抗値Ｒ２を測定した。そして、両者の差Ｒ１−Ｒ２を内部電極３と外部電極５との接触抵抗値として算出した。
また、固着強度は、外部電極５が形成されたＰＴＣサーミスタを、標準ランド寸法のガラスエポキシ基板に鉛フリーはんだにてはんだ付けを行い、規格番号ＥＩＡＪＥＴ−７４０３（表面実装部品の機会強度試験方法）に準じて測定した。

実施例１のＰＴＣサーミスタについての接触抵抗値および固着強度の測定結果を表２にまとめて示す。

表２に示す結果より、良品の接触抵抗値を５Ωとすると、Ｚｎの含有割合が２０質量％以上６０質量％以下であると好ましいことが確認された。Ｚｎの含有割合が２０質量％未満では、Ｚｎ量の不足により、内部電極３中のＮｉとＺｎとの接合面積が少なくなり、抵抗が増大してしまう傾向にあると推測される。また、Ｚｎの含有割合が６０質量％を超えると、めっき液によるＺｎの腐食量が増大してしまい、その結果、内部電極３のＮｉとＺｎとの接合面積が減少してしまい、抵抗が増大する傾向にあると推測される。さらに、Ｚｎが６０質量％を超えると、めっき液によるＺｎの侵食が顕著となり、固着強度が不都合な程度に低下してしまうこと、および、この固着強度の観点からは、Ｚｎの含有割合が４０質量％以下であればより好適であることも確認された。

（試験評価２）
実施例２で得られたＰＴＣサーミスタについて、外部電極５の接触抵抗値および固着強度を、上記の試験評価１と同様にして測定した。その結果、実施例２のＰＴＣサーミスタの外部電極５の接触抵抗値は０．０２Ωであり、固着強度は１２Ｎであった。

（試験評価３）
比較例１及び２で得られた各ＰＴＣサーミスタについて、外部電極の接触抵抗値を、上記の試験評価１と同様にして測定した。その結果、比較例１のＰＴＣサーミスタの外部電極の接触抵抗は２．２Ωであり、比較例２のＰＴＣサーミスタの外部電極の接触抵抗値は３５９２２Ωであった。

Ａｇに対するＺｎの量を６０％に固定して焼成温度を変えて内部電極と外部電極のＡｇを多く含む層との間に介在するＺｎを含む層の厚さを変化させて介在する層の厚さと接続抵抗の関係を調べた。焼成温度が高い程介在する層は厚くなり、焼成温度が６００℃で０．１μｍ、７７０℃で１μｍであった。

図１０は、焼成温度が７７０℃のときの外部電極のＡｇ層と内部電極のＮｉ層との接合部位の状態を示す拡大写真である。図１０に示す写真は、図３と同様にＦＩＢ装置を用いて観察されたものである。また、図１０に示す接合部位における金属元素分布は、ＥＤＳおよびＥＰＭＡを用いて確認されており、それらの元素記号を図中に併記した。図１１は、Ａｇ層とＮｉ層との間に介在するＺｎ層の厚さと接続抵抗の関係を示す図である。

図１１に示すように、介在する層が厚くなるほど接続抵抗は高くなる。これは介在するＺｎを含む層の比抵抗がある程度高いことによると考えられる。介在する層の好ましい厚さは０．１〜０．８μｍであり、さらに好ましくは０．１μｍから０．６μｍである。

本発明は、サーミスタ、コンデンサ、インダクタ、ＬＴＣＣ(Low Temperature Co-fired Ceramics)、バリスタ、それらの複合部品からなる積層電子部品等、および、それらを備える機器、装置、システム、設備等、ならびに、それらの製造に広く利用することができる。

本発明による積層電子部品の第１実施形態の概略構造を示す断面図である。 積層電子部品の外部電極の外側にめっきにより端子電極が形成された構造を示す概略断面図である。 内部電極と外部電極との接合部位の状態を示す拡大写真である。 積層電子部品を製造する手順の一例を示す工程図である。 積層電子部品を製造する手順の一例を示す工程図である。 積層電子部品を製造する手順の一例を示す工程図である。 積層電子部品を製造する手順の一例を示す工程図である。 積層電子部品を製造する手順の一例を示す工程図である。 Ｚｎの含有割合に対する、めっき後のＺｎ空孔率および温度サイクル試験での故障発生率を示すグラフである。 焼成温度が７７０℃のときの接続部の断面写真を示す図である。 介在するＺｎ層の厚さと接続抵抗の関係を示す図である。

符号の説明

１，９…積層電子部品、２…素体、３…内部電極、４…積層体（焼結体）、５…外部電極、７…端子電極、７ａ…Ｎｉ層、７ｂ…Ｓｎ層、８…オーバーコート層、１０…単位構造、４０，４１…積層構造体。

Claims (4)

1. 主としてセラミックスからなる素体と、金属成分としてＮｉ、Ｃｕ、またはＡｌを主として含み、かつ、前記素体内に設けられた少なくとも１つの内部電極と、を有する積層体と、
   金属成分としてＡｇを主として含む領域、および、金属成分としてＺｎを主として含む領域を有する複合体であり、かつ、前記内部電極に接続された外部電極と、
   を備えており、
   前記外部電極の前記Ｚｎを主として含む領域の一部が、層状をなし、かつ、前記内部電極と前記外部電極との接合部位の少なくとも一部において、前記内部電極と前記外部電極の前記Ａｇを主として含む領域との間に介在する、
   積層電子部品。
2. 前記内部電極と前記外部電極との接続部位に介在する層の厚さが０．１〜０．８μｍである、
   請求項１記載の積層電子部品。
3. 前記外部電極の前記Ｚｎを主として含む領域の一部が、前記素体と前記内部電極との接合部位の少なくとも一部において前記素体と前記内部電極との間に介在する、
   請求項１または２記載の積層電子部品。
4. 当該積層電子部品が、ＰＴＣサーミスタである、
   請求項１〜３のいずれか１項記載の積層電子部品。