JP2005136375A - 電子部品の実装方法，半導体モジュール及び半導体装置 - Google Patents

電子部品の実装方法，半導体モジュール及び半導体装置 Download PDF

Info

Publication number
JP2005136375A
JP2005136375A JP2004190639A JP2004190639A JP2005136375A JP 2005136375 A JP2005136375 A JP 2005136375A JP 2004190639 A JP2004190639 A JP 2004190639A JP 2004190639 A JP2004190639 A JP 2004190639A JP 2005136375 A JP2005136375 A JP 2005136375A
Authority
JP
Japan
Prior art keywords
substrate
electronic component
electrode
particles
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004190639A
Other languages
English (en)
Other versions
JP4412072B2 (ja
Inventor
Hiroyuki Hozoji
裕之 宝藏寺
Toshiaki Morita
俊章 守田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2004190639A priority Critical patent/JP4412072B2/ja
Priority to US10/996,038 priority patent/US7393771B2/en
Priority to CN2004100978824A priority patent/CN1717156B/zh
Publication of JP2005136375A publication Critical patent/JP2005136375A/ja
Priority to US11/735,627 priority patent/US20070216012A1/en
Application granted granted Critical
Publication of JP4412072B2 publication Critical patent/JP4412072B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1143—Manufacturing methods by blanket deposition of the material of the bump connector in solid form
    • H01L2224/11442—Manufacturing methods by blanket deposition of the material of the bump connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】
実装面積の縮小化、及び薄型化が達成できる電子部品の実装方法，半導体モジュール及び半導体装置を提供する。
【解決手段】
本発明の一つの課題解決手段は、基板に形成された電極と、電子部品に形成された電極とを接合する電子部品の実装方法であって、前記接合は、少なくとも一種類の金属粒子が凝集した金属層により接合するものである。そして、前記金属粒子は、平均粒径が１〜
５０ｎｍで構成する。そして、好ましくは、その厚さが５〜１００μｍである金属層を構成する。
【選択図】図１

Description

本発明は電子部品の実装方法，半導体モジュール及び半導体装置に関する。
通常、ＰＤＣ(Personal Digital Cellular) 方式の自動車電話や携帯電話、或いはPHS（Personal Handy-phone System)方式の携帯電話に代表される携帯通信機器には、高周波電力増幅器が組み込まれている。この高周波電力増幅器は、よく知られているように、半導体モジュールで構成され、複数の増幅器を多段に接続した多段式増幅器である。
この高周波電力増幅器は、一主表面に増幅器が形成された半導体チップを配線基板の一主表面に塔載し、半導体チップの一主表面に形成された電極と配線基板の一主表面に形成された電極とを導電性のワイヤで電気的に接続している。
この高周波電力増幅器は、例えば、複数の電界効果トランジスタを電気的に並列に接続した構成である。高周波電力増幅器の入力部であるゲート端子は、半導体チップの一主表面に形成されたチップ側入力用電極と電気的に接続される。
一方、高周波電力増幅器の出力部であるドレイン端子は、半導体チップの一主表面に形成されたチップ側出力用電極と電気的に接続されている。チップ側入力用電極は、半導体チップの一辺側に配置され、チップ側出力用電極は、半導体チップのその一辺と対向する他の辺側に配置されている。
高周波電力増幅器のソース端子は、半導体チップの主表面と対向する他の面（裏面）に形成された裏面電極と電気的に接続される。裏面電極は、基準電位に固定される。チップ側入力用電極は、半導体チップの一辺と向かい合うようにして、配線基板の主面に形成された基板側入力用電極と入力用ワイヤを介して電気的に接続される。チップ側出力用電極は、半導体チップの他の辺と向かい合うようにして、配線基板の前記主表面に形成された基板側出力用電極へ出力用ワイヤを介して電気的に接続されている。
具体的な半導体モジュールは、非特許文献１（日立評論社発行「日立評論」１９９３年第４号、同年４月２５日発行、Ｐ１２〜Ｐ２６）に記載されている。この半導体モジュール（高周波電力増幅器用ＭＯＳ・パワーモジュール）は、パワーＭＯＳＦＥＴを三段に組み込み、出力の向上を図っている。
また、前述の文献には、各種のパッケージ（封止）形態の半導体モジュールが紹介されている。携帯用電話に組み込まれる半導体モジュールは、小型化するために金属カバーと表面実装型が採用されている。
このような、金属カバー（以下、キャップと称する）と表面実装型が採用される従来の半導体モジュールの構造を図１５に示している。矩形板状の放熱フランジ２０１の主表面（上面）には、はんだ（図示なし）によってガラス−セラミック基板２０２が固定されている。
この基板２０２の主表面（上面）には、パワーＭＯＳＦＥＴ（図示せず）等の能動部品や抵抗，コンデンサ（図示せず）等の受動部品が搭載されている。ＭＯＳＦＥＴ等の能動部品と外部端子は、ワイヤボンディング法により接続される。
また、ガラス−セラミック基板２０２の主面側を覆うように、放熱フランジ２０１にはキャップ２０３が取り付けられている。キャップ２０３の一側面には開口部分が設けられ、この開口部分を通して内端がガラス−セラミック基板２０２に固定されたリード２０４が取り付けられている。放熱フランジ２０１の側縁からは、面付用フィン２０５が階段状に一段だけ外方に突出するように配設されている。
面付用フィン２０５は、高周波パワーモジュール２０６が実装される図示しないシャーシに熱を伝達する役割を果たすとともにグランドピンともなっている。放熱フランジ201は、ガラス−セラミック基板２０２に設けられたスルーホールに充填された導体を介してガラス−セラミック基板２０２の主表面のグランド配線に電気的に接続されている。
特許文献１（特開平１０−５０９２６号公報）には、回路基板の凹部に発熱性を有する回路部品を収納し、回路部品のはんだバンプを回路基板のランド電極にはんだ付けすること、及びこのようにして得た回路基板を親回路基板上に熱伝導部材を介して搭載し、更に回路基板の側面に設けた端子電極を親回路基板上のランド電極にはんだ付けすることにより、回路部品からの発熱を親回路基板に伝達して放熱する放熱モジュールが示されている。
一方、インバータ等に用いられるパワー半導体装置の一つである非絶縁型半導体装置において、半導体素子を固定する部材は半導体装置の電極の一つでもある。例えば、パワートランジスタを固定部材（例えば銅−亜酸化銅製複合材料）上にＳｎ−Ｐｂ系ろう材を用いて搭載した装置では、固定部材（ベース材）はパワートランジスタのコレクタ電極でもある。
実稼動時には数アンペア以上のコレクタ電流が流れ、このときトランジスタチップは発熱する。この発熱に起因する特性の不安定性や寿命の低下を避けるためには、ベース材は熱放散に優れ、かつろう付け部の信頼性が確保できていなければならない。ろう付け部の信頼性確保には、半導体素子と固定部材の熱膨張率の整合が必要になってくる。
絶縁型半導体装置においても、半導体素子を安全かつ安定に動作させるためには、半導体装置の動作時に発生する熱をパッケージの外へ効率良く放散させること、及びろう付け部の信頼性確保の必要がある。
上記の条件をクリアするため、特許文献２（特開平８−１１５０３号公報）には、ＳｉチップをＣｕ張ＡｌＮ基板に搭載したアッセンブリを、Ｍｏからなる支持部材に、はんだ材によりろう付けし、一体化した半導体電流制御装置が開示されている。本技術においては、Ｃｕ張りのＡｌＮ基板はこれと熱膨張率が近似したＭｏ支持部材（５.１ppm／℃）に、はんだ付けされているため、これら部材間のはんだ接合部は優れた信頼性を有する。
特許文献３（特公平７−２６１７４号公報）には、サイリスタチップをアルミナ基板に搭載したアッセンブリを、Ａｌ、またはＡｌ合金にＳｉＣセラミック粉末を分散させた複合材からなる支持部材に搭載した半導体モジュール装置が開示されている。本技術においては、アルミナ基板（７.５ppm／℃）は、これと熱膨張率が近似したＡｌ／ＳｉＣ複合材支持部材（２〜１３ppm ／℃）に搭載されているため、これら部材間の接合部は優れた信頼性を有している。
（日立評論社発行「日立評論」１９９３年第４号、同年４月２５日発行、Ｐ１２〜Ｐ２６） 特開平１０−５０９２６号公報 特開平８−１１５０３号公報 特公平７−２６１７４号公報
従来の半導体モジュールは、図１５に示すように放熱フランジ２０１とキャップ２０３とにより構成される半導体モジュール２０６本体部分の寸法は、たとえば縦２１mm，横
１０mm，高さ３.７mmと小型化されている。
しかし半導体モジュール２０６の周囲には、例えば２mm程度の長さの面付用フィン205を有している。この面付用フィン２０５は高周波パワーモジュール２０６の３辺側にそれぞれ設けられるので、実装面積の更なる縮小化の妨げとなる。
また、前記能動部品と外部配線とを結線するボンディングワイヤは半導体モジュールの高さを低くすること、すなわち更なる薄型化の妨げとなる。
また、前記公報に示されるモジュールは、前記回路基板と回路部品及び回路部品と親基板との接合はいずれもＳｎ系はんだ接合を用いており、これらの接合温度に階層を設けることは困難である。
一方、パワー半導体素子を搭載した半導体装置は、はんだ材にはＳｎ−Ｐｂ共晶材をはじめとした低融点のＳｎ系材料を用いているため、半導体装置を高温環境下（例えば180℃以上）で用いることが不可能であった。
本発明は、実装面積の縮小化，薄型化が達成できる電子部品の実装方法，半導体モジュール及び半導体装置を提供することである。
さらに本発明は、高温環境下においても、長期間信頼性を損なうことのない電子部品の実装方法，半導体モジュール及び半導体装置を提供することである。
本発明の一つの課題解決手段は、基板に形成された電極と、電子部品に形成された電極とを接合する電子部品の実装方法であって、前記接合は、少なくとも一種類の金属粒子が凝集した金属層により接合するものである。そして、前記金属粒子は、平均粒径が１〜
５０ｎｍで構成する。そして、好ましくは、その厚さが５〜１００μｍである金属層を構成する。
好ましくは、前記金属粒子はＡｕ、またはＡｕ合金、或いはＡｇ、またはＡｇ合金から構成する。
また、好ましくは、前記金属粒子は、コアと、該コアの表面にコーティングを施して構成する。そして、前記コアは、Ｎｉ粒子であり、該コアの表面にＡｕ、またはＡｕ合金、或いはＡｇ、またはＡｇ合金をめっきしてなるものとする。或いは、前記コアとして、
Ｎｉ粒子に代えて、該コアの表面に粒子混合物塗布後の乾燥や接合工程における温度において変形や分解が生じない特性を有するものとする。或いは、前記コアは、Ｃｕ粒子であり、該コアの表面にＮｉめっきを施し、その表面層にＡｕ、またはＡｕ合金、或いはＡｇ、またはＡｇ合金をめっきしてなるものとする。或いは、前記コアとして、Ｃｕ粒子に代えて、該コアの表面に粒子混合物塗布後の乾燥や接合工程における温度において変形や分解が生じない特性を有するものとする。
また、本発明の一つの課題解決手段は、Ａｕ、またはＡｇから選択される少なくとも１種類の金属で構成され、平均粒径が１〜５０ｎｍの金属粒子を含んだ液体を、Ａｕ、またはＡｕ合金の金属層が表面に形成された電極を有する基板へ塗布する工程と、塗布後に加熱し、前記Ａｕ、またはＡｕ合金の電極上に前記金属粒子の凝集領域を形成する工程と、加熱後に冷却して前記金属粒子の凝集領域上に電子部品を搭載し、その後５０〜３００℃で再度加熱して前記金属粒子と前記電子部品を接合させ、前記基板上の配線と前記電子部品とを電気的に接続する工程と、からなるものとする。
また、本発明の一つの課題解決手段は、表面に電極を有する基板上に撥水層を形成させる工程と、前記電極の所定領域に前記撥水層を取り除いた領域を設ける工程と、前記撥水層を取り除いた領域にＡｕ、またはＡｇから選択される少なくとも１種類の金属で構成した平均粒径１〜５０ｎｍの金属粒子を含んだ液体を塗布する工程と、塗布後に加熱して前記Ａｕ、またはＡｕ合金を電極上に前記金属粒子の凝集領域を形成する工程と、加熱後に冷却して前記金属粒子の凝集領域上に電子部品を搭載し、その後５０〜３００℃で再度加熱して前記金属粒子と前記電子部品を接合させ、前記基板上の電極と前記電子部品とを電気的に接続する工程と、からなるものとする。
そして、好ましくは、前記撥水層は、非晶質含フッ素重合体からなり、かつ、非晶質含フッ素重合体が、分子内にパーフルオロポリエーテル鎖と、アルコキシシラン残基を有するか、あるいは、フルオロアルキル鎖とアルコキシシラン残基を有するものとし、或いは、前記撥水層は、非晶質含フッ素重合体からなり、かつ、非晶質含フッ素重合体が、分子内にパーフルオロポリエーテル鎖と、アルコキシシラン残基を有するか、あるいは、フルオロアルキル鎖とアルコキシシラン残基を有するものとする。
また、本発明の一つの課題解決手段は、基板の一表面側に凹部を設けるとともに、前記凹部の底面に平均粒径が１〜５０ｎｍで、かつ、Ａｕ，Ａｕ合金，Ａｇ，Ａｇ合金から選択される少なくとも１種類の微粒子で構成された金属層を形成し、前記金属層を介して電子部品の一方の面側に設けた端子と接続するものとする。
また、本発明の一つの課題解決手段は、基板に形成された電極と、電極が形成された電子部品とが、少なくとも一種類の金属粒子が凝集した金属層により接合されているものとする。そして、好ましくは、基板に形成された電極と、電極が形成された電子部品とが、Ａｕ、またはＡｇから選択される少なくとも１種類の金属で構成され、平均粒径１〜５０ｎｍの粒子で形成された金属層を介して接合されたものとする。
さらに、本発明の一つの課題解決手段は、複数の半導体素子が第一の接続材を介して電極が形成された基板に接続され、該基板が外部実装基板に第二の接続材を介して接続された構造を有する半導体モジュールであって、前記第二の接続材が、Ａｕ、またはＡｇから選択される少なくとも一種類の金属の粒子が凝集した金属層とする。そして、好ましくは、前記第一の接続材がＳｎを主体とするろう材、鉛フリーはんだ材のいずれかとする。
さらに、本発明の一つの課題解決手段は、基板表面に形成した電極と、表面に電極が形成された電子部品が、Ａｕ、またはＡｇから選択される少なくとも１種類以上の金属であって、平均粒径１〜５０ｎｍの金属粒子と１〜１００μｍの金属粒子で構成された層を介して接合した半導体装置とする。そして、好ましくは、平均粒径が１〜１００μｍの金属粒子がニッケル粒子表面にＡｕまたはＡｕ合金の層を形成してなるもの、或いは、前記平均粒径が１〜１００μｍの粒子表面に平均粒径１〜５０ｎｍの微粒子が結合してなる半導体装置とする。
本発明によれば、実装面積の縮小化，薄型化が達成できる電子部品の実装方法，半導体モジュール及び半導体装置を提供することができる。
また、本発明によれば、高温環境下においても、長期間信頼性を損なうことのない電子部品の実装方法，半導体モジュール及び半導体装置を提供することができる。
以下、本発明の実施形態を添付図面を参照しながら説明する。
（実施例１）
図１は、本発明の一実施例である半導体モジュール１００の構成を示した概略図であり、図２は、図１のＡ−Ａ′線に沿う縦断面図である。本実施例の半導体モジュールの厚さは約０.４５mmである。
図１及び図２において、ガラス−セラミック製の基板１は、多層構造になっており、層間に伝送配線１０７が形成され、コンデンサ，抵抗，インダクタ等の受動素子が形成されている。また、基板１には、半導体材料で構成されたＭＯＳＦＥＴ素子１０１を実装するための凹部１０２が形成されている。
基板１は、回路基板１０３上に実装される。Ａｕバンプ１０４は、ＭＯＳＦＥＴ素子
１０１と基板１とを電気的に接続するためであり、平均粒径５ｎｍの粒子で構成されている。電極１０８は、回路基板１０３上に形成され、Ｓｎ系ろう材１０６を介して基板１と電気的に接続されている。基板１上には、コンデンサ，ソレノイド，抵抗等の受動部品
１１１が、金属ろう材(図示せず)を介して搭載される。エポキシ樹脂１１０は、基板１上に搭載されたコンデンサ，ソレノイド，抵抗等の受動部品１１１及びＭＯＳＦＥＴ素子
１０１を覆っている。
図３は、図２のＭＯＳＦＥＴ素子と基板１の接合部の拡大図、すなわち、Ａｕバンプ
１０４の接合部詳細を示したものである。Ａｕバンプ１０４は、平均粒径５ｎｍの粒子で構成され、電極５０１を覆っている。基板１上に形成され表面がＡｕで覆われたＮｉ製電極５０１は、基板１内部で配線１０７，１０６と接続している。ＭＯＳＦＥＴ上に形成した電極５０２の表面はＡｕで被覆されている。
なお、本実施例における半導体モジュールは、ＭＯＳＦＥＴ素子１０１，ＭＯＳＦＥＴ素子１０１を実装した基板１，基板１上に搭載されたコンデンサ，ソレノイド，抵抗等の受動部品１１１、並びに基板１上に搭載された受動部品１１１及びＭＯＳＦＥＴ素子101を覆うように形成したエポキシ樹脂１１０からなる集合体を指す。
次に、図１及び図２を参照して本実施例の半導体モジュールについてその製造方法を説明する。
まず、焼結法により伝送配線及び前記受動素子が形成された多層構造のガラス−セラミック基板１（０.３０mm 厚）を用意した。ガラス−セラミック基板１には、ＭＯＳＦＥＴが実装可能な程度の大きさの凹部１０２（図２）がガラス−セラミック基板１の形成加工時に同時に形成されている。
凹部１０２のＭＯＳＦＥＴ搭載面には電極が形成されており、表面はＡｕめっきされている。コンデンサ，ソレノイド，抵抗等の受動部品１１１を搭載する側の面にはコンデンサ，ソレノイド，抵抗等の部品搭載に対応するように電極が形成されている。
次に、図４を参照して、ガラス−セラミック基板１へのＭＯＳＦＥＴ搭載からガラス−セラミック基板１の回路基板への搭載までの製造フローを説明する。
先ず、ガラス−セラミック基板１の凹部１０２に形成した表面にＡｕ皮膜が形成されたＮｉ電極上にインクジェット法を用いて平均粒径５ｎｍのＡｕ粒子を含んだ溶液を塗布する（図４（ａ），（ｂ））。その後乾燥し、Ａｕ粒子で形成した凸状電極（バンプ）を
Ｎｉ電極上に形成させる（ｃ）。乾燥させる際、３０℃〜８０℃程度の熱を加えてもよい。
このＡｕバンプ上にＭＯＳＦＥＴを配置させ、上記ガラス−セラミック基板の凹部に
ＭＯＳＦＥＴを接続する（ｃ），（ｅ）。このとき８０℃程度の熱を６０分間加える。次に、ガラス−セラミック基板上の所定の位置にコンデンサ，ソレノイド，抵抗等の受動部品をＰｂ９０ｗｔ％、Ｓｎを１０ｗｔ％含むペーストろう材を介して配置する。このＰｂを主体としたペーストろう材の融点は、ＭＯＳＦＥＴ搭載後のアルミナ基板を回路基板上に搭載する際に用いられるＳｎを主体としたペーストろう材よりも高い。
次に、３３０℃程度の温度下でコンデンサ，ソレノイド，抵抗等の受動部品１１１をろう付けする（ｇ）。次に、ガラス−セラミック基板１上に搭載したコンデンサ，ソレノイド，抵抗等の受動部品１１１上にエポキシ樹脂１１０を所定の型を用いて流し込み、そのまま１２０℃程度の高温下でエポキシ樹脂１１０を固化させる。
次に、ガラス−セラミック基板１の回路基板搭載部に対応する電極に、Ｓｎ系ろう材ペーストをスクリーン印刷する。このときのＳｎ系ろう材ペーストの厚さは、約５００μｍである。次に、Ｓｎ系ろう材ペーストが印刷された回路基板１０３上に、ＭＯＳＦＥＴを搭載したガラス−セラミック基板１を所定の位置になるよう位置合せして配置し、その後、ピーク温度２５０℃のリフロー炉を通す（ｈ）。これによりＭＯＳＦＥＴを搭載したガラス−セラミック基板１の回路基板１０３への搭載が完了し、本実施例の高周波パワーモジュールが完成する（ｉ）。
本実施例では、コンデンサ，ソレノイド，抵抗等の受動部品１１１の搭載に用いたペーストろう材はＰｂ主成分のろう材でＳｎ系ろう材よりも融点が高いため、ガラス−セラミック基板１の搭載時に再溶融することはない。
Ｐｂ主体のろう材を用いず、ＭＯＳＦＥＴ搭載と同様にＡｕナノ粒子層を用いて接続することも可能である。この場合はＭＯＳＦＥＴと受動部品１１１は同時に搭載する。なお、高周波パワーモジュールは、同一の回路基板１０３上に搭載された他の何れかの部品よりも高さが低いことが望ましい。
なお、ＭＯＳＦＥＴを搭載したガラス−セラミック基板１の凹部１０２には、機械的衝撃及び湿気等を原因とする化学変化からＭＯＳＦＥＴを保護するため、樹脂を充填することが望ましい。
また、図１及び図４は本発明の一実施例であり、各素子の配置はこれに限定されるものではない。
また、ＭＯＳＦＥＴのような能動素子は複数搭載してもよい。
本実施例において、ガラス−セラミック基板１の代わりに、アルミナ製，窒化アルミ製，ガラス製、及び有機材料製の多層配線基板を用いてもよい。また、本実施例において、基板の集積回路素子搭載部に凹部１０２を設けなくてもよい。さらにエポキシ樹脂の代わりに金属や樹脂製の蓋を被せる構造でもよい。
Ａｕナノ粒子で構成されたバンプは、ＭＯＳＦＥＴのような集積回路素子上の電極上に形成してもよい。この場合、Ａｕナノ粒子凝集層は図５のような形状になる。図５は
ＭＯＳＦＥＴ素子と基板１の接合部の拡大図、すなわち、Ａｕバンプ１０４の接合部詳細を示したものである。
Ａｕバンプ１０４は、平均粒径５ｎｍの粒子で構成されている。Ｎｉ製電極５０１は、基板１上に形成され、その表面はＡｕで覆われ、基板１内部で配線１０７，１０６と接続している。ＭＯＳＦＥＴ上に形成した電極５０２の表面は、Ａｕで覆われている。Ａｕバンプ１０４は、電極５０２を覆うように形成されている。
以上説明したように本発明は、Ａｕナノ粒子がＡｕ電極に凝集するという新規な自然現象を適用した実装技術である。その凝集層を接合層として適用した。この際、MOSFETのような半導体素子を基板上に搭載する際に荷重を付加することなく接合できるので、半導体素子の電子回路を構成するための配線が形成された領域（アクティブエリア）上の電極に対して接合することもできる。
図６はその一例を示す図で、半導体素子６０２にアクティブエリア面全体に表面がＡｕの電極パッド６０４を形成し、Ａｕナノ粒子で形成したバンプ６０６を介して基板６０８上に形成した表面がＡｕの電極パッド６１０と接続している。Ａｕナノ粒子によるバンプ形成、及び半導体素子と基板の接続は前述と同様の方法で行った。
このため、従来はアクティブ領域の外に設けていた接合用電極をアクティブ領域上に設けることが可能となり、半導体素子の小型化，実装面積縮小，薄型の半導体装置や電子機器を提供することができる。さらに、接合ダメージを生じさせることがない。このため生産歩留まりを大幅に向上できる。また、本発明のナノ粒子接合法においては、接合層を構成したナノ粒子層は固体金属あるいは固体金属合金の性質を示し、ＡｕやＡｇと同様に高い融点を有する。このため接合層が上記接合温度で再溶融することはない。従って本実施例のようにガラス−セラミック基板１を回路基板１０３上に搭載する際に高融点のはんだ材を用いても再溶融することはない。メッキバンプ，スタッドバンプ法によって形成したＡｕバンプによる固相接合では、接合の際に機械的な外力（加圧，超音波振動）を加える必要がある。素子のアクティブエリア上への接合はボンディングダメージの発生のために不可能である。
また、本実施例では、ガラス−セラミック基板１を回路基板１０３上に搭載する際に高融点のはんだ材を用いたが、ここに、ナノ粒子凝集層を用いても良い。ガラス−セラミック基板１を回路基板１０３上に搭載する二次実装時の部材を本発明のナノ粒子凝集層とすれば、８０℃程度の低温で接続可能なため、ＭＯＳＦＥＴ等の素子を基板に搭載するはんだ材の再溶融の心配が無く、一次実装用のはんだ材として低融点のはんだ材を適用することも可能なため、材料の選択肢が広がる。
従来、鉛フリーはんだ材を用いた場合、二次実装の実装温度を鉛フリーはんだ材の融点以下とすることが難しく、二次実装時の再溶融の課題があったが、本発明のナノ粒子凝集層を二次実装用の接続材として用いることで、二次実装時の再溶融なく、一次実装用のはんだ材として鉛フリーはんだ材を適用することができる。
なお、素子の基板への実装形態は、本実施例で説明したフリップチップ構造に限らず、ワイヤボンディング等で素子と基板を接続する構造としてもよい。また、一次実装時の接続材および二次実装時の接続材の両方に本発明のナノ粒子凝集層を適用することもできる。この場合、低温で接続可能なことから、基板や素子等の部材に対する熱歪みを抑えることができる。また、ナノ粒子凝集層は耐腐食性にも優れ、接続信頼性の高い半導体装置を得ることが可能である。
このように本発明のナノ粒子凝集層は、電子回路装置に用いられる接続用部材に適用することが可能である。また、本発明が適用できる半導体装置は、高周波モジュール，マルチチップモジュール（システムインパッケージ），ボールグリッドアレイ，アチップ実装等多岐に及ぶ。
（実施例２）
図１及び図２を参照して本実施例の半導体モジュールの製造方法を説明する。
まず、焼結法により伝送配線及び前記受動素子が形成された多層構造のガラス−セラミック基板１（０.３０mm 厚）を用意した。ガラス−セラミック基板１には、ＭＯＳＦＥＴが実装可能な程度の大きさの凹部１０２がガラス−セラミック基板１の形成加工時に同時に形成されている。
凹部１０２の深さは、ＭＯＳＦＥＴ搭載後、ＭＯＳＦＥＴの裏面がガラス−セラミック基板１のＭＯＳＦＥＴ搭載側の面と同等の高さになるような寸法にする。凹部１０２の
ＭＯＳＦＥＴ搭載面には金属配線が形成されており、表面はＡｕめっきされている。コンデンサ，ソレノイド，抵抗等の受動部品１１１を搭載する側の面にはコンデンサ，ソレノイド，抵抗等の受動部品１１１の搭載に対応するように電極配線が形成されている。
次に、図７のガラス−セラミック基板凹部１０２の拡大概略図を参照して、ガラス−セラミック基板１へのＭＯＳＦＥＴ搭載フローについて説明する。
先ず、ガラス−セラミック基板１の凹部１０２のＭＯＳＦＥＴ搭載面に撥水膜を形成させる。撥水膜は、例えば、非晶質含フッ素重合体からなり、非晶質含フッ素重合体が、分子内にパーフルオロポリエーテル鎖と、アルコキシシラン残基を有するか、あるいは、フルオロアルキル鎖とアルコキシシラン残基を有するものを使用する。
次にガラス−セラミック基板１の凹部１０２のＭＯＳＦＥＴ搭載面に形成した表面に
Ａｕが皮膜されたＮｉ電極５０１上の撥水膜をレーザ露光法により剥離し、Ａｕが皮膜されたＮｉ電極上のみを親水領域にする（ａ）。
次にインクジェット法を用いて平均粒径５ｎｍのＡｕ粒子を含んだ溶液を塗布する(ｂ)。その後乾燥し、Ａｕ粒子で形成した凸状電極１０４(バンプ)をＮｉ電極５０１上に形成させる。乾燥させる際、３０℃〜８０℃程度の熱を加えてもよい(ｃ)。このＡｕバンプ上にＭＯＳＦＥＴを配置させ、上記ガラス−セラミック基板１の凹部１０２にＭＯＳＦＥＴを接続する。このとき８０℃程度の熱を６０分間加え、ＭＯＳＦＥＴ素子１０１を搭載する（ｄ）。
受動部品１１１、及びガラス−セラミック基板１の回路基板１０３への搭載までの製造フローは実施例１と同様に行うことによって本実施例の高周波パワーモジュールが完成する。なお、本実施例において、ガラス−セラミック基板１の代わりに、アルミナ製，窒化アルミ製，ガラス製、及び有機材料製の多層配線基板を用いることができる。また、基板の集積回路素子搭載部に凹部を設けなくてもよい。さらにエポキシ樹脂の代わりに金属や樹脂製の蓋を被せる構造でもよい。
Ａｕナノ粒子で構成されたバンプは、ＭＯＳＦＥＴのような集積回路素子上の電極上に形成してもよい。
以上説明したように本実施例は、撥水膜を用いてＡｕナノ粒子を局所的に凝集させ、短時間に接合層を形成させる例である。このため電子装置に小型化，接合部のダメージフリー化による生産歩留まり向上の他、生産時間短縮による量産性向上の効果がある。
（実施例３）
本実施例では、実施例１及び実施例２におけるＡｕ製バンプをＡｇ製バンプに置換する。以上説明した各実施例は、セルラー電話機等の送信部に用いる高周波電力増幅装置の製造に適用できる。
図８は、本実施例の半導体モジュールを適用した携帯電話の回路ブロック図である。マイクロホンから入力する入力音声信号は、混合器１２において発信器１４からの高周波信号に変換され、電力増幅器である絶縁型半導体装置１６（ＭＯＳＦＥＴ），アンテナ共用器１８を通してアンテナ２０から電波として発射される。
送信電力は結合器２２によってモニタされ、モニタ出力を電力増幅器である絶縁型半導体装置１６に帰還することによって一定に保たれている。この携帯電話には８００〜1000ＭＨｚ帯の電波が使用されている。以上、本発明の実施例を高周波電力増幅器に関連して説明したが、本発明の半導体モジュール１００は、実施例記載の範囲に限定されるものではない。アンテナ２０で受信した信号は、高周波受信部２２，音声処理装置２４を通してスピーカ２６へ与えられる。
（実施例４）
図９は本発明の実施例の一つである絶縁型半導体装置の構造を示した図である。図９
（ａ）は上面図、図９（ｂ）は図９（ａ）Ａ−Ａ′部の断面図である。半導体素子
（ＭＯＳＦＥＴ）３０１をセラミック絶縁基板３０２上に、セラミック絶縁基板３０２をベース材３０３上にそれぞれろう付け搭載した後、エポキシ系樹脂ケース３０４，ボンディングワイヤ３０５，エポキシ系樹脂ふた３０６を設け、同一ケース内にシリコーンゲル樹脂３０７を充填した。
ここで、ベース材３０３上のセラミック絶縁基板３０２は平均粒径５ｎｍのＡｕ粒子で構成された接合層３０８（厚さ１００μｍ）で接合され、セラミック絶縁板３０２の銅板２０２ａ上には８個のＳｉからなるＭＯＳＦＥＴ素子(寸法７mm×７mm×０.４mm) ３０１が平均粒径５ｎｍのＡｕ粒子で構成された接合層３０９（厚さ３０μｍ）で接合されている。
Ａｕナノ粒子で構成された接合層３０８及び３０９による接合は、先ず、セラミック絶縁板３０２の銅板３０２ａ（Ｎｉめっきが施されている）上、及びベース材３０３上に平均粒径５ｎｍのＡｕ粒子を含んだ溶液を塗布する。
その後乾燥し、Ａｕ粒子で形成した接合層を銅板３０２ａ(Ｎｉめっきが施されている)上とベース材３０３上にそれぞれ形成させる。乾燥させる際、３０℃乃至８０℃程度の熱を加えてもよい。
このＡｕ接合層上に半導体素子３０１、及びセラミック絶縁板３０２を配置させ、接続する。このとき８０℃程度の熱を６０分間加える。
各素子３０１に形成されたゲート電極，エミッタ電極等と、絶縁基板上に形成した電極３０２，エポキシ系樹脂ケース３０４にあらかじめ取り付けられている端子３１０間は、直径３００μｍのＡｌ線３０５を用いて超音波接合法によりワイヤボンディングした。
３１１は温度検出用サーミスタ素子で、Ｓｎ−３ｗｔ％Ａｇ−０.５ ｗｔ％Ｃｕはんだ
３０９でろう付けされ、電極３０２と端子３１０との間を直径３００μｍのＡｌ線３０５でワイヤボンディングし、外部へ連絡されている。
なお、エポキシ系樹脂ケース３０４とベース材３０３の間はシリコーン接着樹脂（図示せず）を用いて固定した。エポキシ系樹脂ふた３０６の内厚部には凹み３０６′、端子
２１０には穴２１０′がそれぞれ設けられ、絶縁型半導体装置１０００を外部回路と接続するためのネジ（図示せず）が装着されるようになっている。端子２１０はあらかじめ所定形状に打抜き、成形された銅板にＮｉめっきを施したものであり、エポキシ系樹脂ケース２２０に取り付けられている。
図１０は図９に示した本発明絶縁型半導体装置のサブアッセンブリ部を示した図で、セラミック基板と半導体素子をベース材としての複合材３０３に搭載した。ベース材３０３の寸法は７４mm×４３mm×３mm であり、周辺部に取付け穴（直径５.６mm）３０３Ａが設けられている。ベース材はＣｕで構成されており、表面に厚さ２０３μｍのＮｉめっきが施してある。
ベース材３０３上にはＡｕナノ粒子層によりセラミック絶縁基板３０２を、そしてセラミック絶縁基板３０２上にはＡｕナノ粒子層によりＭＯＳＦＥＴ素子３０１がそれぞれ搭載されている。また、ベース材３０３上にはセラミック絶縁基板３０２搭載領域に対応するように撥水膜３２２が施されており、Ａｕナノ粒子含有溶液塗布時の溶液流れ防止を図っている。
さらに、セラミック絶縁基板３０２上には、ＭＯＳＦＥＴ素子３０１の搭載領域に対応するように撥水膜３２１が施されており、Ａｕナノ粒子含有溶液塗布時の溶液流れ防止を図っている。なお、この絶縁型半導体装置１０００は１００Ｖ，４００Ａ級のものである。
図１１はセラミック絶縁基板の詳細を説明する平面及び断面図である。セラミック絶縁基板３０２は、寸法５０mm×３０mm×０.６mm を有するＡｌＮ焼結体（熱膨張率４.３ppm／℃，熱伝導率１６０Ｗ／ｍ・Ｋ）２２０の両面に、厚さ３００μｍのＣｕ−Ｃｕ2Ｏ 複合材料板３０２ａ(ドレイン電極を兼ねる) ，３０２ｂ(ソース電極を兼ねる) ，３０２ｃ（サーミスタ搭載用）と、厚さ２５０μｍのＣｕ−Ｃｕ2Ｏ 複合材料板３０２ｄを、Ａｇ−Ｃｕ系ろう材（図示せず、厚さ２０μｍ）によりそれぞれ接合したものである。
配線材にＣｕ−Ｃｕ2Ｏ 複合材を用いたのはＡｌＮ焼結体との熱膨張率のマッチングを図り、長期信頼性を確保するためである。なお、Ｃｕ−Ｃｕ2Ｏ 複合材料板３０２ａ，
３０２ｂ，３０２ｃ、及び３０２ｄの表面には厚さ２μｍのＮｉめっき（図示せず）が施されている。また、ＡｌＮ焼結体３０２の代替物として窒化珪素焼結体（熱膨張率３.１
ppm／℃，熱伝導率１２０Ｗ／ｍ・Ｋ）を用いることができる。
図１２は本実施例の絶縁型半導体装置の回路を説明する図である。ＭＯＳＦＥＴ素子
３０１が４個並列に配置されたブロック１００１は、直列に接続され、入力端子Ａｉｎ，出力端子Ａｏｕｔ等が所定の位置から引き出される。また、この回路の稼動時における温度を検出するためのサーミスタ２１１が絶縁型半導体装置１０００内に独立して配置される。
以上説明したように本発明の実施例は、Ａｕナノ粒子で構成された接合層を介して低温で半導体素子，回路基板が目的の基板上に搭載することができる。このため高温で接合させる場合のように回路基板の変形や、接合後の接合層に生ずる残留応力を低減させることができ、半導体装置としての信頼性を向上することができる。
また、本発明の実施例におけるナノ粒子接合法においては、接合層を構成したナノ粒子層はバルク材として振舞う。このため接合層が上記接合温度で再溶融することはない。従って炭化珪素や窒化ガリウム等の高温環境下で動作可能な半導体素子を搭載した半導体装置に適用することができる。
さらに、本発明の実施例は、ナノレベルの金属粒子が電極に凝集するという新規な自然現象を適用した実装方法を使用している。この凝集層を介して半導体素子と配線基板上とを接合する際に、低温で、かつ荷重を付加することなく接合できるので接合ダメージを生じさせることがなく、製品信頼性と生産歩留まりを大幅に向上できる。
また、低加重接合が達成できることから、半導体素子の配線が形成された領域上に対して接合することができる。このため半導体素子面積を縮小できるので小型電子装置を提供することができる。
接合後の金属粒子凝集層（接合層）は、接合層を構成した金属粒子材のバルク材として振る舞う。従って本発明の実施例で半導体素子を搭載した電子部品を回路基板上に搭載する際、Ｓｎ、あるいはＰｂを主体としたはんだ材を用いても上記接合層は再溶融することはない。このことからも生産歩留まり向上が達成できる。
（実施例５）
図１３は、ＩＧＢＴを構成する半導体素子のエミッタ電極上に応力緩衝効果のある金属で構成した板を実装した絶縁配線基板の概略図である。ＩＧＢＴは、ＩＧＢＴチップ132のエミッタ電極にＡｕナノ粒子層を介して、応力緩衝板１３４が設けられている。応力緩衝板１３４の材質は、Ｃｕ，Ｃｕ−Ｃｕ2Ｏ 複合材，Ｃｕ−Ｍｏ複合材，Ｃｕ−Ｗ複合材，Ｃｕ−インバー−Ｃｕ積層材，Ｃｕ−Ｃコンポシット材等で構成される。応力緩衝材
１３４の表面にはＮｉめっきを施すことが望ましく、また、厚さは０.０５mm〜０.１mm程度の範囲であることが望ましい。応力緩衝板１３４は、前述と同様の方法で接合されている。
ボンディングワイヤ１３６の材質は純Ａｌ，Ａｌ−Ｓｉ，Ｎｉ入りＡｌ−Ｓｉ等を用いることができる。この構造において、応力緩衝材１３４は低温で接合されているためＳｉで構成されたＩＧＢＴチップ１３２との間のひずみは小さい。また、応力緩衝板１３４が接合されたＩＧＢＴチップ１３２を、Ｓｎ系はんだを介して配線基板１３８上に搭載する際、チップ１３２と応力緩衝板１３４と間の接合層であるＡｕナノ粒子層が再溶融することはない。さらに、応力緩衝板１３４上にワイヤボンディングすることにより、Ａｌワイヤ材とＳｉチップ間に生ずる熱ひずみが緩和されるため、ボンディングワイヤの接続寿命が向上する。
図１４は、ＳｉＣで構成された半導体素子を実装した絶縁配線基板の概略図である。半導体素子１４２は、Ａｕナノ粒子層を介して絶縁配線板１４４上に実装されている。ボンディングワイヤ１４６は、半導体チップ１４２と配線１４８との間を接続している。この構造において、半導体チップ１４２は低温で接合されているため、ＳｉＣで構成された半導体素子チップ１４２との間に生ずる残留ひずみは小さい。また、温度が２００℃程度の高温環境下においても、チップと配線板間の接合層であるＡｕナノ粒子層が再溶融することはない。
（実施例６）
図１６は本発明を用いた非絶縁型半導体装置における他の実施例の一つを示した図である。
本実施例において、半導体素子４０１およびセラミック絶縁基板４０３は、平均粒径５ｎｍのＡｕ粒子で構成された接合層により接合されている。半導体素子のエミッタ電極も接合端子４３１を介しセラミック絶縁基板上に形成された表面ＡｕおよびＮｉめっきを施した銅配線４０２ｂがＡｕ粒子層により接続されている。
図１７は図１６における半導体素子搭載部分の断面拡大概略図を示したものである。接続用端子４３１は銅板にＮｉめっきを施しさらにその表面に金めっきを行ったものを使用し、絶縁基板の配線４０２ａ上に半導体素子４０１を搭載した後、平均粒径５ｎｍのＡｕ粒子含有溶液を半導体素子のエミッタ電極（上側）に塗布する。さらに、絶縁基板４０２上に形成した銅配線パターンで表面にＮｉめっき処理を行い、さらに半導体素子のエミッタ電極と端子４３１を介して接続する部分にＡｕめっき処理を行った配線４０２ｂのＡｕめっき部分にＡｕ粒子含有溶液を塗布する。これら半導体素子と絶縁基板上配線に塗布したＡｕ含有溶液を乾燥し金粒子からなる電極部分を形成した後、接続用端子４３１をこの金粒子からなる電極上部に搭載し８０℃程度の熱を６０分間加えることにより半導体素子３０１と配線４０２ｂとの接続が完了する。絶縁型半導体装置においてはコレクタ電極だけではなくエミッタ電極部分にも大きな電流が流れるため、配線幅の大きい接続端子431を用いることによりエミッタ電極側の接続信頼性をさらに向上させることが可能になる。
（実施例７）
本実施例は、実施例１で用いた接合層の別の形態を用いた例を説明する。なお、MOSFET素子と基板１との接合層であるＡｕバンプ１０４以外の構成，モジュールの製造方法は実施例１と同様である。
図１８は図２のＭＯＳＦＥＴ素子と基板１の接合部の拡大図であり、Ａｕバンプ１０４の接合部詳細を示したものである。Ａｕバンプ１０４は、平均粒径５ｎｍおよび平均粒径２０μｍからなる粒子の体積比５：１混合物で構成され、電極５０１を覆っている。基板１上に形成され表面がＡｕで覆われたＮｉ製電極５０１は、基板１内部で配線１０７，
１０６と接続している。ＭＯＳＦＥＴ上に形成した電極５０２の表面はＡｕで被覆されている。本実施例では、異なる平均粒径を持つ粒子により構成された層を接合層として用いている。ここで、接合層としては、１乃至５０ｎｍの微粒子と１乃至１００μｍの金属粒子で構成された層とすることが好ましい。
また、本実施例のＡｕ粒子で構成されたバンプは、ＭＯＳＦＥＴのような集積回路素子上の電極上に形成してもよい。この場合、Ａｕナノ粒子凝集層は図１８のような形状になる。図１９はＭＯＳＦＥＴ素子と基板１の接合部の拡大、すなわちＡｕバンプ１０４の接合部詳細を示したものである。Ａｕバンプ１０４は、平均粒径５ｎｍおよび平均粒径２０μｍからなり各体積比５：１混合物の粒子で構成されたＡｕバンプ，Ｎｉ製電極５０１は、基板１上に形成され、その表面がＡｕで覆われ、基板１内部で配線１０７，１０６と接続している。ＭＯＳＦＥＴ上に形成した電極５０２の表面はＡｕで覆われている。Ａｕバンプ１０４は電極５０２を覆うように形成されている。
本実施例では、平均粒子径が１乃至５０ｎｍの微粒子はその融点以下の温度で凝集する性質を有する。これに、粒子径が１乃至１００μｍと大きい金属粒子を配合することにより、微粒子だけで形成した場合に比べて、厚い凝集層が形成可能となる。電子部品とこれを搭載する基板の熱膨張係数が大きく異なる場合、その接合層が厚いと熱膨張係数の違いによって生じる熱応力は接合部分で緩和され接合部分の信頼性向上が可能となる。
さらに塗布時においても、粒子径が１乃至１００μｍと大きい金属粒子を配合したことによって、厚い塗布層が形成可能となるため、接合層形成時の欠陥等が起こり難くなり、接合部のさらなる寿命向上が可能となる。また、接合に用いる基板電極表面や電子部品電極表面は内層に形成された配線の影響で凹凸を有する、接合層が薄い場合には基板上の電極と電子部品の電極間に未接合部分が生じる懸念がある。さらに、基板上に形成された電極や電子部品の電極は基板および電子部品製造における配線形成や熱処理等の工程の影響を受けて変形し、それぞれの電極は同一平面上から僅かなズレを生じる。そのため、基板上の電極と電子部品の電極の接続において高さの低い電極が未接続となる可能性がある。そこで、平均粒子径が１乃至５０ｎｍの微粒子と平均粒子径が１乃至１００μｍの粒子を混合して用いることにより、微粒子だけでは形成が困難であった厚い接合層の塗布，形成が平均粒子径の大きい金属粒子を配合することにより可能となり、未接続や接続部の欠陥が起こり難くなる。
１乃至５０ｎｍの微粒子としては、金，銀，銅，白金，パラジウム，ロジウム，オスミウム，ルテニウム，イリジウム，鉄，錫，亜鉛，コバルト，ニッケル，クロム，チタン，タンタル，タングステン，インジウム，ケイ素，アルミニウム等の中から少なくとも１種類の金属あるいは２種類以上の金属からなる合金を用いることが可能であるが、特にＡｕまたはＡｕ合金からなるもの、あるいはＡｇまたはＡｇ合金からなるものをそれぞれ単独あるいは２種類以上混合して用いることが好ましい。さらに、平均粒径が１乃至１００
μｍの金属粒子としては、ＡｕまたはＡｕ合金からなるもの、あるいはＡｇまたはＡｇ合金からなるものや、ニッケル粒子をコアとし表面にＡｕまたはＡｕ合金、あるいはＡｇまたはＡｇ合金をめっきしたもの、または銅のコア粒子表面にニッケルめっきを施しさらにその表層にＡｕまたはＡｕ合金、あるいはＡｇまたはＡｇ合金をめっきしたものを用いることができる。また、コアとなる粒子は金属だけではなく、ポリイミドやポリエーテルイミド等のように粒子混合物塗布後の乾燥や接合工程における温度において変形や分解が生じないものであれば、コア材として使用可能であり、この粒子の表面に無電解法あるいはめっき用導電膜を形成した後に電解法でニッケルめっきを行い、さらに金属粒子の場合と同様にその表面にＡｕまたはＡｕ合金、あるいはＡｇまたはＡｇ合金にめっきを施して用いることもできる。
これら、金属微粒子と金属粒子の混合物は、保管あるいは塗布工程で凝集し個々の粒子が融着しないよう、個々の粒子表面と相互作用を起こし且つ接合温度で容易に分離可能な水あるいは界面活性剤に分散されて使用される。
この微粒子と粒子を分散させたペーストは、インクジェット法により微細なノズルからペーストを噴出させて基板上の電極あるいは電子部品の接続部に塗布する方法や、あるいは塗布部分を開口したメタルマスクやメッシュ状マスクを用いて必要部分にのみ塗布を行う方法，ディスペンサを用いて必要部分に塗布する方法，シリコーンやフッ素等を含む撥水性の樹脂を必要な部分のみ開口したメタルマスクやメッシュ状マスクで塗布したり、感光性のある撥水性樹脂を基板あるいは電子部品上に塗布し、露光および現像することにより前記微細粒子等からなるペーストを塗布する部分を除去し、その後接合用ペーストをその開口部に塗布する方法や、さらには撥水性樹脂を基板あるいは電子部品に塗布後、前記金属粒子からなるペースト塗布部分をレーザーにより除去し、その後接合用ペーストをその開口部に塗布する方法がある。これらの塗布方法は、接合する電極の面積，形状に応じて組み合わせ可能である。
なお、実施例２〜６の接合層として、本実施例の接合層を用いることで本実施例と同様の効果が得られることは言うまでもない。
（実施例８）
図２０を参照して本実施例の半導体モジュールの製造方法を説明する。
まず、伝送配線が形成された多層構造の有機基板６００（０.３０mm 厚）を用意した。有機多層基板６００には、ＭＯＳＦＥＴが実装可能な程度の大きさの凹部６０２が有機多層基板６００に形成されている。
凹部６０２のＭＯＳＦＥＴ搭載面には金属配線が形成されており、表面はＡｕめっきされている。コンデンサ，ソレノイド，抵抗等の受動部品６１１を搭載する側の面にはコンデンサ，ソレノイド，抵抗等の受動部品６１１の搭載に対応するように電極配線が形成されている。
次に、図２１を参照して、有機多層基板６００へのＭＯＳＦＥＴ搭載フローについて説明する。
先ず、有機多層基板６００の凹部１０２のＭＯＳＦＥＴ搭載面に形成した表面にＡｕが皮膜された金属配線（電極を兼ねる）上に平均粒径５ｎｍのＡｕ粒子とＡｇ粒子を含んだ溶液を塗布し、ＡｕとＡｇ粒子で形成した凸状の層（バンプ）を電極上に形成させる(ａ)。このＡｕＡｇバンプ上にＭＯＳＦＥＴを配置させ、上記有機多層基板６００の凹部602にＭＯＳＦＥＴを搭載する(ｂ)。このとき８０℃程度の熱を６０分間加え、ＭＯＳＦＥＴを接合する（ｃ）。
受動部品６１１、及び有機多層基板６００の回路基板６０３への搭載までの製造フローは実施例１と同様に行うことによって本実施例の高周波パワーモジュールが完成する。なお、本実施例において、有機多層基板６００の代わりに、アルミナ製，窒化アルミ製，ガラス製、及びガラスセラミック製の多層配線基板を用いることもできる。また、基板の集積回路素子搭載部に凹部を設けなくてもよい。さらにエポキシ樹脂の代わりに金属や樹脂製の蓋を被せる構造でもよい。はんだ接合部はボールグリッドアレイ（ＢＧＡ）のようにはんだボールを用いてもよい。ＡｇとＡｕの配分に制限はない。
以上説明したように本実施例は、ＡｕとＡｇの微粒子が混在した接合層を局所的に設け、短時間に接合を達成させる例である。ＡｕとＡｇは特定の化合物相を形成せず、全率固溶状態である。このためＡｕとＡｇの接触部に接合欠陥はなく、良好な電気伝導、及び熱伝導を有する。さらにＡｕ含有により、封止したレジンからの成分や外部から進入した水分等に対してＡｇが溶け出すエレクトロマイグレーション（イオンマイグレーション）を抑止する効果もある。
実施例１の半導体モジュールの構成を示した概略図である。 実施例１の半導体モジュールの一部詳細構造を示した詳細図である。 図２のＭＯＳＦＥＴ素子と基板１の接合部の拡大図である。 ガラス−セラミック基板へのＭＯＳＦＥＴ搭載からガラス−セラミック基板の回路基板への搭載までの製造フローである。 ＭＯＳＦＥＴ素子と基板１の接合部の拡大図である。 凝集層を接合層として適用した一例を示す半導体素子の縦断面図である。 ガラス−セラミック基板へのＭＯＳＦＥＴ搭載フローである。 本実施例の半導体モジュールを適用した携帯電話の回路ブロック図である。 本発明の実施例の一つである絶縁型半導体装置の構造を示した図である。 図８に示した本発明絶縁型半導体装置のサブアッセンブリ部を示した図である。 セラミック絶縁基板の詳細を説明する平面及び断面図である。 本実施例絶縁型半導体装置の回路を説明する図である。 本発明の他の実施例を示す絶縁配線基板の概略図である。 本発明のさらに他の実施例を示す絶縁配線基板の概略図である。 従来例を示す図である。 本発明の他の実施例による絶縁型半導体装置のサブアッセンブリ部概略図である。 図１６の半導体素子と端子および配線接合部の拡大図である。 素子と基板との接合部拡大図である。 素子と基板との接合部の他の実施例による拡大図である。 本発明の他の実施例を示した斜視図および断面概略図である。 有機多層基板への素子搭載フロー図である。
符号の説明
１…基板(多層基板)、１００…半導体モジュール、１０１…ＭＯＳＦＥＴ素子、１０２，１１４…凹部、１０３…回路基板、１０４…バンプ、１０５…放熱配線板、１０６…
Ｓｎ系ろう材、１０７…伝送配線、１０８…電極、１０９…集積回路素子、１１０…樹脂、１１１…受動部品、１１２…封止樹脂、１１３，２０３…キャップ、１１５…ボンディングワイヤ、２０１…放熱フランジ、２０２…ガラス−セラミック基板、２０４…リード、２０５…面付用フィン、２０６…高周波パワーモジュール。


Claims (24)

  1. 基板に形成された電極と、電子部品に形成された電極とを接合する電子部品の実装方法であって、前記接合は、少なくとも一種類の金属粒子が凝集した金属層により接合することを特徴とする電子部品の実装方法。
  2. 請求項１において、前記金属粒子は、平均粒径が１〜５０ｎｍで構成されていることを特徴とする電子部品の実装方法。
  3. 請求項２において、前記金属粒子は、その厚さが５〜１００μｍである金属層を構成していることを特徴とする電子部品の実装方法。
  4. 請求項１において、前記金属粒子はＡｕ、またはＡｕ合金、或いはＡｇ、またはＡｇ合金から構成されていることを特徴とする電子部品の実装方法。
  5. 請求項１において、前記金属粒子は、コアと、該コアの表面にコーティングを施して構成されているものを含むことを特徴とする電子部品の実装方法。
  6. 請求項５において、前記コアは、Ｎｉ粒子であり、該コアの表面にＡｕ、またはＡｕ合金、或いはＡｇ、またはＡｇ合金をめっきしてなることを特徴とする電子部品の実装方法。
  7. 請求項５において、前記コアは、Ｃｕ粒子であり、該コアの表面にＮｉめっきを施し、その表面層にＡｕ、またはＡｕ合金、或いはＡｇ、またはＡｇ合金をめっきしてなることを特徴とする電子部品の実装方法。
  8. 請求項６において、前記コアとして、Ｎｉ粒子に代えて、該コアの表面に粒子混合物塗布後の乾燥や接合工程における温度において変形や分解が生じない特性を有するものとすることを特徴とする電子部品の実装方法。
  9. 請求項７において、前記コアとして、Ｃｕ粒子に代えて、該コアの表面に粒子混合物塗布後の乾燥や接合工程における温度において変形や分解が生じない特性を有するものとすることを特徴とする電子部品の実装方法。
  10. Ａｕ、またはＡｇから選択される少なくとも１種類の金属で構成され、平均粒径が１〜５０ｎｍの金属粒子を含んだ液体を、Ａｕ、またはＡｕ合金の金属層が表面に形成された電極を有する基板へ塗布する工程と、
    塗布後に加熱し、前記Ａｕ、またはＡｕ合金の電極上に前記金属粒子の凝集領域を形成する工程と、加熱後に冷却して前記金属粒子の凝集領域上に電子部品を搭載し、その後
    ５０〜３００℃で再度加熱して前記金属粒子と前記電子部品を接合させ、前記基板上の配線と前記電子部品とを電気的に接続する工程と、からなることを特徴とする電子部品の実装方法。
  11. 表面に電極を有する基板上に撥水層を形成させる工程と、
    前記電極の所定領域に前記撥水層を取り除いた領域を設ける工程と、
    前記撥水層を取り除いた領域にＡｕ、またはＡｇから選択される少なくとも１種類の金属で構成した平均粒径１〜５０ｎｍの金属粒子を含んだ液体を塗布する工程と、
    塗布後に加熱して前記Ａｕ、またはＡｕ合金を電極上に前記金属粒子の凝集領域を形成する工程と、
    加熱後に冷却して前記金属粒子の凝集領域上に電子部品を搭載し、その後５０〜３００℃で再度加熱して前記金属粒子と前記電子部品を接合させ、前記基板上の電極と前記電子部品とを電気的に接続する工程と、からなることを特徴とする電子部品の実装方法。
  12. 請求項１１において、前記撥水層は、非晶質含フッ素重合体からなり、かつ、非晶質含フッ素重合体が、分子内にパーフルオロポリエーテル鎖と、アルコキシシラン残基を有するか、あるいは、フルオロアルキル鎖とアルコキシシラン残基を有する電子部品の実装方法。
  13. 請求項１１において、前記撥水層は、非晶質含フッ素重合体からなり、かつ、非晶質含フッ素重合体が、分子内にパーフルオロポリエーテル鎖と、アルコキシシラン残基を有するか、あるいは、フルオロアルキル鎖とアルコキシシラン残基を有する電子部品の実装方法。
  14. 基板の一表面側に凹部を設けるとともに、前記凹部の底面に平均粒径が１〜５０ｎｍで、かつ、Ａｕ，Ａｕ合金，Ａｇ，Ａｇ合金から選択される少なくとも１種類の微粒子で構成された金属層を形成し、前記金属層を介して電子部品の一方の面側に設けた端子と接続することを特徴とする電子部品の実装方法。
  15. 基板に形成された電極と、電極が形成された電子部品とが、少なくとも一種類の金属粒子が凝集した金属層により接合されていることを特徴とする半導体モジュール。
  16. 基板に形成された電極と、電極が形成された電子部品とが、Ａｕ、またはＡｇから選択される少なくとも１種類の金属で構成され、平均粒径１〜５０ｎｍの粒子で形成された金属層を介して接合されたことを特徴とする半導体モジュール。
  17. 基板に形成された第一の電極と、半導体素子の電極が形成された領域上に設けられた第二電極とを有し、前記第一の電極と前記第二の電極とが、Ａｕ、またはＡｇから選択される少なくとも一種類の金属の粒子が凝集した金属層により接合されていることを特徴とする半導体モジュール。
  18. 複数の半導体素子が第一の接続材を介して電極が形成された基板に接続され、該基板が外部実装基板に第二の接続材を介して接続された構造を有する半導体モジュールであって、前記第一の接続材が、Ａｕ、またはＡｇから選択される少なくとも一種類の金属の粒子が凝集した金属層であることを特徴とする半導体モジュール。
  19. 請求項１８において、前記第二の接続材がＳｎを主体とするろう材，鉛フリーはんだ材，Ａｕ、またはＡｇから選択される少なくとも一種類の金属の粒子が凝集した金属層のいずれかであることを特徴とする半導体モジュール。
  20. 複数の半導体素子が第一の接続材を介して電極が形成された基板に接続され、該基板が外部実装基板に第二の接続材を介して接続された構造を有する半導体モジュールであって、前記第二の接続材が、Ａｕ、またはＡｇから選択される少なくとも一種類の金属の粒子が凝集した金属層であることを特徴とする半導体モジュール。
  21. 請求項２０において、前記第一の接続材がＳｎを主体とするろう材，鉛フリーはんだ材のいずれかであることを特徴とする半導体モジュール。
  22. 基板表面に形成した電極と、表面に電極が形成された電子部品が、Ａｕ、またはＡｇから選択される少なくとも１種類以上の金属であって、平均粒径１〜５０ｎｍの金属粒子と１〜１００μｍの金属粒子で構成された層を介して接合されていることを特徴とする半導体装置。
  23. 請求項２２において、前記平均粒径が１〜１００μｍの金属粒子がニッケル粒子表面にＡｕまたはＡｕ合金の層を形成してなることを特徴とする半導体装置。
  24. 請求項２２において、前記平均粒径が１〜１００μｍの粒子表面に平均粒径１〜５０
    ｎｍの微粒子が結合してなることを特徴とする半導体装置。

JP2004190639A 2003-10-09 2004-06-29 電子部品の実装方法，半導体モジュール及び半導体装置 Expired - Fee Related JP4412072B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004190639A JP4412072B2 (ja) 2003-10-09 2004-06-29 電子部品の実装方法，半導体モジュール及び半導体装置
US10/996,038 US7393771B2 (en) 2004-06-29 2004-11-24 Method for mounting an electronic part on a substrate using a liquid containing metal particles
CN2004100978824A CN1717156B (zh) 2004-06-29 2004-11-30 电子部件的安装方法、半导体模块及半导体器件
US11/735,627 US20070216012A1 (en) 2004-06-29 2007-04-16 Method for mounting an electronic part on a substrate using a liquid containing metal particles

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003350754 2003-10-09
JP2004190639A JP4412072B2 (ja) 2003-10-09 2004-06-29 電子部品の実装方法，半導体モジュール及び半導体装置

Publications (2)

Publication Number Publication Date
JP2005136375A true JP2005136375A (ja) 2005-05-26
JP4412072B2 JP4412072B2 (ja) 2010-02-10

Family

ID=34656053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004190639A Expired - Fee Related JP4412072B2 (ja) 2003-10-09 2004-06-29 電子部品の実装方法，半導体モジュール及び半導体装置

Country Status (1)

Country Link
JP (1) JP4412072B2 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009035882A1 (en) * 2007-09-11 2009-03-19 Intel Corporation (A Corporation Of Delaware) Methods of forming nano-coatings for improved adhesion between first level interconnects and epoxy under-fills in microelectronic packages and structures formed thereby
US7528485B2 (en) 2004-07-29 2009-05-05 Hitachi, Ltd. Semiconductor device, power converter device using it, and hybrid vehicle using the power converter device
JP2009302511A (ja) * 2008-05-12 2009-12-24 Tanaka Holdings Kk バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法
EP2179443A1 (de) * 2007-08-09 2010-04-28 Robert Bosch GmbH Baugruppe sowie herstellung einer baugruppe
JP2010135729A (ja) * 2008-05-21 2010-06-17 Kyocera Corp 発光素子搭載用基板および発光装置
US7955411B2 (en) 2006-12-28 2011-06-07 Hitachi, Ltd. Low temperature bonding material comprising metal particles and bonding method
JP2012515266A (ja) * 2009-01-14 2012-07-05 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 焼結材料、焼結接合部並びに焼結接合部の製造方法
JP2013077745A (ja) * 2011-09-30 2013-04-25 Rohm Co Ltd 半導体装置およびその製造方法
US8513534B2 (en) 2008-03-31 2013-08-20 Hitachi, Ltd. Semiconductor device and bonding material
US9355987B2 (en) 2012-08-17 2016-05-31 Fuji Electric Co., Ltd. Electronic component and manufacturing method for electronic component
JP2016178334A (ja) * 2016-06-09 2016-10-06 ローム株式会社 半導体装置およびその製造方法
US9627342B2 (en) 2011-03-10 2017-04-18 Fuji Electric Co., Ltd. Electronic component and method of manufacturing electronic component
KR101929750B1 (ko) * 2016-12-22 2018-12-18 서울과학기술대학교 산학협력단 고온용 접합 페이스트 및 인 시츄 미세 은 범프 형성을 이용한 접합 방법
KR20200075944A (ko) * 2018-12-17 2020-06-29 주식회사 경동원 전력반도체 접합용 소결 페이스트 조성물

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7528485B2 (en) 2004-07-29 2009-05-05 Hitachi, Ltd. Semiconductor device, power converter device using it, and hybrid vehicle using the power converter device
US8821676B2 (en) 2006-12-28 2014-09-02 Hitachi, Ltd. Low temperature bonding material comprising coated metal nanoparticles, and bonding method
US7955411B2 (en) 2006-12-28 2011-06-07 Hitachi, Ltd. Low temperature bonding material comprising metal particles and bonding method
US9233436B2 (en) 2007-08-09 2016-01-12 Robert Bosch Gmbh Assembly and production of an assembly
EP2179443A1 (de) * 2007-08-09 2010-04-28 Robert Bosch GmbH Baugruppe sowie herstellung einer baugruppe
US8552306B2 (en) 2007-08-09 2013-10-08 Robert Bosch Gmbh Assembly and production of an assembly
JP2010536168A (ja) * 2007-08-09 2010-11-25 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング コンポーネント並びに該コンポーネント製造方法
WO2009035882A1 (en) * 2007-09-11 2009-03-19 Intel Corporation (A Corporation Of Delaware) Methods of forming nano-coatings for improved adhesion between first level interconnects and epoxy under-fills in microelectronic packages and structures formed thereby
US8513534B2 (en) 2008-03-31 2013-08-20 Hitachi, Ltd. Semiconductor device and bonding material
JP2009302511A (ja) * 2008-05-12 2009-12-24 Tanaka Holdings Kk バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法
US8492894B2 (en) 2008-05-12 2013-07-23 Tanaka Kikinzoku Kogyo K.K. Bump, method for forming the bump, and method for mounting substrate having the bump thereon
JP2010135729A (ja) * 2008-05-21 2010-06-17 Kyocera Corp 発光素子搭載用基板および発光装置
JP2012515266A (ja) * 2009-01-14 2012-07-05 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 焼結材料、焼結接合部並びに焼結接合部の製造方法
US8962471B2 (en) 2009-03-06 2015-02-24 Tanaka Kikinzoku Kogyo K.K. Bump, method for forming the bump, and method for mounting substrate having the bump thereon
WO2010101236A1 (ja) * 2009-03-06 2010-09-10 田中貴金属工業株式会社 バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法
KR20110132428A (ko) * 2009-03-06 2011-12-07 다나카 기킨조쿠 고교 가부시키가이샤 범프, 그 범프의 형성방법 및 그 범프가 형성된 기판의 실장방법
KR101650219B1 (ko) * 2009-03-06 2016-08-30 다나카 기킨조쿠 고교 가부시키가이샤 범프, 그 범프의 형성방법 및 그 범프가 형성된 기판의 실장방법
US9627342B2 (en) 2011-03-10 2017-04-18 Fuji Electric Co., Ltd. Electronic component and method of manufacturing electronic component
JP2013077745A (ja) * 2011-09-30 2013-04-25 Rohm Co Ltd 半導体装置およびその製造方法
US9355987B2 (en) 2012-08-17 2016-05-31 Fuji Electric Co., Ltd. Electronic component and manufacturing method for electronic component
JP2016178334A (ja) * 2016-06-09 2016-10-06 ローム株式会社 半導体装置およびその製造方法
KR101929750B1 (ko) * 2016-12-22 2018-12-18 서울과학기술대학교 산학협력단 고온용 접합 페이스트 및 인 시츄 미세 은 범프 형성을 이용한 접합 방법
KR20200075944A (ko) * 2018-12-17 2020-06-29 주식회사 경동원 전력반도체 접합용 소결 페이스트 조성물
KR102243472B1 (ko) 2018-12-17 2021-04-26 주식회사 경동원 전력반도체 접합용 소결 페이스트 조성물

Also Published As

Publication number Publication date
JP4412072B2 (ja) 2010-02-10

Similar Documents

Publication Publication Date Title
US7393771B2 (en) Method for mounting an electronic part on a substrate using a liquid containing metal particles
JP6632686B2 (ja) 半導体装置および半導体装置の製造方法
JP4609296B2 (ja) 高温半田及び高温半田ペースト材、及びそれを用いたパワー半導体装置
US7268426B2 (en) High-frequency chip packages
JP4412072B2 (ja) 電子部品の実装方法，半導体モジュール及び半導体装置
JP2009513026A (ja) 半導体構造及び組み立て方法
US8860196B2 (en) Semiconductor package and method of fabricating the same
US20240170439A1 (en) Power module, power supply circuit, and chip
US20140063757A1 (en) Joint structure of package members, method for joining same, and package
JP2006303400A (ja) 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造
CN100562999C (zh) 电路模块
KR20030021895A (ko) 열 방출판이 부착된 플립칩 패키지 제조 방법
US11688673B2 (en) Integrated passive device (IPD) components and a package and processes implementing the same
US20120018892A1 (en) Semiconductor device with inductor and flip-chip
JP6835646B2 (ja) 電子装置およびその製造方法
US20230197597A1 (en) Configurable metal - insulator - metal capacitor and devices and processes implementing the same
JP2003229521A (ja) 半導体モジュール及びその製造方法
JP2006049602A (ja) 半導体装置およびその製造方法
US20220310409A1 (en) Method to connect power terminal to substrate within semiconductor package
US20230197698A1 (en) Multi-typed integrated passive device (ipd) components and devices and processes implementing the same
US20240105570A1 (en) Transistor package and process of implementing the transistor package
JP2003197825A (ja) 半導体装置及びその製造方法
JPWO2006001087A1 (ja) 半導体装置
JPH11135532A (ja) 半導体チップ及び半導体装置
JP2023524975A (ja) チャンネル形成ダイアタッチ材料を用いたパッケージトランジスタおよびその実装プロセス

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060427

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091027

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091109

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131127

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees