JP2023524975A - チャンネル形成ダイアタッチ材料を用いたパッケージトランジスタおよびその実装プロセス - Google Patents

チャンネル形成ダイアタッチ材料を用いたパッケージトランジスタおよびその実装プロセス Download PDF

Info

Publication number
JP2023524975A
JP2023524975A JP2022567267A JP2022567267A JP2023524975A JP 2023524975 A JP2023524975 A JP 2023524975A JP 2022567267 A JP2022567267 A JP 2022567267A JP 2022567267 A JP2022567267 A JP 2022567267A JP 2023524975 A JP2023524975 A JP 2023524975A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
die attach
channel
attach material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022567267A
Other languages
English (en)
Inventor
ミッチ フラワーズ
アーウィン コーエン
アレクサンダー コンポッシュ
ラリー クリストファー ウォール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Wolfspeed Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/868,639 external-priority patent/US11424177B2/en
Application filed by Wolfspeed Inc filed Critical Wolfspeed Inc
Publication of JP2023524975A publication Critical patent/JP2023524975A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3001—Structure
    • H01L2224/3003—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3005—Shape
    • H01L2224/30051—Layer connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3301—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3305—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Die Bonding (AREA)

Abstract

パッケージは、少なくとも１つのアクティブエリアおよび少なくとも１つの副デバイスエリアを含む回路と、回路を支持するように構成された支持部と、ダイアタッチ材料と、を備える。回路は、ダイアタッチ材料を用いて支持部に搭載されており、ダイアタッチ材料は、当該ダイアタッチ材料の硬化中に生成されたガスの当該ダイアタッチ材料からの放出を可能にするように構成された少なくとも１つのチャンネルを備える。

Description

関連出願の相互参照
本願は、２０２０年５月７日に出願された米国特許出願第１６／８６８，６３９号の一部継続出願であり、そのすべての内容を本明細書に援用する。また、本願は、２０２０年７月２３日に出願された米国仮特許出願第６３／０５５，５４１号の利益を主張するものであり、そのすべての内容を一切漏れなく本明細書に援用する。
本開示は、少なくとも１つのチャンネルを備えた半導体ダイアタッチ材料に関する。本開示はさらに、メッシュ構成等の複数のチャンネルもしくは溝、交差したチャンネルもしくは溝、ならびに／または異なる形状のチャンネルもしくは溝を無制限に含む少なくとも１つのチャンネルを備えたダイアタッチ材料を有するＩＩＩ族窒化物系ダイ等の半導体ダイを有する無線周波数（ＲＦ）パッケージに関する。
低コストパッケージングにおいてＡｕＳｎ（金スズはんだ）に代わる最新の主要なダイアタッチ材料の１つとして、銀焼結ダイアタッチ材料と称するものがある。これらの材料は、バルク質量の７５～９０％が小さな銀粒子から、その他が揮発性有機物から成る。これらの材料は、ニードルからの吐出、スクリーン印刷、またはインクジェットによる吐出がなされる。ダイアタッチ材料は、当該材料を通した高出力放熱と、ダイが内部に取り付けられたパッケージへの強力な機械的結合とのための高熱伝導経路を提供する。材料は、リードフレームもしくはサブマウント等の支持部への吐出もしくはスクリーン印刷ならびに上部へのダイの載置の後、硬化および固化が施される。このように金属粒子ならびにプラスチック、ポリマー、もしくは樹脂等の揮発性有機物で構成されたダイアタッチ材料の硬化においては、揮発性有機物がガス抜けする。すなわち、固化時にダイアタッチ材料中で不変となる気泡を生じる。ＩＩＩ族窒化物系マイクロ波モノリシック集積回路または大面積ＩＩＩ族窒化物系ＧａＮ ＨＥＭＴ等の大面積半導体ダイ上の高出力放熱用途の場合、硬化または取り付けプロセスにおいて形成されるボイドは、半導体ダイのトランジスタ部の下側に位置して、トランジスタからの熱伝導を阻害する可能性がある。生成ガスの位置は部分的にランダムであり、一般的に焼結材料は粘性であるため、ボイドの凝集も、完全固化前に材料の縁部に「退避」するボイド気泡も、ほとんど存在しない。一般的には、ＭＭＩＣのように半導体ダイが大型化するほど、半導体ダイの中心エリアに見られるボイドの濃度が高くなるため、重要なアクティブトランジスタエリアの下側にボイドが生じる可能性が高くなる。
ＭＭＩＣ等のＩＩＩ族窒化物系ダイを支持構造（金属リードフレーム、金属フランジ、または他の好適なサブマウントもしくは支持構造等）に取り付けることは、パッケージングプロセスの一部である。パッケージは、ダイ上またはダイ周囲に形成された保護材料を含むことが多く、この保護材料は、ダイおよび／または支持構造のさまざまな部分に付着する。ただし、保護材料は、ダイおよび／または支持構造のさまざまな部分に確実には付着しない場合があり、パッケージの不具合の原因となり得る。特に、プラスチック、合成材料、または他の好適な材料等の保護パッケージング材料は、支持部のさまざまな金属部に確実には付着しない場合がある。
したがって、半導体ダイのダイアタッチ材料におけるボイドの形成を制限する装置およびプロセスが求められている。また、半導体ダイのパッケージの保護材料の付着を改善する装置およびプロセスが求められている。
本開示の一態様は、半導体ダイと、支持部と、少なくとも１つのチャンネルを備えたダイアタッチ材料であり、少なくとも１つのチャンネルの少なくとも一部が半導体ダイと支持部との間に配置され、半導体ダイの支持部への取り付け時に生成されたガスが当該ダイアタッチ材料から放出され得る、ダイアタッチ材料と、を備えた半導体装置を含む。
本開示の一態様は、半導体ダイを用意することと、支持部を用意することと、少なくとも１つのチャンネルを備えたダイアタッチ材料を形成することであり、少なくとも１つのチャンネルの少なくとも一部が半導体ダイと支持部との間に配置され、半導体ダイの支持部への取り付け時に生成されたガスが当該ダイアタッチ材料から放出され得る、ことと、を含む半導体装置実装プロセスを含む。
本開示の一態様は、少なくとも１つの副デバイスエリアを含む半導体ダイと、支持部と、少なくとも１つのチャンネルを備えたダイアタッチ材料であり、少なくとも１つのチャンネルの少なくとも一部が半導体ダイの少なくとも１つの副デバイスエリアと支持部との間に配置され、半導体ダイの支持部への取り付け時に生成されたガスが当該ダイアタッチ材料から放出され得る、ダイアタッチ材料と、を備えた半導体装置を含む。
本開示の一態様は、半導体ダイと、支持部と、少なくとも１つのチャンネルを備えたダイアタッチ材料と、少なくとも半導体ダイを囲み、少なくとも一部がダイアタッチ材料に取り付けられたオーバーモールド構成と、を備えた半導体装置を含む。
本開示の付加的な特徴、利点、および態様については、以下の詳細な説明、図面、および特許請求の範囲の検討により規定または明確化され得る。さらに、上記本開示の概要および以下の詳細な説明は例示であって、特許請求の範囲に係る本開示の範囲を制限することなく、別途説明の提供の意図が了解されるものとする。
本開示のより深い理解のために含まれる添付の図面は、本明細書に組み込まれるとともにその一部を構成しており、本開示の態様を示すとともに、詳細な説明と併せて、本開示の原理の説明に役立つ。本開示およびそれを実施し得るさまざまな方法の基本的理解に必要となり得る以上に、本開示の構造的詳細を詳しく示す試みは行っていない。
本開示に係る、パッケージの斜視図である。 図１に係る、パッケージの部分上面図である。 図２の線ＩＩＩ－ＩＩＩに沿ったパッケージの部分断面図である。 図３Ａの別の態様の部分断面図である。 図３Ａの部分図である。 本開示に係る、ダイアタッチ材料の例示的なレイアウトを示した図である。 本開示に係る、ダイアタッチ材料のチャンネルの種々例示的な寸法を示した図である。 本開示に係る、ダイアタッチ材料の例示的なレイアウトを示した図である。 本開示に係る、ダイアタッチ材料の例示的なレイアウトを示した図である。 本開示に係る、ダイアタッチ材料の例示的なレイアウトを示した図である。 本開示に係る、ダイアタッチ材料の例示的なレイアウトを示した図である。 図１に係る、パッケージの部分上面図である。 図１１に係る、パッケージの部分上面図である。 図１１に係る、パッケージの部分上面図である。 図１３に係る、パッケージの部分上面図である。 図１４の線ＸＶ－ＸＶに沿ったパッケージの部分断面図である。 図１５Ａの別の態様の部分断面図である。 図１１に係る、パッケージの部分上面図である。 本開示に係る、ダイアタッチ材料のチャンネルの種々例示的な寸法を示した図である。 図１４の線ＸＶ－ＸＶに沿ったパッケージの部分断面図である。 図１１に係る、パッケージの部分上面図である。 図１１に係る、パッケージの部分上面図である。 本開示に係る、パッケージを構成するプロセスを示した図である。 図１に係る、パッケージの例示的な一実施態様の上面図である。 図２２のトランジスタアンプのユニットセルトランジスタの部分集合の拡大模式図である。 図２３の線ＸＸＩＶ－ＸＸＩＶに沿った模式断面図である。 本開示に係る、パッケージの部分上面図である。
本開示の態様ならびにそのさまざまな特徴および有利な詳細について、添付の図面に記載および／または図示するとともに以下の説明において詳述する非限定的な態様および例を参照しつつ、より詳しく説明する。図面に示す特徴は必ずしも原寸に比例しておらず、本明細書における明示がなくとも、当業者による認識の通り、ある態様の特徴が他の態様にも採用可能であることに留意するものとする。本開示の態様が無用に不明瞭となることがないように、周知の構成要素および処理技術の説明は省略する場合がある。本明細書に使用の例は、本開示を実施し得る方法の理解を容易にすること、および、当業者が本開示の態様を実施可能となるようにすることを意図しているに過ぎない。したがって、本明細書の例および態様は、本開示の範囲を制限するものと解釈すべきではなく、その範囲は、添付の特許請求の範囲および適用法によってのみ規定される。さらに、複数の図面および開示の種々実施形態の全体を通して、同じ参照番号は類似の部分を表すことに留意されたい。
本明細書において、第１（ｆｉｒｓｔ）、第２（ｓｅｃｏｎｄ）等の用語は、さまざまな要素を表すために使用し得るが、これらの要素がこれらの用語によって制限されるべきではないことが了解される。これらの用語は、ある要素を別の要素から区別するために使用しているに過ぎない。たとえば、本開示の範囲から逸脱することなく、第１の要素を第２の要素と称することも可能であるし、同様に、第２の要素を第１の要素と称することも可能である。本明細書における使用の通り、用語「および／または（ａｎｄ／ｏｒ）」は、関連する一覧項目のうちの１つまたは複数のありとあらゆる組み合わせを含む。
層、領域、または基板等の要素が別の要素の「上」に存在するという言及または別の要素の「上」に延びるという言及の場合、当該要素は、別の要素上に直接存在すること、または、別の要素上に直接延びることも可能であるし、介在要素が存在していてもよいことが了解される。これに対して、要素が別の要素の「上に直接」存在するという言及または別の要素の「上に直接」延びるという言及の場合は、介在要素が存在しない。同様に、層、領域、または基板等の要素が別の要素の「上方」に存在するという言及または別の要素の「上方」に延びるという言及の場合、当該要素は、別の要素の上方に直接存在すること、または、別の要素の上方に直接延びることも可能であるし、介在要素が存在していてもよいことが了解される。これに対して、要素が別の要素の「上方に直接」存在するという言及または別の要素の「上方に直接」延びるという言及の場合は、介在要素が存在しない。また、要素が別の要素に「接続」または「結合」されるという言及の場合、当該要素は、別の要素に直接接続または結合することも可能であるし、介在要素が存在していてもよいことが了解される。これに対して、要素が別の要素に「直接接続」または「直接結合」されるという言及の場合は、介在要素が存在しない。
本明細書において、「下方（ｂｅｌｏｗ）」、「上方（ａｂｏｖｅ）」、「上側（ｕｐｐｅｒ）」、「下側（ｌｏｗｅｒ）」、「水平（ｈｏｒｉｚｏｎｔａｌ）」、または「垂直（ｖｅｒｔｉｃａｌ）」等の相対的な用語は、図面に示すように、ある要素、層、または領域の別の要素、層、または領域に対する関係を表すために使用し得る。これらの用語および上述の用語は、図面に示す配向のほか、装置のさまざまな配向を含む意図があることが了解される。
本明細書に使用の専門用語は、特定の態様を表すことを目的としているに過ぎず、本開示を制限する意図はない。本明細書における使用の通り、単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、文脈上の別段の明示がない限り、複数形も同様に含む意図がある。本明細書における使用の場合、用語「備える（ｃｏｍｐｒｉｓｅ、ｃｏｍｐｒｉｓｉｎｇ）」および／または「含む（ｉｎｃｌｕｄｅ、ｉｎｃｌｕｄｉｎｇ）」は、言及される特徴、整数、ステップ、動作、要素、および／または構成要素の存在を表すが、１つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、および／またはこれらの群の存在または追加を排除するものではない。
別段の定義のない限り、本明細書に使用のすべての用語（技術用語および科学的用語を含む）は、本開示が属する技術分野の当業者が一般的に理解するのと同じ意味を有する。本明細書に使用の用語は、本明細書および関連する技術の背景におけるそれぞれの意味と整合する意味を有するものと解釈すべきであり、本明細書において明確な定義のない限り、理想的または過度に形式的な意味では解釈されないことがさらに了解される。
本開示の態様は、銀焼結ダイアタッチ材料を利用した低コストパッケージングに利用可能である。この材料は、たとえばバルク質量の７５～９０％の小さな銀粒子と、その他の揮発性有機物と、を含み得る。これらの材料は、ニードルからの吐出、スクリーン印刷、インクジェットによる吐出、および／または類似方法が可能である。ダイアタッチ材料は、当該材料を通した高出力放熱のための高い熱伝導経路と、ダイが内部に取り付けられたパッケージへの強力な機械的結合と、を提供し得る。材料は、リードフレーム、サブマウント、および／もしくは類似部等の支持部への吐出、スクリーン印刷、および／もしくは類似方法ならびに上部へのダイの載置の後、硬化および固化が施される。このように金属粒子ならびにプラスチック、ポリマー、もしくは樹脂等の揮発性有機物で構成されたダイアタッチ材料の硬化においては、揮発性有機物がガス抜けして、固化時にダイアタッチ材料中で不変となり得る気泡を生じる場合がある。
ＩＩＩ族窒化物系マイクロ波モノリシック集積回路または大面積ＩＩＩ族窒化物系ＧａＮ ＨＥＭＴ等の大面積半導体ダイ上の高出力放熱用途の場合、本開示は少なくとも、硬化または取り付けプロセスにおいて形成され、半導体ダイのトランジスタ部の下側に位置して、トランジスタからの熱伝導を阻害するボイドの削減を保証する多くの構成およびプロセスを提供する。生成ガスの位置は部分的にランダムであり、一般的に焼結材料は粘性であるため、本開示では、完全固化前の材料の縁部への気泡の「退避」を促す実施態様を利用する。一般的には、ＭＭＩＣのように半導体ダイが大型化するほど、本開示の種々態様がより有益となって、重要なアクティブトランジスタエリアとなり得る半導体ダイの中心エリアに見られるボイドの削減および／または除去が可能となる。
特定の実施形態において、ダイアタッチ材料は、焼結ダイアタッチ材料等の有機材料に金属粒子を含む。特定の実施形態において、焼結ダイアタッチ材料は、銀焼結ダイアタッチ材料または銅焼結ダイアタッチ材料である。この材料は、バルク質量の大部分の小さな銀粒子と、その他の揮発性有機物と、を含み得る。これらの材料は、ニードルからの吐出、スクリーン印刷、インクジェットによる吐出、および／または類似方法が可能である。ダイアタッチ材料は、当該ダイアタッチ材料を通した高出力放熱のための高い熱伝導経路と、ダイが内部に取り付けられたパッケージへの強力な機械的結合と、を提供する。
ダイアタッチ材料は、基板もしくはリードフレームへの吐出もしくはスクリーン印刷ならびに上部へのダイの載置の後、硬化および固化が施される。硬化中には、ダイアタッチ材料の揮発性有機物がガス抜けする。特に、揮発性有機物は、固化時にダイアタッチ材料中で不変となる形状の小さな気泡を生じる。モノリシック集積回路、モノリシックマイクロ波集積回路（ＭＭＩＣ）、マルチセルトランジスタ集積回路、電界効果トランジスタ（ＦＥＴ）のアレイを有する集積回路、マルチトランジスタ集積回路、マルチサーキット集積回路、マルチユニット集積回路、マルチエリア集積回路、マルチアクティブエリア集積回路、化合物半導体装置、高出力化合物半導体装置、高周波化合物半導体装置、および／または類似回路等の大面積集積回路上の高出力放熱用途の場合は、硬化中に形成されるボイドが集積回路のトランジスタ部等のアクティブ部の下側に形成されないことが重要である。同様に、個別デバイス、個別トランジスタ、大型フォームファクタ個別トランジスタ、大型フォームファクタ個別デバイス、マルチエリア個別デバイス、および／または類似物の場合も、硬化中に形成されるボイドが個別デバイスのトランジスタ部等のアクティブ部の下側に形成されないことが重要である。これは、トランジスタを実装したエリア等のアクティブエリアからの熱伝達をボイドが阻害するためである。一般的に、生成ガスの位置は部分的にランダムであり、焼結材料は一般的に高粘性であるため、硬化中には、ボイドの凝集も、完全固化前にダイ材料の縁部に「退避」するボイド気泡も、ほとんど存在しない。一般的には、集積回路が大型化するほど、ボイドの密度が高くなる。さらには、集積回路の中心エリアに高密度のボイドが見られる。このようなボイドは、ｘ線によって判定可能である。
態様において、本開示は、アクティブトランジスタ等のアクティブエリアの近傍ではあるがその直下ではないエリアへのガス抜けボイドの退避を可能にする意図的に構成されたチャンネル（たとえば、スクリーン印刷ステンシルを利用して構成されたチャンネル）に関する。銀焼結材料等の焼結材料は、従来のはんだとかなり異なる挙動を示すことに留意されたい。したがって、焼結ダイアタッチ材料を用いた本開示に記載のチャンネル形成ボイド削減技術の適用によれば、冷却性および／または堅牢性の改善という予想外の結果がもたらされる。さらに、焼結ダイアタッチ材料を用いたＧａＮまたはその合金系ＨＥＭＴおよびＭＭＩＣ等のＩＩＩ族窒化物半導体ダイに対して、本開示に記載のチャンネル形成ボイド削減技術の適用によれば、冷却性および／または堅牢性の改善という予想外の結果がもたらされる。さらに、焼結ダイアタッチ材料を用いた個別デバイス、個別トランジスタ、大型フォームファクタ個別トランジスタ、大型フォームファクタ個別デバイス、マルチエリア個別デバイス、および／または類似物に対して、本開示に記載のチャンネル形成ボイド削減技術の適用によれば、冷却性および／または堅牢性の改善という予想外の結果がもたらされる。特に、本出願人は、ボイドを削減する多くの異なるプロセスをテストして、本開示のチャンネル形成手法が最良の結果を提示・提供することが分かった。
当業界において、個別トランジスタの取り付けには主として、銀焼結ダイアタッチ材料が使用されている。一般的に、個別トランジスタは、細長いフォームファクタ（たとえば、０．６ｍｍ未満の経路）を有し、一般的には自由縁部へのボイドの退避が可能であるため、同じようなボイドの問題を生じない。当業界は、高出力化および高集積化を伴うダイの大型化、特に、よりＭＭＩＣベースの実装へと進んでいるため、不可避のガス抜けによるダイアタッチのボイド形成の問題が大きくなっている。この問題に対処する１つの方法として、製造時にすべてのデバイスを「スクリーニング」手順としてＸ線検査し、アクティブトランジスタエリアの直下に相当なボイドが形成されたデバイスを廃棄することが考えられる。開示の技術によれば、「スクリーニング」が不要となるように、アクティブトランジスタエリアの下側のボイド形成をほぼゼロに削減可能である。したがって、本開示が示す技術は、現在および将来の低コストの高出力ＧａＮ ＭＭＩＣベースソリューションに向けた技術を実施可能な用途のほか、歩留まり向上の利点も兼ね備える。また、本開示の技術では、製造に追加となる付加的な処理またはスクリーニングステップがほとんどないか、または、まったくない。一般的により大きなＭＭＩＣの背景において明らかに有利となることであるが、本発明は、ＩＩＩ族窒化物系ＨＥＭＴおよびそのパッケージング等、個別トランジスタのダイアタッチを改善することも可能である。特に、本発明は、個別デバイス、個別トランジスタ、大型フォームファクタ個別トランジスタ、大型フォームファクタ個別デバイス、マルチエリア個別デバイス、および／または類似物のダイアタッチを改善することも可能である。
本技術には、多くの潜在的な実施形態が存在する。この点、本開示は、銀焼結ダイアタッチ材料を利用したプロセスおよび装置を記載する。ただし、本開示のプロセスおよび装置は、現在開発中の銅焼結材料等、将来のダイアタッチ材料にも適用可能となり得る。さらに、本開示は、多くの潜在的なチャンネル位置を示す。ただし、本開示は、これらの潜在的な位置に限定されず、チャンネルの設置および／または配置が可能な場所に関して、任意数の潜在的な実施形態が考えられる。ＭＭＩＣ等のモノリシック集積回路を利用した特定の態様においては、トランジスタエリア等のアクティブエリアの細長部と、パッシブエリアと総称する抵抗器、キャパシタ、インダクタ、および／または類似コンポーネント等の整合コンポーネントの拡幅部と、が存在し得る。特定の態様において、本開示では、アクティブエリア近傍のパッシブエリアの下側に細長いチャンネルを配置することを考える。本開示のいくつかの態様においては、何らかのアクティブエリアの片側への単一チャンネルの配置、アクティブエリアの両側へのチャンネルの配置、および／または類似構成が可能である。本開示の種々態様において、チャンネルは、直線である必要はない。特に、チャンネルは、目標とするボイドの削減および影響を受けやすいエリアの回避のため、角度付き、湾曲、および／または類似構成が可能である。
また、本開示では、ダイアタッチ材料の適用によって、スクリーン印刷によりチャンネルを形成することを考える。ただし、チャンネルを有するダイアタッチ材料は、ニードル吐出、ジェット吐出等、他のダイアタッチ適用方法を用いて実装することも可能である。本出願人は、本開示のプロセスおよび装置を実施して、多くの有益な用途を見出した。たとえば、本開示のプロセスおよび装置は、焼結ダイアタッチ材料により、ＧａＮ－ｏｎ－ＳｉＣ（炭化ケイ素）において実施されている。ただし、焼結ダイアタッチ材料の利用により、ＧａＮ－ｏｎ－Ｓｉ、ＬＤＭＯＳ（横方向拡散金属酸化物半導体）、および／または類似物に対して、同様の有益な用途を実現可能と考えられる。特に、本出願人は、特に高出力の用途が本開示のプロセスの恩恵を受け得ることに言及している。たとえば、本出願人は、ＭＭＩＣまたは上述の技術を利用して構成されたその他任意の開示の装置タイプについて、本開示のプロセスの利用を考える。また、本出願人は、ＭＭＩＣダイアタッチ等のさまざまな用途に対して、ガス抜けチャンネルを含む焼結ダイアタッチ材料をスクリーン印刷するためのカスタムステンシルが非常に安価であることに言及している。
本開示の用途は、焼結銀、焼結銅、および／または類似材料等の焼結ダイアタッチ材料に関するものであってもよい。ガスボイドの生成をなくすことはほとんどできないと予想される。この点、本開示は、これらのボイドの退避経路または所定の集合エリアによって、ＭＭＩＣダイ、マルチセルトランジスタ集積回路ダイ、電界効果トランジスタ（ＦＥＴ）のアレイを有する集積回路のダイ、マルチトランジスタ集積回路のダイ、マルチサーキット集積回路のダイ、マルチユニット集積回路のダイ、マルチエリア集積回路のダイ、マルチアクティブエリア集積回路のダイ、化合物半導体装置、高出力化合物半導体装置、高周波化合物半導体装置、および／または類似物のトランジスタエリア等の高温アクティブエリアの直下における形成および封入を防止可能なプロセスを提供する。また、本開示は、個別デバイス、個別トランジスタ、大型フォームファクタ個別トランジスタ、大型フォームファクタ個別デバイス、マルチエリア個別デバイス、および／または類似物にも適用可能である。ただし、本開示のプロセスは、ＭＭＩＣ等の集積回路のダイアタッチにおいて、特に有益である。これらは、はるかに大きなエリアを利用するとともに、広大なパッシブエリアを含むためである。
図１は、本開示に係る、パッケージの斜視図である。
図２は、図１に係る、パッケージの部分上面図である。
図３Ａは、図２の線ＩＩＩ－ＩＩＩに沿ったパッケージの部分断面図である。
特に、図１、図２、および図３Ａは、本明細書に記載の通り、１つまたは複数の任意の特徴、構成要素、構成等を含み得るパッケージ１００の例示的な一実施態様を示している。特に、図１、図２、および図３Ａは、本明細書に記載の通り、パワーパッケージ、パワーアンプパッケージ、マイクロ波パワーパッケージ、マイクロ波パワーアンプパッケージ、無線周波数（ＲＦ）パッケージ、ＲＦアンプパッケージ、ＲＦパワーアンプパッケージ、ＲＦパワートランジスタパッケージ、ＲＦパワーアンプトランジスタパッケージ、および／または類似物として実装可能なパッケージ１００を示している。図１を参照して、パッケージ１００は、１つまたは複数の入出力ピン１３４を具備していてもよい。
図２および図３Ａを参照して、パッケージ１００は、１つまたは複数のアクティブエリア４００を有する半導体ダイ２００を具備していてもよい。この点、図２および図３Ａに示すパッケージ１００は、１つまたは複数のアクティブエリア４００のうちの２つを示している。ただし、パッケージ１００は、任意数の１つまたは複数のアクティブエリア４００を含んでいてもよい。半導体ダイ２００は、１つもしくは複数の相互接続１２０、１つもしくは複数の相互接続１９０、ならびに／または他の接続を介して、１つまたは複数の入出力ピン１３４に結合されていてもよい。
１つもしくは複数の相互接続１２０ならびに／または１つもしくは複数の相互接続１９０は、１つまたは複数のワイヤ、リード、ビア、縁部めっき、回路トレース、トラック、ボールボンディング、ウェッジボンディング、コンプライアントボンディング、リボンボンディング、金属クリップアタッチ、および／または類似物を利用するようにしてもよい。一態様において、１つもしくは複数の相互接続１２０ならびに／または１つもしくは複数の相互接続１９０は、同じ種類の接続を利用するようにしてもよい。一態様において、１つもしくは複数の相互接続１２０ならびに／または１つもしくは複数の相互接続１９０は、異なる種類の接続を利用するようにしてもよい。
１つもしくは複数の相互接続１２０ならびに／または１つもしくは複数の相互接続１９０は、アルミニウム、銅、銀、金、および／または類似金属のうちの１つまたは複数を含むさまざまな金属材料を含んでいてもよい。一態様において、１つもしくは複数の相互接続１２０ならびに／または１つもしくは複数の相互接続１９０は、同じ種類の金属を利用するようにしてもよい。一態様において、１つもしくは複数の相互接続１２０ならびに／または１つもしくは複数の相互接続１９０は、異なる種類の金属を利用するようにしてもよい。
１つもしくは複数の相互接続１２０ならびに／または１つもしくは複数の相互接続１９０は、本明細書に記載の通り、接着剤、はんだ付け、焼結、共晶接合、熱圧縮接合、超音波接合／溶接、クリップコンポーネント、および／または類似物により接続されていてもよい。一態様において、これらの接続には、同じ種類の接続を利用するようにしてもよい。一態様において、これらの接続には、異なる種類の接続を利用するようにしてもよい。
１つまたは複数のアクティブエリア４００は、半導体ダイ２００内の任意の発熱エリアならびに／または熱流束、熱伝達、冷却、および／もしくは類似作用の恩恵を受け得る任意のエリアであってもよい。１つまたは複数のアクティブエリア４００は、１つもしくは複数のトランジスタが配置されたエリア、１つもしくは複数のトランジスタアンプが配置されたエリア、１つもしくは複数のトランスが配置されたエリア、１つもしくは複数の電圧レギュレータが配置されたエリア、発熱する１つもしくは複数のデバイスが配置されたエリア、低温動作の恩恵を受ける１つもしくは複数のデバイスが配置されたエリア、１つもしくは複数の半導体装置が配置されたエリア等、ならびに／またはこれらの組み合わせであってもよい。
１つまたは複数のアクティブエリア４００は、１つまたは複数の半導体装置が配置された如何なるエリアであってもよい。１つまたは複数の半導体装置は、広バンドギャップ半導体装置、超広帯域デバイス、ＧａＮ系デバイス、ＧａＮ－ｏｎ－ＳｉＣデバイス、ＧａＮ－ｏｎ－Ｓｉデバイス、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、金属酸化物電界効果トランジスタ（ＭＯＳＦＥＴ）、接合型電界効果トランジスタ（ＪＦＥＴ）、バイポーラ接合トランジスタ（ＢＪＴ）、横方向拡散金属酸化物半導体（ＬＤＭＯＳ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、広バンドギャップ（ＷＢＧ）半導体、電界効果トランジスタ（ＦＥＴ）等、ならびに／またはこれらの組み合わせであってもよい。
１つまたは複数の半導体装置は、アンプ、レーダアンプ、レーダコンポーネント、マイクロ波レーダアンプ、パワーモジュール、ゲートドライバ、汎用広帯域コンポーネント等のコンポーネント、電気通信コンポーネント、Ｌ帯コンポーネント、Ｓ帯コンポーネント、Ｘ帯コンポーネント、Ｃ帯コンポーネント、Ｋｕ帯コンポーネント、衛星通信コンポーネント、ドハティ構成、および／または類似物を実装していてもよい。Ｌ帯は、１～２ギガヘルツ（ＧＨｚ）の無線スペクトルのさまざまな周波数に対する電気電子技術者協会（ＩＥＥＥ）の指定である。Ｓ帯は、２～４ＧＨｚの周波数を網羅する電磁スペクトルのマイクロ波帯の一部に対するＩＥＥＥの指定である。Ｘ帯は、約７．０～１１．２ＧＨｚにおいて不確定的に設定された電磁スペクトルのマイクロ波無線領域の周波数帯に対する指定である。Ｃ帯は、５００～１０００ＭＨｚの無線周波数に付与された指定である。Ｋｕ帯は、１２～１８ＧＨｚのマイクロ波周波数範囲の電磁スペクトルの一部である。
半導体ダイ２００は、少なくとも１つの副デバイスエリア３００をさらに含んでいてもよい。少なくとも１つの副デバイスエリア３００は、パッシブエリアとして規定されていてもよい。少なくとも１つの副デバイスエリア３００は、本明細書に記載の通り、ＲＦデバイスとして実装されていてもよい。少なくとも１つの副デバイスエリア３００は、抵抗器、インダクタ、キャパシタ、金属酸化物シリコン（ＭＯＳ）キャパシタ、インピーダンス整合回路、整合回路、入力整合回路、出力整合回路、中間整合回路、高調波フィルタ、高調波終端部、カプラ、バラン、パワー結合器、パワー分配器、無線周波数（ＲＦ）回路、ラジアルスタブ回路、伝送線回路、基本周波数整合回路、ベースバンド終端回路、２次高調波終端回路、集積型パッシブデバイス（ＩＰＤ）、整合回路網、および／もしくは類似物、ならびに／またはこれらの組み合わせのうちの１つまたは複数を実装することにより、パッケージ１００に対する入力、出力、および／もしくは段階内機能、ならびに／または類似機能として、さまざまな機能的技術をサポートしていてもよい。
パッケージ１００は、支持部１０２を具備していてもよい。支持部１０２は、支持部、表面、パッケージ支持部、パッケージ面、パッケージ支持面、金属サブマウント、フランジ、金属フランジ、ヒートシンク、共通ソース支持部、共通ソース面、共通ソースパッケージ支持部、共通ソースパッケージ面、共通ソースパッケージ支持面、共通ソースフランジ、共通ソースヒートシンク、リードフレーム、金属リードフレーム、および／もしくは類似物、ならびに／またはこれらの組み合わせとして実装されていてもよい。支持部１０２は、金属材料、絶縁材料、誘電材料等、および／またはこれらの組み合わせを含んでいてもよい。支持部１０２は、半導体ダイ２００、１つもしくは複数のアクティブエリア４００、ならびに／または類似物を外側環境から隔離して保護するのと同時に、半導体ダイ２００、１つもしくは複数のアクティブエリア４００、少なくとも１つの副デバイスエリア３００、ならびに／または類似物により生成された熱を放散するようにしてもよい。
図３Ａを参照して、半導体ダイ２００は、ダイアタッチ材料１２４を用いて支持部１０２に搭載されていてもよい。ダイアタッチ材料１２４は、１つまたは複数のチャンネル１２２を具備していてもよい。特に、１つまたは複数のチャンネル１２２は、１つまたは複数のアクティブエリア４００に対して、Ｙ軸に沿う垂直方向下方に配置される一方、１つまたは複数のアクティブエリア４００の直接下方には配置されていなくてもよい。言い換えると、１つまたは複数のチャンネル１２２は、１つまたは複数のアクティブエリア４００に対して、Ｙ軸に沿う垂直方向下方に配置され、本明細書に別途記載の通り、Ｘ軸に沿ってアクティブエリア４００からオフセットしていてもよい。１つまたは複数の態様において、ダイアタッチ材料１２４は、半導体ダイ２００と電気的接続を形成していなくてもよい。より具体的に、ダイアタッチ材料１２４は、半導体ダイ２００の支持部１０２への取り付け用としてのみ利用されるようになっていてもよい。したがって、この点、半導体ダイ２００の底部は、如何なる電気接点も有さない。１つまたは複数の態様において、ダイアタッチ材料１２４は、半導体ダイ２００と単一の電気的接続を形成していてもよい。より具体的に、ダイアタッチ材料１２４は、半導体ダイ２００の支持部１０２への単一の電気接続として利用されるようになっていてもよい。したがって、この点、半導体ダイ２００の底部は、単一の電気接続を形成していてもよい。
１つまたは複数のチャンネル１２２は、少なくとも１つの副デバイスエリア３００の下側に配置されていてもよい。特定の態様において、１つまたは複数のチャンネル１２２は、Ｙ軸に沿って、少なくとも１つの副デバイスエリア３００の直接下側に配置されていてもよい。たとえば、１つまたは複数のチャンネル１２２は、Ｙ軸およびＸ軸に沿って、少なくとも１つの副デバイスエリア３００、フラックスパッド、および／または類似物の下側または直接下側に配置されていてもよい。
ダイアタッチ材料１２４は、１つもしくは複数の金属材料ならびに１つもしくは複数の非金属材料を含んでいてもよい。１つまたは複数の金属材料には、銀、銅、金、スズ、鉛等、および／またはこれらの組み合わせを含んでいてもよい。１つまたは複数の金属材料には、焼結されるように構成された粉末状金属材料を含んでいてもよい。一態様において、ダイアタッチ材料１２４は、バルク質量の７５％～９０％の金属粒子を金属材料として含んでいてもよく、その他が非金属材料であってもよい。一態様において、ダイアタッチ材料１２４は、焼結材料を含む。一態様において、ダイアタッチ材料１２４は、銀焼結材料または銅焼結材料の少なくとも一方を含む。
１つまたは複数の非金属材料には、有機材料、揮発性有機材料、エポキシ系材料、エポキシ、バインダ材料、ガス生成材料等、および／またはこれらの組み合わせを含んでいてもよい。一態様において、ダイアタッチ材料１２４には、銀、焼結されるように構成された銀、銀焼結材料等、および／またはこれらの組み合わせを含んでいてもよい。一態様において、ダイアタッチ材料１２４は、バルク質量の７５％～９０％の銀粒子を金属材料として含んでいてもよく、その他が非金属材料である。一態様において、ダイアタッチ材料１２４は、バルク質量の７５％～９０％の銀粒子を金属材料として含んでいてもよく、揮発性有機物がその他の非金属材料である。
また、パッケージ１００の内側において、半導体ダイ２００は、支持部１０２上に配置されていてもよい。図１を参照して、パッケージ１００は、オーバーモールド１３０および／または類似物を具備していてもよい。オーバーモールド１３０は、半導体ダイ２００、１つもしくは複数のアクティブエリア４００、ならびに／またはパッケージ１００の他の構成要素を実質的に囲んでいてもよい。オーバーモールド１３０は、プラスチック材料、成形化合物、合成材料、プラスチックポリマー材料等、および／またはこれらの組み合わせで形成されていてもよく、支持部１０２および半導体ダイ２００の周りの射出成形または圧縮成形によって、外側環境からの保護を提供していてもよい。
あるいは、パッケージ１００は、半導体ダイ２００との併用に適したオープンキャビティ構成を含むように実装されていてもよい。特に、オープンキャビティ構成では、オープンキャビティパッケージ設計を利用するようにしてもよい。いくつかの態様において、オープンキャビティ構成には、相互接続、回路構成要素、半導体ダイ２００、および／または類似物を保護する蓋等の囲いを含んでいてもよい。パッケージ１００は、セラミック本体、蓋、ならびに／または１つもしくは複数の金属接点を具備していてもよい。
パッケージ１００は、ＭＭＩＣ ＲＦパッケージとして実装され、ＲＦデバイスを収容していてもよい。ＲＦデバイスは、少なくとも一部が少なくとも１つの副デバイスエリア３００において構成および実装されていてもよい。特に、ＲＦデバイスは、少なくとも１つの副デバイスエリア３００において構成および実装されるとともに、抵抗器、インダクタ、キャパシタ、金属酸化物シリコン（ＭＯＳ）キャパシタ、インピーダンス整合回路、整合回路、入力整合回路、出力整合回路、中間整合回路、高調波フィルタ、高調波終端部、カプラ、バラン、パワー結合器、パワー分配器、無線周波数（ＲＦ）回路、ラジアルスタブ回路、伝送線回路、基本周波数整合回路、ベースバンド終端回路、２次高調波終端回路、集積型パッシブデバイス（ＩＰＤ）、整合回路網、および／もしくは類似物、ならびに／またはこれらの組み合わせのうちの１つまたは複数を実装することにより、パッケージ１００に対する入力、出力、および／もしくは段階内機能、ならびに／または類似機能として、さまざまな機能的技術をサポートしていてもよい。ＭＭＩＣパッケージとして実装されたパッケージ１００は、１つまたは複数のアクティブエリア４００をさらに含んでいてもよい。ＭＭＩＣパッケージとして実装されたパッケージ１００は、レーダ送信器、レーダ送信器機能、マイクロ波レーダ送信器、マイクロ波レーダ送信器機能、レーダ受信器、レーダ受信器機能、マイクロ波レーダ受信器、マイクロ波レーダ受信器機能、および／または類似物の包含、接続、サポート等を行うように構成された１つもしくは複数のアクティブエリア４００ならびに少なくとも１つの副デバイスエリア３００をさらに実装していてもよい。
パッケージ１００は、パワーパッケージ、パワーアンプパッケージ、マイクロ波パワーパッケージ、マイクロ波パワーアンプパッケージ、無線周波数（ＲＦ）パッケージ、ＲＦアンプパッケージ、ＲＦパワーアンプパッケージ、ＲＦパワートランジスタパッケージ、ＲＦパワーアンプトランジスタパッケージ、および／または類似物として実装されていてもよく、少なくとも１つの副デバイスエリア３００ならびに１つもしくは複数のアクティブエリア４００は、本明細書に記載の通り、無線周波数デバイスとして実装され、送信器、送信器機能、受信器、受信器機能、送受信器、送受信器機能、整合回路網機能、高調波終端回路、集積型パッシブデバイス（ＩＰＤ）等、および／またはこれらの組み合わせの包含、接続、サポート等を行うようにしてもよい。無線周波数デバイスとして実装された少なくとも１つの副デバイスエリア３００ならびに／または１つもしくは複数のアクティブエリア４００は、本明細書に記載の通り、電波の送信および変調によって、許容範囲の送信器パワー出力、高調波、バンド端要件等、および／またはこれらの組み合わせのデータを搬送するように構成されていてもよいし、そのサポート等を行うようにしてもよい。無線周波数デバイスとして実装された少なくとも１つの副デバイスエリア３００ならびに／または１つもしくは複数のアクティブエリア４００は、電波の受信および復調を行うように構成されていてもよいし、そのサポート等を行うようにしてもよい。無線周波数デバイスとして実装された少なくとも１つの副デバイスエリア３００ならびに／または１つもしくは複数のアクティブエリア４００は、電波の送信および変調によって、許容範囲の送信器パワー出力、高調波、および／またはバンド端要件のデータを搬送するように構成されていてもよいし、そのサポート等を行うようにしてもよく、また、電波の受信および復調を行うように構成されていてもよいし、そのサポート等を行うようにしてもよい。
図３Ｂは、図３Ａの別の態様の部分断面図である。
特に、図３Ｂは、複数の半導体ダイ２００を実装したパッケージ１００の一実施態様を示している。本明細書に記載の通り、種々態様、構成、構成要素、プロセス、および／または類似物はそれぞれ、図３Ｂの実施態様と併せて実施されるようになっていてもよい。図３Ｂをさらに参照して、半導体ダイ２００のうちの１つまたは複数は、少なくとも１つの副デバイスエリア３００の一実施態様として実装されるように構成されていてもよく、また、半導体ダイ２００のうちの１つまたは複数は、アクティブエリア４００の一実施態様として実装されるように構成されていてもよい。特定の態様においては、複数の半導体ダイ２００のうちの１つまたは複数が個別デバイスとして実装されていてもよい。特定の態様においては、複数の半導体ダイ２００それぞれが個別デバイスとして実装されていてもよい。
図３Ｂを参照して、複数の半導体ダイ２００は、ダイアタッチ材料１２４を用いて支持部１０２に搭載されていてもよい。ダイアタッチ材料１２４は、１つまたは複数のチャンネル１２２を具備していてもよい。特に、１つまたは複数のチャンネル１２２は、１つまたは複数のアクティブエリア４００として実装された半導体ダイ２００に対して、Ｙ軸に沿う垂直方向下方に配置される一方、１つまたは複数のアクティブエリア４００の直接下方には配置されていなくてもよい。言い換えると、１つまたは複数のチャンネル１２２は、１つまたは複数のアクティブエリア４００として実装された半導体ダイ２００に対して、Ｙ軸に沿う垂直方向下方に配置され、本明細書に別途記載の通り、Ｘ軸に沿ってアクティブエリア４００からオフセットしていてもよい。
図３Ｂをさらに参照して、１つまたは複数のチャンネル１２２は、少なくとも１つの副デバイスエリア３００として実装された半導体ダイ２００の下側に配置されていてもよい。特定の態様において、１つまたは複数のチャンネル１２２は、Ｙ軸に沿って、少なくとも１つの副デバイスエリア３００として実装された半導体ダイ２００の直接下側に配置されていてもよい。たとえば、１つまたは複数のチャンネル１２２は、Ｙ軸およびＸ軸に沿って、少なくとも１つの副デバイスエリア３００、フラックスパッド、および／または類似物として実装された半導体ダイ２００の下側または直接下側に配置されていてもよい。
図４は、図３Ａの部分図である。
図５は、本開示に係る、ダイアタッチ材料の例示的なレイアウトを示している。
特に、図４は、図３Ａに示すとともに本明細書に記載の如何なる態様にも適用可能な１つまたは複数のチャンネル１２２の詳細図である。図４を参照して、１つまたは複数のチャンネル１２２は、半導体ダイ２００の下面２８０および支持部１０２の上面１８０により規定されていてもよい。一態様において、半導体ダイ２００の下面２８０は、図４に示すように、Ｘ軸と大略平行に延びていてもよく、支持部１０２の上面１８０は、図４に示すように、Ｘ軸と大略平行に延びていてもよく、１つまたは複数の側縁部１２８は、図４に示すように、Ｙ軸と大略平行に延びていてもよい。この点、大略平行は、０°～１５°、０°～２°、２°～４°、４°～６°、６°～８°、８°～１０°、１０°～１２°、または１２°～１５°となるように規定されていてもよい。他の態様において、１つまたは複数のチャンネル１２２は、パッケージ１００の他の構成要素により構成および規定されていてもよい。
ただし、パッケージ１００の製造においては、膨張、移動、および／または類似変化等、１つまたは複数のチャンネル１２２の形状が変化し得る。したがって、本明細書に記載の通り、１つまたは複数のチャンネル１２２の種々実施態様は、製造においてわずかに変化し得る。
図５は、支持部１０２上に配置されたダイアタッチ材料１２４の例示的な一構成を示している。特に、ダイアタッチ材料１２４は、１つまたは複数のチャンネル１２２を具備していてもよい。１つまたは複数のチャンネル１２２は、Ｙ軸に沿って、１つまたは複数のアクティブエリア４００（図５において破線で示す）の垂直方向下方に配置される一方、１つまたは複数のアクティブエリア４００の直接下方には配置されていなくてもよい。言い換えると、１つまたは複数のチャンネル１２２は、１つまたは複数のアクティブエリア４００に対して、Ｙ軸に沿う垂直方向下方に配置され、Ｘ軸に沿ってアクティブエリア４００に対してオフセットしていてもよい。
１つまたは複数のチャンネル１２２は、少なくとも１つの副デバイスエリア３００の下側に配置されていてもよい。特定の態様において、１つまたは複数のチャンネル１２２は、Ｙ軸に沿って、少なくとも１つの副デバイスエリア３００の直接下側に配置されていてもよい。たとえば、１つまたは複数のチャンネル１２２は、Ｙ軸およびＸ軸に沿って、少なくとも１つの副デバイスエリア３００、フラックスパッド、および／または類似物の下側または直接下側に配置されていてもよい。
１つまたは複数のチャンネル１２２は、１つもしくは複数の排気口１２６ならびに１つもしくは複数の側縁部１２８を含んでいてもよい。１つまたは複数のチャンネル１２２は、支持部１０２の上面１８０と平行なＸ軸およびＺ軸の平面内に存在していてもよく、また、矩形状、多角形状、円形状、自由形状、連続形状、不連続形状等、および／またはこれらの組み合わせであってもよい。
１つまたは複数のチャンネル１２２は、支持部１０２の上面１８０と平行なＸ軸およびＺ軸の平面内でダイアタッチ材料１２４を分割していてもよい。図５に示すように、１つまたは複数のチャンネル１２２のうちの２つがダイアタッチ材料１２４を３つの異なる部分に分割する。パッケージ１００は、１つまたは複数のチャンネル１２２のうちの任意数と、ダイアタッチ材料１２４の任意数の部分と、を含んでいてもよい。
１つまたは複数のチャンネル１２２の１つまたは複数の側縁部１２８は、ダイアタッチ材料１２４の硬化中に生成されたガスのダイアタッチ材料１２４からの放出を可能にするダイアタッチ材料１２４の表面を形成していてもよい。特に、１つまたは複数のチャンネル１２２は、ダイアタッチ材料１２４の１つまたは複数の側縁部１２８を利用することにより、アクティブエリア４００の下側から、硬化中に生成されたガスのダイアタッチ材料１２４からの放出を可能にする表面を形成していてもよい。より具体的には、図５に示すように一部がダイアタッチ材料１２４中に配置された矢印で示すように、アクティブエリア４００の下側で硬化中に生成されたガスが１つまたは複数のチャンネル１２２の１つまたは複数の側縁部１２８に向かって進み、１つまたは複数のチャンネル１２２に入るようになっていてもよい。したがって、１つまたは複数のチャンネル１２２は、１つまたは複数の側縁部１２８と併せて、硬化プロセス中に生成されたガスがアクティブエリア４００の下側から１つまたは複数のチャンネル１２２へと退避し得る場所を提供することにより、アクティブエリア４００の下側でのボイドの形成を抑制するのに役立つ。
その後、アクティブエリア４００の下側で硬化中に生成されたガスは、１つまたは複数のチャンネル１２２に入るようになっていてもよい。図５に示すように１つまたは複数のチャンネル１２２内に配置された矢印で示すように、ガスは、１つまたは複数のチャンネル１２２に取り込まれたら、１つまたは複数のチャンネル１２２に沿って進み、排気口１２６を通じて１つまたは複数のチャンネル１２２から排出されるようになっていてもよい。
この点、１つまたは複数のチャンネル１２２は、アクティブエリア４００の下側で硬化中に生成されたガスの放出を可能とし、アクティブエリア４００の下側でのボイドの形成を抑制する。したがって、１つまたは複数のチャンネル１２２は、アクティブエリア４００により生成された熱の半導体ダイ２００から支持部１０２への伝達能力を高めることにより、アクティブエリア４００の下方の支持部１０２の冷却機能を増強する。また、ダイアタッチ材料１２４内の１つまたは複数のチャンネル１２２の実装は、パッケージ１００の高出力用途での可能性がより高いと考えられるさまざまな温度極値への対処にさらに有益となり得る。この点、所望の動作温度範囲の５℃以内にアクティブエリア４００を維持することによって、より高い性能、高い信頼性、および／または類似特性を保証するのが非常に有益である。
図５をさらに参照して、１つまたは複数のチャンネル１２２は、大略直線および／または線形の構成１２２－１を有していてもよい。大略直線および／または線形の構成１２２－１には、一端の第１の排気口１２６および他端の第２の排気口１２６を含んでいてもよい。ただし、大略直線および／または線形の構成１２２－１には、一端の１つの排気口１２６しか含んでいなくてもよい。
１つまたは複数のチャンネル１２２は、大略直線および／または線形の構成の複数の接続部１２２－２を有していてもよい。これらの部分はそれぞれ、如何なる角度で接続されていてもよい。この角度には、１°～３５９°、１°～４０°、４０°～８０°、８０°～１２０°、１２０°～１６０°、１６０°～２００°、２００°～２４０°、２４０°～２８０°、２８０°～３２０°、または３２０°～３５９°を含んでいてもよい。図５に示すように、大略直線および／または線形の構成の複数の接続部１２２－２は、大略９０°の角度で接続されている。また、大略直線および／または線形の構成の複数の接続部１２２－２には、一端の第１の排気口１２６および他端の第２の排気口１２６を含んでいてもよい。ただし、大略直線および／または線形の構成の複数の接続部１２２－２には、一端の１つの排気口１２６しか含んでいなくてもよい。
１つまたは複数のチャンネル１２２は、ダイアタッチ材料１２４の堅牢性の向上、ダイアタッチ材料１２４の寿命の延長、および／または他の有益な改善をもたらし得る。この点、大面積のダイアタッチ領域は、剥離、亀裂、および／または類似現象等、さまざまな故障メカニズムが発生することが分かっている。さまざまな故障メカニズムは、ダイアタッチ材料１２４、半導体ダイ２００、支持部１０２、および／または類似物と関連付けられた材料の熱膨張の結果と考えられる。この点、ダイアタッチ材料１２４、半導体ダイ２００、支持部１０２、および／または類似物と関連付けられた材料は、異なる材料であってもよく、また、熱膨張係数が異なっていてもよい。したがって、異なる熱膨張係数を有し得る異なる材料は、半導体ダイ２００がさまざまな温度極値で動作する場合の膨張が異なる結果となり得る。この結果、パッケージ１００、半導体ダイ２００、ダイアタッチ材料１２４、および／または類似物に故障メカニズムのうちの１つが発生する可能性が高くなる。
１つまたは複数のチャンネル１２２は、大面積ダイアタッチ領域を減らすことができる。特に、１つまたは複数のチャンネル１２２は、大面積ダイアタッチ領域を１つまたは複数の小面積ダイアタッチ領域に分割可能である。特に、図５に示すように、１つまたは複数のチャンネル１２２のうちの２つがダイアタッチ材料１２４を３つの異なる小さな部分に分割する。したがって、異なる熱膨張係数を有するため、半導体ダイ２００がさまざまな温度極値で動作する場合の膨張が異なる結果となり得る異なる材料は、ダイアタッチ材料１２４の部分が小さいため、膨張量が抑えられる。この結果、パッケージ１００に故障メカニズムのうちの１つが発生する可能性は低くなる。
ダイアタッチ材料１２４は、スクリーン印刷プロセス、プリフォームプロセス、ニードル吐出システム、インクジェット吐出システム、マスキングプロセス、写真製版プロセス、透明フィルム印刷プロセス、エッチングプロセスと組み合わせたフォトマスクプロセス、光増感プロセス、レーザレジストアブレーションプロセス、ミリングプロセス、レーザエッチングプロセス、直接金属印刷プロセス、これらの組み合わせ、および／または類似プロセスを利用して適用されるようになっていてもよい。
一態様において、ダイアタッチ材料１２４は、スクリーン印刷プロセスを利用して適用されるようになっていてもよい。この点、ダイアタッチ材料１２４のさまざまな構成と整合する開口を有し、１つまたは複数のチャンネル１２２のさまざまな位置と整合してダイアタッチ材料１２４の適用を許可しない部分を有するステンシルが形成されるようになっていてもよい。その後、ステンシルが支持部１０２の上面１８０に適用され、ダイアタッチ材料１２４がステンシルに適用されるようになっていてもよい。ステンシル全体へのスキージの適用により、ステンシルを介してダイアタッチ材料１２４を支持体１０２の上面１８０に押し付け、ダイアタッチ材料１２４ならびに１つもしくは複数のチャネル１２２を形成するようにしてもよい。
一態様において、ダイアタッチ材料１２４は、プリフォームプロセスを利用して形成されるようになっていてもよい。この点、ダイアタッチ材料１２４のさまざまな構成と整合し、１つまたは複数のチャンネル１２２のさまざまな位置と整合してダイアタッチ材料１２４の部位が存在しない部分を有するプリフォームが形成されるようになっていてもよい。その後、プリフォームが支持部１０２の上面１８０に適用され、ダイアタッチ材料１２４ならびに１つもしくは複数のチャンネル１２２が形成されるようになっていてもよい。
一態様において、ダイアタッチ材料１２４は、ニードル吐出システムを利用して適用されるようになっていてもよい。この点、ニードル吐出システムは、ダイアタッチ材料１２４を支持部１０２の上面１８０に適用するように構成されて動作するとともに、１つまたは複数のチャンネル１２２のさまざまな位置と整合した支持部１０２の上面１８０にはダイアタッチ材料１２４を適用しないように構成されて動作するようになっていてもよい。
一態様において、ダイアタッチ材料１２４は、インクジェット吐出システムを利用して適用されるようになっていてもよい。この点、インクジェット吐出システムは、ダイアタッチ材料１２４を支持部１０２の上面１８０に適用するように構成されて動作するとともに、１つまたは複数のチャンネル１２２のさまざまな位置と整合した支持部１０２の上面１８０にはダイアタッチ材料１２４を適用しないように構成されて動作するようになっていてもよい。
一態様において、ダイアタッチ材料１２４は、マスキングプロセスを利用して適用されるようになっていてもよい。この点、ダイアタッチ材料１２４のさまざまな構成と整合する開口を有し、１つまたは複数のチャンネル１２２のさまざまな位置と整合するダイアタッチ材料１２４の適用を許可しない部分を有するマスクが形成されるようになっていてもよい。
図６は、本開示に係る、ダイアタッチ材料のチャンネルの種々例示的な寸法を示している。
特に、アクティブエリア４００から支持部１０２への伝熱を最大化するため、アクティブエリア４００に対する１つまたは複数のチャンネル１２２の位置が最適化され得る。また、ボイドの抑制および／または硬化プロセスにおいて生成されたガスのアクティブエリア４００の下方からのガス抜けを最大化するため、アクティブエリア４００に対する１つまたは複数のチャンネル１２２の位置が最適化され得る。より具体的には、Ｘ軸に沿った距離Ｄ１として、１つまたは複数のチャンネル１２２の幅を図示および規定しており、Ｘ軸に沿った距離Ｄ２として、アクティブエリア４００から１つまたは複数のチャンネル１２２までの距離を規定しており、Ｘ軸に沿った距離Ｄ３として、ダイアタッチ材料１２４の全体の長さを規定しており、Ｘ軸に沿った距離Ｄ４として、アクティブエリア４００の幅を規定している。
たとえば、距離Ｄ１は、１つまたは複数のチャンネル１２２の１つまたは複数の側縁部１２８からアクティブエリア４００の縁部までの距離に対する１つまたは複数のチャンネル１２２の幅の関係として、距離Ｄ２に関連し得る。距離Ｄ１は、距離Ｄ２の２０％～３００％、距離Ｄ２の２０％～６０％、距離Ｄ２の６０％～１００％、距離Ｄ２の１００％～１４０％、距離Ｄ２の１４０％～１８０％、距離Ｄ２の１８０％～２２０％、距離Ｄ２の２２０％～２６０％、または距離Ｄ２の２６０％～３００％であってもよい。
たとえば、距離Ｄ１は、アクティブエリア４００の幅に対する１つまたは複数のチャンネル１２２の幅の関係として、距離Ｄ４に関連し得る。距離Ｄ１は、距離Ｄ４の２０％～３００％、距離Ｄ４の２０％～６０％、距離Ｄ４の６０％～１００％、距離Ｄ４の１００％～１４０％、距離Ｄ４の１４０％～１８０％、距離Ｄ４の１８０％～２２０％、距離Ｄ４の２２０％～２６０％、または距離Ｄ４の２６０％～３００％であってもよい。
たとえば、距離Ｄ１は、ダイアタッチ材料１２４の幅に対する１つまたは複数のチャンネル１２２の幅の関係として、距離Ｄ３に関連し得る。距離Ｄ１は、距離Ｄ３の２％～４０％、距離Ｄ３の２％～１０％、距離Ｄ３の１０％～２０％、距離Ｄ３の２０％～３０％、または距離Ｄ３の３０％～４０％であってもよい。
さまざまな距離Ｄ１、Ｄ２、Ｄ３、およびＤ４は、Ｚ軸に沿って形成された１つまたは複数のチャンネル１２２、アクティブエリア４００、および／または類似物の構成のため、Ｚ軸に沿って同様に規定されていてもよい。
図７は、本開示に係る、ダイアタッチ材料の例示的なレイアウトを示している。
特に、図７は、ダイアタッチ材料１２４の多くの部分を構成する１つまたは複数のチャンネル１２２の代替実施態様を示している。本明細書に記載の通り、種々態様、構成、構成要素、プロセス等はそれぞれ、図７のレイアウトと併せて実施されるようになっていてもよい。図７に示すように、１つまたは複数のチャンネル１２２の種々実施態様がつながって、ダイアタッチ材料１２４のさまざまな部分を構成していてもよい。この点、１つまたは複数のチャンネル１２２がつながって、交差点１７０を形成していてもよい。一態様において、１つまたは複数のチャンネル１２２は、複数のチャンネルを含む。一態様において、１つまたは複数のチャンネル１２２は、交差する少なくとも２つのチャンネルを含む。一態様において、１つまたは複数のチャンネル１２２は、交差する３つ以上のチャンネルを含む。一態様において、１つまたは複数のチャンネル１２２は、チャンネルのメッシュを構成していてもよい。
図８は、本開示に係る、ダイアタッチ材料の例示的なレイアウトを示している。
特に、図８は、ダイアタッチ材料１２４の多くの部分を構成する１つまたは複数のチャンネル１２２の代替実施態様を示している。本明細書に記載の通り、種々態様、構成、構成要素、プロセス等はそれぞれ、図８のレイアウトと併せて実施されるようになっていてもよい。図８に示すように、１つまたは複数のチャンネル１２２の種々実施態様が１つまたは複数のアクティブエリア４００の両側１７２に配置されて、ダイアタッチ材料１２４のさまざまな部分を構成していてもよい。また、図８は、湾曲構成１２２－３の１つまたは複数のチャンネル１２２を示している。
図９は、本開示に係る、ダイアタッチ材料の例示的なレイアウトを示している。
特に、図９は、ダイアタッチ材料１２４の多くの部分を構成する１つまたは複数のチャンネル１２２の代替実施態様を示している。本明細書に記載の通り、種々態様、構成、構成要素、プロセス等はそれぞれ、図９のレイアウトと併せて実施されるようになっていてもよい。図９に示すように、１つまたは複数のチャンネル１２２の種々実施態様がつながって、ダイアタッチ材料１２４のさまざまな部分を構成していてもよい。また、図９は、Ｚ軸およびＸ軸の両者に対して角度が付いた構成１２２－４を有する１つまたは複数のチャンネル１２２の代替実施態様を示している。一態様において、１つまたは複数のチャンネル１２２は、複数のチャンネルを含む。一態様において、１つまたは複数のチャンネル１２２は、交差する少なくとも２つのチャンネルを含む。一態様において、１つまたは複数のチャンネル１２２は、交差する３つ以上のチャンネルを含む。一態様において、１つまたは複数のチャンネル１２２は、チャンネルのメッシュを構成していてもよい。
図１０は、本開示に係る、ダイアタッチ材料の例示的なレイアウトを示している。
特に、図１０は、ダイアタッチ材料１２４の多くの部分を構成する１つまたは複数のチャンネル１２２の代替実施態様を示している。本明細書に記載の通り、種々態様、構成、構成要素、プロセス等はそれぞれ、図１０のレイアウトと併せて実施されるようになっていてもよい。図１０に示すように、１つまたは複数のチャンネル１２２の種々実施態様がつながって、ダイアタッチ材料１２４のさまざまな部分を構成していてもよい。また、図１０は、１つまたは複数のアクティブエリア４００の実施態様が存在しないダイアタッチ材料１２４を規定する１つまたは複数のチャンネル１２２の形成を示している。たとえば、ダイアタッチ材料１２４の隣り合う部分において、１つまたは複数のアクティブエリア４００の実施態様が存在しないダイアタッチ材料１２４を規定する１つまたは複数のチャンネル１２２が形成されている。また、ダイアタッチ材料１２４のより大きな部分には、いくつかの利点が考えられる。この点、製造時には、ダイアタッチ材料１２４の厚さが特定のエリア内で変動する場合があり、ダイアタッチ材料１２４の面積が大きいと、硬化プロセス中のある程度のセルフレベリングによって、より均一な厚さおよび／またはより均一な接続が可能となり得る。一態様において、１つまたは複数のチャンネル１２２は、複数のチャンネルを含む。一態様において、１つまたは複数のチャンネル１２２は、交差する少なくとも２つのチャンネルを含む。一態様において、１つまたは複数のチャンネル１２２は、交差する３つ以上のチャンネルを含む。一態様において、１つまたは複数のチャンネル１２２は、チャンネルのメッシュを構成していてもよい。
本明細書に記載の通り、図５～図１０に示す１つもしくは複数のチャンネル１２２ならびにダイアタッチ材料１２４のさまざまな構成はそれぞれ、パッケージ１００における組み合わせまたは選択的な利用が可能である。より具体的に、パッケージ１００は、本明細書に図示および記載の通り、任意数または任意構成の１つまた複数のチャンネル１２２を利用可能である。また、本明細書に図示および記載の通り、任意数または任意構成のダイアタッチ材料１２４を利用可能である。
図１１は、図１に係る、パッケージの部分上面図である。
特に、図１１は、本明細書に記載の通り、１つまたは複数の任意の特徴、構成要素、構成等を含み得るパッケージ１００の例示的な一実施態様を示している。より具体的に、図１１は、理解を容易にするため、多くの構成要素を除外したパッケージ１００を示している。図１１を参照して、パッケージ１００は、支持部１０２を具備していてもよい。一態様において、支持部１０２は、パドルとして実装されていてもよい。パドルとして実装された支持部１０２は、銅および／または類似金属等の金属材料を含んでいてもよい。さらに、パドルとして実装された支持部１０２は、金属めっき材料を含んでいてもよい。金属めっき材料には、銀等の如何なる金属材料を含んでいてもよい。一態様において、支持部１０２は、パドルとして実装され、銀を含む金属めっき材料とともに銅を含む。支持部１０２は、リードフレーム１９２への接続および／またはリードフレーム１９２による支持がなされていてもよい。リードフレーム１９２は、１つまたは複数の入出力ピン１３４を具備していてもよいし、１つまたは複数の入出力ピン１３４につながっていてもよい。
また、支持部１０２は、表面、パッケージ支持部、パッケージ面、パッケージ支持面、金属サブマウント、フランジ、金属フランジ、ヒートシンク、共通ソース支持部、共通ソース面、共通ソースパッケージ支持部、共通ソースパッケージ面、共通ソースパッケージ支持面、共通ソースフランジ、共通ソースヒートシンク、リードフレーム、金属リードフレーム等、ならびに／またはこれらの組み合わせとして実装されていてもよい。支持部１０２は、金属材料、絶縁材料、誘電材料等、および／またはこれらの組み合わせを含んでいてもよい。
図１２は、図１１に係る、パッケージの部分上面図である。
特に、図１２は、理解を容易にするため、多くの構成要素を除外したパッケージ１００を示している。図１２をさらに参照して、パッケージ１００は、支持部１０２上に配置されたダイアタッチ材料１２４の例示的な一構成により示している。ダイアタッチ材料１２４は、本明細書に別途記載の通り、支持部１０２全体で多くの特定位置に配置されていてもよい。ダイアタッチ材料１２４の配置によって、１つまたは複数のチャンネル１２２の形成および／または具備がなされ得る。一態様において、ダイアタッチ材料１２４は、１つまたは複数のチャンネル１２２のメッシュを構成していてもよい。なお、図面に示す構成には、ダイアタッチ材料１２４ならびに１つもしくは複数のチャンネル１２２の多くの部分を含むが、図示の容易化のため、それぞれが参照番号を含まない場合もある。
一態様において、ダイアタッチ材料１２４は、１つまたは複数のチャンネル１２２のメッシュを構成していてもよく、また、正方形および／または長方形に配置されていてもよい。ただし、ダイアタッチ材料１２４は、如何なる形状で構成されていてもよい。図１２および本開示のいずれかの場所に示すダイアタッチ材料１２４のサイズ、配置、位置、数、および／または類似特性は、一例に過ぎない。ダイアタッチ材料１２４の他の構成も同様に考えられる。一態様において、１つまたは複数のチャンネル１２２は、複数のチャンネルを含む。一態様において、１つまたは複数のチャンネル１２２は、交差する少なくとも２つのチャンネルを含む。一態様において、１つまたは複数のチャンネル１２２は、交差する３つ以上のチャンネルを含む。一態様において、１つまたは複数のチャンネル１２２は、チャンネルのメッシュを構成していてもよい。
図１３は、図１１に係る、パッケージの部分上面図である。
特に、図１３は、理解を容易にするため、多くの構成要素を除外したパッケージ１００を示している。図１３を参照して、パッケージ１００は、１つまたは複数のアクティブエリア４００を有する半導体ダイ２００を具備していてもよい。この点、図１３に示すパッケージ１００は、１つまたは複数のアクティブエリア４００のうちの２つを示している。ただし、パッケージ１００は、任意数の１つまたは複数のアクティブエリア４００を含んでいてもよい。また、半導体ダイ２００は、ダイアタッチ材料１２４によって、パッケージ１００および支持部１０２に取り付けられていてもよい。
図１４は、図１３に係る、パッケージの部分上面図である。
特に、図１４は、ダイアタッチ材料１２４に対する１つまたは複数のアクティブエリア４００の配置を分かり易くするためのパッケージ１００の半導体ダイ２００の透明図である。この配置については、本明細書において別途さらに詳しく論じる。
図１５Ａは、図１４の線ＸＶ－ＸＶに沿ったパッケージの部分断面図である。
図１５Ａを参照して、半導体ダイ２００は、ダイアタッチ材料１２４を用いて支持部１０２に搭載されていてもよい。ダイアタッチ材料１２４の配置によって、１つもしくは複数のチャンネル１２２のメッシュの形成ならびに／または１つもしくは複数のチャンネル１２２の具備がなされ得る。本明細書に別途記載の通り、１つまたは複数のチャンネル１２２と併せたダイアタッチ材料１２４の配置および位置は、１つまたは複数のアクティブエリア４００に固有であってもよい。特に、１つまたは複数のチャンネル１２２は、１つまたは複数のアクティブエリア４００に対して、Ｙ軸に沿う垂直方向下方に配置される一方、１つまたは複数のアクティブエリア４００の直接下方には配置されていなくてもよい。言い換えると、１つまたは複数のチャンネル１２２は、１つまたは複数のアクティブエリア４００に対して、Ｙ軸に沿う垂直方向下方に配置され、本明細書に別途記載の通り、Ｘ軸に沿ってアクティブエリア４００からオフセットしていてもよい。
１つまたは複数のチャンネル１２２は、少なくとも１つの副デバイスエリア３００の下側に配置されていてもよい。特定の態様において、１つまたは複数のチャンネル１２２は、Ｙ軸に沿って、少なくとも１つの副デバイスエリア３００の直接下側に配置されていてもよい。たとえば、１つまたは複数のチャンネル１２２は、Ｙ軸およびＸ軸に沿って、少なくとも１つの副デバイスエリア３００、フラックスパッド、および／または類似物の下側または直接下側に配置されていてもよい。
図１５Ｂは、図１５Ａの別の態様の部分断面図である。
特に、図１５Ｂは、複数の半導体ダイ２００を実装したパッケージ１００の一実施態様を示している。本明細書に記載の通り、種々態様、構成、構成要素、プロセス、および／または類似物はそれぞれ、図１５Ｂの実施態様と併せて実施されるようになっていてもよい。図１５Ｂをさらに参照して、半導体ダイ２００のうちの１つまたは複数は、少なくとも１つの副デバイスエリア３００の一実施態様として実装されるように構成されていてもよく、また、半導体ダイ２００のうちの１つまたは複数は、アクティブエリア４００の一実施態様として実装されるように構成されていてもよい。特定の態様においては、複数の半導体ダイ２００のうちの１つまたは複数が個別デバイスとして実装されていてもよい。特定の態様においては、複数の半導体ダイ２００それぞれが個別デバイスとして実装されていてもよい。
図１５Ｂを参照して、複数の半導体ダイ２００は、ダイアタッチ材料１２４を用いて支持部１０２に搭載されていてもよい。ダイアタッチ材料１２４は、１つまたは複数のチャンネル１２２を具備していてもよい。特に、１つまたは複数のチャンネル１２２は、１つまたは複数のアクティブエリア４００として実装された半導体ダイ２００に対して、Ｙ軸に沿う垂直方向下方に配置される一方、１つまたは複数のアクティブエリア４００の直接下方には配置されていなくてもよい。言い換えると、１つまたは複数のチャンネル１２２は、１つまたは複数のアクティブエリア４００として実装された半導体ダイ２００に対して、Ｙ軸に沿う垂直方向下方に配置され、本明細書に別途記載の通り、Ｘ軸に沿ってアクティブエリア４００からオフセットしていてもよい。
図１５Ｂをさらに参照して、１つまたは複数のチャンネル１２２は、少なくとも１つの副デバイスエリア３００として実装された半導体ダイ２００の下側に配置されていてもよい。特定の態様において、１つまたは複数のチャンネル１２２は、Ｙ軸に沿って、少なくとも１つの副デバイスエリア３００として実装された半導体ダイ２００の直接下側に配置されていてもよい。たとえば、１つまたは複数のチャンネル１２２は、Ｙ軸およびＸ軸に沿って、少なくとも１つの副デバイスエリア３００、フラックスパッド、および／または類似物として実装された半導体ダイ２００の下側または直接下側に配置されていてもよい。
図１６は、図１１に係る、パッケージの部分上面図である。
特に、図１６は、支持部１０２上に配置されたダイアタッチ材料１２４の例示的な一構成を示している。特に、ダイアタッチ材料１２４は、１つまたは複数のチャンネル１２２を具備していてもよい。１つまたは複数のチャンネル１２２は、Ｙ軸に沿って、（図１６において破線で示す）１つまたは複数のアクティブエリア４００の垂直方向下方に配置される一方、１つまたは複数のアクティブエリア４００の直接下方には配置されていなくてもよい。言い換えると、１つまたは複数のチャンネル１２２は、１つまたは複数のアクティブエリア４００に対して、Ｙ軸に沿う垂直方向下方に配置され、Ｘ軸に沿って、アクティブエリア４００に対してオフセットしていてもよい。
１つまたは複数のチャンネル１２２は、少なくとも１つの副デバイスエリア３００の下側に配置されていてもよい。特定の態様において、１つまたは複数のチャンネル１２２は、Ｙ軸に沿って、少なくとも１つの副デバイスエリア３００の直接下側に配置されていてもよい。たとえば、１つまたは複数のチャンネル１２２は、Ｙ軸およびＸ軸に沿って、少なくとも１つの副デバイスエリア３００、フラックスパッド、および／または類似物の下側または直接下側に配置されていてもよい。
１つまたは複数のチャンネル１２２は、１つもしくは複数の排気口１２６ならびに１つもしくは複数の側縁部１２８を含んでいてもよい。１つまたは複数のチャンネル１２２は、支持部１０２の上面１８０と平行なＸ軸およびＺ軸の平面内に存在していてもよく、また、矩形状、多角形状、円形状、自由形状、連続形状、不連続形状等、および／またはこれらの組み合わせであってもよい。
１つまたは複数のチャンネル１２２は、支持部１０２の上面１８０と平行なＸ軸およびＺ軸の平面内でダイアタッチ材料１２４を分割していてもよい。図１６に示すように、１つまたは複数のチャンネル１２２のうちの多数がダイアタッチ材料１２４を多数の異なる部分に分割する。パッケージ１００は、１つまたは複数のチャンネル１２２のうちの任意数と、ダイアタッチ材料１２４の任意数の部分と、を含んでいてもよい。
１つまたは複数のチャンネル１２２の１つまたは複数の側縁部１２８は、ダイアタッチ材料１２４の硬化中に生成されたガスのダイアタッチ材料１２４からの放出を可能にするダイアタッチ材料１２４の表面を形成していてもよい。特に、１つまたは複数のチャンネル１２２は、ダイアタッチ材料１２４の１つまたは複数の側縁部１２８を利用することにより、アクティブエリア４００の下側から、硬化中に生成されたガスのダイアタッチ材料１２４からの放出を可能にする表面を形成していてもよい。より具体的には、図１６に示すように一部がダイアタッチ材料１２４中に配置された矢印で示すように、アクティブエリア４００の下側で硬化中に生成されたガスが１つまたは複数のチャンネル１２２の１つまたは複数の側縁部１２８に向かって進み、１つまたは複数のチャンネル１２２に入るようになっていてもよい。したがって、１つまたは複数のチャンネル１２２は、１つまたは複数の側縁部１２８と併せて、硬化プロセス中に生成されたガスがアクティブエリア４００の下側から１つまたは複数のチャンネル１２２へと退避し得る場所を提供することにより、アクティブエリア４００の下側でのボイドの形成を抑制するのに役立つ。
その後、アクティブエリア４００の下側で硬化中に生成されたガスは、１つまたは複数のチャンネル１２２に入るようになっていてもよい。図１６に示すように１つまたは複数のチャンネル１２２内に配置された矢印で示すように、ガスは、１つまたは複数のチャンネル１２２に取り込まれたら、１つまたは複数のチャンネル１２２に沿って進み、排気口１２６を通じて１つまたは複数のチャンネル１２２から排出されるようになっていてもよい。
この点、１つまたは複数のチャンネル１２２は、アクティブエリア４００の下側で硬化中に生成されたガスの放出を可能とし、アクティブエリア４００の下側でのボイドの形成を抑制する。したがって、１つまたは複数のチャンネル１２２は、アクティブエリア４００により生成された熱の半導体ダイ２００から支持部１０２への伝達能力を高めることにより、アクティブエリア４００の下方の支持部１０２の冷却機能を増強する。また、ダイアタッチ材料１２４内の１つまたは複数のチャンネル１２２の実装は、パッケージ１００の高出力用途での可能性がより高いと考えられるさまざまな温度極値への対処にさらに有益となり得る。この点、所望の動作温度範囲の５℃以内にアクティブエリア４００を維持することによって、より高い性能、高い信頼性、および／または類似特性を保証するのが非常に有益である。
図１６をさらに参照して、１つまたは複数のチャンネル１２２は、大略直線および／または線形の構成を有していてもよい。大略直線および／または線形の構成には、一端の第１の排気口１２６および他端の第２の排気口１２６を含んでいてもよい。ただし、大略直線および／または線形の構成には、一端の１つの排気口１２６しか含んでいなくてもよい。
１つまたは複数のチャンネル１２２は、大略直線および／または線形の構成の複数の接続部を有していてもよい。これらの部分はそれぞれ、如何なる角度で接続されていてもよい。この角度には、１°～３５９°、１°～４０°、４０°～８０°、８０°～１２０°、１２０°～１６０°、１６０°～２００°、２００°～２４０°、２４０°～２８０°、２８０°～３２０°、または３２０°～３５９°を含んでいてもよい。図１６に示すように、大略直線および／または線形の構成の複数の接続部は、大略９０°の角度で接続されている。また、大略直線および／または線形の構成の複数の接続部には、一端の第１の排気口１２６および他端の第２の排気口１２６を含んでいてもよい。ただし、大略直線および／または線形の構成の複数の接続部には、一端の１つの排気口１２６しか含んでいなくてもよい。
１つまたは複数のチャンネル１２２は、ダイアタッチ材料１２４の堅牢性の向上、ダイアタッチ材料１２４の寿命の延長、および／または他の有益な改善をもたらし得る。この点、大面積のダイアタッチ領域は、剥離、亀裂、および／または類似現象等、さまざまな故障メカニズムが発生することが分かっている。さまざまな故障メカニズムは、ダイアタッチ材料１２４、半導体ダイ２００、支持部１０２、および／または類似物と関連付けられた材料の熱膨張の結果と考えられる。この点、ダイアタッチ材料１２４、半導体ダイ２００、支持部１０２、および／または類似物と関連付けられた材料は、異なる材料であってもよく、また、熱膨張係数が異なっていてもよい。したがって、異なる熱膨張係数を有し得る異なる材料は、半導体ダイ２００がさまざまな温度極値で動作する場合の膨張が異なる結果となり得る。この結果、パッケージ１００、半導体ダイ２００、ダイアタッチ材料１２４、および／または類似物に故障メカニズムのうちの１つが発生する可能性が高くなる。
１つまたは複数のチャンネル１２２は、大面積ダイアタッチ領域を減らすことができる。特に、１つまたは複数のチャンネル１２２は、大面積ダイアタッチ領域を１つまたは複数の小面積ダイアタッチ領域に分割可能である。特に、図１６に示すように、１つまたは複数のチャンネル１２２のうちの多数がダイアタッチ材料１２４を多数の異なる小さな部分に分割する。したがって、異なる熱膨張係数を有するため、半導体ダイ２００がさまざまな温度極値で動作する場合の膨張が異なる結果となり得る異なる材料は、ダイアタッチ材料１２４の部分が小さいため、膨張量が抑えられる。この結果、パッケージ１００に故障メカニズムのうちの１つが発生する可能性は低くなる。
ダイアタッチ材料１２４は、本明細書に記載の通り、スクリーン印刷プロセス、プリフォームプロセス、ニードル吐出システム、インクジェット吐出システム、マスキングプロセス、写真製版プロセス、透明フィルム印刷プロセス、エッチングプロセスと組み合わせたフォトマスクプロセス、光増感プロセス、レーザレジストアブレーションプロセス、ミリングプロセス、レーザエッチングプロセス、直接金属印刷プロセス、これらの組み合わせ、および／または類似プロセスを利用して適用されるようになっていてもよい。
図１７は、本開示に係る、ダイアタッチ材料のチャンネルの種々例示的な寸法を示した図である。
特に、アクティブエリア４００から支持部１０２への伝熱を最大化するため、アクティブエリア４００に対する１つまたは複数のチャンネル１２２の位置が最適化され得る。また、ボイドの抑制および／または硬化プロセスにおいて生成されたガスのアクティブエリア４００の下方からのガス抜けを最大化するため、アクティブエリア４００に対する１つまたは複数のチャンネル１２２の位置が最適化され得る。より具体的には、Ｘ軸に沿った距離Ｄ５として、１つまたは複数のチャンネル１２２の幅を図示および規定しており、Ｘ軸に沿った距離Ｄ６として、アクティブエリア４００から１つまたは複数のチャンネル１２２までの距離を規定しており、Ｘ軸に沿った距離Ｄ７として、ダイアタッチ材料１２４の全体の長さを規定しており、Ｘ軸に沿った距離Ｄ８として、アクティブエリア４００の幅を規定している。
たとえば、距離Ｄ５は、１つまたは複数のチャンネル１２２の１つまたは複数の側縁部１２８からアクティブエリア４００の縁部までの距離に対する１つまたは複数のチャンネル１２２の幅の関係として、距離Ｄ６に関連し得る。距離Ｄ５は、距離Ｄ６の２０％～３００％、距離Ｄ６の２０％～６０％、距離Ｄ６の６０％～１００％、距離Ｄ６の１００％～１４０％、距離Ｄ６の１４０％～１８０％、距離Ｄ６の１８０％～２２０％、距離Ｄ６の２２０％～２６０％、または距離Ｄ６の２６０％～３００％であってもよい。
たとえば、距離Ｄ５は、アクティブエリア４００の幅に対する１つまたは複数のチャンネル１２２の幅の関係として、距離Ｄ８に関連し得る。距離Ｄ５は、距離Ｄ８の２０％～３００％、距離Ｄ８の２０％～６０％、距離Ｄ８の６０％～１００％、距離Ｄ８の１００％～１４０％、距離Ｄ８の１４０％～１８０％、距離Ｄ８の１８０％～２２０％、距離Ｄ８の２２０％～２６０％、または距離Ｄ８の２６０％～３００％であってもよい。
たとえば、距離Ｄ５は、ダイアタッチ材料１２４の幅に対する１つまたは複数のチャンネル１２２の幅の関係として、距離Ｄ７に関連し得る。距離Ｄ５は、距離Ｄ７の２％～４０％、距離Ｄ７の２％～１０％、距離Ｄ７の１０％～２０％、距離Ｄ７の２０％～３０％、または距離Ｄ７の３０％～４０％であってもよい。
さまざまな距離Ｄ５、Ｄ６、Ｄ７、およびＤ８は、Ｚ軸に沿って形成された１つまたは複数のチャンネル１２２、アクティブエリア４００、および／または類似物の構成のため、Ｚ軸に沿って同様に規定されていてもよい。
図１８は、図１４の線ＸＶ－ＸＶに沿ったパッケージの部分断面図である。
図１９は、図１１に係る、パッケージの部分上面図である。
図１を参照して、パッケージ１００は、オーバーモールド１３０および／または類似物を具備していてもよい。オーバーモールド１３０は、プラスチック材料、合成材料、プラスチックポリマー材料等、および／またはこれらの組み合わせで形成されていてもよく、支持部１０２および半導体ダイ２００の周りの射出成形によって、外側環境からの保護を提供していてもよい。オーバーモールド１３０は、半導体ダイ２００、１つもしくは複数のアクティブエリア４００、ならびに／またはパッケージ１００の他の構成要素を実質的に囲んでいてもよい。
図１８および図１９を参照して、支持部１０２を覆う半導体ダイ２００を越えて延伸し得るダイアタッチ材料１２４の部分が存在する。これらのダイアタッチ材料１２４の部分は、パッケージ１００のオーバーモールド１３０の支持部１０２へのオーバーモールドプラスチック接着を改善可能である。さらに、これらのダイアタッチ材料１２４の部分は、支持部１０２の選択的めっきを回避可能である。また、この構成によれば、あるパッケージタイプに用いられる半導体ダイ２００のすべてのダイサイズに対して、１つの共通パッケージリードフレームを使用可能となり得る。
半導体ダイ２００を越えて延伸可能なダイアタッチ材料１２４の部分を実装した一態様において、オーバーモールド１３０は、部分５０２において、ダイアタッチ材料１２４および半導体ダイ２００の側縁部に付着し得る。また、オーバーモールド１３０は、部分５０４において、半導体ダイ２００の上面に付着し得る。また、オーバーモールド１３０は、部分５０６において、半導体ダイ２００の側縁部に付着し得る。また、オーバーモールド１３０は、部分５０８において、ダイアタッチ材料１２４のうちの１つまたは複数の上面に付着し得るとともに、１つまたは複数のチャンネル１２２の一部に延入して付着し得る。この点、合成材料は、１つもしくは複数のチャンネル１２２ならびにダイアタッチ材料１２４により確実に付着して、パッケージ１００の故障を低減可能である。特に、ダイアタッチ材料１２４ならびに／または１つもしくは複数のチャンネル１２２上に配置されたオーバーモールド１３０は、パッケージ１００内での半導体ダイ２００への成形化合物接着を促進し得る。また、パッケージ１００は、半導体ダイ２００上へのオーバーモールド１３０の設置および／または配置に先立って、プラズマ洗浄プロセス等の洗浄プロセスを受けるようにしてもよい。この点、洗浄プロセスは、ダイアタッチ材料１２４を物理的に変化させ得る。特に、洗浄プロセスによって、細孔が形成される場合もあるし、ダイアタッチ材料１２４の空隙率が高くなる場合もある。この物理的な変化によって、パッケージ１００内でのオーバーモールド１３０の半導体ダイ２００への成形化合物接着がさらに促進され得る。
あるいは、パッケージ１００は、半導体ダイ２００との併用に適したオープンキャビティ構成を含むように実装されていてもよい。特に、オープンキャビティ構成では、オープンキャビティパッケージ設計を利用するようにしてもよい。いくつかの態様において、オープンキャビティ構成には、相互接続、回路構成要素、半導体ダイ２００、および／または類似物を保護する蓋等の囲いを含んでいてもよい。パッケージ１００は、セラミック本体、蓋、ならびに１つもしくは複数の金属接点を具備していてもよい。
図２０は、図１１に係る、パッケージの部分上面図である。
特に、図２０は、さまざまな構成を有するダイアタッチ材料１２４ならびに１つもしくは複数のチャンネル１２２の代替実施態様を示している。特に、ダイアタッチ材料１２４は、円形状、三角形状、自由形状、および／または類似形状を有していてもよい。また、１つまたは複数のチャンネル１２２は、図２０に示すように、サイズおよび形状が異なっていてもよい。
図２１は、本開示に係る、パッケージを実装するプロセスを示している。
特に、図２１は、本明細書に記載の通り、パッケージ１００の実装、構成、製造、形成、および／または類似作業に関するパッケージの実装プロセス（ボックス６００）を示している。パッケージ実装プロセス（ボックス６００）の態様は、本明細書に記載の態様と整合した異なる順序で実行され得ることに留意するものとする。さらに、パッケージ実装プロセス（ボックス６００）は、本明細書に開示の種々態様と整合したより多くのプロセスまたはより少ないプロセスを有するように変更可能である。
まず、パッケージ実装プロセス（ボックス６００）は、支持部１０２を形成するプロセス（ボックス６０２）を含んでいてもよい。より具体的に、支持部１０２は、本明細書に記載の通り、構成、設定、および／または配置されるようになっていてもよい。
特に、支持部１０２は、パドルとして実装されていてもよい。パドルとして実装された支持部１０２は、銅および／または類似金属等の金属材料を含んでいてもよい。さらに、パドルとして実装された支持部１０２は、金属めっき材料を含んでいてもよい。金属めっき材料には、銀等の如何なる金属材料を含んでいてもよい。一態様において、支持部１０２は、パドルとして実装され、銀を含む金属めっき材料とともに銅を含む。支持部１０２は、リードフレーム１９２への接続および／またはリードフレーム１９２による支持がなされていてもよい。リードフレーム１９２は、１つまたは複数の入出力ピン１３４を具備していてもよいし、１つまたは複数の入出力ピン１３４につながっていてもよい。あるいは、支持部１０２は、支持部、表面、パッケージ支持部、パッケージ面、パッケージ支持面、金属サブマウント、フランジ、金属フランジ、ヒートシンク、共通ソース支持部、共通ソース面、共通ソースパッケージ支持部、共通ソースパッケージ面、共通ソースパッケージ支持面、共通ソースフランジ、共通ソースヒートシンク、リードフレーム、金属リードフレーム等、および／またはこれらの組み合わせとして形成されていてもよい。支持部１０２は、金属材料、絶縁材料、誘電材料等、および／またはこれらの組み合わせにより形成されていてもよい。
さらに、パッケージ実装プロセス（ボックス６００）は、ダイアタッチ材料１２４ならびに１つもしくは複数のチャンネル１２２を形成すること（ボックス６０４）を含んでいてもよい。より具体的に、ダイアタッチ材料１２４ならびに１つもしくは複数のチャンネル１２２は、本明細書に記載の通り、支持部１０２の少なくとも一部の上に構成、設定、および／または配置されるようになっていてもよい。
特に、ダイアタッチ材料１２４ならびに１つもしくは複数のチャンネル１２２は、本明細書に記載の通り、スクリーン印刷プロセス、プリフォームプロセス、ニードル吐出システム、インクジェット吐出システム、マスキングプロセス、写真製版プロセス、透明フィルム印刷プロセス、エッチングプロセスと組み合わせたフォトマスクプロセス、光増感プロセス、レーザレジストアブレーションプロセス、ミリングプロセス、レーザエッチングプロセス、直接金属印刷プロセス、これらの組み合わせ、および／または類似プロセスを利用して形成されるようになっていてもよい。
また、パッケージ実装プロセス（ボックス６００）は、支持部１０２、ダイアタッチ材料１２４、ならびに１つもしくは複数のチャンネル１２２上に半導体ダイ２００を配置すること（ボックス６０６）を含んでいてもよい。より具体的に、半導体ダイ２００は、本明細書に記載の通り、構成、設定、および／または配置されるようになっていてもよい。その後、半導体ダイ２００は、本明細書に記載の通り、支持部１０２、ダイアタッチ材料１２４、ならびに１つもしくは複数のチャンネル１２２上に配置されるようになっていてもよい。
より具体的に、支持部１０２、ダイアタッチ材料１２４、ならびに１つもしくは複数のチャンネル１２２上に半導体ダイ２００を配置すること（ボックス６０６）は、ピックアンドプレースアセンブリの利用および／または実現によって、半導体ダイ２００を支持部１０２に載置することを含んでいてもよい。
また、パッケージ実装プロセス（ボックス６００）は、本明細書に記載の通り、ダイアタッチ材料１２４を硬化させること（ボックス６０８）を含んでいてもよい。特に、オーブン等の高温環境に半導体ダイ２００、支持部１０２、ダイアタッチ材料１２４、１つもしくは複数のチャンネル１２２、ならびに／または類似物が配置されるようになっていてもよい。この点、１つまたは複数のチャンネル１２２の１つまたは複数の側縁部１２８は、ダイアタッチ材料１２４の硬化中に生成されたガスのダイアタッチ材料１２４からの放出を可能にするダイアタッチ材料１２４の表面を形成していてもよい。特に、１つまたは複数のチャンネル１２２は、ダイアタッチ材料１２４の１つまたは複数の側縁部１２８を利用することにより、アクティブエリア４００の下側から、硬化中に生成されたガスのダイアタッチ材料１２４からの放出を可能にする表面を形成していてもよい。
また、パッケージ実装プロセス（ボックス６００）は、１つもしくは複数の相互接続１２０ならびに１つもしくは複数の相互接続１９０を形成すること（ボックス６１０）を含んでいてもよい。より具体的に、１つまたは複数の相互接続１９０は、本明細書に記載の通り、構成、設定、および／または配置されるようになっていてもよい。一態様において、１つまたは複数の相互接続を形成するプロセスは、１つまたは複数のワイヤ、リード、ビア、縁部めっき、回路トレース、トラック、および／または類似物の形成によって、１つもしくは複数の相互接続１２０ならびに１つもしくは複数の相互接続１９０を形成することを含んでいてもよい。一態様において、１つもしくは複数の相互接続１２０ならびに１つもしくは複数の相互接続１９０を形成すること（ボックス６１０）は、本明細書に記載の通り、接着剤、はんだ付け、焼結、共晶接合、超音波溶接、クリップコンポーネント、および／または類似物によって、１つもしくは複数の相互接続１２０ならびに１つもしくは複数の相互接続１９０を接続することを含んでいてもよい。
また、パッケージ実装プロセス（ボックス６００）は、パッケージ１００を囲むこと（ボックス６１２）を含んでいてもよい。より具体的に、パッケージ１００は、本明細書に記載の通り、構成、設定、および／または配置されるようになっていてもよい。一態様において、パッケージ１００を囲むプロセス（ボックス６１２）は、オープンキャビティ構成、オーバーモールド構成等を形成することを含んでいてもよい。
図２２は、図１に係る、パッケージの例示的な一実施態様の上面図である。
特に、図２２は、少なくとも一部がＭＭＩＣトランジスタアンプとして実装されたパッケージ１００の例示的な一実施態様の上面図である。この点、パッケージ１００は、本明細書に記載の通り、多くの種類のデバイス技術、デバイストポロジー、半導体タイプ、トランジスタタイプ、半導体ダイ２００の実施態様、少なくとも１つの副デバイスエリア３００の実施態様、１つまたは複数のアクティブエリア４００の実施態様等を利用して実装されていてもよい。したがって、図２２は一例に過ぎない。
図２２に示すように、ＭＭＩＣトランジスタアンプは、パッケージ１００に含まれる半導体ダイ２００を具備する。パッケージ１００は、入力リード１１２および出力リード１１８を具備していてもよい。入力リード１１２は、たとえば接着剤、はんだ付け、焼結、共晶接合、熱圧縮接合、超音波接合／溶接、クリップコンポーネント、および／または類似物によって、入力リードパッド１１４に取り付けられていてもよい。入力ボンディングワイヤ等の１つまたは複数の相互接続１２０が入力リードパッド１１４を半導体ダイ２００上の入力ボンディングパッド２３２に電気的に接続していてもよい。１つまたは複数の相互接続１２０の第１の端部が入力リードパッド１１４に直接接続されていてもよく、また、１つまたは複数の相互接続１２０それぞれの第２の端部が入力ボンディングパッド２３２に接続されていてもよい。
半導体ダイ２００は、伝送線２３４によって入力ボンディングパッド２３２に接続され得る入力分割ノード２３６を含み得る供給網２３８をさらに具備していてもよく、少なくとも１つの副デバイスエリア３００のうちの第１の副デバイスエリアは、入力インピーダンス整合回路網３５０として実装されていてもよく、１つまたは複数のアクティブエリア４００のうちの第１のアクティブエリアは、第１のトランジスタ段階４６０として実装されていてもよく、少なくとも１つの副デバイスエリア３００のうちの第２の副デバイスエリアは、中間インピーダンス整合回路網３４０として実装されていてもよく、１つまたは複数のアクティブエリア４００のうちの第２のアクティブエリアは、第２のトランジスタ段階４６２として実装されていてもよく、少なくとも１つの副デバイスエリア３００のうちの第３の副デバイスエリアは、出力インピーダンス整合回路網３７０として実装されていてもよい。
半導体ダイ２００は、出力ボンディングパッド２８８および出力結合ノード２８５をさらに具備していてもよい。出力リード１１８は、たとえば接着剤、はんだ付け、焼結、共晶接合、熱圧縮接合、超音波接合／溶接、クリップコンポーネント、および／または類似物によって、出力リードパッド１１６に接続されていてもよい。出力ボンディングワイヤ等の１つまたは複数の相互接続１９０が出力リードパッド１１６を出力ボンディングパッド２８８に電気的に接続していてもよい。１つまたは複数の相互接続１９０それぞれの第１の端部が出力リードパッド１１６に直接接続されていてもよく、また、１つまたは複数の相互接続１９０の第２の端部が出力ボンディングパッド２８８に接続されていてもよい。伝送線２８７が出力ボンディングパッド２８８を統合供給網２８２に接続していてもよい。
入力インピーダンス整合回路網３５０には、本明細書に記載の通り、入力リード１１２と第１のトランジスタ段階４６０との間のインピーダンス整合を向上可能なキャパシタ、誘導要素、および／または類似物等の無効成分を含んでいてもよい。同様に、出力インピーダンス整合回路網３７０には、本明細書に記載の通り、パッケージ１００の出力リード１１８に対する第２のトランジスタ段階４６２の出力のインピーダンスの整合に使用可能なキャパシタ、誘導要素、および／または類似物等の無効成分を含んでいてもよい。
中間インピーダンス整合回路網３４０には、本明細書に記載の通り、第２のトランジスタ段階４６２の入力におけるインピーダンスに対する第１のトランジスタ段階４６０の出力におけるインピーダンスの向上に役立ち得るキャパシタ、誘導要素、および／または類似物等の無効成分を含んでいてもよい。
第１のトランジスタ段階４６０および第２のトランジスタ段階４６２には、電気的に並列配置された複数のユニットセルトランジスタを含んでいてもよい。第１のトランジスタ段階４６０および第２のトランジスタ段階４６２は、ＭＭＩＣアンプに設けられ、利得を増加させるようにしてもよい。当然のことながら、他の事例においては、単一のトランジスタ段階だけが設けられていてもよいし、３つ以上のトランジスタ段階が設けられていてもよく、また、これに応じて、インピーダンス整合段階の数が調整されるようになっていてもよい。
図２２にさらに示すように、入力分割ノード２３６および出力結合ノード２８５はいずれも、半導体ダイ２００上に存在していてもよい。このため、１つもしくは複数の相互接続１２０ならびに１つもしくは複数の相互接続１９０は、入力分割ノード２３６と出力結合ノード２８５との間に延びたＭＭＩＣアンプに含まれる並列増幅経路により規定されたループの外部に存在していてもよい。
図２３は、図２２のトランジスタアンプのユニットセルトランジスタの部分集合の拡大模式図である。
図２３に示すように、１つまたは複数のアクティブエリア４００には、第１の方向（たとえば、図２３に示すＸ方向）に平行に延びた複数のゲートフィンガ４０６に接続されたゲートバス４０２を含んでいてもよい。そして、ソースバス４１０が複数の並列のソースコンタクト４１６に接続されている。ソースバス４１０は、半導体ダイ２００の裏面のグランド電圧ノードに接続されていてもよい。また、ドレインバス４２０が複数のドレインコンタクト４２６に接続されていてもよい。
図２３に見られるように、各ゲートフィンガ４０６は、隣り合う一対のソースコンタクト４１６およびドレインコンタクト４２６間でＸ方向に沿って延びている。半導体ダイ２００は、それぞれが個々のトランジスタを含む複数のユニットセル４３０を具備していてもよい。図２３においては、複数のユニットセル４３０のうちの１つを破線ボックスで示しており、隣り合うソースコンタクト４１６およびドレインコンタクト４２６間に延びたゲートフィンガ４０６を含む。「ゲート幅」は、ゲートフィンガ４０６がその関連するソースコンタクト４１６およびドレインコンタクト４２６とＸ方向に重なり合う距離を表す。すなわち、ゲートフィンガ４０６の「幅」は、隣り合うソースコンタクト４１６／ドレインコンタクト４２６と平行に延びたゲートフィンガ４０６の寸法（Ｚ方向に沿った距離）を表す。複数のユニットセル４３０はそれぞれ、ソースコンタクト４１６および／またはドレインコンタクト４２６の一方を複数のユニットセル４３０のうちの隣り合う１つまたは複数と共有していてもよい。図２３においては、複数のユニットセル４３０のうちの特定数を示しているが、当然のことながら、半導体ダイ２００が具備する複数のユニットセル４３０は、これより多くてもよいし、少なくてもよい。
図２４は、図２３の線ＸＸＩＶ－ＸＸＩＶに沿った模式断面図である。
図２４を参照して、半導体ダイ２００および／またはアクティブエリア４００には、たとえば４Ｈ－ＳｉＣまたは６Ｈ－ＳｉＣを含み得る基板２０２を含む半導体構造４４０を含んでいてもよい。チャンネル層４９０が基板２０２上に配置され、バリア層４７０がチャンネル層４９０上に配置されることにより、チャンネル層４９０が基板２０２とバリア層４７０との間に存在していてもよい。チャンネル層４９０およびバリア層４７０は、ＩＩＩ族窒化物系材料を含んでいてもよく、バリア層４７０の材料は、チャンネル層４９０の材料よりも広いバンドギャップを有する。たとえば、チャンネル層４９０がＧａＮを含む一方、バリア層４７０がＡｌＧａＮを含んでいてもよい。
バリア層４７０とチャネル層４９０との間のバンドギャップの差およびバリア層４７０とチャネル層４９０との間の界面における圧電効果により、チャネル層４９０とバリア層４７０との間の接合部では、二次元電子ガス（２ＤＥＧ）がチャンネル層４９０に誘起される。２ＤＥＧは、ソースコンタクト４１６およびドレインコンタクト４２６それぞれの直下に存在し得るデバイスのソース領域およびドレイン領域間の導通を可能にする高導電層として機能する。ソースコンタクト４１６およびドレインコンタクト４２６は、バリア層４７０上に存在していてもよい。ゲートフィンガ４０６は、ソースコンタクト４１６とドレインコンタクト４２６との間でバリア層４７０上に存在していてもよい。図２３においては、ゲートフィンガ４０６、ソースコンタクト４１６、およびドレインコンタクト４２６がすべて同じ「長さ」を有するものとして示しているが、当然のことながら実際には、ゲートフィンガ４０６の長さがソースコンタクト４１６およびドレインコンタクト４２６の長さよりも実質的に短くてもよく、また当然のことながら、ソースコンタクトおよびドレインコンタクト４２６は、同じ長さを有する必要がない。
ゲートフィンガ４０６の材料は、バリア層４７０の組成に基づいて選定されるようになっていてもよい。ただし、特定の実施形態においては、Ｎｉ、Ｐｔ、ＮｉＳｉx、Ｃｕ、Ｐｄ、Ｃｒ、Ｗ、および／またはＷＳｉＮ等、窒化物系半導体材料に対してショットキーコンタクトを構成可能な材料が用いられるようになっていてもよい。ソースコンタクト４１６およびドレインコンタクト４２６は、ＧａＮに対してオーミックコンタクトを形成可能なＴｉＡｌＮ等の金属を含んでいてもよい。
入力リードパッド１１４、入力ボンディングパッド２３２、出力ボンディングパッド２８８、出力リードパッド１１６、その他任意のボンディングパッドエリアは、金属面により形成されていてもよく、また、銅、金、ニッケル、パラジウム、銀等、およびこれらの組み合わせ等の金属材料を含んでいてもよい。
半導体ダイ２００は、基板２０２の下面にメタライゼーション層が配置されていてもよい。メタライゼーション層は、Ｚ軸および／またはＸ軸と大略平行な平面に配置されていてもよい。一態様において、メタライゼーション層は、基板２０２の下面上の全面金属層として実現されていてもよい。この追加または代替として、半導体ダイ２００は、片面（１つの金属層）であってもよいし、両面（１つの基板層の両側の２つの金属層）であってもよいし、多層（基板層と交互のアルミニウム、銅、銀、金、および／または類似金属の外層および内層）であってもよい。半導体ダイ２００は、アルミニウム、銅、銀、金、および／または類似金属の層間を接続する別個の導電ライン、トラック、回路トレース、接続用パッド、ビア、ならびにＥＭシールド等を目的とした固体導電性エリア等の特徴を含んでいてもよい。１つまたは複数の態様において、ダイアタッチ材料１２４は、半導体ダイ２００と電気的接続を形成していなくてもよい。より具体的に、ダイアタッチ材料１２４は、半導体ダイ２００の支持部１０２への取り付け用としてのみ利用されるようになっていてもよい。したがって、この点、半導体ダイ２００の底部は、如何なる電気接点も有さない。１つまたは複数の態様において、ダイアタッチ材料１２４は、半導体ダイ２００と単一の電気的接続を形成していてもよい。より具体的に、ダイアタッチ材料１２４は、半導体ダイ２００の支持部１０２への単一の電気接続として利用されるようになっていてもよい。したがって、この点、半導体ダイ２００の底部は、如何なる電気接点も有さない。以上から、これらの態様において、本開示のパッケージ１００の構成は、フリップチップ、Ｃ４（Ｃｏｎｔｒｏｌｌｅｄ Ｃｏｌｌａｐｓｅ Ｃｈｉｐ Ｃｏｎｎｅｃｔｉｏｎ）、および／または類似物において利用される多接続型回路とは異なる。
図２５は、本開示に係る、パッケージの部分上面図である。
特に、図２５は、本明細書に記載の通り、１つまたは複数の任意の特徴、構成要素、構成等を含み得るパッケージ１００の例示的な一実施態様を示している。より具体的に、図２５は、大面積集積回路、モノリシック集積回路、モノリシックマイクロ波集積回路（ＭＭＩＣ）、マルチセルトランジスタ集積回路、電界効果トランジスタ（ＦＥＴ）のアレイを有する集積回路、マルチトランジスタ集積回路、マルチサーキット集積回路、マルチユニット集積回路、マルチエリア集積回路、マルチアクティブエリア集積回路、化合物半導体装置、高出力半導体装置、高周波半導体装置、高出力／高周波半導体装置、化合物高出力半導体装置、化合物高周波半導体装置、化合物高出力／高周波半導体装置、化合物半導体装置、高出力化合物半導体装置、高周波化合物半導体装置、および／または類似物として半導体第２００を実装したパッケージ１００を示している。たとえば、本開示は、ＧａＮ系ＦＥＴ、ＨＥＭＴ、および／もしくは類似トランジスタ等のＩＩＩ族窒化物トランジスタのような高出力および／もしくは高周波化合物半導体装置、またはこれらを組み込んだＭＭＩＣに利用され得る。また、本開示は、ＭＭＩＣおよび／または個別コンポーネントを用いた多段階ＦＥＴトポロジー、多経路ＦＥＴトポロジー、および／または類似トポロジー（ドハティ構成を含む）に利用されるようになっていてもよい。さらに、本開示は、個別デバイス、個別トランジスタ、大型フォームファクタ個別トランジスタ、大型フォームファクタ個別デバイス、マルチエリア個別デバイス、および／または類似物にも適用可能である。
１つまたは複数の態様において、図２５のパッケージ１００は、１つもしくは複数のアクティブエリア４００ならびに１つもしくは複数のアクティブエリア４００が実装されていない半導体ダイ２００のエリアの少なくとも１つの実施態様を含む半導体ダイ２００の如何なる実施態様にも本開示の種々態様を利用可能であることを示している。たとえば、少なくとも１つの副デバイスエリア３００の一実施態様が実装されるエリアが挙げられる。
特定の一例として、図２５に示すパッケージ１００は、１つまたは複数のアクティブエリア４００の少なくとも１つの実施態様がキャリアアンプおよびピーキングアンプを含むドハティ回路としての一実施態様を含んでいてもよい。特に、パッケージ１００は、当該パッケージ１００が出力を電力結合するように構成されたキャリアアンプおよびピーキングアンプを具備していてもよい。一態様においては、２つのアンプが異なるバイアスであってもよい。一態様において、キャリアアンプは、通常のクラスＡＢまたはクラスＢで動作するようになっていてもよい。一態様において、ピーキングアンプは、クラスＣで動作するようになっていてもよい。他の動作クラスも同様に考えられる。
したがって、本開示は、アクティブトランジスタ等のアクティブエリアの近傍ではあるがその直下ではないエリアへのガス抜けボイドの退避を可能にする意図的に構成されたチャンネルまたは１つもしくは複数のチャンネルのメッシュを実装する装置およびプロセスを開示している。したがって、焼結ダイアタッチ材料を用いた本開示に記載のチャンネル形成ボイド削減技術の適用によれば、冷却性および／または堅牢性の改善という予想外の結果がもたらされる。さらに、焼結ダイアタッチ材料を用いたＧａＮパッケージングのための本開示に記載のチャンネル形成ボイド削減技術の適用によれば、冷却性および／または堅牢性の改善という予想外の結果がもたらされる。特に、本出願人は、ボイドを削減する多くの異なるプロセスをテストして、本開示のチャンネル形成手法が最良の結果を提示・提供することが分かった。特に、本開示は、大面積集積回路、モノリシック集積回路、モノリシックマイクロ波集積回路（ＭＭＩＣ）、マルチセルトランジスタ集積回路、電界効果トランジスタ（ＦＥＴ）のアレイを有する集積回路、マルチトランジスタ集積回路、マルチサーキット集積回路、マルチユニット集積回路、マルチエリア集積回路、マルチアクティブエリア集積回路、化合物半導体装置、高出力半導体装置、高周波半導体装置、高出力／高周波半導体装置、化合物高出力半導体装置、化合物高周波半導体装置、化合物高出力／高周波半導体装置、化合物半導体装置、高出力化合物半導体装置、高周波化合物半導体装置、および／または類似物に利用されるようになっていてもよい。たとえば、本開示は、ＧａＮ系ＦＥＴ、ＨＥＭＴ、および／もしくは類似トランジスタ等のＩＩＩ族窒化物トランジスタのような高出力および／もしくは高周波化合物半導体装置、またはこれらを組み込んだＭＭＩＣに利用され得る。また、本開示は、ＭＭＩＣおよび／または個別コンポーネントを用いた多段階ＦＥＴトポロジー、多経路ＦＥＴトポロジー、および／または類似トポロジー（ドハティ構成を含む）に利用されるようになっていてもよい。また、本開示は、個別デバイス、個別トランジスタ、大型フォームファクタ個別トランジスタ、大型フォームファクタ個別デバイス、マルチエリア個別デバイス、および／または類似物にも適用可能である。
また、本開示は、パッケージ１００内の半導体ダイ２００への成形化合物接着を促進し得るダイアタッチ材料１２４ならびに／または１つもしくは複数のチャンネル１２２上に配置されたオーバーモールド１３０を実装する装置およびプロセスを開示している。この点、支持部１０２を覆う半導体ダイ２００を越えて延伸し得るダイアタッチ材料１２４の部分が存在する。これらのダイアタッチ材料１２４の部分は、パッケージ１００のオーバーモールド１３０の支持部１０２へのオーバーモールドプラスチック接着を改善可能である。さらに、これらのダイアタッチ材料１２４の部分は、支持部１０２の選択的めっきを回避可能である。また、この構成によれば、あるパッケージタイプに用いられる半導体ダイ２００のすべてのダイサイズに対して、１つの共通パッケージリードフレームを使用可能となり得る。この点、本明細書に記載の通り、パッケージ１００のオーバーモールド１３０を支持部１０２に実装する種々態様によれば、半導体ダイ２００のサイズおよび実施態様における大きな多様性が可能となる。
さらに、本開示は、製造コストが低くなる装置およびプロセスを開示している。また、本開示は、パッケージコストの低減、パッケージ製造コストの低減、製造複雑性の低減、歩留まり損失の低減、および／または類似効果のためのさまざまなコンポーネント構成を実装可能な装置およびプロセスを開示している。
本開示の接着剤は、中間層の適用によって接続対象の表面を接続することを含み得る接着接合プロセスにおいて利用されるようになっていてもよい。この接着剤は、有機物であってもよいし、無機物であってもよく、また、接続対象の表面の片面に堆積されるようになっていてもよいし、両面に堆積されるようになっていてもよい。この接着剤は、特定の工具圧力を印加することを含み得る環境において、特定の被覆厚さおよび特定の接合温度で特定の処理時間にわたって接着材料を適用することを含み得る接着接合プロセスにおいて利用されるようになっていてもよい。一態様において、この接着剤は、導電性接着剤、エポキシ系接着剤、導電性エポキシ系接着剤、および／または類似接着剤であってもよい。
本開示のはんだは、はんだを含み得るはんだ界面および／またははんだにより形成され得るはんだ界面の構成に利用されるようになっていてもよい。このはんだは、接続対象の表面間の接合の形成に使用可能な如何なる可融合金であってもよい。このはんだは、鉛フリーはんだ、鉛はんだ、共晶はんだ等であってもよい。鉛フリーはんだは、スズ、銅、銀、ビスマス、インジウム、亜鉛、アンチモン、微量の他金属、および／または類似金属を含んでいてもよい。鉛はんだは、鉛、スズ、銀等の他金属、および／または類似金属を含んでいてもよい。このはんだは、必要に応じてフラックスをさらに含んでいてもよい。
本開示の焼結では、熱および／または圧力によって固体塊の材料を圧縮・形成するプロセスを利用するようにしてもよい。この焼結プロセスは、材料を液化温度まで融かさなくても作用し得る。この焼結プロセスには、金属粉末の焼結を含んでいてもよい。この焼結プロセスには、真空中の焼結を含んでいてもよい。この焼結プロセスには、保護ガスを用いた焼結を含んでいてもよい。
本開示の共晶接合では、共融系を構成可能な中間金属層による接合プロセスを利用するようにしてもよい。共融系は、接続対象の表面間に用いられるようになっていてもよい。この共晶接合では、共晶金属を利用するようにしてもよく、この共晶金属は、二相平衡を経ることなく、特定の組成および温度で固体から液体状態または液体から固体状態に変化する合金であってもよい。共晶合金は、スパッタリング、二元蒸着、電気めっき、および／または類似方法により堆積されるようになっていてもよい。
本開示の超音波溶接では、加圧下で一体的に保持されたコンポーネントに対して高周波の超音波音響振動が局所的に印加されるプロセスを利用するようにしてもよい。この超音波溶接では、接続対象の表面間に固体状態の溶接を形成するようにしてもよい。一態様において、この超音波溶接には、超音波分解力の印加を含んでいてもよい。
以上、例示的な態様に関して本開示を説明したが、当業者であれば、添付の特許請求の範囲の思想および範囲に含まれる改良を加えて本開示を実施可能であることが認識されよう。上掲の種々例は例示に過ぎず、本開示の考え得るすべての設計、態様、適用、または改良を網羅したものとはなり得ない。

Claims (118)

  1. 半導体ダイと、
    支持部と、
    少なくとも１つのチャンネルを備えたダイアタッチ材料であり、前記少なくとも１つのチャンネルの少なくとも一部が前記半導体ダイと前記支持部との間に配置され、前記半導体ダイの前記支持部への取り付け時に生成されたガスが前記ダイアタッチ材料から放出され得る、ダイアタッチ材料と、
    を備えた半導体装置。
  2. 前記半導体ダイが、ＩＩＩ族窒化物系ＨＥＭＴ（高電子移動度トランジスタ）である、請求項１に記載の半導体装置。
  3. 前記半導体ダイが、ＩＩＩ族窒化物系ＭＭＩＣ（モノリシックマイクロ波集積回路）である、請求項１に記載の半導体装置。
  4. 前記ＩＩＩ族窒化物系ＭＭＩＣが、複数のＩＩＩ族窒化物系ＨＥＭＴ（高電子移動度トランジスタ）および少なくとも１つの副デバイスエリアを含む、請求項３に記載の半導体装置。
  5. 前記支持部上の少なくとも１つの副デバイスエリアをさらに備え、前記ダイアタッチ材料が、前記少なくとも１つの副デバイスエリアと前記支持部との間に配置された前記少なくとも１つのチャンネルの少なくとも一部を含む、請求項１に記載の半導体装置。
  6. 前記支持部上の保護材料をさらに備え、前記ダイアタッチ材料が、前記保護材料と前記支持部との間に配置された前記少なくとも１つのチャンネルの少なくとも一部を含む、請求項１に記載の半導体装置。
  7. 前記少なくとも１つのチャンネルが、複数のチャンネルを含む、請求項１に記載の半導体装置。
  8. 前記少なくとも１つのチャンネルが、交差する少なくとも２つのチャンネルを含む、請求項１に記載の半導体装置。
  9. 前記少なくとも１つのチャンネルのうちの３つ以上が交差する、請求項１に記載の半導体装置。
  10. 前記少なくとも１つのチャンネルが、メッシュを構成する、請求項１に記載の半導体装置。
  11. 前記ダイアタッチ材料が、有機材料に金属粒子を含む、請求項１に記載の半導体装置。
  12. 前記ダイアタッチ材料が、焼結材料を含む、請求項１に記載の半導体装置。
  13. 前記ダイアタッチ材料が、銀焼結材料または銅焼結材料の少なくとも一方を含む、請求項１に記載の半導体装置。
  14. 前記少なくとも１つのチャンネルが、前記半導体ダイのアクティブエリアの垂直方向下方に配置され、横方向にオフセットしており、
    前記半導体ダイが、集積回路を備えた、請求項１に記載の半導体装置。
  15. 前記少なくとも１つのチャンネルが、少なくとも１つの副デバイスエリアの下側に配置され、
    前記半導体ダイが、モノリシックマイクロ波集積回路（ＭＭＩＣ）を備えた、請求項１に記載の半導体装置。
  16. 前記少なくとも１つのチャンネルが、少なくとも１つの排気口および少なくとも１つの側縁部を含む、請求項１に記載の半導体装置。
  17. 前記少なくとも１つのチャンネルが、矩形状、多角形状、円形状、自由形状、連続形状、不連続形状、およびこれらの組み合わせのうちの少なくとも１つを含む、請求項１に記載の半導体装置。
  18. 前記少なくとも１つのチャンネルが、前記ダイアタッチ材料を分割する、請求項１に記載の半導体装置。
  19. 前記少なくとも１つのチャンネルの少なくとも１つの側縁部が、前記ダイアタッチ材料の硬化中に生成されたガスの前記ダイアタッチ材料からの放出を可能にする前記ダイアタッチ材料の表面を形成するように構成された、請求項１に記載の半導体装置。
  20. 前記少なくとも１つのチャンネルが、少なくとも１つのアクティブエリアの下側から、硬化中に生成されたガスを受容するように構成され、前記ガスが前記少なくとも１つのチャンネルに取り込まれたら、前記少なくとも１つのチャンネルに沿って前記ガスが進み、排気口を通じて前記少なくとも１つのチャンネルから排出され得るように構成された、請求項１に記載の半導体装置。
  21. 前記ダイアタッチ材料が、スクリーン印刷プロセス、プリフォームプロセス、ニードル吐出プロセス、およびインクジェット吐出プロセスのうちの１つを利用して構成された、請求項１に記載の半導体装置。
  22. 前記ダイアタッチ材料が、前記ダイアタッチ材料の構成と整合する開口を有し、前記少なくとも１つのチャンネルの位置と整合する前記ダイアタッチ材料の適用を許可しない部分を有するステンシルを用いたスクリーン印刷プロセスを利用して構成された、請求項１に記載の半導体装置。
  23. パッケージをさらに備え、
    前記パッケージが、パワーアンプパッケージ、マイクロ波パワーパッケージ、マイクロ波パワーアンプパッケージ、無線周波数（ＲＦ）アンプパッケージ、無線周波数（ＲＦ）パワーアンプパッケージ、無線周波数（ＲＦ）パワートランジスタパッケージ、モノリシックマイクロ波集積回路（ＭＭＩＣ）パッケージ、無線周波数（ＲＦ）パワーアンプトランジスタパッケージ、１～２ギガヘルツ（ＧＨｚ）の無線スペクトルのさまざまな周波数を実装したＬ帯コンポーネントパッケージ、２～４ＧＨｚの周波数を網羅したＳ帯コンポーネントパッケージ、７．０～１１．２ＧＨｚの無線スペクトルのさまざまな周波数を実装したＸ帯コンポーネントパッケージ、５００～１０００ＭＨｚの無線スペクトルのさまざまな周波数を実装したＣ帯コンポーネントパッケージ、１２～１８ＧＨｚのマイクロ波周波数範囲の電磁スペクトルのＫｕ帯コンポーネントパッケージ、衛星通信コンポーネントパッケージ、およびドハティ構成パッケージのうちの少なくとも１つを含み、
    前記半導体ダイが、集積回路を備えた、請求項１に記載の半導体装置。
  24. 前記半導体ダイが、１つまたは複数のトランジスタが配置されたエリア、１つまたは複数のトランジスタアンプが配置されたエリア、１つまたは複数のトランスが配置されたエリア、１つまたは複数の電圧レギュレータが配置されたエリア、発熱する１つまたは複数のデバイスが配置されたエリア、低温動作の恩恵を受ける１つまたは複数のデバイスが配置されたエリア、ならびに１つまたは複数の半導体装置が配置されたエリアのうちの少なくとも１つを含む少なくとも１つのアクティブエリアを含む、請求項１に記載の半導体装置。
  25. 前記半導体ダイが、１つまたは複数の無線周波数（ＲＦ）半導体装置が配置されたエリアである少なくとも１つのアクティブエリアを含み、
    前記半導体ダイが、ＧａＮ系電界効果トランジスタ（ＦＥＴ）およびＧａＮ系高電子移動度トランジスタ（ＨＥＭＴ）の少なくとも一方を備え、
    前記半導体ダイが、インピーダンス整合回路、整合回路、入力整合回路、出力整合回路、中間整合回路、高調波終端部、高調波終端回路、および整合回路網のうちの１つまたは複数の部分を含む少なくとも１つの副デバイスエリアを含む、請求項１に記載の半導体装置。
  26. 前記半導体ダイが、１つまたは複数の半導体装置が配置されたエリアである少なくとも１つのアクティブエリアを含み、
    前記半導体ダイが、広バンドギャップ半導体装置、超広帯域デバイス、ＧａＮ系デバイス、ＧａＮ－ｏｎ－ＳｉＣデバイス、ＧａＮ－ｏｎ－Ｓｉデバイス、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、金属酸化物電界効果トランジスタ（ＭＯＳＦＥＴ）、接合型電界効果トランジスタ（ＪＦＥＴ）、バイポーラ接合トランジスタ（ＢＪＴ）、横方向拡散金属酸化物半導体（ＬＤＭＯＳ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、および広バンドギャップ（ＷＢＧ）半導体のうちの少なくとも１つを備えた、請求項１に記載の半導体装置。
  27. 前記半導体ダイが、抵抗器、インダクタ、キャパシタ、金属酸化物シリコン（ＭＯＳ）キャパシタ、インピーダンス整合回路、整合回路、入力整合回路、出力整合回路、中間整合回路、高調波フィルタ、高調波終端部、カプラ、バラン、パワー結合器、パワー分配器、無線周波数（ＲＦ）回路、ラジアルスタブ回路、伝送線回路、基本周波数整合回路、ベースバンド終端回路、２次高調波終端回路、集積型パッシブデバイス（ＩＰＤ）、および整合回路網のうちの１つまたは複数を備えた少なくとも１つの副デバイスエリアを含む、請求項１に記載の半導体装置。
  28. 前記支持部が、パドル、表面、パッケージ支持部、パッケージ面、パッケージ支持面、金属サブマウント、フランジ、金属フランジ、ヒートシンク、共通ソース支持部、共通ソース面、共通ソースパッケージ支持部、共通ソースパッケージ面、共通ソースパッケージ支持面、共通ソースフランジ、共通ソースヒートシンク、リードフレーム、および金属リードフレームのうちの少なくとも１つを含む、請求項１に記載の半導体装置。
  29. 前記ダイアタッチ材料が、１つまたは複数の金属材料ならびに１つまたは複数の非金属材料を含む、請求項１に記載の半導体装置。
  30. 少なくとも前記半導体ダイを囲むオーバーモールド構成をさらに備え、
    前記ダイアタッチ材料が、前記オーバーモールド構成と前記支持部との間に配置された少なくとも１つのチャンネルの少なくとも一部を含む、請求項１に記載の半導体装置。
  31. 半導体ダイを用意することと、
    支持部を用意することと、
    少なくとも１つのチャンネルを備えたダイアタッチ材料を形成することであり、前記少なくとも１つのチャンネルの少なくとも一部が前記半導体ダイと前記支持部との間に配置され、前記半導体ダイの前記支持部への取り付け時に生成されたガスが前記ダイアタッチ材料から放出され得る、ことと、
    を含む、半導体装置実装プロセス。
  32. 前記半導体ダイが、ＩＩＩ族窒化物系ＨＥＭＴ（高電子移動度トランジスタ）である、請求項３１に記載の半導体装置実装プロセス。
  33. 前記半導体ダイが、ＩＩＩ族窒化物系ＭＭＩＣ（モノリシックマイクロ波集積回路）である、請求項３１に記載の半導体装置実装プロセス。
  34. 前記ＩＩＩ族窒化物系ＭＭＩＣが、複数のＩＩＩ族窒化物系ＨＥＭＴ（高電子移動度トランジスタ）および少なくとも１つの副デバイスエリアを含む、請求項３３に記載の半導体装置実装プロセス。
  35. 前記支持部上の少なくとも１つの副デバイスエリアをさらに備え、前記ダイアタッチ材料が、前記少なくとも１つの副デバイスエリアと前記支持部との間に配置された前記少なくとも１つのチャンネルの少なくとも一部を含む、請求項３１に記載の半導体装置実装プロセス。
  36. 前記支持部上の保護材料をさらに備え、前記ダイアタッチ材料が、前記保護材料と前記支持部との間に配置された前記少なくとも１つのチャンネルの少なくとも一部を含む、請求項３１に記載の半導体装置実装プロセス。
  37. 前記少なくとも１つのチャンネルが、複数のチャンネルを含む、請求項３１に記載の半導体装置実装プロセス。
  38. 前記少なくとも１つのチャンネルが、交差する少なくとも２つのチャンネルを含む、請求項３１に記載の半導体装置実装プロセス。
  39. 前記少なくとも１つのチャンネルのうちの３つ以上が交差する、請求項３１に記載の半導体装置実装プロセス。
  40. 前記少なくとも１つのチャンネルが、メッシュを構成する、請求項３１に記載の半導体装置実装プロセス。
  41. 前記ダイアタッチ材料が、有機材料に金属粒子を含む、請求項３１に記載の半導体装置実装プロセス。
  42. 前記ダイアタッチ材料が、焼結材料を含む、請求項３１に記載の半導体装置実装プロセス。
  43. 前記ダイアタッチ材料が、銀焼結材料または銅焼結材料の少なくとも一方を含む、請求項３１に記載の半導体装置実装プロセス。
  44. 前記少なくとも１つのチャンネルをアクティブエリアの垂直方向下方で横方向にオフセットして配置することをさらに含み、
    前記半導体ダイが、集積回路を備えた、請求項３１に記載の半導体装置実装プロセス。
  45. 前記少なくとも１つのチャンネルを少なくとも１つの副デバイスエリアの下側に配置することをさらに含み、
    前記半導体ダイが、モノリシックマイクロ波集積回路（ＭＭＩＣ）を備えた、請求項３１に記載の半導体装置実装プロセス。
  46. 前記少なくとも１つのチャンネルに少なくとも１つの排気口および少なくとも１つの側縁部を構成することをさらに含む、請求項３１に記載の半導体装置実装プロセス。
  47. 前記少なくとも１つのチャンネルが、矩形状、多角形状、円形状、自由形状、連続形状、不連続形状、およびこれらの組み合わせのうちの少なくとも１つを含む、請求項３１に記載の半導体装置実装プロセス。
  48. 前記少なくとも１つのチャンネルが、前記ダイアタッチ材料を分割する、請求項３１に記載の半導体装置実装プロセス。
  49. 前記少なくとも１つのチャンネルに少なくとも１つの側縁部を構成して、前記ダイアタッチ材料の硬化中に生成されたガスの前記ダイアタッチ材料からの放出を可能にする前記ダイアタッチ材料の表面を形成することをさらに含む、請求項３１に記載の半導体装置実装プロセス。
  50. 前記少なくとも１つのチャンネルが少なくとも１つのアクティブエリアの下側から、硬化中に生成されたガスを受容するように構成することと、
    前記ガスが前記少なくとも１つのチャンネルに取り込まれたら、前記少なくとも１つのチャンネルに沿って前記ガスが進み、排気口を通じて前記少なくとも１つのチャンネルから排出され得るように前記少なくとも１つのチャンネルを構成することと、
    をさらに含む、請求項３１に記載の半導体装置実装プロセス。
  51. 前記ダイアタッチ材料を形成することが、スクリーン印刷プロセス、プリフォームプロセス、ニードル吐出プロセス、およびインクジェット吐出プロセスのうちの１つを利用することを含む、請求項３１に記載の半導体装置実装プロセス。
  52. 前記ダイアタッチ材料を形成することが、前記ダイアタッチ材料の構成と整合する開口を有し、前記少なくとも１つのチャンネルの位置と整合する前記ダイアタッチ材料の適用を許可しない部分を有するステンシルを用いたスクリーン印刷プロセスを利用することを含む、請求項３１に記載の半導体装置実装プロセス。
  53. パッケージを実装することであり、パワーアンプパッケージ、マイクロ波パワーパッケージ、マイクロ波パワーアンプパッケージ、無線周波数（ＲＦ）アンプパッケージ、無線周波数（ＲＦ）パワーアンプパッケージ、無線周波数（ＲＦ）パワートランジスタパッケージ、モノリシックマイクロ波集積回路（ＭＭＩＣ）パッケージ、無線周波数（ＲＦ）パワーアンプトランジスタパッケージ、１～２ギガヘルツ（ＧＨｚ）の無線スペクトルのさまざまな周波数を実装したＬ帯コンポーネントパッケージ、２～４ＧＨｚの周波数を網羅したＳ帯コンポーネントパッケージ、７．０～１１．２ＧＨｚの無線スペクトルのさまざまな周波数を実装したＸ帯コンポーネントパッケージ、５００～１０００ＭＨｚの無線スペクトルのさまざまな周波数を実装したＣ帯コンポーネントパッケージ、１２～１８ＧＨｚのマイクロ波周波数範囲の電磁スペクトルのＫｕ帯コンポーネントパッケージ、衛星通信コンポーネントパッケージ、およびドハティ構成パッケージのうちの少なくとも１つを実装することを含む、ことをさらに含む、請求項３１に記載の半導体装置実装プロセス。
  54. 少なくとも１つのアクティブエリアが、１つまたは複数のトランジスタが配置されたエリア、１つまたは複数のトランジスタアンプが配置されたエリア、１つまたは複数のトランスが配置されたエリア、１つまたは複数の電圧レギュレータが配置されたエリア、発熱する１つまたは複数のデバイスが配置されたエリア、低温動作の恩恵を受ける１つまたは複数のデバイスが配置されたエリア、ならびに１つまたは複数の半導体装置が配置されたエリアのうちの少なくとも１つを含む、請求項３１に記載の半導体装置実装プロセス。
  55. １つまたは複数の無線周波数（ＲＦ）半導体装置が配置されたエリアとして少なくとも１つのアクティブエリアを構成することと、
    ＧａＮ系電界効果トランジスタ（ＦＥＴ）およびＧａＮ系高電子移動度トランジスタ（ＨＥＭＴ）の少なくとも一方として前記１つまたは複数の無線周波数（ＲＦ）半導体装置を構成することと、
    インピーダンス整合回路、整合回路、入力整合回路、出力整合回路、中間整合回路、高調波終端部、高調波終端回路、および整合回路網のうちの１つまたは複数の部分として少なくとも１つの副デバイスエリアを構成することと、
    をさらに含む、請求項３１に記載の半導体装置実装プロセス。
  56. １つまたは複数の半導体装置が配置されたエリアとして少なくとも１つのアクティブエリアを構成することと、
    広バンドギャップ半導体装置、超広帯域デバイス、ＧａＮ系デバイス、ＧａＮ－ｏｎ－ＳｉＣデバイス、ＧａＮ－ｏｎ－Ｓｉデバイス、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、金属酸化物電界効果トランジスタ（ＭＯＳＦＥＴ）、接合型電界効果トランジスタ（ＪＦＥＴ）、バイポーラ接合トランジスタ（ＢＪＴ）、横方向拡散金属酸化物半導体（ＬＤＭＯＳ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、および広バンドギャップ（ＷＢＧ）半導体のうちの少なくとも１つとして前記１つまたは複数の半導体装置を構成することと、
    をさらに含む、請求項３１に記載の半導体装置実装プロセス。
  57. 抵抗器、インダクタ、キャパシタ、金属酸化物シリコン（ＭＯＳ）キャパシタ、インピーダンス整合回路、整合回路、入力整合回路、出力整合回路、中間整合回路、高調波フィルタ、高調波終端部、カプラ、バラン、パワー結合器、パワー分配器、無線周波数（ＲＦ）回路、ラジアルスタブ回路、伝送線回路、基本周波数整合回路、ベースバンド終端回路、２次高調波終端回路、集積型パッシブデバイス（ＩＰＤ）、および整合回路網のうちの１つまたは複数として少なくとも１つの副デバイスエリアを構成することをさらに含む、請求項３１に記載の半導体装置実装プロセス。
  58. 前記支持部が、パドル、表面、パッケージ支持部、パッケージ面、パッケージ支持面、金属サブマウント、フランジ、金属フランジ、ヒートシンク、共通ソース支持部、共通ソース面、共通ソースパッケージ支持部、共通ソースパッケージ面、共通ソースパッケージ支持面、共通ソースフランジ、共通ソースヒートシンク、リードフレーム、および金属リードフレームのうちの少なくとも１つを含む、請求項３１に記載の半導体装置実装プロセス。
  59. 前記ダイアタッチ材料が、１つまたは複数の金属材料ならびに１つまたは複数の非金属材料を含む、請求項３１に記載の半導体装置実装プロセス。
  60. 少なくとも前記半導体ダイを囲むオーバーモールド構成をさらに備え、
    前記ダイアタッチ材料が、前記オーバーモールド構成と前記支持部との間に配置された少なくとも１つのチャンネルの少なくとも一部を含む、請求項３１に記載の半導体装置実装プロセス。
  61. 少なくとも１つの副デバイスエリアを含む半導体ダイと、
    支持部と、
    少なくとも１つのチャンネルを備えたダイアタッチ材料であり、前記少なくとも１つのチャンネルの少なくとも一部が前記半導体ダイの前記少なくとも１つの副デバイスエリアと前記支持部との間に配置され、前記半導体ダイの前記支持部への取り付け時に生成されたガスが前記ダイアタッチ材料から放出され得る、ダイアタッチ材料と、
    を備えた半導体装置。
  62. 前記半導体ダイが、ＩＩＩ族窒化物系ＨＥＭＴ（高電子移動度トランジスタ）である、請求項６１に記載の半導体装置。
  63. 前記半導体ダイが、ＩＩＩ族窒化物系ＭＭＩＣ（モノリシックマイクロ波集積回路）である、請求項６１に記載の半導体装置。
  64. 前記ＩＩＩ族窒化物系ＭＭＩＣが、複数のＩＩＩ族窒化物系ＨＥＭＴ（高電子移動度トランジスタ）および少なくとも１つの副デバイスエリアを含む、請求項６３に記載の半導体装置。
  65. 前記支持部上の保護材料をさらに備え、前記ダイアタッチ材料が、前記保護材料と前記支持部との間に配置された前記少なくとも１つのチャンネルの少なくとも一部を含む、請求項６１に記載の半導体装置。
  66. 前記少なくとも１つのチャンネルが、複数のチャンネルを含む、請求項６１に記載の半導体装置。
  67. 前記少なくとも１つのチャンネルが、交差する少なくとも２つのチャンネルを含む、請求項６１に記載の半導体装置。
  68. 前記少なくとも１つのチャンネルのうちの３つ以上が交差する、請求項６１に記載の半導体装置。
  69. 前記少なくとも１つのチャンネルが、メッシュを構成する、請求項６１に記載の半導体装置。
  70. 前記ダイアタッチ材料が、有機材料に金属粒子を含む、請求項６１に記載の半導体装置。
  71. 前記ダイアタッチ材料が、焼結材料を含む、請求項６１に記載の半導体装置。
  72. 前記ダイアタッチ材料が、銀焼結材料または銅焼結材料の少なくとも一方を含む、請求項６１に記載の半導体装置。
  73. 前記少なくとも１つのチャンネルが、前記半導体ダイのアクティブエリアの垂直方向下方に配置され、横方向にオフセットしており、
    前記半導体ダイが、集積回路を備えた、請求項６１に記載の半導体装置。
  74. 前記少なくとも１つのチャンネルが、前記少なくとも１つの副デバイスエリアの下側に配置され、
    前記半導体ダイが、モノリシックマイクロ波集積回路（ＭＭＩＣ）を備えた、請求項６１に記載の半導体装置。
  75. 前記少なくとも１つのチャンネルが、少なくとも１つの排気口および少なくとも１つの側縁部を含む、請求項６１に記載の半導体装置。
  76. 前記少なくとも１つのチャンネルが、矩形状、多角形状、円形状、自由形状、連続形状、不連続形状、およびこれらの組み合わせのうちの少なくとも１つを含む、請求項６１に記載の半導体装置。
  77. 前記少なくとも１つのチャンネルが、前記ダイアタッチ材料を分割する、請求項６１に記載の半導体装置。
  78. 前記少なくとも１つのチャンネルの少なくとも１つの側縁部が、前記ダイアタッチ材料の硬化中に生成されたガスの前記ダイアタッチ材料からの放出を可能にする前記ダイアタッチ材料の表面を形成するように構成された、請求項６１に記載の半導体装置。
  79. 前記少なくとも１つのチャンネルが、少なくとも１つのアクティブエリアの下側から、硬化中に生成されたガスを受容するように構成され、前記ガスが前記少なくとも１つのチャンネルに取り込まれたら、前記少なくとも１つのチャンネルに沿って前記ガスが進み、排気口を通じて前記少なくとも１つのチャンネルから排出され得るように構成された、請求項６１に記載の半導体装置。
  80. 前記ダイアタッチ材料が、スクリーン印刷プロセス、プリフォームプロセス、ニードル吐出プロセス、およびインクジェット吐出プロセスのうちの１つを利用して構成された、請求項６１に記載の半導体装置。
  81. 前記ダイアタッチ材料が、前記ダイアタッチ材料の構成と整合する開口を有し、前記少なくとも１つのチャンネルの位置と整合する前記ダイアタッチ材料の適用を許可しない部分を有するステンシルを用いたスクリーン印刷プロセスを利用して構成された、請求項６１に記載の半導体装置。
  82. パッケージをさらに備え、
    前記パッケージが、パワーアンプパッケージ、マイクロ波パワーパッケージ、マイクロ波パワーアンプパッケージ、無線周波数（ＲＦ）アンプパッケージ、無線周波数（ＲＦ）パワーアンプパッケージ、無線周波数（ＲＦ）パワートランジスタパッケージ、モノリシックマイクロ波集積回路（ＭＭＩＣ）パッケージ、無線周波数（ＲＦ）パワーアンプトランジスタパッケージ、１～２ギガヘルツ（ＧＨｚ）の無線スペクトルのさまざまな周波数を実装したＬ帯コンポーネントパッケージ、２～４ＧＨｚの周波数を網羅したＳ帯コンポーネントパッケージ、７．０～１１．２ＧＨｚの無線スペクトルのさまざまな周波数を実装したＸ帯コンポーネントパッケージ、５００～１０００ＭＨｚの無線スペクトルのさまざまな周波数を実装したＣ帯コンポーネントパッケージ、１２～１８ＧＨｚのマイクロ波周波数範囲の電磁スペクトルのＫｕ帯コンポーネントパッケージ、衛星通信コンポーネントパッケージ、およびドハティ構成パッケージのうちの少なくとも１つを含み、
    前記半導体ダイが、集積回路を備えた、請求項６１に記載の半導体装置。
  83. 前記半導体ダイが、１つまたは複数のトランジスタが配置されたエリア、１つまたは複数のトランジスタアンプが配置されたエリア、１つまたは複数のトランスが配置されたエリア、１つまたは複数の電圧レギュレータが配置されたエリア、発熱する１つまたは複数のデバイスが配置されたエリア、低温動作の恩恵を受ける１つまたは複数のデバイスが配置されたエリア、ならびに１つまたは複数の半導体装置が配置されたエリアのうちの少なくとも１つを含む少なくとも１つのアクティブエリアを含む、請求項６１に記載の半導体装置。
  84. 前記半導体ダイが、１つまたは複数の無線周波数（ＲＦ）半導体装置が配置されたエリアである少なくとも１つのアクティブエリアを含み、
    前記半導体ダイが、ＧａＮ系電界効果トランジスタ（ＦＥＴ）およびＧａＮ系高電子移動度トランジスタ（ＨＥＭＴ）の少なくとも一方を備え、
    前記少なくとも１つの副デバイスエリアが、インピーダンス整合回路、整合回路、入力整合回路、出力整合回路、中間整合回路、高調波終端部、高調波終端回路、および整合回路網のうちの１つまたは複数の部分を含む、請求項６１に記載の半導体装置。
  85. 前記半導体ダイが、１つまたは複数の半導体装置が配置されたエリアである少なくとも１つのアクティブエリアを含み、
    前記半導体ダイが、広バンドギャップ半導体装置、超広帯域デバイス、ＧａＮ系デバイス、ＧａＮ－ｏｎ－ＳｉＣデバイス、ＧａＮ－ｏｎ－Ｓｉデバイス、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、金属酸化物電界効果トランジスタ（ＭＯＳＦＥＴ）、接合型電界効果トランジスタ（ＪＦＥＴ）、バイポーラ接合トランジスタ（ＢＪＴ）、横方向拡散金属酸化物半導体（ＬＤＭＯＳ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、および広バンドギャップ（ＷＢＧ）半導体のうちの少なくとも１つを備えた、請求項６１に記載の半導体装置。
  86. 前記半導体ダイが、抵抗器、インダクタ、キャパシタ、金属酸化物シリコン（ＭＯＳ）キャパシタ、インピーダンス整合回路、整合回路、入力整合回路、出力整合回路、中間整合回路、高調波フィルタ、高調波終端部、カプラ、バラン、パワー結合器、パワー分配器、無線周波数（ＲＦ）回路、ラジアルスタブ回路、伝送線回路、基本周波数整合回路、ベースバンド終端回路、２次高調波終端回路、集積型パッシブデバイス（ＩＰＤ）、および整合回路網のうちの１つまたは複数を備えた少なくとも１つの副デバイスエリアを含む、請求項６１に記載の半導体装置。
  87. 前記支持部が、パドル、表面、パッケージ支持部、パッケージ面、パッケージ支持面、金属サブマウント、フランジ、金属フランジ、ヒートシンク、共通ソース支持部、共通ソース面、共通ソースパッケージ支持部、共通ソースパッケージ面、共通ソースパッケージ支持面、共通ソースフランジ、共通ソースヒートシンク、リードフレーム、および金属リードフレームのうちの少なくとも１つを含む、請求項６１に記載の半導体装置。
  88. 前記ダイアタッチ材料が、１つまたは複数の金属材料ならびに１つまたは複数の非金属材料を含む、請求項６１に記載の半導体装置。
  89. 少なくとも前記半導体ダイを囲むオーバーモールド構成をさらに備え、
    前記ダイアタッチ材料が、前記オーバーモールド構成と前記支持部との間に配置された少なくとも１つのチャンネルの少なくとも一部を含む、請求項６１に記載の半導体装置。
  90. 半導体ダイと、
    支持部と、
    少なくとも１つのチャンネルを備えたダイアタッチ材料と、
    少なくとも前記半導体ダイを囲み、少なくとも一部が前記ダイアタッチ材料に取り付けられたオーバーモールド構成と、
    を備えた半導体装置。
  91. 前記半導体ダイが、ＩＩＩ族窒化物系ＨＥＭＴ（高電子移動度トランジスタ）である、請求項９０に記載の半導体装置。
  92. 前記半導体ダイが、ＩＩＩ族窒化物系ＭＭＩＣ（モノリシックマイクロ波集積回路）である、請求項９０に記載の半導体装置。
  93. 前記ＩＩＩ族窒化物系ＭＭＩＣが、複数のＩＩＩ族窒化物系ＨＥＭＴ（高電子移動度トランジスタ）および少なくとも１つの副デバイスエリアを含む、請求項９２に記載の半導体装置。
  94. 前記支持部上の少なくとも１つの副デバイスエリアをさらに備え、前記ダイアタッチ材料が、前記少なくとも１つの副デバイスエリアと前記支持部との間に配置された前記少なくとも１つのチャンネルの少なくとも一部を含む、請求項９０に記載の半導体装置。
  95. 前記支持部上の保護材料をさらに備え、前記ダイアタッチ材料が、前記保護材料と前記支持部との間に配置された前記少なくとも１つのチャンネルの少なくとも一部を含む、請求項９０に記載の半導体装置。
  96. 前記少なくとも１つのチャンネルが、複数のチャンネルを含む、請求項９０に記載の半導体装置。
  97. 前記少なくとも１つのチャンネルが、交差する少なくとも２つのチャンネルを含む、請求項９０に記載の半導体装置。
  98. 前記少なくとも１つのチャンネルのうちの３つ以上が交差する、請求項９０に記載の半導体装置。
  99. 前記少なくとも１つのチャンネルが、メッシュを構成する、請求項９０に記載の半導体装置。
  100. 前記ダイアタッチ材料が、有機材料に金属粒子を含む、請求項９０に記載の半導体装置。
  101. 前記ダイアタッチ材料が、焼結材料を含む、請求項９０に記載の半導体装置。
  102. 前記ダイアタッチ材料が、銀焼結材料または銅焼結材料の少なくとも一方を含む、請求項９０に記載の半導体装置。
  103. 前記少なくとも１つのチャンネルが、前記半導体ダイのアクティブエリアの垂直方向下方に配置され、横方向にオフセットしており、
    前記半導体ダイが、集積回路を備えた、請求項９０に記載の半導体装置。
  104. 前記少なくとも１つのチャンネルが、少なくとも１つの副デバイスエリアの下側に配置され、
    前記半導体ダイが、モノリシックマイクロ波集積回路（ＭＭＩＣ）を備えた、請求項９０に記載の半導体装置。
  105. 前記少なくとも１つのチャンネルが、少なくとも１つの排気口および少なくとも１つの側縁部を含む、請求項９０に記載の半導体装置。
  106. 前記少なくとも１つのチャンネルが、矩形状、多角形状、円形状、自由形状、連続形状、不連続形状、およびこれらの組み合わせのうちの少なくとも１つを含む、請求項９０に記載の半導体装置。
  107. 前記少なくとも１つのチャンネルが、前記ダイアタッチ材料を分割する、請求項９０に記載の半導体装置。
  108. 前記少なくとも１つのチャンネルの少なくとも１つの側縁部が、前記ダイアタッチ材料の硬化中に生成されたガスの前記ダイアタッチ材料からの放出を可能にする前記ダイアタッチ材料の表面を形成するように構成された、請求項９０に記載の半導体装置。
  109. 前記少なくとも１つのチャンネルが、少なくとも１つのアクティブエリアの下側から、硬化中に生成されたガスを受容するように構成され、前記ガスが前記少なくとも１つのチャンネルに取り込まれたら、前記少なくとも１つのチャンネルに沿って前記ガスが進み、排気口を通じて前記少なくとも１つのチャンネルから排出され得るように構成された、請求項９０に記載の半導体装置。
  110. 前記ダイアタッチ材料が、スクリーン印刷プロセス、プリフォームプロセス、ニードル吐出プロセス、およびインクジェット吐出プロセスのうちの１つを利用して構成された、請求項９０に記載の半導体装置。
  111. 前記ダイアタッチ材料が、前記ダイアタッチ材料の構成と整合する開口を有し、前記少なくとも１つのチャンネルの位置と整合する前記ダイアタッチ材料の適用を許可しない部分を有するステンシルを用いたスクリーン印刷プロセスを利用して構成された、請求項９０に記載の半導体装置。
  112. パッケージをさらに備え、
    前記パッケージが、パワーアンプパッケージ、マイクロ波パワーパッケージ、マイクロ波パワーアンプパッケージ、無線周波数（ＲＦ）アンプパッケージ、無線周波数（ＲＦ）パワーアンプパッケージ、無線周波数（ＲＦ）パワートランジスタパッケージ、モノリシックマイクロ波集積回路（ＭＭＩＣ）パッケージ、無線周波数（ＲＦ）パワーアンプトランジスタパッケージ、１～２ギガヘルツ（ＧＨｚ）の無線スペクトルのさまざまな周波数を実装したＬ帯コンポーネントパッケージ、２～４ＧＨｚの周波数を網羅したＳ帯コンポーネントパッケージ、７．０～１１．２ＧＨｚの無線スペクトルのさまざまな周波数を実装したＸ帯コンポーネントパッケージ、５００～１０００ＭＨｚの無線スペクトルのさまざまな周波数を実装したＣ帯コンポーネントパッケージ、１２～１８ＧＨｚのマイクロ波周波数範囲の電磁スペクトルのＫｕ帯コンポーネントパッケージ、衛星通信コンポーネントパッケージ、およびドハティ構成パッケージのうちの少なくとも１つを含み、
    前記半導体ダイが、集積回路を備えた、請求項９０に記載の半導体装置。
  113. 前記半導体ダイが、１つまたは複数のトランジスタが配置されたエリア、１つまたは複数のトランジスタアンプが配置されたエリア、１つまたは複数のトランスが配置されたエリア、１つまたは複数の電圧レギュレータが配置されたエリア、発熱する１つまたは複数のデバイスが配置されたエリア、低温動作の恩恵を受ける１つまたは複数のデバイスが配置されたエリア、ならびに１つまたは複数の半導体装置が配置されたエリアのうちの少なくとも１つを含む少なくとも１つのアクティブエリアを含む、請求項９０に記載の半導体装置。
  114. 前記半導体ダイが、１つまたは複数の無線周波数（ＲＦ）半導体装置が配置されたエリアである少なくとも１つのアクティブエリアを含み、
    前記半導体ダイが、ＧａＮ系電界効果トランジスタ（ＦＥＴ）およびＧａＮ系高電子移動度トランジスタ（ＨＥＭＴ）の少なくとも一方を備え、
    前記半導体ダイが、インピーダンス整合回路、整合回路、入力整合回路、出力整合回路、中間整合回路、高調波終端部、高調波終端回路、および整合回路網のうちの１つまたは複数の部分を含む少なくとも１つの副デバイスエリアを含む、請求項９０に記載の半導体装置。
  115. 前記半導体ダイが、１つまたは複数の半導体装置が配置されたエリアである少なくとも１つのアクティブエリアを含み、
    前記半導体ダイが、広バンドギャップ半導体装置、超広帯域デバイス、ＧａＮ系デバイス、ＧａＮ－ｏｎ－ＳｉＣデバイス、ＧａＮ－ｏｎ－Ｓｉデバイス、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、金属酸化物電界効果トランジスタ（ＭＯＳＦＥＴ）、接合型電界効果トランジスタ（ＪＦＥＴ）、バイポーラ接合トランジスタ（ＢＪＴ）、横方向拡散金属酸化物半導体（ＬＤＭＯＳ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、および広バンドギャップ（ＷＢＧ）半導体のうちの少なくとも１つを備えた、請求項９０に記載の半導体装置。
  116. 前記半導体ダイが、抵抗器、インダクタ、キャパシタ、金属酸化物シリコン（ＭＯＳ）キャパシタ、インピーダンス整合回路、整合回路、入力整合回路、出力整合回路、中間整合回路、高調波フィルタ、高調波終端部、カプラ、バラン、パワー結合器、パワー分配器、無線周波数（ＲＦ）回路、ラジアルスタブ回路、伝送線回路、基本周波数整合回路、ベースバンド終端回路、２次高調波終端回路、集積型パッシブデバイス（ＩＰＤ）、および整合回路網のうちの１つまたは複数を備えた少なくとも１つの副デバイスエリアを含む、請求項９０に記載の半導体装置。
  117. 前記支持部が、パドル、表面、パッケージ支持部、パッケージ面、パッケージ支持面、金属サブマウント、フランジ、金属フランジ、ヒートシンク、共通ソース支持部、共通ソース面、共通ソースパッケージ支持部、共通ソースパッケージ面、共通ソースパッケージ支持面、共通ソースフランジ、共通ソースヒートシンク、リードフレーム、および金属リードフレームのうちの少なくとも１つを含む、請求項９０に記載の半導体装置。
  118. 前記ダイアタッチ材料が、１つまたは複数の金属材料ならびに１つまたは複数の非金属材料を含む、請求項９０に記載の半導体装置。
JP2022567267A 2020-05-07 2021-04-29 チャンネル形成ダイアタッチ材料を用いたパッケージトランジスタおよびその実装プロセス Pending JP2023524975A (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US16/868,639 2020-05-07
US16/868,639 US11424177B2 (en) 2020-05-07 2020-05-07 Integrated circuit having die attach materials with channels and process of implementing the same
US202063055541P 2020-07-23 2020-07-23
US63/055,541 2020-07-23
US17/085,433 US11830810B2 (en) 2020-05-07 2020-10-30 Packaged transistor having die attach materials with channels and process of implementing the same
US17/085,433 2020-10-30
PCT/US2021/029848 WO2021225860A1 (en) 2020-05-07 2021-04-29 Packaged transistor with channeled die attach materials and process of implementing the same

Publications (1)

Publication Number Publication Date
JP2023524975A true JP2023524975A (ja) 2023-06-14

Family

ID=78413117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022567267A Pending JP2023524975A (ja) 2020-05-07 2021-04-29 チャンネル形成ダイアタッチ材料を用いたパッケージトランジスタおよびその実装プロセス

Country Status (6)

Country Link
US (1) US11830810B2 (ja)
EP (1) EP4139955A1 (ja)
JP (1) JP2023524975A (ja)
KR (1) KR20230010223A (ja)
CN (1) CN115605990A (ja)
WO (1) WO2021225860A1 (ja)

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448450A (en) 1991-08-15 1995-09-05 Staktek Corporation Lead-on-chip integrated circuit apparatus
US5585671A (en) * 1994-10-07 1996-12-17 Nagesh; Voddarahalli K. Reliable low thermal resistance package for high power flip clip ICs
US6878396B2 (en) 2000-04-10 2005-04-12 Micron Technology, Inc. Micro C-4 semiconductor die and method for depositing connection sites thereon
US6413801B1 (en) 2000-05-02 2002-07-02 Advanced Semiconductor Engineering, Inc. Method of molding semiconductor device and molding die for use therein
US6501170B1 (en) 2000-06-09 2002-12-31 Micron Technology, Inc. Substrates and assemblies including pre-applied adhesion promoter
US6890065B1 (en) * 2000-07-25 2005-05-10 Lexmark International, Inc. Heater chip for an inkjet printhead
US6828663B2 (en) * 2001-03-07 2004-12-07 Teledyne Technologies Incorporated Method of packaging a device with a lead frame, and an apparatus formed therefrom
US6861720B1 (en) * 2001-08-29 2005-03-01 Amkor Technology, Inc. Placement template and method for placing optical dies
AU2003276729A1 (en) * 2002-06-17 2003-12-31 Henkel Corporation Interlayer dielectric and pre-applied die attach adhesive materials
US20060214313A1 (en) * 2005-03-24 2006-09-28 Pieda Ruel B Die attach methods and apparatus
WO2007071285A1 (en) * 2005-12-21 2007-06-28 Freescale Semiconductor, Inc. Improvements in or relating to lead frame based semiconductor package and a method of manufacturing the same
US8124460B2 (en) 2006-07-17 2012-02-28 Stats Chippac Ltd. Integrated circuit package system employing an exposed thermally conductive coating
JP2008066653A (ja) 2006-09-11 2008-03-21 Tokyo Seimitsu Co Ltd ウェーハ処理方法およびウェーハ処理装置
WO2008132559A1 (en) * 2007-04-27 2008-11-06 Freescale Semiconductor, Inc. Semiconductor wafer processing
US20080290494A1 (en) * 2007-05-21 2008-11-27 Markus Lutz Backside release and/or encapsulation of microelectromechanical structures and method of manufacturing same
US20100019373A1 (en) * 2008-07-23 2010-01-28 Powertech Technology Inc. Universal substrate for semiconductor packages and the packages
US20100117224A1 (en) * 2008-08-29 2010-05-13 Vertical Circuits, Inc. Sensor
US7858443B2 (en) * 2009-03-09 2010-12-28 Utac Hong Kong Limited Leadless integrated circuit package having standoff contacts and die attach pad
JP2012174927A (ja) 2011-02-22 2012-09-10 Fujitsu Ltd 半導体装置及びその製造方法
US20120261689A1 (en) 2011-04-13 2012-10-18 Bernd Karl Appelt Semiconductor device packages and related methods
US10002846B2 (en) * 2011-10-27 2018-06-19 Global Circuit Innovations Incorporated Method for remapping a packaged extracted die with 3D printed bond connections
US10369667B2 (en) * 2012-03-05 2019-08-06 Namics Corporation Sintered body made from silver fine particles
US9466544B2 (en) 2013-01-30 2016-10-11 Freescale Semiconductor, Inc. Semiconducitive catechol group encapsulant adhesion promoter for a packaged electronic device
US8988161B2 (en) 2013-06-20 2015-03-24 Triquint Semiconductor, Inc. Transformer for monolithic microwave integrated circuits
US9099567B2 (en) 2013-11-25 2015-08-04 Freescale Semiconductor, Inc. Packaged semiconductor devices and methods of their fabrication
US9601327B2 (en) * 2014-08-15 2017-03-21 The Board Of Regents Of The University Of Oklahoma High-power electronic device packages and methods
US9524926B2 (en) * 2014-09-26 2016-12-20 Texas Instruments Incorporated Packaged device with additive substrate surface modification
EP3285288B1 (en) * 2015-04-15 2021-03-31 Mitsubishi Electric Corporation Semiconductor device
US9595928B2 (en) * 2015-07-29 2017-03-14 Cree, Inc. Bias circuits and methods for depletion mode semiconductor devices
US10861796B2 (en) * 2016-05-10 2020-12-08 Texas Instruments Incorporated Floating die package
US10741446B2 (en) * 2017-07-05 2020-08-11 Nxp Usa, Inc. Method of wafer dicing for wafers with backside metallization and packaged dies
US10636727B2 (en) 2018-02-19 2020-04-28 Texas Instruments Incorporated Multi-layer die attachment

Also Published As

Publication number Publication date
US20210351121A1 (en) 2021-11-11
KR20230010223A (ko) 2023-01-18
WO2021225860A1 (en) 2021-11-11
EP4139955A1 (en) 2023-03-01
US11830810B2 (en) 2023-11-28
CN115605990A (zh) 2023-01-13

Similar Documents

Publication Publication Date Title
US11688673B2 (en) Integrated passive device (IPD) components and a package and processes implementing the same
CN115362545A (zh) 具有背侧源极、栅极和/或漏极端子的基于iii族氮化物的射频放大器
JP4412072B2 (ja) 電子部品の実装方法，半導体モジュール及び半導体装置
US11735538B2 (en) Semiconductor having a backside wafer cavity for radio frequency (RF) passive device integration and/or improved cooling and process of implementing the same
JP7275177B2 (ja) 端部めっきを備えたウィンドウフレームを実装する無線周波数パッケージおよびそれを実装するためのプロセス
JP2023524975A (ja) チャンネル形成ダイアタッチ材料を用いたパッケージトランジスタおよびその実装プロセス
US20240079320A1 (en) Packaged transistor with channeled die attach materials and process of implementing the same
US11424177B2 (en) Integrated circuit having die attach materials with channels and process of implementing the same
CN115917963A (zh) 实现输入基带增强电路的射频放大器及实现其的工艺方法
US20230197698A1 (en) Multi-typed integrated passive device (ipd) components and devices and processes implementing the same
US11935879B2 (en) Integrated passive device (IPD) components and a package and processes implementing the same
US20230197597A1 (en) Configurable metal - insulator - metal capacitor and devices and processes implementing the same
US20230197587A1 (en) Ipd components having sic substrates and devices and processes implementing the same
US20230207496A1 (en) Device having a coupled interstage transformer and process implementing the same
US20240105570A1 (en) Transistor package and process of implementing the transistor package
US20230420439A1 (en) Silicon carbide based integrated passive devices for impedence matching of radio frequency power devices and process of implementing the same
US20240105763A1 (en) Metal-insulator-metal capacitor device with integrated wire bonding surface

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240426