KR20110132428A - 범프, 그 범프의 형성방법 및 그 범프가 형성된 기판의 실장방법 - Google Patents

범프, 그 범프의 형성방법 및 그 범프가 형성된 기판의 실장방법 Download PDF

Info

Publication number
KR20110132428A
KR20110132428A KR1020117022980A KR20117022980A KR20110132428A KR 20110132428 A KR20110132428 A KR 20110132428A KR 1020117022980 A KR1020117022980 A KR 1020117022980A KR 20117022980 A KR20117022980 A KR 20117022980A KR 20110132428 A KR20110132428 A KR 20110132428A
Authority
KR
South Korea
Prior art keywords
bump
layer
bump layer
metal
substrate
Prior art date
Application number
KR1020117022980A
Other languages
English (en)
Other versions
KR101650219B1 (ko
Inventor
도시노리 오가시와
마사유키 미야이리
Original Assignee
다나카 기킨조쿠 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다나카 기킨조쿠 고교 가부시키가이샤 filed Critical 다나카 기킨조쿠 고교 가부시키가이샤
Publication of KR20110132428A publication Critical patent/KR20110132428A/ko
Application granted granted Critical
Publication of KR101650219B1 publication Critical patent/KR101650219B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/11312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11332—Manufacturing methods by local deposition of the material of the bump connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1141—Manufacturing methods by blanket deposition of the material of the bump connector in liquid form
    • H01L2224/11416—Spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1143—Manufacturing methods by blanket deposition of the material of the bump connector in solid form
    • H01L2224/11442—Manufacturing methods by blanket deposition of the material of the bump connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/11452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/11505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75343—Means for applying energy, e.g. heating means by means of pressure by ultrasonic vibrations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81095—Temperature settings
    • H01L2224/81096—Transient conditions
    • H01L2224/81097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H01L2224/81207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/011—Groups of the periodic table
    • H01L2924/01103—Transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/011—Groups of the periodic table
    • H01L2924/01108—Noble metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/012—Semiconductor purity grades
    • H01L2924/01203—3N purity grades, i.e. 99.9%
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명의 범프는, 기판 상에 형성되고, 금, 구리, 니켈 중 어느 하나인 제1 도전성 금속의 벌크체로 되는 제1 범프층과, 제1 범프층 상에 형성되고, 금, 은 중 어느 하나인 제2 도전성 금속의 분말의 소결체로 되는 제2 범프층으로 되는 2층구조를 갖는다. 제1 범프층을 구성하는 벌크체는, 도금법, 스퍼터링법, CVD법 중 어느 하나에 의해 형성되는 것이다. 여기서, 제2 범프층을 구성하는 소결체는, 순도가 99.9 중량% 이상이고, 평균 입경이 0.005 ㎛~1.0 ㎛인 제2 도전성 금속으로 되는 금속 분말을 소결해서 형성된 것이다. 그리고, 제2 범프층의 영률은, 제1 범프층의 영률의 0.1~0.4배로 한다.

Description

범프, 그 범프의 형성방법 및 그 범프가 형성된 기판의 실장방법{Bump, method for forming bump, and method for mounting substrate having the bump formed thereon}
본 발명은, 반도체칩 등에 형성되는 범프 및 그의 형성방법에 관한 것이다. 상세하게는, 금속 페이스트를 사용하여 제조되는 범프로서, 그 평탄도를 보상할 수 있어, 실장시에 있어서 과도한 가압을 필요로 하지 않는 것에 관한 것이다.
최근의 반도체회로의 고집적화로부터, 그 구조로서 칩 온 보드(COB)나 칩 온 칩(COC) 등이 채용되는 경향이 있고, 그 실장방법으로 플립칩법의 적용이 많아지고 있다. 플립칩법에 의한 실장방법에서는, 기판에 형성된 전극(범프)을 직접, 회로기판에 접합하는 것인데, 그 범프의 형성방법으로서는, 도금법에 의한 것이 주류로 되어 있다.
도금법은, 치밀한 전극을 안정적으로 제조할 수 있으며, 또한, 적절한 조건 설정에 의해 막두께(범프 높이)의 제어나 미세한 패턴 형성도 가능하다. 다만, 어떻게 조건 설정을 조정하더라도, 완전히 균일한 막두께를 형성하는 것은 곤란하여, 범프의 높이에 다소의 편차가 발생하는 것까지 회피할 수 있는 것은 아니다. 그리고, 범프의 높이에 편차가 있는 경우, 실장시에 접촉 불량이 되는 범프가 생긴다.
범프 높이의 편차에 대한 대책으로서는, 실장시에 모든 범프가 밀착되도록 가압을 행하는 것을 들 수 있으나, 과도한 가압은 범프 내부에 변형을 남기게 되어, 이것이 반도체회로의 사용에 의한 열 사이클에 의한 신축과 맞물려 파손이 생길 우려가 있다. 또한, 처음부터, 과도한 가압에 의한 기판의 손상의 우려도 있다.
이에, 도금 후의 범프를 연삭·연마하여 편차를 해소하는 것이 제안되어 있다. 예를 들면, 특허문헌 1에서는, 범프 형성 후의 기판 표면에 수지를 피복하고, 이것을 범프가 표출될 때까지 연삭하여, 범프의 평탄화를 도모하는 방법이 개시되어 있다. 이것에 의해, 도통 안정성을 확보하는 동시에, 저압에서 실장이 가능해지기 때문에 범프 내의 변형 잔류의 우려도 없어진다.
또한, 본원 출원인은, 상기와는 다른 시점에서 도금 범프의 문제점을 해소하는 수법을 제안하고 있다(특허문헌 2). 이 수법은, 범프의 구성을 변경하여, 소정 입경·순도의 금속 분말을 소결하여 범프를 형성하는 것이다. 이 소결체로 되는 범프는, 도금 등으로 형성되는 치밀한 벌크상 금속보다도 다공질이고 비교적 부드러우며 탄력성을 갖는 것이 된다. 그리고, 범프에 탄력성을 구비시킴으로써, 범프 높이에 편차가 있더라도, 그 고저차에 추종(追從)하여 수축해서 일정 높이에서의 접합이 가능해진다. 또한, 내부에 변형을 남기지도 않아, 팽창·수축하더라도 파손의 우려가 낮다.
일본국 특허공개 제2004-31177호 공보 일본국 특허공개 제2005-216508호 공보
그러나, 연삭·연마에 의한 범프의 평탄화의 경우는, 연삭된 미세한 분말이 인접하는 범프에 부착되어, 범프 사이를 쇼트시킬 우려가 있다. 또한, CMP 연마기 등은, 장치 비용의 문제가 있다.
한편으로, 소결체로 되는 범프를 적용하는 경우에는, 상기와 같은 문제는 없으나, 범프에 탄성을 부여하였기 때문에, 실장시 횡방향의 변형의 우려가 있어, 범프 간격(피치)을 손상시키는 경우가 있다.
본 발명은, 이상과 같은 배경하에 이루어진 것으로, 플립칩법에 사용되는 기판 상의 범프로서, 범프 높이의 편차에 따른 문제를 해소할 수 있는 것, 및 이것을 사용한 기판의 실장방법을 제공하는 것을 과제로 한다.
본 발명자들은, 상기 과제를 해결하기 위해 예의 검토를 행하여, 새로운 범프의 구조로서, 범프의 강성을 확보하기 위한 벌크상 금속으로 되는 층과, 범프 높이의 편차를 흡수하기 위한 소결체로 되는 층으로 되는 2층구조로 하는 것을 발견하였다. 즉, 본 발명은, 기판 상에 소정의 패턴으로 형성되고, 도전성 금속으로 되는 범프로서, 기판 상에 형성되고, 금, 구리, 니켈 중 어느 하나인 제1 도전성 금속의 벌크체로 되는 제1 범프층과, 상기 제1 범프층 상에 형성되고, 금, 은 중 어느 하나인 제2 도전성 금속의 분말의 소결체로 되는 제2 범프층으로 되는 2층구조를 가지며, 상기 제1 범프층을 구성하는 벌크체는, 도금법, 스퍼터링법, CVD법 중 어느 하나에 의해 형성되는 것이고,
상기 제2 범프층을 구성하는 소결체는, 순도가 99.9 중량% 이상이고, 평균 입경이 0.005 ㎛~1.0 ㎛인 제2 도전성 금속으로 되는 금속 분말을 소결하여 형성된 것으로, 상기 제2 범프층의 영률이, 상기 제1 범프층의 영률의 0.1~0.4배인 범프이다.
본 발명은, 벌크상 금속을 범프의 주요부로 하면서, 상기한 본 출원인에 의한 소결체로 되는 범프의 탄력성에 착안하여, 이것을 범프 선단부에 배치하는 것이다. 본 발명의 범프는, 그 강성은 제1 범프층에 의해 담보되어 있어, 플립칩 접합시 범프의 횡방향의 변형을 억제하여 피치를 유지할 수 있다. 또한, 상부의 제2 범프층은 탄력성을 갖는 것으로부터, 범프 높이의 편차에 추종하여 변형할 수 있는 것으로부터, 저압에서 평탄도가 양호한 접합을 가능하게 한다.
여기서, 제1 범프층은, 강성을 갖는 치밀한 벌크상 금속으로, 도금법, 스퍼터링법, CVD법 중 어느 하나에 의해 형성되는 것이다.
한편, 상기 제1 범프층 상에 형성되는, 소결체로 되는 제2 범프층으로서는, 순도가 99.9 중량% 이상이고, 평균 입경이 0.005 ㎛~1.0 ㎛인 제2 도전성 금속으로 되는 금속 분말을 소결한 것이다. 금속 분말의 순도를 99.9 중량% 이상의 고순도로 하는 것은, 순도가 낮으면 분말의 경도가 상승하여, 소성 변형되기 어려워져 탄력성이 저하되기 때문이다. 또한, 금속 분말의 평균 입경에 대해서는, 1.0 ㎛를 초과하는 입경의 금속 분말의 경우는, 소결이 곤란해지기 때문이고, 0.005 ㎛를 하한으로 하는 것은, 그 취급성을 고려하는 것이다.
그리고, 이 제2 범프층은, 그 영률이, 제1 범프층의 영률보다 낮은 것을 필요로 한다. 제1 범프층보다 부드러운 제2 범프층을 상부에 설치함으로써, 범프 높이의 편차에 추종하면서 안정적인 접합이 가능해진다. 구체적으로는, 제2 범프층의 영률을 제1 범프층의 영률의 0.1~0.4배로 한다. 0.1배 미만인 경우, 제2 범프층이 지나치게 부드러워 접합시의 변형이 현저하여 범프로서의 형상에 문제가 발생할 수 있기 때문이며, 0.4배를 초과하면 제1 범프층 쪽에 변형이 생길 우려가 있기 때문이다.
그리고, 제1, 제2 범프층을 구성하는 제1, 제2 도전성 금속은, 모두 전극으로서 도전성을 갖는 것이 필요하고, 또한, 각각의 벌크체와 소결체가 상기한 영률비를 구비할 수 있는 금속의 조합이 필요해진다. 이들 관점에서, 제1 도전성 금속은, 금, 구리, 니켈 중 어느 하나가 선택된다. 또한, 제2 도전성 금속은, 금, 은 중 어느 하나가 선택된다.
상기한 바와 같이, 제1 도전성 금속과 제2 도전성 금속은 동일한 금속(금)을 선택해도 되고, 금 도금층을 제1 범프층으로 하여, 그 위에 금 분말을 소결한 것을 제2 범프층으로서 형성해도 된다. 또한, 제1 도전성 금속과 제2 도전성 금속이 상이한 종류의 금속이어도 된다. 예를 들면, 니켈이나 구리의 도금층을 제1 범프층으로 하고, 그 위에 금 분말을 소결한 것을 제2 범프층으로서 형성해도 된다. 이종(異種) 금속을 선택함으로써, 금 등의 고가의 금속의 사용량을 저감하여, 기판의 비용 저감을 도모할 수 있다.
또한, 제1 범프층의 범프 전체에 대한 높이비는, 0.1~0.9로 하는 것이 바람직하다. 범프의 강성을 확보하는 동시에 제2 범프층의 작용을 발휘시키기 위함이다. 이 제1 범프층의 전체에 대한 높이비는, 0.5~0.9로 하는 것이 보다 바람직하다.
그리고, 각 범프층을 이종 금속으로 하는 경우에 있어서는, 제1 범프층과 제2 범프층 사이에, 양층의 밀착성을 향상시키는 벌크상의 중간층을 1층 이상 구비한 것이 바람직하다. 이것에 의해 이종 금속 접합시에 우려되는 밀착성의 저하(양 범프층의 박리)를 억제할 수 있다. 예를 들면, 은 도금층을 제1 범프층으로 하고, 그 위에 금을 도금하여 중간층을 형성하고, 그 후, 금 분말을 소결한 것을 제2 범프층으로서 형성한다. 이들 벌크상의 중간층은, 도금(전해 도금, 무전해 도금), 스퍼터링, CVD법 등에 의해 형성된 것이 바람직하다. 중간층을 구성하는 금속으로서는 도전성 금속인 것이 필요한데, 바람직하게는, 금, 은, 백금, 팔라듐, 티탄, 크롬, 구리, 니켈이다.
또한, 밀착성을 더욱 향상시키기 위해, 중간층은 다층 설치해도 되고, 복수 종의 금속으로 되는 복수 층의 중간층이 형성되어도 된다. 그리고, 중간층은 적어도 제2 범프층에 접촉하는 면이 제2 도전성 금속과 동일한 도전성 금속인 것이 바람직하다. 따라서, 단층(單層)의 중간층인 경우는 전체가 제2 도전성 금속으로 되고, 다층(多層)의 중간층에 대해서는 최상층이 제2 도전성 금속으로 되는 것이 바람직하다. 또한, 중간층의 두께는, 전체로 5~1000 nm로 하는 것이 바람직하다. 중간층은 밀착성 확보를 목적으로 하는 것으로, 상당한 두께는 필요 없다.
본 발명의 범프의 제조방법은, 기판 상에, 도금법, 스퍼터링법, CVD법 중 어느 하나에 의해 제1 범프층을 형성하는 공정, 상기 제1 범프층 상에, 순도가 99.9 중량% 이상이며, 평균 입경이 0.005 ㎛~1.0 ㎛인 제2 도전성 금속으로 되는 분말을 포함하는 금속 페이스트를 도포하고, 상기 금속 페이스트를 건조시킨 후, 70~320℃의 온도에서 가열 소결시켜서 제2 범프층을 형성하는 공정, 을 포함하는 것이다.
제1 범프층의 형성을 위한 도금법, 스퍼터링법, CVD법의 조건에 대해서는, 특별히 한정되는 것은 없고, 이들 방법에 대해서 일반적으로 적용되는 범프 형성을 위한 조건, 방법을 적용할 수 있다.
한편, 제2 범프층 형성을 위해 적용되는 금속 페이스트는, 상기 특성의 금속 분말을 적절한 분산매에 분산시킨 슬러리이다. 금속 페이스트를 적용하는 것은, 금속 분말의 취급성 확보를 위함이다. 금속 페이스트 중의 금속 분말(제2 도전성 금속)에 대해서, 순도가 99.9 중량% 이상이고, 평균 입경을 0.005 ㎛~1.0 ㎛로 한 것은 상기에서 설명한 바와 같다.
금속 분말을 분산하는 분산매로서는, 통상, 유기용제가 사용되고, 예를 들면, 에스테르 알코올, 터피네올, 파인오일, 부틸카르비톨아세테이트, 부틸카르비톨, 카르비톨 등을 들 수 있다. 예를 들면, 바람직한 에스테르 알코올계의 유기용제로서, 2,2,4-트리메틸-3-히드록시펜타이소부틸레이트(C12H24O3)를 들 수 있다. 이들 용제는, 비교적 저온에서 건조시킬 수 있기 때문이다.
또한, 이 금속 페이스트는, 첨가제로서 아크릴계 수지, 셀룰로오스계 수지, 알키드 수지로부터 선택되는 1종 이상을 함유하고 있어도 된다. 이들 수지 등을 추가로 첨가하면 금속 페이스트 중의 금속 분말의 응집이 방지되어 보다 균질해진다. 또한, 아크릴계 수지로서는 메타크릴산 메틸 중합체를, 셀룰로오스계 수지로서는 에틸 셀룰로오스를, 알키드 수지로서는 무수 프탈산 수지를, 각각 들 수 있다. 그리고, 이들 중에서도 특히 에틸 셀룰로오스가 바람직하다.
금속 페이스트를 기판에 도포하는 방법으로서는, 스핀 코트법, 스크린 인쇄법, 잉크젯법, 페이스트를 적하 후에 주걱 등으로 펼치는 방법 등, 목적으로 하는 범프의 사이즈나 패턴에 대응시켜서 각종의 방법을 사용할 수 있다.
도포한 금속 페이스트를 건조시키는 것은, 페이스트 중의 유기용제를 제거하기 위함이다. 이 건조는, -20℃ 이상 5℃ 이하에서 행하는 것이 바람직하다. 건조공정에 있어서의 분위기를 감압 분위기로 해도 된다. 이것에 의해 건조과정에 있어서 대기 중의 수분이 금속 분말 표면에 결로되는 것을 방지할 수 있다. 감압 분위기로 하는 경우, 바람직하게는 100 Pa 이하, 보다 바람직하게는 10 Pa 이하로 하나, 이 분위기의 진공도는, 금속 페이스트 중의 유기용제의 휘발성에 따라 설정한다.
금속 페이스트를 건조한 후, 소결함으로써 페이스트 중의 금속 입자끼리, 및 제1 범프층의 표면과 금속 입자 사이에, 서로 점접촉한 근접상태가 형성된 소결체가 된다. 소결온도는, 제1 범프층을 구성하는 금속(제1 도전성 금속)의 종류에 따라 다르나, 70~320℃의 범위 내로 한다. 70℃ 미만에서는 소결이 불완전하여, 범프로서의 사용에 견딜 수 없다. 또한, 본 발명의 범프는, 제1 범프층과 제2 범프층 사이에서 소정의 영률비가 구비될 필요가 있는데, 하한 미만의 온도에서는 제2 범프층이 지나치게 부드러워 영률비를 적절한 것으로 할 수 없어, 접합시에 제2 범프층의 변형이 현저해져 범프로서의 형상에 문제가 생길 수 있기 때문이다. 또한, 상한치를 초과하는 온도에서는, 제2 범프층이 지나치게 단단해져 영률비를 적절히 유지할 수 없어, 접합시에 제1 범프층 쪽이 변형될 우려가 있기 때문이다. 그리고, 제1 범프층의 구성금속에 대응한 소결온도의 구체적은 범위로서는, 제1 범프층이 금인 경우는 70~300℃로 하고, 구리인 경우는 80~300℃로 하며, 니켈인 경우는 90~320℃로 한다. 이와 같이 제1 범프층의 구성 금속에 따라 소결온도를 조정하는 것은, 벌크체의 각 금속의 영률의 상이함을 고려하는 것이다. 또한, 소결시의 가열시간은, 10~60분으로 하는 것이 바람직하다. 단시간으로는 소결로의 온도가 안정하지 않아 충분한 소결이 불가능하고, 또한, 지나치게 장시간으로 하면 생산성이 손상되기 때문이다. 이 소결은 무가압으로 행하는 것이 바람직하다.
또한, 이상의 제1 및 제2 범프층 형성 전에, 포토레지스트에 의한 패턴 형성을 행해도 된다. 포토레지스트의 적용은, 미세한 패턴 형성을 위해 통상 사용되는 것이다. 또한, 이러한 레지스트를 적용한 범프 패턴을 형성하는 경우, 소결공정을 복수로 해도 된다. 예를 들면, 노광에 의해 형성된 구멍(패턴)에 금속 페이스트를 충전하고, 먼저, 비교적 저온(80~100℃)에서 소결시킨 후, 레지스트를 박리하고 비교적 고온(200~300℃)에서 재차 소결해도 된다. 이 2단계의 소결은, 레지스트를 보호하기 위해 저온에서 가소결하고, 레지스트 제거 후에 최종적으로 소결시키는 것으로, 강고한 범프 형성에 유효하다.
또한, 상기의 중간층을 구비하는 범프를 형성하는 경우, 도금 등에 의해 제1 범프층을 형성한 후, 중간층을 형성하는 공정을 포함한다. 이 중간층의 형성방법은, 도금, 스퍼터링, CVD 등을 적용할 수 있는데, 도금, 특히, 무전해 도금이 바람직하다. 저렴하게 얇은 박막의 제조가 가능하기 때문이다.
본 발명의 범프가 형성된 기판을 사용하여, 플립칩법에 의해 상기 기판을 대향 기판에 실장하는 방법으로서는, 적어도 제2 범프층을 가열하면서 상기 기판의 일방향 또는 쌍방향에서 가압하여 범프를 접합한다. 본 발명의 범프의 제2 범프층인 소결체는, 가압됨으로써 접촉부에 소성 변형이 생기는 동시에, 그 변형 계면에서 금속원자간의 결합이 발생하여, 치밀한 접합부가 된다. 이 가압은, 일방향에서 행해도 되고 쌍방향에서 행해도 된다. 또한, 가압할 때의 압력은, 접합부의 치밀화를 위해, 소결체의 항복강도보다 크게 하는 것이 바람직하다.
그리고, 이 접합공정시에는, 적어도 소결체를 가열하면서 가압하는 것이 필요하다. 가열하지 않는 경우, 접합부의 치밀화가 불충분해져, 접합강도가 부족하기 때문이다. 이때의 가열온도는 70~300℃로 하는 것이 바람직하다. 70℃ 미만에서는 접합이 불가능하기 때문이고, 300℃를 초과하면 냉각시 열변형의 영향이 커지기 때문이다.
또한, 이 접합공정에 있어서는, 가열에 더하여 초음파를 인가해도 된다. 가열 또는 가열과 초음파의 조합에 의해, 금속 분말의 소성 변형 및 결합을 촉진할 수 있어, 가열온도를 낮게 할 수 있다. 다만, 범프의 사이즈가 극미소한 경우, 진동에 의해 범프 전체가 변형될 우려도 있는 것으로부터, 피치 폭이 좁은 패턴으로 형성된 미소한 범프에 대해서는 초음파 인가하지 않고 가열만으로 접합하는 것이 바람직하다. 초음파를 인가하는 경우, 그 조건은, 진폭 0.5~5 ㎛로 하고, 인가시간을 0.5~3초로 하는 것이 바람직하다. 지나치게 큰 초음파 인가는 범프 전체를 손상시키기 때문이다.
접합공정에 있어서의 상기 가열 및 초음파 인가는, 그 목적으로부터 적어도 제2 범프층인 소결체에 대해 행하면 되나, 범프 전체에 행해도 된다. 가열의 방법으로서는, 소정 온도의 분위기로 중에서 가압하는 것 외에, 접합시에 기판(또는 대향 기판)을 올리는 스테이지를 가열하고, 그때의 전열(傳熱)을 이용해도 된다. 마찬가지로, 초음파의 인가는, 스테이지로부터 초음파를 발진시키는 것이 간이하다.
이상 설명한 바와 같이, 본 발명의 범프를 적용함으로써, 범프 높이의 편차를 고려하지 않고, 플립칩법에 의한 회로 실장을 할 수 있다. 이때의 범프 접합은, 저압에서 할 수 있다
도 1은 본 실시형태에 있어서의 범프 형성공정을 개략 설명하는 도면이다.
도 2는 본 실시형태에서 제조한 범프의 외관을 나타내는 SEM 사진이다.
도 3은 본 실시형태에서 제조한 범프의 외관을 나타내는 SEM 사진(확대)이다.
도 4는 제1 및 제2 범프층의 영률 측정방법을 설명하는 도면이다.
이하, 본 발명의 범프 형성의 바람직한 실시형태를 설명한다. 본 실시형태에서는, 먼저, 제2 범프층을 형성하는 금속 분말의 입경, 소결 조건과 소결 후의 범프층의 강도의 관계에 대해서 검토하였다. 이 검토는, 제2 도전성 금속인 각 금속(금, 은)의 입경이 상이한 금속 분말로부터 금속 페이스트를 복수 제조하고, 이를 도포 후에 소결하여 그 강도를 평가하였다. 금속 페이스트는, 습식 환원법에 의해 제조된 입경 0.005, 0.3, 1.0, 2.0 ㎛의 금속 분말(순도 99.99 중량%)을, 유기용제인 에스테르 알코올에 혼합해서 조제한 것을 사용하였다. 그리고, 이 금속 페이스트를, 레지스트에 의한 구멍을 형성한 기판(Si/Au 도금)에 도포하고, 진공 건조하였다(5℃). 소결온도를 230℃로 하여 소결시키고, 그 후 레지스트를 제거한 후에, 영률을 측정하였다. 영률의 측정은, 형성한 범프에 대해 전단시험을 행하고, 응력-변형 곡선을 작성하여 그 직선부의 기울기를 구함으로써 행하였다. 각종 금속 페이스트에 의해 제조되는 범프의 영률을 표 1에 나타낸다.
Figure pct00001
표 1로부터, 금속 분말의 입경이 0.005~1.0 ㎛까지의 금속 분말에 있어서는, 영률이 비교적 안정한 것에 대해, 2.0 ㎛는 현저히 낮아져 있다. 2.0 ㎛인 것에 대해서 실제로 제조된 범프는, 형상으로서 일단은 입체적인 상태를 유지하고 있으나, 용이하게 붕괴되기 쉬운 것이었다. 이는, 소결온도가 지나치게 낮아, 소결이 불충분한 것에 의한 것으로 생각된다. 또한, 입경 0.005 ㎛의 금속 분말에 대해서는, 소결 후의 강도면에서는 문제가 없었으나, 페이스트상태의 응집이 심하여, 사용 직전까지의 충분한 교반을 필요로 하였다. 따라서, 취급성을 고려하면, 이보다 작은 입경의 금속 분말의 페이스트는 그다지 바람직하지 않다고 할 수 있다.
다음으로, 소결시의 소결온도의 적정 범위에 대해서 검토하였다. 각 금속의 입경 0.3 ㎛의 금속 페이스트를 사용하여, 소결온도를 60~340℃로 하여 범프를 형성하고, 그 영률을 측정하였다. 범프의 형성공정, 영률 측정방법은, 상기와 동일하게 하였다. 그 결과를 표 2에 나타낸다.
Figure pct00002
표 2로부터, 소결온도로서는 70℃ 이상으로 함으로써 실용적인 강도를 갖는 소결체를 얻을 수 있다고 생각된다. 이는 70℃ 이상의 소결온도에서 소결이 진행되어 네킹의 촉진 등에 의해 치밀화가 도모되었기 때문으로 생각된다. 그리고, 60℃ 미만의 온도에서는 소결이 생기지 않고, 소결공정 후의 범프는 너덜너덜하여 형상을 유지할 수 없었다. 따라서, 어느 정도의 강도를 갖는 범프를 형성하기 위해서는, 적어도 70℃ 이상에서의 소결이 필요하다. 또한, 소결체의 강도는, 300℃를 초과했을 때 급격하게 상승하는데, 제1 범프층의 강도(영률)를 토대로, 적절한 영률비를 설정하여 소결온도의 상한을 정하는 것이 필요하다고 할 수 있다.
이상의 예비시험을 거쳐, 본 발명에 있어서의 2층구조의 범프의 제조, 평가를 행하였다. 도 1은, 본 실시형태에 있어서의 범프의 제조공정을 설명하는 것이다. 사전에, Ti막(0.5 ㎛) 및 Au막(1.0 ㎛)을 스퍼터법에 의해 형성한 반도체 웨이퍼(재질 : 실리콘)의 표면에, 포토레지스트막(가야쿠 마이크로켐 가부시키가이샤 제조 : AZP4903)을 스핀 코트하고, 프리베이크(100℃×120초) 후, 패터닝하였다. 패터닝은, g선(파장 436 nm)을 조도 2100 mJ/㎠, 노광시간 150초의 조사 조건으로 행하였다. 이 기판의 레지스트막 두께는, 촉침식 막두께계에 의한 측정으로 20 ㎛이고, 면내 편차는 ±1 ㎛였다. 그리고, 개공(開孔)의 직경은 20 ㎛였다.
이 기판에 대해서, 개공부 내에 금 도금층(제1 범프층)을 형성하였다. 금 도금은, 전해 도금액(일본 일렉트로플레이팅 엔지니어즈 가부시키가이샤 제조 : 템페렉스 209A)을 사용하였다. 그리고, 금 도금층을 10 ㎛ 높이까지 형성하였다.
다음으로, 금속 페이스트로서 금 페이스트를 포토레지스트층의 표면에 적하하고, 스핀 코트법에 의해 개공 내에 금 페이스트를 충전하였다. 여기서, 사용한 금 페이스트는, 순도 99.99 중량%의 금 분말(평균 입경 : 0.3 ㎛)과, 유기용제로서 에스테르 알코올(2,2,4-트리메틸-3-히드록시펜타이소부틸레이트(C12H24O3))을 혼합해서 조제된 것이다. 페이스트 도포 후, 이것을 건조기로 +5℃에서 진공 건조하였다.
그리고, 잉여 금속 페이스트를 블레이드로 제거하고, 반도체 웨이퍼를 전기로에 넣어 금 분말을 소결시켰다(소결온도는 80℃에서 30분간으로 하였다.). 그 후, 반도체 웨이퍼를 아세톤에 침지시켜서 레지스트를 박리하고, 230℃에서 30분간, 재차 소결시켰다.
도 2, 도 3은, 본 실시형태에서 제조한 범프의 외관을 나타내는 SEM 사진이다. 이 사진으로부터 알 수 있는 바와 같이, 본 실시예에서 형성된 범프는, 금 도금층(제1 범프층)에 분말 소결체(제2 범프층)를 씌운 형태를 갖고, 범프간 브리지 형성도 없어, 깔끔하게 정리된 형상이었다.
또한, 제조한 범프의 제1 범프층, 제2 범프층 각각에 대해서, 영률을 측정하였다. 영률의 측정은, 도 4에서 나타내는 바와 같은 전단시험을 행하고, 응력-변형 곡선을 작성하여 그 직선부의 기울기를 구함으로써 행하였다.
이상과 같이 하여 제조한 범프 패턴 형성 실리콘 웨이퍼를 사용하여 접합시험을 행하였다. 이 검토는, Ti막(0.5 ㎛) 및 Au막(1.0 ㎛)을 스퍼터법에 의해 형성한 유리 기판을 대향 기판으로 하고, 이 대향 기판의 Au막면에, 실리콘 웨이퍼의 범프 형성면을 대향시켜서 접합하는 것이다. 접합시에는, 230℃로 가열한 히트 스테이지 상에 유리 기판을 올려놓고, 1범프당 0.015 N의 압력이 되도록 10분간 가압하여 열과 압력을 부하하였다.
이상의 범프 형성·접합시험은, 제1 범프층을 금(도금)으로 하고, 제2 범프층을 금(소결)으로 하는 것이다. 본 실시형태에서는, 상기와 동일한 공정에 의해, 제1, 제2 범프층의 금속을 변경하고, 또한 제2 범프층의 소결온도를 조정하면서 범프 형성, 접합시험을 행하여, 양 범프층의 영률비와 접합성의 관계를 검토하였다. 표 3~표 7은 그 결과를 나타낸다.
Figure pct00003
Figure pct00004
Figure pct00005
Figure pct00006
Figure pct00007
Figure pct00008
이상의 각종 금속의 조합에 있어서, 접합성을 양호한 것으로 하기 위해서는, 제1, 제2 범프층의 강도(영률)의 비가 중요하고, 어느 금속을 적용함에도 영률비를 0.1~0.4의 범위 내로 하는 것이 필요한 것을 알 수 있다. 또한, 금, 구리, 니켈의 벌크체는, 강도가 상이한 것으로부터, 제1 범프층을 이들 금속으로 구성할 때는, 제2 범프층이 되는 소결체의 소결온도 범위를 적절히 조정하는 것이 바람직하다 할 수 있다.
또한, 상기 플립칩법에 의한 웨이퍼 접합 후, 각 범프의 접합상태(안정성)를 확인하기 위해, 인접하는 범프 접합부간의 도통을 실온하에서 측정한 바, 전기저항은 1.5±0.1Ω이었다. 이에 대한 비교로서, 종래예로서, 범프 전체를 금 도금에 의해 형성하여, 동일한 평가를 행하였다. 범프의 형성은, 본 실시형태와 동일한 전해 금 도금액을 사용하고, 도금시간을 조정하여 레지스트의 개공 전체에 도금층을 형성하였다. 그리고, 본 실시형태와 동일하게 레지스트 제거하여 범프를 형성하였으나, 범프 높이는 20 ㎛±2 ㎛였다.
또한, 이 도금 범프를 갖는 실리콘 웨이퍼에 대해서, 본 실시형태와 동일한 접합시험을 행하였다. 접합 후, 인접하는 범프 접합부간의 도통을 실온하에서 측정하였으나, 모든 단자의 도통을 취할 수 없었다. 그리고, 도통이 취해지는 개소에 대해서도, 전기저항은 2.1±0.6Ω이었다. 본 실시형태와 비교예를 대비하면, 비교예는 명확히 도통 안정성이 떨어지는 것을 알 수 있다. 즉, 본 실시형태에서는 모든 단자에서 도통이 취해졌을 뿐 아니라, 저항값도 낮고, 또한, 그 편차도 작다. 이러한 상이함은, 비교예의 도금에 의한 범프를 구비하는 기판에서는, 범프 높이의 편차에 의해 각 범프의 접합상태가 불균일한 것에 의한 것으로 생각된다. 그리고, 이를 해소하기 위해서는, 접합시의 압력을 높게 하는 것도 생각할 수 있으나, 그것으로는 기판에 대한 영향이 우려된다. 따라서, 이 대비로부터, 본 발명은, 종래기술에 있어서는 불충분한 저압에서의 접합이 가능한 것을 알 수 있었다.
본 발명의 이중구조의 범프는, 플립칩법에 의한 접합시, 범프 높이의 편차에 따른 문제를 해소할 수 있는 것이다. 본 발명을 사용한 기판의 실장방법은, 고집적화가 요망되는 각종 반도체회로의 제조에 바람직하다.

Claims (9)

  1. 기판 상에 소정 패턴으로 형성되고, 도전성 금속으로 되는 범프로서,
    기판 상에 형성되고, 금, 구리, 니켈 중 어느 하나인 제1 도전성 금속의 벌크체로 되는 제1 범프층과, 상기 제1 범프층 상에 형성되고, 금, 은 중 어느 하나인 제2 도전성 금속의 분말의 소결체로 되는 제2 범프층으로 되는 2층구조를 가지며,
    상기 제1 범프층을 구성하는 벌크체는, 도금법, 스퍼터링법, CVD법 중 어느 하나에 의해 형성되는 것이고,
    상기 제2 범프층을 구성하는 소결체는, 순도가 99.9 중량% 이상이고, 평균 입경이 0.005 ㎛~1.0 ㎛인 제2 도전성 금속으로 되는 금속 분말을 소결해서 형성된 것이며,
    상기 제2 범프층의 영률이, 상기 제1 범프층의 영률의 0.1~0.4배인 범프.
  2. 제1항에 있어서,
    제1 범프층의 범프 전체에 대한 높이비는 0.1~0.9인 범프.
  3. 제1항 또는 제2항에 있어서,
    제1 도전성 금속과 제2 도전성 금속이 상이한 종류의 금속으로, 제1 범프층과 제2 범프층 사이에, 밀착성 향상을 위한 벌크상의 중간층을 1층 이상 구비하는 범프.
  4. 제3항에 있어서,
    중간층은, 적어도 제2 범프층과의 접촉면이 제2 도전성 금속과 동일한 도전성 금속으로 되는 범프.
  5. 제1항 내지 제4항 중 어느 한 항에 기재된 범프의 제조방법으로서,
    기판 상에, 도금법, 스퍼터링법, CVD법 중 어느 하나에 의해 제1 범프층을 형성하는 공정,
    상기 제1 범프층 상에, 순도가 99.9 중량% 이상이고, 평균 입경이 0.005 ㎛~1.0 ㎛인 제2 도전성 금속의 분말을 포함하는 금속 페이스트를 도포하여, 상기금속 페이스트를 건조시킨 후, 소결온도를 70~320℃로 하여 가열 소결하여 제2 범프층을 형성하는 공정,
    을 포함하는 방법.
  6. 제5항에 있어서,
    제1 범프층의 형성 후, 중간층을 형성하는 공정을 1회 이상 포함하는 범프의 제조방법.
  7. 제1항 내지 제4항 중 어느 한 항에 기재된 범프가 형성된 기판을 사용하여, 플립칩법에 의해 상기 기판을 대향 기판에 실장하는 방법으로서, 적어도 제2 범프층을 가열하면서 상기 기판의 일방향 또는 쌍방향에서 가압하여 범프를 접합하는 방법.
  8. 제7항에 있어서,
    접합시의 가열온도를 70~300℃로 하는 방법.
  9. 제7항 또는 제8항에 있어서,
    추가로, 적어도 제2 범프층에 초음파를 인가하여 가압하는 방법.
KR1020117022980A 2009-03-06 2010-03-05 범프, 그 범프의 형성방법 및 그 범프가 형성된 기판의 실장방법 KR101650219B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-053085 2009-03-06
JP2009053085A JP5363839B2 (ja) 2008-05-12 2009-03-06 バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法

Publications (2)

Publication Number Publication Date
KR20110132428A true KR20110132428A (ko) 2011-12-07
KR101650219B1 KR101650219B1 (ko) 2016-08-30

Family

ID=42710289

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117022980A KR101650219B1 (ko) 2009-03-06 2010-03-05 범프, 그 범프의 형성방법 및 그 범프가 형성된 기판의 실장방법

Country Status (5)

Country Link
US (2) US8492894B2 (ko)
EP (1) EP2405474A4 (ko)
JP (1) JP5363839B2 (ko)
KR (1) KR101650219B1 (ko)
WO (1) WO2010101236A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5363839B2 (ja) * 2008-05-12 2013-12-11 田中貴金属工業株式会社 バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法
EP2549488B1 (en) 2010-03-18 2016-06-08 Furukawa Electric Co., Ltd. Electrically conductive paste, and electrically conductive connection member produced using the paste
CN102812543B (zh) 2010-03-19 2016-03-30 古河电气工业株式会社 导电连接部件和导电连接部件的制作方法
KR101155092B1 (ko) * 2010-08-13 2012-06-13 한국광기술원 프로브 블록용 프로브 필름의 제조 방법
JP4859996B1 (ja) * 2010-11-26 2012-01-25 田中貴金属工業株式会社 金属配線形成用の転写基板による金属配線の形成方法
WO2013021750A1 (ja) * 2011-08-11 2013-02-14 古河電気工業株式会社 配線基板およびその製造方法ならびに半導体装置
JP5202714B1 (ja) 2011-11-18 2013-06-05 田中貴金属工業株式会社 金属配線形成用の転写基板及び前記転写用基板による金属配線の形成方法
JP2013214557A (ja) 2012-03-30 2013-10-17 Olympus Corp 電極形成体、配線基板、および半導体装置
WO2014125536A1 (ja) * 2013-02-14 2014-08-21 シャープ株式会社 半導体モジュールおよび半導体チップ実装方法
WO2014129626A1 (ja) * 2013-02-22 2014-08-28 古河電気工業株式会社 接続構造体、及び半導体装置
JP2015018958A (ja) * 2013-07-11 2015-01-29 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 実装構造体および実装構造体製造方法
JP6030513B2 (ja) * 2013-07-16 2016-11-24 日本特殊陶業株式会社 配線基板の製造方法
JP6476823B2 (ja) * 2014-12-16 2019-03-06 三菱マテリアル株式会社 ピラー形成用ペースト、ピラーの製造方法、バンプ構造体の製造方法、ピラー、及びバンプ構造体
WO2016189692A1 (ja) 2015-05-27 2016-12-01 オリンパス株式会社 基板、半導体装置、および基板の製造方法
US10020281B2 (en) * 2016-08-30 2018-07-10 International Business Machines Corporation Metal bonding pads for packaging applications
JP7228086B2 (ja) * 2018-07-26 2023-02-24 Dic株式会社 導電性ペーストを用いた導電性ピラーの製造方法
TW202034478A (zh) * 2019-02-04 2020-09-16 日商索尼半導體解決方案公司 電子裝置
CN115868015A (zh) * 2020-07-27 2023-03-28 索尼半导体解决方案公司 电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0181615B1 (ko) * 1995-01-30 1999-04-15 모리시다 요이치 반도체 장치의 실장체, 그 실장방법 및 실장용 밀봉재
JP2004031177A (ja) 2002-06-26 2004-01-29 Polymatech Co Ltd スライド式多方向入力キー
JP2005136375A (ja) * 2003-10-09 2005-05-26 Hitachi Ltd 電子部品の実装方法，半導体モジュール及び半導体装置
JP2005216508A (ja) 2004-01-27 2005-08-11 Tanaka Kikinzoku Kogyo Kk 金属ペーストおよび当該金属ペーストを用いた半導体ウェハーへのバンプの形成方法
KR20060043738A (ko) * 2004-03-18 2006-05-15 세이코 엡슨 가부시키가이샤 기판 접합체의 제조 방법, 기판 접합체, 및 전기 광학 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3414065A1 (de) * 1984-04-13 1985-12-12 Siemens AG, 1000 Berlin und 8000 München Anordnung bestehend aus mindestens einem auf einem substrat befestigten elektronischen bauelement und verfahren zur herstellung einer derartigen anordnung
JPH01191452A (ja) * 1988-01-27 1989-08-01 Hitachi Ltd 半導体装置
US5053851A (en) * 1991-01-14 1991-10-01 International Business Machines Corp. Metal bump for a thermal compression bond and method for making same
JPH0722465A (ja) * 1993-06-22 1995-01-24 Matsushita Electric Ind Co Ltd 半導体装置の実装方法
KR100398716B1 (ko) * 2000-06-12 2003-09-19 가부시키가이샤 히타치세이사쿠쇼 반도체 모듈 및 반도체 장치를 접속한 회로 기판
US20040007779A1 (en) * 2002-07-15 2004-01-15 Diane Arbuthnot Wafer-level method for fine-pitch, high aspect ratio chip interconnect
TW200520123A (en) * 2003-10-07 2005-06-16 Matsushita Electric Ind Co Ltd Method for mounting semiconductor chip and semiconductor chip-mounted board
JP2005191541A (ja) * 2003-12-05 2005-07-14 Seiko Epson Corp 半導体装置、半導体チップ、半導体装置の製造方法及び電子機器
US7393771B2 (en) * 2004-06-29 2008-07-01 Hitachi, Ltd. Method for mounting an electronic part on a substrate using a liquid containing metal particles
JP2006059904A (ja) * 2004-08-18 2006-03-02 Toshiba Corp 半導体装置およびその製造方法
JP4360646B2 (ja) * 2006-01-06 2009-11-11 田中貴金属工業株式会社 バンプの形成方法
JP4731340B2 (ja) * 2006-02-02 2011-07-20 富士通株式会社 半導体装置の製造方法
US8258625B2 (en) * 2007-04-06 2012-09-04 Hitachi, Ltd. Semiconductor device
JP5363839B2 (ja) * 2008-05-12 2013-12-11 田中貴金属工業株式会社 バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0181615B1 (ko) * 1995-01-30 1999-04-15 모리시다 요이치 반도체 장치의 실장체, 그 실장방법 및 실장용 밀봉재
JP2004031177A (ja) 2002-06-26 2004-01-29 Polymatech Co Ltd スライド式多方向入力キー
JP2005136375A (ja) * 2003-10-09 2005-05-26 Hitachi Ltd 電子部品の実装方法，半導体モジュール及び半導体装置
JP2005216508A (ja) 2004-01-27 2005-08-11 Tanaka Kikinzoku Kogyo Kk 金属ペーストおよび当該金属ペーストを用いた半導体ウェハーへのバンプの形成方法
KR20060043738A (ko) * 2004-03-18 2006-05-15 세이코 엡슨 가부시키가이샤 기판 접합체의 제조 방법, 기판 접합체, 및 전기 광학 장치

Also Published As

Publication number Publication date
EP2405474A4 (en) 2015-05-27
KR101650219B1 (ko) 2016-08-30
US20140295619A1 (en) 2014-10-02
EP2405474A1 (en) 2012-01-11
US8962471B2 (en) 2015-02-24
CN102318052A (zh) 2012-01-11
US8492894B2 (en) 2013-07-23
WO2010101236A1 (ja) 2010-09-10
US20110272802A1 (en) 2011-11-10
JP2009302511A (ja) 2009-12-24
JP5363839B2 (ja) 2013-12-11

Similar Documents

Publication Publication Date Title
KR20110132428A (ko) 범프, 그 범프의 형성방법 및 그 범프가 형성된 기판의 실장방법
JP4638382B2 (ja) 接合方法
JP4695148B2 (ja) 半導体装置及びその製造方法
US8569109B2 (en) Method for attaching a metal surface to a carrier, a method for attaching a chip to a chip carrier, a chip-packaging module and a packaging module
KR101655638B1 (ko) 금속 배선 형성용 전사 기판 및 상기 전사용 기판에 의한 금속 배선의 형성 방법
TWI255466B (en) Polymer-matrix conductive film and method for fabricating the same
JP4859996B1 (ja) 金属配線形成用の転写基板による金属配線の形成方法
JP6004441B2 (ja) 基板接合方法、バンプ形成方法及び半導体装置
JP7037332B2 (ja) 接合用の導電性ペーストを用いた電子デバイスの製造方法
JP6849374B2 (ja) 接合用の導電性ペースト
JP2023093425A (ja) 接合用の導電性ペースト
JP7164775B2 (ja) 接合用導電性ペースト
JP6093633B2 (ja) 電子部品の接合方法
CN113113402A (zh) 3dic封装结构及制备方法
JP6795362B2 (ja) 接合用の導電性ペースト
TWI811895B (zh) 中介層基板及使用該中介層基板的裝置之製造方法
JP6844973B2 (ja) 接合用の導電性ペースト
JP2009026566A (ja) 接触子の接合方法
CN102318052B (zh) 凸块及该凸块的形成方法以及形成有该凸块的基板的安装方法
JP2007251065A (ja) セラミック配線基板およびその製造方法
TW202209516A (zh) 電子元件的製造方法
JP2009130072A (ja) 半導体装置およびその製造方法
JP2010087053A (ja) スタッドバンプ形成用キャピラリおよびフリップチップ実装方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant