JP2013214557A - 電極形成体、配線基板、および半導体装置 - Google Patents

電極形成体、配線基板、および半導体装置 Download PDF

Info

Publication number
JP2013214557A
JP2013214557A JP2012082930A JP2012082930A JP2013214557A JP 2013214557 A JP2013214557 A JP 2013214557A JP 2012082930 A JP2012082930 A JP 2012082930A JP 2012082930 A JP2012082930 A JP 2012082930A JP 2013214557 A JP2013214557 A JP 2013214557A
Authority
JP
Japan
Prior art keywords
bump
electrode
fragile
forming body
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012082930A
Other languages
English (en)
Inventor
Chihiro Migita
千裕 右田
Hiroshi Kikuchi
広 菊地
Yoshiaki Takemoto
良章 竹本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Priority to JP2012082930A priority Critical patent/JP2013214557A/ja
Priority to CN2013100961875A priority patent/CN103367292A/zh
Priority to US13/851,468 priority patent/US9425135B2/en
Publication of JP2013214557A publication Critical patent/JP2013214557A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/11318—Manufacturing methods by local deposition of the material of the bump connector in liquid form by dispensing droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/11845—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81012—Mechanical cleaning, e.g. abrasion using hydro blasting, brushes, ultrasonic cleaning, dry ice blasting, gas-flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81022—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】シリコンウエハ直接接合時の荷重を好適に低減させることができる電極形成体を提供する。
【解決手段】所定の厚さを有する基材１０と、基材の厚さ方向の一方の面に形成された電極部２０とを備える電極形成体１において、電極部２０は、略円柱状に形成されて基材１０上に突出する基礎バンプ２１と、基礎バンプ２１と金属結合するように基礎バンプと独立して形成された脆弱バンプ２２とを有することを特徴とする。
【選択図】図２

Description

本発明は、電極形成体、より詳しくは、基材上に多数の電極が突出して形成された電極形成体、およびこれを用いた配線基板並びに半導体装置に関する。
システムの高機能化・小型化のために、より小型で高性能な半導体装置が要請され、電極として機能する微小なバンプが多数形成されたウエハ同士を接合する「シリコンウエハ直接接合」という手法が検討されている。
シリコンウエハ直接接合において、バンプ同士を電気的に接続するためには、ウエハに荷重をかける必要があるが、必要な荷重はバンプの数とともに増加する。例えば、８インチ（２３．２ｃｍ）のウエハ全面に径が１０μｍ程度のバンプが形成された場合、バンプの数は数億個になり、接合に必要な荷重は数トンになる。
ここで、バンプの高さにバラつきがあると、まず高く形成されたバンプに荷重が集中することになり、当該バンプへのダメージが懸念される。このため、接合荷重の低減を図るために、バンプの上面を研削や化学機械研磨（ＣＭＰ）等により平坦化することも検討されているが、数億個以上のバンプを均一にダメージなく平坦化することは容易ではなく、納期やコストの面でも問題がある。
この問題に関連して、特許文献１には、押し付け装置を用いてバンプ上面に微小な凹凸を設ける方法が開示されている。形成された微小な凹凸はバンプの高さバラつきを吸収する潰れ代となり、接合に必要な荷重が低下されるとされている。
特開２００１−２６７３７１号公報
しかしながら、特許文献１に記載の方法では、押し付けによりバンプ結晶組織が塑性変形し、荷重低減の効果が充分に得られない場合があるという問題がある。
本発明は、上記事情に鑑みてなされたものであって、シリコンウエハ直接接合時の荷重を好適に低減させることができる電極形成体、配線基板、および半導体装置を提供することを目的とする。
本発明の第一の態様は、所定の厚さを有する基材と、前記基材の厚さ方向の一方の面に形成された電極部とを備える電極形成体であって、前記電極部は、略円柱状に形成されて前記基材上に突出する基礎バンプと、前記基礎バンプと金属結合するように前記基礎バンプと独立して形成された脆弱バンプとを有することを特徴とする。
前記基材は、半導体または絶縁体で形成されてもよい。
また、前記基礎バンプは、金、銅、ニッケル、およびこれら金属の少なくとも一つを含む合金のいずれかで形成され、前記脆弱バンプは、金、銅、ニッケル、スズ、およびこれら金属の少なくとも一つを含む合金のいずれかで形成されてもよい。
また、前記脆弱バンプが形成される前記基礎バンプの面の表面粗さＲａは、１００ナノメートル以下であってもよい。
前記脆弱バンプは、粒状の金属で形成されてもよい。
また、前記脆弱バンプは、メッキにより形成され、前記粒状の金属はメッキ核の成長により形成されてもよい。
本発明の第二の態様は、基材が半導体または絶縁体で形成された本発明の電極形成体と、前記基材に設けられ、前記電極部と接続された配線とを備えることを特徴とする配線基板である。
本発明の第三の態様は、本発明の配線基板と、前記基材に設けられた半導体素子、半導体チップ、または半導体パッケージとを備えることを特徴とする半導体装置である。
また本発明の他の半導体装置は、電極部が形成された配線基板を少なくとも２枚接合して形成された半導体装置であって、前記配線基板の少なくとも一方は、本発明の配線基板または本発明の半導体装置における配線基板であることを特徴とする。
本発明の電極形成体、配線基板、および半導体装置によれば、シリコンウエハ直接接合時の荷重を好適に低減させることができる
本発明の一実施形態に係る電極形成体を示す斜視図である。 同電極形成体の電極部を示す拡大断面図である。 同電極形成体の製造方法の一例における一過程を示す図である。 同電極形成体の製造方法の一例における一過程を示す図である。 同電極形成体の製造方法の一例における一過程を示す図である。 同電極形成体を用いた配線基板を接合するときの一過程を示す図である。 同電極形成体を用いた配線基板を接合するときの一過程を示す図である。 同電極形成体を用いた配線基板を接合するときの一過程を示す図である。 同電極形成体の製造方法の変形例における一過程を示す図である。
本発明の一実施形態について、図１から図８を参照して説明する。
図１は、本実施形態の電極形成体１を示す斜視図である。電極形成体１は、板状またはシート状の基材１０と、基材１０の面上に形成された複数の電極部２０とを備えている。
基材１０は、絶縁体あるいは半導体で所定の厚さを有する板状またはシート状に形成されている。基材１０を構成する絶縁体および半導体としては、例えばシリコン、樹脂、セラミクス、ガラス等が挙げられる。本実施形態では、基材１０として、シリコンウエハを用いている。
図２は、電極形成体１の電極部２０を示す拡大断面図である。各々の電極部２０は、略円柱状に形成された基礎バンプ２１と、基礎バンプ２１の上面に形成された脆弱バンプ２２とを有しており、基材１０の面上に突出するように形成されている。
基礎バンプ２１は、電極部２０の基本形状をなすもので、金属等の導電性物質で形成されている。基礎バンプ２１を形成する金属としては、例えば金、銅、ニッケル、およびこれら金属の少なくとも一つを含む合金等を挙げることができる。
脆弱バンプ２２は、基礎バンプ２１とは独立した構造物として、基礎バンプ２１と接触するように形成されている。すなわち、脆弱バンプ２２は、基礎バンプ２１の一部を変形等させて形成したものではなく、基礎バンプ２１上に別個に形成されたものであり、電子顕微鏡等を用いた拡大観察により、構造体としての不連続性を確認することができる。本実施形態の脆弱バンプ２２は、粒状の金属で構成されている。脆弱バンプ２２の材料としては、金、銅、ニッケル、およびスズ等の金属またはこれらの金属の少なくとも一つを含む合金等を用いることができる。基礎バンプ２１の材質と脆弱バンプ２２の材質とは、同一であってもよいし、異なっていてもよい。
脆弱バンプ２２は、基礎バンプ２１よりも微細な構造であるため、基礎バンプ２１よりも変形しやすい。また脆弱バンプ２２は、基礎バンプ２１と金属結合しているため、基礎バンプ２１との電気的な接続が確保されている。
脆弱バンプの高さｈ１は、基礎バンプ形成時の高さバラつき（最小値と最大値との差分）以上に設定されるのが好ましい。このようにすると、後述する接合時に、基礎バンプの高さバラつきを好適に吸収して、電極部の接合の確実性を高めることができる。
基礎バンプ２１上面の表面粗さＲａが１００ナノメートル（ｎｍ）以下とされると、脆弱バンプ２２の後述する機能が充分発揮されるため、好ましい。なお、脆弱バンプは、粒状金属が一段重ねで形成されたものに限られず、図２に示すように、粒状金属が２段以上重なって形成されてもよい。
上記のように構成された電極形成体１の製造方法の一例について、説明する。
まず、基材１０上にレジスト層１０１を形成し、図３に示すように、電極部を形成するパターンに応じた複数の開口１０２をレジスト層１０１に形成する。開口１０２は、基材１０上に形成され、シード層としても機能する電極パッド１１の位置に合わせて形成する。
次に、メッキ等により、各開口１０２内に導電性物質を充填し、レジスト層１０１を除去すると、図４に示すように、基礎バンプ２１が完成する。形成された基礎バンプ２１は、所定の高さバラつきを有する。
次に、各基礎バンプ２１の上面にメッキを行う。すると、メッキ液に含まれる金属が核として基礎バンプ２１の上面に析出する。その後この核が成長すると、粒状の金属体が基礎バンプ２１とは独立した形で基礎バンプ２１の上面上に形成される。これにより、図５に示すように、基礎バンプ２１と金属結合した脆弱バンプ２２が形成される。
基礎バンプと脆弱バンプとを同一の材料で形成し、かついずれもメッキ法で形成する場合は、基礎バンプおよび脆弱バンプを一連のメッキプロセスで形成することも可能である。しかしながら、このような場合でも、脆弱バンプを充分に機能させる観点からは、基礎バンプ形成後にＣＭＰ等による平坦化処理を基礎バンプ上面に施して基礎バンプ上面の表面粗さＲａを１００ナノメートル（ｎｍ）以下としてから脆弱バンプを形成するのが好ましい。
脆弱バンプ２２の形成が終了すると、電極部２０を備えた電極形成体１の製造が完了する。ここで、基材１０が本実施形態のように絶縁体で形成されている場合は、基材１０に電極部２０の少なくとも一つと電気的に接続される配線が形成されてもよい。配線の態様は、印刷やエッチング等により基材１０の厚さ方向の一方または両方の面に形成されてもよいし、ビア等のように、基材を貫通するように形成されてもよいし、さらには、積層技術を用いた立体配線であってもよく、これらが適宜組み合わされてもよい。本発明の電極形成体は、基材に所定の態様の配線が設けられることにより、いわゆる配線基板として用いることができる。配線は、電極部２０の形成前に設けてもよいし、電極部２０の形成後に設けてもよい。
配線基板としての電極形成体どうし、配線基板とさらに半導体素子が形成された電極形成体、さらに、半導体素子が形成された電極形成体どうし等の組み合わせで、電極部２０が形成された面を対向させ、各々の電極部を位置合わせして一体に接合すると、電極部どうしが電気的に接合されることにより、半導体装置を構成することができる。
図６から図８を参照してこのような接合時における電極形成体１の作用および効果について説明する。なお、図６から図８では、接合の相手側である上側の配線基板１１０は、電極部１２０が基礎バンプ２１のみで形成され、脆弱バンプを有さない例を示している。また、いずれの基材にも配線が形成されているが、図示を省略している。
まず、図６に示すように、電極形成体１に配線が形成された配線基板３１と、相手側の配線基板１１０とを、位置決めした状態で対向させる。位置決めには公知のウエハ接合装置等を用いることができる。なお、接合前に、各配線基板の基材表面および電極部をプラズマクリーニングや逆スパッタ等により清浄化してもよい。
次に、各配線基板を加熱しつつ加圧すると、図７に示すように配線基板３１の電極部２０Ａと配線基板１１０の電極部１２０とが接近する。すると、対向する電極部１２０の最も近い基礎バンプ２１Ａ上の脆弱バンプ２２Ａが、配線基板１１０において対向する電極部１２０に接触する。
初期に接触した電極部には、比較的大きい荷重がかかるが、この荷重を受けた脆弱バンプ２２Ａは速やかに変形し、他の電極部の脆弱バンプも順次対向する電極部に接触していく。このとき、一部の脆弱バンプは、荷重の集中により、変形する代わりに基礎バンプ２１Ａの上面または電極部１２０の上面にめり込むように移動する。脆弱バンプが示すこのような２種類の挙動により、互いに対向する配線基板３１および１１０の電極部どうしは、確実に電気的に接続される。
最初に接触した脆弱バンプ２２Ａが充分に変形またはめり込みを生じると、図８に示すように、配線基板１１０の対向する電極部１２０から最も離れた電極部２０Ｂも、脆弱バンプ２２Ｂにより互いに接触し、電気的に接続される。
以上説明したように、本実施形態の電極形成体１によれば、電極部２０が、基礎バンプ２１と基礎バンプ２１の上面に形成された脆弱バンプ２２とを有するため、電極接合時にまず脆弱バンプが相手側電極部に接触する。そして、接触初期における比較的大きい荷重で速やかに変形し、基材や電極部に作用する荷重が低減される。
したがって、接触初期の大きい荷重により基材や電極部がダメージを受けることを好適に抑制することができる。
また、脆弱バンプ２２は基礎バンプ２１とは独立した構造物として基礎バンプ２１上に形成されるため、特許文献１に記載の方法等のように、形成時に基礎バンプを硬化させる等の現象は発生しない。したがって、脆弱バンプは、変形したりめり込んだりすることにより、いわゆる「潰れ代」として好適に機能するため、脆弱バンプの高さｈ１を基礎バンプの高さバラつき以上の値にしておくことで、電極部どうしをウエハ直接接合により確実に接続することができる。
さらに、電極部２０においてはもっぱら脆弱バンプのみが変形し、基礎バンプは殆ど変形せずに電極部どうしが接続されるため、配線基板間のギャップの大きさを高精度に制御することができる。その結果、電極部を接続した後に電極部保護のために当該ギャップに樹脂等を注入する場合も、好適に行うことができる。
さらに、脆弱バンプをメッキ法により形成する場合、核の析出を利用することができるため、容易に形成することができる。
上述の説明では、接合される相手側の配線基板の電極部が脆弱バンプを有さない例を説明したが、相手側の電極部の形状に特に制限はない。したがって、相手側にも脆弱バンプが形成されてもよいし、相手側が基材上に配線と同程度の高さに形成された比較的平坦な電極部を有していてもよい。
なお、上述の例のように、相手側の電極部が脆弱バンプを有さず、所定範囲の高さバラつきを有して形成されている場合は、理論上、接合時における電極部間の最大ギャップは、両者の高さバラつきの和となるため、脆弱バンプの高さをこの和以上の値にしておくことで、より確実に電極部どうしの接合を行うことができる。
以上、本発明の一実施形態について説明したが、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において構成要素の組み合わせを変えたり、各構成要素に種々の変更を加えたり、削除したりすることが可能である。
まず、脆弱バンプの形成方法は、上述のメッキ法に限られず、金属材料の蒸着、スパッタリング、印刷、溶融はんだの微小滴の滴下等によっても行うことができる。
また、上述した製造方法の例では、基礎バンプを形成するためのレジスト層を除去した後に脆弱バンプが形成される例を説明したが、脆弱バンプの形成は、図９に示す変形例のように、レジスト層１０１が残存した状態で行われてもよい。
また、電極部は、基材の厚さ方向両面に形成されてもよい。電極部が両面に形成された本発明の配線基板は、いわゆるインターポーザとしても利用可能である。
また、本発明の電極形成体または配線基板には、半導体素子だけでなく、半導体素子を形成した半導体チップや半導体チップを内蔵した半導体パッケージが搭載あるいは内蔵されてもよい。このような場合、本発明の配線基板は、接合前の状態において半導体装置として機能しうる。
本発明の配線基板、半導体装置等を単独または接合して構成する半導体装置の種類は特に限定されないが、例えば多数の画素を有する固体撮像装置等においては、非常に多数の電極が狭ピッチで形成される必要があるため、本発明を適用することにより得られるメリットが非常に大きく、本発明の構造を適用するのにきわめて好適である。
さらに、本発明の電極形成体における基材は、絶縁体には限定されない。例えば、比較的剛性の高い金属性の基材に電極部を形成した電極形成体は、形成された電極部を他の基材に転写するための転写用電極形成体として好適に使用することができる。この場合、転写された電極部では、脆弱バンプが基材と基礎バンプとの間に位置することになるが、潰れ代として好適に機能することには何ら変わりがなく、同様の効果を奏する。
１ 電極形成体
１０ 基材
２０、２０Ａ、２０Ｂ 電極部
２１、２１Ａ 基礎バンプ
２２、２２Ａ、２２Ｂ 脆弱バンプ
３１ 配線基板

Claims (11)

  1. 所定の厚さを有する基材と、前記基材の厚さ方向の一方の面に形成された電極部とを備える電極形成体であって、
    前記電極部は、略円柱状に形成されて前記基材上に突出する基礎バンプと、前記基礎バンプと金属結合するように前記基礎バンプと独立して形成された脆弱バンプと、を有する
    ことを特徴とする電極形成体。
  2. 前記基材は、半導体または絶縁体で形成されていることを特徴とする請求項１に記載の電極形成体。
  3. 前記基礎バンプは、金、銅、ニッケル、およびこれら金属の少なくとも一つを含む合金のいずれかで形成され、
    前記脆弱バンプは、金、銅、ニッケル、スズ、およびこれら金属の少なくとも一つを含む合金のいずれかで形成されていることを特徴とする請求項１または２に記載の電極形成体。
  4. 前記脆弱バンプが形成される前記基礎バンプの面の表面粗さＲａは、１００ナノメートル以下であることを特徴とする請求項１から３のいずれか一項に記載の電極形成体。
  5. 前記脆弱バンプは、粒状の金属で形成されていることを特徴とする請求項１から４のいずれか一項に記載の電極形成体。
  6. 前記脆弱バンプは、メッキにより形成され、前記粒状の金属はメッキ核の成長により形成されていることを特徴とする請求項５に記載の電極形成体。
  7. 前記脆弱バンプは、メッキ、蒸着、スパッタリング、および印刷のいずれかにより形成されていることを特徴とする請求項１から４のいずれか一項に記載の電極形成体。
  8. 請求項２に記載の電極形成体と、
    前記基材に設けられ、前記電極部と接続された配線と、
    を備えることを特徴とする配線基板。
  9. 請求項８に記載の配線基板と、
    前記基材に設けられた半導体素子と、
    を備えることを特徴とする半導体装置。
  10. 請求項８に記載の配線基板と、
    前記基材に設けられた半導体チップまたは半導体パッケージと、
    を備えることを特徴とする半導体装置。
  11. 電極部が形成された配線基板を少なくとも２枚接合して形成された半導体装置であって、前記配線基板の少なくとも一方は、請求項８に記載の配線基板または請求項９または１０に記載の半導体装置における配線基板であることを特徴とする半導体装置。
JP2012082930A 2012-03-30 2012-03-30 電極形成体、配線基板、および半導体装置 Pending JP2013214557A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012082930A JP2013214557A (ja) 2012-03-30 2012-03-30 電極形成体、配線基板、および半導体装置
CN2013100961875A CN103367292A (zh) 2012-03-30 2013-03-25 电极形成体、布线基板以及半导体装置
US13/851,468 US9425135B2 (en) 2012-03-30 2013-03-27 Electrode body, wiring substrate, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012082930A JP2013214557A (ja) 2012-03-30 2012-03-30 電極形成体、配線基板、および半導体装置

Publications (1)

Publication Number Publication Date
JP2013214557A true JP2013214557A (ja) 2013-10-17

Family

ID=49233802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012082930A Pending JP2013214557A (ja) 2012-03-30 2012-03-30 電極形成体、配線基板、および半導体装置

Country Status (3)

Country Link
US (1) US9425135B2 (ja)
JP (1) JP2013214557A (ja)
CN (1) CN103367292A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7189441B2 (ja) * 2019-04-17 2022-12-14 日亜化学工業株式会社 実装方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01238148A (ja) * 1988-03-18 1989-09-22 Fuji Electric Co Ltd 半導体装置
JP2001267371A (ja) * 2000-03-21 2001-09-28 Hitachi Ltd 液晶表示装置
JP2007109786A (ja) * 2005-10-12 2007-04-26 Nec Electronics Corp 半導体装置の製造方法および半導体装置の製造装置
JP2009302511A (ja) * 2008-05-12 2009-12-24 Tanaka Holdings Kk バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法
JP2011210773A (ja) * 2010-03-29 2011-10-20 Panasonic Corp 半導体装置の構造および製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8044511B2 (en) * 2004-07-29 2011-10-25 Kyocera Corporation Function element and function element mounting structure
JP2006261569A (ja) * 2005-03-18 2006-09-28 Dowa Mining Co Ltd サブマウントおよびその製造方法
US8318596B2 (en) * 2010-02-11 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01238148A (ja) * 1988-03-18 1989-09-22 Fuji Electric Co Ltd 半導体装置
JP2001267371A (ja) * 2000-03-21 2001-09-28 Hitachi Ltd 液晶表示装置
JP2007109786A (ja) * 2005-10-12 2007-04-26 Nec Electronics Corp 半導体装置の製造方法および半導体装置の製造装置
JP2009302511A (ja) * 2008-05-12 2009-12-24 Tanaka Holdings Kk バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法
JP2011210773A (ja) * 2010-03-29 2011-10-20 Panasonic Corp 半導体装置の構造および製造方法

Also Published As

Publication number Publication date
US20130256880A1 (en) 2013-10-03
US9425135B2 (en) 2016-08-23
CN103367292A (zh) 2013-10-23

Similar Documents

Publication Publication Date Title
WO2022051103A1 (en) Bonded structure with interconnect structure
KR101107858B1 (ko) 반도체 기판을 위한 도전 필러 구조 및 그 제조 방법
US7408257B2 (en) Packaging chip and packaging method thereof
US8618648B1 (en) Methods for flip chip stacking
WO2013027718A1 (ja) 部品実装プリント基板及びその製造方法
US8531042B2 (en) Technique for fabricating microsprings on non-planar surfaces
US10431565B1 (en) Wafer edge partial die engineered for stacked die yield
US7560374B2 (en) Mold for forming conductive bump, method of fabricating the mold, and method of forming bump on wafer using the mold
US11201136B2 (en) High bandwidth module
US20110079926A1 (en) Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same
US20140103522A1 (en) Semiconductor substrate, semiconductor device, and method of manfacturing semiconductor substrate
JP6021386B2 (ja) 配線基板の製造方法、並びに半導体装置の製造方法
JP6021378B2 (ja) 基板および半導体装置
JP2014082359A (ja) 半導体基板、半導体装置、および固体撮像装置、並びに半導体基板の製造方法
JP2013214557A (ja) 電極形成体、配線基板、および半導体装置
USRE48015E1 (en) Interconnect devices for electronic packaging assemblies
WO2014125890A1 (ja) 基板、半導体装置、撮像装置および基板の製造方法
JP6021383B2 (ja) 基板および半導体装置
TW201803064A (zh) 用於高密度互連架構之表面修整層
CN101346038B (zh) 多层基板及其制造方法
KR20090092025A (ko) 웨이퍼 스택 제작 방법
DE102004021259B4 (de) Verfahren zum Bearbeiten eines Halbleitersubstrats
JP6665704B2 (ja) 半導体装置及びその製造方法
CN115172192A (zh) 一种多芯粒晶圆级集成的混合键合方法
CN113594116A (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20160421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160927

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170321