CN115172192A - 一种多芯粒晶圆级集成的混合键合方法 - Google Patents
一种多芯粒晶圆级集成的混合键合方法 Download PDFInfo
- Publication number
- CN115172192A CN115172192A CN202211098655.8A CN202211098655A CN115172192A CN 115172192 A CN115172192 A CN 115172192A CN 202211098655 A CN202211098655 A CN 202211098655A CN 115172192 A CN115172192 A CN 115172192A
- Authority
- CN
- China
- Prior art keywords
- bonded
- bonding
- core
- wafer
- wafer substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 230000010354 integration Effects 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 82
- 239000007771 core particle Substances 0.000 claims abstract description 69
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 238000000137 annealing Methods 0.000 claims abstract description 11
- 238000010438 heat treatment Methods 0.000 claims abstract description 11
- 239000003292 glue Substances 0.000 claims abstract description 9
- 235000012431 wafers Nutrition 0.000 claims description 139
- 239000000853 adhesive Substances 0.000 claims description 8
- 230000001070 adhesive effect Effects 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 238000004381 surface treatment Methods 0.000 claims description 2
- 239000010949 copper Substances 0.000 abstract description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052802 copper Inorganic materials 0.000 abstract description 3
- 238000010301 surface-oxidation reaction Methods 0.000 abstract 1
- 238000004140 cleaning Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 239000005751 Copper oxide Substances 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
Abstract
本发明公开了一种多芯粒晶圆级集成的混合键合方法，包括：基于提供的待键合的半导体晶圆衬底、n个芯粒以及预键合晶圆衬底，将待键合晶圆衬底上的对准标记的图形转移到预键合晶圆衬底；利用临时键合胶将n个芯粒按照对准标记依次贴合在预键合晶圆衬底上构成预键合晶圆；经CMP处理半导体晶圆衬底和芯粒表面后，将待键合半导体晶圆衬底与预键合晶圆对准后进行键合形成晶圆组；最后将晶圆组进行退火热处理，实现半导体晶圆衬底与芯粒的稳定键合，同时去除预键合晶圆衬底，完成多芯粒的晶圆级集成。本发明实现多芯粒集成的一次性混合键合，避免D2W多次键合的铜表面氧化，提高多芯粒键合的质量和精度，提高键合良率及可靠性。
Description
技术领域
本发明涉及半导体领域，尤其涉及一种多芯粒晶圆级集成的混合键合方法。
背景技术
随着集成电路产业的发展进入到后摩尔时代，芯片的关键节距以及尺寸都在不断地缩小，相应地涌现出了一些新的集成封装方式，例如无焊料的铜铜键合以及混合键合（Hybrid bonding）技术，可以大幅度地提高集成密度。混合键合是一种将晶圆/芯片上的金属电极和电介质绝缘层同时键合的技术。省去了微凸点（μbump），因此混合键合可以进一步缩小键合的互连节距至10 μm以下。因此利用混合键合技术可以实现高密度的集成，其在3D封装中起到不可替代的作用。
按照键合的对象划分，键合可以实现晶圆到晶圆的键合（Wafer to Wafer， W2W）芯粒到芯粒的键合（Die to Die，D2D）以及芯粒到晶圆的键合（Die to wafer, D2W/ Chipto Wafer， C2W）。在D2W的键合中，需要将若干的芯粒集成到一张晶圆上，D2W的多芯粒键合需要依次进行，晶圆经过CMP处理后可以获得平整洁净的表面，先进行键合的芯粒可以获得较优的铜铜键合界面，但顺序靠后的芯粒就会面临对应晶圆上铜氧化的问题，这对键合的质量会产生较大的影响，并且氧化铜的存在就需要施加更大的键合压力。D2W键合除了需要考虑键合界面的问题外，还需要考虑多个芯粒多次对准的问题，另外D2W键合对晶圆多次的局部加压升温，极易造成晶圆的局部应力，导致晶圆翘曲，影响晶圆上其他区域的键合，甚者对较薄的晶圆可能引起脆性断裂。
目前的混合键和技术只面向于晶圆到晶圆的键合W2W,对于芯片到晶圆的D2W/C2W，由于混合键和结构急剧缩小的节距，受限于键合设备以及对准精度，混合键合技术目前并没有实际应用于D2W/C2W的键合中。
发明内容
为了解决现有技术中存在的上述技术问题，本发明提出了一种多芯粒晶圆级集成的混合键合方法，提高多芯粒键合的精度，减小对晶圆造成的局部应力，提高键合良率及可靠性，其具体技术方案如下：
一种多芯粒晶圆级集成的混合键合方法，包括以下步骤：
步骤一，提供待键合的半导体晶圆衬底、待键合的n个芯粒以及预键合晶圆衬底，在所述待键合的半导体晶圆衬底上表面的芯粒键合区域设置各芯粒相对应的对准标记，在预键合晶圆衬底下表面形成与所述对准标记同样的且对应的键合对准标记；
步骤二，采用临时键合胶将预键合晶圆衬底的下表面与n个芯粒的上表面依次按照所述键合对准标记进行临时键合，构成预键合晶圆，并预设芯粒统一厚度，对n个芯粒中厚度大于预设厚度的芯粒通过化学机械抛光处理，研磨到统一厚度后，将其上表面和预键合晶圆衬底的下表面对准后进行粘结贴装；对n个芯粒中厚度小于预设厚度的芯粒，则是在其上表面先和对应同种材质的同尺寸基片利用临时键合胶贴合至统一厚度后再与预键合晶圆衬底的下表面对准后进行粘结贴装；
步骤三，利用化学机械抛光对待键合的半导体晶圆衬底的上表面以及预键合晶圆的n个芯粒的下表面进行表面处理；
步骤四，将所述待键合的半导体晶圆衬底的上表面与完成预键合含n个芯粒的预键合晶圆下表面对准后进行键合，构成晶圆组；
步骤五，将所述晶圆组进行退火热处理，并通过解键合去除预键合晶圆衬底，得到所需键合晶圆。
优选的，所述待键合的半导体晶圆衬底的上表面具有图形化的衬底金属电极，所述n个芯粒的下表面都具有图形化的芯粒金属电极。
优选的，所述的待键合的半导体晶圆衬底和预键合晶圆衬为同质的晶圆，均为硅晶圆、SOI或SiC。
优选的，所述的临时键合胶可以采用紫外固化胶，粘度≤50mPA·s，固化后粘结强度≥5Mpa。
优选的，所述的n个芯粒和预键合晶圆衬底的键合，每个芯粒的键合偏差同一方向不超过10%；贴装偏差超过的10%的，对预键合晶圆芯粒局部解键合重新对准贴装，直至贴装偏差小于10%。
优选的，所述的n个芯粒为异质芯粒或同质芯粒。
优选的，所述对准后进行键合的温度为20~150℃间的任意值，键合时在预键合晶圆上表面施加的压力为1~50kN间的任意值。
优选的，所述退火热处理的温度为100~400℃之间的任意值，时间为10~60min之间的任意值。
与现有技术相比，本发明具有以下优点：
利用预键合方法实现多芯粒D2W的一次性混合键合，避免多芯粒D2W键合Cu界面氧化，保证洁净的键合界面，提高键合质量，利用预键合提高多芯粒键合的精度，避免对晶圆造成局部应力，提高键合良率及可靠性。
附图说明
图1为本发明的一种多芯粒晶圆级集成的混合键合方法流程示意图；
图2为本发明实施例的待键合半导体晶圆衬底上表面结构示意图；
图3为本发明实施例的待键合的芯粒结构示意图；
图4为本发明实施例的转移对准标记图案的预键合晶圆衬底下表面结构示意图；
图5为本发明实施例的完成预键合的预键合晶圆衬底底面结构示意图；
图6为本发明实施例的完成预键合的预键合晶圆衬底侧面结构示意图；
图7为本发明实施例的晶圆键合形成的晶圆组的侧面结构示意图；
图8为本发明实施例的晶圆组去除预键合晶圆衬底的侧面示意图；
图中，待键合的半导体晶圆衬底101，衬底Cu电极111，对准标记121，n个芯粒201~20n，芯粒Cu电极211~21n，预键合晶圆衬底301，键合对准标记311。
具体实施方式
为了使本发明的目的、技术方案和技术效果更加清楚明白，以下结合说明书附图和实施例，对本发明作进一步详细说明。
如图1所示，本发明的一种多芯粒晶圆级集成的混合键合方法，包括以下步骤：
步骤一，提供待键合的半导体晶圆衬底101、待键合的n个芯粒201~20n以及预键合晶圆衬底301，在所述待键合的半导体晶圆衬底101上表面的芯粒键合区域设置各芯粒相对应的对准标记121，在预键合晶圆衬底301下表面形成与所述对准标记121同样的且对应的键合对准标记311。
具体的，如图2所示，所述待键合的半导体晶圆衬底101的待键合的上表面具有图形化的衬底金属Cu电极111，在待键合的半导体晶圆衬底101的对应芯粒键合区域都设有相对应的对准标记121，所述的对准标记121的图形可以根据芯粒的形状和机台要求改变。
将待键合的半导体晶圆衬底101上需要键合的区域的对准标记121的图形转移到预键合晶圆衬底301的下表面，在预键合晶圆衬底301上形成同样的键合对准标记311，如图4所示。
所述的待键合的半导体晶圆衬底101和预键合晶圆衬底301为同质的晶圆，均为硅晶圆、SOI、SiC等。
如图3所示，所述n个芯粒201~20n的待键合下表面都具有图形化的芯粒金属Cu电极211~21n。
所述预键合晶圆衬底301具有抛光的下表面。
步骤二，采用临时键合胶将预键合晶圆衬底301的下表面与n个芯粒201~20n的上表面依次按照所述键合对准标记311进行临时键合，构成预键合晶圆，并预设芯粒统一厚度，对n个芯粒201~20n中厚度大于预设厚度的芯粒通过化学机械抛光处理，研磨到统一厚度后，将其上表面和预键合晶圆衬底301的下表面对准后进行粘结贴装；对n个芯粒201~20n中厚度小于预设厚度的芯粒，则是在其上表面先和对应同种材质的同尺寸基片利用临时键合胶贴合至统一厚度后再与预键合晶圆衬底301的下表面对准后进行粘结贴装。
具体的，在预键合晶圆衬底301的下表面旋涂上紫外固化胶，将n个芯粒201~20n的上表面依次按照所述键合对准标记311贴合在预键合晶圆衬底301的下表面，再用紫外光照射固化，使n个芯粒201~20n和预键合晶圆衬底301完成预键合，构成预键合晶圆，如图5和图6所示，再统一芯粒厚度。
其中，所述统一芯粒厚度具体为：预设统一的厚度后，若其中的芯粒20i厚度与其他芯粒较厚，芯粒20j和芯粒20k与其他芯粒较薄，则通过CMP处理将芯粒20i研磨到统一厚度后，将其上表面和预键合晶圆衬底301的下表面对准后进行粘结贴装；所述芯片20j和芯片20k则是先在其上表面先和对应同种材质的同尺寸基片22j和基片22k，利用紫外固化胶贴合至统一的厚度，再和预键合晶圆衬底301的下表面进行粘结贴装，如图6所示。
所述的紫外固化胶粘度≤50mPA·s，固化后粘结强度≥5MPa。
所述的n个芯粒201~20n和预键合晶圆衬底301的键合，每个芯粒的键合偏差同一方向不超过10%；贴装偏差超过的10%的，将预键合晶圆局部升温，使紫外固化胶软化解胶，重新对准贴装，直至贴装偏差小于10%。
步骤三，利用CMP（Chemical Mechanical Polishing，化学机械抛光）处理待键合的半导体晶圆衬底101的上表面及n个芯粒201~20n的下表面，使待键合的半导体晶圆衬底101的上表面和n个芯粒201~20n的下表面达原子级平整。
所述的n个芯粒201~20n为异质芯粒或同质芯粒，n为正整数。
步骤四，将所述待键合的半导体晶圆衬底101的上表面与完成键合的n个芯粒201~20n的下表面对准后进行键合，构成晶圆组。
具体的，将待键合的半导体晶圆衬底101的上表面与贴装有n个芯粒201~20n的预键合晶圆衬底301的下表面（即预键合晶圆的下表面或为n个芯粒201~20n的下表面）对准后，在特定温度下对预键合晶圆上表面施加一定的压力F进行键合，构成晶圆组，如图7所示。
其中，进行键合的特定温度为20~150℃间的任意值，在预键合晶圆上表面施加的压力F为1~50kN间的任意值；在本实施例中，键合温度为50℃，在预键合晶圆上表面施加的压力F为40kN。
步骤五，将所述晶圆组进行退火热处理，并通过解键合去除预键合晶圆衬底301，得到所需键合晶圆。
具体的，将所述晶圆组进行退火热处理，实现半导体晶圆衬底101与n个芯粒201~20n的稳定键合，同时通过退火软化紫外固化胶，去除预键合晶圆衬底301，得到所需键合晶圆，如图8所示。
其中，所述退火热处理的温度和时间为100~400℃、10~60min之间的任意值；在本实施例中，退火热处理的温度为300℃，时间20min。
最后采用热丙酮清洗键合晶圆的表面，去除残留的紫外固化胶，再用标准清洗工艺清洗键合晶圆的表面。
以上所述，仅为本发明的优选实施案例，并非对本发明做任何形式上的限制。虽然前文对本发明的实施过程进行了详细说明，对于熟悉本领域的人员来说，其依然可以对前述各实例记载的技术方案进行修改，或者对其中部分技术特征进行同等替换。凡在本发明精神和原则之内所做修改、同等替换等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种多芯粒晶圆级集成的混合键合方法，其特征在于，包括以下步骤：
步骤一，提供待键合的半导体晶圆衬底（101）、待键合的n个芯粒（201~20n）以及预键合晶圆衬底（301），在所述待键合的半导体晶圆衬底（101）上表面的芯粒键合区域设置各芯粒相对应的对准标记（121），在预键合晶圆衬底（301）下表面形成与所述对准标记（121）同样的且对应的键合对准标记（311）；
步骤二，采用临时键合胶将预键合晶圆衬底（301）的下表面与n个芯粒（201~20n）的上表面依次按照所述键合对准标记（311）进行临时键合，构成预键合晶圆，并预设芯粒统一厚度，对n个芯粒（201~20n）中厚度大于预设厚度的芯粒通过化学机械抛光处理，研磨到统一厚度后，将其上表面和预键合晶圆衬底（301）的下表面对准后进行粘结贴装；对n个芯粒（201~20n）中厚度小于预设厚度的芯粒，则是在其上表面先和对应同种材质的同尺寸基片利用临时键合胶贴合至统一厚度后再与预键合晶圆衬底（301）的下表面对准后进行粘结贴装；
步骤三，利用化学机械抛光对待键合的半导体晶圆衬底（101）的上表面以及预键合晶圆的n个芯粒（201~20n）的下表面进行表面处理；
步骤四，将所述待键合的半导体晶圆衬底（101）的上表面与完成预键合含n个芯粒（201~20n）的预键合晶圆下表面对准后进行键合，构成晶圆组；
步骤五，将所述晶圆组进行退火热处理，并通过解键合去除预键合晶圆衬底（301），得到所需键合晶圆。
2.如权利要求1所述的一种多芯粒晶圆级集成的混合键合方法，其特征在于，所述待键合的半导体晶圆衬底（101）的上表面具有图形化的衬底金属电极（111），所述n个芯粒（201~20n）的下表面都具有图形化的芯粒金属电极（211~21n）。
3.如权利要求1所述的一种多芯粒晶圆级集成的混合键合方法，其特征在于，所述的待键合的半导体晶圆衬底（101）和预键合晶圆衬底（301）为同质的晶圆，均为硅晶圆、SOI或SiC。
4.如权利要求1所述的一种多芯粒晶圆级集成的混合键合方法，其特征在于，所述的临时键合胶粘度≤50mPA·s，粘结强度≥5Mpa。
5.如权利要求1所述的一种多芯粒晶圆级集成的混合键合方法，其特征在于，所述的n个芯粒（201~20n）和预键合晶圆衬底（301）的键合，每个芯粒的键合偏差同一方向不超过10%；贴装偏差超过的10%的，对预键合晶圆芯粒局部解键合重新对准贴装，直至贴装偏差小于10%。
6.如权利要求1所述的一种多芯粒晶圆级集成的混合键合方法，其特征在于，所述的n个芯粒（201~20n）为异质芯粒或同质芯粒。
7.如权利要求1所述的一种多芯粒晶圆级集成的混合键合方法，其特征在于，所述对准后进行键合的温度为20~150℃间的任意值，键合时在预键合晶圆上表面施加的压力为1~50kN间的任意值。
8.如权利要求1所述的一种多芯粒晶圆级集成的混合键合方法，其特征在于，所述退火热处理的温度为100~400℃之间的任意值，时间为10~60min之间的任意值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211098655.8A CN115172192B (zh) | 2022-09-09 | 2022-09-09 | 一种多芯粒晶圆级集成的混合键合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211098655.8A CN115172192B (zh) | 2022-09-09 | 2022-09-09 | 一种多芯粒晶圆级集成的混合键合方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115172192A true CN115172192A (zh) | 2022-10-11 |
| CN115172192B CN115172192B (zh) | 2023-07-21 |
Family
ID=83482486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211098655.8A Active CN115172192B (zh) | 2022-09-09 | 2022-09-09 | 一种多芯粒晶圆级集成的混合键合方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115172192B (zh) |
Citations (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105431935A (zh) * | 2013-08-05 | 2016-03-23 | 原子能和替代能源委员会 | 利用金属层制造暂时结合的半导体结构的方法 |
| CN105493297A (zh) * | 2015-05-21 | 2016-04-13 | 歌尔声学股份有限公司 | 微发光二极管的转移方法、制造方法、装置和电子设备 |
| EP3029725A1 (en) * | 2014-12-01 | 2016-06-08 | IMEC vzw | Chuck for collective bonding of semiconductor dies, method of making the same and methods of usingthe same |
| WO2018124664A1 (ko) * | 2016-12-26 | 2018-07-05 | 주식회사 엘지화학 | 마이크로 전기 소자의 전사 방법 |
| CN109599354A (zh) * | 2018-12-07 | 2019-04-09 | 广东工业大学 | 一种Micro-LED巨量转移的结构及方法 |
| CN110199385A (zh) * | 2017-04-13 | 2019-09-03 | 雷索恩公司 | 不同厚度的管芯的晶圆键合方法 |
| CN110752167A (zh) * | 2018-07-23 | 2020-02-04 | 飞传科技股份有限公司 | 芯片转移的方法及其芯片转移系统 |
| CN110875198A (zh) * | 2018-09-04 | 2020-03-10 | 中芯集成电路（宁波）有限公司 | 晶圆级封装方法及封装结构 |
| CN110875231A (zh) * | 2018-09-04 | 2020-03-10 | 中芯集成电路（宁波）有限公司 | 晶圆级封装方法及封装结构 |
| CN110875199A (zh) * | 2018-09-04 | 2020-03-10 | 中芯集成电路（宁波）有限公司 | 晶圆级封装方法及封装结构 |
| CN110875207A (zh) * | 2018-09-04 | 2020-03-10 | 中芯集成电路（宁波）有限公司 | 晶圆级封装方法及封装结构 |
| WO2020103226A1 (zh) * | 2018-11-20 | 2020-05-28 | 中芯集成电路（宁波）有限公司 | 半导体器件及其制作方法、对位标记的制作方法 |
| CN111564393A (zh) * | 2020-05-21 | 2020-08-21 | 厦门乾照半导体科技有限公司 | 一种led芯片的转移方法 |
| CN112993121A (zh) * | 2020-08-25 | 2021-06-18 | 重庆康佳光电技术研究院有限公司 | 芯片键合方法和微型发光二极管显示器 |
| CN113345829A (zh) * | 2021-06-07 | 2021-09-03 | 厦门乾照半导体科技有限公司 | 微型发光二极管的巨量转移方法、显示装置及其制作方法 |
| CN114335058A (zh) * | 2021-12-24 | 2022-04-12 | 季华实验室 | 微显示装置的制造方法 |
| CN114551409A (zh) * | 2022-04-28 | 2022-05-27 | 之江实验室 | 用于提高多芯粒晶圆集成可靠性的混合键合结构和方法 |
| WO2022120939A1 (zh) * | 2020-12-10 | 2022-06-16 | 武汉新芯集成电路制造有限公司 | 芯片晶圆的堆叠方法 |
| WO2022121119A1 (zh) * | 2020-12-10 | 2022-06-16 | 武汉新芯集成电路制造有限公司 | 芯片键合方法 |
| WO2022121121A1 (zh) * | 2020-12-10 | 2022-06-16 | 武汉新芯集成电路制造有限公司 | 芯片键合方法 |
| CN114823357A (zh) * | 2021-01-29 | 2022-07-29 | 中芯集成电路（宁波）有限公司上海分公司 | 晶圆级封装方法以及封装结构 |
| CN115020550A (zh) * | 2021-03-03 | 2022-09-06 | 苹果公司 | 具有器件层竖直位置的精确控制的用于管芯到晶片器件层转移的方法 |
-
2022
- 2022-09-09 CN CN202211098655.8A patent/CN115172192B/zh active Active
Patent Citations (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105431935A (zh) * | 2013-08-05 | 2016-03-23 | 原子能和替代能源委员会 | 利用金属层制造暂时结合的半导体结构的方法 |
| EP3029725A1 (en) * | 2014-12-01 | 2016-06-08 | IMEC vzw | Chuck for collective bonding of semiconductor dies, method of making the same and methods of usingthe same |
| CN105655282A (zh) * | 2014-12-01 | 2016-06-08 | Imec 非营利协会 | 用于半导体管芯的共同接合的卡盘 |
| CN105493297A (zh) * | 2015-05-21 | 2016-04-13 | 歌尔声学股份有限公司 | 微发光二极管的转移方法、制造方法、装置和电子设备 |
| WO2018124664A1 (ko) * | 2016-12-26 | 2018-07-05 | 주식회사 엘지화학 | 마이크로 전기 소자의 전사 방법 |
| CN110199385A (zh) * | 2017-04-13 | 2019-09-03 | 雷索恩公司 | 不同厚度的管芯的晶圆键合方法 |
| CN110752167A (zh) * | 2018-07-23 | 2020-02-04 | 飞传科技股份有限公司 | 芯片转移的方法及其芯片转移系统 |
| CN110875198A (zh) * | 2018-09-04 | 2020-03-10 | 中芯集成电路（宁波）有限公司 | 晶圆级封装方法及封装结构 |
| CN110875231A (zh) * | 2018-09-04 | 2020-03-10 | 中芯集成电路（宁波）有限公司 | 晶圆级封装方法及封装结构 |
| CN110875199A (zh) * | 2018-09-04 | 2020-03-10 | 中芯集成电路（宁波）有限公司 | 晶圆级封装方法及封装结构 |
| CN110875207A (zh) * | 2018-09-04 | 2020-03-10 | 中芯集成电路（宁波）有限公司 | 晶圆级封装方法及封装结构 |
| WO2020103226A1 (zh) * | 2018-11-20 | 2020-05-28 | 中芯集成电路（宁波）有限公司 | 半导体器件及其制作方法、对位标记的制作方法 |
| CN109599354A (zh) * | 2018-12-07 | 2019-04-09 | 广东工业大学 | 一种Micro-LED巨量转移的结构及方法 |
| CN111564393A (zh) * | 2020-05-21 | 2020-08-21 | 厦门乾照半导体科技有限公司 | 一种led芯片的转移方法 |
| CN112993121A (zh) * | 2020-08-25 | 2021-06-18 | 重庆康佳光电技术研究院有限公司 | 芯片键合方法和微型发光二极管显示器 |
| WO2022120939A1 (zh) * | 2020-12-10 | 2022-06-16 | 武汉新芯集成电路制造有限公司 | 芯片晶圆的堆叠方法 |
| WO2022121119A1 (zh) * | 2020-12-10 | 2022-06-16 | 武汉新芯集成电路制造有限公司 | 芯片键合方法 |
| WO2022121121A1 (zh) * | 2020-12-10 | 2022-06-16 | 武汉新芯集成电路制造有限公司 | 芯片键合方法 |
| CN114823357A (zh) * | 2021-01-29 | 2022-07-29 | 中芯集成电路（宁波）有限公司上海分公司 | 晶圆级封装方法以及封装结构 |
| CN115020550A (zh) * | 2021-03-03 | 2022-09-06 | 苹果公司 | 具有器件层竖直位置的精确控制的用于管芯到晶片器件层转移的方法 |
| CN113345829A (zh) * | 2021-06-07 | 2021-09-03 | 厦门乾照半导体科技有限公司 | 微型发光二极管的巨量转移方法、显示装置及其制作方法 |
| CN114335058A (zh) * | 2021-12-24 | 2022-04-12 | 季华实验室 | 微显示装置的制造方法 |
| CN114551409A (zh) * | 2022-04-28 | 2022-05-27 | 之江实验室 | 用于提高多芯粒晶圆集成可靠性的混合键合结构和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115172192B (zh) | 2023-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230187264A1 (en) | Methods for bonding semiconductor elements | |
| US20230215836A1 (en) | Direct bonding on package substrates | |
| US10651126B2 (en) | Methods and apparatus for wafer-level die bridge | |
| US10153252B2 (en) | Wafer to wafer structure and method of fabricating the same | |
| KR20230095110A (ko) | 직접 접합 방법 및 구조체 | |
| US8383460B1 (en) | Method for fabricating through substrate vias in semiconductor substrate | |
| US20180096973A1 (en) | System and Method for Providing 3D Wafer Assembly With Known-Good-Dies | |
| US7413925B2 (en) | Method for fabricating semiconductor package | |
| KR20040040352A (ko) | 반도체 장치 및 그 제조 방법 | |
| CN104145330B (zh) | 用于临时接合超薄晶片的方法和装置 | |
| CN102969305B (zh) | 用于半导体结构的管芯对管芯间隙控制及其方法 | |
| JP2001313350A (ja) | チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法 | |
| KR20130126979A (ko) | 반도체장치의 제조방법 | |
| JP5769716B2 (ja) | ウエハにチップを結合する方法 | |
| US8409927B1 (en) | Methods for fabricating integrated circuit systems including high reliability die under-fill | |
| US8691625B2 (en) | Method for making a chip package | |
| JP2021197430A (ja) | 半導体装置の製造方法 | |
| KR20110000726A (ko) | 웨이퍼에 칩을 본딩하는 방법 | |
| US20140103522A1 (en) | Semiconductor substrate, semiconductor device, and method of manfacturing semiconductor substrate | |
| JP3719921B2 (ja) | 半導体装置及びその製造方法 | |
| TW202406082A (zh) | 高性能混合接合互連系統 | |
| US20230386950A1 (en) | 3d fan-out packaging structure of interconnection system with ultra-high density and method for manufacturing the same | |
| CN116631884A (zh) | 一种半导体封装方法 | |
| CN115172192B (zh) | 一种多芯粒晶圆级集成的混合键合方法 | |
| CN115148611B (zh) | 2.5d封装结构及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |