JP2009130072A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2009130072A JP2009130072A JP2007302479A JP2007302479A JP2009130072A JP 2009130072 A JP2009130072 A JP 2009130072A JP 2007302479 A JP2007302479 A JP 2007302479A JP 2007302479 A JP2007302479 A JP 2007302479A JP 2009130072 A JP2009130072 A JP 2009130072A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- semiconductor device
- metal
- metal particle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Abstract
【課題】低抵抗な接続構造や歪みの少ない接続構造を実現できる半導体装置を提供する。
【解決手段】半導体部品1の電極2を有する面が回路基板7に対向している半導体装置において、ハンダ層3が、半導体部品の電極と回路基板の電極とのいずれか一方に接し、平均粒径0.1μm以下の金属粒子からなる金属粒子層4がハンダ層に接し、導電性フィラーと樹脂とを含んでなる導電性フィラー層5が金属粒子層に接し、もう一方の電極6が導電性フィラー層に接することにより、電気的接続が形成される。
【選択図】図1
【解決手段】半導体部品1の電極2を有する面が回路基板7に対向している半導体装置において、ハンダ層3が、半導体部品の電極と回路基板の電極とのいずれか一方に接し、平均粒径0.1μm以下の金属粒子からなる金属粒子層4がハンダ層に接し、導電性フィラーと樹脂とを含んでなる導電性フィラー層5が金属粒子層に接し、もう一方の電極6が導電性フィラー層に接することにより、電気的接続が形成される。
【選択図】図1
Description
本発明は、半導体素子のたとえばフリップチップ実装において、半導体素子と回路基板の電極間を電気的に接合した半導体装置およびその製造方法に関する。
携帯電話やデジタルカメラ等の電子機器の高機能化並びに小型化に伴い、この電子機器に搭載される半導体装置に対して更なる高機能化、高集積化が要求されている。そこで、近年、集積回路チップ等の半導体素子を配線基板上に直接フリップチップ実装することにより、実装面積を小型化して効率的使用を図る態様が行われている。
このような半導体部品に形成されるバンプは、たとえばLSI回路を形成した側の面に形成された、主に金属で形成した高さ数μmから100μmの突起物であり、LSI回路の規模に応じて、数個から数千個形成される。比較的バンプ設置数の多い半導体部品では、回路面側のほぼ全面にバンプが設置される。この場合には、バンプの金属としてハンダが使用される場合が多く、リフローにてハンダバンプを溶融させて、半導体チップと回路基板の電気的接続が得られる。
一方、ハンダバンプ代替工法として、導電性フィラーと樹脂の混合物である導電性接着剤を用いる方法も注目されている(例えば、特許文献1参照)。また、接続抵抗を低減させるため、金属ナノ粒子および有機成分からなる導電性接着剤を用いる場合もある(例えば、特許文献2参照)。更に、ハンダバンプと導電性接着剤との接合界面の抵抗を低減の目的で、ハンダバンプの酸化膜除去効果を有する有機成分を含有させた導電性接着剤を用いる場合もある(例えば、特許文献3参照)。
特開平09−246321号公報(特許請求の範囲)
特開2004−247572号公報(特許請求の範囲)
特開2002−150838号公報(特許請求の範囲)
しかし、ハンダリフローによる溶融接続は、電極間の合金化により、接続抵抗は低いものが得られるが、高温プロセス(240℃〜)が必要であり、そのため、その接続構造に歪みが生じやすい点で問題である。特に、ハンダの非鉛化が進行するに連れ、より高温の温度が必要になるため、重大である。
一方、導電性接着剤による接続は、低温プロセス(150℃〜)だが、金属フィラーと樹脂の混合物を用いるため、接続抵抗が高いという問題がある。
本発明は、上記課題を解決し、半導体装置において、低抵抗な接続構造を実現できる技術や、歪みの少ない接続構造を実現できる技術を提供することを目的としている。本発明の更に他の目的および利点は、以下の説明から明らかになるであろう。
本発明の一態様によれば、一つの面に第1の電極が形成された回路基板と、
一つの面に第2の電極が形成されるとともに、当該第2の電極が前記第1の電極と対向するように配置された半導体部品と、前記第1の電極と前記第2の電極の間に設けられた接続構造体と、を有し、前記接続構造体は、前記第1の電極或いは前記第2の電極のいずれか一方と接するハンダ層と、前記ハンダ層に接するとともに、平均粒径が0.1μm以下の金属粒子を主として含んでなる金属粒子層と、前記金属粒子層と接するとともに、導電性フィラーと樹脂とを含んでなる導電性フィラー層とを有する半導体装置が提供される。金属粒子層が平均粒径0.1μm以下の金属粒子からなること、もう一方の電極が導電性フィラー層に接することが好ましい。
一つの面に第2の電極が形成されるとともに、当該第2の電極が前記第1の電極と対向するように配置された半導体部品と、前記第1の電極と前記第2の電極の間に設けられた接続構造体と、を有し、前記接続構造体は、前記第1の電極或いは前記第2の電極のいずれか一方と接するハンダ層と、前記ハンダ層に接するとともに、平均粒径が0.1μm以下の金属粒子を主として含んでなる金属粒子層と、前記金属粒子層と接するとともに、導電性フィラーと樹脂とを含んでなる導電性フィラー層とを有する半導体装置が提供される。金属粒子層が平均粒径0.1μm以下の金属粒子からなること、もう一方の電極が導電性フィラー層に接することが好ましい。
本発明態様により、半導体装置において、低抵抗な接続構造を実現できる。あるいは、歪みの少ない接続構造を実現できる。その両者を同時に実現することも可能である。
本発明の他の一態様によれば、回路基板の一つの面に形成された第1の電極上、或いは、半導体部品の一つの面に形成された第2の電極上のいずれか一方に、ハンダ層を設け、次いで、前記ハンダ層上に、平均粒径0.1μm以下の金属粒子前駆体を含んでなるペーストを設け、次いで、第1の加熱処理により、前記ペースト中から前記金属粒子前駆体以外の成分を実質的に逃散させ、平均粒径0.1μm以下の金属粒子を主として含んでなる金属粒子層を生成し、次いで、前記金属粒子層上に、導電性フィラーと樹脂とを含んでなる組成物を設け、次いで、前記組成物をもう一方の電極に当接し、次いで、第2の加熱処理を施して前記組成物を導電性フィラー層となすことを含む、半導体装置の製造方法が提供される。導電性フィラーと樹脂とを含んでなる組成物を金属粒子層上に設け、次いで、もう一方の電極を組成物に当接し、次いで、半導体装置に第2の加熱処理を施して組成物を導電性フィラー層となす代わりに、導電性フィラーと樹脂とを含んでなる組成物をもう一方の電極上に設け、次いで、金属粒子層を組成物に当接し、次いで、半導体装置に第2の加熱処理を施して組成物を導電性フィラー層となしてもよい。金属粒子層は平均粒径0.1μm以下の金属粒子からなっていることが好ましい。
本発明態様により、低抵抗な接続構造を持つ半導体装置を製造することができる。また、歪みの少ない接続構造をを持つ半導体装置を製造することができる。その両者を同時に実現することも可能である。このため、信頼性の高い半導体装置を低コストで効率よく製造することができる。
本明細書に開示する半導体装置技術により、半導体装置において、低抵抗な接続構造を実現できる。あるいは、歪みの少ない接続構造を実現できる。その両者を同時に実現することも可能である。
以下に、本発明の実施の形態を図、実施例等を使用して説明する。なお、これらの図、実施例等および説明は本発明を例示するものであり、本発明の範囲を制限するものではない。本発明の趣旨に合致する限り他の実施の形態も本発明の範疇に属し得ることは言うまでもない。図中、同一の番号は同一の要素を表す。
一つの面に第1の電極が形成された回路基板と、一つの面に第2の電極が形成されるとともに、当該第2の電極が前記第1の電極と対向するように配置された半導体部品と、前記第1の電極と前記第2の電極の間に設けられた接続構造体と、
を有し、前記接続構造体は、前記第1の電極或いは前記第2の電極のいずれか一方と接するハンダ層と、前記ハンダ層に接するとともに、平均粒径が0.1μm以下の金属粒子を主として含んでなる金属粒子層と、前記金属粒子層と接するとともに、導電性フィラーと樹脂とを含んでなる導電性フィラー層とを有する半導体装置、より好ましくは、半導体部品の電極を有する面が回路基板に対向し、半導体部品の電極が、対向する回路基板の電極と電気的に接続されている半導体装置において、ハンダ層がいずれか一方の電極に接し、平均粒径0.1μm以下の金属粒子からなる金属粒子層がハンダ層に接し、導電性フィラーと樹脂とを含んでなる導電性フィラー層が金属粒子層に接し、もう一方の電極が導電性フィラー層に接することによって電気的接続が形成される構造を有する半導体装置は、その電気的接続の接続抵抗が低いことが見出された。具体的には、導電性接着剤のみによる接続や導電性接着剤とハンダとを使用する接続に比べ、容易に低い接続抵抗を実現できることを例示することができる。また、高温プロセス(たとえば240℃〜)を避けることが容易であり、そのため、その接続構造に歪みが生じ難くなると言う利点も得られやすいことも判明した。その両者を同時に実現することも可能である。
を有し、前記接続構造体は、前記第1の電極或いは前記第2の電極のいずれか一方と接するハンダ層と、前記ハンダ層に接するとともに、平均粒径が0.1μm以下の金属粒子を主として含んでなる金属粒子層と、前記金属粒子層と接するとともに、導電性フィラーと樹脂とを含んでなる導電性フィラー層とを有する半導体装置、より好ましくは、半導体部品の電極を有する面が回路基板に対向し、半導体部品の電極が、対向する回路基板の電極と電気的に接続されている半導体装置において、ハンダ層がいずれか一方の電極に接し、平均粒径0.1μm以下の金属粒子からなる金属粒子層がハンダ層に接し、導電性フィラーと樹脂とを含んでなる導電性フィラー層が金属粒子層に接し、もう一方の電極が導電性フィラー層に接することによって電気的接続が形成される構造を有する半導体装置は、その電気的接続の接続抵抗が低いことが見出された。具体的には、導電性接着剤のみによる接続や導電性接着剤とハンダとを使用する接続に比べ、容易に低い接続抵抗を実現できることを例示することができる。また、高温プロセス(たとえば240℃〜)を避けることが容易であり、そのため、その接続構造に歪みが生じ難くなると言う利点も得られやすいことも判明した。その両者を同時に実現することも可能である。
その構造を例示すれば図1のようになる。図1は、フリップチップ方式で作成された、半導体部品の電極と回路基板との接続構造を示す、模式的断面図である。なお、本明細書では、主にフリップチップ型半導体装置について記載したが、半導体部品の電極を有する面が回路基板に対向し、半導体部品の電極が、対向する回路基板の電極と電気的に接続されている構造を有する限り、他の半導体装置にも使用し得ることは言うまでもない。
上記において、半導体部品は、一つの回路基板に対し、一つであっても複数であってもよい。用いられる半導体部品および回路基板の種類や属性については特に制限はない。図1においては、ハンダ層3が半導体部品1の電極2に接し、平均粒径0.1μm以下の金属粒子からなる金属粒子層4がハンダ層3に接し、平均粒径0.1μm以上の導電性フィラーと樹脂とを含んでなる導電性フィラー層5が金属粒子層4に接し、回路基板7の電極6が導電性フィラー層5に接する構造を有する。これによって、電極2と電極6との間の電気的接続が形成される。ただし、半導体部品の電極と回路基板の電極の順序を入れ替えた構造でもよい。すなわち、ハンダ層が回路基板7の電極6に接し、平均粒径0.1μm以下の金属粒子からなる金属粒子層がそのハンダ層に接し、平均粒径0.1μm以上の導電性フィラーと樹脂とを含んでなる導電性フィラー層がその金属粒子層に接し、半導体部品1の電極2がその導電性フィラー層に接する構造でもよい。半導体部品1と回路基板7との間にはその後アンダーフィル剤8が充填される。
上記ハンダ層を構成する材料については特に制限はない。具体的には、ハンダ層を構成する金属が、Sn、Ag、Au、Bi、Cu、In、Ni、Zn、Al、Sb、Cd、GeおよびPbからなる群から選ばれた少なくとも一つの金属を含むものを挙げることができる。このようなハンダとしては、Sn−Ag,Sn−Ag−Cu,Sn−Znを例示することができる。
後述するように、本接続構造では、ハンダの溶融処理(すなわちリフロー処理)を不要にし得るので、ハンダの溶融温度への配慮が軽減できるため、ハンダ材料の自由度が大きくなる。その意味からは、Pbを含まないハンダ材料を使用する場合に本技術を好ましく適用することができる。また、高温プロセス(240℃〜)を避け得るという観点からは、融点の高いハンダ材料、たとえば融点が200℃以上のハンダを使用する場合に適しているといえる。融点が200℃以上のPbを含まないハンダ材料を使用する場合に特に有用である。このようなハンダとしては、Sn−Zn,Sn−Ag,Sn−Ag−Cu,Sn−Cuを例示することができる。
上記電極を構成する材料については特に制限はない。銅が最もよく使用される。ハンダ層を電極上に設ける場合、その方法は公知の任意の方法から適宜選択することができる。フラックスを用いて電極表面を活性化する等の方法を採用することができる。
導電性フィラーと樹脂とを含んでなる導電性フィラー層は、上記した導電性フィラーと樹脂の混合物である導電性接着剤、金属ナノ粒子および有機成分からなる導電性接着剤等の公知の導電性樹脂等から適宜選択することができる。なおこの「導電性接着剤」における「接着」の意味は、「隣接する層と接着する」程度のことを意味し、いわゆる「接着」を目的とした接着剤が有する程度の高い接着性を必ずしも要求するものではない。
用いられる樹脂の種類についても特に制限はなく公知のものから適宜選択することができる。具体的にはエポキシ樹脂、シリコーン樹脂,ウレタン樹脂を挙げることができる。これらの樹脂は、導電性フィラー層を形成する前はある程度の流動性を示す未硬化物を熱処理等で硬化したものであることが一般的である。
導電性フィラー層のために用いる導電性フィラーの種類については特に制限はなく、金属、導電性金属酸化物等から適宜選択することができる。この中でも、Au、Ag、Cu、Pt、PdおよびNiからなる群から選ばれた少なくとも一つの金属からなる例を好ましく挙げることができる。実用上は、Au,Ag,Niがより好ましい。
導電性フィラー層のために用いる導電性フィラーのサイズについても特に制限はないが、あまり小さいと凝集を生じる、均一分散が困難になる、粘度が高くなる等の問題が生じる場合があるので、通常は平均粒径が0.1μm以上であることが好ましい。取扱性を考慮すると、0.5〜50μmの範囲がより好ましい。この平均粒径は公知の方法を適宜適用して求めることができる。動力学的測定法(沈降法)を例示することができる。導電性フィラーの形状については特に制限はない。
導電性フィラー層には導電性フィラーと樹脂とが含まれるが、必要に応じてその他の成分が含まれていてもよい。たとえば、樹脂中における導電性フィラーの分散性を向上させるための薬剤である。
導電性フィラー層中における導電性フィラーの濃度は必要とされる導電性の程度に応じて適宜定めることができる。30〜95重量%の範囲内にあることが一般的である。
導電性フィラー層と電極との間および導電性フィラー層と金属粒子層との間は、導電性フィラー層を得るための硬化処理等で相互接着する。
金属粒子層は、平均粒径0.1μm以下の金属粒子を主として含んでなる。平均粒径0.1μm以下の金属粒子から構成されることが好ましい。金属粒子をハンダ層と導電性フィラー層とに接した状態で形状を安定させるためには、何らかの手段により粒子相互の結合が必要になるが、その方法は任意である。この金属粒子または後述する金属粒子前駆体は、加熱処理により、相互に部分的に結合した粒子(すなわち、焼結金属粒子)にすることができるので、加熱処理を経る方法が実用的である。なお、この焼結状態は全ての金属粒子において生じている必要はなく、ハンダ層と導電性フィラー層とに接した状態で実用上問題なければ、焼結状態になっていない金属粒子が共存していてもよい。このような場合における上記平均粒径は焼結する前の金属粒子の平均粒径でもよく、焼結した状態における平均粒径でもよい。いずれも公知の方法で測定することができる。前者の場合の例としては動的光散乱法を、後者の場合の例としては電子顕微鏡による画像解析法を例示することができる。
金属粒子層のために用いる金属粒子の種類についても特に制限はなく、具体的には、Au、Ag、Cu、Pt、PdおよびNiからなる群から選ばれた少なくとも一つの金属を含む例を挙げることができる。金属粒子の種類は一種類でも複数種類でもよい。実用上は、Agを含むものが好ましく、Agよりなるものがより好ましい。Agは、後述するように、酸化銀を原料として使用しても、酸素の存在する条件下で容易に還元することができる。
金属粒子層は微細な金属粒子の集合であるため、ハンダ層や導電性フィラー層と接触させた場合に大きな接触面積が期待できること、金属粒子層内の導電性が良好であること等により、たとえば、ハンダ層が導電性フィラー層と直接接触する場合や両電極が導電性フィラー層と直接接触する場合に比べて、導電性が従来技術より良好になる。したがって、具体的には、導電性接着剤のみによる接続やハンダと導電性接着剤との組み合わせに比べ、容易に低い接続抵抗を実現できることを例示することができる。なお、上記の要因以外に他の要因もあるかも知れない。ただし、それらの要因が実際に存在するかどうかは本接続構造の構成要因であるわけではない。
また、金属粒子層の形成には、たとえば加熱処理を採用したとしても比較的低温(たとえばハンダのリフロー温度より低い温度)で処理可能である場合があるので、その接続構造に歪みが生じ難くなると言う利点も得られやすいことも判明した。240℃〜といった高温プロセスを避けることも容易である。この点で、この構造は、ハンダ層の融点が200℃以上である場合に好適に使用できる。
なお、金属粒子層に使用される「金属粒子」および導電性フィラー層に使用される「導電性フィラー」の一つである「金属粒子」には、酸化した状態のものを含み得る。これは金属粒子が酸化され得ること、および、前者の場合には、原料が酸化物であることがあり、一部に、および/または、粒子内部に酸化物が残存している場合が考えられるからである。
半導体装置の製造方法としては、回路基板の一つの面に形成された第1の電極上、或いは、半導体部品の一つの面に形成された第2の電極上のいずれか一方に、ハンダ層を設け、次いで、前記ハンダ層上に、平均粒径0.1μm以下の金属粒子前駆体を含んでなるペーストを設け、次いで、第1の加熱処理により、前記ペースト中から前記金属粒子前駆体以外の成分を実質的に逃散させ、平均粒径0.1μm以下の金属粒子を主として含んでなる金属粒子層を生成し、次いで、前記金属粒子層上に、導電性フィラーと樹脂とを含んでなる組成物を設け、次いで、前記組成物をもう一方の電極に当接するか、或いは、前記組成物をもう一方の電極上に設けた後に前記金属粒子層を前記組成物に当接し、次いで、第2の加熱処理を施して前記組成物を導電性フィラー層となすことを含めると、低抵抗な接続構造を実現できることが判明した。あるいは、歪みの少ない接続構造を実現できる。その両者を同時に実現することもできる。
本方法は、上記の、ハンダ層が、半導体部品の電極と回路基板の電極とのいずれか一方の電極に接し、平均粒径0.1μm以下の金属粒子を主として含み、あるいは、平均粒径0.1μm以下の金属粒子からなる金属粒子層がハンダ層に接し、導電性フィラーと樹脂とを含んでなる導電性フィラー層が金属粒子層に接し、もう一方の電極が導電性フィラー層に接することにより電気的接続が形成されている半導体装置の製造に好適に適用することができる。したがって、上記の半導体装置の態様に関する構成要素(たとえば、金属粒子、導電性フィラー等)、具体例、好ましい例、特徴等に関する説明は、別様に記載され、あるいは論理的に矛盾しない限り、全て、この製造方法の態様についても適用することができる。
ハンダ層をいずれか一方の電極上に設ける方法については、既に説明した通り、どのような方法を採用してもよい。
平均粒径0.1μm以下の金属粒子前駆体を含んでなるペーストをハンダ層上に設け、第1の加熱処理により、ペースト中の金属粒子前駆体以外の成分を実質的に逃散させ、平均粒径0.1μm以下の金属粒子からなる金属粒子層を生成する過程におけるペーストは、金属粒子前駆体と適当な流動体とを混合することにより作製することができる。この流動体については、特に制限はないが、第1の加熱処理で実質的に逃散し易いものであることが好ましい。この逃散には分解も含まれ得る。水、150℃以下の沸点を有する炭化水素、アルコール等いわゆる溶媒と称されるものが好ましい場合が多い。ただし、塗布等の取扱を容易にするためにはある程度の粘度を与えるものが好ましい場合が多い。具体的には、テルピネオール、エチレングリコールモノブチルエーテル、ブチルセロソルブアセテートを例示することができる。ペーストをハンダ層上に設ける方法については特に制限はなく、塗布を例示することができる。
第1の加熱処理は、ペースト中の金属粒子前駆体以外の成分を実質的に逃散させ、平均粒径0.1μm以下の金属粒子からなる金属粒子層を生成するために行う。
上記における金属粒子前駆体は、この加熱処理によって金属粒子からなる金属粒子層を形成できる粒子状のものならばどのような形態のものでもよい。たとえば金属酸化物粒子等の金属化合物であっても、単なる金属粒子であってもよい。金属粒子の場合は、それらが相互に部分的に結合すれば金属粒子層が生成し、金属化合物の場合には、還元等により、金属粒子からなる金属粒子層が生成する。金属粒子前駆体としては、金属粒子と金属酸化物粒子が好ましい。前者の例としては金を、後者の例としては銀や銅の酸化物を例示することができよう。
この金属粒子前駆体も、平均粒径が0.1μm以下である、いわゆるナノ粒子である。ナノ粒子であることにより、加熱処理によって平均粒径0.1μm以下の金属粒子からなる金属粒子層を容易に作製できることが判明した。
第1の加熱処理の温度や処理時間は、使用する金属粒子前駆体に依存する。酸化銀粒子とテルピネオールとよりなるペーストの場合には、通常、150〜180℃,30〜60分の処理条件を例示できるが、その他の条件であっても構わない。
第1の加熱処理を行う雰囲気は、金属粒子前駆体に依存して決めることができる。金属粒子前駆体が金属粒子である場合にはその酸化を防止または抑制し、金属酸化物等の金属化合物から金属粒子を生成する場合には、金属粒子を生成するために、酸素を含まない雰囲気で行うことが好ましい場合が多く、たとえば一酸化炭素等の還元性雰囲気中で行ってもよいが、酸素を含む雰囲気(たとえば大気)中で行ってもよい場合もあるので、金属粒子前駆体の種類に応じて適宜選択することが好ましい。酸化銀粒子の場合には、酸素を含む雰囲気中で行うことが可能である。
第1の加熱処理により、ペースト中の金属粒子前駆体以外の成分を実質的に逃散させる。ここで「実質的に」とは、「生成した金属粒子層が所期の導電性を発揮し得る程度に」ということを意味する。実質的に逃散したことは、一般的に、たとえば電子顕微鏡で粒子の集合からなる、表面に粒子に起因する凹凸のある層が認められることで容易に確認することができる。
第1の加熱処理により、金属粒子が相互に部分的に結合した状態が実現する。このことにより、この金属粒子層は、その金属の塊に匹敵する導電性を示し得る。この金属粒子のサイズは金属粒子前駆体のサイズと変わりがないようである。したがって「平均粒径0.1μm以下の金属粒子」という要件は、「平均粒径0.1μm以下の金属粒子前駆体」を使用することにより実現し得ると考えることができる。
その後、導電性フィラーと樹脂とを含んでなる組成物を金属粒子層上に設け、次いで、もう一方の電極を導電性フィラー層に当接し、次いで、半導体装置に第2の加熱処理を施す。
あるいは、導電性フィラーと樹脂とを含んでなる組成物をもう一方の電極上に設け、次いで、金属粒子層を組成物に当接し、次いで、半導体装置に第2の加熱処理を施す。
すなわち、上記組成物は最初に金属粒子層上に設けても、もう一方の電極上に設けてもよい。
導電性フィラーと樹脂とを含んでなる組成物における、樹脂の種類についても特に制限はなく公知のものから適宜選択することができる。具体的には既に説明したとおりである。ただし、この組成物中の樹脂は、硬化前のものであり、先述のものは、硬化後のものである。この組成物中には、導電性フィラーおよび樹脂以外の成分も含まれ得ることは既に述べたとおりである。
第2の加熱処理の条件は使用する樹脂に依存して適宜定めることができる。通常、150〜180℃,30〜60分の処理条件を例示できるが、その他の条件であっても構わない。第2の加熱処理によって、導電性フィラー層が形成されるが、この「導電性フィラー層」は、上記組成物が第2の加熱処理を受けて生成した層を意味するだけで、たとえば硬化のレベルがある程度以上のものである等の、それ以上の意味合いを要求するものではない。
上記処理により低抵抗な接続構造を実現できる。また、第1の加熱処理および第2の加熱処理、またその他の加熱処理(たとえばアンダーフィル剤の硬化処理)がある場合にはそれらを含めて、その温度条件をハンダのリフローを起こさない温度として選択すれば、低温処理を実現でき、歪みの少ない接続構造を実現できる。その両者を同時に実現することもできることはいうまでもない。すなわち、リフローレスかつ低抵抗な電気的接合が実現できることから、省エネルギー、高歩留りで、高性能な半導体装置を製造することができる。
次に本発明の実施例および比較例を詳述する。なお、次の測定条件を採用した。
(平均粒径)
0.1μm以上の導電性フィラーの平均粒径は、液相沈降法にもとづいて粒子を沈降させ、光透過法によって粒子濃度の検出を行ない、粒度分布を知ることのできる装置を用いて測定した。一方、0.1μm以下の導電性フィラーの平均粒径は、メタノール等の溶媒に加えて、24時間撹拌して、メタノール中に分散させ、光散乱光度計を用いて測定した。
0.1μm以上の導電性フィラーの平均粒径は、液相沈降法にもとづいて粒子を沈降させ、光透過法によって粒子濃度の検出を行ない、粒度分布を知ることのできる装置を用いて測定した。一方、0.1μm以下の導電性フィラーの平均粒径は、メタノール等の溶媒に加えて、24時間撹拌して、メタノール中に分散させ、光散乱光度計を用いて測定した。
(熱サイクル試験)
−65℃、30min〜+125℃、30minを1サイクルとし、これを1000サイクル繰り返す熱サイクル処理を行い、この熱サイクル処理前後における接続抵抗の変化率
{(熱サイクル処理後の接続抵抗−熱サイクル処理前の接続抵抗)/熱サイクル処理後の接続抵抗}×100(%)
を求めた。
−65℃、30min〜+125℃、30minを1サイクルとし、これを1000サイクル繰り返す熱サイクル処理を行い、この熱サイクル処理前後における接続抵抗の変化率
{(熱サイクル処理後の接続抵抗−熱サイクル処理前の接続抵抗)/熱サイクル処理後の接続抵抗}×100(%)
を求めた。
[実施例1]
以下、図2〜8にしたがって説明する
まず、ビスフェノールF型エポキシ(大日本インキ化学工業社製の“EXA830CRP”)100重量部、アミノメチルフェノールのトリグリシジルエーテル15重量部、アジンアダクトされたイミダゾール系硬化剤(四国化成社製の“キュアゾールC11Z−A”、融点:約184℃)7.5重量部、マイクロカプセル型イミダゾール系硬化剤(旭化成社製の“ノバキュアHX3721”)7.5重量部、アルミナ粉末(アドマテックス製)65重量部を混合、撹拌して、アンダーフィル剤を作製した。
以下、図2〜8にしたがって説明する
まず、ビスフェノールF型エポキシ(大日本インキ化学工業社製の“EXA830CRP”)100重量部、アミノメチルフェノールのトリグリシジルエーテル15重量部、アジンアダクトされたイミダゾール系硬化剤(四国化成社製の“キュアゾールC11Z−A”、融点:約184℃)7.5重量部、マイクロカプセル型イミダゾール系硬化剤(旭化成社製の“ノバキュアHX3721”)7.5重量部、アルミナ粉末(アドマテックス製)65重量部を混合、撹拌して、アンダーフィル剤を作製した。
次に、半導体部品1として、サイズが8.5×8.5mmで周辺に約120個のSn−3Ag−0.5Cuハンダバンプ3をCu電極2上に配置した半導体素子を準備し(図2)、基板として、半導体部品のハンダバンプと同じ配置のCu電極6を有する40×40mmのBTレジン基板7を準備した(図3)。ここで、半導体チップの電極部の表面処理として、有機酸、無機酸、キレート化合物、防錆剤、CMP等のウェット処理、または、プラズマ、サンドブラスト、研磨等のドライ処理等のうち、少なくとも一種類の表面処理を行ってもよい。
更に、ハンダバンプ3上にメタルマスクを用いて平均粒径250nmのAgナノペースト(Ag酸化物粒子とテルピネオールとを含む藤倉化成製の”XA−9024” 、Ag酸化物粒子90重量%)を塗布し、恒温槽にて150℃、1時間で焼成した。これにより、図4に模式的に示す構造体を得た。
その後、基板7のCuパッド6上にメタルマスクを用いて、平均粒径5μmのAgフィラー含有エポキシ系導電性接着剤(ニホンハンダ製の”NH−70A”、Agフィラー85重量%)5を塗布し(図5)、チップマウンターを用いて、半導体部品1と基板7の電極同士(2,6)を位置合わせして(図6)、仮接着し、恒温槽にて150℃、1時間で電極間を接合させた(図7)。
次いで、半導体部品と基板の隙間に上記アンダーフィル剤8を充填塗布し、180℃で約3秒にてアンダーフィル剤を硬化させた後、フリップチップ型半導体装置を作製した(図8)。Ag酸化物粒子が還元されてAg粒子の焼結体が生じたことはFE-SEM(電界放射型走査電子顕微鏡)により確認した。
上記半導体装置の基板側の引き出し配線を用いて接合部の導通を試験した結果、全ての接合部について導通していることが確認できた。接続抵抗値は0.007Ω/バンプであった。更に、熱サイクル試験を行った結果、本発明基板では接続抵抗変化率が+5%以下であった。
[実施例2]
まず、ビスフェノールF型エポキシ(大日本インキ化学工業社製の“EXA830CRP”)100重量部、アミノメチルフェノールのトリグリシジルエーテル15重量部、アジンアダクトされたイミダゾール系硬化剤(四国化成社製の“キュアゾールC11Z−A”、融点:約184℃)7.5重量部、マイクロカプセル型イミダゾール系硬化剤(旭化成社製の“ノバキュアHX3721”)7.5重量部、アルミナ粉末(アドマテックス製)65重量部を混合、撹拌して、アンダーフィル剤を作製した。
まず、ビスフェノールF型エポキシ(大日本インキ化学工業社製の“EXA830CRP”)100重量部、アミノメチルフェノールのトリグリシジルエーテル15重量部、アジンアダクトされたイミダゾール系硬化剤(四国化成社製の“キュアゾールC11Z−A”、融点:約184℃)7.5重量部、マイクロカプセル型イミダゾール系硬化剤(旭化成社製の“ノバキュアHX3721”)7.5重量部、アルミナ粉末(アドマテックス製)65重量部を混合、撹拌して、アンダーフィル剤を作製した。
次に、半導体部品1として、サイズが8.5×8.5mmで周辺に約120個のSn−3Ag−0.5CuハンダバンプをCu電極上2に配置した素子を準備し(図2)、基板として、半導体部品のハンダバンプと同じ配置のCu電極6を有する40×40mmのBTレジン基板7を準備した(図3)。ここで、半導体チップの電極部の表面処理として、有機酸、無機酸、キレート化合物、防錆剤、CMP等のウェット処理、または、プラズマ、サンドブラスト、研磨等のドライ処理等のうち、少なくとも一種類の表面処理を行ってもよい。
更に、ハンダバンプ3上にメタルマスクを用いて平均粒径250nmのAgナノペースト(Ag酸化物粒子とテルピネオールと藤倉化成製の”XA−9024” 、Ag酸化物粒子90重量%)を塗布し、恒温槽にて150℃、1時間で焼成した。これにより、図4に模式的に示す構造体を得た。
その後、基板のCuパッド6上にメタルマスクを用いて、平均粒径10μmのAgフィラー含有シリコーン系導電性接着剤(GE東芝シリコーン製の”SDC5003” 、Agフィラー80重量%)5を塗布し(図5)、チップマウンターを用いて、半導体部品と基板の電極同士(2,6)を位置合わせして(図6)、仮接着し、恒温槽にて150℃、1時間で電極間を接合させた(図7)。
次いで、半導体部品と基板の隙間に上記アンダーフィル剤8を充填塗布し、180℃で約3秒にてアンダーフィル剤を硬化させた後、フリップチップ型半導体装置を作製した(図8)。Ag酸化物粒子が還元されてAg粒子の焼結体が生じたことはFE-SEMにより確認した。
上記半導体装置の基板側の引き出し配線を用いて接合部の導通を試験した結果、全ての接合部について導通していることが確認できた。接続抵抗値は0.01Ω/バンプであった。更に、熱サイクル試験を行った結果、本発明基板では接続抵抗変化率が+5%以下であった。
[比較例1]
実施例1のAgナノペーストを用いずに実施例1と同様のフリップチップ型半導体装置を作製し、実施例1と同様にして導通測定した。その結果、接続抵抗値は実施例1の5倍であった。更に、熱サイクル試験を行った結果、本発明基板では接続抵抗変化率は+7%であった。
実施例1のAgナノペーストを用いずに実施例1と同様のフリップチップ型半導体装置を作製し、実施例1と同様にして導通測定した。その結果、接続抵抗値は実施例1の5倍であった。更に、熱サイクル試験を行った結果、本発明基板では接続抵抗変化率は+7%であった。
[比較例2]
実施例2のAgナノペーストを用いずに実施例2と同様のフリップチップ型半導体装置を作製し、実施例2と同様にして導通測定した。その結果、接続抵抗値は実施例2の7倍であった。更に、熱サイクル試験を行った結果、本発明基板では接続抵抗変化率は+9%であった。
実施例2のAgナノペーストを用いずに実施例2と同様のフリップチップ型半導体装置を作製し、実施例2と同様にして導通測定した。その結果、接続抵抗値は実施例2の7倍であった。更に、熱サイクル試験を行った結果、本発明基板では接続抵抗変化率は+9%であった。
以上の結果、実施例では接続抵抗値および接続抵抗変化率が比較例より低くなった。後者は、歪みの少ない接続構造により実現されたものと考えられる。
1 半導体部品
2 電極
3 ハンダ層
4 金属粒子層
5 導電性フィラー層
6 電極
7 回路基板
8 アンダーフィル剤
2 電極
3 ハンダ層
4 金属粒子層
5 導電性フィラー層
6 電極
7 回路基板
8 アンダーフィル剤
Claims (6)
- 一つの面に第1の電極が形成された回路基板と、
一つの面に第2の電極が形成されるとともに、当該第2の電極が前記第1の電極と対向するように配置された半導体部品と、
前記第1の電極と前記第2の電極の間に設けられた接続構造体と、
を有し、
前記接続構造体は、
前記第1の電極或いは前記第2の電極のいずれか一方と接するハンダ層と、
前記ハンダ層に接するとともに、平均粒径が0.1μm以下の金属粒子を主として含んでなる金属粒子層と、
前記金属粒子層と接するとともに、導電性フィラーと樹脂とを含んでなる導電性フィラー層と
を有する
半導体装置。 - 前記金属粒子層が焼結金属粒子を含んでなる、請求項1に記載の半導体装置。
- 前記金属粒子層中の金属粒子がAgを含む、請求項1または2に記載の半導体装置。
- 回路基板の一つの面に形成された第1の電極上、或いは、半導体部品の一つの面に形成された第2の電極上のいずれか一方に、ハンダ層を設け、
次いで、前記ハンダ層上に、平均粒径0.1μm以下の金属粒子前駆体を含んでなるペーストを設け、
次いで、第1の加熱処理により、前記ペースト中から前記金属粒子前駆体以外の成分を実質的に逃散させ、平均粒径0.1μm以下の金属粒子を主として含んでなる金属粒子層を生成し、
次いで、前記金属粒子層上に、導電性フィラーと樹脂とを含んでなる組成物を設け、次いで、前記組成物をもう一方の電極に当接するか、或いは、
前記組成物をもう一方の電極上に設けた後に前記金属粒子層を前記組成物に当接し、
次いで、第2の加熱処理を施して前記組成物を導電性フィラー層となす
ことを含む、半導体装置の製造方法。 - 前記製造中に前記半導体装置に与えられる温度が、前記ハンダの溶融温度未満である。請求項4に記載の半導体装置の製造方法。
- 前記金属粒子層中の金属粒子がAgを含む、請求項4または5に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007302479A JP2009130072A (ja) | 2007-11-22 | 2007-11-22 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007302479A JP2009130072A (ja) | 2007-11-22 | 2007-11-22 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009130072A true JP2009130072A (ja) | 2009-06-11 |
Family
ID=40820706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007302479A Withdrawn JP2009130072A (ja) | 2007-11-22 | 2007-11-22 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009130072A (ja) |
-
2007
- 2007-11-22 JP JP2007302479A patent/JP2009130072A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4848674B2 (ja) | 樹脂金属複合導電材料およびその製造方法 | |
JP5363839B2 (ja) | バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法 | |
TWI806919B (zh) | 接合體的製造方法及接合材 | |
KR20110041181A (ko) | 플립 칩 본딩 방법 및 그의 구조 | |
JP2004507089A (ja) | 非半田フリップチップボンディング用の高信頼性、非伝導性の接着剤及びこれを用いたフリップチップボンディング方法 | |
JP2012167259A (ja) | 接着剤組成物及びそれを用いた半導体装置 | |
JPWO2012043545A1 (ja) | 接着剤組成物及びそれを用いた半導体装置 | |
JP6888749B1 (ja) | 電子部品装置を製造する方法 | |
KR20010070289A (ko) | 반도체 소자의 실장 방법 및 실장 구조 | |
Lu et al. | Electrically conductive adhesives (ECAs) | |
CN103180079A (zh) | 焊料转印基材的制造方法、焊料预涂方法、及焊料转印基材 | |
JP2007242900A (ja) | 電子デバイス及びその製造方法 | |
JP7210842B2 (ja) | 接合体の製造方法、焼結銅ピラー形成用銅ペースト、及び接合用ピラー付部材 | |
KR102006637B1 (ko) | 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법 | |
KR102314236B1 (ko) | 고온 안정성을 가진 접합 페이스트 및 그의 제조방법 | |
JP2015084352A (ja) | 回路部材接着用積層シートおよび半導体装置の製造方法 | |
CN114450107A (zh) | 接合用铜糊料、接合体的制造方法及接合体 | |
JP2001168140A (ja) | 半導体素子の実装方法及び半導体装置 | |
WO2021060204A1 (ja) | 焼結銅ピラー形成用銅ペースト及び接合体の製造方法 | |
JP2009130072A (ja) | 半導体装置およびその製造方法 | |
JP2020175415A (ja) | 金属組成物、接着剤、焼結体、接合構造、接合体及びその製造方法、並びに焼結体付き支持部材及びその製造方法 | |
Li et al. | Isotropically conductive adhesives (ICAs) | |
JP6885527B1 (ja) | 電子部品装置を製造する方法、及び電子部品装置 | |
KR20140056668A (ko) | 솔더 온 패드의 제조방법 및 그를 이용한 플립 칩 본딩 방법 | |
JP2013157435A (ja) | 実装用接着シート、これを用いた実装用接着シート付配線基板ならびに積層体および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110201 |