KR20010070289A - 반도체 소자의 실장 방법 및 실장 구조 - Google Patents

반도체 소자의 실장 방법 및 실장 구조 Download PDF

Info

Publication number
KR20010070289A
KR20010070289A KR1020000074899A KR20000074899A KR20010070289A KR 20010070289 A KR20010070289 A KR 20010070289A KR 1020000074899 A KR1020000074899 A KR 1020000074899A KR 20000074899 A KR20000074899 A KR 20000074899A KR 20010070289 A KR20010070289 A KR 20010070289A
Authority
KR
South Korea
Prior art keywords
metal
semiconductor device
circuit board
paste
electrode
Prior art date
Application number
KR1020000074899A
Other languages
English (en)
Other versions
KR100737498B1 (ko
Inventor
후쿠나가아키라
나가사와히로시
Original Assignee
마에다 시게루
가부시키 가이샤 에바라 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP35179799A external-priority patent/JP3638487B2/ja
Priority claimed from JP35179699A external-priority patent/JP3638486B2/ja
Application filed by 마에다 시게루, 가부시키 가이샤 에바라 세이사꾸쇼 filed Critical 마에다 시게루
Publication of KR20010070289A publication Critical patent/KR20010070289A/ko
Application granted granted Critical
Publication of KR100737498B1 publication Critical patent/KR100737498B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/11505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29316—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0242—Shape of an individual particle
    • H05K2201/0257—Nanoparticles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

실질적으로 금속 성분으로 이루어진 코어부와 상기 코어부에 화학적으로 결합되고 유기물을 포함하는 코팅층을 각각 포함하는 복합 초미립자를 사용하는 범프 기술에 의해 반도체 장치를 실장하는 방법 및 구조가 제공된다. 상기 방법 및 상기 구조는 다음 두 가지 범프 기술; 즉 1) 복합 금속 초미립자로부터 범프 하층 금속을 형성하고, 이 범프 하층 금속상에 통상의 땜납 볼을 형성하는 기술과, 2)통상의 땜납 볼 대신 복합 금속 초미립자를 포함하는 페이스트볼을 사용하는 기술 중 하나를 사용하거나 상기 기술들을 조합하여 사용하는 것을 특징으로 한다.

Description

반도체 소자의 실장 방법 및 실장 구조{METHOD FOR MOUNTING SEMICONDUCTOR DEVICE AND STRUCTURE THEREOF}
본 발명은 회로기판상의 단자 전극에 반도체 소자(칩, 펠릿 또는 다이)의 전극을 전기적으로 접속하는 방법에 관한 것이다. 더욱 상세히 말하자면, 본 발명은 접속용 금속 페이스트를 사용하는 페이스 다운 결합(face down bonding)에 의해 반도체 소자를 실장하는 방법, 또는 전극의 전기적 접속을 위해 땜납 범프의 이용과관련하여 반도체 소자를 실장하는 방법; 이러한 방법들에 의해 제조된 반도체 소자의 실장 구조; 및 상기 방법 및 상기 실장된 구조용 실장 시스템에 관한 것이다.
땜납은 일반적으로 회로 기판상의 회로 패턴 단자에 전자 장치의 전극을 접속하는 전기 접속용으로 사용된다. 최근에, IC 플랫 패키지등의 소형 패키지가 사용되었고 접속 단자의 수가 증가했다. 따라서, 인접 접속 단자 사이의 소위 "피치" 는 점점 좁아지고 이러한 좁은 피치에서는 종래의 땜납 기술이 전기 접속을 안정적으로 제공하기 어렵게 한다.
회로기판상에서 나소자(bare device)로 불려지는 피복되지 않는 능동 또는 수동 소자인 칩, 펠릿, 또는 다이등의 반도체 소자를 이들 사이에 전기적 접속을 생성하면서 실장하기 위해 최근에 페이스 다운 결합이 폭넓게 사용되고 있다. 페이스 다운 결합 방법은, 반도체 소자의 전극 패드상에 미리 땜납 범프(solder bump)를 형성하는 단계, 회로기판상의 단자 전극에 아래 방향으로 마주보게 하도록 땜납 범프를 위치시키는 단계, 및 땜납 범프를 고온으로 가열하여 반도체 소자의 전극을 회로기판의 단자 전극에 용융 결합시키는 단계를 포함한다. 땜납 범프는 예를 들어 Cr(크롬), Cu(구리), 및 Au(금)를 포함하는 3개의 금속 박막(범프 하층 금속)위에, 일반적으로 땜납, 도금 또는 레지스트 패턴을 사용하는 기상 증착에 의해 형성된다.
상기 실장 방법은 접속 후 높은 기계 강도를 제공하고 반도체 장치의 복수의 전극을 한번에 회로기판의 단자 전극에 전기적으로 접속할 수 있다. 따라서, 반도체 소자를 실장하는 효과적인 방법으로 생각된다.
그러나, 땜납 범프를 사용하는 반도체 소자를 실장하는 종래의 방법에서 예를 들어 Cr(크롬), Cu(구리), 및 Au(금)을 포함하는 세 개의 금속 박막(범프 하층 금속)은 땜납 범프의 형성 이전에 형성될 필요가 있다. 이러한 박막들의 형성은 상당히 고가의 설비를 필요로할 뿐만 아니라 마스크 관리와 진공 관리도 필요하여 비용과 작업 시간을 증가시킨다. 또한 땜납 범프를 사용하여 반도체 소자를 실장하는 종래의 방법에 따르면 가열 용융동안 땜납이 확산되어 인접 땜납 범프(전극들)가 단락 회로를 형성할 수도 있다. 따라서, 상기 방법은 미세한 제조물들에는 적용될 수 없다.
금속 초미립자를 포함하는 금속 미립자 페이스트로부터 볼을 형성시키고 상술된 땜납 범프 대신 이런 볼들이 사용되는 것이 제안되고 있다 (일본국 특허 공개 제 326416/1997 참조). 그러나, 이 방법에서 사용되는 금속 초미립자는, 예를 들어 다음의 방법에 의해, 즉 소량의 가스가 존재하는 진공에서 금속이 증발되어, 증기 상태인 금속으로만 이루어진 초미립자를 응고시켜서 금속 초미립자를 얻는 방법에 의해 준비되는, 금속으로만 이루어진 초미립자인 것이 고려된다. 이러한 금속 초미립자는, 안정성, 물리적 특성, 및 비용면에서 문제를 발생시킬 수 있다.
(발명의 요약)
본 발명은 상술한 배경에 비추어 달성된다. 본 발명의 목적은, 반도체 소자를 실장하는 방법으로서, 땜납 범프가 편리하게 실시될 수 있고 안정도가 높고 가격이 저렴하고 신뢰도가 높은 전기 접속을 실현할 수 있는 방법을 제공하는 것이고또한 상기 방법에 의한 실장 구조를 제공하는 것이다. 본 발명의 또다른 목적은 반도체 소자를 실장하는 방법으로서, 안정도가 높고 가격이 저렴하고 좁은 피치에서도 인접 전극을 단락시키는 위험이 없는 고신뢰성의 전기 접속을 실현하는 방법과, 상기 방법에 의해 제조된 반도체 소자의 실장 구조를 제공하는 것이다.
도 1a 및 도 1b 는 복합 금속 초미립자 구조를 개략적으로 나타내는 도면;
도 2a 내지 도 6은 본 발명의 제 1 실시예에 따른 반도체 소자를 실장하는 방법을 단계순으로 나타내는 도면;
도 2a 및 도 2b는 실장될 대상으로서의 반도체 소자의 예시를 나타내는 평면도 및 측면도이고 도 2c는 범프 하층 금속을 형성하는 단계(a)(b)(c)를 나타내는 도면;
도 3a 및 도 3b는 도 2a 및 도 2b 에 나타난 반도체 소자의 전극에 부착된 범프 하층을 나타내는 평면도 및 측면도;
도 4는 실선이 땜납 범프 형성 장치에 의해 초미립자 전극상에 땜납 범프의 형성을 나타내는 도면;
도 5는 결합 장치에 의해 반도체 장치를 회로기판에 결합하기 직전의 상태를 나타내는 도면;
도 6은 반도체 장치를 회로기판에 결합한 직후의 상태를 나타내는 도면;
도 7a 내지 도 7e는 본 발명의 제 2 실시예에 따른 반도체 소자를 실장하는 방법을 단계순으로 나타내는 도면;
도 7a는 드립핑 장치에 의해 회로기판의 단자 전극상에 금속 페이스트볼을 형성하는 도면;
도 7b는 금속 페이스트볼이 회로기판의 단자 전극상에 형성된 것을 나타내는 도면;
도 7c는 결합 장치에 의한 반도체 소자의 페이스 다운 결합을 나타내는 도면;
도 7d는 반도체 소자가 금속 페이스트볼을 통해 회로기판에 결합되는 것을 나타내는 도면;
도 7e는 전기 접속이 열처리로를 통과함으로써 반도체 소자의 전극과 회로기판 사이에 형성되는 것을 나타내는 도면;
도 8은 제 1 실시예에 따른 실장 시스템 구성 예시를 나타내는 개략도;
도 9는 제 2 실시예에 따른 통합 형태를 구성하는 실장 시스템의 평면도;
도 10은 도 9의 실장 시스템의 외부도이다.
본 발명에 따르면, 각각 실질적으로 금속 성분으로된 코어부와 상기 코어부에 화학적으로 결합되고 유기물로 이루어진 코팅층을 포함하는 복합 금속 초미립자를 사용하는 범프 기술에 의해 반도체 소자를 실장하는 방법, 구조 및 시스템이 제공된다. 상기 방법, 구조 및 시스템은 다음 두 가지 범프 기술: 즉
1) 복합 금속 초미립자로부터 범프 하층 금속을 형성하고 그 위에 통상의 땜납 볼을 형성하는 기술.
2) 통상의 땜납볼 대신 복합 금속 초미립자를 포함하는 페이스트볼을 사용하는 기술 중 하나를, 또는 상기 기술을 결합하여 사용하는 것을 특징으로 한다.
즉, 본 발명의 일형태는 실질적으로 금속 성분으로 이루어진 코어부와 그것에 화학적으로 결합되고 유기물로 이루어진 코팅층을 각각 포함하는 복합 금속 초미립자를 용매에 분산시킴으로써 금속 초미립자 페이스트를 준비하는 단계; 반도체 소자의 전극상에 금속 미립자 페이스를 부착시킨 후 저온 열처리를 함으로써 초미립자 전극을 형성하는 단계; 초미립자 전극상에 땜납 범프를 형성하는 단계; 및 회로기판의 단자 전극에 땜납 범프를 열용융에 의해 접속하는 단계를 포함하는 반도체 소자를 실장하는 방법이다.
상술한 방법들에 따르면, 금속 미립자 페이스트는 반도체 소자의 전극상에 부착되고 저온 열처리된다. 따라서, 땜납 범프용 범프 하층 금속으로 사용되는 초미립자 전극은 고가의 설비를 사용할 필요 없이 용이하고 신속하게 형성될 수 있다.
본 발명의 다른 형태는, 실질적으로 금속 성분으로 이루어진 코어부와 상기 코어부에 화학적으로 결합되고 유기물로 이루어진 코팅층을 각각 포함하는 복합 금속 초미립자를 용매에 분산시킴으로써 금속 초미립자 페이스트를 준비하는 단계; 회로기판의 단자 전극들상에 금속 미립자 페이스를 부착함으로써, 주로 복합 금속 초미립자로 이루어진 금속 미립자 페이스트볼을 형성하는 단계; 페이스 다운 결합 방법에 의해, 금속 미립자 페이스트볼상에 반도체 소자의 전극을 접속하는 단계; 및 저온 열처리에 의해 반소체 소자의 전극과 회로기판을 전기적으로 접속하는 단계를 포함하는 반도체 소자를 실장하는 방법이다.
복합 금속 초미립자는 화학 공정에 의해 액체 상태로 준비될 수 있다. 따라서, 이들은 통상의 대기 상태에서 고가의 장치를 사용할 필요 없이 간단한 장치를 사용하여 저렴한 비용으로 대량 제조될 수 있다. 또한, 복합 금속 초미립자는 코팅층으로서 유기물을 포함한다. 따라서, 용매내에서 이러한 입자들은 응결가능성이 작아 안정적이고 사용하기 쉽다. 결과적으로 균일하게 분산된 복합 금속 초미립자를 포함하는 금속 미립자 페이스트가 준비될 수 있어, 금속 미립자 페이스트의 공정 제어가 용이하다. 또한, 입자 직경이 균일하여 모든 복합 금속 초미립자가 저온 열처리동안 일정한 온도에서 용융되어 결합할 수 있다.
반도체 소자를 실장하는 상술한 방법에서, 코어부는 평균 입자 직경이 1 nm 내지 10 nm 인 Ag, Au 또는 Pb 의 양으로 대전된 금속 초미립자이고 코팅층은 5개 이상의 탄소 원자를 포함하는 유기성 음이온이다.
반도체 소자를 실장하는 방법에서, 저온 열처리는 200 내지 300°C 의 온도에서 실시된다. 상기 온도는 코팅층이 코어부로부터 벗겨지고 코어부가 용융되고 결합되는 온도보다 낮지 않다.
본 발명의 상술한 목적, 특징, 및 이점은 예시로써 본 발명의 소정 실시예를 나타내는 첨부 도면과 연결될 때 다음 설명으로부터 명백해질 것이다.
(실시예)
본 발명의 소정의 실시예가 첨부된 도면을 참조로 상세히 설명될 것이다.
도 1a 및 도 1b 에 나타난 바와 같이, 코어부(10)와 코팅층(12)을 포함하는 복합 금속 초미립자(14)가 준비된다. 코어부(10)는 실질적으로 금속 성분으로 이루어지고, 코팅층은 유기물을 포함한다. 복합 금속 초미립자(14)는 유기물을 포함하는 코팅층(12)으로 피복된 코어를 갖는다. 따라서, 복합 금속 초미립자(14)는 안정적이고 용매에 응결되는 경향이 낮다.
복합 금속 초미립자(14)는 예를 들어, 탄산염, 포름산염 또는 아세트산염등과 같은 개시 물질로서의 금속염으로부터 얻어지는 금속 성분과 유기물로 이루어져 있다. 상기 복합 금속 초미립자(14)의 중심부는 이온성 유기물로 둘러싸인 금속 성분을 포함한다. 유기물과 금속 성분은 그것들의 전체 또는 일부가 화학적으로 함께 접착되어 일체로 결합된다. 계면 활성제로 도포되어야 안정화되는 종래의 초미립자와 달리, 복합 금속 초미립자(14)는 높은 안정도를 갖고, 좀 더 높은 금속 농도에서도 안정적이다.
복합 금속 초미립자(14)의 코어부(10)의 평균 입자 지름은 1 nm 내지 10 nm 이다. 복합 금속 초미립자(14)를 이렇게 구성함으로써, 코어부(10)가 상기 금속 자체의 녹는점보다 상대적으로 더 낮은 온도에서 용해되어 함께 결합될 수 있어, 낮은 온도에서의 굽기(firing : 용해되어 결합된 금속체의 형성)가 이루어질 수 있다.
복합 금속 초미립자(14)는, 금속염의 분해 환원 온도 보다 낮지는 않지만 상기 이온성 유기물의 분해 온도보다는 좀 더 낮은 온도로, 비수성 용매내에서 및 이온성 유기물의 존재하에서, 예를 들어 탄산염, 포름산염 또는 아세트산염등의 금속염을 가열시킴으로써 제조될 수 있다. 금속 성분으로서는 Ag, Au, 또는 Pb가 적절히 사용된다. 이온성 유기물로서는, 각각 5개 이상의 탄소 원자를 갖는 지방산, 알킬벤젠술폰산 또는 알킬술폰산이 사용된다.
가열 온도는 탄산염, 포름산염 또는 아세트산염등의 금속염의 분해 환원 온도보다 낮지 않지만 이온성 유기물의 분해 온도보다는 더 낮다. 예를 들어, 은 아세트산염일 경우에 그것의 분해가 시작되는 온도는 200 °C 이다. 따라서, 은 아세트산염은 200 °C 보다 더 높은 온도 및 이온성 유기물이 분해되지 않는 온도에서 유지될 수 있다. 이러한 경우에, 이온성 유기물을 분해되기 어렵게 하기 위해, 바람직하게는 가열 분위기가 불활성 기체 분위기이다. 그러나, 비수성 용매를 선택함으로써, 공기중에서도 가열이 실시될 수 있다.
가열하는 동안 다양한 알코올들이 부가되면 반응이 촉진될 수 있다. 상기 알코올들은 상기 효과가 얻어지는한 제한되지 않는다. 다양한 알코올의 예들은 라우릴 알코올, 글리세린 및 에틸렌 글리콜이다. 부가된 알코올의 양은 사용된 알코올의 형태에 따라 바람직하게 결정될 수 있다. 통상적으로 금속염의 100 중량부에 대하여 5 내지 20 중량부 정도 바람직하게는 5 내지 10 중량부 정도가 부가될 수 있다. 가열이 완료된 후, 일반적으로 알려진 정제 방법에 의해 정제가 실시된다. 예를 들어 정제 방법은 원심 분리, 박막 정제 또는 용매 추출이 될 것이다.
제작 방법의 예로서, 올레산이 유기성 음이온 물질로서 사용되고 은 아세테이트는 금속원으로서 사용된다. 이런 물질들은 증류점이 250 °C 인 고비등 나프탈렌용매에 배치된다. 혼합물은 240 °C 의 온도에서 3시간동안 가열되고, 아세톤은 침전과 정제를 위해 더욱 부가된다. 이런 방식으로 복합 금속 초미립자가 준비될 수 있다. 복합 금속 초미립자는, 평균 입자 지름이 대략 10 nm 이고 군집된, 양으로 대전된 은금속 초미립자(코어 금속)와, 상기 금속성 입자의 주위를 코팅하는 유기성 음이온(코팅층)을 포함한다. 생성된 복합 금속 초미립자(14)는 톨루엔등의 소정의 용매에 분산되고, 필요하다면, 금속 페이스트를 준비하기 위해 수지 또는 첨가제가 부가된다.
본 발명의 제 1 실시예는 도 2a 내지 도 6을 참조로 설명될 것이다.
도 2a 및 도 2b 에 나타난 바와 같이 주위 가장자리부에 복수의 알루미늄 전극(22)을 갖는 반도체 디바이스(20)가 실장될 반도체 장치로서 사용되도록 준비된다. 톨루엔등의 소정의 용매에 복합 금속 초미립자(14)를 분산하여 마련된 금속 페이스트(24)는 예를 들어 도 2c(a)(b)에서 나타난 바와 같이 프린팅 장치(23)에 의해 각각의 전극(22)에 인가된다. 이러한 금속 페이스트(44)는 거의 투명하고, 표면 장력과 점도등의 금속 페이스트(24)의 물리적 특성은 용매의 형태, 복합 금속 초미립자의 농도 및 온도를 선택함으로써 원하는 대로 조절될 수 있다.
그런 다음, 복합 금속 초미립자(14)의 코어부(금속) (10)를 포함하는 초미립자 전극(26)을 형성하기 위해 상기 금속 페이프트(24)는 예를 들어 200 내지 300 °C 에서 도 2c(c)에 도시된 바와 같이 저온 열처리된다. 보다 상세하게는, 램프로(lamp furnace)(25)에 의한 저온 열처리동안, 금속 페이스트(24)내에 포함된 톨루엔등의 용매가 증발된다. 또한, 금속 페이스트(24)의 주요 성분인 복합 금속 초미립자(24)는, 코팅층(유기물)(12)(도 1a 및 도 1b 참조)이 코어부(10)로부터 벗겨지거나 코팅층(12) 그 자체가 분해될 때의 온도 보다 낮지 않은 온도에서 가열된다. 그 결과, 코팅층(12)은 코어부(10)로부터 벗겨지거나 상기 코팅층(12)은 분해되어 사라진다. 동시에, 코어부(10)는 용융되고 결합되어 초미립자 전극(26)을 형성한다.
도 3a 및 도 3b에 나타난 바와 같이, 초미립자 전극(26)은 땜납 범프(32)를 위한 범프 하층 금속으로서 사용된다. 이렇게 전극(22)상에 금속 페이스트(24)를 인가한 후 저온 열처리를 함으로써 고가의 포토리소그래피 장치 또는 화학 기상 증착 장치등의 값비싼 장치를 사용하지 않고도 상기 초미립자 전극(26)은 용이하고 신속하게 형성될 수 있다.
그 후, 땜납 범프(32)는 예를 들어, 도 4의 가상선에 의해 나타난 바와 같이 용융 땜납조(30)에 초미세입자 전극(26)을 담그고 그것들을 들어올림으로써 초미립자 전극(26)상에 땜납 범프(32)가 형성된다. 용융 땜납조(30)를 포함하는 땜납 범프 형성 장치를 사용하여 침지(dipping)가 행해진다. 땜납 페이스트를 프린팅함으로써 초미립자상에 땜납 범프(32)가 형성될 수 있다.
다음으로, 도 5에 나타난 바와 같이, 반도체 장치(20)의 땜납 범프(32)와 회로기판(40)의 단자 전극이 페이스 다운 방식으로 반도체 장치(20)가 뒤집혀서 정렬되는 플립 칩 결합 방법에 의해 반도체 장치(20)상에 제공된 땜납 범프(32)가 회로기판(40)의 단자 전극(42)상의 소정 위치에 연결된다. 결합 장치(29)를 사용하여 상기 페이스 다운 결합이 수행된다.
이 상태에서, 생성된 조립체는 예를 들어 땜납 범프(32)를 구성하는 납땜의 리플로를 위한 열처리로를 통과하여, 회로기판(40)의 단자 전극(42)으로 열용융을 실시한다. 이러한 방식으로, 복수의 땜납 범프(32)와 회로기판(40)의 단자 전극 (42)은 한번에 전기적으로 접속될 수 있다.
본 실시예에 따르면, 상술한 바와 같이 땜납 범프 방법은 편리하게 실시될 수 있고, 회로기판상에 반도체 장치를 실장하기 위해 안정성이 높고 가격이 저렴하고 신뢰도가 높은 전기 접속이 실현될 수 있다.
도 2c에 나타난 바와 같이 금속 페이스트를 프린팅하기 위한 프린팅 장치(23), 도 2c에 나타난 바와 같이 범프 하층을 형성하는 램프로(25), 도 5에 나타난 바와 같이 회로기판(40)에 반도체 장치(20)를 결합하는 결합 장치(29), 및 상기 회로기판(40)상에 땜납 범프(32)와 단자 전극(42)사이의 땜납 접속을 형성시키기 위한 열 처리용 로를 사용하는 실장 시스템에 의해 상기 실장 단계가 실시된다.
상기 실장 시스템을 구성하는 장치들은 예를 들어 도 8에 나타난 바와 같이 배치된다. 용융 및 결합된 금속 초미립자로 이루어진 금속 하층(26)이 프린팅 장치(23)와 램프로(25)에 의해 형성된다. 땜납 범프 형성 장치(27)에 의해 땜납 범프(32)가 형성된다. 열처리로(31)에 의해 상기 범프와 상기 단자 전극 사이의 전기 접속이 확실하게 형성된다. 중간에 개재된 장치(35)는 상기 생성물들을 저장하거나 냉각시키는 유틸리터 장치이다. 실장 장치에는 또한 로드/언로드 장치(37) 및 핸들링 로봇(39)이 설비된다.
상기 실장 시스템의 각각의 장치는 컴퓨터에 의해 독립적으로 제어된다. 그러나 처리 단계들의 정보는 서로 교환될 수 있고 처리 정보는 피드백 제어될 수 있다. 따라서 상기 실장 시스템의 최적의 공정 제어가 실시될 수 있다.
다음으로, 본 발명의 제 2 실시예가 도 7a, 7b, 7c, 7d 및 7e 를 참조하여 설명될 것이다.
도 1a 및 도 1b 에 나타난 바와 같이 실질적으로 금속 성분으로 이루어진 코어부(10)와 유기물을 포함하는 코팅층으로 구성된 복합 금속 초미립자(14)를 준비하는 단계는 앞에서 설명한 것과 동일하다. 생성된 복합 금속 초미립자(14)는 톨루엔등의 소정의 용매에서 분산되고, 원한다면, 높은 전기 전도성을 갖고 대략 0.1 ㎛ 내지 1 ㎛ 로 측정되는 Ag, Au, Pd, 또는 Al등의 금속 및 수지 또는 첨가제가 금속 페이스트를 준비하기 위해 부가된다.
도 7a에 나타난 바와 같이 드립핑 장치(dripping device)(54)를 사용함으로써 회로기판(40)의 단자 전극(42)의 소정 위치상에 금속 페이스트가 드립핑된다. 드립핑된 페이스트는 주로 도 7b에 나타난 바와 같은 복합 금속 초미립자로 이루어진 대략 2 ㎛ 높이의 금속 페이스트볼(52)을 형성한다. 복합 금속 초미립자(14)가 혼합되고 섞여진 용매내에서의 복합 금속 초미립자(14)는 매우 미세하기 때문에 상기 금속 페이스트는 거의 투명해진다. 그러나, 표면 장력 및 점성등의 금속 페이스트의 물리적 특성은 용매의 형태, 복합 금속 초미립자의 농도 및 온도를 선택함으로써 원하는 대로 조절될 수 있다,
그런 다음, 도 7c에 나타난 바와 같이 반도체 장치(20)의 전극 패드와 금속 페이스트볼(52)이 페이스 다운 방식으로 반도체 장치(20)가 뒤집혀 정렬되는 플립 칩 결합 방식에 의해 반도체 장치(20)상에 제공된 전극 패드가 금속 페이스트볼(52)상에 접속된다. 원한다면 반도체 장치(30)상의 웨이트를 이용하여 레벨링이 수행된다. 그 후, 도 7d 에 나타난 바와 같이 금속 페이스트볼(52)을 통해 회로기판(40)상에 상기 반도체 장치(20)가 결합된다.
이런 상태에서, 도 7e 에 나타난 바와 같이 반도체 장치(20)와 회로기판(40)을 전기적으로 접속하는 도체 커넥터부(53)를 형성하기 위해 노(58)에 의해 예를 들어 200 내지 250°C 에서 30분동안 저온 굽기(열 처리)가 실시된다. 상세하게는 저온 열처리동안, 금속 페이스트볼(52)내에 포함된 톨루엔등의 용매가 증발된다. 또한, 금속 페이스트볼(52)의 주요 성분으로서의 복합 금속 초미립자(14)는, 코팅층(유기물질)(12)(도 1a 및 도 1b 참조)이 코어부(10)로부터 벗겨지거나 코팅층(12) 그 자체가 분해되는 온도보다 낮지 않은 온도에서 가열된다. 그 결과,코팅층(12)은 코어부(10)로부터 벗겨지거나 상기 코팅층(12)이 분해되어 사라진다. 동시에, 코어부(10)는 용융되고 결합되어 금속 도체를 형성한다.
이런 방법으로 반도체 장치와 회로기판을 전기적으로 연결하기 위해 예를 들어 200 내지 250°C 의 온도 범위에서 저온 열처리가 실시된다. 따라서 최소한의 열변형이 발생한다. 또한, 땜납의 부족은 땜납의 흐름에 의한 단락 회로를 피할 수 있어 더 미세한 피치를 갖는 접속이 얻어질 수 있다. 전술한 바와 같이 고전도성 금속 입자를 포함하는 금속 페이스트가 사용된다면, 상기 금속 도체 접속을 통해 고전도성이 보장될 수 있고 반도체 디바이스를 실장하는 기술의 신뢰도가 향상될 수 있다.
상술한 바와 같이, 좁은 피치에서조차 전극 근처의 단락에 대한 위험 없이 안정도가 높고, 가격이 저렴하고 신뢰도가 높은 전기 접속이 회로기판상의 반도체 소자를 실장하기 위해 실현될 수 있다.
상기 실시예에 따른 반도체 소자를 실장하기 위한 실장 시스템은 도 7a 에 나타난 바와 같이 페이스트볼(52)을 형성하기 위한 드립핑 장치(54), 드립핑된 페이스트볼(52)을 건조시키는 건조 장치, 도 7c 에 나타난 바와 같이 반도체 소자(20)를 결합하기 위한 결합 장치(20), 및 도 7e 에 나타난 바와 같이 금속 도체를 형성하기 위해 결합되는 초미립자를 용융하기 위한 열처리로(58)를 포함한다.
상기 실장 장치는 예를 들어 도 9 및 도 10 에 나타난 바와 같이 통합적으로 배치된다. 즉, 드립핑 장치(54), 페이스트볼용 건조 장치(60), 결합 장치(56), 열처리로(58) 및 로드/언로드 장치(62)가 통합적으로 배치된다.
상기 시스템의 각각의 장치는 컴퓨터에 의해 독립적으로 제어된다. 그러나, 모든 처리 단계의 정보는 서로 교환될 수 있고 처리 정보는 피드백 제어될 수 있다. 따라서 상기 실장 시스템의 최적의 공정 제어가 실시될 수 있다.
본 발명에서 소정의 바람직한 실시예가 상세히 도시되고 설명되었지만 다양한 변화와 수정은 본 명세서에 첨부된 청구 범위로부터 벗어나지 않고 이루어질 수 있음이 이해되어야 한다.
본 발명에 따르면 반도체 소자를 실장하는 방법으로서, 땜납 범프가 편리하게 실시될 수 있고 안정도가 높고 가격이 저렴하고 신뢰도가 높은 전기 접속을 실현할 수 있다.

Claims (16)

  1. 반도체 소자를 실장하는 방법으로서,
    실질적으로 금속 성분으로 이루어진 코어부와 상기 코어부에 화학적으로 결합되고 유기물로 이루어진 코팅층을 각각 포함하는 복합 금속 초미립자를 용매에 분산시킴으로써 금속 미립자 페이스트를 준비하는 단계,
    반도체 소자의 전극상에 금속 미립자 페이스를 코팅시킨 후, 상기 코팅층이 코어부로부터 벗겨지고 코어부가 용융되고 결합되는 온도보다 낮지 않은 온도로 저온 열처리함으로써 초미립자 전극을 형성하는 단계,
    상기 초미립자 전극상에 땜납 범프를 형성하는 단계, 및
    땜납의 열용융에 의해 회로기판의 단자 전극에 땜납 범프를 접속하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 실장 방법.
  2. 제 1항에 있어서,
    금속 미립자 페이스트는 전도성이 높고 대략 0.1 내지 1 ㎛ 의 크기를 갖는 금속과 그것에 첨가된 수지를 포함하는 것을 특징으로 하는 반도체 소자 실장 방법.
  3. 제 1항에 있어서,
    코어부는 양으로 대전되고 평균 입자 직경이 1 내지 10 nm 인 Ag, Au 또는Pb 의 금속 초미립자를 포함하고,
    코팅층은 5개 이상의 탄소 원자를 갖는 유기성 음이온인 것을 특징으로 하는 반도체 소자 실장 방법.
  4. 제 1항에 있어서,
    200 내지 300°C의 온도 범위에서 저온 열처리가 실시되는 것을 특징으로 하는 반도체 소자 실장 방법.
  5. 반도체 소자를 실장하는 방법으로서,
    실질적으로 금속 성분으로 이루어진 코어부와 상기 코어부에 화학적으로 결합되고 유기물로 이루어진 코팅층을 각각 포함하는 복합 금속 초미립자를 용매에 분산시킴으로써 금속 미립자 페이스트를 준비하는 단계,
    회로기판의 단자 전극상에 상기 금속 미립자 페이스트를 부착시킴으로써 주로 복합 금속 초미립자로 이루어진 금속 미립자 페이스트볼을 형성하는 단계,
    페이스 다운 결합 방법에 의해, 상기 금속 미립자 페이스트볼상에 반도체 소자의 전극을 접속하는 단계,
    코팅층이 코어부로부터 벗겨지고 코어부가 용융되고 결합되는 온도보다 낮지 않은 온도로 저온 열처리함으로써 페이스트볼로부터 초미립자 전극을 형성하여, 반도체 소자와 회로기판을 전기적으로 접속하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 실장 방법.
  6. 제 5항에 있어서,
    상기 금속 미립자 페이스트는 전도성이 높고 대략 0.1 내지 1 ㎛ 의 크기를 갖는 금속과 그것에 첨가된 수지를 포함하는 것을 특징으로 하는 반도체 소자 실장 방법.
  7. 제 1항 내지 제 5항중 어느 한 항에 있어서,
    코어부는 양으로 대전되고 평균 입자 직경이 1 내지 10 nm 인 Ag, Au 또는 Pb 의 금속 초미립자를 포함하고,
    상기 코팅층은 5개 이상의 탄소 원자를 갖는 유기성 음이온인 것을 특징으로 하는 반도체 소자 실장 방법.
  8. 제 5항에 있어서,
    200 내지 300°C 의 온도 범위에서 저온 열처리가 실시되는 것을 특징으로 하는 반도체 소자 실장 방법.
  9. 회로기판;
    반도체 소자; 및
    상기 반도체 소자와 상기 회로기판을 전기적으로 접속하는 커넥터부를 포함하여 이루어지고, 상기 커넥터부는, 금속 초미립자가 용융되어 결합되는 도체부를포함하는 것을 특징으로 하는 실장 구조.
  10. 제 9항에 있어서,
    상기 도체부는,
    실질적으로 금속 성분으로 이루어진 코어부와 상기 코어부에 화학적으로 결합되고 유기물을 각각 포함하는 코팅층으로 구성된 복합 금속 초미립자를 용매내에 분산시켜 금속 미립자 페이스트를 형성하고,
    상기 금속 초미립자 페이스트를 회로기판 또는 상기 반도체 소자에 부착시키고,
    상기 부착된 금속 미립자 페이스트에 저온 열처리를 실시하여 상기 도체부를 형성함으로써 만들어지는 것을 특징으로 하는 실장 구조.
  11. 제 9항에 있어서,
    상기 초미립자는 평균 입자 직경이 1 내지 10 nm 인 Ag, Au 또는 Pb 의 금속 초미립자인 것을 특징으로 하는 실장 구조.
  12. 제 9항에 있어서,
    상기 도체부는 상기 반도체 소자에 접속되는 상기 회로기판상의 범프부를 포함하는 것을 특징으로 하는 실장 구조.
  13. 제 9항에 있어서,
    상기 도체부가 상기 반도체 소자상에 형성되고 땜납 범프가 상기 회로기판상에 상기 전극을 접속하도록 상기 도체부상에 형성되는 것을 특징으로 하는 실장 구조.
  14. 실질적으로 금속 성분으로 이루어진 코어부와 상기 코어부에 화학적으로 결합되고 유기물을 포함하는 코팅층으로 구성된 복합 금속 초미립자를 갖는 금속 미립자 페이스트를 반도체 소자의 전극 또는 상기 회로기판상의 전극상에 코팅하는 코팅장치와,
    상기 코팅층이 코어부로부터 벗겨지고 코어부가 용융되고 결합되는 온도보다 낮지 않은 온도로 열처리함으로써 상기 페이스트로부터 도체부를 형성하는 열처리로를 포함하는 것을 특징으로 하는 반도체 소자 실장 시스템.
  15. 제 14항에 있어서,
    상기 코팅 장치와 상기 열처리로는 단일 유닛내에 통합적으로 배치되는 것을 특징으로 하는 반도체 소자 실장 시스템.
  16. 제 14항에 있어서,
    상기 코팅 장치와 상기 열처리로는 독립적으로 제어되고 피드백 기구에 의해
    서로 접속되는 것을 특징으로 하는 반도체 소자 실장 시스템.
KR1020000074899A 1999-12-10 2000-12-09 반도체 소자의 실장 방법 및 실장 구조 KR100737498B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP11-351796 1999-12-10
JP35179799A JP3638487B2 (ja) 1999-12-10 1999-12-10 半導体素子の実装方法
JP11-351797 1999-12-10
JP35179699A JP3638486B2 (ja) 1999-12-10 1999-12-10 半導体素子の実装方法及び金属ペースト

Publications (2)

Publication Number Publication Date
KR20010070289A true KR20010070289A (ko) 2001-07-25
KR100737498B1 KR100737498B1 (ko) 2007-07-09

Family

ID=26579483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000074899A KR100737498B1 (ko) 1999-12-10 2000-12-09 반도체 소자의 실장 방법 및 실장 구조

Country Status (4)

Country Link
US (2) US6519842B2 (ko)
EP (1) EP1107305A3 (ko)
KR (1) KR100737498B1 (ko)
TW (1) TW511122B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3061017B2 (ja) * 1997-10-31 2000-07-10 日本電気株式会社 集積回路装置の実装構造およびその実装方法
US6519842B2 (en) * 1999-12-10 2003-02-18 Ebara Corporation Method for mounting semiconductor device
US6808958B2 (en) * 2001-03-07 2004-10-26 Tessera, Inc. Methods of bonding microelectronic elements
JP3687610B2 (ja) * 2002-01-18 2005-08-24 セイコーエプソン株式会社 半導体装置、回路基板及び電子機器
CN100337782C (zh) * 2002-09-18 2007-09-19 株式会社荏原制作所 接合材料
US20040140571A1 (en) * 2003-01-17 2004-07-22 Matsushita Electric Industrial Co., Ltd. Mounting structure of electronic device
JP4069867B2 (ja) * 2004-01-05 2008-04-02 セイコーエプソン株式会社 部材の接合方法
US7393771B2 (en) * 2004-06-29 2008-07-01 Hitachi, Ltd. Method for mounting an electronic part on a substrate using a liquid containing metal particles
US8916966B2 (en) * 2004-09-28 2014-12-23 Triquint Semiconductor, Inc. Integrated circuit including a heat dissipation structure
US20060196579A1 (en) * 2005-03-07 2006-09-07 Skipor Andrew F High energy soldering composition and method of soldering
US7569164B2 (en) * 2007-01-29 2009-08-04 Harima Chemicals, Inc. Solder precoating method
FR2911995B1 (fr) * 2007-01-30 2009-03-06 3D Plus Sa Sa Procede d'interconnexion de tranches electroniques
JP5256281B2 (ja) * 2008-03-18 2013-08-07 株式会社応用ナノ粒子研究所 複合銀ナノペースト、その製法及びナノペースト接合方法
JP5306322B2 (ja) * 2008-03-18 2013-10-02 株式会社応用ナノ粒子研究所 複合銀ナノペースト、その製法、接合方法及びパターン形成方法
US20110115074A1 (en) * 2009-11-13 2011-05-19 Broadcom Corporation Wafer bumping using printed under bump metalization
JP5586314B2 (ja) * 2010-04-23 2014-09-10 芝浦メカトロニクス株式会社 半導体装置の製造装置及び半導体装置の製造方法
US8497579B1 (en) * 2012-02-16 2013-07-30 Chipbond Technology Corporation Semiconductor packaging method and structure thereof
JP6359541B2 (ja) * 2013-08-07 2018-07-18 株式会社Ｆｕｊｉ 電子部品装着機、および転写確認方法
CN108053916B (zh) * 2017-12-19 2019-10-11 深圳先进技术研究院 一种无压烧结导电银浆及其制备方法
JP7176169B2 (ja) * 2019-02-28 2022-11-22 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法及び半導体装置

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4463030A (en) 1979-07-30 1984-07-31 Graham Magnetics Incorporated Process for forming novel silver powder composition
US4333966A (en) 1979-07-30 1982-06-08 Graham Magnetics, Inc. Method of forming a conductive metal pattern
US4401767A (en) 1981-08-03 1983-08-30 Johnson Matthey Inc. Silver-filled glass
US4459166A (en) 1982-03-08 1984-07-10 Johnson Matthey Inc. Method of bonding an electronic device to a ceramic substrate
US4436785A (en) 1982-03-08 1984-03-13 Johnson Matthey Inc. Silver-filled glass
JPS60184577A (ja) * 1984-03-02 1985-09-20 Seiko Instr & Electronics Ltd 導電性高分子樹脂電着組成物
US4652465A (en) 1984-05-14 1987-03-24 Nissan Chemical Industries Ltd. Process for the production of a silver coated copper powder and conductive coating composition
US4859241A (en) 1986-04-16 1989-08-22 Johnson Matthey Inc. Metal flake and use thereof
US4749120A (en) * 1986-12-18 1988-06-07 Matsushita Electric Industrial Co., Ltd. Method of connecting a semiconductor device to a wiring board
JPH0730362B2 (ja) * 1987-03-20 1995-04-05 株式会社日立製作所 電子部品及びその製造方法
US5194128A (en) * 1989-07-12 1993-03-16 Thermo Electron Technologies Corporation Method for manufacturing ultrafine particles
US5074947A (en) * 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
US5611140A (en) * 1989-12-18 1997-03-18 Epoxy Technology, Inc. Method of forming electrically conductive polymer interconnects on electrical substrates
JPH03281783A (ja) * 1990-03-29 1991-12-12 Vacuum Metallurgical Co Ltd 金属薄膜の形成方法
US5262954A (en) * 1990-05-11 1993-11-16 Hitachi, Ltd. Automated manufacture line
JPH0461293A (ja) * 1990-06-29 1992-02-27 Toshiba Corp 回路基板及びその製造方法
JP3086066B2 (ja) * 1991-10-29 2000-09-11 富士通株式会社 クリーム状はんだの印刷方法及び電子部品のソルダリング方法
JPH05238858A (ja) 1992-02-27 1993-09-17 Toshiba Corp 配線用金属ペーストおよびそれを用いたセラミックス同時焼成基板の製造方法
JPH05251453A (ja) * 1992-03-06 1993-09-28 Matsushita Electric Works Ltd Ｔａｂ用バンプの形成方法
US5193738A (en) * 1992-09-18 1993-03-16 Microfab Technologies, Inc. Methods and apparatus for soldering without using flux
JPH06296080A (ja) * 1993-04-08 1994-10-21 Sony Corp 電子部品実装基板及び電子部品実装方法
JP3453803B2 (ja) * 1993-06-15 2003-10-06 株式会社日立製作所 電子回路基板の配線修正方法およびその装置
WO1995015832A1 (fr) * 1993-12-09 1995-06-15 Seiko Epson Corporation Procede et dispositif d'assemblage par brasage
JPH07233404A (ja) 1994-02-21 1995-09-05 Hitachi Metal Ee F T:Kk ヒートシンク材料の製造方法
JPH07318962A (ja) * 1994-03-30 1995-12-08 Seiko Instr Inc 電気装置の電極基板、電極形成方法及び実装方法
JP3587884B2 (ja) * 1994-07-21 2004-11-10 富士通株式会社 多層回路基板の製造方法
US5573174A (en) * 1994-08-15 1996-11-12 Pekol; Robert Automatic reflow soldering system
EP0731490A3 (en) * 1995-03-02 1998-03-11 Ebara Corporation Ultra-fine microfabrication method using an energy beam
US5953629A (en) * 1995-06-09 1999-09-14 Vacuum Metallurgical Co., Ltd. Method of thin film forming on semiconductor substrate
JPH095807A (ja) * 1995-06-21 1997-01-10 Ricoh Co Ltd 超微粒子分散材料およびその製造方法
US5882722A (en) 1995-07-12 1999-03-16 Partnerships Limited, Inc. Electrical conductors formed from mixtures of metal powders and metallo-organic decompositions compounds
DE69622412T2 (de) * 1995-08-29 2003-03-20 Minnesota Mining & Mfg Verfahren zur herstellung einer elektronischen anordnung mit klebeverbindung mittels eines nachgiebigen substrats
US5747102A (en) * 1995-11-16 1998-05-05 Nordson Corporation Method and apparatus for dispensing small amounts of liquid material
US6015083A (en) * 1995-12-29 2000-01-18 Microfab Technologies, Inc. Direct solder bumping of hard to solder substrate
JP3725169B2 (ja) * 1996-05-15 2005-12-07 セイコーエプソン株式会社 塗布膜を有する薄膜デバイスの製造方法
JPH09326416A (ja) * 1996-06-05 1997-12-16 Kokusai Electric Co Ltd 半導体素子の実装方法およびその製品
JP3339779B2 (ja) * 1996-07-17 2002-10-28 富士通株式会社 Ｓｍｔラインを備えた製造管理システム
JP2967734B2 (ja) * 1996-10-18 1999-10-25 日本電気株式会社 薄膜の形成方法
US5855323A (en) * 1996-11-13 1999-01-05 Sandia Corporation Method and apparatus for jetting, manufacturing and attaching uniform solder balls
US6068939A (en) * 1996-11-21 2000-05-30 Mitsuboshi Belting Ltd. Colored and fired film and method for producing the same
JP3205793B2 (ja) 1996-12-19 2001-09-04 株式会社巴製作所 超微粒子及びその製造方法
JPH10223133A (ja) * 1997-02-07 1998-08-21 Yamaha Corp 電界放出素子の製造方法
ATE353536T1 (de) * 1997-02-20 2007-02-15 Partnerships Ltd Inc Niedertemperaturverfahren und zusammensetzungen zur herstellung elektischer leiter
US6189208B1 (en) * 1998-09-11 2001-02-20 Polymer Flip Chip Corp. Flip chip mounting technique
JP4357659B2 (ja) * 1998-10-26 2009-11-04 セイコーインスツル株式会社 圧電体装置及びその製造方法
JP2002536818A (ja) * 1999-01-29 2002-10-29 ビーピー マイクロシステムズ インラインプログラミングシステムおよび方法
JP3403677B2 (ja) * 1999-09-06 2003-05-06 マイクロ・テック株式会社 半田ボール形成方法
US6519842B2 (en) * 1999-12-10 2003-02-18 Ebara Corporation Method for mounting semiconductor device
JP3397313B2 (ja) * 1999-12-20 2003-04-14 富士通株式会社 半導体装置の製造方法及び電子部品の実装方法

Also Published As

Publication number Publication date
US6519842B2 (en) 2003-02-18
EP1107305A2 (en) 2001-06-13
TW511122B (en) 2002-11-21
EP1107305A3 (en) 2004-06-23
US20010006455A1 (en) 2001-07-05
KR100737498B1 (ko) 2007-07-09
US20030079680A1 (en) 2003-05-01

Similar Documents

Publication Publication Date Title
KR100737498B1 (ko) 반도체 소자의 실장 방법 및 실장 구조
US6281107B1 (en) Semiconductor device and method for manufacturing the same
US7799607B2 (en) Process for forming bumps and solder bump
US6307160B1 (en) High-strength solder interconnect for copper/electroless nickel/immersion gold metallization solder pad and method
US6165885A (en) Method of making components with solder balls
US20060065978A1 (en) Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same
US20010040290A1 (en) Method for forming bump, semiconductor device and method for making the same, circuit board, and electronic device
US6221692B1 (en) Method of fabricating solder-bearing silicon semiconductor device and circuit board mounted therewith
US5842626A (en) Method for coupling surface mounted capacitors to semiconductor packages
JPH065760A (ja) 表面実装型半導体装置用パッケージリード
US7279409B2 (en) Method for forming multi-layer bumps on a substrate
Lu et al. Electrically conductive adhesives (ECAs)
US5877560A (en) Flip chip microwave module and fabrication method
US7719853B2 (en) Electrically connecting terminal structure of circuit board and manufacturing method thereof
JP3638486B2 (ja) 半導体素子の実装方法及び金属ペースト
KR100744149B1 (ko) 은 범프를 이용한 반도체 패키지 구조 및 형성 방법
JP7480789B2 (ja) 接続構造体及び接続構造体の製造方法
JPH04263434A (ja) 電気的接続接点の形成方法および電子部品の実装方法
JP3339384B2 (ja) 半田材料並びにプリント配線板及びその製造方法
JP3638487B2 (ja) 半導体素子の実装方法
JPH09270428A (ja) はんだバンプ形成方法
KR100702449B1 (ko) 발광소자의 제조방법
KR100310037B1 (ko) 복수개의집적회로칩을연성인쇄회로기판상에실장히기위한방법
Lu et al. Electrically conductive adhesives–a lead-free alternative
JPH11135674A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee