KR20160002718A - 열경화성 밀봉 수지 시트 및 전자 부품 패키지의 제조 방법 - Google Patents

열경화성 밀봉 수지 시트 및 전자 부품 패키지의 제조 방법 Download PDF

Info

Publication number
KR20160002718A
KR20160002718A KR1020157025361A KR20157025361A KR20160002718A KR 20160002718 A KR20160002718 A KR 20160002718A KR 1020157025361 A KR1020157025361 A KR 1020157025361A KR 20157025361 A KR20157025361 A KR 20157025361A KR 20160002718 A KR20160002718 A KR 20160002718A
Authority
KR
South Korea
Prior art keywords
resin sheet
sealing resin
heat treatment
thickness
package
Prior art date
Application number
KR1020157025361A
Other languages
English (en)
Inventor
유사쿠 시미즈
에이지 도요다
다케시 마츠무라
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=51791674&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20160002718(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20160002718A publication Critical patent/KR20160002718A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

우수한 신뢰성을 갖는 전자 패키지를 제조 가능한 열경화성 밀봉 수지 시트 및 이것을 이용하는 전자 부품 패키지의 제조 방법을 제공한다. 본 발명의 열경화성 밀봉 수지 시트는, 무기 충전제를 70 중량% 이상 80 중량% 이하의 함유량으로 포함하고, 이하의 열처리 1 및 열처리 2를 행할 때의 표면 휘어짐량이 각각 -0.6 mm 이상 0.1 mm 이하이다.
열처리 1: 사방 35 mm이고 두께 0.2 mm인 실리콘 칩이 두께 25 ㎛의 다이본드 필름을 개재하여 탑재된 사방 50 mm이고 두께 0.32 mm인 프린트 기판 상에, 상기 열경화성 밀봉 수지 시트를 접합한 후의 총 두께가 0.75 mm가 되도록 접합하고, 150℃에서 1시간 열처리하여 밀봉체로 한 후, 25℃에서 1시간 정치한다.
열처리 2: 상기 열처리 1을 거친 상기 밀봉체를 또한 240℃ 분위기하에 투입한다.

Description

열경화성 밀봉 수지 시트 및 전자 부품 패키지의 제조 방법{THERMOSETTING SEALING RESIN SHEET AND METHOD FOR PRODUCING ELECTRONIC COMPONENT PACKAGE}
본 발명은, 열경화성 밀봉 수지 시트 및 전자 부품 패키지의 제조 방법에 관한 것이다.
최근, 반도체 장치 및 그 패키지의 고기능화, 박형화, 소형화가 한층 더 요구되고 있다. 전자 부품의 고밀도 집적화의 하나의 대책으로서, 반도체 소자 등의 전자 부품이 기판 상에서 수지 밀봉된 패키지를 그 두께 방향으로 복수단으로 적층시키는 패키지ㆍ온ㆍ패키지(이하, 「PoP」라고도 함) 구조라고 불리는 3차원 실장 기술이 개발되어 있다. 상하의 패키지는, 일반적으로 상단의 패키지의 이면(하면)에 설치된 범프와 하단의 패키지의 상면에 설치된 전극에 의해 전기적으로 접속되어 있다.
여기서, PoP 구조의 제조 과정에 있어서 땜납 리플로우 등의 고온 처리가 행해지면, PoP 구조를 구성하는 각 부재 사이의 선 팽창률의 차에 의해 생긴 응력에 의해 기판이 휘어지는 경우가 있다. 패키지 전체의 박형화에 따라, 그것을 구성하는 실장 기판도 박형화되는 상황에서는, 이러한 휘어짐의 발생은 보다 현저해지는 경향이 있다. 실장 기판에 휘어짐이 생기면 특히 범프 접속부에 응력이 집중되어 버려, 접속 불량이 생기는 경우가 있다.
상기 실장 기판의 휘어짐을, 특히 실장 기판과 범프 사이의 선 팽창률의 차를 억제하는 관점에서, 상하의 패키지 사이에 응력 완화를 위한 수지 기재를 개재시킴으로써 방지하고자 하는 기술이 제안되어 있다(특허문헌 1).
특허문헌 1: 일본 특허 공개 제2010-199611호 공보
한편, 기판에 탑재된 전자 부품은 수지 밀봉된 상태에 있기 때문에, 밀봉 수지와 기판 사이의 선 팽창률의 차에 기인하여 응력이 발생하고, 이것이 기판의 휘어짐이나 밀봉 수지의 기판으로부터의 박리, 밀봉 수지의 크랙 등을 야기하는 경우가 있다. PoP 구조에서는, 상단 패키지에서는 상면(노출면)의 거의 전면이 밀봉 수지로 덮이는데 비해, 하단 패키지의 상면에는, 상단 패키지와의 범프 접속을 위한 전극 영역을 전자 부품의 수지 밀봉 부분을 피하도록 주변부에 설치할 필요가 있기 때문에, 일반적으로는 하단 패키지의 수지 밀봉 부분의 면적은 상단 패키지의 수지 밀봉 부분과 비교하여 작아지는 경우가 많다. 그렇게 하면, PoP 구조에서는 각 패키지에서의 밀봉 수지-기판 사이의 선 팽창률 차의 영향뿐만 아니라, 상단 패키지와 하단 패키지 사이의 선 팽창률 차가 생겨 버리고, 양자간의 응력차에 의해서도 기판의 휘어짐, 밀봉 수지의 박리나 크랙 등이 생겨 버린다. 이러한 현상은, 각 패키지의 밀봉 수지를 경화시키고 나서 패키지의 다단 적층을 행할 때의 땜납 리플로우시 등에 생기기 쉬워진다.
또한, 전자 부품의 수지 밀봉시에 있어서도, 밀봉 수지의 열경화 수축의 영향에 의해 기판에 휘어짐이 생기는 경우가 있다. 상기 선 팽창률 차의 경우와 마찬가지로, PoP 구조에서는 각 패키지에서의 밀봉 수지의 열경화 수축의 영향뿐만 아니라, 상단 패키지와 하단 패키지 사이에서의 열경화 수축의 차가 생겨 버리고, 양자간의 응력차에 의해서도 기판의 휘어짐이나 밀봉 수지의 박리, 크랙 등이 생겨 버린다. 이러한 현상은, 각 패키지의 밀봉 수지를 경화시키지 않고 패키지의 다단 적층을 행하고, 마지막에 일괄적으로 열경화 처리를 행할 때에 생기기 쉬워진다.
이상과 같이, PoP 구조에서는, 각 패키지에서의 선 팽창률 차 내지 열경화 수축의 차의 영향뿐만 아니라, 상하 패키지 사이에서의 선 팽창률 차나 열경화 수축의 차의 영향을 받게 되어, PoP 구조 전체에서의 신뢰성의 유지 내지 향상이 어려워진다.
본 발명은, 상기 문제점을 감안하여 이루어진 것으로, 그 목적은, 우수한 신뢰성을 갖는 전자 패키지를 제조 가능한 열경화성 밀봉 수지 시트 및 이것을 이용하는 전자 부품 패키지의 제조 방법을 제공하는 것에 있다.
본원 발명자들은, 상기 종래의 문제점을 해결하기 위해 예의 검토한 결과, 하기 구성으로 함으로써 상기 목적을 달성할 수 있는 것을 발견하여, 본 발명을 완성시켰다.
즉, 본 발명의 열경화성 밀봉 수지 시트는,
무기 충전제를 70 중량% 이상 80 중량% 이하의 함유량으로 포함하고,
이하의 열처리 1 및 열처리 2를 행할 때의 표면 휘어짐량이 각각 -0.6 mm 이상 0.1 mm 이하인 열경화성 밀봉 수지 시트.
열처리 1: 사방 35 mm이고 두께 0.2 mm인 실리콘 칩이 두께 25 ㎛의 다이본드 필름을 개재하여 탑재된 사방 50 mm이고 두께 0.32 mm인 프린트 기판 상에, 상기 열경화성 밀봉 수지 시트를 접합한 후의 총 두께가 0.75 mm가 되도록 접합하고, 150℃에서 1시간 열처리하여 밀봉체로 한 후, 25℃에서 1시간 정치한다.
열처리 2: 상기 열처리 1을 거친 상기 밀봉체를 또한 240℃ 분위기하에 투입한다.
그 열경화성 밀봉 수지 시트(이하, 단순히 「밀봉 수지 시트」라고도 함)는, 수지 성분과 비교하여 선 팽창률이 낮은 무기 충전제를 70 중량% 이상 80 중량% 이하라는 고함유량으로 포함하고 있기 때문에, 열경화 처리후의 밀봉 수지 시트 전체의 선 팽창률을 저감할 수 있다. 이에 따라, 유리 에폭시 기판과 같이 저 선 팽창률화된 기판에 대해서도 선 팽창률 차를 작게 할 수 있고, 선 팽창률 차에 기인하는 기판의 휘어짐이나 밀봉 수지의 박리 내지 크랙 등(이하, 선 팽창률 차에 기인하는 이러한 문제점을 「기판의 휘어짐 등」이라고도 함)을 방지할 수 있다. 또한, 그 밀봉 수지 시트에서는, 열경화 처리시의 열수축에 영향을 미치는 수지 성분의 함유량을 고함유량의 무기 충전제에 의해 저감시키고 있다. 그 결과, 그 밀봉 수지 시트에서는, 소정의 열처리 1 및 2를 거친 후의 표면 휘어짐량이 모두 -0.6 mm 이상 0.1 mm 이하로 억제되어 있기 때문에, 밀봉 수지 시트의 열경화 수축의 기판에 대한 영향을 충분히 억제할 수 있다. 이상과 같이, 그 밀봉 수지 시트에 의하면, 밀봉 처리나 그 후의 땜납 리플로우 등의 고온 처리가 실시되더라도, PonP 구조 전체에서의 고온 처리에 대한 신뢰성을 향상시킬 수 있다. 또, 표면 휘어짐량의 부호가 플러스이면, 열처리후의 밀봉 수지 시트가 기판측으로 움푹 패여 휘어진 상태이고(도 4B 참조), 표면 휘어짐량의 부호가 마이너스이면 밀봉 수지 시트가 기판과는 반대측으로 팽창하여 휘어진 상태이다(도 4C 참조). 본 명세서에 있어서, 표면 휘어짐량의 측정 방법은 실시예의 기재에 따른다.
상기 무기 충전제의 함유량이 70 중량% 미만이면, 땜납 리플로우시의 휘어짐이 커져 땜납 크랙 등의 불량이 생길 우려가 있다. 한편, 상기 무기 충전제의 함유량이 80 중량%를 초과하면, 수지 밀봉의 단계에서 성형체의 휘어짐이 커져, 반송 불량이나 다이싱 불량 등의 문제점이 생기는 경우가 있다.
그 밀봉 수지 시트에서는, 150℃에서 1시간 열처리한 후의 선 팽창률이 유리 전이 온도 이하에서 15 ppm/K 이상 30 ppm/K 이하인 것이 바람직하다. 소정의 열처리후의 열처리물의 유리 전이 온도 이하에서의 선 팽창률을 상기 범위로 함으로써, 밀봉 처리후에 PoP 구조에 대하여 고온 처리를 실시하더라도, 밀봉 수지 시트와, 특히 저 선 팽창률을 갖는 기판과의 선 팽창률 차를 작게 할 수 있어, 기판의 휘어짐 등을 방지할 수 있다. 또, 선 팽창률 및 유리 전이 온도의 측정 방법은 실시예의 기재에 따른다.
그 밀봉 수지 시트에서는, 선 팽창률 제어의 관점에서, 상기 무기 충전제가 실리카 입자인 것이 바람직하다.
그 밀봉 수지 시트에서는, 상기 무기 충전제의 평균 입경이 0.1 ㎛ 이상 35 ㎛ 이하인 것이 바람직하다. 무기 충전제의 평균 입경을 상기 범위로 함으로써, 무기 충전제의 양호한 분산성을 얻을 수 있음과 함께, 전자 부품이나 기판 상의 요철에 대한 추종성을 확보할 수 있다.
본 발명에는, 전자 부품이 탑재된 실장 기판을 준비하는 준비 공정,
상기 전자 부품을 덮도록 상기 실장 기판 상에 그 열경화성 밀봉 수지 시트를 적층하여 총 두께 0.75 mm 이하의 적층체를 형성하는 적층체 형성 공정, 및
상기 열경화성 밀봉 수지 시트를 열경화시키는 밀봉 공정
을 포함하는 전자 부품 패키지의 제조 방법도 포함된다.
본 발명의 전자 부품 패키지의 제조 방법에서는, 그 밀봉 수지 시트를 이용하고 있기 때문에, 하나의 패키지의 총 두께를 0.75 mm 이하까지 박형화하더라도 기판의 휘어짐 등이 억제된 고신뢰성의 전자 부품 패키지를 제조할 수 있다.
그 제조 방법에서는, 상기 준비 공정 및 상기 적층체 형성 공정을 반복하여 얻어지는 복수의 적층체를 다단으로 적층한 후, 상기 밀봉 공정을 행하는 것이 바람직하다. 이에 따라, 우수한 신뢰성의 PonP 구조를 효율적으로 제조할 수 있다.
도 1은 본 발명의 일실시형태에 따른 열경화성 밀봉 수지 시트를 나타내는 단면 모식도이다.
도 2는 본 발명의 일실시형태에 따른 전자 부품 패키지를 나타내는 단면 모식도이다.
도 3은 열경화성 수지 밀봉 시트의 밀봉 처리후의 표면 휘어짐량 측정용의 샘플을 나타내는 단면 모식도이다.
도 4A는 열경화성 밀봉 수지 시트의 밀봉 처리후의 표면 휘어짐량의 측정 순서를 나타내는 평면도이다.
도 4B는 도 4A의 X-X선 단면도의 일례이다.
도 4C는 도 4A의 X-X선 단면도의 다른 일례이다.
[제1 실시형태]
본 발명의 일실시형태인 제1 실시형태에 관해, 도면을 참조하면서 이하에 설명한다. 단, 도면의 일부 또는 전부에 있어서, 설명에 불필요한 부분은 생략하고, 또한 설명을 용이하게 하기 위해 확대 또는 축소 등 하여 도시한 부분이 있다. 우선, 열경화성 밀봉 수지 시트에 관해 설명한 후, 그 열경화성 밀봉 수지 시트를 이용하는 전자 부품 패키지의 제조 방법에 관해 설명한다.
<열경화성 밀봉 수지 시트>
도 1은, 본 발명의 일실시형태에 따른 열경화성 밀봉 수지 시트를 모식적으로 나타내는 단면도이다. 밀봉 수지 시트(1)는, 대표적으로 폴리에틸렌테레프탈레이트(PET) 필름 등의 지지체(1a) 상에 적층된 상태로 제공된다. 또, 지지체(1a)에는 밀봉 수지 시트(1)의 박리를 용이하게 행하기 위해 공지의 이형제에 의한 이형 처리가 실시되어 있어도 좋다. 또한, 길이가 긴 지지체(1a) 상에 밀봉 수지 시트(1)를 연속하여 형성하고, 이것을 롤형으로 권취한 권취체로 해도 좋다.
밀봉 수지 시트(1)에서는, 소정의 열처리 1 및 2를 거친 후의 표면 휘어짐량이 모두 -0.6 mm 이상 0.1 mm 이하이면 되지만, 바람직한 하한은 -0.5 mm 이상이고, 보다 바람직한 하한은 -0.4 mm 이상이다. 한편, 표면 휘어짐량의 바람직한 상한은 0.08 mm 이하이고, 보다 바람직한 상한은 0.05 mm 이하이다. 밀봉 수지 시트(1)의 표면 휘어짐량이 상기 범위로 되어 있기 때문에, 수지 밀봉시의 열경화 수축 작용 및 땜납 리플로우시의 열팽창 작용이 억제되고, 그 결과, 기판의 휘어짐 등이 억제된 고신뢰성의 전자 패키지를 제조할 수 있다.
밀봉 수지 시트(1)를 150℃에서 1시간 열처리한 후의 선 팽창률은, 열처리후의 샘플의 유리 전이 온도 이하에서는 특별히 한정되지 않지만, 그 하한은 15 ppm/K 이상이 바람직하고, 14 ppm/K 이상이 보다 바람직하다. 상기 선 팽창률의 상한은 30 ppm/K 이하인 것이 바람직하고, 25 ppm/K 이하가 보다 바람직하다. 소정의 열처리후의 열처리물의 유리 전이 온도 이하에서의 선 팽창률을 상기 범위로 함으로써, 밀봉 처리후에 PoP 구조에 대하여 고온 처리를 실시하더라도, 밀봉 수지 시트와, 특히 저 선 팽창률을 갖는 기판과의 선 팽창률 차를 작게 할 수 있어, 기판의 휘어짐 등을 방지할 수 있다.
열경화성 밀봉 수지 시트를 형성하는 수지 조성물은, 전술한 바와 같은 특성을 바람직하게 가지며, 반도체 칩 등의 전자 부품의 수지 밀봉에 이용 가능한 것이라면 특별히 한정되지 않지만, 예컨대 이하의 A 성분 내지 E 성분을 함유하는 에폭시 수지 조성물을 바람직한 것으로서 들 수 있다. 또, C 성분은 필요에 따라서 첨가해도 좋고 첨가하지 않아도 좋다.
A 성분: 에폭시 수지
B 성분: 페놀 수지
C 성분: 엘라스토머
D 성분: 무기 충전제
E 성분: 경화 촉진제
(A 성분)
에폭시 수지(A 성분)로는, 특별히 한정되는 것이 아니다. 예컨대, 트리페닐메탄형 에폭시 수지, 크레졸노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 변성 비스페놀 A형 에폭시 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 변성 비스페놀 F형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 페놀노볼락형 에폭시 수지, 페녹시 수지 등의 각종 에폭시 수지를 이용할 수 있다. 이들 에폭시 수지는 단독으로 이용해도 좋고 2종 이상 병용해도 좋다.
에폭시 수지의 경화후의 인성 및 에폭시 수지의 반응성을 확보하는 관점에서는, 에폭시 당량 150∼250, 연화점 혹은 융점이 50∼130℃의 상온에서 고형인 것이 바람직하고, 그 중에서도 신뢰성의 관점에서, 트리페닐메탄형 에폭시 수지, 크레졸노볼락형 에폭시 수지, 비페닐형 에폭시 수지가 바람직하다.
에폭시 수지(A 성분)의 함유량은, 에폭시 수지 조성물 전체에 대하여 1∼10 중량%의 범위로 설정하는 것이 바람직하다.
(B 성분)
페놀 수지(B 성분)는, 에폭시 수지(A 성분)와의 사이에서 경화 반응을 일으키는 것이라면 특별히 한정되는 것은 아니다. 예컨대, 페놀노볼락 수지, 페놀아랄킬 수지, 비페닐아랄킬 수지, 디시클로펜타디엔형 페놀 수지, 크레졸노볼락 수지, 레졸 수지 등이 이용된다. 이들 페놀 수지는 단독으로 이용해도 좋고, 2종 이상 병용해도 좋다.
페놀 수지로는, 에폭시 수지(A 성분)와의 반응성의 관점에서, 수산기 당량이 70∼250, 연화점이 50∼110℃인 것을 이용하는 것이 바람직하고, 그 중에서도 경화 반응성이 높다고 하는 관점에서, 페놀노볼락 수지를 바람직하게 이용할 수 있다. 또한, 신뢰성의 관점에서, 페놀아랄킬 수지나 비페닐아랄킬 수지와 같은 저흡습성인 것도 바람직하게 이용할 수 있다.
에폭시 수지(A 성분)와 페놀 수지(B 성분)의 배합 비율은, 경화 반응성이라는 관점에서, 에폭시 수지(A 성분) 중의 에폭시기 1 당량에 대하여, 페놀 수지(B 성분) 중의 수산기의 합계가 0.7∼1.5 당량이 되도록 배합하는 것이 바람직하고, 보다 바람직하게는 0.9∼1.2 당량이다.
(C 성분)
에폭시 수지(A 성분) 및 페놀 수지(B 성분)와 함께 이용되는 엘라스토머(C 성분)는, 열경화성 밀봉 수지 시트에 의한 전자 부품의 밀봉에 필요한 가요성을 에폭시 수지 조성물에 부여하는 것이며, 이러한 작용을 발휘하는 것이라면 특별히 그 구조를 한정하는 것은 아니다. 예컨대, 폴리아크릴산에스테르 등의 각종 아크릴계 공중합체, 스티렌아크릴레이트계 공중합체, 부타디엔고무, 스티렌-부타디엔고무(SBR), 에틸렌-아세트산비닐 코폴리머(EVA), 이소프렌고무, 아크릴로니트릴고무 등의 고무질 중합체를 이용할 수 있다. 그 중에서도, 에폭시 수지(A 성분)에 분산시키기 쉽고, 또한 에폭시 수지(A 성분)와의 반응성도 높기 때문에, 얻어지는 열경화성 밀봉 수지 시트의 내열성이나 강도를 향상시킬 수 있다고 하는 관점에서, 아크릴계 공중합체를 이용하는 것이 바람직하다. 이들은 단독으로 이용해도 좋고, 2종 이상 함께 이용해도 좋다.
또, 아크릴계 공중합체는, 예컨대 소정의 혼합비로 한 아크릴 모노머 혼합물을, 정법에 의해 라디칼 중합함으로써 합성할 수 있다. 라디칼 중합의 방법으로는, 유기 용제를 용매로 행하는 용액 중합법이나, 수중에 원료 모노머를 분산시키면서 중합을 행하는 현탁 중합법이 이용된다. 그 때에 이용하는 중합 개시제로는, 예컨대, 2,2'-아조비스이소부티로니트릴, 2,2'-아조비스-(2,4-디메틸발레로니트릴), 2,2'-아조비스-4-메톡시-2,4-디메틸발레로니트릴, 그 밖의 아조계 또는 디아조계 중합 개시제, 벤조일퍼옥사이드 및 메틸에틸케톤퍼옥사이드 등의 과산화물계 중합 개시제 등이 이용된다. 또, 현탁 중합의 경우는, 예컨대 폴리아크릴아미드, 폴리비닐알콜과 같은 분산제를 가하는 것이 바람직하다.
엘라스토머(C 성분)의 함유량은, 에폭시 수지 조성물 전체의 1∼15 중량%이다. 엘라스토머(C 성분)의 함유량이 1 중량% 미만이면, 밀봉 수지 시트(1)의 유연성 및 가요성을 얻는 것이 어려워지고, 나아가 열경화성 밀봉 수지 시트의 휘어짐을 억제한 수지 밀봉도 어려워진다. 반대로 상기 함유량이 15 중량%를 초과하면, 밀봉 수지 시트(1)의 용융 점도가 높아져 전자 부품의 매립성이 저하됨과 함께, 밀봉 수지 시트(1)의 경화체의 강도 및 내열성이 저하되는 경향이 보인다.
또한, 엘라스토머(C 성분)의 에폭시 수지(A 성분)에 대한 중량 비율(C 성분의 중량/A 성분의 중량)은 3∼4.7의 범위로 설정하는 것이 바람직하다. 상기 중량 비율이 3 미만인 경우는, 밀봉 수지 시트(1)의 유동성을 컨트롤하는 것이 어려워지고, 4.7을 초과하면 밀봉 수지 시트(1)의 전자 부품에 대한 접착성이 떨어지는 경향이 보이기 때문이다.
(D 성분)
무기질 충전제(D 성분)는 특별히 한정되지 않고, 종래 공지의 각종 충전제를 이용할 수 있고, 예컨대, 석영유리, 탈크, 실리카(용융 실리카나 결정성 실리카 등), 알루미나, 질화알루미늄, 질화규소, 질화붕소의 분말을 들 수 있다. 이들은 단독으로 이용해도 좋고, 2종 이상 병용해도 좋다.
그 중에서도, 에폭시 수지 조성물의 경화체의 열 선 팽창 계수가 저감함으로써 내부 응력을 저감하고, 그 결과, 전자 부품의 밀봉후의 밀봉 수지 시트(1)의 휘어짐을 억제할 수 있다는 점에서, 실리카 분말을 이용하는 것이 바람직하고, 실리카 분말 중에서도 용융 실리카 분말을 이용하는 것이 보다 바람직하다. 용융 실리카 분말로는, 구상 용융 실리카 분말, 파쇄 용융 실리카 분말을 들 수 있지만, 유동성이라는 관점에서, 구상 용융 실리카 분말을 이용하는 것이 특히 바람직하다.
무기 충전제(D 성분)의 평균 입경은 특별히 한정되지 않지만, 0.1 ㎛ 이상 35 ㎛ 이하의 범위의 것을 이용하는 것이 바람직하고, 0.3 ㎛ 이상 30 ㎛ 이하의 범위의 것을 이용하는 것이 보다 바람직하다.
또, 평균 입경은, 모집단으로부터 임의로 추출되는 시료를 이용하고, 레이저 회절 산란식 입도 분포 측정 장치를 이용하여 측정함으로써 도출할 수 있다.
무기질 충전제(D 성분)의 함유량은, 바람직하게는 에폭시 수지 조성물 전체의 70∼80 중량%이면 되고, 보다 바람직하게는 72∼78 중량%이다. 무기질 충전제(D 성분)의 함유량이 70 중량% 미만이면, 땜납 리플로우시의 휘어짐이 커져 상하의 패키지에서 접속 불량이 발생할 가능성이 높아진다. 한편, 상기 함유량이 80 중량%를 초과하면 150℃에서 1시간 가열하여 경화시킨 후에 25℃로 냉각시켰을 때의 휘어짐량이 커져, 반송 불량이나 다이싱 불량이 발생할 가능성이 높아진다.
(E 성분)
경화 촉진제(E 성분)는, 에폭시 수지와 페놀 수지의 경화를 진행시키는 것이라면 특별히 한정되는 것은 아니지만, 경화성과 보존성의 관점에서, 트리페닐포스핀이나 테트라페닐포스포늄테트라페닐보레이트 등의 유기 인계 화합물이나, 이미다졸계 화합물이 바람직하게 이용된다. 이들 경화 촉진제는, 단독으로 이용해도 좋고, 다른 경화 촉진제와 병용해도 상관없다.
경화 촉진제(E 성분)의 함유량은, 에폭시 수지(A 성분) 및 페놀 수지(B 성분)의 합계 100 중량부에 대하여 0.1∼5 중량부인 것이 바람직하다.
(그 밖의 성분)
또한, 에폭시 수지 조성물에는, A 성분 내지 E 성분에 더하여, 난연제 성분을 가해도 좋다. 난연제 조성분으로는, 예컨대 수산화알루미늄, 수산화마그네슘, 수산화철, 수산화칼슘, 수산화주석, 복합화 금속 수산화물 등의 각종 금속 수산화물을 이용할 수 있다.
금속 수산화물의 평균 입경으로는, 에폭시 수지 조성물을 가열했을 때에 적당한 유동성을 확보한다고 하는 관점에서, 평균 입경이 1∼10 ㎛인 것이 바람직하고, 더욱 바람직하게는 2∼5 ㎛이다. 금속 수산화물의 평균 입경이 1 ㎛ 미만이면, 에폭시 수지 조성물 중에 균일하게 분산시키는 것이 어려워짐과 함께, 에폭시 수지 조성물의 가열시의 유동성을 충분히 얻을 수 없는 경향이 있다. 또한, 평균 입경이 10 ㎛를 초과하면, 금속 수산화물(E 성분)의 첨가량당 표면적이 작아지기 때문에, 난연 효과가 저하되는 경향이 보인다.
또한, 난연제 성분으로는 상기 금속 수산화물 외에, 포스파젠 화합물을 이용할 수 있다. 포스파젠 화합물로는, 예컨대 SPR-100, SA-100, SP-100(이상, 오츠카화학 주식회사), FP-100, FP-110(이상, 주식회사 후시미 제약소) 등이 시판품으로서 입수 가능하다.
소량이라도 난연 효과를 발휘한다고 하는 관점에서, 식 (1) 또는 식 (2)로 표시되는 포스파젠 화합물이 바람직하고, 이들 포스파젠 화합물에 포함되는 인 원소의 함유율은 12 중량% 이상인 것이 바람직하다.
Figure pct00001
(식 (1) 중, n은 3∼25의 정수이며, R1 및 R2는 동일하거나 상이하고, 알콕시기, 페녹시기, 아미노기, 수산기 및 알릴기로 이루어지는 군에서 선택되는 관능기를 갖는 1가의 유기기이다.)
Figure pct00002
(식 (2) 중, n 및 m은, 각각 독립적으로 3∼25의 정수이다. R3 및 R5는 동일하거나 상이하고, 알콕시기, 페녹시기, 아미노기, 수산기 및 알릴기로 이루어지는 군에서 선택되는 관능기를 갖는 1가의 유기기이다. R4는, 알콕시기, 페녹시기, 아미노기, 수산기 및 알릴기로 이루어지는 군에서 선택되는 관능기를 갖는 2가의 유기기이다.)
또한, 안정성 및 보이드의 생성 억제라는 관점에서, 식 (3)으로 표시되는 환형 포스파젠 올리고머를 이용하는 것이 바람직하다.
Figure pct00003
(식 (3) 중, n은 3∼25의 정수이며, R6 및 R7은 동일하거나 상이하고, 수소, 수산기, 알킬기, 알콕시기 또는 글리시딜기이다.)
상기 식 (3)으로 표시되는 환형 포스파젠 올리고머는, 예컨대 FP-100, FP-110(이상, 주식회사 후시미 제약소) 등이 시판품으로서 입수 가능하다.
포스파젠 화합물의 함유량은, 에폭시 수지 조성물 중에 포함되는 에폭시 수지(A 성분), 페놀 수지(B 성분), 엘라스토머(D 성분), 경화 촉진제(E 성분) 및 포스파젠 화합물(그 밖의 성분)을 포함하는 유기 성분 전체의 10∼30 중량%인 것이 바람직하다. 즉, 포스파젠 화합물의 함유량이 유기 성분 전체의 10 중량% 미만이면, 밀봉 수지 시트(1)의 난연성이 저하됨과 함께, 피착체(예컨대 전자 부품을 탑재한 기판 등)에 대한 요철 추종성이 저하되어, 보이드가 발생하는 경향이 보인다. 상기 함유량이 유기 성분 전체의 30 중량%를 초과하면, 밀봉 수지 시트(1)의 표면에 점성이 생기기 쉬워져, 피착체에 대한 위치 맞춤을 하기 어려워지는 등 작업성이 저하되는 경향이 보인다.
또한, 상기 금속 수산화물 및 포스파젠 화합물을 병용하여, 시트 밀봉에 필요한 가요성을 확보하면서, 난연성이 우수한 밀봉 수지 시트(1)를 얻을 수도 있다. 양자를 병용함으로써, 금속 수산화물만을 이용한 경우의 충분한 난연성과, 포스파젠 화합물만을 이용한 경우는, 충분한 가요성을 얻을 수 있다.
상기 난연제 중, 수지 밀봉의 성형시의 열경화성 밀봉 수지 시트의 변형성, 전자 부품이나 피착체의 요철에 대한 추종성, 전자 부품이나 피착체에 대한 밀착성의 점에서 유기계 난연제를 이용하는 것이 바람직하고, 특히 포스파젠계 난연제가 바람직하게 이용된다.
또, 에폭시 수지 조성물은, 상기 각 성분 이외에, 필요에 따라서 카본블랙을 비롯한 안료 등 다른 첨가제를 적절하게 배합할 수 있다.
(열경화성 밀봉 수지 시트의 제작 방법)
열경화성 밀봉 수지 시트의 제작 방법을 이하에 설명한다. 우선, 전술한 각 성분을 혼합함으로써 에폭시 수지 조성물을 조제한다. 혼합 방법은, 각 성분이 균일하게 분산 혼합되는 방법이라면 특별히 한정되지 않는다. 그 후, 예컨대 각 성분을 유기 용제 등에 용해 또는 분산한 와니스를 도공하여 시트형으로 형성한다. 혹은, 각 배합 성분을 직접 니이더 등으로 혼련함으로써 혼련물을 조제하고, 이와 같이 하여 얻어진 혼련물을 압출하여 시트형으로 형성해도 좋다.
와니스를 이용하는 구체적인 제작 순서로는, 상기 A∼E 성분 및 필요에 따라서 다른 첨가제를 통상법에 준하여 적절하게 혼합하고, 유기 용제에 균일하게 용해 혹은 분산시켜 와니스를 조제한다. 이어서, 상기 와니스를 폴리에스테르 등의 지지체 상에 도포하여 건조시킴으로써 B 스테이지 상태의 밀봉 수지 시트(1)를 얻을 수 있다. 그리고 필요에 따라, 열경화성 밀봉 수지 시트의 표면을 보호하기 위해 폴리에스테르 필름 등의 박리 시트를 접합해도 좋다. 박리 시트는 밀봉시에 박리한다.
상기 유기 용제로는, 특별히 한정되지 않고, 종래 공지의 각종 유기 용제, 예컨대 메틸에틸케톤, 아세톤, 시클로헥사논, 디옥산, 디에틸케톤, 톨루엔, 아세트산에틸 등을 이용할 수 있다. 이들은 단독으로 이용해도 좋고, 2종 이상 함께 이용해도 좋다. 또한 통상, 와니스의 고형분 농도가 30∼60 중량%의 범위가 되도록 유기 용제를 이용하는 것이 바람직하다.
유기 용제 건조후의 시트의 두께는, 특별히 제한되는 것이 아니지만, 두께의 균일성과 잔존 용제량의 관점에서, 통상 5∼100 ㎛로 설정하는 것이 바람직하고, 보다 바람직하게는 20∼70 ㎛이다.
한편, 혼련을 이용하는 경우에는, 상기 A∼E 성분 및 필요에 따라서 다른 첨가제의 각 성분을 믹서 등 공지의 방법을 이용하여 혼합하고, 그 후 용융 혼련함으로써 혼련물을 조제한다. 용융 혼련하는 방법으로는, 특별히 한정되지 않지만, 예컨대 믹싱롤, 가압식 니이더, 압출기 등의 공지의 혼련기에 의해 용융 혼련하는 방법 등을 들 수 있다.
혼련 조건으로는, 온도가, 상기 각 성분의 연화점 이상이라면 특별히 제한되지 않고, 예컨대 30∼150℃, 에포킨 수지의 열경화성을 고려하면, 바람직하게는 40∼140℃, 더욱 바람직하게는 60∼120℃이며, 시간이 예컨대 1∼30분간, 바람직하게는 5∼15분간이다. 이것에 의해 혼련물을 조제할 수 있다.
얻어지는 혼련물을 압출 성형에 의해 성형함으로써, B 스테이지 상태의 밀봉 수지 시트(1)를 얻을 수 있다. 구체적으로는, 용융 혼련후의 혼련물을 냉각시키지 않고 고온 상태인 채로 압출 성형함으로써, 밀봉 수지 시트(1)를 형성할 수 있다. 이러한 압출 방법으로는, 특별히 제한되지 않고, T 다이 압출법, 롤 압연법, 롤 혼련법, 공압출법, 캘린더 성형법 등을 들 수 있다. 압출 온도로는, 상기 각 성분의 연화점 이상이라면 특별히 제한되지 않지만, 에폭시 수지의 열경화성 및 성형성을 고려하면, 예컨대 40∼150℃, 바람직하게는 50∼140℃, 더욱 바람직하게는 70∼120℃이다. 이상에 의해, 밀봉 수지 시트(1)를 형성할 수 있다.
이와 같이 하여 얻어진 열경화성 밀봉 수지 시트는, 필요에 따라 원하는 두께가 되도록 적층하여 사용해도 좋다. 즉, 열경화성 밀봉 수지 시트는, 단층 구조로 사용해도 좋고, 2층 이상의 다층 구조로 적층하여 이루어진 적층체로서 사용해도 좋다.
<전자 부품 패키지의 제조 방법>
본 실시형태의 전자 부품 패키지의 제조 방법은, 전자 부품이 탑재된 실장 기판을 준비하는 준비 공정, 상기 전자 부품을 덮도록 상기 실장 기판 상에 상기 열경화성 밀봉 수지 시트를 적층하여 총 두께 0.75 mm 이하의 적층체를 형성하는 적층체 형성 공정, 및 상기 열경화성 밀봉 수지 시트를 열경화시키는 밀봉 공정을 포함한다.
도 2에 나타낸 바와 같은 PonP 구조로 하기 위해서는, 하단 패키지인 제1 패키지 및 상단 패키지인 제2 패키지를 미리 따로따로 제작해 두고, 마지막에 양 패키지를 적층하는 순서를 바람직하게 채용할 수 있다. 제1 패키지와 제2 패키지의 제작 순서의 차이로는, 주로 제1 패키지에서의 수지 밀봉 부분(즉, 반도체 칩 및 이것을 덮는 밀봉 수지)이 제2 패키지와 비교하여 작은 점, 및 기판 이면에 설치되는 범프가 제2 패키지에서는 제1 패키지보다 큰 점을 들 수 있고, 그 외에는 거의 공통되기 때문에, 제1 패키지의 제작 순서를 중심으로, 이하 도 2를 참조하면서 설명한다. 본 실시형태에서는, 전자 부품으로서 반도체 칩을 이용하는 양태를 설명한다.
(제1 패키지의 제작)
준비 공정에서는, 전자 부품인 반도체 칩이 탑재된 실장 기판을 준비한다. 도 2에 나타낸 바와 같이, 기판(15) 상에는 적어도 하나의 제1 반도체 칩(12)이 고정되어 있다. 제1 반도체 칩(12)은 다이본드 필름(13)을 개재하여 기판(15)에 고정되어 있다. 도 2 중에서는 제1 반도체 칩(12)은 하나만 표시되어 있지만, 목적으로 하는 패키지의 사양에 따라서 2개, 3개, 4개 또는 5개 이상의 복수의 제1 반도체 칩(12)을 기판(15)에 고정해도 좋다.
(제1 반도체 칩)
제1 반도체 칩(12)으로는, 제2 패키지에 탑재되는 반도체 칩(22)으로부터 평면에서 보아 치수가 작아져 있는 것 외에는 여러가지 칩을 이용할 수 있고, 패키지 디자인에 따라서, 예컨대 반도체 칩의 일종인 로직 칩이나 프로세서를 바람직하게 이용할 수 있다. 제1 반도체 칩(12)의 두께는 특별히 한정되지 않지만, 통상 100 ㎛ 이하인 경우가 많다. 또한, 최근의 반도체 패키지의 박형화에 따라서 75 ㎛ 이하, 나아가 50 ㎛ 이하의 제1 반도체 칩(12)도 이용되어 오고 있다.
(기판)
기판(15)으로는, 프린트 배선 기판 등의 종래 공지의 기판을 사용할 수 있다. 또한, 유리 에폭시, BT(비스말레이미드-트리아진), 폴리이미드 등으로 이루어진 유기 기판을 사용할 수 있다. 그러나, 본 실시형태는 이것에 한정되지 않고, 반도체 소자를 마운트하고, 반도체 소자와 전기적으로 접속하여 사용 가능한 회로 기판도 포함된다. 기판(15)의 두께는 특별히 한정되지 않고, 100∼500 ㎛의 범위에서 적절하게 선택할 수 있다. 또한, 기판(15)은 단층 구조여도 좋고 다층 구조여도 좋고, 두께 방향으로 관통하는 관통 전극이 형성되어 있어도 좋다.
제1 패키지의 상면에는, 제2 패키지에 형성된 범프와의 전기적 접속을 위해 전극이 형성되어 있다(도시하지 않음). 이 전극 형성을 위한 스페이스를 기판(15)의 상면의 수지 밀봉 부분 주위에 설치하기 때문에, 반도체 칩(12) 및 밀봉 수지 시트(11)의 평면에서 보았을 때의 면적은 제2 패키지보다 작아졌다.
(다이본드 필름)
다이본드 필름(13)으로는, 종래 공지의 반도체 칩 고정용의 다이본드 필름을 이용할 수 있다. 다이본드 필름(13)의 두께로는 5 ㎛∼60 ㎛ 정도이면 된다.
(고정 방법)
제1 반도체 칩(12)을 기판(15) 상에 고정하는 방법으로는, 예컨대 기판(15) 상에 다이본드 필름(13)을 적층한 후, 이 다이본드 필름(13) 상에, 와이어본드면이 상측이 되도록 하여 제1 반도체 칩(12)을 적층하는 방법을 들 수 있다. 또한, 미리 다이본드 필름(13)이 접착된 제1 반도체 칩(12)을 기판(15) 상에 배치하여 적층해도 좋다.
다이본드 필름(13)은 반경화 상태이기 때문에, 다이본드 필름(13)을 기판(15) 상에 얹어 놓은 후, 소정 조건하에서의 열처리를 행함으로써, 다이본드 필름(13)을 열경화시켜 제1 반도체 칩(12)을 기판(15) 상에 고정시킨다. 열처리를 행할 때의 온도는, 100∼200℃에서 행하는 것이 바람직하고, 120℃∼180℃의 범위 내에서 행하는 것이 보다 바람직하다. 또한, 열처리 시간은 0.25∼10시간으로 행하는 것이 바람직하고, 0.5∼8시간으로 행하는 것이 보다 바람직하다.
(와이어본딩 공정)
와이어본딩 공정은, 기판(15)의 단자부(예컨대 이너 리드)의 선단과 제1 반도체 칩(12) 상의 전극 패드(도시하지 않음)를 본딩 와이어(14)로 전기적으로 접속하는 공정이다(도 2 참조). 본딩 와이어(14)로는, 예컨대 금선, 알루미늄선 또는 구리선 등이 이용된다. 와이어본딩을 행할 때의 온도는 80∼250℃, 바람직하게는 80∼220℃의 범위 내에서 행해진다. 또한, 그 가열 시간은 수초∼수분간 행해진다. 결선은, 상기 온도 범위 내가 되도록 가열된 상태로, 초음파에 의한 진동 에너지와 인가 가압에 의한 압착 에너지의 병용에 의해 행해진다.
(적층체 형성 공정)
적층체 형성 공정에서는, 반도체 칩(12)을 덮도록 기판(15)에 밀봉 수지 시트(11)를 적층한다. 이 밀봉 수지 시트(11)는, 반도체 칩(12) 및 그것에 부수되는 요소를 외부 환경으로부터 보호하기 위한 밀봉 수지로서 기능한다.
밀봉 수지 시트(11)의 적층 방법으로는 특별히 한정되지 않고, 밀봉 수지 시트를 형성하기 위한 수지 조성물의 용융 혼련물을 압출 성형하고, 압출 성형물을 기판(15) 상에 얹어 놓고 프레스함으로써 밀봉 수지 시트(11)의 형성과 적층을 일괄적으로 행하는 방법이나, 밀봉 수지 시트(11)를 형성하기 위한 수지 조성물을 이형 처리 시트 상에 도포하고, 도포막을 건조시켜 밀봉 수지 시트(11)를 형성한 다음, 이 밀봉 수지 시트(11)를 기판(15) 상에 전사하는 방법 등을 들 수 있다.
본 실시형태에서는, 상기 밀봉 수지 시트(11)를 채용함으로써, 반도체 칩(12)의 피복에 기판(15) 상에 접착하는 것만으로 반도체 칩(12)을 매립할 수 있어, 패키지의 생산 효율을 향상시킬 수 있다. 이 경우, 열프레스나 라미네이터 등 공지의 방법에 의해 밀봉 수지 시트(11)를 기판(15) 상에 적층할 수 있다. 열프레스 조건으로는, 온도가 예컨대 40∼120℃, 바람직하게는 50∼100℃이며, 압력이, 예컨대 50∼2500 kPa, 바람직하게는 100∼2000 kPa이며, 시간이, 예컨대 0.3∼10분간, 바람직하게는 0.5∼5분간이다. 또한, 밀봉 수지 시트(11)의 반도체 칩(12) 및 기판(15)에 대한 밀착성 및 추종성의 향상을 고려하면, 바람직하게는 감압 조건하(예컨대 10∼2000 Pa)에 있어서 프레스하는 것이 바람직하다.
(밀봉 공정)
밀봉 공정에서는, 상기 밀봉 수지 시트(11)를 열경화 처리하여 수지 밀봉을 행한다. 열경화성 밀봉 수지 시트의 열경화 처리의 조건은, 가열 온도로서 바람직하게는 100℃∼200℃, 보다 바람직하게는 120℃∼180℃, 가열 시간으로서 바람직하게는 10분∼180분, 보다 바람직하게는 30분∼120분의 사이, 필요에 따라서 가압해도 좋다. 가압시에는, 바람직하게는 0.1 MPa∼10 MPa, 보다 바람직하게는 0.5 MPa∼5 MPa를 채용할 수 있다.
(후경화 공정)
본 실시형태에 있어서는, 밀봉 공정의 후에, 밀봉 수지 시트를 애프터큐어하는 후경화 공정을 행해도 좋다. 본 공정에 있어서는, 상기 밀봉 공정에서 경화 부족의 밀봉 수지를 완전히 경화시킨다. 본 공정에서의 가열 온도는, 밀봉 수지의 종류에 따라 다르지만, 예컨대 165∼185℃의 범위 내이며, 가열 시간은 0.5∼8시간 정도이다. 밀봉 공정 또는 후경화 공정을 거침으로써 반도체 패키지를 제작할 수 있다.
(범프 형성)
마지막으로, 기판(15)의 반도체 칩(12) 탑재면과는 반대측의 면에 복수의 범프(16)를 형성한다. 범프(16)는, 땜납볼이나 땜납 도금 등 공지의 방법으로 설치할 수 있다. 범프의 재질은 특별히 한정되지 않고, 예컨대, 주석-납계 금속재, 주석-은계 금속재, 주석-은-구리계 금속재, 주석-아연계 금속재, 주석-아연-비스무트계 금속재 등의 땜납류(합금)나, 금계 금속재, 구리계 금속재 등을 들 수 있다.
(제2 패키지의 제작)
제2 패키지에 탑재되는 제2 반도체 칩(22)으로는 특별히 한정되지 않고, 예컨대 메모리 칩을 이용할 수 있다. 또한, 도 2에 나타낸 바와 같이, 반도체 칩(22)을 1개 탑재할 뿐만 아니라, 복수의 반도체 칩을 다단으로 적층해도 좋다. 이 반도체 칩(22)을 기판(25)에 다이본드 필름(23)을 개재하여 고정한 후, 반도체 칩(22)과 기판(25)을 본딩 와이어(24)에 의해 전기적으로 접속한다. 이어서, 밀봉 수지 시트(21)를 반도체 칩(22)을 덮도록 기판(25)에 접합하고, 밀봉 수지 시트(21)의 열경화 처리를 행함으로써 수지 밀봉을 행한다. 마지막으로, 기판(25)의 이면(반도체 칩(22)의 탑재면과는 반대측의 면)에 복수의 범프(26)를 형성한다. 이 때, 범프(26)의 높이는, 제1 패키지 상의 수지 밀봉 부분의 높이보다 크게 하여, 스탠드오프(패키지 사이의 스페이스)를 확보하도록 한다. 이들 공정은, 제1 패키지의 공정과 동일하게 행할 수 있다.
(패키지 적층)
제1 패키지와 제2 패키지의 적층은, PoP 구조 대응의 패키지 마운터 등의 공지의 장치를 이용하여 행할 수 있다. 그 때의 리플로우 공정의 가열 온도는 특별히 한정되지 않지만, 240∼270℃ 정도이면 된다.
[제2 실시형태]
제1 실시형태에서는, 반도체 칩의 기판에 대한 고정을 다이본드 필름에 의해 행하고, 양자간의 전기적 접속을 와이어본딩에 의해 도모했지만, 제2 실시형태에서는, 반도체 칩에 설치된 돌기 전극을 이용한 플립 칩 접속에 의해 양자간의 고정 및 전기적 접속을 도모해도 좋다. 따라서, 제2 실시형태는, 고정 공정에서의 고정 양식만 제1 실시형태와 상이하기 때문에, 이하에서는 주로 이 상이점에 관해 설명한다.
본 실시형태에서는, 상기 고정 공정에 있어서, 제1 반도체 칩을 기판에 플립 칩 접속에 의해 고정한다(도시하지 않음). 플립 칩 접속에서는, 제1 반도체 칩의 회로면이 기판과 대향하는 소위 페이스다운 실장이 된다. 제1 반도체 칩에는 범프 등의 돌기 전극이 복수 설치되어 있고, 돌기 전극과 기판 상의 전극이 접속되어 있다. 또한, 기판과 제1 반도체 칩 사이에는, 양자간의 열팽창률의 차의 완화나 양자간의 공간의 보호를 목적으로 언더필재가 충전되어 있다.
접속 방법으로는 특별히 한정되지 않고, 종래 공지의 플립 칩 본더에 의해 접속할 수 있다. 예컨대, 제1 반도체 칩에 형성되어 있는 범프 등의 돌기 전극을, 기판의 접속 패드에 피착된 접합용의 도전재(땜납 등)에 접촉시켜 압박하면서 도전재를 용융시킴으로써, 제1 반도체 칩과 기판의 전기적 도통을 확보하여, 제1 반도체 칩을 기판에 고정시킬 수 있다(플립 칩 본딩). 일반적으로, 플립 칩 접속시의 가열 조건으로는 240∼300℃이고, 가압 조건으로는 0.5∼490 N이다.
돌기 전극으로서 범프를 형성할 때의 재질로는 특별히 한정되지 않고, 예컨대 주석-납계 금속재, 주석-은계 금속재, 주석-은-구리계 금속재, 주석-아연계 금속재, 주석-아연-비스무트계 금속재 등의 땜납류(합금)나, 금계 금속재, 구리계 금속재 등을 들 수 있다.
언더필재로는 종래 공지의 액상 또는 필름형의 언더필재를 이용할 수 있다.
(그 밖의 실시형태)
플립 칩 접속의 양태로는, 제2 실시형태에서 설명한 돌기 전극으로서의 범프에 의한 접속에 한정되지 않고, 도전성 접착제 조성물에 의한 접속이나, 범프와 도전성 접착제 조성물을 조합한 돌기 구조에 의한 접속 등도 채용할 수 있다. 또, 본 발명에서는, 제1 반도체 칩의 회로면이 기판과 대향하여 접속되는 페이스다운 실장이 되는 한, 돌기 전극이나 돌기 구조 등의 접속 양식의 차이에 상관없이 플립 칩 접속으로 칭하기로 한다. 도전성 접착제 조성물로는, 에폭시 수지 등의 열경화성 수지에 금, 은, 구리 등의 도전성 필러를 혼합시킨 종래 공지의 도전성 페이스트 등을 이용할 수 있다. 도전성 접착제 조성물을 이용하는 경우, 기판에 제1 반도체 칩을 탑재한 후, 80∼150℃에서 0.5∼10시간 정도 열경화 처리함으로써 제1 반도체 칩을 고정할 수 있다.
실시예
이하에, 본 발명의 바람직한 실시예를 예시적으로 상세히 설명한다. 단, 이 실시예에 기재되어 있는 재료나 배합량 등은, 특별히 한정적인 기재가 없는 한, 본 발명의 범위를 이들에만 한정한다는 취지가 아니며, 단순한 설명예에 불과하다.
[실시예 1]
(밀봉 수지 시트의 제작)
이하의 성분을 믹서로 블렌드하고, 2축 혼련기에 의해 120℃에서 2분간 용융 혼련하고, 계속해서 T 다이로부터 압출함으로써, 두께 200 ㎛의 밀봉 수지 시트 A를 제작했다.
에폭시 수지: 비스페놀 F형 에폭시 수지(신니테츠화학(주) 제조, YSLV-80XY(에폭시 당량 200 g/eq., 연화점 80℃)) 5.6 중량%
페놀 수지: 비페닐아랄킬 골격을 갖는 페놀 수지(메이와화성사 제조, MEH-7851-SS(수산기 당량 203 g/eq., 연화점 67℃)) 5.9 중량%
경화 촉진제: 경화 촉매로서의 이미다졸계 촉매(시코쿠화성공업(주) 제조, 2PHZ-PW) 0.2 중량%
엘라스토머((주)가네카 제조, SIBSTAR 072T) 5.0 중량%
무기 충전제: 구상 용융 실리카 분말(덴키화학공업사 제조, FB-9454FC, 평균 입경 19 ㎛) 79.9 중량%
실란 커플링제: 에폭시기 함유 실란 커플링제(신에츠화학공업(주) 제조, KBM-403) 0.1 중량%
유기계 난연제((주)후시미제약소 제조, FP-100) 3.0 중량%
카본블랙(미쓰비시화학(주) 제조, #20) 0.3 중량%
[실시예 2]
(밀봉 수지 시트의 제작)
이하의 성분을 믹서로 블렌드하고, 2축 혼련기에 의해 120℃에서 2분간 용융 혼련하고, 계속해서 T 다이로부터 압출함으로써, 두께 200 ㎛의 밀봉 수지 시트 B를 제작했다.
에폭시 수지: 비스페놀 F형 에폭시 수지(신니테츠화학(주) 제조, YSLV-80XY(에폭시 당량 200 g/eq., 연화점 80℃)) 7.0 중량%
페놀 수지: 비페닐아랄킬 골격을 갖는 페놀 수지(메이와화성사 제조, MEH-7851-SS(수산기 당량 203 g/eq., 연화점 67℃)) 7.4 중량%
경화 촉진제: 경화 촉매로서의 이미다졸계 촉매(시코쿠화성공업(주) 제조, 2PHZ-PW) 0.2 중량%
엘라스토머((주)가네카 제조, SIBSTAR 072T) 6.3 중량%
무기 충전제: 구상 용융 실리카 분말(덴키화학공업사 제조, FB-9454FC, 평균 입경 19 ㎛) 74.9 중량%
실란 커플링제: 에폭시기 함유 실란 커플링제(신에츠화학공업(주) 제조, KBM-403) 0.1 중량%
유기계 난연제((주)후시미제약소 제조, FP-100) 3.7 중량%
카본블랙(미쓰비시화학(주) 제조, #20) 0.3 중량%
[실시예 3]
(밀봉 수지 시트의 제작)
이하의 성분을 믹서로 블렌드하고, 2축 혼련기에 의해 120℃에서 2분간 용융 혼련하고, 계속해서 T 다이로부터 압출함으로써, 두께 200 ㎛의 밀봉 수지 시트 C를 제작했다.
에폭시 수지: 비스페놀 F형 에폭시 수지(신니테츠화학(주) 제조, YSLV-80XY(에폭시 당량 200 g/eq., 연화점 80℃)) 8.4 중량%
페놀 수지: 비페닐아랄킬 골격을 갖는 페놀 수지(메이와화성사 제조, MEH-7851-SS(수산기 당량 203 g/eq., 연화점 67℃)) 8.9 중량%
경화 촉진제: 경화 촉매로서의 이미다졸계 촉매(시코쿠화성공업(주) 제조, 2PHZ-PW) 0.3 중량%
엘라스토머((주)가네카 제조, SIBSTAR 072T) 7.6 중량%
무기 충전제: 구상 용융 실리카 분말(덴키화학공업사 제조, FB-9454FC, 평균 입경 19 ㎛) 69.9 중량%
실란 커플링제: 에폭시기 함유 실란 커플링제(신에츠화학공업(주) 제조, KBM-403) 0.1 중량%
유기계 난연제((주)후시미제약소 제조, FP-100) 4.5 중량%
카본블랙(미쓰비시화학(주) 제조, #20) 0.3 중량%
[비교예 1]
(밀봉 수지 시트의 제작)
이하의 성분을 믹서로 블렌드하고, 2축 혼련기에 의해 120℃에서 2분간 용융 혼련하고, 계속해서 T 다이로부터 압출함으로써, 두께 200 ㎛의 밀봉 수지 시트 D를 제작했다.
에폭시 수지: 비스페놀 F형 에폭시 수지(신니테츠화학(주) 제조, YSLV-80XY(에폭시 당량 200 g/eq., 연화점 80℃)) 3.3 중량%
페놀 수지: 비페닐아랄킬 골격을 갖는 페놀 수지(메이와화성사 제조, MEH-7851-SS(수산기 당량 203 g/eq., 연화점 67℃)) 3.5 중량%
경화 촉진제: 경화 촉매로서의 이미다졸계 촉매(시코쿠화성공업(주) 제조, 2PHZ-PW) 0.1 중량%
엘라스토머((주)가네카 제조, SIBSTAR 072T) 3.0 중량%
무기 충전제: 구상 용융 실리카 분말(덴키화학공업사 제조, FB-9454FC, 평균 입경 19 ㎛) 87.9 중량%
실란 커플링제: 에폭시기 함유 실란 커플링제(신에츠화학공업(주) 제조, KBM-403) 0.1 중량%
유기계 난연제((주)후시미제약소 제조, FP-100) 1.8 중량%
카본블랙(미쓰비시화학(주) 제조, #20) 0.3 중량%
[비교예 2]
(밀봉 수지 시트의 제작)
이하의 성분을 믹서로 블렌드하고, 2축 혼련기에 의해 120℃에서 2분간 용융 혼련하고, 계속해서 T 다이로부터 압출함으로써, 두께 200 ㎛의 밀봉 수지 시트 E를 제작했다.
에폭시 수지: 비스페놀 F형 에폭시 수지(신니테츠화학(주) 제조, YSLV-80XY(에폭시 당량 200 g/eq., 연화점 80℃)) 11.3 중량%
페놀 수지: 비페닐아랄킬 골격을 갖는 페놀 수지(메이와화성사 제조, MEH-7851-SS(수산기 당량 203 g/eq., 연화점 67℃)) 11.9 중량%
경화 촉진제: 경화 촉매로서의 이미다졸계 촉매(시코쿠화성공업(주) 제조, 2PHZ-PW) 0.4 중량%
엘라스토머((주)가네카 제조, SIBSTAR 072T) 10.1 중량%
무기 충전제: 구상 용융 실리카 분말(덴키화학공업사 제조, FB-9454FC, 평균 입경 19 ㎛) 59.9 중량%
실란 커플링제: 에폭시기 함유 실란 커플링제(신에츠화학공업(주) 제조, KBM-403) 0.1 중량%
유기계 난연제((주)후시미제약소 제조, FP-100) 6.0 중량%
카본블랙(미쓰비시화학(주) 제조, #20) 0.3 중량%
(밀봉 수지 시트의 선 팽창률 및 유리 전이 온도(Tg)의 측정)
선 팽창률의 측정은, 열기계 분석 장치((주)리가쿠사 제조: 형식: TMA8310)를 이용하여 행했다. 구체적으로는, 각 밀봉 수지 시트를 150℃에서 1시간 가열하여 열경화시키고, 이 경화물로부터 샘플 사이즈를 길이 25 mm×폭 4.9 mm×두께 200 ㎛로 하여 측정 시료를 얻은 후, 측정 시료를 필름 인장 측정용 지그에 셋팅하고, 인장 하중 4.9 mN, 승온 속도 10℃/min의 조건하에서 측정하여, 선 팽창률을 얻었다. 또한, 동일한 측정 시료를 필름 인장 측정용 지그에 셋팅하고, -50∼300℃의 온도 영역에서의 인장 저장 탄성율 및 손실 탄성율을, 주파수 1 Hz, 승온 속도 10℃/min의 조건하에서 측정하고, 그 측정에서의 tanδ(G"(손실 탄성율)/G'(저장 탄성율))의 값을 산출함으로써 유리 전이 온도(Tg)를 얻었다. 결과를 표 1에 나타낸다.
(표면 휘어짐량의 측정)
표면 휘어짐량 측정용의 샘플로는, 도 3에 나타낸 바와 같이, 실리콘 칩(2)이 다이본드 필름(3)을 개재하여 기판(5) 상에 탑재되고, 기판(5)의 전면(全面)이 밀봉 수지 시트(1)에 의해 수지 밀봉된 반도체 패키지(10)를 이용한다.
(표면 휘어짐량 측정용의 반도체 패키지의 제작)
이하의 사양의 반도체 칩에 다이본드 필름을 하기 라미네이트 조건으로 접합했다.
<반도체 칩>
반도체 칩 사이즈: 35 mm□(두께 200 ㎛(=0.2 mm))
<다이본드 필름>
필름 사이즈: 35 mm□(두께 25 ㎛)
메이커: 미쓰비시수지 주식회사
제품명: EM-710
<라미네이트 조건>
라미네이트 온도: 120℃
라미네이트 속도: 1000 rpm
시공수: 1회
별도로, 이하의 사양의 건조 TF-BGA(Thin Fine-Pitch Ball Grid Array) 기판을 준비했다.
<TF-BGA 기판>
메이커: 일본사킷토공업
제품명: TFBGA032T(AUS5)
기판 사이즈: 50 mm□(두께 320 ㎛(=0.32 mm))
기판 재질: BT Resin, Cu, Ni, Au, 솔더마스크
패드수: 225
패드 피치: 1000 ㎛
건조 조건: 150℃×3시간, 이어서 실리카겔 존재하, 상온까지 냉각
다음으로, 상기 반도체 칩을 이하의 라미네이트 조건으로 건조 TF-BGA 기판에 접합한 후, 다이본드 필름을 이하의 열처리에 의해 경화시킴으로써 반도체 칩을 기판 상에 실장했다.
<라미네이트 조건>
라미네이트 온도: 120℃
라미네이트 속도: 1000 rpm
시공수: 2회
<열경화 조건>
열경화 조건: 150℃×1시간
이어서, 얻어진 반도체 칩 실장 기판의 표면을 하기 조건으로 플라즈마 처리하여 표면 개질을 행했다.
<플라즈마 처리>
동작 가스: 아르곤
가스 유량: 40 cc/min
출력: 100 W
조사 시간: 1분간
플라즈마 처리후의 반도체 칩 실장 기판 상에, 이하에 나타내는 접착 조건하, 밀봉 수지 시트 A∼E의 각각을 진공 프레스에 의해 접착했다. 이 때의 기판, 다이본드 필름 및 밀봉 수지 시트(반도체 칩이 내재)의 총 두께는 750 ㎛였다.
<접착 조건>
온도: 90℃
가압력: 1.5 MPa
진공도: 25 Torr(3333 Pa)
프레스 시간: 1분
대기압에 개방한 후, 열풍 건조기 중 150℃, 1시간의 조건으로 밀봉 수지 시트를 열경화시킨 후, 25℃에서 1시간 정치함으로써, 열처리 1을 거친 표면 휘어짐량 측정용의 반도체 패키지를 제작했다.
또한, 상기 열처리 1을 거친 반도체 패키지를 240℃의 분위기하에 투입함으로써, 열처리 2를 행할 때의 표면 휘어짐량 측정용의 반도체 패키지를 제작했다.
(밀봉 수지 시트의 표면 휘어짐량의 측정 순서)
표면 휘어짐량 측정용의 샘플로서 상기 열처리 1을 거친 단계의 반도체 패키지 및 열처리 2를 거친 단계의 반도체 패키지를 이용하고, 온도 가변 레이저 삼차원 측정기((주)티텍사 제조)를 이용하여 밀봉 수지 시트의 표면 중앙부(도 4A에 나타내는 평면에서 보았을 때의 대각선의 교점)의 높이 및 표면 네 모서리의 높이를 측정하여, 밀봉 수지 시트 표면 중앙부의 높이와 표면 네 모서리의 차를 표면 휘어짐량 W로 했다(도 4B 및 도 4C 참조). 구체적으로는, 도 4A∼도 4C에 나타낸 바와 같이, 밀봉 수지 시트의 2개의 대각선을 따라서 표면을 2회 스캐닝함으로써 각 대각선을 따른 표면 형상을 구하고, 총 4점의 표면 네 모서리의 높이의 평균과 중앙부의 높이의 차를 구함으로써 표면 휘어짐량 W를 산출했다. 반도체 패키지의 표면 휘어짐량이 허용 범위(-0.6 mm 이상 0.1 mm 이하)인 경우를 「○」, 휘어짐이 그 허용 범위밖인 경우를 「×」로서 평가했다. 또, 열처리 2에 이용한 가열 챔버의 상측 덮개는 유리제이며, 이것을 통해 레이저에 의한 240℃ 분위기하에서의 표면 휘어짐량의 측정을 행했다. 결과를 표 1에 나타낸다.
Figure pct00004
표 1에서 알 수 있는 바와 같이, 실시예 1∼3의 밀봉 수지 시트에 의해 제작한 반도체 패키지에서는 수지 밀봉시 및 땜납 리플로우에 대응하는 열처리시의 표면 휘어짐량이 모두 작고, 밀봉 수지 시트의 휘어짐이 억제되어 있기 때문에, 이들에 의해 제작한 반도체 패키지에서는 양호한 신뢰성을 얻을 수 있다고 생각된다. 한편, 비교예 1에서는 수지 밀봉시의 표면 휘어짐량이 크고, 또한 비교예 2에서는 땜납 리플로우에 대응하는 열처리시의 휘어짐이 크기 때문에, 비교예 1 및 2의 시트에서는, 어느 쪽 요인의 영향이 커져, 얻어지는 패키지 전체의 신뢰성이 떨어지게 된다고 생각된다.
1, 11, 21: 열경화성 밀봉 수지 시트
2: 실리콘 칩
3, 13, 23: 다이본드 필름
5, 15, 25: 기판
6, 16, 26: 범프
10, 100: 반도체 패키지
12: 제1 반도체 칩
14, 24: 본딩 와이어
22: 제2 반도체 칩
21: 제1 열경화성 밀봉 수지 시트
22: 열경화성 밀봉 수지 시트
T: 총 두께
W: 표면 휘어짐량

Claims (6)

  1. 무기 충전제를 70 중량% 이상 80 중량% 이하의 함유량으로 포함하고,
    이하의 열처리 1 및 열처리 2를 행할 때의 표면 휘어짐량이 각각 -0.6 mm 이상 0.1 mm 이하인 열경화성 밀봉 수지 시트.
    열처리 1: 사방 35 mm이고 두께 0.2 mm인 실리콘 칩이 두께 25 ㎛의 다이본드 필름을 개재하여 탑재된 사방 50 mm이고 두께 0.32 mm인 프린트 기판 상에, 상기 열경화성 밀봉 수지 시트를 접합한 후의 총 두께가 0.75 mm가 되도록 접합하고, 150℃에서 1시간 열처리하여 밀봉체로 한 후, 25℃에서 1시간 정치한다.
    열처리 2: 상기 열처리 1을 거친 상기 밀봉체를 또한 240℃ 분위기하에 투입한다.
  2. 제1항에 있어서, 150℃에서 1시간 열처리한 후의 선 팽창률이 유리 전이 온도 이하에서 15 ppm/K 이상 30 ppm/K 이하인 열경화성 밀봉 수지 시트.
  3. 제1항 또는 제2항에 있어서, 상기 무기 충전제가 실리카 입자인 열경화성 밀봉 수지 시트.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 무기 충전제의 평균 입경이 0.1 ㎛ 이상 35 ㎛ 이하인 열경화성 밀봉 수지 시트.
  5. 전자 부품이 탑재된 실장 기판을 준비하는 준비 공정,
    상기 전자 부품을 덮도록 상기 실장 기판 상에 제1항 내지 제4항 중 어느 한 항에 기재된 열경화성 밀봉 수지 시트를 적층하여 총 두께 0.75 mm 이하의 적층체를 형성하는 적층체 형성 공정, 및
    상기 열경화성 밀봉 수지 시트를 열경화시키는 밀봉 공정
    을 포함하는 전자 부품 패키지의 제조 방법.
  6. 제5항에 있어서, 상기 준비 공정 및 상기 적층체 형성 공정을 반복하여 얻어지는 복수의 적층체를 다단으로 적층한 후, 상기 밀봉 공정을 행하는 전자 부품 패키지의 제조 방법.
KR1020157025361A 2013-04-26 2014-04-14 열경화성 밀봉 수지 시트 및 전자 부품 패키지의 제조 방법 KR20160002718A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013093648A JP6018967B2 (ja) 2013-04-26 2013-04-26 熱硬化性封止樹脂シート及び電子部品パッケージの製造方法
JPJP-P-2013-093648 2013-04-26
PCT/JP2014/060619 WO2014175095A1 (ja) 2013-04-26 2014-04-14 熱硬化性封止樹脂シート及び電子部品パッケージの製造方法

Publications (1)

Publication Number Publication Date
KR20160002718A true KR20160002718A (ko) 2016-01-08

Family

ID=51791674

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157025361A KR20160002718A (ko) 2013-04-26 2014-04-14 열경화성 밀봉 수지 시트 및 전자 부품 패키지의 제조 방법

Country Status (4)

Country Link
JP (1) JP6018967B2 (ko)
KR (1) KR20160002718A (ko)
TW (1) TWI606925B (ko)
WO (1) WO2014175095A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170121171A (ko) * 2015-02-26 2017-11-01 히타치가세이가부시끼가이샤 봉지용 필름 및 이것을 사용한 전자 부품 장치
TWI601219B (zh) * 2016-08-31 2017-10-01 矽品精密工業股份有限公司 電子封裝件及其製法
JP2018173609A (ja) * 2017-03-31 2018-11-08 太陽インキ製造株式会社 硬化性樹脂組成物、ドライフィルム、硬化物およびプリント配線板
KR102446861B1 (ko) 2017-09-21 2022-09-23 삼성전자주식회사 적층 패키지 및 그의 제조 방법
KR102628332B1 (ko) * 2017-10-04 2024-01-23 가부시끼가이샤 레조낙 경화성 수지 조성물, 전자 부품 장치 및 전자 부품 장치의 제조 방법
JP6953973B2 (ja) * 2017-10-04 2021-10-27 昭和電工マテリアルズ株式会社 硬化性樹脂組成物、電子部品装置及び電子部品装置の製造方法
JP6953972B2 (ja) * 2017-10-04 2021-10-27 昭和電工マテリアルズ株式会社 硬化性樹脂組成物、電子部品装置及び電子部品装置の製造方法
JP6953971B2 (ja) * 2017-10-04 2021-10-27 昭和電工マテリアルズ株式会社 硬化性樹脂組成物、電子部品装置及び電子部品装置の製造方法
CN111070626A (zh) * 2019-12-31 2020-04-28 福建连众智惠实业有限公司 一种塑料薄膜退火装置
JP7461229B2 (ja) 2020-06-17 2024-04-03 日東電工株式会社 封止用樹脂シート

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199611A (ja) 2006-04-27 2010-09-09 Sumitomo Bakelite Co Ltd 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3917484B2 (ja) * 2002-07-18 2007-05-23 富士通株式会社 半導体装置の製造方法および半導体装置
JP4569137B2 (ja) * 2003-03-17 2010-10-27 住友ベークライト株式会社 半導体封止用樹脂組成物および半導体装置
TWI342053B (en) * 2007-07-02 2011-05-11 Advanced Semiconductor Eng Thermal process for reducing warpage of package
JP5001903B2 (ja) * 2008-05-28 2012-08-15 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2010118649A (ja) * 2008-10-16 2010-05-27 Hitachi Chem Co Ltd 封止用液状樹脂組成物、及びこれを用いた電子部品装置
JP2010182996A (ja) * 2009-02-09 2010-08-19 Murata Mfg Co Ltd 電子部品の製造方法
JP5272199B2 (ja) * 2010-11-10 2013-08-28 日立化成株式会社 半導体装置の製法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199611A (ja) 2006-04-27 2010-09-09 Sumitomo Bakelite Co Ltd 半導体装置

Also Published As

Publication number Publication date
JP2014216526A (ja) 2014-11-17
TWI606925B (zh) 2017-12-01
TW201500197A (zh) 2015-01-01
JP6018967B2 (ja) 2016-11-02
WO2014175095A1 (ja) 2014-10-30

Similar Documents

Publication Publication Date Title
TWI606925B (zh) Thermosetting sealing resin sheet and manufacturing method of electronic part package
JP2022009941A (ja) 電子部品装置の製造方法及び電子部品装置
TWI783097B (zh) 安裝結構體之製造方法
KR102012788B1 (ko) 접착 필름, 반도체 장치의 제조 방법 및 반도체 장치
US9105754B2 (en) Adhesive film, method of manufacturing semiconductor device, and semiconductor device
JP6228734B2 (ja) 電子部品封止用樹脂シート、樹脂封止型半導体装置、及び、樹脂封止型半導体装置の製造方法
WO2015060106A1 (ja) 半導体パッケージの製造方法
JP2017122193A (ja) 半導体用接着剤及び半導体装置の製造方法
TW202209622A (zh) 半導體用膜狀接著劑、半導體裝置的製造方法及半導體裝置
JP6544146B2 (ja) 半導体装置及びそれを製造する方法
TWI834852B (zh) 半導體用接著劑、半導體裝置的製造方法及半導體裝置
KR102012789B1 (ko) 반도체 장치
JP2005075866A (ja) 半導体装置用接着シート
CN112566997B (zh) 黏合剂组合物及半导体装置的制造方法
JP2017171817A (ja) 半導体用接着剤、半導体装置、及び半導体装置の製造方法
TW202033708A (zh) 半導體用接著劑、半導體裝置的製造方法及半導體裝置
TWI807135B (zh) 半導體用膜狀接著劑、半導體裝置及其製造方法
JP2017203138A (ja) 半導体用接着剤、並びに、半導体装置及びその製造方法
TWI782177B (zh) 半導體用接著劑及使用其的半導體裝置的製造方法
KR102545377B1 (ko) 가압 실장용 ncf, 그 경화물 및 이를 사용한 반도체 장치
JP2017103289A (ja) 半導体用接着剤、半導体装置、及び半導体装置の製造方法
KR102394174B1 (ko) 반도체 소자용 봉지 필름
JP2022043572A (ja) 半導体装置の製造方法
KR20130099702A (ko) 다이 어태치 접착제 및 반도체 장치
JP2017103304A (ja) 半導体用接着剤、半導体装置、及び半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination