JP2005075866A - 半導体装置用接着シート - Google Patents

半導体装置用接着シート Download PDF

Info

Publication number
JP2005075866A
JP2005075866A JP2003305587A JP2003305587A JP2005075866A JP 2005075866 A JP2005075866 A JP 2005075866A JP 2003305587 A JP2003305587 A JP 2003305587A JP 2003305587 A JP2003305587 A JP 2003305587A JP 2005075866 A JP2005075866 A JP 2005075866A
Authority
JP
Japan
Prior art keywords
adhesive sheet
resin
semiconductor device
adhesive
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003305587A
Other languages
English (en)
Other versions
JP2005075866A5 (ja
Inventor
Tatsushi Kobayashi
辰志 小林
Naoshi Suzuki
直志 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tomoegawa Co Ltd
Original Assignee
Tomoegawa Paper Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tomoegawa Paper Co Ltd filed Critical Tomoegawa Paper Co Ltd
Priority to JP2003305587A priority Critical patent/JP2005075866A/ja
Publication of JP2005075866A publication Critical patent/JP2005075866A/ja
Publication of JP2005075866A5 publication Critical patent/JP2005075866A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Adhesives Or Adhesive Processes (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Coating Of Shaped Articles Made Of Macromolecular Substances (AREA)
  • Adhesive Tapes (AREA)

Abstract

【課題】フェイスアップ実装用途のシリコーンエラストマーフィルムを、予め回路基板に貼着して、半導体チップをフリップチップ実装した場合、温度サイクル試験の高温時に離れ、導通接続不良を起こすことが想定される。
【解決手段】
(A)ビスマレイミド樹脂、(B)下記一般式(1)(式中、R1 〜 R5はH または アリル基を示し、nは0〜3である)で表されるアリルフェノール樹脂を必須成分として含有する接着剤層からなることを特徴とする半導体装置用接着シートである。
【化1】
Figure 2005075866

また、上記必須成分を含有する接着剤層を剥離性フィルムの一面に設けるか、2枚の剥離性フィルムの間に設けた半導体装置用接着シートである。
【選択図】 図1

Description

本発明は半導体チップや半導体素子をインターポーザーやマザーボードなどの回路基板に実装するのに好適な半導体装置用接着シートに関する。
半導体パッケージは、集積度の向上と共にDIP(Dual In−line Package)に代表されるリード挿入型のパッケージから、QFP(Quad Flat Package)、SOP(Small Outline Package)、TCP(Tape Carrier Package)といった表面実装型のパッケージへと発展し、多ピン化、狭ピッチ化が進められてきた。これと共にプリント配線板も片面実装から両面実装が可能となり、実装密度が飛躍的に向上した。さらに、パッケージの端子配置を、周辺配置からエリアアレイ状にすることにより一段の高密度化が実現された。その代表としてBGA(Ball Grid Array)タイプ、さらにはチップサイズとほぼ同程度のサイズまでのパッケージを小型化したCSP(Chip Scale Package)の出現がある。この方式は、半導体チップの回路面の裏側を回路基板に接着し固定すると共に、半導体チップの回路と回路基板の電極とを金線などの金属ワイヤでワイヤボンディングしてから、半導体チップと金属ワイヤとを樹脂で封止するというものである。
こうした高密度実装に対応したパッケージの流れの中で、同時に高速化対応が求められてきており、サーバなどでは、高速化対応と高密度実装がこれまで以上に要求されている。特に、欧米においては、高速化対応こそが電子機器の性能向上に欠かせないとの見方がある。高速化対応とは、隣接するデバイス間の配線長と接続長を如何に短くするかである。配線長、接続長の短縮化、及び半導体チップの回路基板への実装面積の極小化を更に進めるために、フリップチップ実装と呼ばれる方式が登場した。この方式は、半導体チップの回路と回路基板の電極とを金属バンプを用いて電気的に接続するというものである。
具体的には、例えば、予め半導体チップの回路の端子電極上に密着金属や拡散防止金属の蒸着膜を形成し、更にその上にメッキにより半田の突起電極を形成しておく。このようにして形成された突起電極が金属バンプである。そしてこの金属バンプを回路基板の電極に対向させて半導体チップをフェースダウンにし、高温に加熱することによって、金属バンプを形成する半田を回路基板の電極に融着させ、半導体チップを回路基板に実装するというものである。このような実装方式は、金属バンプによる接続後の機械的強度が強く、また接続が一括にできることなどから有効な方法であるとされている(工業調査会、1980年1月15日発行、日本マイクロエレクトロニクス協会編、「IC化実装技術」)。
また、フリップチップ実装では、半導体チップが回路基板に実装された半導体装置の温度サイクル性を高める目的で、液状の封止材が使用されている。通常、半導体チップと回路基板との熱膨張係数は異なるものであり、従って、実使用条件下では金属バンプ付近に熱サイクルがかかり、これにより同じ付近に繰り返し剪断応力が働き疲労現象が起こる。そのため、封止材が用いられていない未封止の半導体装置においては、このようにして生じる応力を分散させることができず、容易に金属バンプにクラックなどが生じて破壊が起こる。これに対し、封止材が用いられて封止された半導体装置においては、この封止材が応力を分散させる働きを持つため、金属バンプの破壊が防止される。しかしながら従来技術で使用されていた当該液状の封止材は、塗布量の制御に問題があり、かつ保存安定性に問題を有するものであった。
また、フリップチップ実装には、異方導電性フィルムを介して、半導体チップの金バンプと回路基板の電極とを接触により接続する方法も提案されている。この方法は、半田による接続よりも低温で行われ、半導体チップと回路基板との間の隙間封止と、半導体チップと回路基板との導通確保を一括で行えるという利点はあるが、金属間の接触による導通確保のため、異方導電性フィルムの性能によっては、信頼性面で半田による接続よりも劣る可能性がある。すなわち、当該異方導電性フィルムは金属粒子を含有させてなるものであるため、分散不良を生じ易く、従って横方向(平面方向)への導通により隣同士のバンプが導通する問題を有するものであった。
異方導電性フィルムは金属粒子を含むフィルムであるが、金属粒子を含まない接着フィルムを用いたフリップチップ実装法も種々検討されている。
例えば、耐温度サイクル性に優れた接着シートとして、熱膨張係数の異なる材料間に発生する応力を緩和できるように、低弾性率の熱可塑性樹脂あるいはシリコーンエラストマーフィルムを用いる方法が提案されている(特開2000−273409明細書中記載)。
特開平9−176593号公報 特開2000−336271号公報 特開2000−273409号公報 工業調査会、1980年1月15日発行、日本マイクロエレクトロニクス協会編「IC化実装技術」
しかし、フェイスアップ実装用途のシリコーンエラストマーフィルム(例えば、特開2000−336271号公報)を、予め回路基板に貼着して、半導体チップをフェースダウン実装、即ちフリップチップ実装した場合、平面方向には、温度サイクル試験時に発生する、半導体チップと接着剤間、及び接着剤と基板間の熱膨張差に基づくストレスを緩和することができるが、厚さ方向には、実装時に接触していた半導体チップの金属バンプと回路基板の電極が、接着フィルムの熱膨張率が大きいことが原因で温度サイクル試験の高温時に離れ、導通接続不良を起こすことが想定される。
本発明は、図1に示すフリップチップ実装に使用される接着シート、すなわち半導体チップ1に形成された金属バンプ2と回路基板4の電極パッド3とを電気的に接続する際使用する、封止用の接着シート5を提供するものであり、上記従来技術の課題であった温度サイクル性を解決した半導体装置用接着シートを提供するものである。
本発明の半導体装置用接着シートは、(A)ビスマレイミド樹脂、(B)下記一般式(1)(式中、R1〜R5はHまたは アリル基を示し、nは0〜3である)で表されるアリルフェノール樹脂を必須成分として含有する接着剤層であることを特徴とする。(請求項1)
Figure 2005075866
また、剥離性フィルムの一面に、(A)ビスマレイミド樹脂、(B)下記一般式(1)(式中、R1〜 R5はHまたはアリル基を示し、nは0〜3である)で表されるアリルフェノール樹脂を必須成分として含有する接着剤層を設けてなることを特徴とする半導体装置用接着シートである。(請求項2)
Figure 2005075866
また、更に2枚の剥離性フィルムの間に、(A)ビスマレイミド樹脂、(B)下記一般式(1)(式中、R1〜 R5はHまたはアリル基を示し、nは0〜3である)で表されるアリルフェノール樹脂を必須成分として含有する接着剤層を設けてなることを特徴とする半導体装置用接着シートである。(請求項3)
Figure 2005075866

また、本発明の半導体装置用接着シートを構成する接着剤層には、熱可塑性樹脂を含有することが好ましい。(請求項4)
また、本発明の半導体装置用接着シートを構成する接着剤層には、有機過酸化物を含有することが好ましい。(請求項5)
また、本発明の半導体装置用接着シートを構成する接着剤層には、非導電性粒子を含有することが好ましい。(請求項6)
また、本発明の半導体装置用接着シートは、半導体ベアチップのフリップチップ実装用に好適に用いられる。(請求項7)
以上説明したように、ビスマレイミド樹脂、一般式(1)(式中、R1〜 R5はHまたは アリル基を示し、nは0〜3である)で表されるアリルフェノール樹脂が、本発明の半導体装置用接着シートの必須成分であることによって該ビスマレイミド樹脂と該アリルフェノール樹脂が効率的に反応し、硬化後に低熱膨張係数、高弾性率を有する半導体装置用接着シートを得ることができる。
これにより、平面方向には、温度サイクル試験時に発生する、半導体チップと接着剤間、及び接着剤と基板間の熱膨張差に基づくストレスを低減することができ、また、厚さ方向には、温度サイクル試験の高温時における接着剤の膨張を抑制でき、バンプ−電極間の導通を常時保つことができる。
本発明の半導体装置用接着シートは、(A)ビスマレイミド樹脂、(B)一般式(1)(式中、R1〜 R5はHまたは アリル基を示し、nは0〜3である)で表されるアリルフェノール樹脂を必須成分として含有する接着剤層である。以下、(A)、(B)について詳しく説明する。
ビスマレイミド樹脂は、後述するアリルフェノール樹脂と反応して、3次元網状構造を形成する。ビスマレイミド樹脂としては、マレイミド基を2個以上有する化合物であればいずれのものも使用できるが、信頼性、溶剤溶解性等の点から、下記化一般式(2−1)ないし(2−4)(式中MI=マレイミド基、R=HまたはCH、r=1〜6)が特に好ましい。
Figure 2005075866
Figure 2005075866
Figure 2005075866
Figure 2005075866
アリルフェノール樹脂はビスマレイミド樹脂と反応して3次元網状構造を形成する。具体的にはene反応、Diels−Alder反応、マレイミド基の付加重合などにより硬化すると考えられている。低温では、主としてene反応や一部Diels−Alder反応が起こり、鎖延長反応となり易い。高温になると、Diels−Alder反応とともにビスマレイミド樹脂のラジカル重合も同時に起こり、架橋反応が顕著になってくる。
アリルフェノール樹脂としては、具体的に、下記一般式(1)(式中、R1〜 R5はHまたは アリル基で、少なくとも1つがアリル基を示し、nは0〜3である)で表されるアリルフェノール樹脂を使用することができ、これらの1種または2種以上を併用することもできる。このアリルフェノール樹脂を用いることにより、アリル基がマレイミド基と反応し、半導体チップ等の被着体との接着性を高めたりすることができるので、好ましく使用される。
Figure 2005075866
ビスマレイミド樹脂のマレイミド基とアリルフェノール樹脂のアリル基の比率は官能基当量比で1:0.2〜1:1が好ましい。官能基当量比で1:0.2よりフェノール樹脂の比率が小さいとene反応が起こる割合が低く、後に続くDiels−Alder反応で効率的な環化反応が起こらず、鎖延長反応が進行しにくい。また、ビスマレイミド樹脂のラジカル重合が一気に進み、脆い硬化物となりやすい。一方、官能基当量比で1:1よりフェノール樹脂の比率が大きいと、ビスマレイミド樹脂が硬化に寄与する割合が相対的に減少し、低熱膨張係数、高弾性率の硬化物を得ることができない。
このように、本発明の半導体装置用接着シートを構成する接着剤層にアリルフェノール樹脂を配合することによって、ビスマレイミド樹脂と効率的に反応し、低熱膨張係数、高弾性率の硬化物を与えることができる。これにより、平面方向には、温度サイクル試験時に発生する、半導体チップと接着剤間、及び接着剤と基板間の熱膨張差に基づくストレスを低減することができる。また、厚さ方向には、温度サイクル試験の高温時における接着剤の膨張を抑制でき、バンプ−電極間の導通を常時保つことができる。
本発明の半導体装置用接着シートを構成する接着剤層は、上記(A)ビスマレイミド樹脂、一般式(1)に示される(B)アリルフェノール樹脂を必須成分として含有する以外にも、必要に応じて、熱可塑性樹脂、有機過酸化物、非導電性粒子、ポリシロキサン化合物、シランカップリング剤、導電性粒子を含有する。以下、それらの成分について詳しく説明する。
熱可塑性樹脂は、上記硬化系組成物に製膜性を付与する目的で使用されるものであり、スチレン−ブタジエン−スチレン共重合体や、ポリブタジエン、アクリロニトリルブタジエンゴム、アクリルゴム、芳香族ポリアミド、エチレン−メチルアクリレート共重合体、ポリイミド、ポリアミドイミド、ポリアミド等の他、スチレン−ブタジエン−スチレン共重合体にエポキシ基を付与したものや、エポキシ化ポリブタジエン、カルボキシル基含有アクリロニトリルブタジエンゴム、ビニルアセタール−ビニルアルコール−酢酸ビニル共重合体(ビニルアセタール部位とビニルアルコール部位と酢酸ビニル部位から得られるユニットを繰り返し単位鎖としてもつもの)、エポキシ基含有アクリルゴム、水酸基含有芳香族ポリアミド、カルボキシル基含有エチレン−メチルアクリレート共重合体、カルボキシル基含有ポリイミド等、熱可塑性樹脂に官能基を付与したものも用いることができる。
ビスマレイミド樹脂とアリルフェノール樹脂と熱可塑性樹脂の全固形量に対して、熱可塑性樹脂が占める比率は、10〜40重量%が好ましい。熱可塑性樹脂の比率が10重量%未満の場合、後述する半導体装置用接着シートが半硬化状態のとき脆さが現れる。また、40重量%を超えると、硬化物の熱膨張係数が大きくなるとともに、弾性率が低下し、温度サイクル性など本発明の課題を達成することができない。
有機過酸化物は、ビスマレイミド樹脂とアリルフェノール樹脂との反応、ビスマレイミド樹脂同士の反応を促進する。一般的に、前述したDiels−Alder反応とビスマレイミド樹脂のラジカル重合を起こすためには、200℃以上の温度が必要であるが、有機過酸化物を含有することにより、200℃未満の温度で系全体の硬化反応を完結させることができる。
具体的には、ジアザビシクロオクタン、またはメチルエチルケトンパーオキサイド、シクロヘキサンパーオキサイド、3,3,5−トリメチルシクロヘキサノンパーオキサイド、メチルシクロヘキサノンパーオキサイド、メチルアセトアセテートパーオキサイド、アセチルアセトンパーオキサイド、1,1−ビス(t−ブチルパーオキシ)−3,3,5トリメチルヘキサン、1,1−ビス(t−ブチルパーオキシ)−シクロヘキサン、2,2−ビス(t−ブチルパーオキシ)オクタン、n−ブチル−4,4−ビス(t−ブチルパーオキシ)バレート、2,2−ビス(t−ブチルパーオキシ)ブタン、t−ブチルハイドロパーオキサイド、クメンハイドロパーオキサイド、ジ−イソプロピルベンゼンハイドロパーオキサイド、p−メンタンハイドロパーオキサイド、2,5−ジメチルヘキサン−2,5−ジハイドロパーオキサイド、1,1,3,3−テトラメチルブチルハイドロパーオキサイド、ジ−t−ブチルパーオキサイド、t−ブチルクミルパーオキサイド、ジ−クミルパーオキサイド、α,α’−ビス(t−ブチルパーオキシ−m−イソプロピル)ベンゼン、2,5−ジメチル−2,5−ジ(t−ブチルパーオキシ)ヘキサン、2,5−ジメチル−2,5−ジ(t−ブチルパーオキシ)ヘキシン、アセチルパーオキサイド、イソブチルパーオキサイド、オクタノイルパーオキサイド、デカノイルパーオキサイド、ベンゾイルパーオキサイド、ラウロイルパーオキサイド、3,5,5−トリメチルヘキサノイルパーオキサイド、スクシニックアシッドパーオキサイド、2,4−ジクロロベンゾイルパーオキサイド、m−トルオイルパーオキサイド、ジ−イソプロピルパーオキシジカーボネート、ジ−2−エチルヘキシルパーオキシジカーボネート、ジ−n−プロピルパーオキシジカーボネート、ビス−(4−t−ブチルシクロヘキシル)パーオキシジカーボネート、ジ−ミリスティルパーオキシジカーボネート、ジ−2−エトキシエチルパーオキシジカーボネート、ジ−メトキシイソプロピルパーオキシジカーボネート、ジ(3−メチル−3−メトキシブチル)パーオキシジカーボネート、ジ−アリルパーオキシジカーボネート、t−ブチルパーオキシアセテート、t−ブチルパーオキシイソブチレート、t−ブチルパーオキシピバレート、t−ブチルパーオキシネオデカネート、クミルパーオキシネオデカネート、t−ブチルパーオキシ−2−エチルヘキサネート、t−ブチルパーオキシ−3,5,5−トリメチルヘキサネート、t−ブチルパーオキシラウレート、t−ブチルパーオキシベンゾエート、ジ−t−ブチルパーオキシイソフタレート、2,5−ジメチル−2,5−ジ(ベンゾイルパーオキシ)ヘキサン、t−ブチルパーオキシマレイン酸、t−ブチルパーオキシイソプロピルカーボネート、クミルパーオキシオクテート、t−ヘキシルパーオキシネオデカネート、t−ヘキシルパーオキシピバレート、t−ブチルパーオキシネオヘキサネート、アセチルシクロヘキシルスルフォニルパーオキサイド、t−ブチルパーオキシアリルカーボネート等が挙げられる。
有機過酸化物の添加量は、ビスマレイミド樹脂とアリルフェノール樹脂と熱可塑性樹脂の全固形量に対して、0.1重量%〜10重量%が好ましく、より好ましくは1重量%〜5重量%である。添加量が0.1重量%未満であると、充分な硬化促進作用が得られず、10重量%を超えると加熱時にガス化する量が増大し、半導体チップの金バンプ等を汚染する可能性があるため好ましくない。
このように、有機過酸化物が、本発明の半導体装置用接着シートであることによって、200℃未満の低温で系の硬化反応を完結させることができ、半導体チップや回路基板への熱ダメージを低減することができる。
非導電性粒子は、半導体装置用接着シートの接着剤層用の塗料の粘度調整や、半導体装置用接着剤シートの熱膨張係数及び熱伝導率や弾性率の調整、フリップチップ実装時の樹脂流れ性の調整、難燃性の付与などを目的として使用される。
具体的には、粉砕型シリカ、溶融型シリカ、アルミナ、酸化チタン、酸化ベリリウム、酸化マグネシウム、炭酸カルシウム、窒化チタン、室化珪素、窒化棚素、棚化チタン、棚化タングステン、炭化珪素、炭化チタン、炭化ジルコニウム、炭化モリブデン、マイカ、酸化亜鉛、カーポンブラック、水酸化アルミニウム、水酸化カルシウム、水酸化マグネシウム、またはこれらの表面をトリメチルシロキシル基などで処理したものなどが挙げられる。また、ポリイミド粒子のように、有機物の粒子を添加しても良い。
非導電性粒子の添加量は、ビスマレイミド樹脂とアリルフェノール樹脂と熱可塑性樹脂の全固形量に対して、10重量%〜400重量%が好ましい。非導電性粒子の添加比率が10重量%未満の場合、粒子添加の効果は現れない。また、非導電性粒子の添加比率が400重量%を超えると、後述する半導体装置用接着シートの接着剤層が半硬化状態のとき脆さが現れる。
このように、非導電性粒子を含有させることによって、半導体装置用接着シートを構成する接着剤層用塗料の粘度を調整し、低粘度の塗料でも支持体に塗工することが可能となるという効果がある。また、半導体装置用接着シートにおいては、非導電性粒子を含有させることによって、平面方向には、温度サイクル時等に発生する、半導体チップと基板間の熱膨張差に基づくストレスを低減することができ、厚さ方向には、温度サイクル試験の高温時に接着剤の膨張を抑制でき、バンプ−電極間の導通を常時保つことができる。また、弾性率やフリップチップ実装時の樹脂流れ性を調整することができるという効果がある。また、非導電性粒子を含有させることにより、難燃性が付与されるので、半導体装置用途には好適に用いられる。
さらに、本発明の半導体装置用接着シートを構成する接着剤層には、必要に応じて、ポリシロキサン化合物、シランカップリング剤、導電性粒子を含有させても良い。
本発明におけるポリシロキサン化合物は、ビスマレイミド樹脂の溶剤及び他の樹脂系に対する相溶性を向上する目的で使用されるものである。さらに、ビスマレイミド樹脂の硬化温度を低温化させる目的で使用されるものである。ポリシロキサン化合物としては、両末端にアミノ基を有するものが好ましく、例えば、ビス(3−アミノプロピル)テトラメチルジシロキサン、アミノプロピル末端のジメチルシロキサン4量体、8量体、ビス(3−アミノフェノキシメチル)テトラメチルジシロキサン等が挙げられ、これらを混合して用いることも可能である。該ポリシロキサン化合物の分子量が7000より大きいと該化合物の溶融粘度の増大、溶剤溶解性の低下等でハンドリング性が悪化するため好ましくない。
本発明におけるシランカップリング剤は、樹脂間の相溶性を向上させたり、被着体に対する接着力を高める目的で使用されるものである。上記シランカップリング剤としては、エポキシシラン系化合物、アミノシラン系化合物、ビニルシラン系化合物といったシランカップリング剤が挙げられる。この中でも、特にエポキシシラン系化合物とアミノシラン系化合物は、上記相溶性や接着力の効果が大きいため好ましい。
本発明の半導体装置用接着シートに異方導電性の機能を付与する場合や、半田代替用の導電性接着剤として用いる場合は、接着剤層中に導電性粒子を含有させてもよい。異方導電性の機能を付与する場合の導電性粒子としては、金、銀、銅、ニッケル、半田などの金属粒子や、ポリスチレンなどの高分子の球状のコア材に、金、ニッケルなどの導電層を設けた粒子などを挙げることができる。導電性粒子を含有させた半導体装置用接着シートをフリップチップ実装に用いた場合は、導電性粒子がスタッドバンプと回路電極間に介在することで、スタッドバンプの高さばらつきが吸収される効果がある。そして、スタッドバンプの高さばらつきが吸収されると、スタッドバンプ作製時に、レべリングの精度を高める必要がないという利点がある。
また、スタッドバンプの高さばらつきがある場合は、導電性粒子の平均粒子径が高さばらつきよりも大きいことが必要で、更にスタッドバンプの最小間隔、及び半導体装置用接着シートの厚さよりも小さく、非導電性粒子が混在する場合には、それよりも大きい導電性粒子が好適に使用される。また、半田代替の導電性接着剤として使用する場合は、導電性粒子として、金、銀、銅、ニッケル、半田などの金属粉が挙げられる。この中でも、高導電率を有する金、銀、銅が好適に用いられる。更に好ましくは、金属粉間の接触面積を上げられる点から、フレーク状のものがよい。
本発明の半導体装置用接着シートは、接着剤層の単層フィルム又は該接着剤層を剥離性フィルム、絶縁性フィルム、剥離紙等の支持体の少なくとも一面に、上記接着剤層用の塗料を積層してなるものである。上記剥離性フィルムおよび絶縁性フィルムとして用いられるフィルム材質は、ポリエチレンテレフタレートなどのポリエステル類、ポリエチレンなどのポリオレフィン類、ポリイミド、ポリアミド、ポリエーテルサルフオン、ポリフェニレンサルファイド、ポリエーテルケトン、トリアセチルセルロースなどが好ましく使用され、さらに好ましくはポリエステル類、ポリオレフィン類およびポリイミドである。剥離性フィルムは、これらの材質からなるフィルムにシリコーンなどの離型剤で剥離処理を施したものが好ましく使用される。
これらのフィルムの片面に、本発明で特定する原材料を有機溶媒に溶解、分散させて接着剤層用塗料とし、それを剥離性フィルム等に塗布し乾燥して接着剤層を形成し、好ましくはこの接着剤層を熱圧着時のボイドの抑制や流動性の抑制の理由で半硬化状態にする。特に加工使用条件、例えば、導体パターンへの埋め込み等でフロー性や発泡を押さえるために、半硬化状態を適宜コントロールする。半硬化状態のコントロール方法は限定しないが、エージング等でコントロールする事が好ましい。接着剤層の乾燥後の厚さは、3〜200μm、好ましくは5〜100μmである。接着剤層を形成したフィルムの保管時には、必要に応じて保護フィルムを貼着し、使用時には剥がして用いる。
本発明の半導体装置用接着シートは、種々の電子部品において適用できるが、温度サイクル性に優れる点から、特にインターポーザーへの半導体ベアチップのフリップチップ実装に好適である。また、BGA、CSP、MCP等において、パッケージとマザーボードとを接続する半田ボール部分で発生する、チップと基板との熱膨張差に基づく接続界面のストレスを緩和する目的で、アンダーフィル材としても有用である。さらに、半導体チップを外部環境から保護する、封止樹脂及び封止シートとしての使用や、導電性粒子を高充填することにより、半田代替の導電性接着剤としても利用可能である。このように、半導体装置用接着シートを用いることによって、信頼性の高い半導体装置を得ることができる。
以下、本発明を実施例に基づいてより詳細に説明するが、本発明はこれらに限定されるものではない。
[接着剤層用塗料の調製]
実施例1:(A)前記式(2−1)で表されるビスマレイミド樹脂を75重量部、(B)前記式(1)(ただし、R1、R2、R4、R5=H、R3=アリル基)で表されるアリルフェノール樹脂を25重量部をテトラヒドロフランに常温〜50℃程度で溶解した後、(A)(B)全必須成分の固形分率が40重量%になるように調製して、本発明の接着剤層の塗料を得た。
実施例2:実施例1において、(B)前記式(1)(ただし、R1、R2、R4、R5=H、R3=アリル基)で表されるアリルフェノール樹脂を前記式(1)(ただし、R2、R3、R4、R5=H、R1=アリル基)で表されるアリルフェノール樹脂に代えた以外は、実施例1と同様に操作して本発明の接着剤層の塗料を得た。
実施例3:実施例1において、(A)前記式(2−1)で表されるビスマレイミド樹脂を前記式(2−4)で表されるビスマレイミド樹脂に代えた以外は、実施例1と同様に操作して本発明の接着剤層用の塗料を得た。
比較例1:実施例1において、(B)前記式(1)(ただし、R1、R2、R4、R5=H、R3=アリル基)で表されるアリルフェノール樹脂をo−アリルフェノールに代えた以外は、実施例1と同様に操作して比較用の接着剤層用の塗料を得た。
なお、o・アリルフェノールは、芳香族環を一つしか持たないのに対し、本発明で特定の一般式(1)のアリルフェノール樹脂は、n=0の場合であっても芳香族環は2個有する。従って、o・アリルフェノールは本発明で特定の一般式(1)のアリルフェノール樹脂に該当しない。
比較例2:実施例1において、(B)前記式(1)(ただし、R1、R2、R4、R5=H、R3=アリル基)で表されるアリルフェノール樹脂をジアリルイソフタレートに代えた以外は、実施例1と同様に操作して比較用の接着剤層用の塗料を得た。
温度サイクル試験
上記実施例1〜3および比較例1〜2の接着剤層用の塗料を、乾燥後の厚さが25μmとなるように、剥離処理を施した厚さ38μmのポリエステルフィルム上に塗布し、熱風循環型乾燥機中にて100℃で3分間乾燥して接着シートを作製した後、剥離処理を施した厚さ38μmのポリエステル保護フィルムを貼り合わせ半導体装置用接着シートを得た。
続いて、ポリエステル保護フィルムを剥離して、厚さ25μmの接着シートを80〜120℃で回路基板にラミネートした。ポリエステルフィルムを剥離し、高さ40μmの金バンプを有する、厚さ200μm、10mm角の半導体チップを、荷重3kgで、接着剤に掛かる温度が170℃/5secになるように熱圧着した。その後、170℃/1時間加熱して接着シートを硬化し、温度サイクル試験用試料を得た。
この評価資料を、冷熱衝撃試験機(Thermal Shock Chamber)に投入し、下記の要領にて実用特性を評価した。
A:剥離性・・・温度サイクルが繰り返しかかることにより、接着剤層にストレスが生じ、半導体チップと接着剤層間、接着剤層と回路基板間において剥離の発生が想定される。
今回は超音波顕微鏡で各層間を観察評価した。
B:導通性・・・温度サイクル中半導体ベアチップの金属バンプと回路基板の電極とが接触しているか否かを、装置内部から外部に配線を引き出しテスターにて確認した。
実施例1〜比較例2の評価は、試験個数5個について実施し、剥離がなくかつ導通性が良好なものの個数を表1に示した。
リフロー性試験
上記温度サイクル試験と同様の作製方法で試料を作製した。この評価試料を、恒温恒湿槽中に85℃/85%RHの条件で168時間曝露し、その後260℃に設定されたIRリフロー炉を一回通過させ、下記の要領にて実用特性を評価した。
C:剥離、発泡性・・・本発明の接着シートが組み込まれた半導体装置を半田を介してマザーボードに実装する時に、リフロー炉にてハンダが溶融する温度に曝されるが、その際接着剤層に水分が存在するとポップコーン現象により水蒸気爆発を生じ、接着剤の剥離/発泡を生ずる場合がある。本件評価の剥離・発泡は、当該リフロー後の積層断面を超音波顕微鏡にて観察し、剥離、発泡の有無を確認した。
D:導通性・・・前記温度サイクル試験と同要領
試験は、温度サイクル試験において、実用上問題なかった実施例1〜3の試料について試験個数5個にて実施し、良好なものの個数を表1に示した。
Figure 2005075866
比較例1は、本発明のアリルフェノール樹脂の種類とは異なり、比較例2は、アリル化合物ではあるが、本発明のアリルフェノール樹脂ではない。
よって、表1に示す結果から明らかなように、比較例1〜2で得られた半導体装置用接着シートは、耐温度サイクル性について満足なものではなかった。一方、実施例1〜3で得られた半導体装置用接着シートは、耐温度サイクル性、耐リフロー性に非常に優れていた。
本発明は、半導体チップと回路基板との間の隙間封止と、金バンプを有する半導体チップと回路基板との導通確保を同時に可能とする、フリップチップ実装法に使用出来、かつ温度サイクル性に優れた半導体装置用接着シートを提供することができる。
本発明の半導体用接着シートの断面図
符号の説明
1 半導体チップ
2 金属バンプ
3 電極パッド
4 回路基板
5 接着シート




Claims (7)

  1. (A)ビスマレイミド樹脂、(B)下記一般式(1)(式中、R1〜 R5はHまたはアリル基を示し、nは0〜3である)で表されるアリルフェノール樹脂を必須成分として含有する接着剤層からなることを特徴とする半導体装置用接着シート。
    Figure 2005075866
  2. 剥離性フィルムの一面に、(A)ビスマレイミド樹脂、(B)下記一般式(1)(式中、R1〜 R5はHまたはアリル基を示し、nは0〜3である)で表されるアリルフェノール樹脂を必須成分として含有する接着剤層を設けてなることを特徴とする半導体装置用接着シート。
    Figure 2005075866
  3. 2枚の剥離性フィルムの間に、(A)ビスマレイミド樹脂、(B)下記一般式(1)(式中、R1〜 R5はHまたはアリル基を示し、nは0〜3である)で表されるアリルフェノール樹脂を必須成分として含有する接着剤層を設けてなることを特徴とする半導体装置用接着シート。
    Figure 2005075866
  4. 接着剤層が熱可塑性樹脂を含有することを特徴とする請求項1〜3のいずれかに記載の半導体装置用接着シート。
  5. 接着剤層が有機過酸化物を含有することを特徴とする請求項1〜4のいずれかに記載の半導体装置用接着シート。
  6. 接着剤層が非導電性粒子を含有することを特徴とする請求項1〜5のいずれかに記載の半導体装置用接着シート。
  7. 半導体ベアチップのフリップチップ実装用であることを特徴とする請求項1〜6のいずれかに記載の半導体装置用接着シート。













JP2003305587A 2003-08-29 2003-08-29 半導体装置用接着シート Pending JP2005075866A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003305587A JP2005075866A (ja) 2003-08-29 2003-08-29 半導体装置用接着シート

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003305587A JP2005075866A (ja) 2003-08-29 2003-08-29 半導体装置用接着シート

Publications (2)

Publication Number Publication Date
JP2005075866A true JP2005075866A (ja) 2005-03-24
JP2005075866A5 JP2005075866A5 (ja) 2005-09-29

Family

ID=34408900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003305587A Pending JP2005075866A (ja) 2003-08-29 2003-08-29 半導体装置用接着シート

Country Status (1)

Country Link
JP (1) JP2005075866A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096122A (ja) * 2005-09-29 2007-04-12 Mitsubishi Plastics Ind Ltd 多層配線基板用層間接続ボンディングシート
WO2011125778A1 (ja) * 2010-04-01 2011-10-13 日立化成工業株式会社 接着剤組成物、接着シート及び半導体装置
WO2012057228A1 (ja) * 2010-10-26 2012-05-03 明和化成株式会社 フェノール系オリゴマー及びその製造方法
JP2013231102A (ja) * 2012-04-27 2013-11-14 Nitto Denko Corp 熱硬化性樹脂組成物およびそれを用いた半導体装置
WO2016104195A1 (ja) * 2014-12-25 2016-06-30 昭和電工株式会社 熱硬化性樹脂組成物
JP2016164257A (ja) * 2016-02-19 2016-09-08 日立化成株式会社 熱硬化性樹脂組成物およびそれを用いた半導体装置
JP2017071786A (ja) * 2016-11-18 2017-04-13 日立化成株式会社 熱硬化性樹脂組成物およびそれを用いた半導体装置
JP2020146723A (ja) * 2019-03-13 2020-09-17 株式会社タムラ製作所 熱硬化性フラックス組成物および電子基板の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096122A (ja) * 2005-09-29 2007-04-12 Mitsubishi Plastics Ind Ltd 多層配線基板用層間接続ボンディングシート
WO2011125778A1 (ja) * 2010-04-01 2011-10-13 日立化成工業株式会社 接着剤組成物、接着シート及び半導体装置
WO2012057228A1 (ja) * 2010-10-26 2012-05-03 明和化成株式会社 フェノール系オリゴマー及びその製造方法
JP5774021B2 (ja) * 2010-10-26 2015-09-02 明和化成株式会社 フェノール系オリゴマー及びその製造方法
JP2013231102A (ja) * 2012-04-27 2013-11-14 Nitto Denko Corp 熱硬化性樹脂組成物およびそれを用いた半導体装置
WO2016104195A1 (ja) * 2014-12-25 2016-06-30 昭和電工株式会社 熱硬化性樹脂組成物
JPWO2016104195A1 (ja) * 2014-12-25 2017-06-15 昭和電工株式会社 熱硬化性樹脂組成物
US10160856B2 (en) 2014-12-25 2018-12-25 Showa Denko K.K. Thermosetting resin composition
JP2016164257A (ja) * 2016-02-19 2016-09-08 日立化成株式会社 熱硬化性樹脂組成物およびそれを用いた半導体装置
JP2017071786A (ja) * 2016-11-18 2017-04-13 日立化成株式会社 熱硬化性樹脂組成物およびそれを用いた半導体装置
JP2020146723A (ja) * 2019-03-13 2020-09-17 株式会社タムラ製作所 熱硬化性フラックス組成物および電子基板の製造方法

Similar Documents

Publication Publication Date Title
KR101728203B1 (ko) 접착제 조성물, 반도체 장치의 제조 방법 및 반도체 장치
JP5569576B2 (ja) 半導体用フィルム状接着剤、半導体装置の製造方法及び半導体装置
TW201918536A (zh) 薄膜狀接著劑、使用薄膜狀接著劑之半導體封裝體之製造方法
JP6018967B2 (ja) 熱硬化性封止樹脂シート及び電子部品パッケージの製造方法
CN107534020B (zh) 粘合膜、半导体器件的制备方法和半导体器件
JP2002093825A (ja) 半導体パッケージの製造方法及び半導体パッケージ
KR20170113430A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2008038111A (ja) フィルム状接着剤及びそれを使用する半導体パッケージの製造方法
JP4417122B2 (ja) シート状半導体封止用樹脂組成物
JP4053744B2 (ja) 半導体装置用接着剤組成物およびそれを用いた半導体装置用接着シート
JP2005075866A (ja) 半導体装置用接着シート
JPH11209724A (ja) 難燃化接着剤、難燃化接着部材、難燃化接着部材を備えた半導体搭載用配線基板及びこれを用いた半導体装置
JPH1117075A (ja) 半導体装置
JP2003129017A (ja) 導電性接着フィルム及びこれを用いた半導体装置
Rabilloud Adhesives for electronics
US10920109B2 (en) Semiconductor device
JP6857837B2 (ja) 封止用熱硬化性樹脂組成物、半導体装置の製造方法及び半導体装置
CN112566997B (zh) 黏合剂组合物及半导体装置的制造方法
CN115023771A (zh) 导电性膏和半导体装置
JP2017171817A (ja) 半導体用接着剤、半導体装置、及び半導体装置の製造方法
US10797013B2 (en) Acrylic resin composition for sealing, cured product of same, method for producing same, semiconductor device using said resin composition, and method for manufacturing said semiconductor device
JP2000256642A (ja) 導電性接着剤およびそれを用いてなる半導体装置
JP2017203138A (ja) 半導体用接着剤、並びに、半導体装置及びその製造方法
CN117461120A (zh) 导电性膏、固化物和半导体装置
JP2008141035A (ja) 半導体装置の製造方法及び該方法に用いられる接着剤

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050707

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090602