CN102668068B - 用于集成电路设备的玻璃芯衬底及其制造方法 - Google Patents

用于集成电路设备的玻璃芯衬底及其制造方法 Download PDF

Info

Publication number
CN102668068B
CN102668068B CN201080058105.2A CN201080058105A CN102668068B CN 102668068 B CN102668068 B CN 102668068B CN 201080058105 A CN201080058105 A CN 201080058105A CN 102668068 B CN102668068 B CN 102668068B
Authority
CN
China
Prior art keywords
glass
core
hole
substrate
glass core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080058105.2A
Other languages
English (en)
Other versions
CN102668068A (zh
Inventor
Q·马
V·R·拉奥
Q·A·特兰
R·L·散克曼
J·M·斯旺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN102668068A publication Critical patent/CN102668068A/zh
Application granted granted Critical
Publication of CN102668068B publication Critical patent/CN102668068B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108—Male die used for patterning, punching or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0014—Shaping of the substrate, e.g. by moulding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Micromachines (AREA)
  • Joining Of Glass To Other Materials (AREA)

Abstract

披露了集成电路(IC)器件的玻璃芯衬底的实施例。玻璃芯衬底包括玻璃芯和在玻璃芯相对侧上的堆积结构。导电端子可形成在玻璃芯衬底的两侧上。IC管芯可与衬底一侧上的端子耦合，而相对侧上的端子可与下一级组件(例如电路板)耦合。玻璃管芯可包括单片玻璃，其中形成有导体，或者玻璃芯可包括已结合在一起的两个或更多个玻璃段，每个玻璃段具有导体。导体通过玻璃芯延伸，并且导体中的一个或多个可与设置在玻璃芯上的堆积结构电耦合。描述和要求了其它实施例。

Description

用于集成电路设备的玻璃芯衬底及其制造方法
技术领域
所公开的实施例总地涉及用于集成电路设备的衬底，更具体地涉及具有玻璃芯的衬底。
背景技术
集成电路(IC)管芯可设置在封装件中以支持管芯，同时帮助在管芯与例如母板、主板或其它电路板之类的下一级组件之间形成电连接。封装件一般包括衬底，管芯既机械耦合又电气耦合至该衬底。例如，IC管芯可通过倒装配置的互连结构的阵列耦合至衬底，底填料层设置在互连结构周围并设置在管芯和衬底之间。互连结构中的每一个可包括管芯上的端子(例如焊盘、铜接线柱或柱形凸起等)，所述管芯上的端子电耦合(例如通过回流焊料)至衬底上的匹配端子(例如焊盘、接线柱、柱形凸起等)。替代地，作为进一步的示例，IC管芯可通过管芯附连粘合剂层附连于衬底，并可在管芯和衬底之间形成多个导线焊接。
IC管芯被设置在衬底的一侧上，并且数个导电端子被形成在衬底的相对一侧。衬底的相对侧上的端子可用来与下一层组件(例如电路板)形成电连接，并且这些电连接可用来将功率传递至管芯并将输入/输出(I/O)信号传至和传离管芯。衬底相对侧上的导电端子可包括引脚、焊盘、焊区、柱、凸起等的阵列，并且这些端子可电耦合至电路板或其它下一级组件上的相应端子阵列。封装件衬底相对侧上的端子可使用例如插槽(和限位机构)或通过回流焊工艺耦合至下一级电路板。
附图说明
图1A是示出玻璃芯衬底的一个实施例的平面图的示意图。
图1B是示出图1A的玻璃芯衬底沿图1A中的剖切线B-B剖切得到的横截面正视图的示意图。
图1C是示出图1B的横截面正视图的一部分并示出玻璃芯衬底的另一实施例的示意图。
图1D是示出图1B的横截面正视图的一部分并示出玻璃芯衬底的又一实施例的示意图。
图1E是示出图1B的横截面正视图的一部分并示出玻璃芯衬底的另一其它实施例的示意图。
图1F是示出图1E的一部分并示出玻璃芯衬底的又一实施例的示意图。
图2是示出包括玻璃芯衬底的实施例的集成电路组件的横截面正视图的示意图。
图3是示出形成玻璃芯衬底的各种方法的实施例的方框图。
图4A-4F是示出在玻璃芯中形成孔的方法的实施例的示意图。
图5A-5C是示出在玻璃芯中形成孔的替代性方法的实施例的示意图。
图6A-6B是示出在玻璃芯中形成孔的另一替代性方法的实施例的示意图。
图7A-7C是示出在玻璃芯中形成孔的又一替代性方法的实施例的示意图。
图8A-8C是示出在玻璃芯中形成孔的再一替代性方法的实施例的示意图。
图9A是示出具有嵌入式金属线的玻璃本体的实施例的立体图的示意图。
图9B是示出如图9A所示的具有嵌入式金属线的玻璃本体的侧视图的示意图。
图9C是示出从图9A-9B的玻璃本体切下的一个切片的立体图的示意图。
图10A-10C是示出将从图9A-9B的玻璃本体切下的两个或更多个切片结合到一起的实施例的示意图。
图11A是示出具有嵌入式金属线和对准元件的玻璃本体的另一实施例的立体图的示意图。
图11B是示出如图11A所示具有嵌入式金属线和对准元件的玻璃本体的侧视图的示意图。
图11C-11D是示出将来自图11A-11B所示玻璃本体的两个或更多个切片结合到一起的实施例的示意图。
图12是示出将从具有嵌入式金属线和对准元件的玻璃本体切下的几段结合到一起的另一实施例的示意图。
图13是示出将从具有嵌入式金属线和对准元件的玻璃本体切下的几段结合到一起的又一实施例的示意图。
图14是示出将从具有嵌入式金属线和对准元件的玻璃本体切下的几段结合到一起的再一实施例的示意图。
具体实施方式
所披露的是具有玻璃芯的衬底的实施例。一个或多个建造层可设置在玻璃芯的每侧上，并且电导体延伸通过玻璃芯。玻璃芯可包括单片玻璃，或在其它实施例中玻璃芯包括已被结合在一起的两个或更多个玻璃段。下面描述了形成具有延伸通过玻璃芯厚度的导体的玻璃芯衬底的方法的实施例。另外披露了包含设置在玻璃芯衬底上并通过一组互连结构与衬底耦合的集成电路管芯的组装件的实施例。
如前面提到的，所披露的实施例围绕具有由玻璃构成的芯的衬底。根据一个实施例，术语“玻璃”指无定形固体。可用于所述实施例的玻璃材料的例子包括纯二氧化硅(例如接近100％纯度的SiO2)、碱石灰玻璃、硼硅酸盐玻璃以及铝硅酸盐玻璃。然而，所披露的实施例不仅限于基于二氧化硅的玻璃成份，具有替代基体材料的玻璃(例如氟化物玻璃、磷酸盐玻璃、硫属玻璃等)也可用于所披露的实施例。此外，可将其它材料和添加物的任意组合与二氧化硅(或其它基体材料)组合以形成具有要求物理特性的玻璃。这些添加物的示例不仅包括前面提到的碳酸钙(例如石灰)和碳酸钠(例如苏打)，还包括镁、钙、锰、铝、铅、硼、铁、铬、钾、硫和锑以及这些和其它元素的碳酸盐和/或氧化物。前面提到的玻璃和添加剂仅仅是可在所披露实施例中找到用途的许多类型的材料和材料组合的少数几个示例。附加地，玻璃本体可包括表面处理和/或涂层以提高强度和/或耐久性，也可对玻璃本体退火以降低内部应力。
一般来说，本文中使用的术语“玻璃”不表示有机聚合物材料，有机聚合物材料在固体形态下是无定形的。然而应当理解，根据一些实施例的玻璃可包括碳作为玻璃构成部分之一。例如，钠钙玻璃以及这种玻璃类型的许多种变型包括碳。
一旦形成为固态本体，玻璃能被软化并可能重熔成液态形式。玻璃材料的“玻璃转变温度”是一温度，低于该温度的话，玻璃的物理特性与固体的物理特性相同，而高于该温度的话，玻璃材料的表现就像液体那样。如果玻璃充分地低于玻璃转变温度，则玻璃分子可具有小的相对迁移率。随着玻璃接近玻璃转变温度，则玻璃可开始软化并随着温度升高，玻璃将最终熔化成液态。因此，玻璃本体可软化至足以允许控制本体形状的程度，使得孔或其它特征形成在玻璃本体中。
根据一个实施例，玻璃的“软化温度”是一温度，在该温度下玻璃已软化至足以实现所披露的实施例的程度。例如，在一个实施例中，玻璃的软化温度是玻璃足够软以允许孔或其它特征通过压印技术形成在玻璃中的温度(将在下文中更详细地说明)。玻璃转变和软化温度是玻璃的唯一性特征，尽管两种或更多种不同玻璃材料可具有相同的玻璃转变和/或软化温度。此外应当理解，特定玻璃的玻璃转变温度和软化温度不一定是相同值。
现在参见图1A和图1B，其示出具有由玻璃构成的芯150的衬底100的实施例。图1A示出玻璃芯衬底100的平面图，而图1B示出沿图1A的剖切线B-B得到的衬底的横截面正视图。另外，图1C-1E示出玻璃芯衬底100的各替代性实施例，并且图1C-1E中的每一个示出衬底100的一部分，该部分整体用图1B中的附图标记5以放大图形式表示。
参照图1A和1B，衬底100包括由玻璃构成的芯150。衬底100包括第一侧102和与第一侧102基本平行的相对第二侧104。衬底100的外周108在第一和第二侧102、104之间延伸。根据一些实施例，衬底100的外周108是基本矩形的，并在一个实施例中，外周108的所有四个边是基本等长的，由此外周形成正方形。然而要注意，具有非矩形外周的衬底落在所披露实施例的范围内。在一个实施例中，衬底100具有在0.2mm和1mm之间的厚度。
玻璃芯150具有第一表面152和相对的第二表面154。在一个实施例中，第一和第二表面152、154基本彼此平行。玻璃芯150的外周158在第一和第二表面152、154之间延伸，而在一些实施例中，玻璃芯的周边158大体对应于衬底的外周108。根据一个实施例，玻璃芯150可具有0.1mm和0.8mm之间的厚度。在一个实施例中，玻璃芯150完全由玻璃构成(除了导体160以外，如下所述)。在又一实施例中，玻璃芯150包括单件固体玻璃(尽管芯包括用于导体160的孔)。在其它实施例中，玻璃芯150可包括已结合在一起的多件玻璃或多个玻璃段。
导体160的数目延伸通过玻璃芯150。每个导体160被设置在孔或通路165中，并且每个导体160可从第一表面152延伸至第二表面154。然而，在其它实施例中，导体中的一个或多个仅部分地延伸通过芯的厚度。根据一个实施例，导体160包括贯穿玻璃芯150形成的孔或通路165，所述孔或通路165已用导电材料填充。在另一实施例中，导体160包括在浇铸工艺期间形成在玻璃芯中的孔165，并且该孔被导电材料填充。在又一实施例中，导体160包括嵌入到玻璃芯150中的金属线。
导体160可包括任何合适的导电材料，包括金属、合成材料以及导电聚合物。合适的材料包括铜、锡、银、金、镍、铝和钨以及这些和/或其它金属的合金。可利用以形成孔或通路165的工艺包括例如压印、喷砂、浇铸、激光钻以及蚀刻。导电材料可通过任何合适工艺沉积在孔或通路165中以形成导体160，例如丝网印刷技术、镀覆技术(电镀或无电镀)、化学气相沉积(CVD)和物理气相沉积(PVD)。
第一组导电端子120沉积在衬底100的第一侧102上(见图1A)。根据一个实施例，第一组端子120排列成图案以与设置在集成电路(IC)管芯上的相应端子的阵列匹配。图1A-1B中未示出IC管芯；然而，图1A中示出管芯区110并且端子120位于该管芯区(有时被称为管芯阴影区)内。每个端子120可包括任何合适类型的结构，这种结构能与IC管芯的端子形成电连接。例如，端子120可包括由任何合适金属或金属组合(例如铝、铜、镍等)形成的焊盘、接线柱或柱形凸起，而焊料凸起可设置在每个端子120上(和/或IC管芯的端子上)。在一个实施例中，IC管芯可以倒装形式设置在衬底100上，并且管芯上的端子通过回流焊工艺与衬底100上的端子120耦合。根据另一实施例，IC管芯可通过一层粘合剂耦合至衬底100，而管芯上的端子通过引线接合工艺电耦合于衬底上的相应端子(在该实施例中，端子120将位于管芯区110之外)。
第二组导电端子125(为了清楚和容易阐述，图1A中仅示出其一部分)设置在衬底100的第二侧104上。根据一个实施例，第二组端子125设置成图案以与设置在例如主板、母板或其它电路板(图中未示出)之类的下一级组件上的相应端子阵列匹配。每个端子125可包括能与下一级组件的端子形成电连接的任何合适类型的结构。作为示例，端子125可包括焊盘、焊区、柱形凸起或其它金属凸起或引脚。下一层组件可包括用以接纳衬底100和端子125的插槽(和限位机构)，例如焊区栅格阵列(LGA)槽或引脚栅格阵列(PGA)槽。替代地，端子125可通过回流焊工艺与下一级组件上的端子耦合。
第一建造结构130可设置在玻璃芯150的第一表面152上，并且第二建造结构140设置在芯的第二表面154上。第一建造结构包括介电材料和金属的一个或多个交替层，而端子120设置在第一建造结构130上(第一衬底侧102一般对应于第一建造结构130的外表面)。玻璃芯150中的导体160中的至少一个与第一建造结构130的至少一个金属层电耦合，而在一个实施例中，最靠近玻璃芯150的第一堆积结构的金属层与至少一个导体160耦合。类似地，第二堆积结构140包括介电材料和金属的一个或多个交替层，而端子125设置在第二堆积结构140(通常对应于第二堆积结构140的外表面的第二衬底侧104)上。玻璃芯150中的导体160中的至少一个与第二堆积结构140的至少一个金属层电耦合，而在一个实施例中，第二堆积结构最靠近金属芯150的金属层与至少一个导体160耦合。第一和第二堆积结构130、140在第一和第二组端子120、125之间路由功率以及输入/输出(I/O)信号(并因此利于在安装于衬底100的IC管芯和下一级组件之间传递功率和信令)。堆积结构130、140在下面更详细地描述。
参见图1C，其更详细地阐述了玻璃芯衬底100的实施例。如前面描述的，衬底包括金属芯150，该金属芯150具有分别在芯的第一和第二表面152、154之间延伸的导体160。每个导体160可设置在延伸通过玻璃芯150的孔或通路165中。第一堆积结构130设置在芯150的第一侧152上，而第二堆积结构140设置在该芯的相对的第二侧154上。
根据一个实施例，第一堆积结构130包括数个介电材料层133a、133b、133c、133d以及数个金属层136a、136b、136c。介电层133a-d可包括任何合适的介电材料(例如聚合物材料等)并可通过任何合适的技术(例如沉积、叠层等)形成。金属层136a-c可包括任何合适的导电金属(例如铜、铝、银等)，并可通过任何合适的技术(例如镀层工艺，比如电镀和无电镀)沉积。此外，金属层136a-c可各自被布图以形成任何适宜数量和结构的迹线、电源面以及其它导体以利于路由功率和I/O信号。
介电层133a-d中的一个设置在任意两个毗邻金属层136a-c之间(例如金属层136a和136b由介电层133b分隔，诸如此类)，而介电层133a毗邻于玻璃芯150并将金属层136a与芯隔开。根据一个实施例，介电层133a直接毗邻于玻璃芯的第一表面152。被镀覆或填充以金属的通路139a、139b、139c各自通过介电层133a、133b、133c延伸，并使毗邻的金属层互连(例如通路139b使金属层136a、136b互连，诸如此类)。此外，最靠近玻璃芯150的金属层136a通过设置在介电层133a中的通路139a与一个或多个导体160耦合。在一个实施例中，玻璃芯150的第一表面152可包括表面处理或涂层以增加与堆积结构130的介电材料的附着性。另外，在一些实施例中，最外侧的介电层133d可包括阻挡层和/或钝化层。另外，根据一个实施例，端子120可由最外侧金属层136c形成或形成在最外侧金属层136c上。
在一个实施例中，第二堆积结构140包括数个介电材料层143a、143b、143c、143d以及数个金属层146a、146b、146c。介电层143a-d可包括任何适宜的介电材料(例如聚合物材料等)并可通过任何合适技术(例如通过沉积、叠层等)形成。金属层146a-c可包括任何合适的导电金属(例如铜、铝、银等)，并可通过任何合适的技术(例如镀层工艺，比如电镀和无电镀)沉积。此外，金属层146a-c可各自布图以形成任何适当数量和结构的迹线、电源面、接地面和其它导体以利于功率和I/O信号的路由。
介电层143a-d中的一个被设置在任何两个毗邻金属层146a-c(例如金属层146a、146b由介电层143b分隔，诸如此类)之间，而介电层143a毗邻于玻璃芯150并将金属层146a与芯分隔。根据一个实施例，介电层143a直接毗邻于玻璃芯的第二表面154。被镀覆或填充以金属的通路149a、149b、149c分别通过介电层143a、143b、143c延伸，并使毗邻的金属层互连(例如通路149b使金属层146a、146b互连，诸如此类)。此外，最接近玻璃芯150的金属层146a通过设置在介电层143a中的通路149a耦合于导体160中的一个或多个。在一个实施例中，玻璃芯150的第二表面154可包括表面处理或涂层以增加与堆积结构140的介电材料的附着性。另外，在一些实施例中，最外侧介电层143d可包括阻挡层和/或钝化层。另外，根据一个实施例，端子125可由最外侧金属层146c形成或形成在最外侧金属层146c上。
在图1C的实施例中(以及在前面图1D和图1E中的每一个中示出的实施例)，第一和第二堆积结构具有相同数量的介电层和金属层，并进一步具有基本相等的厚度。然而，所披露的实施例不仅限于此，在其它实施例中第一和第二堆积结构可具有不同厚度和/或不同数量的介电层和金属层。根据另一实施例，堆积结构仅设置在玻璃芯150的一侧上。另外，在一些实施例中，第一和第二堆积结构是由相同介电材料和金属构造成的。然而，在其它实施例中，第一和第二堆积结构可具有不同的材料。
在图1C的实施例中，介电层133a、143a与玻璃芯150毗邻设置，并且最靠近芯(即金属层136a、146a)的金属层通过这些介电层与芯分隔。在替代实施例中，如图1D所示，金属层可毗邻于玻璃芯150。引入毗邻于玻璃芯150一侧或两侧的金属层有时被称为“芯层路由”。
参见图1D，衬底100的实施例通常类似于图1C所示的实施例(且相同特征由相同附图标记表示)。然而，在图1D的实施例中，第一堆积结构130包括毗邻于玻璃芯150的金属层136x，并根据一个实施例，金属层136x直接毗邻于玻璃芯的第一表面152。介电层133a覆于金属层136x(和金属芯的露出部分)之上，该金属层136x如今作为最接近芯的金属层，并且导体160中的至少一个与金属层136x耦合。此外，在另一实施例中，玻璃芯150的第一表面152可包括表面处理或涂层以增加与金属层136x(并可能与介电层133a的诸部分)的附着性。
与第一堆积结构130类似，图1D的第二堆积结构140包括毗邻于玻璃芯150的金属层146x，且在一个实施例中，金属层146x直接毗邻于玻璃芯的第二表面154。介电层143a覆于金属层146x(和玻璃芯的露出部分)之上，该金属层146x如今作为最接近芯的金属层，并且导体160中的至少一个与金属层146x耦合。另外，在另一实施例中，玻璃芯150的第二表面154可包括表面处理或涂层以增加与金属层146x(并可能与介电层143a的诸部分)的附着性。在一些实施例中，玻璃芯表面152、154中的仅一个具有相邻的金属层(例如可省去第一和第二堆积结构130、140中的金属层136x、146x中的任一个)。
现在参见图1E，图1E示出玻璃芯衬底100的又一实施例。图1E所示的衬底100的实施例大体类似于图1C所示的实施例(并且相同的特征由相同附图标记表示)。然而，在图1E的实施例中，其中设置每个导体160的孔或通路165具有削锥形壁。在一个实施例中，孔或通路165的削锥形壁相对于孔的中心线具有0和30°之间的夹角167。孔165的削锥形壁可能是用来形成贯穿玻璃芯150的孔的工艺的结果。如前面提到的，可利用以形成孔或通路165的工艺包括例如压印、喷砂、浇铸、激光钻和蚀刻。根据处理条件，前述技术中的任意一种可形成具有削锥形壁的孔165。
接着转向图1F，图1F示出玻璃芯衬底100的又一实施例。在图1F中以放大图形式示出总体由图1E中的附图标记7指示的衬底100的一部分(相同的特征由相同附图标记表示)。在图1F的实施例中，加湿层(附连层)170已设置在孔160的壁165上。加湿层的功能是增加导电材料160和芯150的玻璃材料之间的附着性，并且加湿层170可包括能增加这两种材料之间的附着性的任何适宜材料。在一个实施例中，加湿层170包括金属，例如钛、铬、镍、钒以及这些和/或其它金属的合金。另外，加湿层170可使用任何合适的工艺沉积或形成，例如镀覆技术(电镀或无电镀)、CVD或PVD。
图2示出包括玻璃芯衬底100的组装件200的实施例。参照图2，组装件200包括衬底100，该衬底100具有玻璃芯150以及第一侧102和相对的第二侧104。集成电路(IC)管芯210设置在衬底的第一侧102上。IC管芯210通过数个互连结构220电(和机械地)耦合于衬底100。衬底第二侧104(见图1A)上的端子125(例如焊区、引脚、焊料凸起等)可用来形成与例如母板、主板或其它电路板之类的下一级组件的电连接。热扩散器或盖230——其具有第一表面232和面向管芯背表面215的相对的第二表面234——设置在管芯210之上并通过热接口材料层240与管芯的背表面215热耦合(并可能与之机械耦合)。粘合剂或密封剂290可用来将热扩散器230固定于玻璃芯衬底100的第一表面102。尽管图2未示出，在又一实施例中，热沉(或其它冷却设备)可热耦合于热扩散器230，并且另一层热接口材料可设置在热扩散器的第一表面232和热沉(或其它器件)之间。
IC管芯210可包括任何类型的半导体器件。在一个实施例中，IC管芯210包括处理系统或器件。例如，IC管芯210可包括微处理器或图形处理器。IC管芯210可执行来自任何数量处理器架构并具有任何数量指令形式的指令。在一个实施例中，指令为Intel公司所使用的“x86”指令。然而在其它实施例中，处理器可执行来自其它架构或来自其它处理器设计者的指令。在另一实施例中，IC管芯210包括存储器器件。根据又一实施例，IC管芯210包括片上系统(SoC)。在再一实施例中，IC管芯210可包括数字电路、模拟电路或模拟电路和数字电路两者的组合。
互连结构220通过例如借助回流焊工艺将衬底第一表面102(见图1A)上的端子120与IC管芯210上的端子耦合而形成。如前所述，衬底端子120可各自包括由任何适宜的金属或多种金属组合(铜、镍、铝等)形成的焊盘、接线柱或柱形凸起，并且管芯端子也可包括由任何适宜金属或多种金属组合形成的焊盘、接线柱或柱形凸起。(例如以球或凸起形式出现的)焊料可设置在衬底和/或管芯端子上，并且这些端子可使用回流焊工艺结合。应当理解，前述互连结构只是能形成在衬底100与IC管芯210之间的互连类型的一个例子，并可利用任何其它合适类型的互连结构。另外，底填充材料层(图2中未示出)可设置在互连结构220周围和设置在IC管芯210和衬底的第一侧102之间。
热扩散器230可由任何适宜的导热材料构成并可具有任何适宜的形状或结构。根据一个实施例，热扩散器230包括具有向衬底的第一侧102延伸的侧壁(或多个壁)237的盖，该壁237(或多个壁)通过粘合剂290固定于衬底表面102。前述盖有时被称为一体式热扩散器或IHS。可用来构造热扩散器230的材料包括金属(例如铜及其合金)、导热复合物以及导热聚合物。
在图2所示实施例中，组件200包括单个IC管芯210。然而，在其它实施例中，组件200可包括多芯片封装件。例如，一个或多个其它集成电路管芯(例如存储器器件、电压调节器等)可设置在衬底100上。另外，例如电容器和电感器的无源器件可设置在玻璃芯衬底100上，或集成在衬底的堆积结构130、140中。作为示例，阵列电容器或薄膜电容器可集成到衬底100的堆积结构130、140之内。在另一实施例中，例如天线或RF屏蔽的无线组件可设置在玻璃芯衬底100或集成在该衬底的堆积结构130、140中。这些附加器件，不管是IC管芯、无源器件或其它组件，可设置在玻璃芯衬底100的任一侧102、104上。
组装件200可形成任何类型的计算设备的一部分。根据一个实施例，组装件200可形成服务器或台式计算机的一部分。在另一实施例中，组装件200形成膝上计算机或类似的移动计算设备(例如上网计算机)的一部分。在又一实施例中，组装件200包括例如蜂窝电话、智能电话或移动互联网设备(MID)之类的手持计算设备的一部分。在再一实施例中，组装件200形成嵌入式计算设备的一部分。
图3示出制造芯衬底的各种方法的实施例。这些各种各样的方法及其实施例进一步示出于图4A-4F、图5A-5C、图6A-6C、图7A-7C、图8A-8C、图9A-9C、图10A-10C、图11A-11D、图12、图13和图14，并参照这些附图以引出下面的内容。
参见图3中的方框305，在一个实施例中，提供玻璃板。这示出于图4A，其中示出玻璃板410。玻璃板包括第一表面412和大体平行于第一表面412的相对第二表面414。玻璃板410可包括任何适宜类型的玻璃并具有任何合适的厚度(见前面描述的)，这取决于应用和/或要求的特征。根据一个实施例，玻璃板410具有允许单个衬底成形的尺寸和结构。在又一实施例中，玻璃板410具有允许两个或更多个衬底成形的尺寸和结构(例如玻璃板410包括面板，从该面板中可切下两个或更多个衬底)，板410将具有与构成该板的玻璃材料相关联的软化温度。
如图3的方框310展示的那样，孔或通路形成在玻璃板内。这进一步示出于图4B，其中孔420已形成在玻璃板410中，每个孔从第一表面412延伸至板的第二表面414。在其它实施例中，孔或通路420中的一个或多个可以不完全延伸通过玻璃板410的厚度。可执行多种方法来形成孔420。在一个实施例中，孔由平面压印技术形成(见图5A-5C)。在另一实施例中，孔由辊压技术形成(见图6A-6B)。在又一实施例中，孔通过喷砂(或粉末喷砂或微粒喷砂)技术形成(参见图7A-7C)。现在对用于形成孔420的这些实施例中的每一个进行更详细的描述。然而要理解，所披露的实施例不仅限于图5A-7C中描述的孔成形技术并可采用其它方法(例如激光钻、蚀刻等)在玻璃板中形成孔。
转向图5A，压印工具510连同玻璃板410一起被示出。数个凸起520从压印工具510伸出，并且每个这些凸起被尺寸化、定向和定位以在玻璃板410中形成孔或通路420之一。压印工具510可包括能在板410的玻璃材料中形成孔并忍受相关处理温度的任何适宜材料。在一个实施例中，压印工具510和凸起520的表面可包括涂层或表面处理以使与玻璃材料的粘附性减至最小(例如为了防止工具和玻璃之间的粘着)。
参见图5B，玻璃板410被升高至软化温度，并且压印工具510的凸起520被投入玻璃板410。凸起520将在软化的玻璃板410内形成孔420。将玻璃板410加热至软化温度所需的时间以及当接合于压印工具510时将板保持在这个温度的时间量依赖于例如构成板410的玻璃材料、最终玻璃芯的要求特征以及所利用的加工设备。
接着参见图5C，压印工具510已撤去并且板410被冷却以使玻璃材料回到固态。孔420在玻璃板410中留在与压印工具510上的凸起520对应的位置。在一个实施例中，在压印后，可执行退火工艺以缓解玻璃板410中的内部应力。
现在转向图6A和6B，辊压工具610是与玻璃板410一起示出的。数个凸起620从辊压印工具610伸出，并且这些凸起中的每一个被尺寸化、定向和定位以在玻璃板410中形成孔或通路420之一。注意，为了清楚和易于阐述，图6A-6B中仅示出工具610上的一部分凸起620(例如凸起620可绕工具610的整个周边延伸)。辊压工具610可绕轴线605转动，并且玻璃板410可停靠在能相对于工具610移动的支承板或载体630上(或者工具610能相对于支承板630移动)。压印工具610可包括能在板410的玻璃材料中形成孔并忍受相关联的加工温度的任何适宜材料。在一个实施例中，压印工具610和凸起620的表面可包括涂层或表面处理以使与玻璃材料的附着性减至最小。
玻璃板410被升高至软化温度，且压印工具610的凸起620与玻璃板410接合。通过在使工具610绕轴线605转动(见箭头9)的同时使玻璃板相对于工具610移动(见箭头8)，辊压工具610与玻璃板410接合。凸起620将在软化的玻璃板410中形成孔420。将玻璃板410加热至软化温度所需的时间以及当接合于压印工具610时将板保持在这个温度的时间量依赖于例如构成板410的玻璃材料、最终玻璃芯的要求特征以及所利用的加工设备。在玻璃板410已与辊压工具610接合时，板410冷却以使玻璃材料返回到固态。孔420在与压印工具610上的凸起620对应的位置留在玻璃板中。在一个实施例中，在压印后，可执行退火工艺以缓解玻璃板410中的内部应力。
参照图7A，阻挡材料层710已被设置在玻璃板410的第一表面412上，并且该阻挡层710已被布图以形成开口720。将在玻璃板410上执行喷砂工艺，并且阻挡层710可包括能忍受喷砂工艺的任何材料(例如阻挡层基本上是喷砂工艺无法渗入的，或者阻挡层通过喷砂工艺去除的速度低于通过喷砂工艺去除玻璃材料的速度)。阻挡层材料也可针对布图技术(例如光刻)修正以使开口720成形。
参见图7B，在具有经布图的阻挡层710的玻璃板410上执行喷砂工艺(也称粉末喷砂或微粒喷砂)。可使用任何合适的砂或微粒730而采用任何适宜的喷砂技术和工具。所使用的微粒将依赖于采用的工具、工艺特征以及构成板410的玻璃材料。移动的微粒730将去除由阻挡层710中的开口720露出的玻璃板的那些部分。移动的微粒730也可能侵袭阻挡材料720，但其侵袭速度低于玻璃衬底410的侵袭速度，这允许孔420仅成形在开口720的位置。喷砂可继续，直到孔420通过玻璃板410从第一表面412延伸至第二表面414为止(尽管一个或多个孔720不完全贯穿玻璃板410延伸的情形也落在所披露实施例的范围内)。在喷砂结束后，如图7C所示，阻挡材料720被去除，并且孔420已形成在玻璃板410中。
现在参见图3，尤其是方框315，在一个实施例中，可在通路的壁上形成加湿层或粘合层。这示出于图4C，其中加湿材料层430已设置在孔420的壁425之上以及玻璃板410的第一表面412之上。可采用任何适宜的毯覆式沉积工艺来形成加湿层430，例如镀覆技术(电镀或无电镀)、CVD或PVD。随后将加湿材料430从玻璃板的第一表面412去除，以使加湿材料430仅保持在通路420的壁425上，如图4D所示。可通过例如碾磨工艺或化学机械抛光技术从表面412去除多余的加湿材料430。
如前所述，加湿层430的功能是增加板410的玻璃材料和拟沉积在孔420中的导电材料之间的附着性，并且加湿层430可包括能增加这些材料之间的附着性的任何适宜材料。在一个实施例中，加湿层430包括金属，例如钛、铬、镍或钒以及这些和/或其它金属的合金。然而，在其它实施例中，加湿层不沉积在玻璃板410中的通路420的表面上(即可省去与方框315对应的步骤)。
如方框320所示，玻璃板内的孔被填充以导电材料以形成通过玻璃板延伸的导体。这示出于图4E，其中导电材料440已被设置在孔420中。在图4A-4F的实施例中，导电材料440设置在加湿层430上，但如前面提到的，在其它实施例中可能不存在这样的加湿层。导电材料440可通过任何合适的工艺沉积在通路420内，例如丝网印刷技术、镀覆技术(电镀或无电镀)、CVD或PVD。在玻璃板410中形成导体的材料440可包括任何适宜的导电材料，包括金属、复合材料和导电聚合物。适宜的金属包括铜、锡、银、金、镍、铝和钨以及这些和/或其它金属的合金。在一个实施例中，任何这些材料可以膏或微粒形式沉积(例如使用丝网印刷技术的场合)，并可在膏沉积之后执行煅烧工艺。
参见方框390，一个或多个堆积层沉积在玻璃板的每一侧上(或可能仅一侧上)以形成堆积结构，如前所述。这示出于图4F，其中第一堆积结构450已形成在玻璃板410的第一表面412上，而第二堆积结构460已形成在玻璃板的第二表面414上。每个堆积结构450、460可包括任何适宜数量的介电材料和金属的(例如一个或多个)交替层，并且它们可通过任何合适的技术形成。这种堆积结构的结构和形成更详细地参照图1B-1E及其以上伴随文本描述。在一个实施例中，导体440中的至少一个与第一堆积结构中最接近玻璃板410的金属层电耦合，而在又一实施例中，导体440中的至少一个与第二堆积结构中最接近玻璃板的金属层电耦合。
参照方框395，导电端子可形成在玻璃板上(图4A-4F中未示出端子)。第一组端子可形成在第一堆积结构450上，而第二组端子可形成在第二堆积结构460上。这些端子的结构和形状已参照图1A-1F及其以上伴随文本进行了更详细的说明。
如前面提到的，在一个实施例中，玻璃板410包括与两个或更多个衬底对应的结构和特征。在该实施例中，具有堆积结构450、460的玻璃板410可(在端子成形之前或之后)单体化为这些分立的衬底。
现在转向图3中的方框325，在另一实施例中，具有孔的玻璃芯通过注塑工艺形成。图8A-8C示出注塑工艺的一个实施例。参见图8A，铸模810包括数个凸起820，每个凸起820被尺寸化、定向和定位以在模制的玻璃板内形成孔或通路中的一个。铸模810可包括能忍受与熔融玻璃关联的处理温度的任何适宜材料。在一个实施例中，铸模810和凸起820的表面可包括涂层或表面处理以使与玻璃材料的附着性减至最小(例如为了防止模具和玻璃之间的粘着)。
参见图8B，已被加热至熔融温度长达足以使玻璃转化成熔融液态的时间的玻璃材料405被置于模具810中。熔融玻璃流入模具810并在凸起820周围流动，以使孔形成在与凸起820对应的位置。然后将玻璃冷却至固态并随后从模具820中撤走，由此提供具有孔420的浇铸玻璃板410，如图8C所示。用来加热和冷却玻璃所采用的时间和温度曲线将依赖于所使用的玻璃材料以及最终玻璃板的要求特性。在一个实施例中，在浇铸后可执行退火工艺以缓解玻璃板410内的内部应力。
在具有孔420的玻璃板410的浇铸后，可制造玻璃芯衬底，如前面针对方框315、320、390和395描述的那样。同样，在一些实施例中可省去如方框315所示的加湿层。
参见图3中的方框330，在又一实施例中，玻璃芯是通过提供具有嵌入式导线的玻璃本体而形成的。这进一步示出于图9A、图9B，其示出具有嵌入式导线920的玻璃本体910。导线920设置在孔930中。其中孔930可在将导线920嵌入玻璃本体910的工艺过程中形成。导线920可包括任何适宜的导电材料(例如铜、铝、镍以及这些和/或其它金属的合金)。玻璃本体910可包括任何适宜的玻璃材料并使用任何适当的工艺或工艺组合来形成。根据一个实施例，导线920在形成玻璃本体910的同一工艺中被嵌入。例如，(在孔930内)具有嵌入式导线920的玻璃本体910可使用拉伸工艺形成。在一个实施例中，在利用具有嵌入式导线920的玻璃本体910以实现玻璃芯制造的情形下，可省去通路成形和金属填充工艺。
在一个实施例中，玻璃本体910具有基本矩形的平行六面体形状。玻璃本体可具有表面912a和基本平行于表面912a的相对表面912b、表面914a和基本平行于表面914a的相对表面914b、以及表面916a和基本平行于表面916a的相对表面916b。导线920(和孔930)从表面912a通过玻璃本体910延伸至相对的表面912b，且导线可基本平行于表面914a-b和916a-b。尽管图示为横截面基本圆形的，然而导线920也可具有任何其它合适的形状(例如椭圆形、方形、六角形等)。另外，当从侧面观察时(见图9B)，玻璃本体910具有矩形横截面；然而要理解，所披露的实施例不仅限于矩形或正方形横截面(例如玻璃本体910可具有圆形或椭圆形横截面等)。
参见方框335，从玻璃本体切下一个或多个切片。这示出于图9C，其中将切割工具和/或工艺950施加于玻璃本体910以切下切片940。切片940具有第一侧942和基本平行于第一侧942的相对第二侧944。另外，嵌入式导线920的一些部分保持在切片940中并从第一侧942向第二侧944延伸(为了清楚，与导线920延伸通过切片940的厚度关联的虚线只针对图9C中的一部分导线示出)。可采用任何合适的切割工具或方法(例如激光切割或机械锯切)以从玻璃本体910切下切片940。在一个实施例中，在切割后，可执行退火工艺以缓解玻璃切片410中的内部应力。
具有嵌入式导线部分920的切片940可用来构建用于衬底的玻璃芯，该导线部分920提供通过玻璃芯厚度的导体。将具有嵌入式导线的结构利用作导体省去了通路成形的工艺(例如见方框310)和通路金属填充(例如参见方框320和315)。在一个实施例中，如图3的方框340所示，单个切片940可用作衬底的玻璃芯。一个或多个堆积层可形成在芯940的第一和第二侧942、944(或可能芯的仅一侧)，并且端子也可形成在堆积结构上(见方框390、395以及以上伴随文本)。
在另一实施例中，如方框345所示，从玻璃本体切下的两个或更多个切片可结合在一起以形成玻璃芯。这进一步示出于图10A和10B，图10A和10B示出从玻璃本体910切下的两个切片940a、940b，每个切片具有通过其相应的厚度延伸的嵌入式导线920(如前，为清楚起见仅针对一部分导线示出与导线920相关的虚线)。两个玻璃切片940a、940b各自沿切片940a、940b的两个面对边缘914a、914b结合在一起，以形成具有导体920的玻璃芯1002。可采用任何适宜的工艺来将两个切片940a、940b结合或熔合到一起。例如，切片940a-b可在升高温度(例如在软化温度或高于软化温度)和/或压力下结合到一起以将两个玻璃片熔合到一起。替代地，切片940a-b可使用粘合剂结合。
在图10A和10B中，从玻璃本体910切下的两个切片940a-b结合在一起以形成玻璃芯。然而要理解，任何适当数量的切片可结合到一起以形成具有任何要求尺寸的玻璃芯。作为示例，如图10C所示，这些切片940c、940d、940e可结合到一起以形成玻璃芯1003。嵌入式导线920延伸通过玻璃芯1003的厚度。
不管结合在一起的玻璃切片的数量如何，在切片已熔合到一起而形成玻璃芯1002、1003后，衬底制造工艺可如前所述地继续。一个或多个堆积层可形成在芯1002或1003的相对两侧(或可能仅其一侧)上，并且端子也可形成在堆积结构上(见方框390、395以及前面的相应内容)。
参见方框350，在另一实施例中提供对准元件。这示出于图11A和图11B，其中匹配的对准元件1150、1160已设置在玻璃本体910上(图9A-9C和图11A-11D之间的相似特征在图11A-11D中保留相同的附图标记)。在两个或更多个玻璃切片结合在一起以形成芯的情形下，对准元件1150、1160可用来在结合工艺中使切片相对彼此对准和取向。匹配的对准元件可包括能使一个玻璃切片相对于另一玻璃切片对准和/或取向的任意结构或特征，并且任何适宜数量的匹配对准特征可设置在玻璃本体910(并因此从玻璃本体切下的任何切片)上。在图示实施例中存在两个对准元件1150，每个对准元件1150包括部分嵌入(或粘附至)玻璃本体910的表面914b的导线。此外，存在两个对准元件1160，每个对准元件1160包括形成在玻璃本体的相对表面914a中的凹口。然而，此外可存在任何适当数量的匹配的对准元件(例如三个或更多个匹配对等)。
对准元件1150、1160可使用任何适宜技术形成在或设置在玻璃本体910上。根据一个实施例，对准元件1150在导线920嵌入其中的同一工艺期间设置在玻璃本体910上，并且在又一实施例中，在形成玻璃本体910的同一工艺期间也形成对准元件1160(例如在挤出工艺中可将导线920、1150设置在玻璃本体910上，这也导致凹口1160成形)。然而，在另一实施例中，对准元件1150或1160中的任何一个可通过独立的工艺设置在玻璃本体910上(例如可通过研磨或切割工艺在挤出之后形成凹口1160，可使用粘合剂等将导线1150设置在玻璃本体910上)。另外，对准元件可包括能忍受任何后续的处理温度的任何适宜材料。在图示实施例中，导线1150可包括金属，例如钨、钼或镍以及这些和/或其它金属的合金。根据一个实施例，导线1150包括与嵌入式导线920相同的金属。根据另一实施例，导线1150包括与本体910的玻璃材料具有大致相同CTE的金属。
如前所述，具有对准元件1150、1160的玻璃本体910随后被切割成多个切片(见方框335)。然后可将两个或更多个这些切片结合以形成用于衬底的玻璃芯(见方框345)。例如，如图11C所示，两个切片940a、940b已被结合到一起以形成玻璃芯1102。在玻璃切片940a、940b结合期间，对准元件1150、1160接合以将这两片切片相对于彼此对准。作为示例，如图11D所示，三个分段940c、940d和940e已被结合以形成玻璃芯1103。另外，三个分段940c-e的匹配对准元件1150、1160使这三个切片相对于彼此接合和对准。
不管结合在一起的玻璃切片的数量为何，在切片已熔合到一起成玻璃芯1102或1103后，衬底制造工艺可如前所述地继续。一个或多个堆积层可形成在芯1102或1103的相对侧(或可能其仅一侧)上，且端子也可形成在堆积结构上(见方框390、395及其以上伴随文本)。
在图11A-11D的实施例中，对准导线1150被设置在导体920的阵列中。根据一个实施例，对准导线1150可被利用作为通过玻璃芯的导体(例如对准导线1150可发挥与导体920类似的功能)。然而，在其它实施例中，对准元件可位于导体阵列外侧，而在又一些其它实施例中，对准元件可在结合完毕后去除。前述实施例示出于图12，图12示出五个玻璃切片或段1201、1202、1203、1204和1205，它们被结合在一起以形成玻璃芯1200。数个导体1220延伸通过玻璃段1201-1205中的每一个。玻璃1201-1205中的每个切片也包括匹配的对准元件1250、1260，这些对准元件1250、1260已被用于在结合过程中对准玻璃段1201-1205。对准元件1250、1260位于导体1220阵列的外侧。在一个实施例中，在已执行玻璃结合而形成芯1200之后，可将包含对准元件1250、1260的玻璃芯部分去除。例如，玻璃芯1200可沿直线X-X和Y-Y切割以去除对准特征1250、1260，并可采用任何适宜的切割工艺(例如激光切割、锯切等)以去除芯的这些部分。
在前面描述的实施例中，对准元件包括圆线和匹配的三角形凹口。然而要理解，前述对准元件可具有任何合适的形状和结构。例如图13所示，两个玻璃切片1301、1302被结合在一起，并且每个切片包括对准特征1350、1360。对准特征1350包括导线，而对准特征1360包括尺寸设计成接纳导线1350之一的半圆形凹口。作为又一示例，如图14所示，两个玻璃段1401、1402被结合在一起，每个切片具有对准元件1450、1460。对准特征1460包括凹口(在本例中为半圆形形状)，但对准元件1450包括直接形成在玻璃段1401、1402上的凸起(在本例中凸起也是半圆形的)。在图14的实施例中，不需要附连独立的对准特征(例如对准导线)，而且两匹配的对准特征1450、1460可在用于形成玻璃本体(具有嵌入式导线)的挤出工艺期间形成，切片1401、1402是从该玻璃本体中切下的。
在这个当口，要注意附图是提供作为理解所公开实施例的帮助的示意图，并且附图中不应当隐含不必要的限制。在一些情况下，为了清楚和易于说明，已描述相对小数量的特征。例如，附图所示的延伸通过玻璃芯150(或410、1002、1003、1102、1103、1200)的导体60(或440、920、1220)的数目可显著小于在实践中可设置在这种玻璃芯内的导体的数量。另外，附图可以不按比例绘出，并且在一些情形下，为便于理解将线条(例如虚线)省略。
玻璃材料可具有将近3.2ppm的CTE，尽管CTE值是依赖于温度的并也根据任何特定玻璃材料的成份而变化。硅可具有将近2.6ppm的CTE，这同样是依赖温度的。一般用于构造封装件衬底和电路板的基于有机聚合物的材料可具有将近12或更大的CTE(同样是依赖于温度和成份的值)。尽管如前面提到的，物质的CTE是依赖于温度和成份的，然而相比基于聚合物的衬底材料，使用玻璃芯衬底使得硅管芯和下层衬底之间的CTE不匹配显著减少。另外，玻璃可具有将近75GPA的模量，而通常使用的基于有机聚合物的材料可具有将近25GPa的模量(E的值同样依赖于物质的成份)。因此，玻璃芯衬底可提供模量的三倍增加，这在一些实施例中相应地提供将衬底翘曲减少三倍的可能性。玻璃的又一优势是它可以制造成具有比常见聚合物材料更一致的平坦性。
前述CTE不匹配和翘曲的减少可允许对管芯-封装件互连件结构使用较小的节距以及较大数量的这些互连结构，由此提供增加的I/O性能。例如，在一个实施例中，当使用玻璃芯衬底时，管芯-封装件互连结构可获得50微米或更小的节距。大的衬底翘曲可能导致在芯片附连工艺中管芯-封装件互连结构中的非接触开路故障，并同时导致管芯自身中的高应力(例如在管芯的层间介电层或ILD层内)，前述两者都可能导致较低的可靠性。因此，所披露的玻璃芯衬底可允许较高I/O封装的实现并同时保持或提高可靠性。
前面的详细描述和附图仅为示例性而非限定性的。它们主要为了清楚和广泛地理解所披露的实施例并可从中理解出非必需的限定。对本文描述的实施例以及替代配置的许多种添加、删除和修正可由本领域内技术人员构思出而不脱离所披露的实施例的精神和所附权利要求书的范围。

Claims (25)

1.一种衬底，包括：
由玻璃构成的芯，所述玻璃芯具有第一表面和相对的第二表面；
数个导体，所述导体从所述第一表面通过所述玻璃芯延伸至所述第二表面，所述导体包括贯穿所述玻璃芯形成的孔，所述孔已用导电材料填充；
设置在所述玻璃芯的所述第一表面上的至少一个介电层和至少一个金属层，其中在所述第一表面上的所述至少一个金属层与所述导体中的至少一个电耦合；
设置在所述玻璃芯的第二表面上的至少一个介电层和至少一个金属层，其中在所述第二表面上的所述至少一个金属层与所述导体中的至少一个电耦合，
其中设置在所述第一和第二表面上的所述金属层包括所述孔周围的部分以及与所述孔分开的部分，并且其中最靠近所述玻璃芯的所述介电层中的通路与所述导体耦合。
2.如权利要求1所述的衬底，其特征在于，所述玻璃芯包括单片玻璃。
3.如权利要求1所述的衬底，其特征在于，所述玻璃芯包括结合在一起的两段或更多段玻璃。
4.如权利要求1所述的衬底，其特征在于，所述导体中的每一个包括形成在玻璃芯中的孔以及设置在所述孔内的导电材料。
5.如权利要求4所述的衬底，其特征在于，还包括设置在所述孔的壁上的加湿层。
6.如权利要求4所述的衬底，其特征在于，所述导电材料包括金属。
7.如权利要求4所述的衬底，其特征在于，所述孔的壁相对于孔的中心线成一角度地削锥。
8.如权利要求1所述的衬底，其特征在于，每个所述导体包括嵌入到所述玻璃芯内的金属导线。
9.如权利要求1所述的衬底，其特征在于，设置在所述玻璃芯的第一表面的所述至少一个金属层直接毗邻于所述第一表面设置，并且设置在所述玻璃芯的第二表面处的所述至少一个金属层直接毗邻于所述第二表面设置。
10.如权利要求1所述的衬底，其特征在于，还包括：
设置在所述玻璃芯的第一侧的第一组端子，所述第一组端子与集成电路(IC)管芯上的对应端子阵列匹配；以及
设置在所述玻璃芯的第二侧的第二组端子，所述第二组端子与下一级组件上的相应端子阵列匹配。
11.一种用于集成电路设备的玻璃芯衬底的方法，包括：
在玻璃板内形成数个孔，所述玻璃板具有第一表面以及与所述第一表面平行的相对的第二表面，每个孔从所述第一表面延伸至所述第二表面，其中所述孔是通过从包含压印、喷砂和浇铸的组中选取的工艺形成的；
将导电材料设置在每个孔中以在每个孔中形成导体；
在所述玻璃板的第一表面设置至少一个介电层和至少一个金属层，并将在所述第一表面处的所述至少一个金属层与所述导体中的至少一个电耦合；以及
在所述玻璃板的第二表面设置至少一个介电层和至少一个金属层，并将在所述第二表面处的所述至少一个金属层与所述导体中的至少一个电耦合，
其中设置在所述第一和第二表面上的所述金属层包括所述孔周围的部分以及与所述孔分开的部分，并且其中最靠近所述玻璃芯的所述介电层中的通路与所述导体耦合。
12.如权利要求11所述的方法，其特征在于，还包括在设置所述导电材料之前在每个孔的壁上设置加湿层。
13.如权利要求12所述的方法，其特征在于，所述导电材料包括金属。
14.如权利要求11所述的方法，其特征在于，每个孔的壁相对于所述孔的中心线成一角度地削锥。
15.如权利要求11所述的方法，其特征在于，设置在所述玻璃板的第一表面的所述至少一个金属层直接毗邻于所述第一表面设置，并且设置在所述玻璃板的第二表面的至少一个金属层直接毗邻于所述第二表面设置。
16.如权利要求11所述的方法，其特征在于，还包括：
将第一组端子设置在所述玻璃板的第一侧，所述第一组端子与集成电路(IC)管芯上的相应端子阵列匹配；以及
将第二组端子设置在所述玻璃板的第二侧，所述第二组端子与下一级组件上的相应端子阵列匹配。
17.一种用于集成电路设备的玻璃芯衬底的方法，包括：
提供具有数个嵌入式导线的玻璃本体；以及
从所述玻璃本体切割切片，每个切片具有第一表面和与所述第一表面平行的相对的第二表面，其中每个嵌入式导线的一部分保持在每个切片中并从所述切片的所述第一表面延伸至所述切片的所述第二表面，每个嵌入式导线部分提供相应数量的导体中的一个；
将至少一个介电层和至少一个金属层设置在所述玻璃芯的第一表面，并将在所述第一表面处的至少一个金属层与所述导体中的至少一个电耦合；以及
将至少一个介电层和至少一个金属层设置在所述玻璃芯的第二表面，并将在所述第二表面处的至少一个金属层与所述导体中的至少一个电耦合，
其中一个或多个切片提供衬底的玻璃芯，并且其中所述导体包括贯穿所述玻璃芯形成的孔，所述孔已用导电材料填充，
其中设置在所述第一和第二表面上的所述金属层包括所述孔周围的部分以及与所述孔分开的部分，并且其中最靠近所述玻璃芯的所述介电层中的通路与所述导体耦合。
18.如权利要求17所述的方法，其特征在于，所述切片中的单独一个提供玻璃芯。
19.如权利要求17所述的方法，其特征在于，还包括将两个或更多个切片结合在一起以提供所述玻璃芯。
20.如权利要求19所述的方法，其特征在于，所述玻璃本体包括对准元件，所述方法还包括在将所述两个或更多个切片结合在一起的同时使用所述对准元件对准所述两个或更多个切片。
21.如权利要求19所述的方法，其特征在于，所述两个或更多个切片通过熔合工艺结合。
22.如权利要求17所述的方法，其特征在于，还包括：
将第一组端子设置在所述玻璃芯的第一侧，所述第一组端子与集成电路(IC)管芯上的相应端子阵列匹配；
将第二组端子设置在所述玻璃芯的第二侧，所述第二组端子与下一级组件上的相应端子阵列匹配。
23.如权利要求17所述的方法，其特征在于，通过从包含激光切割和机械锯切的组中选择的工艺从所述玻璃本体切下每个切片。
24.如权利要求17所述的方法，其特征在于，具有嵌入式导线的所述玻璃本体是通过挤出工艺形成的。
25.如权利要求20所述的方法，其特征在于，所述对准元件在挤出工艺期间被设置在所述玻璃本体上。
CN201080058105.2A 2009-12-17 2010-11-11 用于集成电路设备的玻璃芯衬底及其制造方法 Active CN102668068B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/653,710 2009-12-17
US12/653,710 US8207453B2 (en) 2009-12-17 2009-12-17 Glass core substrate for integrated circuit devices and methods of making the same
PCT/US2010/056310 WO2011084235A2 (en) 2009-12-17 2010-11-11 Glass core substrate for integrated circuit devices and methods of making the same

Publications (2)

Publication Number Publication Date
CN102668068A CN102668068A (zh) 2012-09-12
CN102668068B true CN102668068B (zh) 2016-01-20

Family

ID=44149495

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080058105.2A Active CN102668068B (zh) 2009-12-17 2010-11-11 用于集成电路设备的玻璃芯衬底及其制造方法

Country Status (7)

Country Link
US (3) US8207453B2 (zh)
KR (2) KR101389626B1 (zh)
CN (1) CN102668068B (zh)
DE (1) DE112010004890B4 (zh)
IN (1) IN2012DN03163A (zh)
TW (1) TWI467716B (zh)
WO (1) WO2011084235A2 (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8207453B2 (en) 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US9420707B2 (en) * 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
CN102947931A (zh) * 2010-03-03 2013-02-27 佐治亚技术研究公司 无机中介片上的贯通封装过孔（tpv）结构及其加工方法
US9167694B2 (en) * 2010-11-02 2015-10-20 Georgia Tech Research Corporation Ultra-thin interposer assemblies with through vias
TWI416679B (zh) * 2010-12-06 2013-11-21 Ind Tech Res Inst 半導體結構及其製造方法
US9445496B2 (en) 2012-03-07 2016-09-13 Intel Corporation Glass clad microelectronic substrate
US9497849B2 (en) * 2012-07-10 2016-11-15 Ibiden Co., Ltd. Printed wiring board
US20140027163A1 (en) * 2012-07-30 2014-01-30 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
US9615453B2 (en) * 2012-09-26 2017-04-04 Ping-Jung Yang Method for fabricating glass substrate package
US10622310B2 (en) 2012-09-26 2020-04-14 Ping-Jung Yang Method for fabricating glass substrate package
KR101472640B1 (ko) * 2012-12-31 2014-12-15 삼성전기주식회사 회로 기판 및 회로 기판 제조방법
CN105027278A (zh) * 2013-03-07 2015-11-04 住友电木株式会社 装置、粘合剂用组合物、粘合片
JP2014236102A (ja) * 2013-05-31 2014-12-15 凸版印刷株式会社 貫通電極付き配線基板、その製造方法及び半導体装置
KR20150014167A (ko) * 2013-07-29 2015-02-06 삼성전기주식회사 유리 코어가 구비된 인쇄회로기판
KR101483875B1 (ko) * 2013-07-31 2015-01-16 삼성전기주식회사 글라스 코어기판 및 그 제조방법
KR20150042042A (ko) * 2013-10-10 2015-04-20 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101580287B1 (ko) 2014-05-02 2015-12-24 삼성전기주식회사 인쇄회로기판, 인쇄회로기판 스트립 및 그 제조방법
JP6513786B2 (ja) 2014-05-06 2019-05-15 インテル コーポレイション 集積アンテナを備えた多層パッケージ
US9875980B2 (en) 2014-05-23 2018-01-23 Amkor Technology, Inc. Copper pillar sidewall protection
WO2015195084A1 (en) * 2014-06-16 2015-12-23 Intel Corporation Embedded memory in interconnect stack on silicon die
KR20150145451A (ko) * 2014-06-19 2015-12-30 삼성전기주식회사 기판 스트립, 기판 판넬 및 기판 스트립의 제조방법
JP2016009844A (ja) * 2014-06-26 2016-01-18 ソニー株式会社 半導体装置および半導体装置の製造方法
JP2016046361A (ja) * 2014-08-22 2016-04-04 凸版印刷株式会社 ガラスインターポーザ
KR102281459B1 (ko) 2014-11-05 2021-07-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101629435B1 (ko) * 2014-11-10 2016-06-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP6539992B2 (ja) * 2014-11-14 2019-07-10 凸版印刷株式会社 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法
KR102333081B1 (ko) 2015-06-18 2021-12-01 삼성전기주식회사 인쇄회로기판
KR20170004260A (ko) 2015-07-01 2017-01-11 삼성전기주식회사 인쇄회로기판 및 그 제조방법
TWI675440B (zh) * 2015-09-16 2019-10-21 楊秉榮 玻璃基板封裝及其製造方法
US10453786B2 (en) 2016-01-19 2019-10-22 General Electric Company Power electronics package and method of manufacturing thereof
US10893603B2 (en) * 2016-12-28 2021-01-12 Tatsuta Electric Wire & Cable Co., Ltd. Heat dissipation substrate, heat dissipation circuit structure body, and method for manufacturing the same
JP6810617B2 (ja) * 2017-01-16 2021-01-06 富士通インターコネクトテクノロジーズ株式会社 回路基板、回路基板の製造方法及び電子装置
TWI697077B (zh) * 2017-01-24 2020-06-21 美商通用電機股份有限公司 功率電子封裝及其製造方法
US11078112B2 (en) * 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US10211137B2 (en) 2017-06-08 2019-02-19 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US10947148B2 (en) 2017-08-07 2021-03-16 Seagate Technology Llc Laser beam cutting/shaping a glass substrate
US11393745B2 (en) * 2017-09-29 2022-07-19 Intel Corporation Semiconductor packages with embedded interconnects
US10689286B2 (en) 2017-10-13 2020-06-23 Seagate Technology Llc Separation of glass shapes using engineered induced thermal gradients after process cutting
EP3476797B1 (en) * 2017-10-31 2020-02-12 Honeywell International Inc. Method of depositing electrodes and electrolyte on microelectromechanical system electrochemical sensors
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
US11616283B2 (en) * 2018-09-05 2023-03-28 Intel Corporation 5G mmWave antenna architecture with thermal management
CN109559886B (zh) * 2018-12-10 2020-10-27 国网山东省电力公司乳山市供电公司 一种调压器绕组制作方法
US11760682B2 (en) 2019-02-21 2023-09-19 Corning Incorporated Glass or glass ceramic articles with copper-metallized through holes and processes for making the same
CN112312649A (zh) * 2019-08-01 2021-02-02 中兴通讯股份有限公司 一种印制电路板的叠孔结构、散热结构及制作方法
US11694906B2 (en) * 2019-09-03 2023-07-04 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
US20220189880A1 (en) * 2020-12-16 2022-06-16 Srinivas V. Pietambaram Microelectronic structures including glass cores
WO2023043608A1 (en) * 2021-09-14 2023-03-23 Corning Incorporated Methods and apparatus for manufacturing an electronic apparatus
US20230089096A1 (en) * 2021-09-21 2023-03-23 Intel Corporation Multiple dies coupled with a glass core substrate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6989604B1 (en) * 2002-06-06 2006-01-24 Advanced Micro Devices, Inc. Conformal barrier liner in an integrated circuit interconnect
CN101542719A (zh) * 2007-03-30 2009-09-23 住友电木株式会社 倒装芯片半导体封装件用接合体、积层材料、密封树脂组合物和电路基板

Family Cites Families (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3958317A (en) * 1974-09-25 1976-05-25 Rockwell International Corporation Copper surface treatment for epoxy bonding
US4221047A (en) * 1979-03-23 1980-09-09 International Business Machines Corporation Multilayered glass-ceramic substrate for mounting of semiconductor device
US4379553A (en) 1979-07-20 1983-04-12 General Electric Company Bowling lane with fire retardant decorative surface
US4327143A (en) * 1981-01-23 1982-04-27 Westinghouse Electric Corp. Moisture resistant laminates impregnated with an impregnating composition comprising epoxy resin and a dicyandiamide derivative
US4664309A (en) * 1983-06-30 1987-05-12 Raychem Corporation Chip mounting device
US4622058A (en) 1984-06-22 1986-11-11 International Business Machines Corporation Formation of a multi-layer glass-metallized structure formed on and interconnected to multi-layered-metallized ceramic substrate
JPS61116881A (ja) 1984-11-12 1986-06-04 Nippon Soken Inc 電極の接続方法
US4639543A (en) * 1985-02-04 1987-01-27 Richard J. Birch Semiconductor devices having a metallic glass substrate
JPH0634452B2 (ja) 1985-08-05 1994-05-02 株式会社日立製作所 セラミツクス回路基板
US4828597A (en) 1987-12-07 1989-05-09 General Electric Company Flexible glass fiber mat bonding method
JPH01247041A (ja) * 1988-03-28 1989-10-02 Meiji Seika Kaisha Ltd 高圧ガス封入キャンデイーの製造方法
DE3830364C1 (zh) * 1988-09-07 1990-01-18 Schott Glaswerke, 6500 Mainz, De
US5446488A (en) * 1988-09-30 1995-08-29 Vogel; Peter S. Television programme distribution signal having the capability to selectively block non-programme material
JP2598152B2 (ja) * 1990-04-28 1997-04-09 シャープ株式会社 タッチパネル
US5294238A (en) * 1991-03-27 1994-03-15 Semiconductor Energy Laboratory Co., Ltd. Glass substrate for a semiconductor device and method for making same
US5253319A (en) * 1992-02-24 1993-10-12 Corning Incorporated Planar optical waveguides with planar optical elements
JPH05267853A (ja) 1992-03-23 1993-10-15 Nec Toyama Ltd 多層プリント配線板の製造方法
US5466488A (en) 1993-02-08 1995-11-14 Mitsubishi Materials Corporation Method of making glazed AlN substrate with an Al2 O3 -SiO2 interfacial layer
JPH06237081A (ja) 1993-02-10 1994-08-23 Matsushita Electric Ind Co Ltd 多層セラミック基板の製造方法
JP3102192B2 (ja) * 1993-03-18 2000-10-23 株式会社日立製作所 多層配線基板の製造方法
US5455385A (en) * 1993-06-28 1995-10-03 Harris Corporation Multilayer LTCC tub architecture for hermetically sealing semiconductor die, external electrical access for which is provided by way of sidewall recesses
US5585675A (en) * 1994-05-11 1996-12-17 Harris Corporation Semiconductor die packaging tub having angularly offset pad-to-pad via structure configured to allow three-dimensional stacking and electrical interconnections among multiple identical tubs
JP2595909B2 (ja) * 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
US5705855A (en) * 1995-01-13 1998-01-06 Motorola, Inc. Integrated circuit for directly attaching to a glass substrate and method for manufacturing the same
JPH0917919A (ja) 1995-06-29 1997-01-17 Fujitsu Ltd 半導体装置
US5917652A (en) * 1996-02-05 1999-06-29 Minnesota Mining And Manufacturing Company Durable retroreflective elements
TW322591B (zh) * 1996-02-09 1997-12-11 Handotai Energy Kenkyusho Kk
JP2959480B2 (ja) * 1996-08-12 1999-10-06 日本電気株式会社 半導体装置及びその製造方法
US5981880A (en) * 1996-08-20 1999-11-09 International Business Machines Corporation Electronic device packages having glass free non conductive layers
EP1012888B1 (en) * 1996-10-17 2009-03-04 Avago Technologies Wireless IP (Singapore) Pte. Ltd. Method for fabricating fbars on glass substrates
DE69735406T2 (de) * 1996-10-25 2006-08-31 Canon K.K. Glasschaltungssubstrat und Verfahren zu dessen Herstellung
JP3395621B2 (ja) 1997-02-03 2003-04-14 イビデン株式会社 プリント配線板及びその製造方法
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
AU751890B2 (en) * 1997-10-24 2002-08-29 Agfa-Gevaert Naamloze Vennootschap A laminate comprising a thin borosilicate glass substrate as a constituting layer
WO1999045588A2 (en) * 1998-03-02 1999-09-10 Koninklijke Philips Electronics N.V. Semiconductor device comprising a glass supporting body onto which a substrate with semiconductor elements and a metallization is attached by means of an adhesive
US6154176A (en) 1998-08-07 2000-11-28 Sarnoff Corporation Antennas formed using multilayer ceramic substrates
JP2000119047A (ja) 1998-10-08 2000-04-25 Nippon Sheet Glass Co Ltd 合わせガラス体とその製造方法
JP4221859B2 (ja) 1999-02-12 2009-02-12 株式会社デンソー 半導体装置の製造方法
US6539750B1 (en) * 1999-04-30 2003-04-01 Matsushita Electric Industrial Co., Ltd. Glass substrate forming mold and production method for glass substrate
JP3756041B2 (ja) * 1999-05-27 2006-03-15 Ｈｏｙａ株式会社 多層プリント配線板の製造方法
EP2086300A1 (en) 1999-06-02 2009-08-05 Ibiden Co., Ltd. Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
US6413620B1 (en) 1999-06-30 2002-07-02 Kyocera Corporation Ceramic wiring substrate and method of producing the same
JP2001053191A (ja) 1999-08-05 2001-02-23 Fujitsu Ltd 電極突起を導出した基板及びその製造方法
DE60042976D1 (de) * 1999-08-06 2009-10-29 Ibiden Co Ltd Lösung für die elektrochemische abscheidung, methode, eine leiterplatte unter verwendung dieser lösung herzustellen und mehrschichtige leiterplatte
CN101232776B (zh) * 1999-09-02 2011-04-20 揖斐电株式会社 印刷布线板
CN100521868C (zh) * 1999-10-26 2009-07-29 伊比登株式会社 多层印刷配线板及多层印刷配线板的制造方法
TW512653B (en) 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
EP1990833A3 (en) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
DE10019355A1 (de) * 2000-04-18 2001-10-31 Schott Glas Glaskörper mit erhöhter Festigkeit
JP2001307547A (ja) * 2000-04-25 2001-11-02 Murata Mfg Co Ltd 導電性組成物およびそれを用いた印刷回路板
JP3407716B2 (ja) 2000-06-08 2003-05-19 株式会社村田製作所 複合積層電子部品
JP2001354439A (ja) * 2000-06-12 2001-12-25 Matsushita Electric Ind Co Ltd ガラス基板の加工方法および高周波回路の製作方法
US6753483B2 (en) 2000-06-14 2004-06-22 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method of manufacturing the same
DE10034507C1 (de) * 2000-07-15 2002-02-21 Schott Glas Verfahren zum Erzeugen von Mikrostrukturen auf Glas- oder Kunststoffsubstraten nach der Heißformtechnologie und zugehöriges Formgebungswerkzeug
US6518514B2 (en) * 2000-08-21 2003-02-11 Matsushita Electric Industrial Co., Ltd. Circuit board and production of the same
JP4372330B2 (ja) * 2000-10-30 2009-11-25 富士通株式会社 分布型光増幅装置、光通信用の局および光通信システム
US6577490B2 (en) * 2000-12-12 2003-06-10 Ngk Spark Plug Co., Ltd. Wiring board
JP2002290030A (ja) * 2001-03-23 2002-10-04 Ngk Spark Plug Co Ltd 配線基板
JP3905325B2 (ja) * 2001-04-23 2007-04-18 富士通株式会社 多層プリント配線板
JP4092890B2 (ja) * 2001-05-31 2008-05-28 株式会社日立製作所 マルチチップモジュール
JP2002366051A (ja) 2001-06-08 2002-12-20 Sanyo Electric Co Ltd 集積回路チップ及びこれを用いた表示装置
WO2003007370A1 (en) * 2001-07-12 2003-01-23 Hitachi, Ltd. Wiring glass substrate and method of manufacturing the wiring glass substrate, conductive paste and semiconductor module used for wiring glass substrate, and method of forming wiring substrate and conductor
KR20040041585A (ko) * 2001-08-24 2004-05-17 칼-짜이스-슈티푸통 트레이딩 에즈 쇼트 그라스 마이크로-전기기계 부품들의 제조 방법
JP4079699B2 (ja) * 2001-09-28 2008-04-23 富士通株式会社 多層配線回路基板
JP2003110238A (ja) 2001-09-28 2003-04-11 Murata Mfg Co Ltd ガラスセラミック多層基板の製造方法
TWI312166B (en) * 2001-09-28 2009-07-11 Toppan Printing Co Ltd Multi-layer circuit board, integrated circuit package, and manufacturing method for multi-layer circuit board
JP2003142804A (ja) 2001-10-31 2003-05-16 Kyocera Corp 回路基板
US6673698B1 (en) * 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
DE10215654A1 (de) * 2002-04-09 2003-11-06 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip und Flip-Chip-Kontakten sowie Verfahren zu seiner Herstellung
US7260890B2 (en) * 2002-06-26 2007-08-28 Georgia Tech Research Corporation Methods for fabricating three-dimensional all organic interconnect structures
US7102367B2 (en) 2002-07-23 2006-09-05 Fujitsu Limited Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof
US7379553B2 (en) * 2002-08-30 2008-05-27 Nittobo Acoustic Engineering Co. Ltd Sound source search system
EP1535315B1 (de) * 2002-09-06 2010-11-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Glasartiges flächensubstrat, seine verwendung und verfahren zu seiner herstellung
TW560698U (en) * 2002-09-09 2003-11-01 Via Tech Inc Structure of chip package
JP3822549B2 (ja) * 2002-09-26 2006-09-20 富士通株式会社 配線基板
TWI227050B (en) * 2002-10-11 2005-01-21 Sanyo Electric Co Semiconductor device and method for manufacturing the same
US7091589B2 (en) * 2002-12-11 2006-08-15 Dai Nippon Printing Co., Ltd. Multilayer wiring board and manufacture method thereof
KR100919674B1 (ko) 2002-12-27 2009-10-06 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP4199198B2 (ja) * 2003-01-16 2008-12-17 富士通株式会社 多層配線基板およびその製造方法
WO2004082036A1 (ja) 2003-03-10 2004-09-23 Toyoda Gosei Co., Ltd. 固体素子デバイスおよびその製造方法
JP2005005488A (ja) 2003-06-12 2005-01-06 Dainippon Printing Co Ltd 半導体モジュールおよびそれらの製造方法
JP2005045150A (ja) * 2003-07-25 2005-02-17 Matsushita Electric Ind Co Ltd 中間接続用配線基材および多層配線基板、ならびにこれらの製造方法
US20080164057A1 (en) * 2003-07-30 2008-07-10 Hiroyuki Mori Printed Wiring Board And Method Of Manufacturing Same
EP1667509A4 (en) * 2003-09-09 2009-05-20 Hoya Corp METHOD FOR MANUFACTURING A GLASS PLATE PRINTED ON BOTH SIDES
JP2005144622A (ja) * 2003-11-18 2005-06-09 Seiko Epson Corp 構造体の製造方法、液滴吐出ヘッド、液滴吐出装置
JP3965695B2 (ja) * 2004-01-30 2007-08-29 船井電機株式会社 液晶表示装置
JP4387231B2 (ja) * 2004-03-31 2009-12-16 新光電気工業株式会社 キャパシタ実装配線基板及びその製造方法
US6976306B1 (en) * 2004-07-12 2005-12-20 Unitech Printed Circuit Board Corporation Modular method for manufacturing circuit board
JP4528062B2 (ja) * 2004-08-25 2010-08-18 富士通株式会社 半導体装置およびその製造方法
US7339260B2 (en) * 2004-08-27 2008-03-04 Ngk Spark Plug Co., Ltd. Wiring board providing impedance matching
DE102004049233A1 (de) * 2004-10-09 2006-04-20 Schott Ag Verfahren zur Mikrostrukturierung von Substraten aus Flachglas
KR100701205B1 (ko) 2005-01-12 2007-03-29 박성호 적층재 접합방법 및 그 장치
KR100594327B1 (ko) * 2005-03-24 2006-06-30 삼성전자주식회사 라운드 형태의 단면을 가지는 나노와이어를 구비한 반도체소자 및 그 제조 방법
JP4527585B2 (ja) 2005-03-30 2010-08-18 財団法人鉄道総合技術研究所 軸受監視システム、及び軸受監視プログラム
JP4534062B2 (ja) * 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
US7795134B2 (en) * 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US7834273B2 (en) * 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
US7759582B2 (en) 2005-07-07 2010-07-20 Ibiden Co., Ltd. Multilayer printed wiring board
JP4072176B2 (ja) * 2005-08-29 2008-04-09 新光電気工業株式会社 多層配線基板の製造方法
US20070060970A1 (en) * 2005-09-15 2007-03-15 Burdon Jeremy W Miniaturized co-fired electrical interconnects for implantable medical devices
US7164572B1 (en) * 2005-09-15 2007-01-16 Medtronic, Inc. Multi-path, mono-polar co-fired hermetic electrical feedthroughs and methods of fabrication therfor
US20070090416A1 (en) * 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
JP4830104B2 (ja) * 2005-10-19 2011-12-07 国立大学法人北海道大学 パターン化ハニカム状多孔質体の製造方法
JP4647505B2 (ja) * 2006-01-26 2011-03-09 富士通株式会社 構造体および配線基板並びに配線付き構造体の製造方法
CN101371352B (zh) 2006-02-14 2010-11-10 株式会社村田制作所 多层陶瓷电子部件和多层陶瓷基片以及多层陶瓷电子部件的制造方法
JP4904891B2 (ja) * 2006-03-31 2012-03-28 富士通株式会社 回路基板および電子装置、回路基板の製造方法
KR101037229B1 (ko) * 2006-04-27 2011-05-25 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치 및 반도체 장치의 제조 방법
JP5003082B2 (ja) * 2006-09-26 2012-08-15 富士通株式会社 インターポーザ及びその製造方法
JPWO2008053833A1 (ja) * 2006-11-03 2010-02-25 イビデン株式会社 多層プリント配線板
KR101464008B1 (ko) * 2006-12-05 2014-11-20 스미또모 베이크라이트 가부시키가이샤 반도체 패키지, 코어층 재료, 빌드업층 재료 및 시일링 수지 조성물
US8093506B2 (en) * 2006-12-21 2012-01-10 Ngk Spark Plug Co., Ltd. Multilayer wiring board and power supply structure to be embedded in multilayer wiring board
JP4279869B2 (ja) 2006-12-26 2009-06-17 Ｔｄｋ株式会社 多層セラミックス基板
US20080217748A1 (en) * 2007-03-08 2008-09-11 International Business Machines Corporation Low cost and low coefficient of thermal expansion packaging structures and processes
JP2008283140A (ja) * 2007-05-14 2008-11-20 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
JP5080234B2 (ja) * 2007-12-19 2012-11-21 新光電気工業株式会社 配線基板およびその製造方法
JP5138395B2 (ja) * 2008-01-22 2013-02-06 新光電気工業株式会社 配線基板及びその製造方法
TW200933899A (en) 2008-01-29 2009-08-01 Sanyo Electric Co Mesa type semiconductor device and method for making the same
JP5176995B2 (ja) 2008-05-14 2013-04-03 凸版印刷株式会社 半導体パッケージ用多層基板の製造方法
JP5217639B2 (ja) * 2008-05-30 2013-06-19 富士通株式会社 コア基板およびプリント配線板
WO2009147936A1 (ja) * 2008-06-02 2009-12-10 イビデン株式会社 多層プリント配線板の製造方法
JP5352146B2 (ja) * 2008-07-23 2013-11-27 ルネサスエレクトロニクス株式会社 半導体装置
US7749900B2 (en) * 2008-09-30 2010-07-06 Intel Corporation Method and core materials for semiconductor packaging
US20100164030A1 (en) * 2008-12-31 2010-07-01 International Business Machines Corporation Chip carrier bearing large silicon for high performance computing and related method
US8207453B2 (en) 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US9420707B2 (en) * 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
JP2011204765A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 半導体装置の製造方法及び半導体装置
US9167694B2 (en) * 2010-11-02 2015-10-20 Georgia Tech Research Corporation Ultra-thin interposer assemblies with through vias
US8674235B2 (en) 2011-06-06 2014-03-18 Intel Corporation Microelectronic substrate for alternate package functionality
US9445496B2 (en) 2012-03-07 2016-09-13 Intel Corporation Glass clad microelectronic substrate
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6989604B1 (en) * 2002-06-06 2006-01-24 Advanced Micro Devices, Inc. Conformal barrier liner in an integrated circuit interconnect
CN101542719A (zh) * 2007-03-30 2009-09-23 住友电木株式会社 倒装芯片半导体封装件用接合体、积层材料、密封树脂组合物和电路基板

Also Published As

Publication number Publication date
US20110147055A1 (en) 2011-06-23
US20160284637A1 (en) 2016-09-29
DE112010004890B4 (de) 2016-12-01
KR20140041933A (ko) 2014-04-04
TW201138032A (en) 2011-11-01
KR101531482B1 (ko) 2015-06-26
US9686861B2 (en) 2017-06-20
US8207453B2 (en) 2012-06-26
KR101389626B1 (ko) 2014-04-29
CN102668068A (zh) 2012-09-12
WO2011084235A2 (en) 2011-07-14
DE112010004890T5 (de) 2012-10-18
IN2012DN03163A (zh) 2015-09-18
TWI467716B (zh) 2015-01-01
KR20120095426A (ko) 2012-08-28
US20120192413A1 (en) 2012-08-02
WO2011084235A3 (en) 2011-09-09
US10070524B2 (en) 2018-09-04

Similar Documents

Publication Publication Date Title
CN102668068B (zh) 用于集成电路设备的玻璃芯衬底及其制造方法
CN108028239B (zh) 半导体封装结构及其制造方法
US7650694B2 (en) Method for forming multilayer substrate
KR101466582B1 (ko) 다층 유리 코어를 포함하는 집적 회로 장치용 기판 및 그 제조 방법
CN100578746C (zh) 允许使用高含锡量焊块的凸块下金属化层
CN104253105B (zh) 半导体器件和形成低廓形3d扇出封装的方法
US6784554B2 (en) Semiconductor device and manufacturing method thereof
CN102169875B (zh) 半导体装置及其制造方法
US10147691B2 (en) Semiconductor structure and manufacturing method thereof
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
KR102633142B1 (ko) 반도체 패키지
US20060138622A1 (en) One step capillary underfill integration for semiconductor packages
US11289793B2 (en) Semiconductor packaging structure having antenna module
CN203086852U (zh) 内埋式印刷电路板结构
US11316247B2 (en) Semiconductor packaging structure having antenna module
CN118136594A (zh) 半导体封装用基板及其制造方法以及半导体封装件
KR20200052802A (ko) 응력 조절기를 가진 접속 회로기판 및 그의 플립 칩 조립체
CN101989588A (zh) 封装基板的电性连接结构及封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant