CN112750554A - 导电膜 - Google Patents

导电膜 Download PDF

Info

Publication number
CN112750554A
CN112750554A CN201911075522.7A CN201911075522A CN112750554A CN 112750554 A CN112750554 A CN 112750554A CN 201911075522 A CN201911075522 A CN 201911075522A CN 112750554 A CN112750554 A CN 112750554A
Authority
CN
China
Prior art keywords
conductive
layer
film
layers
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911075522.7A
Other languages
English (en)
Other versions
CN112750554B (zh
Inventor
张晟
张世诚
孙超
张海英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shine Optoelectronics Kunshan Co Ltd
Original Assignee
Shine Optoelectronics Kunshan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shine Optoelectronics Kunshan Co Ltd filed Critical Shine Optoelectronics Kunshan Co Ltd
Publication of CN112750554A publication Critical patent/CN112750554A/zh
Application granted granted Critical
Publication of CN112750554B publication Critical patent/CN112750554B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports

Abstract

本发明公开了一种导电膜,其包括N层层叠设置的导电层和导电柱。导电层包括承载体及设置于承载体上的导电线路,其中,N≥2。导电柱至少贯穿一层导电层并电性连接至少两层导电层的导电线路。通过导电柱可使一层导电层的引线引至另一层导电层,也可实现两层及以上导电层之间的电性连接,可使导电膜不受引线区的区域限制,实现窄边框,方便布线;也可以使多层导电层之间实现电性连接,只需在一层导电层设置引线,也可降低各层导电层的电阻,增加屏蔽性能等。

Description

导电膜
优先权信息
本申请请求在2019年10月29日向中国国家知识产权局提交的、专利申请号为201911038970.X、题为“导电膜”的专利申请的优先权和权益,并且通过参照将其全文并入此处。
技术领域
本发明涉及电子技术领域,尤其涉及一种导电膜。
背景技术
导电膜被广泛用于液晶显示器、OLED显示器、触控面板、电磁波防护、太阳能电池、发热器件、发光器件等领域。传统的导电膜具有导电层,导电层一般包括绝缘的承载体及设置于承载体上的导电结构,导电结构一般包括功能区和引线区。功能区一般位于导电层的中间区域,实现例如触控、屏蔽、加热等功能;引线区一般位于导电层的两侧区域,将功能区通过引线区电性连接至其他层次或电路板等。然而,在有些情况下,例如触控的窄边框要求,或者多层导电层时不仅下层需要引线区还需要为上层的引线区让位,导致引线区没有足够的区域设置,功能区也受限,从而导致导电层的适应性较差。
发明内容
基于此,有必要提供一种具有导电膜以解决以上所述的技术问题。
本发明的一个技术方案是:
一种导电膜,其包括:
N层层叠设置的导电层,所述导电层包括承载体及设置于所述承载体上的导电线路,其中,N≥2;
导电柱,所述导电柱至少贯穿一层所述导电层并电性连接至少两层所述导电层的导电线路。
其中一个实施例中,所述承载体具有第一侧面,所述第一侧面上凹设有相互连通的网格状沟槽,所述网格状沟槽内填充导电材料形成网格状的所述导电线路;所述导电柱包括穿孔和填充于穿孔内的导电材料。
其中一个实施例中,所述导电膜包括复数导电柱,所述复数导电柱随机分布于所述导电线路中;和/或,所述复数导电柱分散于所述导电线路中,且单位面积之间的导电柱的分布量相差不超10%。
其中一个实施例中,所述导电柱电性连接N层所述导电层的导电线路。
其中一个实施例中,所述穿孔在垂直于所述第一侧面的方向贯穿各所述导电层的承载体和导电线路,所述网格状沟槽内的导电材料暴露于所述穿孔并与所述穿孔内的导电层材料电性连接。
其中一个实施例中,在垂直于所述第一侧面的方向,所述网格状沟槽内的导电材料与所述穿孔内的导电材料的接触量为1-20μm。
其中一个实施例中,所述导电线路呈网格状,所述导电柱的宽度大于所述导电线路的网格之间的最大间隔宽度。
其中一个实施例中,所述导电柱与一所述导电层的导电网格的至少3根网格线电性连接。
其中一个实施例中,所述导电柱的宽度范围为10μm-200μm。
其中一个实施例中,其中一层所述导电层的承载体的一侧设置有凹槽,所述凹槽内填充有位于槽底的导电材料和位于槽口的绝缘有色材料,所述导电柱包括贯穿所述承载体且与所述凹槽连通的穿孔和填充于所述穿孔内并电性连接所述凹槽内的导电材料和另一层所述导电层的导电线路。
其中一个实施例中,所述凹槽间隔排布,且在排布方向上,间隔宽度从小到大渐变设置,所述导电柱设置于间隔偏小的一侧。
其中一个实施例中,所述凹槽间隔排布,且在间隔宽度为5μm-7μm的所述凹槽分布处设置有所述导电柱,所述导电柱的宽度范围为10μm-20μm。
其中一个实施例中,所述导电膜还包括基层,N层所述导电层分布于所述基层的同侧或两侧,所述导电柱贯穿或未贯穿所述基层。
其中一个实施例中,所述导电膜还包括导电点,所述导电点配合所述导电柱设置并电性连接所述导电线路和导电柱。
其中一个实施例中,所述导电点覆盖所述导电线路和所述导电柱;或者,所述导电点覆盖所述导电线路,所述导电柱贯穿所述导电点。
其中一个实施例中,至少两层所述导电层的导电线路上分别有复数导电点,各层所述导电层的复数导电点在垂直于所述导电层的方向上一一对应设置,所述导电柱串接各层的所述导电点。
其中一个实施例中,所述导电点的宽度大于所述导电柱的宽度。
其中一个实施例中,所述导电线路间隔设置,所述导电点的宽度大于所述导电线路的最大间隔的宽度。
其中一个实施例中,所述导电线路呈网格状,所述导电点至少覆盖三根网格线。
其中一个实施例中,所述导电点的厚度范围为10nm-10μm,宽度范围为50μm-300μm。
另一种方案为:一种导电膜,其包括:
第一导电层,其包括第一承载体及设置于所述第一承载体上的第一导电线路;
第二导电层,其与所述第一导电层层叠设置,所述第二导电层包括第二承载体及设置于所述第二承载体上的第二导电线路;
复数导电柱,所述导电柱贯穿所述第一导电层和/或第二导电层;
复数导电点,覆设于所述第一导电层和/或所述第二导电层;
其中,所述第一导电层和第二导电层通过所述导电柱和所述导电点实现电性连接。
其中一个实施例中,所述导电点电性连接所述第一导电线路或第二导电线路,所述导电柱电性连接所述导电点;或者,所述导电柱电性连接导电点、第一导电线路和第二导电线路。
其中一个实施例中,所述第一导电线路为导电网格,所述第二导电线路为导电网格,所述导电点的宽度大于所述导电网格的最大对角线的距离。
其中一个实施例中,所述导电点至少覆盖3条导电网格的网格线。
其中一个实施例中,所述导电点覆盖所述导电柱和导电网格。
其中一个实施例中,所述导电柱贯穿覆盖于所述第一导电线路的导电点,和/或,所述导电柱贯穿覆盖于所述第二导电线路的导电点。
本发明的有益效果:
(1)过穿孔及导电柱的设置将一层的导电线路引至另一层,有利于导电层上的导电线路的布置,实现窄边框,提高空间利用率,提高导电性能。
(2)复数导电柱间隔布置,可降低每层导电层的电阻,从而提高屏蔽效能、加热效能等。
(3)通过导电点与导电柱配套设置,可确保电性连接,提高稳定性。
(4)装饰结构与导电结构同层设置,实现装饰和导电的双重效果,降低厚度,提高利用率。
附图说明
图1为本发明导电膜的截面结构示意图;
图2为图1导电膜的第一导电线路和导电柱的局部平面分布示意图,其中为清楚显示导电柱的位置,图中导电柱区域填充显示;
图3为图2另一种平面分布示意图;
图4为图2另一种平面分布示意图;
图5-图14为本发明导电膜的另几种截面结构示意图
图15为本发明导电膜的另一种截面结构示意图;
图16为图15导电膜的第一导电线路、导电柱和导电点的局部平面分布示意图,其中为清楚显示导电柱和导电点的位置,图中导电柱和导电点区域分别填充显示;
图15-图24为本发明导电膜的另几种截面结构示意图。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施方式。但是,本发明可以通过许多不同的形式来实现,并不限于下面所描述的实施方式。相反地,提供这些实施方式的目的是使对本发明的公开内容理解的更加透彻全面。
需要说明的是,当元件被称为“设置于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的,并不表示是唯一的实施方式。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的,不是旨在于限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
本发明揭示一种导电膜,其包括N层层叠设置的导电层和导电柱。导电层包括承载体及设置于承载体上的导电线路,其中,N≥2。导电柱至少贯穿一层导电层并电性连接至少两层导电层的导电线路。通过导电柱可使一层导电层的引线引至另一层导电层,也可实现两层及以上导电层之间的电性连接,可使导电膜不受引线区的区域限制,实现窄边框,方便布线;也可以使多层导电层之间实现电性连接,只需在一层导电层设置引线,也可降低各层导电层的电阻,增加屏蔽性能等。
承载体具有第一侧面,第一侧面上凹设有相互连通的网格状沟槽,网格状沟槽内填充导电材料形成网格状的导电线路;导电柱包括穿孔和填充于穿孔内的导电材料。根据各层导电层的设置,在N层导电层上打孔并在穿孔中填充导电材料,从而实现个层导电层之间的电性连接。网格为蜂窝状、随机网格、圆形网格、椭圆形网格等形状。
导电膜包括复数导电柱,复数导电柱随机分布于导电线路中;和/或,复数导电柱分散于导电线路中,且单位面积之间的导电柱的分布量相差不超10%。复数导电柱在分布区域中,无论是随机分布还是规则分布,均为相对均匀的分布,此处相对均匀分布可以为在单位面积内,导电柱的分布量相差不超过10%,且间隔的距离也相差不大,较为平均,比如相差不超20%等,从而使得导电性能的稳定,在透明导电层时,还可实现透过率的均匀并不影响视觉。
导电柱可以电性连接N层导电层中的至少两层的导电层的导电线路。当N≥3时,导电柱可以全部电性连接各导电层,也可以只连接其中的几层导电层。
穿孔在垂直于第一侧面的方向贯穿各所述导电层的承载体和导电线路,网格状沟槽内的导电材料暴露于穿孔并与穿孔内的导电层材料电性连接。优选采用激光开孔,至少穿透一层导电层包括承载体和导电线路,开孔后导电线路的导电材料会暴露在穿孔中,再在穿孔中填充导电材料,即可实现上下层导电层之间的电性连接。优选的,在垂直于第一侧面的方向,网格状沟槽内的导电材料与穿孔内的导电材料的接触量为1-20μm,可确保导电线路与导电柱的电性连接。
导电线路呈网格状,导电柱的宽度大于导电线路的网格之间的最大间隔宽度。穿孔的孔径设置大于导电线路的网格之间的最大间隔宽度,则无论在哪处开孔都可保证导电柱和导电线路的电性连接,更可实现随机打孔,降低工艺难度。进一步,导电柱与一导电层的导电网格的至少3根网格线电性连接,控制网格线网格的大小和穿孔的孔径,使得每个穿孔可遍及至少3根网格线,从而导电柱可至少与3根网格线实现电性连接,从而保证导电柱与导电层的电性连接。
导电柱的宽度范围为10μm-200μm。导电线路呈网格状,其网格周期或平均周期范围为100μm-300μm,网格线的宽度范围为2μm-10μm。穿孔的截面形状为圆形、椭圆形或多边形等。
其中一种实施方式中,其中一层导电层的承载体的一侧设置有凹槽,凹槽内填充有位于槽底的导电材料和位于槽口的绝缘有色材料,导电柱包括贯穿承载体且与凹槽连通的穿孔和填充于穿孔内并电性连接凹槽内的导电材料和另一层所述导电层的导电线路。绝缘有色材料可形成装饰层,形成颜色和/或图文等,绝缘有色材料位于凹槽上层对外显示,凹槽下层填充导电材料形成导电层,导电层不易在对外显示引线,则可通过向下设置穿孔引至下层,同时与位于下层的导电线路电性连接,可同时实现装饰和导电,节省工艺,薄形设计等优点。
凹槽间隔排布,且在排布方向上,间隔宽度从大到小渐变设置,导电柱设置于间隔偏小的一侧。在排布方向上,凹槽从小到大渐变设置,凹槽之间的间隔从大到小渐变设置,凹槽上层填充绝缘有色材料后可呈现渐变色。穿孔位于间隔偏小的一侧,减小或取消穿孔对渐变色的视觉影响。比如,凹槽间隔排布,且在间隔宽度为5μm-7μm的凹槽分布处设置有导电柱,导电柱的宽度范围为10μm-20μm,此处凹槽的宽度范围为90μm-110μm。则设置穿孔时,大多数的穿孔位于凹槽的宽度内,不会延伸至凹槽旁的间隔处,则不会对渐变色造成影响,个别穿孔位于间隔处时,因间隔的宽度范围在5μm-7μm之间,在该范围内,对视觉影响很小,导电柱几乎不可见,则对渐变色基本没有影响。
导电膜还包括基层,N层导电层分布于基层的同侧或两侧,导电柱贯穿或未贯穿基层。比如:具有2层导电层,层叠于基层的一侧,导电柱贯穿2层导电层实现2层导电层的电性连接;具有2层导电层,设置于基层的相对的第一侧和第二侧,导电柱贯穿第一侧的导电层、基层和第二侧的导电层并电性2层导电层;具有3层导电层,2层位于基层的第一侧,1层位于基层的第二侧,导电柱可贯穿位于基层的第一侧的2层导电柱或者贯穿3层导电层,或者部分导电柱贯穿2层导电层,部分导电柱贯穿3层导电层;更多层导电层时,同理设置。
其中一个实施方式中,导电膜还包括导电点,导电点配合导电柱设置并电性连接导电线路和导电柱,进一步确保导电柱电性连接各层导电层。导电点的厚度范围为10nm-10μm,宽度范围为50μm-300μm。复数导电点分散于导电层的导电线路中,导电点的形状为圆形、椭圆或多边形。
导电点覆盖导电线路和导电柱;或者,导电点覆盖导电线路,导电柱贯穿导电点。导电点覆盖导电线路并实现与导电线路的电性连接;导电点覆盖导电柱弧并与导电柱电性连接,或者导电柱贯穿导电点与导电点电性连接。
至少两层导电层的导电线路上分别有复数导电点,各层导电层的复数导电点在垂直于导电层的方向上一一对应设置,导电柱串接各层的导电点。
导电点的宽度大于导电柱的宽度,保证导电柱的设置和两者的电性连接的稳定性。导电点完全覆盖导电柱,或者导电柱在导电点范围内穿设;其他实施例中,导电点和导电柱也允许有适当的错位。
导电线路间隔设置,导电点的宽度大于导电线路的最大间隔的宽度,从而导电点电性连接相邻的导电线路并确保与导电柱的电性连接。
导电线路呈网格状,导电点至少覆盖三根网格线,确保导电点与导电线路的电性连接。
导电线路、导电柱、导电点的材料为银颗粒、银线、铜颗粒、铜线等金属导电材料,或者有机导电材料,或ITO等。
本发明的另一种实施方式为一种导电膜,其包括第一导电层、第二导电层、复数导电柱和复数导电点。第一导电层包括第一承载体及设置于第一承载体上的第一导电线路;第二导电层与第一导电层层叠设置,第二导电层包括第二承载体及设置于第二承载体上的第二导电线路;导电柱贯穿第一导电层和/或第二导电层;复数导电点覆设于第一导电层和/或第二导电层;其中,第一导电层和第二导电层通过导电柱和导电点实现电性连接。通过导电柱可使第一导电层的引线引至第二导电层,实现第一导电层和第二导电层之间的电性连接,可使导电膜不受引线区的区域限制,实现窄边框,方便布线;也可以使第一导电层和第二导电层之间实现电性连接,只需在第一导电层或第二导电层设置引线,也可降低各层导电层的电阻,增加屏蔽性能等。导电膜还包括包括第三导电层、第四导电层、第五导电层等等,导电柱和导电点实现其中至少两层的电性连接或者所有导电层之间的电性连接。导电膜还可包括基层,第一导电层和第二导电层位于基层的一侧或两侧。位于一侧时,导电柱可不贯穿基层;位于两侧时,导电柱贯穿基层。
导电点电性连接第一导电线路或第二导电线路,导电柱电性连接导电点;或者,导电柱电性连接导电点、第一导电线路和第二导电线路。导电点覆盖于第一导电线路,和/或,导电点覆盖于第二导电线路。设置于第一导电层上的复数导电点和设置于第二导电层上的复数导电点一一对应设置,导电柱贯穿第一导电层和第二导电层并与导电点电性接触。
第一导电线路为导电网格,第二导电线路为导电网格,导电点的宽度大于所述导电网格的最大对角线的距离,可确保电性连接。
导电点至少覆盖3条导电网格的网格线,可确保电性连接。
导电点覆盖导电柱和导电网格。
导电柱贯穿覆盖于第一导电线路的导电点,和/或,导电柱贯穿覆盖于第二导电线路的导电点。
以下,参照图示,举例描述本发明导电膜的具体实施例。
请参图1和图2,实施例1。导电膜1包括第一导电层101、第二导电层102和导电柱105。第一导电层101包括第一承载体1011、网格状的第一沟槽1012和第一导电线路1013。第二导电层102包括第二承载体1021、网格状的第二沟槽1022和第二导电线路1023。第一承载体1011为UV胶,在第一承载体1011上压印固化形成第一沟槽1012,在第一沟槽1012内填充导电材料(比如银浆)烧结后形成第一导电线路1013。第二承载体1021为UV胶,在第二承载体1021上压印固化形成第二沟槽1022,在第二沟槽1022内填充导电材料(比如银浆)烧结后形成第二导电线路1023。其中,本实施例中,第一承载体1011和第二承载体1021为同一层UV胶设置。导电柱105包括穿孔1051和填充于穿孔1051内的导电材料。通过导电柱105实现第一导电层101和第二导电层103的电性连接,可方便布线,还可降低电阻等。
第一导电线路1013呈相互连通的网格状,其网格形状为随机的多边形网格,网格的均匀周期W范围为100μm-300μm,比如为120μm;网格线的宽度D范围为2μm-10μm,比如为6μm。导电柱105的宽度S范围为10μm-200μm,比如为120μm。在第一导电层101的垂直方向上,第一导电线路1013与导电柱105的接触量H范围为1-20μm,比如为4μm;可确保导电柱105与第一导电层101之间的电性连接。第二导电层102与导电柱105具有相同的尺寸要求,这里不再细述。
请参图2,导电柱105的穿孔的孔径的宽度S大于第一导电线路1013的网格之间的最大间隔宽度。导电柱105与第一导电线路1013的导电网格的至少3根网格线电性连接。复数导电柱105在第一导电线路1013的网格中随机分布,虽然是随机分布但整体相对均匀设置,在单位面积导电柱的分布数量相差不超10%。其他实施例中,网格形状还可为蜂窝状如图3,网格形状还可为圆形如图4;其他实施例中,导电柱还可规则分布。
请参图5,实施例2。实施例2与实施例1的区别在于:实施例2的导电膜的第一承载体2011和第二承载体2021为两层UV胶且相互融合;导电柱205设置于导电膜的一侧,将第一导电层201的第一导电线路2013的引线引至与第二导电层202的第二导电线路2023,第二导电线路2023可独立于第二导电层202的其他导电线路设置。
请参图6,实施例3。实施例3与实施例1的区别在于:实施例3的导电膜还包括基层306;基层306包括相对设置的第一侧3061和第二侧3062。第一导电层301设置于第一侧3061,第二导电层302设置于第二侧3062,导电柱305贯穿第一导电层301、基层306、第二导电层302。基层306的材质可为PET、PC、PI、CPI、PMMA或其复合材料。
请参图7,实施例4。与实施例3的区别在于:实施例4的导电膜的第一导电层401和第二导电层402层叠设置于基层406的第一侧4061,导电柱405贯穿第一导电层401和第二导电层402,导电柱405未贯穿基层406。
请参图8,实施例5。实施例5与实施例4的区别在于:实施例5的导电膜还包括第三导电层503;第一导电层501、第二导电层502和第三导电层503层叠设置于基层506的第一侧5061;导电柱505贯穿第一导电层501、第二导电层502和第三导电层503层,实现第一导电层501、第二导电层502和第三导电层503层之间的电性连接。如果导电膜用于电磁屏蔽领域时,复数导电柱505随机分散设置,且导电柱505电性连接各层后,各降低各层的电阻,从而提高屏蔽效能。
请参图9,实施例6。实施例6与实施例5的区别在于:实施例6的导电膜还包括第四导电层604;第四导电层604设置于基层606的第二侧6062,导电柱605未贯穿基层606,第四导电层604未与其他导电层电性连接。
请参图10,实施例7。实施例7与实施例6的区别在于:实施例7的导电膜的导电柱705贯穿基层705,第四导电层704与其他导电层电性连接。
请参图11,实施例8。实施例8与实施例4的区别在于:实施例8的导电膜还包括第三导电层803和第四导电层804;第三导电层803和第四导电层804层叠设置于基层806的第二侧806;导电柱805贯穿第三导电层803和第四导电层804,实现第三导电层803和第四导电层804的电性连接;导电柱805不贯穿基层806,第一导电层801和第二导电层802不与第三导电层803和第四导电层804电性连接。
请参图12,实施例9。实施例9与实施例8的区别在于:实施例9的导电膜导电柱905贯穿基层906;一跟导电柱905依次贯穿第二导电层902、第一导电层901、基层906、第三导电层903和第四导电层904,实现第一导电层901、第二导电层902、第三导电层903和第四导电层904的电性连接。
请参图13,实施例10。实施例10与实施例8的区别在于:实施例10的导电膜还包括贯穿第一导电层1001、基层1006和第三导电层1003的导电柱1005,从而实现第一导电层1001、第二导电层1002、第三导电层1003和第四导电层1004的电性连接。
请参图14,实施例11。导电膜包括第一导电层111、基层116、第二导电层112和导电柱115。第一导电层111设置于基层116的第一侧1161、第二导电层112设置于基层116的第二侧1162。第一导电层111包括第一承载体1111、设置于第一承载体1111上的第一凹槽1112。填充于第一凹槽1112槽底的导电材料形成第一导电线路1113,填充于第一凹槽1112槽口的绝缘有色材料形成装饰结构1114。导电柱115贯穿第一导电线路1113、第一承载体1111、基层116和第二导电层112,实现第一导电线路1113和第二导电线路1123的电性连接。导电柱115不贯穿装饰结构1114,不影响装饰结构1114的视觉效果。第一导电层111通过导电柱115与第二导电层112实现电性连接,不会影响装饰结构1114的装饰效果,还可实现触控、天线、灯光等功能,同时解决了第一导电层111引线难的问题。
第一凹槽1112在图14中从左到右的排布方向上,第一凹槽1112的宽度从小逐渐变大,相邻第一凹槽1112之间的间隔宽度从大逐渐变小,导电柱115设置于间隔较小的右侧,装饰结构1114呈现渐变色。优选的,导电柱115的宽度小于被贯穿的第一凹槽1112的宽度。导电柱115分布区域的第一凹槽1112的间隔宽度范围为5μm-7μm。
其他实施例中,导电膜还包括设置于第一导电层和第二导电层之间的反射层和着色层,从而装饰结构的视觉效果更加优越。
其他实施例中,第一凹槽不渐变设置,装饰结构呈现图文,例如logo,第一凹槽的间隔控制在7μm以下,导电柱不会影响视觉效果。
请参图15和图16,实施例12。导电膜包括第一导电层121、第二导电层122、导电柱125和导电点127。第一导电层121包括第一承载体1211、设置于第一承载体1211上的第一沟槽1212、填充于第一沟槽1212内形成的第一导电线路1213。第二导电层122包括第二承载体1221、设置于第二承载体1221上的第二沟槽1222、填充于第二沟槽1222内形成的第二导电线路1223。第一承载体1211和第二承载体1221为同一UV层设置。导电柱125包括贯穿第一导电层121和第二导电层122的穿孔1251和填充于穿孔1251内的导电材料,穿孔1251内的导电材料电性连接第一导电线路1213和第二导电线路1223,实现层叠设置的第一导电层121和第二导电层122的电性连接。复数导电点127分布于第一导电线路1213和第二导电线路1223,每个导电点127对应导电柱所在位置设置。在第一导电层121上,导电点127覆盖第一导电线路1213和导电柱125,以确保第一导电线路1213和导电柱125的电性连接;在第二导电层122上,导电点127覆盖第二导电线路1223和导电柱125,以确保第二导电线路1223和导电柱125的电性连接。
制作工艺举例如下,设置UV胶层,在UV胶层的两侧压印并固化分别形成第一沟槽1212和第二沟槽1222;在第一沟槽1212和第二沟槽1222内分别填充导电银浆并烧结后形成第一导电线路1213和第二导电线路1223;在UV胶层上激光打孔,形成贯穿的复数穿孔,并在穿孔1251内填充导电材料形成导电柱125;在具有导电柱125的地方丝印或镀设导电材料形成导电点127。导电点127至少能覆盖导电柱125和第一导电线路1213或第二导电线路1223。
请参图16,第一导电线路1213呈随机网格状,导电柱125与至少3条网格线接触,导电点127的宽度大于导电柱的宽度。导电点127的厚度范围为10nm-10μm,比如为1μm,宽度范围为50μm-300μm,比如为150μm。其他实施例中,第一导电线路1213呈蜂窝网格状或圆形网格状,其他层的导电线路参考第一导电线路。
请参图17,实施例13。导电膜包括第一导电层131、第二导电层132、导电柱135和导电点137。第一导电层131包括第一承载层1311、凹设于第一承载层1311一侧的第一沟槽1312、在第一沟槽1312内填充导电材料形成第一导电线路1313。第二导电层132包括第二承载层1321、凹设于第二承载层1321一侧的第二沟槽1322、在第二沟槽1322内填充导电材料形成第二导电线路1323。第二承载层1321设置于第一承载层1311具有第一沟槽1312的一侧,第二承载层1321背离第一导电线路1313的一侧形成第二导电线路1323。复数导电点137分布于第一导电层131和第二导电层132。导电柱135依次贯穿导电点137、第一导电层、导电点137和第二导电层132,实现第一导电线路1313和第二导电线路1323的电性连接。
工艺步骤包括:设置第一承载层1311,在第一承载层1311一侧凹设形成第一沟槽1312,在第一沟槽1312中填充导电材料形成第一导电线路1313;在第一导电线路1313随机丝印复数导电点137;在第一导电线路1313和导电点137上设置第二承载层1321,在第二承载层1321相对另一侧凹设形成第二沟槽1322,在第二沟槽1322中填充导电材料形成第二导电线路1323;在第二导电线路1323随机复数导电点137,且与第一导电线路1313上的导电点137一一对应设置;按照同样的分布,在具有导电点137的地方激光打孔形成贯穿的穿孔1351,在穿孔1351内填充导电材料形成导电柱135。其他实施例中,可以先打孔再设置位于第二导电线路1323上的导电点137。
请参图18,实施例14。实施例14与实施例12的区别在于:实施例14的导电膜还包括基层146,第一导电层141和第二导电层142分设于基层146的两侧;导电柱145依次贯穿导电点147、第一导电层141、基层146、第二导电层142和导电点147。
请参图19,实施例15。实施例15与实施例13的区别在于:实施例15的导电膜还包括基层156,第一导电层151和第二导电层152设置于基层156的同一侧;导电柱155依次贯穿第一导电层151、导电点157和第二导电层152;第一导电层151上的导电点157覆设第一导电线路1513和导电柱155。
请参图20,实施例16。实施例16与实施例13的区别在于:实施例16的导电膜还包括基层166、第三导电层163和第四导电层164;第一导电层161、第二导电层162、第三导电层163和第四导电层164层叠设置于基层166的同侧;导电柱165贯穿各层导电层和对应的导电点167。
请参图21,实施例17。实施例17与实施例11的区别在于:实施例17的导电膜还包括导电点177;导电点177覆盖于第二导电层172上并电性连接第二导电线路1723和导电柱175。
请参图22,实施例18。实施例18与实施例15的区别在于:实施例18的导电膜的第一导电线路1813与导电柱185没有直接电性接触,第一导电线路1813通过导电点187间接与导电柱185电性连接。
其他实施例中,第二导电线路与导电柱也没有直接电性接触,导电点电性接触每层导电层的导电线路,导电柱再电性连接各层导电层上的导电点,从而实现各层导电层的电性连接。
请参图23,实施例19。实施例19与实施例18的区别在于:实施例19的导电膜还包括第三导电层193,第一导电层191、第二导电层192和第三导电层193依次层叠于基层196的一侧;导电柱195贯穿各层及设置于各层上的导电点197。
请参图24,实施例20。实施例20与实施例18的区别在于:实施例20的导电膜还包括第三导电层2003和第四导电层2004,第一导电层2001和第二导电层2003设置于基层2006的第一侧20061,第三导电层2003和第四导电层2005设置于基层2006的第二侧20062;导电柱2005贯穿各层导电层、设置于各层导电层上的导电点2007和基层2006;第一导电层2001、第二导电层2002、第三导电层2003和第四导电层2004之间相互电性连接。
本发明导电膜通过穿孔及导电柱的设置将一层的导电线路引至另一层,有利于导电层上的导电线路的布置,实现窄边框,提高空间利用率,提高导电性能。复数导电柱间隔布置,可降低每层导电层的电阻,从而提高屏蔽效能、加热效能等。通过导电点与导电柱配套设置,可确保电性连接,提高稳定性。装饰结构与导电结构同层设置,实现装饰和导电的双重效果,降低厚度,提高利用率。
为使本发明的上述目的、特征和优点能够更加明显易懂,上面结合附图对本发明的具体实施方式做详细的说明。在上面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于上面描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似改进,因此本发明不受上面公开的具体实施例的限制。并且,以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (26)

1.一种导电膜,其特征在于,其包括:
N层层叠设置的导电层,所述导电层包括承载体及设置于所述承载体上的导电线路,其中,N≥2;
导电柱,所述导电柱至少贯穿一层所述导电层并电性连接至少两层所述导电层的导电线路。
2.根据权利要求1所述的导电膜,其特征在于,所述承载体具有第一侧面,所述第一侧面上凹设有相互连通的网格状沟槽,所述网格状沟槽内填充导电材料形成网格状的所述导电线路;所述导电柱包括穿孔和填充于穿孔内的导电材料。
3.根据权利要求1所述的导电膜,其特征在于,所述导电膜包括复数导电柱,所述复数导电柱随机分布于所述导电线路中;和/或,所述复数导电柱分散于所述导电线路中,且单位面积之间的导电柱的分布量相差不超10%。
4.根据权利要求1所述的导电膜,其特征在于,所述导电柱电性连接N层所述导电层的导电线路。
5.根据权利要求2所述的导电膜,其特征在于,所述穿孔在垂直于所述第一侧面的方向贯穿各所述导电层的承载体和导电线路,所述网格状沟槽内的导电材料暴露于所述穿孔并与所述穿孔内的导电层材料电性连接。
6.根据权利要求5所述的导电膜,其特征在于,在垂直于所述第一侧面的方向,所述网格状沟槽内的导电材料与所述穿孔内的导电材料的接触量为1-20μm。
7.根据权利要求1所述的导电膜,其特征在于,所述导电线路呈网格状,所述导电柱的宽度大于所述导电线路的网格之间的最大间隔宽度。
8.根据权利要求7所述的导电膜,其特征在于,所述导电柱与一所述导电层的导电网格的至少3根网格线电性连接。
9.根据权利要求1所述的导电膜,其特征在于,所述导电柱的宽度范围为10μm-200μm。
10.根据权利要求1所述的导电膜,其特征在于,其中一层所述导电层的承载体的一侧设置有凹槽,所述凹槽内填充有位于槽底的导电材料和位于槽口的绝缘有色材料,所述导电柱包括贯穿所述承载体且与所述凹槽连通的穿孔和填充于所述穿孔内并电性连接所述凹槽内的导电材料和另一层所述导电层的导电线路。
11.根据权利要求10所述的导电膜,其特征在于,所述凹槽间隔排布,且在排布方向上,间隔宽度从小到大渐变设置,所述导电柱设置于间隔偏小的一侧。
12.根据权利要求10所述的导电膜,其特征在于,所述凹槽间隔排布,且在间隔宽度为5μm-7μm的所述凹槽分布处设置有所述导电柱,所述导电柱的宽度范围为10μm-20μm。
13.根据权利要求1所述的导电膜,其特征在于,所述导电膜还包括基层,N层所述导电层分布于所述基层的同侧或两侧,所述导电柱贯穿或未贯穿所述基层。
14.根据权利要求1-13中任一项所述的导电膜,其特征在于,所述导电膜还包括导电点,所述导电点配合所述导电柱设置并电性连接所述导电线路和导电柱。
15.根据权利要求14所述的导电膜,其特征在于,所述导电点覆盖所述导电线路和所述导电柱;或者,所述导电点覆盖所述导电线路,所述导电柱贯穿所述导电点。
16.根据权利要求14所述的导电膜,其特征在于,至少两层所述导电层的导电线路上分别有复数导电点,各层所述导电层的复数导电点在垂直于所述导电层的方向上一一对应设置,所述导电柱串接各层的所述导电点。
17.根据权利要求14所述的导电膜,其特征在于,所述导电点的宽度大于所述导电柱的宽度。
18.根据权利要求17所述的导电膜,其特征在于,所述导电线路间隔设置,所述导电点的宽度大于所述导电线路的最大间隔的宽度。
19.根据权利要求14所述的导电膜,其特征在于,所述导电线路呈网格状,所述导电点至少覆盖三根网格线。
20.根据权利要求14所述的导电膜,其特征在于,所述导电点的厚度范围为10nm-10μm,宽度范围为50μm-300μm。
21.一种导电膜,其特征在于,其包括:
第一导电层,其包括第一承载体及设置于所述第一承载体上的第一导电线路;
第二导电层,其与所述第一导电层层叠设置,所述第二导电层包括第二承载体及设置于所述第二承载体上的第二导电线路;
复数导电柱,所述导电柱贯穿所述第一导电层和/或第二导电层;
复数导电点,覆设于所述第一导电层和/或所述第二导电层;
其中,所述第一导电层和第二导电层通过所述导电柱和所述导电点实现电性连接。
22.根据权利要求21所述的导电膜,其特征在于,所述导电点电性连接所述第一导电线路或第二导电线路,所述导电柱电性连接所述导电点;或者,所述导电柱电性连接导电点、第一导电线路和第二导电线路。
23.根据权利要求21所述的导电膜,其特征在于,所述第一导电线路为导电网格,所述第二导电线路为导电网格,所述导电点的宽度大于所述导电网格的最大对角线的距离。
24.根据权利要求23所述的导电膜,其特征在于,所述导电点至少覆盖3条导电网格的网格线。
25.根据权利要求23所述的导电膜,其特征在于,所述导电点覆盖所述导电柱和导电网格。
26.根据权利要求23所述的导电膜,其特征在于,所述导电柱贯穿覆盖于所述第一导电线路的导电点,和/或,所述导电柱贯穿覆盖于所述第二导电线路的导电点。
CN201911075522.7A 2019-10-29 2019-11-06 导电膜 Active CN112750554B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201911038970X 2019-10-29
CN201911038970 2019-10-29

Publications (2)

Publication Number Publication Date
CN112750554A true CN112750554A (zh) 2021-05-04
CN112750554B CN112750554B (zh) 2022-10-04

Family

ID=75217760

Family Applications (4)

Application Number Title Priority Date Filing Date
CN201911075522.7A Active CN112750554B (zh) 2019-10-29 2019-11-06 导电膜
CN202021480098.2U Active CN212907128U (zh) 2019-10-29 2020-07-24 导电膜
CN202021507422.5U Active CN212874078U (zh) 2019-10-29 2020-07-27 导电膜
CN202021521714.4U Active CN212907129U (zh) 2019-10-29 2020-07-28 导电膜

Family Applications After (3)

Application Number Title Priority Date Filing Date
CN202021480098.2U Active CN212907128U (zh) 2019-10-29 2020-07-24 导电膜
CN202021507422.5U Active CN212874078U (zh) 2019-10-29 2020-07-27 导电膜
CN202021521714.4U Active CN212907129U (zh) 2019-10-29 2020-07-28 导电膜

Country Status (1)

Country Link
CN (4) CN112750554B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM328620U (en) * 2007-08-13 2008-03-11 Mildex Optical Inc High flatness touch panel
TW200935289A (en) * 2008-02-04 2009-08-16 Mildex Optical Inc Resistive touch panel with high flatness
CN101567355A (zh) * 2008-04-22 2009-10-28 全懋精密科技股份有限公司 半导体封装基板及其制法
CN102361024A (zh) * 2011-01-13 2012-02-22 日月光半导体制造股份有限公司 半导体封装、基板及基板制造方法
CN103257744A (zh) * 2013-04-16 2013-08-21 南昌欧菲光显示技术有限公司 滤光片模块及使用该滤光片模块的触摸显示屏
CN103295671A (zh) * 2013-05-30 2013-09-11 南昌欧菲光科技有限公司 透明导电膜
CN103294272A (zh) * 2013-05-30 2013-09-11 南昌欧菲光科技有限公司 透明导电膜
CN104347153A (zh) * 2013-07-31 2015-02-11 南昌欧菲光科技有限公司 一种透明导电膜
JP2015149126A (ja) * 2014-02-04 2015-08-20 デクセリアルズ株式会社 異方性導電フィルム及びその製造方法
JP2015165490A (ja) * 2014-02-04 2015-09-17 デクセリアルズ株式会社 異方性導電フィルム及びその製造方法
CN204859739U (zh) * 2015-07-02 2015-12-09 上达电子(深圳)有限公司 多层柔性电路板
CN105657958A (zh) * 2015-12-29 2016-06-08 广东欧珀移动通信有限公司 移动终端、柔性电路板及其制造方法
CN209168760U (zh) * 2018-12-25 2019-07-26 昇印光电(昆山)股份有限公司 导电膜

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM328620U (en) * 2007-08-13 2008-03-11 Mildex Optical Inc High flatness touch panel
TW200935289A (en) * 2008-02-04 2009-08-16 Mildex Optical Inc Resistive touch panel with high flatness
CN101567355A (zh) * 2008-04-22 2009-10-28 全懋精密科技股份有限公司 半导体封装基板及其制法
CN102361024A (zh) * 2011-01-13 2012-02-22 日月光半导体制造股份有限公司 半导体封装、基板及基板制造方法
CN103257744A (zh) * 2013-04-16 2013-08-21 南昌欧菲光显示技术有限公司 滤光片模块及使用该滤光片模块的触摸显示屏
CN103295671A (zh) * 2013-05-30 2013-09-11 南昌欧菲光科技有限公司 透明导电膜
CN103294272A (zh) * 2013-05-30 2013-09-11 南昌欧菲光科技有限公司 透明导电膜
CN104347153A (zh) * 2013-07-31 2015-02-11 南昌欧菲光科技有限公司 一种透明导电膜
JP2015149126A (ja) * 2014-02-04 2015-08-20 デクセリアルズ株式会社 異方性導電フィルム及びその製造方法
JP2015165490A (ja) * 2014-02-04 2015-09-17 デクセリアルズ株式会社 異方性導電フィルム及びその製造方法
CN204859739U (zh) * 2015-07-02 2015-12-09 上达电子(深圳)有限公司 多层柔性电路板
CN105657958A (zh) * 2015-12-29 2016-06-08 广东欧珀移动通信有限公司 移动终端、柔性电路板及其制造方法
CN209168760U (zh) * 2018-12-25 2019-07-26 昇印光电(昆山)股份有限公司 导电膜

Also Published As

Publication number Publication date
CN212874078U (zh) 2021-04-02
CN112750554B (zh) 2022-10-04
CN212907129U (zh) 2021-04-06
CN212907128U (zh) 2021-04-06

Similar Documents

Publication Publication Date Title
EP3323123B1 (en) Array substrate, fabricating method thereof, and display device
US9303827B2 (en) Illumination devices and methods for making the same
CN107548523B (zh) 发光模块
US11264551B2 (en) Display panel, display device and method for manufacturing display panel
KR100885894B1 (ko) Led 발광 장치의 플래인 구조체
US9074758B2 (en) Interlocking light sheet tiles
CN106200162B (zh) 一种阵列基板、显示面板及显示装置
JP3149160U (ja) Ledプラグアンドプレー組立構造
CN107104178B (zh) Led模组制作方法以及其结构
US9107316B2 (en) Multi-layer micro-wire substrate structure
CN212907129U (zh) 导电膜
CN201093225Y (zh) 可透光的发光二极管阵列显示装置
CN203366286U (zh) 单层多点式触控屏及其单层多点式导电膜
CN209168760U (zh) 导电膜
CN216957348U (zh) 一种玻璃基底Mini LED背光模组
CN108541205A (zh) 电磁屏蔽罩及其制作方法
CN110126370A (zh) 导电薄膜
CN213244063U (zh) 一种后盖及电子设备
CN216957395U (zh) mini LED背光结构
JP2017116887A (ja) Led表示装置
CN111863314B (zh) 一种导电膜
CN103425341B (zh) 单层多点式触控屏及其单层多点式导电膜
CN215834260U (zh) 一种引线电极
CN215341754U (zh) 一种带孔的柔性显示屏
TWI747709B (zh) Mini LED顯示裝置及Mini LED模組

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant