TWI583279B - 組合的通孔鍍覆和孔填充的方法 - Google Patents

組合的通孔鍍覆和孔填充的方法 Download PDF

Info

Publication number
TWI583279B
TWI583279B TW101147023A TW101147023A TWI583279B TW I583279 B TWI583279 B TW I583279B TW 101147023 A TW101147023 A TW 101147023A TW 101147023 A TW101147023 A TW 101147023A TW I583279 B TWI583279 B TW I583279B
Authority
TW
Taiwan
Prior art keywords
copper
pulse
range
copper plating
plating method
Prior art date
Application number
TW101147023A
Other languages
English (en)
Other versions
TW201332412A (zh
Inventor
童年
克里斯多福 摩斯
馬可 馬克米
馬青 克羅伯
唐衛華
陳鐵
Original Assignee
德國艾托特克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 德國艾托特克公司 filed Critical 德國艾托特克公司
Publication of TW201332412A publication Critical patent/TW201332412A/zh
Application granted granted Critical
Publication of TWI583279B publication Critical patent/TWI583279B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611—Smooth layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H05K3/424—Plated through-holes or plated via connections characterised by electroplating method by direct electroplating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0789—Aqueous acid solution, e.g. for cleaning or etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1492—Periodical treatments, e.g. pulse plating of through-holes

Description

組合的通孔鍍覆和孔填充的方法
本發明係關於一種在製造印刷電路板、IC基板及其類似物中之組合的通孔鍍覆和盲微孔填充的銅電鍍方法。
電鍍銅係製造電子組件例如印刷電路板及IC基板中之常用一般技術。多層層壓體中之不同類型的結構例如通孔(TH)需要經銅等形鍍覆，而例如盲微孔(BMV)則需要完全經銅填充。
基於該目的之不同方法為本技藝中已知： 利用垂直鍍覆裝置之第一方法包括以下步驟：a)形成TH及BMV，b)快速電鍍，c)等形鍍覆TH和填充BMVs，及d)減少該基板之頂部上的銅層厚度。該方法的缺點係經等形鍍覆在多層層壓體的頂表面及TH壁上的銅層高厚度。因此，隨後需要將該多層層壓體的頂表面上的銅層減少(例如藉由蝕刻、研磨、刷除或浮石磨除)步驟以增進細線蝕刻。
利用水平鍍覆裝置之其他兩種方法為本技藝中已知。第一種方法包括以下步驟：a)形成TH及BMV，b)快速電鍍，c)等形鍍覆TH，d)填充BMV，e)平板鍍覆及f)減少該多層層壓體頂部上的銅層厚度。該方法的缺點係未完全填充位於TH附近的BMV及TH之不充分鍍覆銅層厚度(主要係在TH的入口區域)。如果在TH中應獲得更高的經鍍覆銅層厚度，則該多層層壓體的頂表面上的同時鍍覆銅層厚度對於 細線蝕刻來說係過高(此處75 μm的銅線寬度及線間距離係視為細線)。
利用先前技術中已知的利用水平鍍覆裝置的第二種方法係分為等形TH鍍覆及填充BMV的步驟。該第二種方法包括以下步驟：a)形成BMV，b)第一快速電鍍，c)填充BMV，d)減少該多層層壓體的頂表面上的鍍覆銅層厚度，e)形成TH，f)第二快速電鍍及g)等形TH鍍覆。大量製程步驟數導致更高的製程成本和多層層壓體的頂表面上的鍍覆銅層之高厚產生高度變化。因此，蝕刻該多層層壓體的頂表面上的細銅線變複雜，且導致更高的製程成本。必須分離用於形成BMV和形成TH的配準系統，其導致BMV及TH彼此之不良對準。此外，由於形成BMV和TH的配準系統分開而使生產率降低。
因此，用於等形鍍覆THS及填充BMV的已知方法的組合需要大量的製程步驟數，且因此昂貴且導致低產量。再者，對於在連續製造步驟中產生細線電路來說，沉積在該多層層壓體頂表面上的銅厚度過厚。多層層壓體包括介電質核心層及附接至該介電質核心層且附接至該介電質核心層兩側的一至十二層介電層。所有的介電層在各側上含有銅層。
因此，本發明目的係提供一種用於以一步驟填充盲微孔及等形鍍覆TH之銅電鍍的方法，其中沉積在該多層層疊體頂表面上的銅使得在連續製造步驟中可產生細線電路。
此目的係藉由在製造印刷電路板及IC基板中之電鍍銅方法予以解決，該方法依序包括下述步驟：a.提供多層層壓體，其包括介電質核心層(1)，該介電質核心層(1)具有附接至其兩側上的內銅層(3)及附接至該介電質核心層(1)兩側上的內銅層(3)的至少一層外介電質層(2)，該至少一層外介電質層(2)具有附接至該至少一層外介電質層(2)的相對側的外銅層(4)，b.形成至少一個通孔(5)及至少一個盲微孔(6)，c.藉由快速電鍍沉積第一銅層(7)，及d.利用銅(8)以一步驟填充該至少一個盲微孔(6)及等形鍍覆該至少一個通孔(5)，其中在步驟d中藉由脈衝反向鍍覆而電鍍銅(8)，其包括於單一鍍覆機操作中施加之至少一個正向脈衝和至少一個反向脈衝之第一循環及至少一個正向脈衝和至少一個反向脈衝之第二循環。
用於步驟d的該含水酸性銅鍍覆浴較佳包括12至20 g/l的亞鐵離子。
在通常用於連續平板鍍覆或孔填充的水平鍍覆裝置中處理該多層層壓體。利用於步驟d的製程參數包括該含水酸性銅鍍覆浴中的某些成分的不同濃度範圍。將該等濃度範圍設定為銅離子、鐵離子(亞鐵離子及鐵離子)、增白劑添加劑及流平劑添加劑的濃度。待設定之最重要濃度範圍係亞鐵離子濃度。利用於步驟d的製程參數亦包括包含正向和反向峰值電流的脈衝鍍覆的電流設定以及脈衝時間設 定。
根據本發明方法，以一步驟填充盲微孔及等形鍍覆通孔係可行的。此處「一步驟」係定義為一次鍍覆機操作，即待鍍覆的多層層壓體被攜載通過一次水平鍍覆裝置。「兩步驟」係定義為兩次個別的鍍覆機操作，即多層層壓體被攜載通過兩次該鍍覆裝置。與本技藝中已知的方法相比，由凹坑表示的不完全的盲微孔填充經降低至可接受供進一步處理印刷電路板或IC基板(包括焊接焊墊中通孔設計)之程度。該均鍍能力(throwing power)(該基板表面之頂表面上與該通孔內部的鍍覆銅的厚度比率)係足以獲得該通孔內部的所需銅層厚度，同時維持允許蝕刻細銅線(75 μm的銅線寬度和線間距離)的多層層壓體的頂表面上的鍍覆銅層厚度。
此外，與已知方法相比，減少了處理步驟數。可使用形成通孔和盲微孔兩者所需的單一配準系統，其導致更佳的生產率。
本發明方法係顯示於圖1。
本文所顯示的圖式僅為說明本發明之方法。該圖未按比例繪製，亦即其不反映該各種層的實際尺寸或特徵。在說明書全文中相同數字係指相同元件。
提供一種包括介電質核心層(1)的多層層壓體(圖1a)。兩層銅層(3)係附接至該介電質核心層(1)的各側。至少一層外介電質層(2)係附接至該等內銅層(3)。外銅層(4)係附接 至該至少一層外介電質層(2)的另一側。
此多層層壓體可包括相同數量或不同數量的附接在該等內銅層(3)兩側上的外介電質層(2)及外銅層(4)。
此多層層壓體可包括一至八層或甚至高達十二層的附接至該兩層內銅層(3)各層上的外介電質層(2)及相同數量的外銅層(4)。由介電質核心層(1)、其各側上的兩層內銅層(3)、附接在該等內銅層(3)各側上的一層外介電質層(2)及附接至外介電質層(2)兩者的一層外銅層(4)組成的多層層壓體顯示於圖1。
通孔(5)延伸通過整個多層層壓體。盲微孔(6)延伸至少通過至最外部銅層(4)及最外部的外介電質層(2)。
在本發明的較佳實施例中，該等通孔(5)的最大高度為3.5 mm，較佳高度為0.025至1 mm，特別較佳的高度為0.05至0.5 mm，以及直徑為0.04至6 mm，較佳直徑為0.05至4 mm，特別較佳的直徑為0.06至2 mm。替代地或除通孔(5)外，可存在類似於該等通孔(5)的直徑和長度的槽孔。該等槽孔可為線狀、L、T或十字形或任何其他幾何形狀。該等盲微孔(6)的最大高度為0.5 mm，較佳高度為0.010至0.150 mm，及特佳高度為0.035至0.070 mm，以及直徑至多為0.5 mm，較佳為0.02至0.15 mm且特別較佳為0.04至0.11 mm。
通孔(5)、盲微孔(6)及槽孔可藉由例如機械鑽孔、雷射鑽孔、電漿蝕刻及電火花腐蝕的方法形成。較佳地，通孔(5)係藉由機械鑽孔形成且盲微孔(6)係藉由雷射鑽孔形成 (圖1b)。
為了在非導電性表面上電鍍銅，需要在非導電性表面上形成導電性晶種層以起始電鍍銅。一般而言，該晶種層係例如藉由無電沉積銅而形成。該晶種金屬層係導電性，其提供附著力且使得其上表面的露出部分被電鍍。
對通孔(5)、盲微孔(6)及槽孔的電介質壁進行清潔處理以除去來自例如機械鑽孔、雷射鑽孔、電漿蝕刻和電火花腐蝕的方法的污斑和其他殘留物。該清潔處理可為濕式化學去污斑或電漿去污斑處理。此等方法為本技藝已知(例如：C.F.Coombs,Jr.,「Printed Circuits Handbook」，第5版，2001年，第28.4章，第28.5至28.7頁)。
濕式化學去污斑處理包括以下步驟：a)膨潤該等介電質層的介電質表面，b)以過錳酸鹽溶液蝕刻該等介電層的介電質表面及c)藉由還原從該等介電層的介電質表面移除MnO2。
接著，該等通孔(5)、盲微通孔(6)及槽孔的介電質表面藉由例如無電鍍覆銅的習知方法，或藉由直接鍍覆方法予以活化。此等方法為本技藝已知(例如：C.F.Coombs,Jr.,「Printed Circuits Handbook」，第5版，2001年，第28.5章，第28.7至28.10頁)。
隨後需要快速電鍍銅以進行步驟d中的電鍍。在步驟c中的快速電鍍期間，在該整個多層層壓體表面上沉積具有0.1 μm厚度的薄銅層(7)。此顯示於圖1c中。此經快速電鍍的薄銅層(7)提供光滑表面及供步驟d中連續電鍍銅之充 分導電性。此外，該經快速電鍍的銅層(7)加固由無電鍍覆所沉積的銅層。對於快速電鍍係利用高電流密度及習知含水酸性銅鍍覆浴中的低銅離子濃度。DC、AC和脈衝鍍覆可用於步驟c中的快速電鍍。
接著，在步驟d中藉由在該等通孔(5)表面上及盲微通孔(6)內電鍍而沉積銅(8)(圖1 d)。
一般而言，在步驟d中可利用較佳地與惰性陽極組合的包括金屬離子氧化還原系統及有機流平劑及增白劑添加劑的任何含水酸性銅鍍覆浴。
在根據本發明的銅電鍍方法中，於鍍覆浴中使用金屬離子氧化還原系統係屬必要。特別較佳的係由亞鐵及鐵離子組成的氧化還原系統。在此例中，鍍覆浴中存在至少1 g/l，較佳為2至25 g/l，且最佳為12至20 g/l的亞鐵離子。鍍敷浴中鐵離子濃度係在0.5至30 g/l，更佳係在1至15 g/l，且最佳係在2至6 g/l的範圍內。
若僅將亞鐵離子添加至該酸性銅鍍敷浴組合物中，則亦會自動形成由亞鐵和鐵離子組成的氧化還原電對。
該等有機增白劑添加劑係選自含硫化合物例如硫醇、硫化物、二硫化物和聚硫化物化合物(US 4,975,159)。較佳的增白劑添加劑係選自由包括3-(苯并噻唑基-2-硫基)-丙基磺酸、3-巰基丙烷-1-磺酸、乙二硫基二丙基磺酸，雙-(對-磺基苯基)二硫化物、雙-(ω-磺基丁基)-二硫化物、雙-(ω-磺基羥基丙基)-二硫化物、雙-(ω-磺基丙基)-二硫化物、雙-(ω-磺基丙基)硫化物、甲基(ω-磺基丙基)-二硫化物、甲 基-(ω-磺基丙基)三硫化物、O-乙基二硫代碳酸-S-(ω-磺基丙基)酯、硫代乙醇酸、硫代磷酸-O-乙基-雙-(ω-磺基丙基)酯、硫代磷酸三-(ω-磺基丙基)酯及其對應鹽所組成的群。存在於該含水酸性銅鍍敷浴中的該增白劑添加劑濃度係在0.01 mg/l至100 mg/l，更佳係0.05至50 mg/l，且最佳係0.1至10 mg/l之範圍內。
該含水酸性銅鍍液除至少一種增白劑添加劑以外尚含有至少一種選自包括含氮有機化合物如聚伸乙亞胺、烷氧基化的聚伸乙亞胺、烷氧基化己內醯胺及其聚合物、聚乙烯基吡咯、二伸乙基三胺及六亞甲基四胺、有機染料(例如健那綠B(Janus Green B)、俾斯麥棕Y(Bismarck Brown Y)、二甲基苯基吡唑酮鎓(phenazonium)染料、孔雀綠、薔薇苯胺、結晶紫和酸性紫7、含硫胺基酸如半胱胺酸、吩嗪鎓鹽及其衍生物所組成的群的流平劑添加劑。將該等流平劑添加劑化合物係以0.1 mg/l至100 mg/l，更佳係0.2至50 mg/l且最佳係0.5至10 mg/l的量添加至該銅鍍敷浴中。
將銅離子以水溶性銅鹽添加至鍍敷浴。較佳，該銅離子源係選自五水合硫酸銅、硫酸銅溶液或甲磺酸銅。該銅離子的濃度係在15至75 g/l，更佳係40至60 g/l的範圍內。
使用惰性陽極時，在使用酸性銅離子期間，藉由在連結至該鍍覆裝置的另一容器(「銅離子發生器」)在鐵離子存在下氧化而溶解金屬銅以補充銅離子。金屬銅可例如以顆粒、片狀和球體的形式提供。同時，鐵離子被還原為亞鐵離子。使用泵使銅離子和亞鐵離子二者返回至該鍍覆裝置 中。
該至少一種酸源係選自由硫酸、氟硼酸及甲磺酸組成之群。該至少一種酸濃度係在20至400 g/l，且更佳係在40至300 g/l的範圍內。
在使用硫酸作為酸的情況下，其係以50至96 wt.-%的溶液形式添加。最佳，將85至120 g/l的50 wt.-%的硫酸溶液添加至該鍍敷浴中。
該酸性銅鍍浴可進一步含有至少一種載體添加劑，其通常為聚烷二醇化合物(US 4,975,159)且其係選自由聚乙烯醇、羧甲基纖維素、聚乙二醇、聚丙二醇、硬脂酸聚二醇酯、油酸聚二醇酯、硬脂醇聚二醇酯、壬基酚聚二醇酯、辛醇聚烷二醇醚、辛二醇-雙-(聚烷二醇醚)、聚(乙二醇-無規-丙二醇)、聚(乙二醇)-嵌段-聚(丙二醇)-嵌段-聚(乙二醇)、聚(丙二醇)-嵌段-聚(乙二醇)-嵌段-聚(丙二醇)組成的群。該等載體添加劑的濃度係在0.005 g/l至20 g/l的範圍內，更佳係0.01 g/l至5 g/l的範圍內。
可將氯離子以氯化鈉的形式或作為稀鹽酸添加至該酸性銅鍍敷浴中。該鍍敷浴中的氯離子濃度係在20到200 mg/l，較佳係30至100 mg/l且最佳係35至75 mg/l之範圍內。
在步驟d中，可使用惰性陽極和可溶性陽極二者作為陽極。較佳地，使用至少一個惰性陽極。適宜的惰性陽極例如為經氧化銥塗覆的鈦陽極。
在根據本發明方法之步驟d中，較佳地調整下列脈衝反 向鍍覆的參數：首先，將包括至少一個第一正向脈衝及至少一個第一反向脈衝的第一循環施加至該多層層疊體：所施加的至少一個第一正向脈衝具有3至7 A/dm2之範圍內的峰值電流密度，且該至少一個第一反向脈衝具有20至40 A/dm2範圍內的峰值電流密度。該第一循環的持續時間係設定在20至160 ms的範圍內。該至少一個第一正向脈衝的持續時間係設定在2至40 ms的範圍內。該至少一個第一反向脈衝的持續時間係設定在2至8 ms的範圍內。
接著，在相同鍍覆機操作中，將包括至少一個正向脈衝及至少一個反向脈衝的第二循環施加至該基板：該第二循環中的至少一個正向脈衝具有4至10 A/dm2之範圍內的峰值電流密度，且該第二循環中的至少一個反向脈衝具有0至20 A/dm2之範圍內的峰值電流密度。該第二循環的持續時間係設定在2至160 ms的範圍內。該第二循環中的至少一個正向脈衝的持續時間係在2至40 ms的範圍內。第二循環中的至少一個反向脈衝的持續時間係在1至4 ms的範圍內。
在本發明之一實施例中，於步驟d中使用至少一個包括分段惰性陽極系統的鍍覆模組。
由以下非限制性實例對本發明進行進一步說明。
實例
對如圖1所示的具有通孔(5)和盲微孔(6)的多層層壓體進行本發明的銅電鍍方法。該等通孔(5)具有0.4 mm的直徑 和0.8 mm的深度。該等盲微孔(6)具有90 μm的標稱直徑和60 μm的深度。通孔(5)係藉由機械鑽孔形成。盲微通孔(6)係藉由以CO2雷射之雷射鑽孔形成。
藉本技藝已知的方法處理步驟a中形成的該等通孔(5)和盲微孔(6)供步驟d中連續銅電鍍處理：在該等通孔(5)及該等盲微孔(6)的介電質壁上進行濕式化學去污斑處理及無電解沉積銅。
接著，由無電鍍覆所沉積的銅層藉由快速電鍍(步驟c)增厚以形成第一銅層(7)。
步驟d，以銅進行等形通孔鍍覆和填充盲微孔：使用包括分段陽極的系統(由Atotech Deutschland GmbH製造的UniPlate® InPulse® 2)的水平鍍覆模組及包括50 g/l的銅離子、1 mg/l的有機增白劑添加劑、2 mg/l的有機流平劑添加劑、500 mg/l的有機載體添加劑、100 g/l的50 wt.-%的硫酸溶液、15 g/l的亞鐵離子和4.5 g/l的鐵離子的含水酸性銅鍍敷浴。
在單一鍍覆操作中，施加至基板之由包括第一正向脈衝及第一反向脈衝的第一循環與包括正向脈衝及反向脈衝的第二循環組成的脈衝反向鍍覆的參數係選擇如下：
獲得具有經等形銅層(8)電鍍的通孔(5)和經銅(8)填充的盲微孔(6)的多層層疊體。沉積在該多層層疊體的頂表面上的銅具有由橫截面樣品的光學顯微鏡所測定的10 μm的厚度。
該多層層壓體的頂表面上鍍覆的10μm銅厚度使得該基板適用於在連續製造步驟中製造細線蝕刻。
1‧‧‧介電質核心層
2‧‧‧外介電質層
3‧‧‧內銅層
4‧‧‧外銅層
5‧‧‧通孔
6‧‧‧盲微孔
7‧‧‧第一銅層
8‧‧‧銅層
圖1係顯示根據本發明之方法之步驟a至d。
1‧‧‧介電質核心層
2‧‧‧外介電質層
3‧‧‧內銅層
4‧‧‧外銅層
5‧‧‧通孔
6‧‧‧盲微孔
7‧‧‧第一銅層
8‧‧‧銅層

Claims (14)

  1. 一種在製造印刷電路板及IC基板中之銅鍍覆方法，其依序包括以下步驟：a.提供多層層壓體，其包括介電質核心層(1)，該介電質核心層(1)具有附接至其兩側上的內銅層(3)及附接至該介電質核心層(1)兩側上的內銅層(3)的至少一層外介電質層(2)，該至少一層外介電質層(2)具有附接至該至少一層外介電質層(2)的相對側的外銅層(4)，b.形成至少一個通孔(5)及至少一個盲微孔(6)，c.藉由快速電鍍沉積第一銅層(7)，及d.利用銅(8)以一步驟填充該至少一個盲微孔(6)及等形鍍覆該至少一個通孔(5)，其中在步驟d中藉由於單一鍍覆操作中施加之脈衝反向鍍覆而電鍍銅(8)，該脈衝反向鍍覆包括至少一個正向脈衝及至少一個反向脈衝之第一循環與至少一個正向脈衝及至少一個脈衝之第二循環。
  2. 如請求項1之銅鍍覆方法，其中在步驟d中在至少一個惰性陽極存在下，自含水酸性銅鍍敷浴電鍍銅(8)，該含水酸性銅鍍敷浴包括：銅離子源，酸，至少一種有機增白劑添加劑，至少一種有機流平劑添加劑，12至20 g/l的亞鐵離子。
  3. 如請求項2之銅鍍覆方法，其中用於步驟d的該含水酸性銅鍍敷浴進一步包括2至6 g/l之鐵離子。
  4. 如請求項2或3之銅鍍覆方法，其中該至少一種增白劑添加劑之濃度係在0.01至100 mg/l的範圍內。
  5. 如請求項2或3之銅鍍覆方法，其中該至少一種流平劑添加劑之濃度係在0.1至100 mg/l的範圍內。
  6. 如請求項1或2之銅鍍覆方法，其中於步驟d中施加的該等脈衝反向鍍覆參數包括在該第一循環中至少一個第一正向脈衝的峰值電流密度在3至7 A/dm2之範圍內且至少一個第一反向脈衝的第一電流密度在20至40 A/dm2之範圍內。
  7. 如請求項1或2之銅鍍覆方法，其中於步驟d中施加的該等脈衝反向鍍覆參數進一步包括在第二循環中至少一個正向脈衝的峰值電流密度在4至10 A/dm2之範圍內且至少一個反向脈衝的峰值電流密度在0至20 A/dm2之範圍內。
  8. 如請求項1或2之銅鍍覆方法，其中該第一循環的持續時間係在20至160 ms的範圍內。
  9. 如請求項1或2之銅鍍覆方法，其中該第二循環的持續時間係在2至160 ms的範圍內。
  10. 如請求項1或2之銅鍍覆方法，其中該至少一個第一正向脈衝的持續時間係在2至40 ms的範圍內。
  11. 如請求項1或2之銅鍍覆方法，其中該至少一個第一反向脈衝的持續時間係在2至8 ms的範圍內。
  12. 如請求項1或2之銅鍍覆方法，其中該第二循環中的至少 一個正向脈衝的持續時間係在2至40 ms的範圍內。
  13. 如請求項1或2之銅鍍覆方法，其中該第二循環中的至少一個反向脈衝的持續時間係在1至4 ms的範圍內。
  14. 如請求項1或2之銅鍍覆方法，其中通孔及盲微孔係在步驟d中藉由選自機械鑽孔、雷射鑽孔、電漿蝕刻和電火花腐蝕之方法所形成。
TW101147023A 2011-12-21 2012-12-12 組合的通孔鍍覆和孔填充的方法 TWI583279B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110463131.XA CN103179806B (zh) 2011-12-21 2011-12-21 组合的通孔镀覆和孔填充的方法

Publications (2)

Publication Number Publication Date
TW201332412A TW201332412A (zh) 2013-08-01
TWI583279B true TWI583279B (zh) 2017-05-11

Family

ID=47429743

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101147023A TWI583279B (zh) 2011-12-21 2012-12-12 組合的通孔鍍覆和孔填充的方法

Country Status (7)

Country Link
US (1) US20150289387A1 (zh)
EP (1) EP2796019B1 (zh)
JP (1) JP2015503033A (zh)
KR (1) KR102061921B1 (zh)
CN (1) CN103179806B (zh)
TW (1) TWI583279B (zh)
WO (1) WO2013092131A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104053311A (zh) * 2013-03-13 2014-09-17 欣兴电子股份有限公司 导通孔的制作方法
CN105357901A (zh) * 2015-10-29 2016-02-24 杭州方正速能科技有限公司 一种pcb板埋孔的填孔方法
CN105338759A (zh) * 2015-10-29 2016-02-17 杭州方正速能科技有限公司 一种pcb板的制备方法及pcb板
CN106793571A (zh) * 2016-11-15 2017-05-31 深圳崇达多层线路板有限公司 一种通孔电镀填孔方法
CN106400068A (zh) * 2016-11-29 2017-02-15 江苏澳光电子有限公司 一种用于接线端子表面电镀的渡液及其应用
CN109327975A (zh) * 2017-07-31 2019-02-12 奥特斯奥地利科技与系统技术有限公司 用于部件承载件中的孔的无缺陷铜填充的方法和镀覆装置
US20200006135A1 (en) * 2017-07-31 2020-01-02 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method and Plater Arrangement for Failure-Free Copper Filling of a Hole in a Component Carrier
PT3483307T (pt) * 2017-11-09 2020-07-03 Atotech Deutschland Gmbh Composições de revestimento para deposição de cobre eletrolítico, a sua utilização e um método para depósito electrolítico de uma camada de cobre ou liga de cobre na pelo menos uma superfície de um substrato
CN108754555B (zh) * 2018-08-29 2020-04-28 广东天承科技有限公司 一种电镀液及其电镀方法
KR20220047360A (ko) * 2019-08-19 2022-04-15 아토테크 도이칠란트 게엠베하 운트 콤파니 카게 구리로 충전된 마이크로비아들을 포함하는 고밀도 상호연결 인쇄 회로 기판을 제조하는 방법
KR20220047373A (ko) * 2019-08-19 2022-04-15 아토테크 도이칠란트 게엠베하 운트 콤파니 카게 고밀도 인터커넥트 인쇄 회로 기판의 제조 시퀀스 및 고밀도 인터커넥트 인쇄 회로 기판
CN110993506B (zh) * 2019-09-06 2021-11-19 麦德美科技（苏州）有限公司 Ic载板通孔填埋工艺
US11746433B2 (en) * 2019-11-05 2023-09-05 Macdermid Enthone Inc. Single step electrolytic method of filling through holes in printed circuit boards and other substrates
CN111101174A (zh) * 2020-01-14 2020-05-05 广州精原环保科技有限公司 一种基于双相脉冲的脉冲电镀方法
KR102254649B1 (ko) * 2020-04-14 2021-05-24 주식회사 디에이피 인쇄회로기판의 전기 동도금 방법
KR20220013191A (ko) 2020-07-24 2022-02-04 삼성전기주식회사 인쇄회로기판
CN112055481A (zh) * 2020-08-11 2020-12-08 胜宏科技（惠州）股份有限公司 一种高厚径比通盲共镀pcb制作方法
CN114269065B (zh) * 2020-09-16 2023-08-04 宏启胜精密电子(秦皇岛)有限公司 内埋导电线路的线路板及其制作方法
CN112714547A (zh) * 2020-11-17 2021-04-27 惠州市特创电子科技股份有限公司 电路板、板体及其制备方法
CN112533357A (zh) * 2020-11-17 2021-03-19 惠州市特创电子科技股份有限公司 多层电路板
TWI816388B (zh) * 2021-05-17 2023-09-21 美商麥克達米德恩索龍股份有限公司 在印刷電路板或其它基板上填充穿孔的單步電解法
CN113668022A (zh) * 2021-06-21 2021-11-19 上海天承化学有限公司 一种电镀液及其电镀方法和应用
CN113881983A (zh) * 2021-10-19 2022-01-04 广州市慧科高新材料科技有限公司 通孔脉冲电镀液及通孔脉冲电镀涂覆方法
CN114031769B (zh) * 2021-11-29 2024-03-26 广州市慧科高新材料科技有限公司 一种季铵盐类整平剂及其制备方法、含其的电镀液和电镀方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030010642A1 (en) * 1999-10-15 2003-01-16 Taylor E. Jennings Sequential electrodeposition of metals using modulated electric fields for manufacture of circuit boards having features of different sizes
US6541712B1 (en) * 2001-12-04 2003-04-01 Teradyhe, Inc. High speed multi-layer printed circuit board via
US20060151328A1 (en) * 2003-03-10 2006-07-13 Bert Reents Method of electroplating a workpiece having high-aspect ratio holes
TW200913836A (en) * 2007-06-11 2009-03-16 Ppg Ind Ohio Inc Method of forming solid blind vias through the dielectric coating on high density interconnect (HDI) substrate materials
US20090301889A1 (en) * 2006-03-30 2009-12-10 Atotech Deutschland Gmbh Electrolytic Method For Filling Holes and Cavities With Metals
TW201026910A (en) * 2008-10-21 2010-07-16 Atotech Deutschland Gmbh Method to form solder deposits on substrates
US20110011746A1 (en) * 2008-04-28 2011-01-20 Atotech Deutschland Gmbh Aqueous, Acid Bath and Method for the Electrolytic Deposition of Copper

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3873429A (en) * 1973-07-09 1975-03-25 Rockwell International Corp Flush printed circuit apparatus
DE3836521C2 (de) 1988-10-24 1995-04-13 Atotech Deutschland Gmbh Wäßriges saures Bad zur galvanischen Abscheidung von glänzenden und rißfreien Kupferüberzügen und Verwendung des Bades
DE19545231A1 (de) * 1995-11-21 1997-05-22 Atotech Deutschland Gmbh Verfahren zur elektrolytischen Abscheidung von Metallschichten
AU3143500A (en) * 1999-01-21 2000-08-07 Atotech Deutschland Gmbh Method for galvanically forming conductor structures of high-purity copper in the production of integrated circuits
US6815709B2 (en) * 2001-05-23 2004-11-09 International Business Machines Corporation Structure having flush circuitry features and method of making
JP2003213489A (ja) * 2002-01-15 2003-07-30 Learonal Japan Inc ビアフィリング方法
JP2006131926A (ja) * 2004-11-02 2006-05-25 Sharp Corp 微細孔に対するメッキ方法、及びこれを用いた金バンプ形成方法と半導体装置の製造方法、並びに半導体装置
JP2006283072A (ja) * 2005-03-31 2006-10-19 Atotech Deutsche Gmbh マイクロビアやスルーホールをめっきする方法
US7575666B2 (en) * 2006-04-05 2009-08-18 James Watkowski Process for electrolytically plating copper
JP5637671B2 (ja) * 2009-09-16 2014-12-10 上村工業株式会社 電気銅めっき浴及びその電気銅めっき浴を用いた電気めっき方法
US8541693B2 (en) * 2010-03-31 2013-09-24 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
WO2011135673A1 (ja) * 2010-04-27 2011-11-03 荏原ユージライト株式会社 新規化合物およびその用途

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030010642A1 (en) * 1999-10-15 2003-01-16 Taylor E. Jennings Sequential electrodeposition of metals using modulated electric fields for manufacture of circuit boards having features of different sizes
US6541712B1 (en) * 2001-12-04 2003-04-01 Teradyhe, Inc. High speed multi-layer printed circuit board via
US20060151328A1 (en) * 2003-03-10 2006-07-13 Bert Reents Method of electroplating a workpiece having high-aspect ratio holes
US20090301889A1 (en) * 2006-03-30 2009-12-10 Atotech Deutschland Gmbh Electrolytic Method For Filling Holes and Cavities With Metals
TW200913836A (en) * 2007-06-11 2009-03-16 Ppg Ind Ohio Inc Method of forming solid blind vias through the dielectric coating on high density interconnect (HDI) substrate materials
US20110011746A1 (en) * 2008-04-28 2011-01-20 Atotech Deutschland Gmbh Aqueous, Acid Bath and Method for the Electrolytic Deposition of Copper
TW201026910A (en) * 2008-10-21 2010-07-16 Atotech Deutschland Gmbh Method to form solder deposits on substrates

Also Published As

Publication number Publication date
KR102061921B1 (ko) 2020-01-02
EP2796019A1 (en) 2014-10-29
EP2796019B1 (en) 2017-01-04
CN103179806B (zh) 2019-05-28
CN103179806A (zh) 2013-06-26
TW201332412A (zh) 2013-08-01
KR20140110962A (ko) 2014-09-17
WO2013092131A1 (en) 2013-06-27
US20150289387A1 (en) 2015-10-08
JP2015503033A (ja) 2015-01-29

Similar Documents

Publication Publication Date Title
TWI583279B (zh) 組合的通孔鍍覆和孔填充的方法
JP5073736B2 (ja) 孔及びキャビティの金属による電解充填法
KR101222627B1 (ko) 금속으로 관통홀, 특히 구리로 인쇄회로기판의 관통홀을충진하기 위한 갈바닉 공정
JP6111241B2 (ja) 銅の電解析出用水性酸浴、当該浴の使用、当該浴中のルテニウムイオンの使用、および、当該浴を用いた加工対象物上への銅の電解析出方法
JP2004204351A (ja) 逆パルスめっき組成物および逆パルスメッキ方法
JP6472445B2 (ja) 電気銅めっき方法
JP2005320631A (ja) 改善されたメッキ方法
CN104131319B (zh) 用于板型件表面填孔的电镀液及其电镀方法
JP3780302B2 (ja) ビアホール及びスルーホールを有する基板のめっき方法
JP5795059B2 (ja) 銅及び銅合金のエッチング方法
TW202403115A (zh) 用於電解電鍍的複合波形
JP6530189B2 (ja) 電気銅めっき液
Sun et al. Effects of additives on via filling and pattern plating with simultaneous electroplating