JP5073736B2 - 孔及びキャビティの金属による電解充填法 - Google Patents

孔及びキャビティの金属による電解充填法 Download PDF

Info

Publication number
JP5073736B2
JP5073736B2 JP2009501965A JP2009501965A JP5073736B2 JP 5073736 B2 JP5073736 B2 JP 5073736B2 JP 2009501965 A JP2009501965 A JP 2009501965A JP 2009501965 A JP2009501965 A JP 2009501965A JP 5073736 B2 JP5073736 B2 JP 5073736B2
Authority
JP
Japan
Prior art keywords
workpiece
pulse
current pulse
reverse current
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009501965A
Other languages
English (en)
Other versions
JP2009531542A (ja
Inventor
ベルト・レーンツ
ベルント・レルフス
タファジェヴァ・マガヤ
マルクス・ヨークハニス
ルネ・ヴェンツェル
ソーングスー・キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atotech Deutschland GmbH and Co KG
Original Assignee
Atotech Deutschland GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atotech Deutschland GmbH and Co KG filed Critical Atotech Deutschland GmbH and Co KG
Publication of JP2009531542A publication Critical patent/JP2009531542A/ja
Application granted granted Critical
Publication of JP5073736B2 publication Critical patent/JP5073736B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18Electroplating using modulated, pulsed or reversing current
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/627Electroplating characterised by the visual appearance of the layers, e.g. colour, brightness or mat appearance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1492Periodical treatments, e.g. pulse plating of through-holes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Manufacture And Refinement Of Metals (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)

Description

本発明は、基板のキャビティ、ブラインドホール(盲孔)、微小ブラインドホール(微小盲孔)及びスルーホール(貫通孔)を電気化学的方法により金属で充填する方法に関するものである。この方法は、回路基板のブラインドホールを銅で充填するのに特に適している。ただし、他のキャビティを金属、特には銅で充填するのにも適している。この方法は小さい孔径にも安定して充填物を供給して、望ましくないスルーホール内の封入物を回避することができる。さらに、充填物は非常に優れた熱伝導性を示す。
電子部品の著しい小型化が、同時に集積密度の増大をもたらしている。回路基板の場合には、小型化傾向は次のような構造パラメータに反映される:パッド径および導体/導体間の隙間の幅の減少、並びに位置合せ精度の改善および層数の増加。
これらの特性を持つ回路基板は一般に、高い集積密度(いわゆる高密度相互接続又はHDI)を備えた回路基板と呼ばれている。
回路基板分野においてそのようなHDI回路の重要な観点は、スルーホール(いわゆるビアホール)およびブラインドホールの充填にある。一定の寸法以下のブラインドホールは、マイクロブラインドビア(μ−BVs)とも呼ばれている。そのようなμ−BVs又は微小ブラインドホールは、回路基板の少なくとも二層を相互に接続するのに役立っている。(IPCによれば)ビアの孔径が0.15mm未満であるなら、あるいは孔密度が1000vias/dm3を越えるなら、ブラインドホールはμ−BVsと呼ばれる。以下においては「ブラインドホール」を一般用語として使用し、μ−BVsも含まれる。
スルーホール又はブラインドホールの充填には、工程管理に関する多大な要求がある。様々な種類の孔あけを考慮しなければならず、充填材に関する様々な要求に応じなければならず、そしてプリント基板の後続処理工程も考慮に入れなければならない。
本発明では主として、回路基板の板全体を貫通しているスルーホール(めっきスルーホール、PTH)、および内部貫通接続部(埋め込みビア)並びにブラインドビアの充填について記載する。
この方法は一般に、様々な工作物(ワーク)のスルーホールおよびブラインドホールを充填するのに、特にはスルーホールやブラインドホールを含む板状の工作物および電気回路支持体に適している。
部品にはんだ材料が流れ込むのを避けるため、高い集積密度を達成するため、そして電気的特性を改善するためには、スルーホールおよびブラインドホールの密封が特に必要である。多層回路基板では、次の構成層を付設する間に孔内に(空気や溶剤等といった)封入物が生じ、封入物はふくらみを招き、その結果その後の熱歪で次の層に亀裂を招くことがある。
従って、スルーホール及びブラインドホール用の充填材に対する主な要求は、
−溶剤不要、
−スリーブおよびはんだ止めラッカーとの良好な接着性、
−後続工程(例えば、ニッケル、金またはスズによる電解金属化)の処理化学物質に対する安定性、
−熱風レベリング処理における耐久性、である。
最新技術では、スルーホール及びブラインドホールを充填する種々の方法が記述されている。
最も簡便には、特別に調整したはんだ止めラッカーで孔を充填する。この方法の利点は、リベット頭のように必然的に突き出るビアホール充填物による高集積密度の分解能への負の影響が生じないことである。しかし、欠点は、スズめっきのような後続処理工程の間に溶剤封入物が不意に蒸発して、それにより被膜に亀裂が入ることがあるというリスクである。
しかしながら、この方法は、内部に位置するスルーホールを密封するのには適していない。このためには、封入物を避けるために内部層を完全に密封しなければならない。この処理には穴埋めがしばしば用いられている。なぜならば、この方法では、充填スルーホールを銅めっきすることによって内部層の形成が可能になり、内部層を無制限に構築することができるからである。
充填材としては、例えば樹脂付き銅箔(RCC)もしくは光誘電液体薄膜又は乾燥薄膜のような種々の誘電体が使用されている。
特許文献1には、多層回路基板の製造方法が記載されている。スルーホールの充填材としては、フェノール樹脂およびエポキシ樹脂からなる群より選ばれた熱硬化性樹脂が使用されている。さらに、銀、ニッケル、銅およびそれらの合金からなる群より選ばれた少なくとも一種の金属粉末が、導電性物質として樹脂に添加されている。
一般的に穴埋めは、回路基板に孔をあけた後、そしてあけた孔を最終的に金属化した後であるが、構築を行なう前に行われる。貫通接続部を充填して穴埋めペーストを硬化させた後、穴埋めペーストを機械で平らにする。なぜならば、充填処理によって若干リベット頭が現れるからである。次いで、最上層として連続した銅層が形成されるように、しばしば銅によるペーストの金属化が行われる。簡便化しても、次のような工程が必要である。
−孔あけ
−スリーブの金属化
−穴埋め
−ブラシ掛け、研削仕上げ
−穴埋めペーストの金属化
−次の構成層の付設
特許文献2には、スルーホールを導電性ペーストで充填することによるHDI回路基板の製造が記載されており、基板材料の圧縮と同時にペーストの硬化を行うことができて、それにより内部層の電気的接触が生じると記載されている。
他の方法によれば、スルーホール及びブラインドホールは銅で金属化することによって充填される。
特許文献3には、銅による電着法が記載され、その方法はマイクロブラインドビアに充填するのに特に適している。擬めっき相に不活性陰極を使用することによって、結果的に電解液の充填能力を維持、改善できるようになる。
特許文献4によれば、金属化浴の耐久性を延ばすためにホルムアルデヒドなどの化学物質並びに酸化剤が使用され、金属化浴はマイクロブラインドビアの充填に特に適している。このために、スルホン酸群などの硫黄含有物質並びにチオール反応性化合物が添加剤として使用されている。
特許文献5には、下記の工程に特徴があるマイクロブラインドビアの充填方法が記載されている:
(i)金属塩、酸および有機添加剤を含む金属性被覆物を電気分解で付与するための電解浴を使用する工程、ただし、浴は、15−60g/lの銅、40−300g/lの硫酸および20−150mg/lの塩化物からなる無機母材を含み、そして有機添加剤は、増白剤、湿潤剤、並びにポリアミド、ポリアミン、ラクタムアルコキシレート、チオ尿素、オリゴマー及び高分子フェナゾニウム誘導体およびアミノトリフェニルメタン染料から選ばれた他の添加剤からなる、
(ii)電流密度0.5−2.5A/dm2の直流、または有効電流密度0.5乃至10A/dm2の電流パルスを用いて、浴を稼働させる工程、
(iii)電解浴から電解液の一部を取り出す工程、
(iv)取り出した一部に酸化剤を添加する工程、
(v)任意に、取り出した電解液にUV光を照射する工程、そして
(vi)取り出した一部を電解浴に戻して、酸化処理によって分解した有機添加剤を補充する工程。
従来の孔金属化では、例えば回路基板では、最初は孔の端部並びに孔中心部におけるほぼ均一な拡がりが観察される。金属付着過程で、アスペクト比が変化して、開けた孔内の拡がりが低下するようになる。この結果、開けた孔の端部で金属付着が増大し、内部空間が詰まった状態で金属化される前に密封されるようになる。孔内には望ましくない封入物、特には金属化浴の残留物が残る。
さらに、孔が金属化されるだけではなく基板の表面も金属化されるという問題が生じている。これは、望ましいことではなく、処理に著しい影響を及ぼす。
欧州特許第0645950B1号明細書 欧州特許第1194023A1号明細書 欧州特許第1264918A1号明細書 欧州特許第1219729A1号明細書 独国特許発明第10325101号明細書
従って、本発明における目的は、キャビティ、スルーホールおよびブラインドホール又は微小ブラインドホールを充填する方法であって、好ましくは金属付着が孔内で起こって基板表面では起こらない方法を提供することにある。
上記の目的は、驚くべきことには、金属化浴においてレドックス系(すなわち、Fe2+/3+系)を用いて、好ましくはキャビティ、スルーホール、ブラインドホール又は微小ブラインドホール内で金属を沈着させることにより解決することができる。
本発明の好ましい用途分野であるプリント基板技術では、これらの孔は金属で充填される。
本発明の好ましい態様では、最大高さが3.5mm、好ましい高さが0.025−1mm、特に好ましい高さが0.05−0.5mmで、また直径が多くて1000μm、好ましくは30−300μm、特に好ましくは60−150μmである回路基板のスルーホールを充填するのに、この方法が有用である。
一般的に、本発明に従う工作物のスルーホールの金属による充填方法では、金属電着に適した任意の電解液、例えば金、スズ、ニッケルまたはそれらの合金を付着させるための電解液を用いることができる。金属としては銅を使用することが好ましい。例えば、電解液は、前述した独国特許発明第10325101号明細書に従う組成物を含んでいてもよく、更に、Fe(II)/Fe(III)のレドックス系を含むことができる。
銅を付着させるのに使用した下記の組成物を含む電解液が最良の結果をもたらすことが分かった。
銅は、硫酸銅・五水和物(CuSO4×5H2O)として、もしくは硫酸銅溶液として電解液に添加することができる。使用範囲は銅15−75g/lの間である。
硫酸(H2SO4)は、50−96%溶液の状態で添加する。使用範囲は20−400g/l、好ましくは50−300g/lである。
塩化物は、塩化ナトリウム(NaCl)の形で、または塩酸溶液(HCl)として添加する。この場合の塩化物の使用範囲は20−200μg/l、好ましくは30−60mg/lの間である。
電解液は更に、有機添加剤として増白剤、展開剤および湿潤剤を含むことが好ましい。
湿潤剤は、通常は酸素含有高分子化合物で、濃度が0.005−20g/l、好ましくは0.01−5g/lである。第1表に、その例を挙げる。
第 1 表
──────────────────────────────────

湿潤剤
──────────────────────────────────
カルボキシメチルセルロース
ノニルフェノールポリグリコールエーテル
オクタンジオールビス(ポリアルキレングリコールエーテル)
オクタノールポリアルキレングリコールエーテル
オレイン酸ポリグリコールエステル
ポリエチレングリコール・ポリプロピレングリコール共重合体
ポリエチレングリコール
ポリエチレングリコールジメチルエーテル
ポリプロピレングリコール
ポリビニルアルコール
β−ナフトールポリグリコールエーテル
ステアリン酸ポリグリコールエステル
ステアリルアルコールポリグリコールエーテル
──────────────────────────────────
一般的に増白剤としては、第2表に挙げる硫黄含有物質が使用される。
第 2 表
────────────────────────────────────

硫黄化合物
────────────────────────────────────
3−(ベンズチアゾリル−2−チオ)−プロピルスルホン酸、ナトリウム塩
3−メルカプトプロパン−1−スルホン酸、ナトリウム塩
エチレンジチオジプロピルスルホン酸、ナトリウム塩
ビス−(p−スルホフェニル)ジスルフィド、二ナトリウム塩
ビス−(ω−スルホブチル)ジスルフィド、二ナトリウム塩
ビス−(ω−スルホヒドロキシプロピル)ジスルフィド、二ナトリウム塩
ビス−(ω−スルホプロピル)ジスルフィド、二ナトリウム塩
ビス−(ω−スルホプロピル)スルフィド、二ナトリウム塩
メチル−(ω−スルホプロピル)ジスルフィド、二ナトリウム塩
メチル−(ω−スルホプロピル)トリスルフィド、二ナトリウム塩
O−エチル−ジチオカルボン酸−S−(ω−スルホプロピル)エステル、
カリウム塩
チオグリコール酸
チオリン酸−O−エチル−ビス−(ω−スルホプロピル)エステル、
二ナトリウム塩
チオリン酸−トリス−(ω−スルホプロピル)エステル、三ナトリウム塩
────────────────────────────────────
展開剤としては、高分子窒素化合物(例えば、ポリアミン類またはポリアミド類)、または窒素含有硫黄化合物、例えばチオ尿素誘導体、またはラクタムアルコキシレート類、例えば独国特許発明第3836521C2号明細書に記載のものを使用することができる。使用される物質の濃度は0.1−100ppmの範囲にある。
さらに、独国特許発明第4126502C1号明細書に記載されている高分子フェナゾニウム誘導体も使用することができる。ブラインドホールを充填するのに使用されるその他の物質としては、アミノトリフェニルメタン構造に基づく染料、例えばマラカイトグリーン、ローザリニンまたはクリスタルバイオレットがある。
例えば、陰極(アノード)として不活性陰極を使用することができる。また、可溶性陰極の使用も一般に可能である。
さて、レドックス系(すなわち、Fe2+/3+系)の使用によって、驚くべきことには、キャビティ、スルーホールおよびブラインドホール内に金属付着が好ましく生じることが分かった。
濃度:
Fe(II):少なくとも1g/l、好ましくは2−25g/l、
Fe(III):6−30g/l、好ましくは6−15、より好ましくは6−9g/l、特に好ましくは6−8g/l。
第4図に、浸漬工程での工作物の処理に適した代表的な組立装置を概略的に示す。電気化学的に可逆なレドックス系(鉄(II)と鉄(III)イオン)の化合物を含む析出溶液2を、容器1に入れる。例えば、析出溶液は銅めっきに役立つことができ、この場合には前に示した成分を含む。工作物3、例えば回路基板、および陰極4、例えば酸化イリジウムで被覆されたチタン陰極を、析出溶液の中に入れる。工作物および陰極を電流源5に接続する。電流源によって電流を制御する代わりに電圧源を設けることもでき、電圧源を用いて工作物と陰極間の電圧を制御する。析出溶液は、ポンプのような供給手段(図示無し)により第二の容器6に継続して供給される。
析出溶液が通過するこの別の容器、金属イオン発生器では、析出溶液の金属が補充される。銅析出の場合には、例えば小片、球またはペレットの形の金属銅部分が金属イオン発生器に存在する。銅部分は、レドックス化合物の酸化型の影響を受けて溶解して銅イオンになる。銅部分を溶解させることにより、レドックス系の酸化型はその還元型に移行する。銅イオンの豊富な溶液および還元型は、ポンプ(図示なし)によって第一の容器に戻される。再生に使用された銅部分はリンを含んでいる必要はないが、リンが阻害的な影響を与えることはない。従来の可溶性銅陰極の使用では、陰極材料の組成も大いに重要である:この場合には、銅陰極はリン約0.05質量%を含んでいなければならない。そのような材料は高価であり、また添加されたリンは電解槽に残留物を生じて、残留物を追加の濾過工程で取り除かなければならない。
今日に至るまでの最新技術では述べられていない、充分に高い濃度のFe(III)イオンが決定的に重要である。
また、可溶性陰極も酸性銅、DC及びAC電解液に用いることができる。
さらに、特に水平法による金属の充填が、パルス逆電流による一種特定な金属化を利用することによって、特に優れた結果をもたらすことも分かった。この特定な技術の特徴は、二台の別々のパルス整流器で発生した二つのパルス波形間の180度の位相シフトにある。二台のパルス整流器によって、回路基板の二面を別個に金属化することができる。ほかの特徴は、両方のパルス整流器で垂直な繰返しパルスギャップを使用していることにあり、逆電流パルスは同時にもう一方の面に作用するように選択されている(第3図参照)。
この逆パルスめっきは、アスペクト比が高い回路基板に、特に銅を電着させるために開発されたものであり、例えば独国特許発明第4225961C2号及び第2739427A1号明細書に記載されている。高い電流密度を用いることによって、スルーホール内の表面分布及び拡がりの改善を達成できる。
本発明に係る方法では、以下のパラメータを調整することが好ましい。
少なくとも一逆電流パルス時間に対する少なくとも一順電流パルス時間の比率を、少なくとも5、好ましくは少なくとも15、より好ましくは少なくとも18に調整する。この比率は、多くて100まで、好ましくは多くて50に調整することができる。特に好ましくは、比率を約20に調整する。
少なくとも一順電流パルス時間を、少なくとも5ms乃至250ms、好ましくは20−240ms、特に好ましくは80−160msに調整することができる。
少なくとも一逆電流パルス時間を、多くて20ms、好ましくは1−10ms、より好ましくは1−8ms、特に好ましくは4−5msに調整する。
工作物における少なくとも一順電流パルスのピーク電流密度を、多くて15A/dm2の値に調整することが好ましい。工作物における少なくとも一順電流パルスのピーク電流密度は、水平法では好ましくは約1.5−8A/dm2、特に好ましくは7−8A/dm2である。垂直法では、工作物における特に好ましい少なくとも一順電流パルスのピーク電流密度は、最大2A/dm2である。
工作物における少なくとも一電流パルスのピーク電流密度を、多くて60A/dm2の値に調整することが好ましい。工作物における少なくとも一逆電流パルスのピーク電流密度は、水平法では好ましくは約30−50A/dm2、特に好ましくは30−40A/dm2である。垂直法では、工作物における特に好ましい少なくとも一電流パルスのピーク電流密度は、最大3−10A/dm2である。
パルスギャップは、逆パルスパラメータおよび位相シフトにもよるが、一般には0−8msである。
位相シフトは、0度−180度、好ましくは0度または180度である。
工作物のキャビティ、スルーホール及びブラインドホールを金属で充填する方法の改良法は、下記の工程を含む。
(i)スルーホールがある工作物を金属析出電解液に接触させ、そして工作物に電流が流れるように工作物と少なくとも一つの陰極間に電圧を掛ける、ただし、電流を、第1a図及び第1b図に従ってスルーホールの中心で好ましい析出が生じるように選択する、その結果スルーホールが完全に又はほぼ完全に融合する、
(ii)更に工作物を金属析出電解液に接触させ、工作物に電流が流れるように工作物と少なくとも一つの陰極間に電圧を掛けて、工程(i)によって得られた完全に又はほぼ完全に二分されたスルーホールを、第2図に従って所望の程度まで金属で充填する。
この本発明に係る二段法を適用することによって、初めてスルーホールを純粋な金属層で充填することが可能になる。当該分野で述べられている充填法では、ペースト、非常に頻繁に導電性ペーストが使用されている、なぜならば、今日に至るまで、要求された耐久性と所望の特性を有する密な金属層の生成はありえないと思われていたからである。
本発明の好ましい態様では、方法は下記の工程を含んでいる。
a)工作物の第一の面に第一のパルス逆電流が流れるように、工作物の第一面と少なくとも一つの陰極間に第一の電圧を掛ける。ただし、該第一パルス逆電流の各サイクルで、少なくとも一つの第一順電流パルスと少なくとも一つの第一逆電流パルスが流れる。
b)工作物の第二の面に第二のパルス逆電流が流れるように、工作物の第二の面と少なくとも一つの第二陰極間に第二の電圧を掛ける。ただし、該第二パルス逆電流の各サイクルで、少なくとも一つの第二順電流パルスと少なくとも一つの第二逆電流パルスが流れる。
c)その際に、工作物は、レドックス系(Fe2+/3+系)を含む電解液に接触している。
濃度:
Fe(II):少なくとも1g/l、好ましくは2−25g/l。
Fe(III):6−30g/l、好ましくは6−15、より好ましくは6−9g/l、特に好ましくは6−8g/l。
後者の態様に関して、少なくとも一つの第一順電流パルスと少なくとも一つの第一逆電流パルスをそれぞれ、少なくとも一つの第二順電流パルスと少なくとも一つの第二逆電流パルスに対してシフトさせることができる。本発明の更に好ましい態様では、該第一と第二電流パルス間のシフトは約180度である。
拡がりを更に改善するために、各サイクルの電流は二つの順電流パルスを含んでいてもよく、二つの順電流パルスと一つの逆電流パルスとの間にはゼロ電流ギャップを設ける。
金属化工程の更なる過程では、パルス逆電流の少なくとも一個のパラメータを変えることができて、このパラメータは、逆電流パルス時間に対する順電流パルス時間の比率、および逆電流パルスのピーク電流密度に対する順電流パルスのピーク電流密度の比率からなる群より選ばれる。特に、工作物の金属化過程で逆電流パルスのピーク電流密度に対する順電流パルスのピーク電流密度の比率を上げること、および/または逆電流パルス時間に対する順電流パルス時間の比率を下げることが、有利であることが分かった。
以下の実施例により、本発明について更に詳しく説明する。
[実施例1]
回路基板の水平処理(基板を、処理するために水平路上を水平移送レベルで搬送する)に使用した、アトテック・ドイツGmbH社製のインパルス2(Inpulse 2)の基準寸法は、噴霧ノズル組立装置と陽極(工作物)間の距離が15mm、陰極と陽極間の距離が8mmである。
特に断らない限り、金属化には、FR4材料でできた、寸法が18”×24”=457mm×610mmで、ブラインドホールの直径が100μm、ブラインドホールの深さが70μm(第2表及び第3表、いずれの場合も上から第三行目)である回路基板を使用する。
金属化に先立って、回路基板の表面を最初に、アトテック・ドイツGmbH社製のクリーナー、クプラプロCF(Cuprapro CF)で45秒間清浄にし、次いで5%硫酸で45秒間処理する。
使用した電解液は次のような組成である。いずれの場合も金属化を40℃の温度で進める。
銅:70g/l
硫酸:80g/l
塩化物イオン:40mg/l
鉄(II):12g/l
鉄(III):2−8g/l
展開剤インパルス2HF(Inpulse 2HF):18ml/l、増白剤インパルス2(Inpulse 2):12ml/l
インパルス展開剤および増白剤は、アトテック・ドイツGmbHの製品である。
前述した水平法の一般的な実施操作に従って、回路基板を、インパルス2HF法および第3表に従うパラメータのパルス逆電流法にて、銅による電解金属化用の浴で第4表及び第5表に明記した時間処理する。第5a図に示すように、スルーホール内に銅の付着が得られる。
この二回目の実験では、同じ回路基板を、インパルス2HF法および第3表に従うパラメータのパルス逆電流法にて銅による電解金属化用の浴で、すなわち、この場合にはFe(III)含有量が7g/lの代わりに3g/lと著しく低い浴で処理する。第5b図によれば、ブラインドホール内および表面に銅の付着が得られる。
Figure 0005073736
第5b図に比べて、第5a図では溶液中の鉄(III)イオン濃度が高いために、表面における銅の鏡面付着(銅の薄い層厚)がはっきりと分かる。この違いは、第4表及び第5表に様々なブラインドホール寸法でも反映されている(付着量の欄参照)。
第 4 表: 低いFe(III)含有量(3g/l)での
インパルス2HF法によるブラインドホールの充填
──────────────────────────────────
盲孔径 盲孔の深さ 付着時間 付着量 残りのキャビティ
──────────────────────────────────
80μm 60μm 26分 20μm <10μm
100μm 70μm 30分 23μm <10μm
125μm 70μm 35分 27μm <10μm
100μm 100μm 41分 32μm <10μm
──────────────────────────────────
第 5 表: 高いFe(III)含有量(7g/l)での
インパルス2HF法によるブラインドホールの充填
──────────────────────────────────
盲孔径 盲孔の深さ 付着時間 付着量 残りのキャビティ
──────────────────────────────────
80μm 60μm 22分 12μm <10μm
100μm 70μm 27分 15μm <10μm
125μm 70μm 30分 17μm <10μm
100μm 100μm 36分 20μm <10μm
──────────────────────────────────
第1a図及び第1b図は、回路基板のスルーホールの中心に好ましい銅めっきをしたことによるくびれの形成を示す。 第2図は、孔の中心にくびれを形成し、次いで孔を充填した後の充填スルーホールを示す。 第3図は、位相シフトとパルスギャップがあるパルス逆電流図を示す。 第4図は、工作物を浸漬法で処理するのに適した装置の略図を示す。 第5a図及び第5b図は、Fe(III)含有量の異なる浴によるブラインドホール内および回路基板表面への銅の付着を示す。

Claims (16)

  1. 工作物のキャビティ、スルーホール、ブラインドホール又は微小ブラインドホールを金属で電気化学的に充填する方法であって、キャビティ、スルーホール、ブラインドホール又は微小ブラインドホールを有する工作物を金属析出電解液に接触させ、そして工作物に電流が流れるように工作物と少なくとも一つの陰極間に電圧を掛けることを含む方法において、電解液がレドックス系を含み、該レドックス系がFe(II)/Fe(III)レドックス系であって、Fe(II)が少なくとも1g/lの濃度で含まれ、そしてFe(III)が6−30g/lの濃度で含まれていることを特徴とする方法。
  2. Fe(II)が2−25g/lの濃度で含まれ、そしてFe(III)が6−15g/lの濃度で含まれていることを特徴とする請求項1に記載の方法。
  3. Fe(III)が6−9g/lの濃度で含まれていることを特徴とする請求項2に記載の方法。
  4. 電解液が、15−75g/lの銅、50−300g/lのH2SO4および20−200mg/lの塩化物を含むことを特徴とする請求項1に記載の方法。
  5. Fe(III)含有量が6−8g/lであることを特徴とする請求項1乃至3のうちのいずれかの項に記載の方法。
  6. 第一工程(i)では電流を、スルーホールの中心で好ましい析出が生じて、その結果としてスルーホールが完全に又はほぼ完全に融合するように選択し、そして更なる工程(ii)では、更に工作物を金属析出電解液に接触させて工作物と少なくとも一つの陰極間に電圧を掛けることを、工作物に電流が流れるように行なうことにより、工程(i)によって得られた完全に又はほぼ完全に二分されたスルーホールを金属で充填する、
    ただし、工程(i)に係る電流はパルス逆電流であって、各電流サイクルで少なくとも一つの順電流パルスと少なくとも一つの逆電流パルスが生じ、また工程(ii)に係る電流は、パルス逆電流、直流または交流のいずれかであり、そして工程(i)では、少なくとも一逆電流パルス時間に対する少なくとも一順電流パルス時間の比率を5−75に調整し、少なくとも一順電流パルス時間を5−250msに調整し、少なくとも一逆電流パルス時間を最大20msに調整することを特徴とする請求項1乃至4に記載の方法。
  7. 金属化工程(i)及び(ii)を同一の電解液で行うことを特徴とする請求項6に記載の方法。
  8. 少なくとも一逆電流パルス時間に対する少なくとも一順電流パルス時間の比率を20に調整することを特徴とする請求項6に記載の方法。
  9. 少なくとも一逆電流パルス時間を1−10msに調整することを特徴とする請求項6に記載の方法。
  10. 工作物における少なくとも一順電流パルスのピーク電流密度を、15A/dm2 以下に調整することを特徴とする請求項6乃至9のいずれかの項に記載の方法。
  11. 工作物における少なくとも一逆電流パルスのピーク電流密度を、60A/dm2 以下に調整することを特徴とする請求項6乃至9のいずれかの項に記載の方法。
  12. 工作物の第一の面に第一のパルス逆電流が流れるように、工作物の第一面と少なくとも一つの第一陰極間に第一の電圧を掛け、ただし、該第一パルス逆電流の各サイクルで、少なくとも一つの第一順電流パルスと少なくとも一つの第一逆電流パルスが流れ、
    また工作物の第二の面に第二のパルス逆電流が流れるように、工作物の第二面と少なくとも一つの第二陰極間に第二の電圧を掛け、ただし、該第二パルス逆電流の各サイクルで、少なくとも一つの第二順電流パルスと少なくとも一つの第二逆電流パルスが流れることを特徴とする請求項6乃至11のいずれかの項に記載の方法。
  13. 第一電流パルスを第二電流パルスに対して180度シフトさせることを特徴とする請求項12に記載の方法。
  14. 孔の最大の高さが3.5mmであることを特徴とする請求項1乃至13のいずれかの項に記載の方法。
  15. 孔の直径が最大1000μmであることを特徴とする請求項1乃至13のいずれかの項に記載の方法。
  16. 工作物が、回路基板または他の板状の電気回路支持体であることを特徴とする請求項1乃至15のいずれかの項に記載の方法。
JP2009501965A 2006-03-30 2007-03-30 孔及びキャビティの金属による電解充填法 Active JP5073736B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP06090045 2006-03-30
EP06090045.3 2006-03-30
PCT/EP2007/002872 WO2007112971A2 (de) 2006-03-30 2007-03-30 Elektrolytisches verfahren zum füllen von löchern und vertiefungen mit metallen

Publications (2)

Publication Number Publication Date
JP2009531542A JP2009531542A (ja) 2009-09-03
JP5073736B2 true JP5073736B2 (ja) 2012-11-14

Family

ID=38477298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009501965A Active JP5073736B2 (ja) 2006-03-30 2007-03-30 孔及びキャビティの金属による電解充填法

Country Status (8)

Country Link
US (1) US8784634B2 (ja)
EP (1) EP2000013B1 (ja)
JP (1) JP5073736B2 (ja)
KR (1) KR101335480B1 (ja)
CN (1) CN101416569B (ja)
AT (1) ATE484943T1 (ja)
DE (1) DE502007005345D1 (ja)
WO (1) WO2007112971A2 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4932370B2 (ja) * 2006-07-28 2012-05-16 日本マクダーミッド株式会社 電解めっき方法、プリント配線板及び半導体ウェハー
US20100200411A1 (en) * 2009-02-11 2010-08-12 United Solar Ovonic Llc Method and apparatus for the solution deposition of oxide
US20100206737A1 (en) * 2009-02-17 2010-08-19 Preisser Robert F Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (tsv)
KR20120003458A (ko) * 2009-04-24 2012-01-10 스미토모 덴키 고교 가부시키가이샤 프린트 배선판용 기판, 프린트 배선판, 및 그들의 제조방법
US20110056838A1 (en) * 2009-09-04 2011-03-10 Ibiden, Co., Ltd. Method of manufacturing printed wiring board
US20120024713A1 (en) * 2010-07-29 2012-02-02 Preisser Robert F Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (tsv) with heated substrate and cooled electrolyte
JP6161863B2 (ja) * 2010-12-28 2017-07-12 株式会社荏原製作所 電気めっき方法
JP5981455B2 (ja) * 2011-01-26 2016-08-31 エンソン インコーポレイテッド マイクロ電子工業におけるビアホール充填方法
EP2518187A1 (en) * 2011-04-26 2012-10-31 Atotech Deutschland GmbH Aqueous acidic bath for electrolytic deposition of copper
CN103179806B (zh) 2011-12-21 2019-05-28 奥特斯有限公司 组合的通孔镀覆和孔填充的方法
CN102869206B (zh) * 2012-09-27 2015-04-15 电子科技大学 一种印制电路板通孔和盲孔共镀金属化方法
CN102877098B (zh) * 2012-10-29 2015-06-17 东莞市若美电子科技有限公司 一种多波段输出的脉冲电镀方法
CN104053311A (zh) * 2013-03-13 2014-09-17 欣兴电子股份有限公司 导通孔的制作方法
JP6327463B2 (ja) * 2013-10-09 2018-05-23 日立化成株式会社 多層配線基板の製造方法
JP6350064B2 (ja) * 2013-10-09 2018-07-04 日立化成株式会社 多層配線基板の製造方法
EP2865787A1 (en) 2013-10-22 2015-04-29 ATOTECH Deutschland GmbH Copper electroplating method
CN106134299B (zh) 2014-03-20 2018-10-23 住友电气工业株式会社 印刷线路板用基板、印刷线路板以及制造印刷线路板用基板的方法
US10237976B2 (en) 2014-03-27 2019-03-19 Sumitomo Electric Industries, Ltd. Substrate for printed circuit board, printed circuit board, and method for producing substrate for printed circuit board
DE102014208733A1 (de) * 2014-05-09 2015-11-12 Dr. Hesse Gmbh & Cie Kg Verfahren zum elektrolytischen Abscheiden von Kupfer aus Wasser basierenden Elektrolyten
CN104131319B (zh) * 2014-08-15 2017-06-23 苏州天承化工有限公司 用于板型件表面填孔的电镀液及其电镀方法
US9970297B2 (en) * 2014-08-29 2018-05-15 Rolls-Royce Corporation Composite fan slider with nano-coating
JPWO2016117575A1 (ja) 2015-01-22 2017-10-26 住友電気工業株式会社 プリント配線板用基材、プリント配線板及びプリント配線板の製造方法
JP6421719B2 (ja) * 2015-07-31 2018-11-14 住友金属鉱山株式会社 フレキシブル配線板用の電気銅めっき液及び該電気銅めっき液により製造される積層体の製造方法
US11716819B2 (en) * 2018-06-21 2023-08-01 Averatek Corporation Asymmetrical electrolytic plating for a conductive pattern
CN108754555B (zh) * 2018-08-29 2020-04-28 广东天承科技有限公司 一种电镀液及其电镀方法
CN114342569A (zh) * 2019-08-19 2022-04-12 德国艾托特克有限两合公司 高密度互连印刷电路板的制造顺序及高密度互连印刷电路板
KR20220047360A (ko) 2019-08-19 2022-04-15 아토테크 도이칠란트 게엠베하 운트 콤파니 카게 구리로 충전된 마이크로비아들을 포함하는 고밀도 상호연결 인쇄 회로 기판을 제조하는 방법
CN111041535A (zh) * 2019-12-25 2020-04-21 浙江振有电子股份有限公司 一种连续移动式电镀通孔双面板的方法
CN111270277B (zh) * 2020-03-23 2021-05-25 东莞市康迈克电子材料有限公司 盲孔填孔电镀工艺及采用该工艺得到的镀件、镀件的应用、电子产品
WO2021245766A1 (ja) * 2020-06-02 2021-12-09 奥野製薬工業株式会社 断続的電気めっき方法
CN114836797B (zh) * 2022-05-12 2023-08-29 广州市慧科高新材料科技有限公司 一种基于脉冲搭桥的通孔填孔电镀工艺

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4026772A (en) * 1975-07-16 1977-05-31 Kennecott Copper Corporation Direct electrochemical recovery of copper from dilute acidic solutions
CH629542A5 (de) 1976-09-01 1982-04-30 Inoue Japax Res Verfahren und vorrichtung zur galvanischen materialablagerung.
DE3836521C2 (de) 1988-10-24 1995-04-13 Atotech Deutschland Gmbh Wäßriges saures Bad zur galvanischen Abscheidung von glänzenden und rißfreien Kupferüberzügen und Verwendung des Bades
DE4126502C1 (ja) 1991-08-07 1993-02-11 Schering Ag Berlin Und Bergkamen, 1000 Berlin, De
DE4225961C5 (de) 1992-08-06 2011-01-27 Atotech Deutschland Gmbh Vorrichtung zur Galvanisierung, insbesondere Verkupferung, flacher platten- oder bogenförmiger Gegenstände
US5484647A (en) 1993-09-21 1996-01-16 Matsushita Electric Industrial Co., Ltd. Connecting member of a circuit substrate and method of manufacturing multilayer circuit substrates by using the same
DE4344387C2 (de) * 1993-12-24 1996-09-05 Atotech Deutschland Gmbh Verfahren zur elektrolytischen Abscheidung von Kupfer und Anordnung zur Durchführung des Verfahrens
DE19545231A1 (de) 1995-11-21 1997-05-22 Atotech Deutschland Gmbh Verfahren zur elektrolytischen Abscheidung von Metallschichten
DE19653681C2 (de) 1996-12-13 2000-04-06 Atotech Deutschland Gmbh Verfahren zur elektrolytischen Abscheidung von Kupferschichten mit gleichmäßiger Schichtdicke und guten optischen und metallphysikalischen Eigenschaften und Anwendung des Verfahrens
DE19717512C3 (de) * 1997-04-25 2003-06-18 Atotech Deutschland Gmbh Vorrichtung zum Galvanisieren von Leiterplatten unter konstanten Bedingungen in Durchlaufanlagen
DE19915146C1 (de) 1999-01-21 2000-07-06 Atotech Deutschland Gmbh Verfahren zum galvanischen Bilden von Leiterstrukturen aus hochreinem Kupfer bei der Herstellung von integrierten Schaltungen
JP3374130B2 (ja) * 1999-01-21 2003-02-04 アトーテヒ ドイッチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング 集積回路製造に際し高純度銅から成る導体構造を電解形成するための方法
US6652727B2 (en) * 1999-10-15 2003-11-25 Faraday Technology Marketing Group, Llc Sequential electrodeposition of metals using modulated electric fields for manufacture of circuit boards having features of different sizes
US6630630B1 (en) 1999-12-14 2003-10-07 Matsushita Electric Industrial Co., Ltd. Multilayer printed wiring board and its manufacturing method
US6881319B2 (en) 2000-12-20 2005-04-19 Shipley Company, L.L.C. Electrolytic copper plating solution and method for controlling the same
KR100877923B1 (ko) 2001-06-07 2009-01-12 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨 전해 구리 도금법
DE10209365C1 (de) 2002-02-24 2003-02-20 Egon Huebel Verfahren und Vorrichtung zur elektrolytischen Metallisierung von Lochwänden und Strukturen
DE10311575B4 (de) 2003-03-10 2007-03-22 Atotech Deutschland Gmbh Verfahren zum elektrolytischen Metallisieren von Werkstücken mit Bohrungen mit einem hohen Aspektverhältnis
DE10325101A1 (de) * 2003-06-03 2004-12-30 Atotech Deutschland Gmbh Verfahren zum Auffüllen von µ-Blind-Vias (µ-BVs)
JP4973829B2 (ja) * 2004-07-23 2012-07-11 上村工業株式会社 電気銅めっき浴及び電気銅めっき方法
DE102004045451B4 (de) 2004-09-20 2007-05-03 Atotech Deutschland Gmbh Galvanisches Verfahren zum Füllen von Durchgangslöchern mit Metallen, insbesondere von Leiterplatten mit Kupfer

Also Published As

Publication number Publication date
KR20090017492A (ko) 2009-02-18
WO2007112971A3 (de) 2007-11-29
US8784634B2 (en) 2014-07-22
EP2000013A2 (de) 2008-12-10
EP2000013B1 (de) 2010-10-13
US20090301889A1 (en) 2009-12-10
ATE484943T1 (de) 2010-10-15
WO2007112971A2 (de) 2007-10-11
CN101416569A (zh) 2009-04-22
JP2009531542A (ja) 2009-09-03
CN101416569B (zh) 2011-04-06
DE502007005345D1 (de) 2010-11-25
KR101335480B1 (ko) 2013-12-02

Similar Documents

Publication Publication Date Title
JP5073736B2 (ja) 孔及びキャビティの金属による電解充填法
US9526183B2 (en) Galvanic process for filling through-holes with metals, in particular of printed circuit boards with copper
TWI583279B (zh) 組合的通孔鍍覆和孔填充的方法
JP6111241B2 (ja) 銅の電解析出用水性酸浴、当該浴の使用、当該浴中のルテニウムイオンの使用、および、当該浴を用いた加工対象物上への銅の電解析出方法
US6309528B1 (en) Sequential electrodeposition of metals using modulated electric fields for manufacture of circuit boards having features of different sizes
US6652727B2 (en) Sequential electrodeposition of metals using modulated electric fields for manufacture of circuit boards having features of different sizes
JP4932370B2 (ja) 電解めっき方法、プリント配線板及び半導体ウェハー
KR100386146B1 (ko) 배선기판의 전해 도금 방법 및 배선기판의 전해 도금 장치
JP2009532586A (ja) 電解銅めっき方法
KR20020093584A (ko) 전해 구리 도금법
JP2002527621A (ja) 変調電場を使用する小さい凹部での金属の電着
CN104131319B (zh) 用于板型件表面填孔的电镀液及其电镀方法
JP4644447B2 (ja) プリント配線板の製造方法
US20140262800A1 (en) Electroplating Chemical Leveler
Nikolova et al. New generation solution for micro via metallization and through hole plating

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120309

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120608

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120822

R150 Certificate of patent or registration of utility model

Ref document number: 5073736

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250